JP6755756B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP6755756B2
JP6755756B2 JP2016175218A JP2016175218A JP6755756B2 JP 6755756 B2 JP6755756 B2 JP 6755756B2 JP 2016175218 A JP2016175218 A JP 2016175218A JP 2016175218 A JP2016175218 A JP 2016175218A JP 6755756 B2 JP6755756 B2 JP 6755756B2
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
layer
circuit
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016175218A
Other languages
English (en)
Other versions
JP2017055403A5 (ja
JP2017055403A (ja
Inventor
拓郎 王丸
拓郎 王丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017055403A publication Critical patent/JP2017055403A/ja
Publication of JP2017055403A5 publication Critical patent/JP2017055403A5/ja
Application granted granted Critical
Publication of JP6755756B2 publication Critical patent/JP6755756B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の一態様は、撮像装置およびその動作方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
トランジスタに適用可能な半導体材料として酸化物半導体が注目されている。例えば、酸化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献１および特許文献２参照）。
また、酸化物半導体を有するトランジスタを画素回路の一部に用いる構成の撮像装置が特許文献３に開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１１９７１１号公報
ＣＭＯＳイメージセンサは様々な機器への搭載が進められており、撮像性能の向上が期待されている。現状のＣＭＯＳイメージセンサのダイナミックレンジは、３桁乃至４桁（６０ｄＢ乃至８０ｄＢ）程度であり、銀塩フィルムや肉眼相当の５桁乃至６桁（１００ｄＢ乃至１２０ｄＢ）に向上させることが望まれている。
ダイナミックレンジを向上させるには、電荷蓄積部を切り替えて撮像する方法や画素内部でアナログデータ処理を行う方法などが提案されている。しかしながら、前者は外部からの制御が必要となり、照度等の検知手段が別途必要となる。また、後者は画素内のトランジスタが増加するため、当該トランジスタのリーク電流やノイズなどによる画像の劣化が問題となる。
したがって、本発明の一態様では、簡易な構成でダイナミックレンジを広げることができる撮像装置を提供することを目的の一つとする。または、１回目の撮像後に画素の感度を変更し、２回目の撮像を行う撮像装置を提供することを目的の一つとする。または、低消費電力の撮像装置を提供することを目的の一つとする。または、露光期間中に前フレームのデータの読み出しを行う撮像装置を提供することを目的の一つとする。または、ノイズの少ない画像を撮像することができる撮像装置を提供することを目的の一つとする。または、高速動作に適した撮像装置を提供することを目的の一つとする。または、解像度の高い撮像装置を提供することを目的の一つとする。または、集積度の高い撮像装置を提供することを目的の一つとする。または、低照度下で撮像することができる撮像装置を提供することを目的の一つとする。または、広い温度範囲において使用可能な撮像装置を提供することを目的の一つとする。または、高開口率の撮像装置を提供することを目的の一つとする。または、信頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮像装置などを提供することを目的の一つとする。または、上記撮像装置の動作方法を提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、画素の感度を自動的に変更して撮像することができる撮像装置に関する。
本発明の一態様は、第１のトランジスタ乃至第６のトランジスタと、光電変換素子と、第１の容量素子と、第２の容量素子と、を有する撮像装置であって、光電変換素子の一方の電極は第１のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの一方は第２のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は第３のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は第４のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は第５のトランジスタのゲート電極と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は第１の容量素子の一方の電極と電気的に接続され、第４のトランジスタのソースまたはドレインの他方は第２の容量素子の一方の電極と電気的に接続され、第５のトランジスタのソースまたはドレインの一方は第６のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタ、第２のトランジスタ、第３のトランジスタおよび第４のトランジスタは、チャネルが形成される領域に酸化物半導体を有することを特徴とする撮像装置である。
酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有することが好ましい。また、第５のトランジスタおよび第６のトランジスタもチャネルが形成される領域に酸化物半導体を有していてもよい。
光電変換素子は、光電変換層にセレンまたはセレンを含む化合物を用いることができる。例えば、セレンとしては非晶質セレンまたは結晶セレンを用いることができる。
また、本発明の他の一態様は、画素と、第１の回路と、第２の回路と、第３の回路と、第４の回路と、第５の回路と、を有する撮像装置であって、画素は第１の回路と電気的に接続され、第１の回路は第２の回路と電気的に接続され、第２の回路は第３の回路と電気的に接続され、第２の回路は第４の回路と電気的に接続され、第３の回路は第５の回路と電気的に接続され、第５の回路は画素と電気的に接続され、画素は、第１の撮像データまたは第２の撮像データを取得する機能を有し、画素は、第１の撮像データまたは第２の撮像データを電荷蓄積部に蓄積する機能を有し、画素は、電荷蓄積部に蓄積した第１の撮像データまたは第２の撮像データを電荷検出部に転送する機能を有し、第１の回路は、第２の撮像データに応じた電位と、電荷検出部のリセット電位に応じた電位との差分の絶対値を基準電位に対して加算または減算した信号を出力する機能を有し、第２の回路は、第１の撮像データによる電荷検出部の飽和の有無を判定する機能を有し、第３の回路は、判定により電荷検出部が飽和していないとき、第２の撮像データを取得しない信号を第５の回路を介して画素に出力する機能を有し、第３の回路は、判定により電荷検出部が飽和しているとき、電荷検出部の飽和を解消し、第２の撮像データを取得する信号を第５の回路を介して画素に出力する機能を有し、第２の回路および第４の回路は、第１の回路が出力する信号をデジタルデータに変換する機能を有することを特徴とする撮像装置である。
また、本発明の他の一態様は、第ｎ（ｎは１以上の自然数）のフレーム期間において、電荷蓄積部の電位をリセットする第１のステップと、電荷蓄積部に電荷を蓄積する第２のステップと、電荷検出部の電位をリセットする第３のステップと、電荷蓄積部の電位を電荷検出部に転送する第４のステップと、電荷検出部の電位に対応する信号を読み出し、当該信号から電荷検出部の飽和の有無を判定する第５のステップと、を上記順序で行い、第５のステップにおいて、電荷検出部が飽和していると判定された場合は、電荷蓄積部の電位をリセットする第６のステップと、電荷蓄積部に電荷を蓄積する第７のステップと、電荷検出部の容量を一時的に増加させ、電荷検出部の飽和を解消する第８のステップと、電荷蓄積部の電位を電荷検出部に転送する第９のステップと、を上記順序で行い、第ｎ＋１フレーム期間における第１のステップおよび第２のステップと並行して、第ｎフレーム期間における第９のステップの電荷検出部の電位に対応する信号を読み出し、第５のステップにおいて、電荷検出部が飽和していないと判定された場合は、第ｎ＋１フレーム期間における第１のステップおよび第２のステップと並行して、第ｎフレーム期間における第４のステップの電荷検出部の電位に対応する信号を読み出すことを特徴とする撮像装置の動作方法である。
本発明の一態様は、第１のトランジスタ乃至第７のトランジスタと、光電変換素子と、第１の容量素子と、第２の容量素子と、第３の容量素子と、を有する撮像装置であって、光電変換素子の一方の電極は第１のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの一方は第２のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は第３のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は第４のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は第５のトランジスタのゲート電極と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は第１の容量素子の一方の電極と電気的に接続され、第４のトランジスタのソースまたはドレインの他方は第２の容量素子の一方の電極と電気的に接続され、第５のトランジスタのソースまたはドレインの一方は第６のトランジスタのソースまたはドレインの一方と電気的に接続され、第４のトランジスタのゲートには第７のトランジスタのソースまたはドレインの一方が電気的に接続され、第４のトランジスタのゲートには第３の容量素子の一方の電極が電気的に接続され、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタおよび第７のトランジスタは、チャネルが形成される領域に酸化物半導体を有することを特徴とする撮像装置である。
酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有することが好ましい。また、第５のトランジスタおよび第６のトランジスタもチャネルが形成される領域に酸化物半導体を有していてもよい。
光電変換素子は、光電変換層にセレンまたはセレンを含む化合物を用いることができる。例えば、セレンとしては非晶質セレンまたは結晶セレンを用いることができる。
また、本発明の他の一態様は、画素と、第１の回路と、第２の回路と、第３の回路と、第４の回路と、を有する撮像装置であって、画素は電荷蓄積部および電荷検出部を有し、電荷検出部は第１の容量素子および第２の容量素子と電気的に接続され、画素は第１の回路と電気的に接続され、第１の回路は第２の回路と電気的に接続され、第２の回路は第３の回路と電気的に接続され、第２の回路は第４の回路と電気的に接続され、第３の回路は画素と電気的に接続され、画素は第１の撮像データまたは第２の撮像データを取得する機能を有し、画素は第１の撮像データまたは第２の撮像データを電荷蓄積部に蓄積する機能を有し、画素は電荷蓄積部に蓄積した第１の撮像データまたは第２の撮像データを電荷検出部に転送する機能を有し、第１の回路は、第２の撮像データに対応する電位と、電荷検出部のリセット電位に対応する電位との差分の絶対値を基準電位に対して加算または減算した信号を出力する機能を有し、第２の回路は、第１の撮像データによる電荷検出部の飽和の有無を判定する機能を有し、第３の回路は、判定により電荷検出部が飽和していないとき、電荷検出部と前記第２の容量素子の一方の電極とを導通させない信号を画素に出力する機能を有し、第３の回路は、判定により電荷検出部が飽和しているとき、電荷検出部と前記第２の容量素子の一方の電極とを導通させる信号を前記画素に出力する機能を有し、画素は、判定の後に第２の撮像データを電荷蓄積部から電荷検出部に転送する機能を有し、第２の回路および第４の回路は、第１の回路が出力する信号をデジタルデータに変換する機能を有することを特徴とする撮像装置である。
また、本発明の他の一態様は、第ｎ（ｎは１以上の自然数）のフレーム期間において、電荷蓄積部の電位をリセットする第１のステップと、電荷蓄積部に電荷を蓄積する第２のステップと、電荷検出部の電位をリセットする第３のステップと、電荷蓄積部の電位を電荷検出部に転送する第４のステップと、電荷検出部の電位に対応する信号を読み出し、当該信号から電荷検出部の飽和の有無を判定する第５のステップと、を上記順序で行い、第５のステップにおいて、電荷検出部が飽和していると判定された場合は、電荷検出部の容量を増加させる第６のステップと、電荷検出部の電位をリセットする第７のステップと、を上記順序で行い、第５のステップにおいて、電荷検出部が飽和していないと判定された場合は、第７のステップを行い、第５のステップ乃至前記第７のステップと並行して、電荷蓄積部の電位をリセットする第８のステップと、電荷蓄積部に電荷を蓄積する第９のステップと、を上記順序で行い、電荷蓄積部の電位を電荷検出部に転送する第１０のステップを行い、第ｎ＋１フレーム期間における第１のステップおよび第２のステップと並行して、第ｎフレーム期間における第１０のステップの電荷検出部の電位に対応する信号を読み出すことを特徴とする撮像装置の動作方法である。
本発明の一態様を用いることで、簡易な構成でダイナミックレンジを広げることができる撮像装置を提供することができる。または、１回目の撮像後に画素の感度を変更し、２回目の撮像を行う撮像装置を提供することができる。または、低消費電力の撮像装置を提供することができる。または、露光期間中に前フレームのデータの読み出しを行う撮像装置を提供することができる。または、ノイズの少ない画像を撮像することができる撮像装置を提供することができる。または、高速動作に適した撮像装置を提供することができる。または、解像度の高い撮像装置を提供することができる。または、集積度の高い撮像装置を提供することができる。または、低照度下で撮像することができる撮像装置を提供することができる。または、広い温度範囲において使用可能な撮像装置を提供することができる。または、高開口率の撮像装置を提供することができる。または、信頼性の高い撮像装置を提供することができる。または、新規な撮像装置などを提供することができる。または、上記撮像装置の動作方法を提供することができる。または、新規な半導体装置などを提供することができる。
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。
画素を説明する回路図。 撮像装置を説明する上面図およびＣＤＳ回路の回路図およびＡ／Ｄ変換回路のブロック図。 判定出力回路および画素制御回路の回路図。 判定出力回路および画素制御回路の動作を説明するタイミングチャート。 撮像装置の動作を説明するフローチャート。 撮像装置の動作を説明するタイミングチャート。 ＣＤＳ回路およびコンパレータ回路の動作を説明するタイミングチャート。 撮像装置の動作を説明するタイミングチャート。 画素回路を説明する図。 画素回路を説明する図。 撮像装置の動作を説明するタイミングチャート。 撮像装置の動作を説明するタイミングチャート。 画素回路を説明する図。 画素回路を説明する図。 撮像装置の構成を説明する上面図および正面図。 撮像装置の構成を説明する断面図。 撮像装置の動作を説明する図。 光電変換素子の構成を説明する断面図。 光電変換素子の接続形態を説明する断面図。 光電変換素子の接続形態を説明する断面図。 撮像装置を説明する断面図。 光電変換素子の接続形態を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図および回路図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 湾曲した撮像装置を説明する図。 画素を説明する回路図。 撮像装置を説明する上面図およびＣＤＳ回路の回路図およびＡ／Ｄ変換回路のブロック図。 判定出力回路の回路図。 判定出力回路の動作を説明するタイミングチャート。 撮像装置の動作を説明するフローチャート。 撮像装置の動作を説明するタイミングチャート。 ＣＤＳ回路およびコンパレータ回路の動作を説明するタイミングチャート。 画素回路を説明する図。 画素回路を説明する図。 撮像装置の動作を説明するタイミングチャート。 画素回路を説明する図。 画素回路を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 半導体層を説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 撮像装置を収めたパッケージの斜視図および断面図。 撮像装置を収めたパッケージの斜視図および断面図。 電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（Ｄ／Ａ変換回路、Ａ／Ｄ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
なお、一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさによって大きさが決定される。したがって、「接地」「ＧＮＤ」「グラウンド」などと記載されている場合であっても、必ずしも、電位が０ボルトであるとは限らないものとする。例えば、回路で最も低い電位を基準として、「接地」や「ＧＮＤ」を定義する場合もある。または、回路で中間くらいの電位を基準として、「接地」や「ＧＮＤ」を定義する場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定されることとなる。
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。
本発明の一態様は、画素内に設けた電荷検出部における電子の飽和状態を判定し、判定結果に応じて動作モードを変更することができる撮像装置の回路構成および動作方法である。まず、第１の撮像データを取得し、電荷検出部が飽和していない場合は第１の撮像データをそのまま読み出す。電荷検出部が飽和している場合は電荷検出部の飽和を解消し、第２の撮像データの取得および読み出しを行う。第１の撮像データは低照度に対応した画像データに相当し、第２の撮像データは高照度に対応した画像データに相当する。
上記動作により、低照度下においてもノイズが少なく、階調を維持した広ダイナミックレンジの画像を取得することができる。また、高照度を含む環境下での撮像においても明部の階調を維持することができ、広ダイナミックレンジの画像を取得することができる。
図１は、本発明の一態様の撮像装置が有する画素１０の回路図である。なお、図１などにおいてはトランジスタがｎ−ｃｈ型である場合の例を示すが、本発明の一態様はこれに限定されず、一部のトランジスタをｐ−ｃｈ型トランジスタに置き換えてもよい。
画素１０において、光電変換素子ＰＤの一方の電極は、トランジスタ４１のソースまたはドレインの一方と電気的に接続される。トランジスタ４１のソースまたはドレインの一方は、トランジスタ４２のソースまたはドレインの一方と電気的に接続される。トランジスタ４１のソースまたはドレインの他方は、トランジスタ４３のソースまたはドレインの一方と電気的に接続される。トランジスタ４１のソースまたはドレインの他方は、トランジスタ４４のソースまたはドレインの一方と電気的に接続される。トランジスタ４１のソースまたはドレインの他方は、トランジスタ４５のゲートと電気的に接続される。トランジスタ４１のソースまたはドレインの他方は、容量素子Ｃ１の一方の電極と電気的に接続される。トランジスタ４４のソースまたはドレインの他方は、容量素子Ｃ２の一方の電極と電気的に接続される。トランジスタ４５のソースまたはドレインの一方は、トランジスタ４６のソースまたはドレインの一方と電気的に接続される。
ここで、光電変換素子ＰＤの一方の電極、トランジスタ４１のソースまたはドレインの一方およびトランジスタ４２のソースまたはドレインの一方が接続されるノードＡＮを電荷蓄積部とする。また、トランジスタ４１のソースまたはドレインの他方、トランジスタ４３のソースまたはドレインの一方、トランジスタ４４のソースまたはドレインの一方、トランジスタ４５のゲートおよび容量素子Ｃ１の一方の電極が接続されるノードＦＤを電荷検出部とする。
光電変換素子ＰＤの他方の電極は、配線７１（ＶＰＤ）に電気的に接続される。トランジスタ４２のソースまたはドレインの他方およびトランジスタ４３のソースまたはドレインの他方は、配線７２（ＶＲＳ）に電気的に接続される。容量素子Ｃ１の他方の電極および容量素子Ｃ２の他方の電極は、配線７３（ＶＳＳ）に電気的に接続される。トランジスタ４５のソースまたはドレインの他方は、配線７４（ＶＰＩ）に電気的に接続される。トランジスタ４６のソースまたはドレインの他方は、配線９１（ＯＵＴ１）に電気的に接続される。
なお、上記各要素の接続形態では、複数のトランジスタまたは複数の容量素子が電気的に接続される配線を共有する例を示しているが、それぞれが異なる配線と電気的に接続してもよい。
配線７１（ＶＰＤ）、配線７２（ＶＲＳ）、配線７３（ＶＳＳ）、および配線７４（ＶＰＩ）は、電源線としての機能を有することができる。例えば、配線７１（ＶＰＤ）および配線７３（ＶＳＳ）は、低電位電源線として機能させることができる。配線７２（ＶＲＳ）および配線７４（ＶＰＩ）は、高電位電源線として機能させることができる。
トランジスタ４１のゲートは、配線６１（ＴＸ）と電気的に接続される。トランジスタ４２のゲートは、配線６２（ＧＷＲＳ）と電気的に接続される。トランジスタ４３のゲートは、配線６３（ＲＳ）と電気的に接続される。トランジスタ４４のゲートは、配線６４（ＣＮ）と電気的に接続される。トランジスタ４６のゲートは、配線６５（ＳＥ）と電気的に接続される。
配線６１（ＴＸ）、配線６２（ＧＷＲＳ）、配線６３（ＲＳ）、配線６４（ＣＮ）および配線６５（ＳＥ）は、それぞれが接続されるトランジスタの導通を制御する信号線として機能させることができる。なお、配線６３（ＲＳ）および配線６５（ＳＥ）は、行毎に制御することができる。
トランジスタ４１は、ノードＡＮの電位をノードＦＤに転送するためのトランジスタとして機能させることができる。トランジスタ４２は、ノードＡＮの電位をリセットするためのトランジスタとして機能させることができる。トランジスタ４３は、ノードＦＤの電位をリセットするためのトランジスタとして機能させることができる。トランジスタ４４は、ノードＦＤと容量素子Ｃ２との電気的な接続を制御し、ノードＦＤに蓄積した電子を分割するためのトランジスタとして機能させることができる。トランジスタ４５は、ノードＦＤの電位に応じた出力を行うためのトランジスタとして機能させることができる。トランジスタ４６は、画素１０を選択するためのトランジスタとして機能させることができる。
なお、上述した画素１０の構成は一例であり、一部の回路、一部のトランジスタ、一部の容量素子、または一部の配線等が含まれない場合もある。または、上述した構成に含まれない回路、トランジスタ、容量素子、配線等が含まれる場合もある。また、一部の配線の接続形態が上述した構成とは異なる場合もある。
図２（Ａ）は、本発明の一態様の撮像装置を説明する図である。当該撮像装置は、マトリクス状に配列された画素１０を有する画素アレイ１１と、画素１０を駆動する機能を有する回路１２（ロードライバ）と、画素１０の出力信号に対してＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）動作を行うための回路１３（ＣＤＳ回路）と、ノードＦＤの飽和の有無を判定する機能および回路１３から出力されたアナログデータをデジタルデータに変換する機能を有する回路１４（Ａ／Ｄ変換回路等）と、回路１４で変換されたデータを選択して読み出す機能を有する回路１５（カラムドライバ）と、ノードＦＤの飽和の有無に従って画素の動作モードを変更する回路１６（画素制御回路）と、を有する。なお、回路１３を設けない構成とすることもできる。
図２（Ｂ）は画素アレイ１１の１つの列に接続される回路１３の回路図および回路１４のブロック図である。回路１３は、トランジスタ５１、トランジスタ５２、トランジスタ５３、容量素子Ｃ３および容量素子Ｃ４を有する構成とすることができる。また、回路１４はコンパレータ回路１７、判定出力回路１８およびカウンター回路１９を有する構成とすることができる。
トランジスタ５４は電流源回路としての機能を有する。トランジスタ５４のソースまたはドレインの一方に配線９１（ＯＵＴ１）が電気的に接続され、ソースまたはドレインの他方には電源線が接続される。当該電源線は、例えば低電位電源線とすることができる。また、トランジスタ５４のゲートには常時バイアス電圧が印加されている状態とする。
回路１３において、トランジスタ５１のソースまたはドレインの一方はトランジスタ５２のソースまたはドレインの一方と電気的に接続される。トランジスタ５１のソースまたはドレインの一方は容量素子Ｃ３の一方の電極と電気的に接続される。トランジスタ５２のソースまたはドレインの他方はトランジスタ５３のソースまたはドレインの一方と電気的に接続される。トランジスタ５２のソースまたはドレインの他方は容量素子Ｃ４の一方の電極と電気的に接続される。トランジスタ５２のソースまたはドレインの他方は、配線９２（ＯＵＴ２）と電気的に接続される。トランジスタ５３のソースまたはドレインの他方および容量素子Ｃ３の他方の電極は、配線９１（ＯＵＴ１）と電気的に接続される。トランジスタ５１のソースまたはドレインの他方は、例えば基準電位が供給される高電位電源線（ＣＤＳＶＤＤ）と電気的に接続される。容量素子Ｃ４の他方の電極は、例えば低電位電源線（ＣＤＳＶＳＳ）と電気的に接続される。
図１に示す画素１０と接続された場合の回路１３の動作の一例を説明する。まず、トランジスタ５１およびトランジスタ５２を導通させる。次に、画素１０から配線９１（ＯＵＴ１）に撮像データの電位を出力し、配線９２（ＯＵＴ２）に基準電位（ＣＤＳＶＤＤ）を保持する。その後、トランジスタ５１を非導通として画素１０から配線９１（ＯＵＴ１）にリセット電位（ここでは撮像データの電位よりも高い電位、例えばＶＤＤ電位とする）を出力する。このとき、配線９２（ＯＵＴ２）は、撮像データの電位とリセット電位の差分の絶対値を基準電位（ＣＤＳＶＤＤ）に加算した電位となる。したがって、基準電位（ＣＤＳＶＤＤ）に正味の撮像データの電位を加算した、ノイズの少ない電位信号を回路１４に供給することができる。
なお、リセット電位が撮像データの電位よりも低い電位（例えばＧＮＤ電位など）である場合、配線９２（ＯＵＴ２）は撮像データの電位とリセット電位の差分の絶対値を基準電位（ＣＤＳＶＤＤ）から減算した電位となる。
また、トランジスタ５３を導通させた場合はバイパスが形成されるため、配線９１（ＯＵＴ１）の信号を配線９２（ＯＵＴ２）に直接出力することができる。
回路１４では、コンパレータ回路１７において、回路１３から入力される信号電位と、基準電位（ＲＥＦ）とが比較される。コンパレータ回路１７には、配線９２（ＯＵＴ２）を介して第１の撮像データまたは第２の撮像データに対応する信号電位が入力される。ここで、第１の撮像データは１回目の露光データであり、画素１０のノードＦＤの飽和の有無を判定するためのデータである。また、第２の撮像データは、当該判定に従って取得する２回目の露光データである。
まず、第１の撮像データが入力されるとコンパレータ回路１７は判定出力回路１８に判定結果を出力する。判定出力回路１８は、出力のタイミングを調整してコンパレータ回路１７から出力されるノイズを除去する機能を有する。
コンパレータ回路１７では、第１の撮像データが画素１０のノードＦＤを飽和させているか否かの判定を行う。このとき、コンパレータ回路１７に入力される基準電位（ＲＥＦ）はノードＦＤの飽和時に相当する一定の電位であり、当該電位と第１の撮像データに対応する信号電位とを比較することによって、飽和の有無を判定する。なお、本実施の形態では、第１の撮像データに対応する信号電位は回路１３をバイパスしてコンパレータ回路１７に入力する構成とするが、回路１３をバイパスしないでコンパレータ回路１７に入力してもよい。
ノードＦＤが飽和していないと判定された場合、判定出力回路１８は第２の撮像データを取得しない信号を回路１６に出力する。したがって、第１の撮像データに対応する信号電位が回路１３を介してコンパレータ回路１７に入力される。また、コンパレータ回路１７に入力される基準電位はランプ波であり、第１の撮像データに対応する信号電位と比較した結果をカウンター回路１９に出力する。そして、カウンター回路１９は、配線９４（ＯＵＴ４）に第１の撮像データに対応するデジタルデータを出力する。
ノードＦＤが飽和していると判定された場合、判定出力回路１８は第２の撮像データを取得する信号を回路１６に出力する。また、回路１６は画素１０に第２の撮像データを取得する信号を出力する。第２の撮像データに対応する信号電位は回路１３を介してコンパレータ回路１７に入力される。また、コンパレータ回路１７に入力される基準電位はランプ波であり、第２の撮像データに対応する信号電位と比較した結果をカウンター回路１９に出力する。そして、カウンター回路１９は、配線９４（ＯＵＴ４）に第２の撮像データに対応するデジタルデータを出力する。
判定出力回路１８には、例えば図３（Ａ）に示す回路を用いることができる。当該回路の入力端子（ＩＮ）にはコンパレータ回路１７の出力端子が電気的に接続される。また、当該回路の出力端子（ＯＵＴ）には配線９３（ＯＵＴ３）が電気的に接続される。判定出力回路１８は選択された行毎にＪＲＥＳ信号によってリセットされた後、コンパレータ回路１７の判定結果を回路１６に出力する。
回路１６には、例えば図３（Ｂ）に示す回路を用いることができる。当該回路の入力端子（ＩＮ）には配線９３（ＯＵＴ３）が電気的に接続される。また、当該回路の出力端子（ＯＵＴ）は二系統あり、一方は配線６１（ＴＸ）と電気的に接続され、他方は配線６４（ＣＮ）と電気的に接続される。当該回路から配線６１（ＴＸ）には、端子ＴＸ１または端子ＴＸ２に入力される一方の信号が出力される。また、当該回路から配線６４（ＣＮ）には、端子ＣＮ１または端子ＣＮ２に入力される一方の信号が出力される。なお、端子ＧＣＮに制御信号を入力し、配線６１（ＴＸ）および配線６４（ＣＮ）から出力される信号を固定することもできる。なお、回路１６はラッチ機能を有するため、ノードＦＤが飽和していると判定された場合に判定出力回路１８から出力された信号は回路１６に保持される。したがって、最終行まで判定を繰り返しても当該信号は保持される。
上述した回路は、図４に示すタイミングチャートに従って動作させることができる。図４に示すＲＣＫ１／２およびＲＣＫＢ１／２は回路１２（ロードライバ）に入力されるクロック信号および反転クロック信号、ＪＲＥＳは図３（Ａ）の回路に入力される信号、ＧＲＥＳおよびＪＥＮＢは図３（Ｂ）の回路に入力される信号、ＥＮ＿ＣＤＳは回路１３のトランジスタ５３のゲートに入力される信号、ＳＥ［１］は１行目の画素１０の配線６５に入力される信号、ＳＥ［Ｎ］は最終行の画素１０の配線６５に入力される信号である。
ｆｒａｍｅ［ｎ］で示す期間が第ｎフレーム（ｎは２以上の自然数）の期間に相当する。第ｎフレームにおいて、期間４０１は第ｎ−１フレームのデータを読み出す期間、期間４０２は前述した第１の撮像データを読み出して判定を行う期間であり、期間４００はロードライバが動作しない期間である。また、第ｎ＋１フレームにおける期間４０３は第ｎフレームのデータを読み出す期間である。
次に、図５に示すフローチャートおよび図６に示すタイミングチャートを用いて、図１に示す画素１０の動作について説明する。本発明の一態様の撮像装置はグローバルシャッタ方式で動作し、１フレーム内の動作は第１の撮像データの取得、第１の撮像データの判定、第２の撮像データの取得、前フレームの撮像データの読み出しに大別される。なお、第１の撮像データの取得および前フレームの撮像データの読み出しは並行して行われる。
図５および図６では、任意の第ｎフレームを基準として説明する。また、配線７１（ＶＰＤ）および配線７３（ＶＳＳ）は低電位（”Ｌ”）、配線７２（ＶＲＳ）および配線７４（ＶＰＩ）は高電位（”Ｈ”）とする。
また、図６において、ＧＷＲＳは配線６２（ＧＷＲＳ）の電位、ＲＳ［１］は１行目の特定の画素１０における配線６３（ＲＳ）の電位、ＲＳ［Ｎ］は最終行の特定の画素１０における配線６３（ＲＳ）の電位、ＣＮは配線６４（ＣＮ）の電位、ＴＸは配線６１（ＴＸ）の電位、ＡＮ［１］は１行目の特定の画素１０におけるノードＡＮの電位、ＡＮ［Ｎ］は最終行の特定の画素１０におけるノードＡＮの電位、ＦＤ［１］は１行目の特定の画素１０におけるノードＦＤの電位、ＦＤ［Ｎ］は最終行の特定の画素１０におけるノードＦＤの電位である。
まず、第１の撮像データの取得および前フレームで取得した撮像データの読み出しについて説明する。
第１の撮像データの撮像モードは露光時間が相対的に長く、低照度環境において広ダイナミックレンジの画像が得られる。一方で、露光時間が相対的に長いため、高照度環境ではノードＦＤが飽和する。なお、図６のタイミングチャートでは、第１の撮像データの判定においてノードＦＤが飽和している場合の動作を示している。
時刻Ｔ１において、ＧＷＲＳを”Ｈ”とすると、ＡＮ［１：Ｎ］はリセットされて”Ｈ”（配線７２（ＶＲＳ）の電位）となる（Ｓ１）。
時刻Ｔ２において、ＧＷＲＳを”Ｌ”とすると、照度に応じてＡＮ［１：Ｎ］が低下し始める（露光１回目、Ｓ２）。
時刻Ｔ３において、ＲＳ［１：Ｎ］を”Ｈ”、ＣＮを”Ｈ”とすると、ＦＤ［１：Ｎ］はリセットされて、”Ｈ”（配線７２（ＶＲＳ）の電位）となる（Ｓ３）。このとき、ノードＦＤには容量素子Ｃ２がトランジスタ４４を介して電気的に接続される。
時刻Ｔ４において、ＲＳ［１：Ｎ］を”Ｌ”、ＣＮを”Ｌ”、ＴＸを”Ｈ”とすると、ノードＦＤと容量素子Ｃ２の電気的な接続は切断され、容量素子Ｃ２にリセット時のノードＦＤの電位が保持される。また、ノードＡＮの電位がノードＦＤに転送され、ノードＦＤの電位が低下し始める（Ｓ４）。
時刻Ｔ５において、ＴＸを”Ｌ”とすると、ＦＤ［１：Ｎ］は保持される。ここまでが第１の撮像データの取得動作である。
ここで、時刻Ｔ１乃至Ｔ３までの間にＳＥ［１］乃至ＳＥ［Ｎ］が順次一定期間”Ｈ”となり、第ｎ−１フレームで確定した撮像データが読み出される（Ｓ１０’）。つまり、上記第ｎフレームの第１の撮像データの取得動作と、第ｎ−１フレームで確定した撮像データの読み出しは並行して行われる。このように撮像データを次フレームで読み出すことで、グローバルシャッタ方式においても露光などに割り当てる時間を長くすることができる。したがって、低照度下においても広ダイナミックレンジ、低ノイズの画像を取得することができる。
図７（Ａ）は１行目の撮像データの読み出しを説明するタイミングチャートである。ＳＨは回路１３におけるトランジスタ５２のゲートに供給される電位、ＣＬは回路１３におけるトランジスタ５１のゲートに供給される電位、ＲＥＦ（ＲＡＭＰ）はコンパレータ回路１７に供給される基準電位、ＯＵＴ２は配線９２（ＯＵＴ２）の電位、ＣＯＭＰ＿ＯＵＴはコンパレータ回路１７の出力端子の電位である。
図６においては、時刻Ｔ３以前にＲＳ［１］乃至ＲＳ［Ｎ］が順次一定期間”Ｈ”となり、ノードＦＤがリセットされるが、これは図７（Ａ）に示す回路１３の動作にともなう動作である。
次に、第１の撮像データの判定および当該判定結果にともなう動作について説明する。
時刻Ｔ６乃至Ｔ８において、ＳＥ［１］乃至ＳＥ［Ｎ］が順次一定期間”Ｈ”となり、行毎に第１の撮像データが読み出され、有効な画素全てについてノードＦＤの飽和の有無が判定される（Ｓ５）。
図７（Ｂ）は時刻Ｔ６乃至Ｔ８における第１の撮像データの読み出しを説明するタイミングチャートである。第１の撮像データの読み出し期間中はＥＮ＿ＣＤＳを”Ｈ”、ＣＬを”Ｈ”とし、画素１０から出力される信号は回路１３をバイパスさせてコンパレータ回路１７に入力する。ＲＥＦ（ＣＯＮＳＴ）の電位は一定とし、ノードＦＤが飽和しているときに配線９１（ＯＵＴ１）に出力される電位よりもわずかに大きい値とする。このように動作させることで、コンパレータ回路１７の出力によってノードＦＤの飽和の有無を判断することができる。なお、図７（Ｂ）では選択された特定の画素１０のノードＦＤが飽和しているときの状態を示しており、コンパレータ回路１７の出力端子からは”Ｌ”が出力される。なお、ＥＮ＿ＣＤＳを”Ｌ”として回路１３をバイパスしないで第１の撮像データを読み出してもよい。このとき、コンパレータ回路１７の出力端子からは”Ｈ”が出力される。
このとき、第１の撮像データはノードＦＤの飽和の有無の判定をするために用いられ、外部には出力されない。したがって、外部出力に必要な回路１５（カラムドライバ）などの出力回路の動作を停止させてもよい。
第１の撮像データの判定結果は判定出力回路１８を介して回路１６に出力される。ここで、各列の判定出力回路１８の出力端子は全て配線９３（ＯＵＴ３）に接続されているため、全ての画素１０のうち一つでもノードＦＤが飽和していると判断された場合、回路１６は指定された時刻にＣＮを”Ｈ”、ＴＸを”Ｈ”とする動作を行い、第２の撮像データを取得するモードに切り替わる。ここまでが第１の撮像データの判定および当該判定結果にともなう動作である。
次に、第２の撮像データの取得について説明する。なお、第２の撮像データの撮像モードは露光時間が相対的に短く、高照度環境において広ダイナミックレンジの画像が得られる。
第１の撮像データの判定結果にかかわらず、または全ての判定結果が出る前に第２の撮像データを取得する露光動作は行っていてもよい。例えば、図６に示すように、時刻Ｔ７においてＧＷＲＳを”Ｈ”とし、ＡＮ［１：Ｎ］をリセットする（Ｓ６）。そして、時刻Ｔ８にＧＷＲＳを”Ｌ”、とし、時刻Ｔ１０までに２回目の露光を行う（Ｓ７）。なお、２回目の露光では、ノードＦＤが飽和することがないように１回目の露光よりも露光時間を短くする。
２回目の露光が終了する前の時刻Ｔ９に回路１６の動作によりＣＮを”Ｈ”とし、トランジスタ４４を導通させてノードＦＤと容量素子Ｃ２を再度電気的に接続させる。
時刻Ｔ９の直前においては、ノードＦＤは電子が飽和している状態、すなわち電圧が０の状態であるが、時刻Ｔ９においてノードＦＤのリセット時の電位を保持した容量素子Ｃ２が電気的に接続されるため、蓄積電子が分割されてノードＦＤの電位は上昇する（Ｓ８）。
時刻Ｔ１０において、回路１６の動作によりＣＮを”Ｌ”、ＴＸを”Ｈ”とすると、ノードＡＮの電位がノードＦＤに転送される（Ｓ９）。
時刻Ｔ１１において、ＴＸを”Ｌ”とすると、ＦＤ［１：Ｎ］が保持される。ここまでが第２の撮像データの取得動作である。また、当該第２の撮像データは、第ｎ＋１のフレームにおいて第ｎフレームの撮像データとして読み出される（Ｓ１０）。
図８は第１の撮像データによるノードＦＤの飽和がないと判定された場合のタイミングチャートである。全ての画素１０のノードＦＤが飽和していない場合、回路１６はＣＮおよびＴＸを”Ｈ”とする動作を行わない。すなわち、第２の撮像データを取得するモードに切り替わらない。したがって、第１の撮像データとして取得したデータがそのまま読み出される。なお、ノードＦＤの飽和がないと判定された場合、時刻Ｔ７乃至Ｔ８におけるＧＷＲＳを”Ｈ”とする動作を無効とし、２回目の露光を行わない動作としてもよい。
なお、前述したように、本発明の一態様の撮像装置はグローバルシャッタ方式で動作する。したがって、全ての画素１０のうち一つでもノードＦＤが飽和していると判断された場合、第２の撮像データを取得するモードに切り替わるため、全ての画素１０で第２の撮像データが取得される。
上述の動作によって、必要に応じて第２の撮像データを自動的に取得することができ、明暗が混在した視野の撮像においても、明部の階調を維持することができる。すなわち、広ダイナミックレンジの画像を取得することができる。また、低照度下においてもノイズが少なく、階調が維持された広ダイナミックレンジの画像を取得することができる。
画素１０は、図９に示す構成であってもよい。図９に示す画素１０は、光電変換素子ＰＤの接続される向きが図１に示す画素１０と異なる。図９に示す画素１０は、図１１のタイミングチャート（第２の撮像データの取得あり）または図１２のタイミングチャート（第２の撮像データの取得なし）に従って動作させることができる。このとき、配線７１（ＶＰＤ）および配線７４（ＶＰＩ）は高電位（”Ｈ”）、配線７２（ＶＲＳ）、配線７３（ＶＳＳ）は低電位（”Ｌ”）とする。
この場合、ノードＡＮおよびノードＦＤはリセット時に電子が飽和状態になり、照度が高いとノードＡＮおよびノードＦＤの電子は不足状態となる。したがって、前述した図１に示す画素１０の動作の説明とは逆になるようにノードＡＮおよびノードＦＤの電位は変化する。
また、画素１０は図１０（Ａ）、（Ｂ）に示す構成であってもよい。図１０（Ａ）はトランジスタ４２を設けない構成である。当該構成では、配線７１（ＶＰＤ）の電位を高電位とすることによりノードＡＮの電位をリセットすることができる。図１０（Ｂ）はトランジスタ４５のソースまたはドレインの一方が配線９１（ＯＵＴ）に接続する構成である。
また、画素１０に用いるトランジスタは、図１３（Ａ）、（Ｂ）に示すように、トランジスタ４１乃至トランジスタ４６にバックゲートを設けた構成であってもよい。図１３（Ａ）はバックゲートに定電位を印加する構成であり、しきい値電圧を制御することができる。図１３（Ａ）では、一例としてバックゲートが低電位を供給する配線７１（ＶＰＤ）、配線７３（ＶＳＳ）または配線７５（ＶＳＳ２）と接続する例を示しているが、いずれか一つの配線に接続する構成であってもよい。また、図１３（Ｂ）はフロントゲートと同じ電位がバックゲートに印加される構成であり、オン電流を増加させ、かつオフ電流を減少させることができる。また、所望のトランジスタが適切な電気特性を有するように、図１３（Ａ）および図１３（Ｂ）の構成などを組み合わせた構成としてもよい。なお、バックゲートが設けられないトランジスタがあってもよい。また、図９、図１０（Ａ）、（Ｂ）、および１３（Ａ）、（Ｂ）の構成は、必要に応じて組み合わせることができる。
画素１０は、図１４に示すようにトランジスタ４３乃至トランジスタ４６を複数の画素で共用する形態としてもよい。図１４では垂直方向の複数の画素でトランジスタ４３乃至トランジスタ４６を共用する構成を例示しているが、水平方向または水平垂直方向の複数の画素で共用してもよい。このような構成とすることで、一画素あたりが有するトランジスタ数を削減させることができる。
また、図１４ではトランジスタ４３乃至トランジスタ４６が４画素で共用される形態を図示しているが、２画素、３画素または５画素以上で共用される形態であってもよい。なお、当該構成と図９、図１０（Ａ）、（Ｂ）、および図１３（Ａ）、（Ｂ）の構成は任意に組み合すことができる。
また、本発明の一態様の撮像装置は、画素アレイ１１と、回路１２乃至回路１６を有する基板３５との積層構造とすることができる。例えば、図１５（Ａ）を画素アレイ１１の上面図、図１５（Ｂ）を基板３５の上面図としたとき、図１５（Ｃ）の正面図に示すような画素アレイ１１と基板３５との積層構成とすることができる。当該構成とすることで、それぞれの要素に適したトランジスタを用いることができ、かつ撮像装置の面積を小さくすることができる。なお、図１５（Ｂ）における回路のレイアウトは一例であり、他のレイアウトであってもよい。
回路１２乃至回路１６は、高速動作とＣＭＯＳ回路での構成を両立させるため、シリコンを用いたトランジスタ（以下、Ｓｉトランジスタ）を用いて作製することが好ましい。例えば、基板３５をシリコン基板とし、当該シリコン基板に上記回路を形成することができる。また、画素アレイ１１は、酸化物半導体を用いたトランジスタ（以下、ＯＳトランジスタ）を用いて作製することが好ましい。なお、回路１２乃至回路１６を構成する一部のトランジスタを画素アレイ１１と同じ面上に設けてもよい。
本発明の一態様の撮像装置の具体的な構成例について、図面を参照して説明する。図１６（Ａ）に示す断面図は、図１に示す画素１０における光電変換素子ＰＤ、トランジスタ４１、トランジスタ４３および容量素子Ｃ１の具体的な接続形態の一例を示している。なお、図１６（Ａ）にはトランジスタ４２、トランジスタ４４、トランジスタ４５、トランジスタ４６および容量素子Ｃ２は図示されていない。トランジスタ４１乃至トランジスタ４６および容量素子Ｃ１、Ｃ２は層１１００、光電変換素子ＰＤは層１２００に設けることができる。
本実施の形態で説明する断面図において、配線、電極およびコンタクトプラグ（導電体８１）を個別の要素として図示しているが、それらが電気的に接続している場合においては、同一の要素として設けられる場合もある。また、配線と電極が導電体８１を介して接続される形態は一例であり、電極が配線と直接接続される場合もある。
各要素上には保護膜、層間絶縁膜または平坦化膜としての機能を有する絶縁層８２および絶縁層８３等が設けられる。例えば、絶縁層８２および絶縁層８３等は、酸化シリコン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。絶縁層８２および絶縁層８３等の上面は、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
なお、図面に示される配線等の一部が設けられない場合や、図面に示されない配線等やトランジスタ等が各層に含まれる場合もある。また、図面に示されない層が含まれる場合もある。また、図面に示される層の一部が含まれない場合もある。
画素１０の構成要素であるトランジスタ４１乃至トランジスタ４６には、オフ電流の低いＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは極めて低いオフ電流特性を有するため、撮像のダイナミックレンジを拡大することができる。図１に示す画素１０の回路構成では、光電変換素子ＰＤに入射される光の強度が大きいときにノードＡＮおよびノードＦＤの電位が小さくなる。酸化物半導体を用いたトランジスタは極めてオフ電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力することができる。したがって、検出することのできる照度のレンジ、すなわちダイナミックレンジを広げることができる。
また、トランジスタ４１、トランジスタ４２、トランジスタ４３およびトランジスタ４４の低いオフ電流特性によってノードＡＮおよびノードＦＤで電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。なお、本発明の一態様の撮像装置は、ローリングシャッタ方式で動作させることもできる。
図１７（Ａ）、（Ｂ）、（Ｃ）を用いて撮像装置の動作方式の説明を行う。なお、図１７（Ａ）、（Ｂ）、（Ｃ）において、”Ｅ”は露光動作が行える期間、”Ｒ”は読み出し動作が行える期間を意味する。また、ｎは任意のｎ番目（ｎは２以上の自然数）のフレームである第ｎフレームを意味する。また、ｎ−１は第ｎフレームの一つ前のフレーム、ｎ＋１は第ｎフレームの一つ後のフレームを意味する。また、Ｌｉｎｅ［１］は画素アレイ１１の１行目、Ｌｉｎｅ［Ｍ］は画素アレイ１１のＭ行目（図１７においてＭは４以上の自然数）を意味する。
図１７（Ａ）はローリングシャッタ方式の動作方法を模式化した図である。ローリングシャッタ方式は、行毎に露光とデータの読み出しを順次行う動作方法である。全画素において撮像の同時性がないため、動体の撮像においては画像に歪が生じる。
図１７（Ｂ）は通常のグローバルシャッタ方式の動作方法を模式化した図である。グローバルシャッタ方式は、全画素で同時に露光を行い、その後行毎にデータを読み出す動作方法である。したがって、動体の撮像であっても歪のない画像を得ることができる。
図１７（Ｃ）は本発明の一態様の撮像装置に適用する動作方法を模式化した図である。当該動作方法では、第ｎフレームで全画素の同時露光を行い、第ｎ＋１フレームにおいて第ｎフレームで取得したデータの読み出しを行う。したがって、１フレーム期間内に同一フレームの露光と読み出しを行わないため、従来のグローバルシャッタ方式のように読み出し時間の増大によって、露光時間が制限されることはない。したがって、露光時間を長くすることができる。
ＯＳトランジスタは、シリコンを活性領域または活性層に用いたトランジスタよりも電気特性変動の温度依存性が小さいため、極めて広い温度範囲で使用することができる。したがって、ＯＳトランジスタを有する撮像装置および半導体装置は、自動車、航空機、宇宙機などへの搭載にも適している。
また、ＯＳトランジスタは、Ｓｉトランジスタよりもドレイン耐圧の高い特性を有する。セレン系材料を光電変換層とした光電変換素子では、アバランシェ増倍を利用するために比較的高い電圧（例えば、１０Ｖ以上）を印加して動作させることが好ましい。したがって、ＯＳトランジスタと、セレン系材料を光電変換層とした光電変換素子とを組み合わせることで、信頼性の高い撮像装置とすることができる。
図１６（Ａ）において、各トランジスタはバックゲートを有する形態を例示しているが、図１６（Ｂ）に示すように、バックゲートを有さない形態であってもよい。また、図１６（Ｃ）に示すように一部のトランジスタ、例えばトランジスタ４１のみにバックゲートを有するような形態であってもよい。当該バックゲートは、対向して設けられるトランジスタのフロントゲートと電気的に接続する場合がある。または、当該バックゲートにフロントゲートとは異なる固定電位が供給される場合がある。なお、当該バックゲート有無に関する形態は、本実施の形態で説明する他の画素の構成にも適用することができる。
層１２００に設けられる光電変換素子ＰＤは、様々な形態の素子を用いることができる。図１６（Ａ）では、セレン系材料を光電変換層５６１に用いた形態を図示している。セレン系材料を用いた光電変換素子ＰＤは、可視光に対する外部量子効率が高い特性を有する。また、セレン系材料は光吸収係数が高いため、光電変換層５６１を薄くしやすい利点を有する。セレン系材料を用いた光電変換素子ＰＤでは、アバランシェ倍増により増幅が大きい高感度のセンサとすることができる。つまり、セレン系材料を光電変換層５６１に用いることで、画素面積が縮小しても十分な光電流を得ることができる。したがって、セレン系材料を用いた光電変換素子ＰＤは、低照度環境における撮像にも適しているといえる。
セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレンは、例えば、非晶質セレンを成膜後に熱処理することで得ることができる。結晶セレンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光吸収係数が高い特性を有する。
図１６（Ａ）では、光電変換層５６１は単層として図示しているが、図１８（Ａ）に示すように受光面側に正孔注入阻止層５６８として酸化ガリウム、酸化セリウムまたはＩｎ−Ｇａ−Ｚｎ酸化物などを設けてもよい。または、図１８（Ｂ）に示すように、電極５６６側に電子注入阻止層５６９として酸化ニッケルまたは硫化アンチモンなどを設けてもよい。または、図１８（Ｃ）に示すように、正孔注入阻止層５６８および電子注入阻止層５６９を設ける構成としてもよい。なお、図１および図９に示すように、画素１０では光電変換素子ＰＤの接続の向きが異なる構成とすることができる。したがって、図１８（Ａ）乃至図１８（Ｃ）に示す正孔注入阻止層５６８および電子注入阻止層５６９を入れ替える構成であってもよい。
光電変換層５６１は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であってもよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層であってもよい。ＣＩＳおよびＣＩＧＳでは、セレンの単層と同様にアバランシェ増倍を利用する光電変換素子を形成することができる。
セレン系材料を用いた光電変換素子ＰＤは、例えば、金属材料などで形成された電極５６６と透光性導電層５６２との間に光電変換層５６１を有する構成とすることができる。また、ＣＩＳおよびＣＩＧＳはｐ型半導体であり、接合を形成するためにｎ型半導体の硫化カドミウムや硫化亜鉛等を接して設けてもよい。
図１６（Ａ）では透光性導電層５６２と配線７１は直接接する構成としているが、図１９（Ａ）に示すように配線８８を介して両者が接する構成としてもよい。また、図１６（Ａ）では光電変換層５６１および透光性導電層５６２を画素回路間で分離しない構成としているが、図１９（Ｂ）に示すように回路間で分離する構成としてもよい。また、画素間においては、電極５６６を有さない領域には絶縁体で隔壁５６７を設け、光電変換層５６１および透光性導電層５６２に亀裂が入らないようにすることが好ましいが、図１９（Ｃ）、（Ｄ）に示すように隔壁５６７を設けない構成としてもよい。
また、電極５６６および配線７１等は多層としてもよい。例えば、図２０（Ａ）に示すように、電極５６６を導電層５６６ａおよび導電層５６６ｂの二層とし、配線７１を導電層７１ａおよび導電層７１ｂの二層とすることができる。図２０（Ａ）の構成においては、例えば、導電層５６６ａおよび導電層７１ａを低抵抗の金属等を選択して形成し、導電層５６６ｂおよび導電層７１ｂを光電変換層５６１とコンタクト特性の良い金属等を選択して形成するとよい。このような構成とすることで、光電変換素子ＰＤの電気特性を向上させることができる。また、一部の金属は透光性導電層５６２と接触することにより電蝕を起こすことがある。そのような金属を導電層７１ａに用いた場合でも導電層７１ｂを介することによって電蝕を防止することができる。
導電層５６６ｂおよび導電層７１ｂには、例えば、モリブデンやタングステンなどを用いることができる。また、導電層５６６ａおよび導電層７１ａには、例えば、アルミニウム、チタン、またはアルミニウムをチタンで挟むような積層を用いることができる。
また、図２０（Ｂ）に示すように透光性導電層５６２と配線７１は導電体８１および配線８８を介して接続してもよい。また、絶縁層８２等が多層である構成であってもよい。例えば、図２０（Ｂ）に示すように、絶縁層８２が絶縁層８２ａおよび絶縁層８２ｂを有し、かつ絶縁層８２ａと絶縁層８２ｂとのエッチングレート等が異なる場合は、導電体８１は段差を有するようになる。層間絶縁膜や平坦化膜に用いられるその他の絶縁層が多層である場合も同様に導電体８１は段差を有するようになる。ここでは絶縁層８２が２層である例を示したが、絶縁層８２およびその他の絶縁層は３層以上の構成であってもよい。
隔壁５６７は、無機絶縁体や絶縁有機樹脂などを用いて形成することができる。また、隔壁５６７は、トランジスタ等に対する遮光、および／または１画素あたりの受光部の面積を確定するために黒色等に着色されていてもよい。
また、光電変換素子ＰＤには、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型ダイオード素子などを用いてもよい。
例えば、図２１は光電変換素子ＰＤにｐｉｎ型の薄膜フォトダイオードを用いた例である。当該フォトダイオードは、ｎ型の半導体層５６５、ｉ型の半導体層５６４、およびｐ型の半導体層５６３が順に積層された構成を有している。ｉ型の半導体層５６４には非晶質シリコンを用いることが好ましい。また、ｐ型の半導体層５６３およびｎ型の半導体層５６５には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
図２１に示す光電変換素子ＰＤでは、カソードとして作用するｎ型の半導体層５６５がトランジスタ４１と電気的な接続を有する電極５６６と接する構成となっている。また、アノードとして作用するｐ型の半導体層５６３が配線８８を介して配線７１と電気的な接続を有する。
なお、光電変換素子ＰＤのアノードおよびカソードと、電極層および配線とのそれぞれの接続形態を逆とすれば、図９に示す回路図に従った構成とすることができる。
いずれの場合においても、ｐ型の半導体層５６３が受光面となるように光電変換素子ＰＤを形成することが好ましい。ｐ型の半導体層５６３を受光面とすることで、光電変換素子ＰＤの出力電流を高めることができる。
また、ｐｉｎ型の薄膜フォトダイオードの形態を有する光電変換素子ＰＤの構成、ならびに光電変換素子ＰＤおよび配線の接続形態は、図２２（Ａ）、（Ｂ）、（Ｃ）に示す例であってもよい。なお、光電変換素子ＰＤの構成、光電変換素子ＰＤと配線の接続形態はこれらに限定されず、他の形態であってもよい。
図２２（Ａ）は、光電変換素子ＰＤのｐ型の半導体層５６３と接する透光性導電層５６２を設けた構成である。透光性導電層５６２は電極として作用し、光電変換素子ＰＤの出力電流を高めることができる。
透光性導電層５６２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、グラフェンまたは酸化グラフェン等を用いることができる。また、透光性導電層５６２は単層に限らず、異なる膜の積層であっても良い。
図２２（Ｂ）は、透光性導電層５６２と配線７１が導電体８１および配線８８を介して接続された構成である。なお、光電変換素子ＰＤのｐ型の半導体層５６３と配線７１が導電体８１および配線８８を介して接続された構成とすることもできる。なお、図２２（Ｂ）においては、透光性導電層５６２を設けない構成とすることもできる。
図２２（Ｃ）は、光電変換素子ＰＤを覆う絶縁層にｐ型の半導体層５６３が露出する開口部が設けられ、当該開口部を覆う透光性導電層５６２と配線７１が電気的な接続を有する構成である。
また、光電変換素子ＰＤには、図２３に示すように、シリコン基板６００を光電変換層としたフォトダイオードを用いることもできる。
上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子ＰＤは、成膜工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製するこができる。また、セレン系材料は高抵抗であり、図１６（Ａ）に示すように、光電変換層５６１を回路間で分離しない構成とすることもできる。したがって、本発明の一態様の撮像装置は、歩留りが高く、低コストで作製することができる。一方で、シリコン基板６００を光電変換層としたフォトダイオードを形成する場合は、研磨工程や貼り合わせ工程などの難度の高い工程が必要となる。
また、本発明の一態様の撮像装置は、回路が形成されたシリコン基板６００が積層された構成としてもよい。例えば、図２４（Ａ）に示すように、シリコン基板６００に活性領域を有するトランジスタ６１０およびトランジスタ６２０を有する層１４００が画素回路と重なる構成とすることができる。図２４（Ｂ）はトランジスタのチャネル幅方向の断面図に相当する。
ここで、図２４（Ａ）、（Ｂ）において、Ｓｉトランジスタはフィン型の構成を例示しているが、図２５（Ａ）に示すようにプレーナー型であってもよい。または、図２５（Ｂ）に示すように、シリコン薄膜の活性層６５０を有するトランジスタであってもよい。また、活性層６５０は、多結晶シリコンやＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）の単結晶シリコンとすることができる。
シリコン基板６００に形成された回路は、画素回路が出力する信号を読み出す機能や当該信号を変換する処理などを行う機能を有することができ、例えば、図２５（Ｃ）に回路図で示すＣＭＯＳインバータを含む構成とすることができる。トランジスタ６１０（ｎ−ｃｈ型）およびトランジスタ６２０（ｐ−ｃｈ型）のゲートは電気的に接続される。また、一方のトランジスタのソースまたはドレインの一方は、他方のトランジスタのソースまたはドレインの一方と電気的に接続される。また、両方のトランジスタのソースまたはドレインの他方はそれぞれ別の配線に電気的に接続される。
シリコン基板６００に形成された回路は、例えば、図２（Ａ）および図１５（Ｂ）に示す回路１２、回路１３、回路１４、回路１５、回路１６などに相当する。
また、シリコン基板６００はバルクのシリコン基板に限らず、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体を材料とする基板を用いることもできる。
ここで、図２３および図２４（Ａ）、（Ｂ）に示すように、酸化物半導体を有するトランジスタが形成される領域と、Ｓｉデバイス（ＳｉトランジスタまたはＳｉフォトダイオード）が形成される領域との間には絶縁層８０が設けられる。
トランジスタ６１０およびトランジスタ６２０の活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端する。したがって、当該水素はトランジスタ６１０およびトランジスタ６２０の信頼性を向上させる効果がある。一方、トランジスタ４１等の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキャリアを生成する要因の一つとなる。そのため、当該水素はトランジスタ４１等の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタを有する一方の層と、酸化物半導体を用いたトランジスタを有する他方の層を積層する場合、これらの間に水素の拡散を防止する機能を有する絶縁層８０を設けることが好ましい。絶縁層８０により、一方の層に水素を閉じ込めることでトランジスタ６１０およびトランジスタ６２０の信頼性が向上することができる。また、一方の層から他方の層への水素の拡散が抑制されることでトランジスタ４１等の信頼性も向上させることができる。
絶縁層８０としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
図２４（Ａ）、（Ｂ）に示すような構成では、シリコン基板６００に形成される回路（例えば駆動回路）と、トランジスタ４１等と、光電変換素子ＰＤとを重なるように形成することができるため、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。例えば、画素数が４Ｋ２Ｋ、８Ｋ４Ｋまたは１６Ｋ８Ｋなどの撮像装置に用いることが適する。なお、画素１０が有するトランジスタ４５およびトランジスタ４６をＳｉトランジスタで形成し、トランジスタ４１、トランジスタ４２、トランジスタ４３、トランジスタ４４、光電変換素子ＰＤ等と、重なる領域を有する構成とすることもできる。
また、本発明の一態様の撮像装置は、図２６に示す構成とすることができる。図２６に示す撮像装置は図２４（Ａ）に示す撮像装置の変形例であり、ＯＳトランジスタおよびＳｉトランジスタでＣＭＯＳインバータを構成する例を図示している。
ここで、層１４００に設けるＳｉトランジスタであるトランジスタ６２０はｐ−ｃｈ型とし、層１１００に設けるＯＳトランジスタであるトランジスタ６１０はｎ−ｃｈ型とする。ｐ−ｃｈ型トランジスタのみをシリコン基板６００に設けることで、ウェル形成やｎ型不純物層形成など工程を省くことができる。
図２６に示す撮像装置は、光電変換素子ＰＤにセレン等を用いた例を示したが、図２１と同様にｐｉｎ型の薄膜フォトダイオードを用いた構成としてもよい。
図２６に示す撮像装置において、トランジスタ６１０は、層１１００に形成するトランジスタ４１およびトランジスタ４３と同一の工程で作製することができる。したがって、撮像装置の製造工程を簡略化することができる。
また、本発明の一態様の撮像装置は、図２７に示すように、シリコン基板６６０に形成された光電変換素子ＰＤおよびその上に形成されたＯＳトランジスタで構成された画素を有する構成と、回路が形成されたシリコン基板６００とを貼り合わせた構成としてもよい。このような構成とすることで、シリコン基板６６０に形成する光電変換素子ＰＤの実効的な面積を大きくすることが容易になる。また、シリコン基板６００に形成する回路を微細化したＳｉトランジスタで高集積化することで高性能な半導体装置を提供することができる。
また、図２７の変形例として、図２８に示すように、ＯＳトランジスタおよびＳｉトランジスタで回路を構成する形態であってもよい。このような構成とすることで、シリコン基板６６０に形成する光電変換素子ＰＤの実効的な面積を向上することが容易になる。また、シリコン基板６００に形成する回路を微細化したＳｉトランジスタで高集積化することで高性能な半導体装置を提供することができる。
図２８の構成の場合、シリコン基板６００に形成されたＳｉトランジスタおよびその上に形成されたＯＳトランジスタでＣＭＯＳ回路を構成することができる。ＯＳトランジスタは極めてオフ電流が低いため、静的なリーク電流が極めて少ないＣＭＯＳ回路を構成することができる。
なお、本実施の形態における撮像装置が有するトランジスタおよび光電変換素子の構成は一例である。したがって、例えば、トランジスタ４１乃至トランジスタ４６のいずれか、または一つ以上を活性領域または活性層にシリコン等を有するトランジスタで構成することもできる。また、トランジスタ６１０およびトランジスタ６２０の両方または一方を活性層に酸化物半導体層を有するトランジスタで構成することもできる。
図２９（Ａ）は、撮像装置にカラーフィルタ等を付加した形態の一例の断面図である。当該断面図は、３画素分の画素回路を有する領域の一部を示している。光電変換素子ＰＤが形成される層１２００上には、絶縁層２５００が形成される。絶縁層２５００は可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層する構成としてもよい。
絶縁層２５００上には、遮光層２５１０が形成されてもよい。遮光層２５１０は、上部のカラーフィルタを通る光の混色を防止する機能を有する。遮光層２５１０には、アルミニウム、タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体膜を積層する構成とすることができる。
絶縁層２５００および遮光層２５１０上には平坦化膜として有機樹脂層２５２０を設ける構成とすることができる。また、画素別にカラーフィルタ２５３０（カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂ、カラーフィルタ２５３０ｃ）が形成される。例えば、カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を割り当てることにより、カラー画像を得ることができる。
カラーフィルタ２５３０上には、透光性を有する絶縁層２５６０などを設けることができる。
また、図２９（Ｂ）に示すように、カラーフィルタ２５３０の代わりに光学変換層２５５０を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像装置とすることができる。
例えば、光学変換層２５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮像装置とすることができる。また、光学変換層２５５０に近赤外線の波長以下の光を遮るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層２５５０に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。
また、光学変換層２５５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子ＰＤで検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯを樹脂やセラミクスに分散させたものを用いることができる。
セレン系材料を用いた光電変換素子ＰＤにおいては、Ｘ線等の放射線を電荷に直接変換することができるため、シンチレータを不要とする構成とすることもできる。
また、図２９（Ｃ）に示すように、カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０ｃ上にマイクロレンズアレイ２５４０を設けてもよい。マイクロレンズアレイ２５４０が有する個々のレンズを通る光が直下のカラーフィルタを通り、光電変換素子ＰＤに照射されるようになる。また、図２９（Ｄ）に示すように、光学変換層２５５０上にマイクロレンズアレイ２５４０を設けてもよい。なお、図２９（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示す層１２００以外の領域を層１６００とする。
図３０は、本発明の一態様の画素１０および図２９（Ｃ）に示すマイクロレンズアレイ２５４０等の具体的な積層構成を例示する図である。図３０は、図２４（Ａ）に示す画素の構成を用いた例である。また、図３１は、図２８に示す画素の構成を用いた例である。
このように、光電変換素子ＰＤ、画素１０が有する回路、および駆動回路のそれぞれが互いに重なる領域を有するように構成することができるため、撮像装置を小型化することができる。
また、図３０および図３１に示すようにマイクロレンズアレイ２５４０の上方に回折格子１５００を設けた構成としてもよい。回折格子１５００を介した被写体の像（回折画像）を画素に取り込み、画素における撮像画像から演算処理により入力画像（被写体の像）を構成することができる。また、レンズの替わりに回折格子１５００を用いることで撮像装置のコストを下げることができる。
回折格子１５００は、透光性を有する材料で形成することができる。例えば、酸化シリコン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。または、上記無機絶縁膜と有機絶縁膜との積層であってもよい。
また、回折格子１５００は、感光性樹脂などを用いたリソグラフィ工程で形成することができる。また、リソグラフィ工程とエッチング工程とを用いて形成することもできる。また、ナノインプリントリソグラフィやレーザスクライブなどを用いて形成することもできる。
回折格子１５００とマイクロレンズアレイ２５４０との間に間隔Ｘを設けてもよい。間隔Ｘは、１ｍｍ以下、好ましくは１００μｍ以下とすることができる。当該間隔は空間でもよいし、透光性を有する材料を封止層または接着層として設けてもよい。例えば、窒素や希ガスなどの不活性ガスを当該間隔に封じ込めることができる。または、アクリル樹脂、エポキシ樹脂またはポリイミド樹脂などを当該間隔に設けてもよい。またはシリコーンオイルなどの液体を設けてもよい。なお、マイクロレンズアレイ２５４０を設けない場合においても、カラーフィルタ２５３０と回折格子１５００との間に間隔Ｘを設けてもよい。
また、撮像装置は、図３２（Ａ１）および図３２（Ｂ１）に示すように湾曲させてもよい。図３２（Ａ１）は、撮像装置を同図中の二点鎖線Ｘ１−Ｘ２の方向に湾曲させた状態を示している。図３２（Ａ２）は、図３２（Ａ１）中の二点鎖線Ｘ１−Ｘ２で示した部位の断面図である。図３２（Ａ３）は、図３２（Ａ１）中の二点鎖線Ｙ１−Ｙ２で示した部位の断面図である。
図３２（Ｂ１）は、撮像装置を同図中の二点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、同図中の二点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図３２（Ｂ２）は、図３２（Ｂ１）中の二点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図３２（Ｂ３）は、図３２（Ｂ１）中の二点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた半導体装置などの小型化や軽量化を容易とすることができる。また、撮像された画像の品質を向上させる事ができる。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、撮像装置に適用した場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、撮像装置に適用しなくてもよい。例えば、本発明の一態様は、別の機能を有する半導体装置に適用してもよい。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる撮像装置について、図面を参照して説明する。なお、実施の形態１で説明した撮像装置と共通する部分の詳細な説明は省略する。
本発明の一態様は、画素内に設けた電荷検出部における電子の飽和状態を判定し、判定結果に応じて動作モードを変更することができる撮像装置の回路構成および動作方法である。まず、第１の撮像データを取得し、電荷検出部が飽和していない場合は電荷検出部の容量値を変更しない制御を行う。また、電荷検出部が飽和している場合は電荷検出部の容量値を増加させる制御を行う。これらの制御を全ての画素について個々に行ったのち、第２の撮像データの取得および読み出しを行う。電荷検出部の容量値を変更しないで取得した第２の撮像データは低照度に対応したデータに相当する。また、電荷検出部の容量値を増加して取得した第２の撮像データは高照度に対応したデータに相当する。
上記動作により、低照度下においてもノイズが少なく、階調を維持した広ダイナミックレンジの画像を取得することができる。また、高照度を含む環境下での撮像においても明部の階調を維持することができ、広ダイナミックレンジの画像を取得することができる。
図３３は、本発明の一態様の撮像装置が有する画素２０の回路図である。なお、図３３などにおいてはトランジスタがｎ−ｃｈ型である場合の例を示すが、本発明の一態様はこれに限定されず、一部のトランジスタをｐ−ｃｈ型トランジスタに置き換えてもよい。
画素２０において、光電変換素子ＰＤの一方の電極は、トランジスタ７４１のソースまたはドレインの一方と電気的に接続される。トランジスタ７４１のソースまたはドレインの一方は、トランジスタ７４２のソースまたはドレインの一方と電気的に接続される。トランジスタ７４１のソースまたはドレインの他方は、トランジスタ７４３のソースまたはドレインの一方と電気的に接続される。トランジスタ７４１のソースまたはドレインの他方は、トランジスタ７４４のソースまたはドレインの一方と電気的に接続される。トランジスタ７４１のソースまたはドレインの他方は、トランジスタ７４５のゲートと電気的に接続される。トランジスタ７４１のソースまたはドレインの他方は、容量素子Ｃ７１の一方の電極と電気的に接続される。トランジスタ７４４のソースまたはドレインの他方は、容量素子Ｃ７２の一方の電極と電気的に接続される。トランジスタ７４５のソースまたはドレインの一方は、トランジスタ７４６のソースまたはドレインの一方と電気的に接続される。トランジスタ７４４のゲートは、トランジスタ７４７のソースまたはドレインの一方が電気的に接続される。トランジスタ７４４のゲートは、容量素子Ｃ７３の一方の電極が電気的に接続される。
ここで、光電変換素子ＰＤの一方の電極、トランジスタ７４１のソースまたはドレインの一方およびトランジスタ７４２のソースまたはドレインの一方が接続されるノードＡＮを電荷蓄積部とする。また、トランジスタ７４１のソースまたはドレインの他方、トランジスタ７４３のソースまたはドレインの一方、トランジスタ７４４のソースまたはドレインの一方、トランジスタ７４５のゲートおよび容量素子Ｃ７１の一方の電極が接続されるノードＦＤを電荷検出部とする。また、トランジスタ７４４のゲート、トランジスタ７４７のソースまたはドレインの一方および容量素子Ｃ７３の一方の電極が接続されるノードＣＮを信号保持部とする。
光電変換素子ＰＤの他方の電極は、配線７７１（ＶＰＤ）に電気的に接続される。トランジスタ７４２のソースまたはドレインの他方およびトランジスタ７４３のソースまたはドレインの他方は、配線７７２（ＶＲＳ）に電気的に接続される。容量素子Ｃ１の他方の電極、容量素子Ｃ７２の他方の電極および容量素子Ｃ７３の他方の電極は、配線７７３（ＶＳＳ）に電気的に接続される。トランジスタ７４５のソースまたはドレインの他方は、配線７７４（ＶＰＩ）に電気的に接続される。トランジスタ７４６のソースまたはドレインの他方は、配線７９１（ＯＵＴ１）に電気的に接続される。
なお、上記各要素の接続形態では、複数のトランジスタまたは複数の容量素子が電気的に接続される配線を共有する例を示しているが、それぞれが異なる配線と電気的に接続してもよい。
配線７７１（ＶＰＤ）、配線７７２（ＶＲＳ）、配線７７３（ＶＳＳ）、および配線７７４（ＶＰＩ）は、電源線としての機能を有することができる。例えば、配線７７１（ＶＰＤ）および配線７７３（ＶＳＳ）は、低電位電源線として機能させることができる。配線７７２（ＶＲＳ）および配線７７４（ＶＰＩ）は、高電位電源線として機能させることができる。
トランジスタ７４１のゲートは、配線７６１（ＴＸ）と電気的に接続される。トランジスタ７４２のゲートは、配線７６２（ＧＷＲＳ）と電気的に接続される。トランジスタ７４３のゲートは、配線７６３（ＲＳ）と電気的に接続される。トランジスタ７４６のゲートは、配線７６４（ＳＥ）と電気的に接続される。トランジスタ７４７のゲートは、配線７６５（ＳＥ２）と電気的に接続される。トランジスタ７４７のソースまたはドレインの他方は、配線７９３（ＯＵＴ３）と電気的に接続される。
配線７６１（ＴＸ）、配線７６２（ＧＷＲＳ）、配線７６３（ＲＳ）、配線７６４（ＳＥ）および配線７６５（ＳＥ２）は、それぞれが接続されるトランジスタの導通を制御する信号線として機能させることができる。なお、配線７６３（ＲＳ）、配線７６４（ＳＥ）および配線７６５（ＳＥ２）は、行毎に制御することができる。
トランジスタ７４１は、ノードＡＮの電位をノードＦＤに転送するためのトランジスタとして機能させることができる。トランジスタ７４２は、ノードＡＮの電位をリセットするためのトランジスタとして機能させることができる。トランジスタ７４３は、ノードＦＤの電位をリセットするためのトランジスタとして機能させることができる。トランジスタ７４４は、ノードＦＤと容量素子Ｃ７２との電気的な接続を制御するためのトランジスタとして機能させることができる。トランジスタ７４５は、ノードＦＤの電位に応じた出力を行うためのトランジスタとして機能させることができる。トランジスタ７４６は、画素２０を選択するためのトランジスタとして機能させることができる。トランジスタ７４７は、ノードＣＮの電位を保持するためのトランジスタとして機能させることができる。
なお、上述した画素２０の構成は一例であり、一部の回路、一部のトランジスタ、一部の容量素子、または一部の配線等が含まれない場合もある。または、上述した構成に含まれない回路、トランジスタ、容量素子、配線等が含まれる場合もある。また、一部の配線の接続形態が上述した構成とは異なる場合もある。
図３４（Ａ）は、本発明の一態様の撮像装置を説明する図である。当該撮像装置は、マトリクス状に配列された画素２０を有する画素アレイ２１と、画素２０を駆動する機能を有する回路２２（ロードライバ）と、画素２０の出力信号に対してＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）動作を行うための回路２３（ＣＤＳ回路）と、ノードＦＤの飽和の有無を判定する機能、当該判定結果に従って画素の動作モードを制御する機能および回路２３から出力されたアナログデータをデジタルデータに変換する機能を有する回路２４（Ａ／Ｄ変換回路等）と、回路２４で変換されたデータを選択して読み出す機能を有する回路２５（カラムドライバ）と、を有する。なお、回路２３を設けない構成とすることもできる。
図３４（Ｂ）は画素アレイ２１の１つの列に接続される回路２３の回路図および回路２４のブロック図である。回路２３は、トランジスタ７５１、トランジスタ７５２、トランジスタ７５３、容量素子Ｃ７４および容量素子Ｃ７５を有する構成とすることができる。また、回路２４はコンパレータ回路２７、判定出力回路２８およびカウンター回路２９を有する構成とすることができる。
トランジスタ７５４は電流源回路としての機能を有する。トランジスタ７５４のソースまたはドレインの一方に配線７９１（ＯＵＴ１）が電気的に接続され、ソースまたはドレインの他方には電源線が接続される。当該電源線は、例えば低電位電源線とすることができる。また、トランジスタ７５４のゲートには常時バイアス電圧が印加されている状態とする。
回路２３において、トランジスタ７５１のソースまたはドレインの一方はトランジスタ７５２のソースまたはドレインの一方と電気的に接続される。トランジスタ７５１のソースまたはドレインの一方は容量素子Ｃ７４の一方の電極と電気的に接続される。トランジスタ７５２のソースまたはドレインの他方はトランジスタ７５３のソースまたはドレインの一方と電気的に接続される。トランジスタ７５２のソースまたはドレインの他方は容量素子Ｃ７５の一方の電極と電気的に接続される。トランジスタ７５２のソースまたはドレインの他方は、配線７９２（ＯＵＴ２）と電気的に接続される。トランジスタ７５３のソースまたはドレインの他方および容量素子Ｃ７４の他方の電極は、配線７９１（ＯＵＴ１）と電気的に接続される。トランジスタ７５１のソースまたはドレインの他方は、例えば基準電位が供給される高電位電源線（ＣＤＳＶＤＤ）と電気的に接続される。容量素子Ｃ７５の他方の電極は、例えば低電位電源線（ＣＤＳＶＳＳ）と電気的に接続される。
図３３に示す画素２０と接続された場合の回路２３の動作の一例を説明する。まず、トランジスタ７５１およびトランジスタ７５２を導通させる。次に、画素２０から配線７９１（ＯＵＴ１）に撮像データの電位を出力し、配線７９２（ＯＵＴ２）に基準電位（ＣＤＳＶＤＤ）を保持する。その後、トランジスタ７５１を非導通として画素２０から配線７９１（ＯＵＴ１）にリセット電位（ここでは撮像データの電位よりも高い電位、例えばＶＤＤ電位とする）を出力する。このとき、配線７９２（ＯＵＴ２）は、撮像データの電位とリセット電位の差分の絶対値を基準電位（ＣＤＳＶＤＤ）に加算した電位となる。したがって、基準電位（ＣＤＳＶＤＤ）に正味の撮像データの電位を加算した、ノイズの少ない電位信号を回路２４に供給することができる。
なお、リセット電位が撮像データの電位よりも低い電位（例えばＧＮＤ電位など）である場合、配線７９２（ＯＵＴ２）は撮像データの電位とリセット電位の差分の絶対値を基準電位（ＣＤＳＶＤＤ）から減算した電位となる。
また、トランジスタ７５３を導通させた場合はバイパスが形成されるため、配線７９１（ＯＵＴ１）の信号を配線７９２（ＯＵＴ２）に直接出力することができる。
回路２４では、コンパレータ回路２７において、回路２３から入力される信号電位と、基準電位（ＲＥＦ）とが比較される。コンパレータ回路２７には、配線７９２（ＯＵＴ２）を介して第１の撮像データまたは第２の撮像データに対応する信号電位が入力される。ここで、第１の撮像データは１回目の露光データであり、画素２０のノードＦＤの飽和の有無を判定するためのデータである。また、第２の撮像データは、当該判定に従って取得する２回目の露光データである。
まず、第１の撮像データが入力されるとコンパレータ回路２７は判定出力回路２８に判定結果を出力する。判定出力回路２８は、出力のタイミングを調整してコンパレータ回路２７から出力されるノイズを除去する機能を有する。
コンパレータ回路２７では、第１の撮像データが画素２０のノードＦＤを飽和させているか否かの判定を行う。このとき、コンパレータ回路２７に入力される基準電位（ＲＥＦ）はノードＦＤの飽和時に相当する一定の電位であり、当該電位と第１の撮像データに対応する信号電位とを比較することによって、飽和の有無を判定する。なお、本実施の形態では、第１の撮像データに対応する信号電位は回路２３をバイパスしてコンパレータ回路２７に入力する構成とするが、回路２３をバイパスしないでコンパレータ回路２７に入力してもよい。
ノードＦＤが飽和していないと判定された場合、判定出力回路２８はノードＦＤの容量値を変更しない信号を前記画素に出力する。具体的にはトランジスタ７４４が導通しない電位を配線７９３（ＯＵＴ３）に出力し、当該電位を画素２０のノードＣＮに保持する。このとき、ノードＦＤの容量値は変化しない。
ノードＦＤが飽和していると判定された場合、判定出力回路２８はノードＦＤの容量値を増加させる信号を前記画素に出力する。具体的にはトランジスタ７４４が導通する電位を配線７９３（ＯＵＴ３）に出力し、当該電位を画素２０のノードＣＮに保持する。このとき、容量素子Ｃ７２がノードＦＤと電気的に接続されるため、ノードＦＤの容量値は増加する。
上記動作を有効な画素すべてについて行ったのち、ノードＦＤをリセットし、第２の撮像データを取得する。第２の撮像データに対応する信号電位は回路２３を介してコンパレータ回路２７に入力される。このとき、コンパレータ回路２７に入力される基準電位（ＲＥＦ）はランプ波であり、第２の撮像データに対応する信号電位と比較した結果をカウンター回路２９に出力する。そして、カウンター回路２９は、配線７９４（ＯＵＴ４）に第２の撮像データに対応するデジタルデータを出力する。
判定出力回路２８には、例えば図３５に示す回路を用いることができる。当該回路の入力端子（ＩＮ）にはコンパレータ回路２７の出力端子が電気的に接続される。また、当該回路の出力端子（ＯＵＴ）には配線７９３（ＯＵＴ３）が電気的に接続される。判定出力回路２８は選択された行毎にＪＲＥＳ信号によってリセットされた後、コンパレータ回路２７の判定結果を配線７９３（ＯＵＴ３）に出力する。なお、端子ＧＣＮに制御信号を入力し、配線７９３（ＯＵＴ３）に出力される信号を固定することもできる。
図３５に示す回路は、図３６に示すタイミングチャートに従って動作させることができる。図３６に示すＲＣＫ１／２およびＲＣＫＢ１／２は回路２２（ロードライバ）に入力されるクロック信号および反転クロック信号、ＪＲＥＳおよびＪＥＮＢは図３５の回路に入力される信号、ＥＮ＿ＣＤＳは回路２３のトランジスタ７５３のゲートに入力される信号、ＳＥ［１］は１行目の画素２０の配線７６４に入力される信号、ＳＥ［Ｎ］は最終行の画素２０の配線７６４に入力される信号、ＳＥ２［１］は１行目の画素２０の配線７６５に入力される信号、ＳＥ２［Ｎ］は最終行の画素２０の配線７６５に入力される信号である。
ｆｒａｍｅ［ｎ］で示す期間が第ｎフレーム（ｎは２以上の自然数）の期間に相当する。第ｎフレームにおいて、期間４０１は第ｎ−１フレームのデータを読み出す期間、期間４０２は前述した第１の撮像データを読み出して判定を行う期間であり、期間４００はロードライバが動作しない期間である。また、第ｎ＋１フレームにおける期間４０３は第ｎフレームのデータを読み出す期間である。
次に、図３７に示すフローチャートおよび図３８に示すタイミングチャートを用いて、図３３に示す画素２０の動作について説明する。本発明の一態様の撮像装置はグローバルシャッタ方式で動作し、１フレーム内の動作は第１の撮像データの取得、第１の撮像データの判定、第２の撮像データの取得、前フレームの撮像データの読み出しに大別される。なお、第１の撮像データの取得および前フレームの撮像データの読み出しは並行して行われる。
図３７および図３８では、任意の第ｎフレームを基準として説明する。また、配線７７１（ＶＰＤ）および配線７７３（ＶＳＳ）は低電位（”Ｌ”）、配線７７２（ＶＲＳ）および配線７７４（ＶＰＩ）は高電位（”Ｈ”）とする。
また、図３８において、ＧＷＲＳは配線７６２（ＧＷＲＳ）の電位、ＲＳ［１］は１行目の特定の画素２０における配線７６３（ＲＳ）の電位、ＲＳ［Ｎ］は最終行の特定の画素２０における配線７６３（ＲＳ）の電位、ＣＮ［１］は１行目の特定の画素２０におけるノードＣＮの電位、ＣＮ［Ｎ］は最終行の特定の画素２０におけるノードＣＮの電位、ＴＸは配線７６１（ＴＸ）の電位、ＡＮ［１］は１行目の特定の画素２０におけるノードＡＮの電位、ＡＮ［Ｎ］は最終行の特定の画素２０におけるノードＡＮの電位、ＦＤ［１］は１行目の特定の画素２０におけるノードＦＤの電位、ＦＤ［Ｎ］は最終行の特定の画素２０におけるノードＦＤの電位である。
まず、第１の撮像データの取得および前フレームで取得した撮像データの読み出しについて説明する。
第１の撮像データは、撮像の対象の照度（低照度または高照度）を見分けるためのデータである。第１の撮像データの撮像モードでは、ノードＦＤに容量素子Ｃ７１のみが接続される低容量値での撮像を行うため、高照度環境ではノードＦＤが飽和する。したがって、ノードＦＤの飽和の有無を判定することで、撮像の対象の照度を見分けることができる。なお、図３８のタイミングチャートでは、第１の撮像データにおいて、１行目はノードＦＤが飽和していない場合の動作を示しており、Ｎ行目（最終行）はノードＦＤが飽和している場合の動作を示している。
時刻Ｔ１において、ＧＷＲＳを”Ｈ”とすると、ＡＮ［１：Ｎ］はリセットされて”Ｈ”（配線７７２（ＶＲＳ）の電位）となる（Ｓ１）。
時刻Ｔ２において、ＧＷＲＳを”Ｌ”とすると、照度に応じてＡＮ［１：Ｎ］が低下し始める（露光１回目、Ｓ２）。
時刻Ｔ３において、ＲＳ［１：Ｎ］を”Ｈ”、ＣＮ［１：Ｎ］を”Ｈ”とすると、ＦＤ［１：Ｎ］はリセットされて、”Ｈ”（配線７７２（ＶＲＳ）の電位）となる（Ｓ３）。このとき、ノードＦＤには容量素子Ｃ７２がトランジスタ７４４を介して電気的に接続される。なお、ＣＮ［１：Ｎ］を”Ｈ”とするには、配線７６５（ＳＥ２）［１：Ｎ］を”Ｈ”としてトランジスタ７４７を導通し、判定出力回路２８の端子ＧＣＮの入力信号を”Ｈ”とすればよい。
時刻Ｔ４において、ＳＥ２［１：Ｎ］を”Ｈ”、ＣＮ［１：Ｎ］を”Ｌ”とすると、トランジスタ７４４が非導通となるため、ノードＦＤと容量素子Ｃ７２との電気的な接続は切断される。なお、ＣＮ［１：Ｎ］を”Ｌ”とするには、判定出力回路２８をリセット状態かつ端子ＧＣＮを”Ｌ”とすればよい。なお、時刻Ｔ４より後にＳＥ２［１：Ｎ］を”Ｌ”としてトランジスタ７４７を非導通とすれば、ＣＮ［１：Ｎ］は容量素子Ｃ７３等によって保持される。
また、時刻Ｔ４において、ＲＳ［１：Ｎ］を”Ｌ”、ＴＸを”Ｈ”とすると、また、ノードＡＮの電位がノードＦＤに転送され、ノードＦＤの電位が低下し始める（Ｓ４）。
時刻Ｔ５において、ＴＸを”Ｌ”とすると、ＦＤ［１：Ｎ］は保持される。ここまでが第１の撮像データの取得動作である。
ここで、時刻Ｔ１乃至Ｔ３までの間にＳＥ［１］乃至ＳＥ［Ｎ］が順次一定期間”Ｈ”となり、第ｎ−１フレームで確定した撮像データが読み出される（Ｓ１０’）。つまり、上記第ｎフレームの第１の撮像データの取得動作と、第ｎ−１フレームで確定した撮像データの読み出しは並行して行われる。このように撮像データを次フレームで読み出すことで、グローバルシャッタ方式においても露光などに割り当てる時間を長くすることができる。したがって、低照度下においても広ダイナミックレンジ、低ノイズの画像を取得することができる。
図３９（Ａ）は１行目の撮像データの読み出しを説明するタイミングチャートである。ＳＨは回路２３におけるトランジスタ７５２のゲートに供給される電位、ＣＬは回路２３におけるトランジスタ７５１のゲートに供給される電位、ＲＥＦ（ＲＡＭＰ）はコンパレータ回路２７に供給される基準電位、ＯＵＴ２は配線７９２（ＯＵＴ２）の電位、ＣＯＭＰ＿ＯＵＴはコンパレータ回路２７の出力端子の電位である。
図３８においては、時刻Ｔ３以前にＲＳ［１］乃至ＲＳ［Ｎ］が順次一定期間”Ｈ”となり、ノードＦＤがリセットされるが、これは図３９（Ａ）に示す回路２３の動作にともなう動作である。
次に、第１の撮像データの判定および当該判定結果にともなう動作について説明する。
時刻Ｔ６乃至Ｔ８において、ＳＥ［１］乃至ＳＥ［Ｎ］が順次一定期間”Ｈ”となり、行毎に第１の撮像データが読み出され、有効な画素２０すべてについてノードＦＤの飽和の有無が判定される（Ｓ５）。
図３９（Ｂ）は時刻Ｔ６乃至Ｔ８における第１の撮像データの読み出しを説明するタイミングチャートである。第１の撮像データの読み出し期間中はＥＮ＿ＣＤＳを”Ｈ”、ＣＬを”Ｈ”とし、画素２０から出力される信号は回路２３をバイパスさせてコンパレータ回路２７に入力する。ＲＥＦ（ＣＯＮＳＴ）の電位は一定とし、ノードＦＤが飽和しているときに配線７９１（ＯＵＴ１）に出力される電位よりもわずかに大きい値とする。このように動作させることで、コンパレータ回路２７の出力によってノードＦＤの飽和の有無を判断することができる。なお、図３９（Ｂ）では選択された特定の画素２０のノードＦＤが飽和しているときの状態を示しており、コンパレータ回路２７の出力端子からは”Ｌ”が出力される。なお、ＥＮ＿ＣＤＳを”Ｌ”として回路２３をバイパスしないで第１の撮像データを読み出してもよい。このとき、コンパレータ回路２７の出力端子からは”Ｈ”が出力される。
このとき、第１の撮像データはノードＦＤの飽和の有無の判定をするために用いられ、外部には出力されない。したがって、外部出力に必要な回路２５（カラムドライバ）などの出力回路の動作を停止させてもよい。
第１の撮像データの判定結果は判定出力回路２８を介して、当該第１の撮像データを読み出した画素２０に出力される。ここで、画素２０のノードＣＮに当該判定結果を入力するため、当該判定結果を出力するタイミングにあわせて同一行の配線７６５（ＳＥ２）を一定期間”Ｈ”とする。
ノードＦＤが飽和していないと判定された画素２０では、ノードＣＮに”Ｌ”が入力されるため、トランジスタ７４４は導通しない。したがって、ノードＦＤに容量素子Ｃ７１のみが電気的に接続される形態となり、ノードＦＤの容量値は変化しない。すなわち、当該画素２０は、低照度での撮像に適した撮像モードに設定される。
ノードＦＤが飽和していると判定された画素２０では、ノードＣＮに”Ｈ”が入力されるため、トランジスタ７４４は導通する。したがって、ノードＦＤに容量素子Ｃ７１および容量素子Ｃ７２が電気的に接続される形態となり、ノードＦＤの容量値が増加する（Ｓ６）。すなわち、当該画素２０は、高照度での撮像に適した撮像モードに設定される。ここまでが第１の撮像データの判定および当該判定結果にともなう動作である。
次に、第２の撮像データの取得について説明する。
全ての判定結果が出る前に、第２の撮像データを取得する露光動作は行っていてもよい。例えば、図３８に示すように、時刻Ｔ７においてＧＷＲＳを”Ｈ”とし、ＡＮ［１：Ｎ］をリセットする（Ｓ７）。そして、時刻Ｔ８にＧＷＲＳを”Ｌ”、とし、時刻Ｔ１０までに２回目の露光を行う（Ｓ８）。なお、２回目の露光時間は１回目の露光時間と同じとすればよい。または、１回目の露光時間よりも短くしてもよい。
２回目の露光が終了する前の時刻Ｔ９にＲＳ［１：Ｎ］を”Ｈ”とすると、ＦＤ［１：Ｎ］はリセットされて、”Ｈ”（配線７７２（ＶＲＳ）の電位）となる（Ｓ９）。
時刻Ｔ１０において、配線７６１（ＴＸ）を”Ｈ”とすると、ノードＡＮの電位がノードＦＤに転送される（Ｓ１０）。
時刻Ｔ１１において、配線７６１（ＴＸ）を”Ｌ”とすると、ＦＤ［１：Ｎ］が保持される。ここまでが第２の撮像データの取得動作である。また、当該第２の撮像データは、第ｎ＋１のフレームにおいて第ｎフレームの撮像データとして読み出される（Ｓ１１）。
上述の動作によって、第２の撮像データの撮像モードを画素２０毎に設定することができ、明暗が混在した視野の撮像においても、階調が維持された広ダイナミックレンジの画像を取得することができる。
画素２０は、図４０に示す構成であってもよい。図４０に示す画素２０は、光電変換素子ＰＤの接続される向きが図３３に示す画素２０と異なる。図４０に示す画素２０は、図４２のタイミングチャートに従って動作させることができる。このとき、配線７７１（ＶＰＤ）および配線７７４（ＶＰＩ）は高電位（”Ｈ”）、配線７７２（ＶＲＳ）、配線７７３（ＶＳＳ）は低電位（”Ｌ”）とする。
この場合、ノードＡＮおよびノードＦＤはリセット時に電子が飽和状態になり、照度が高いとノードＡＮおよびノードＦＤの電子は不足状態となる。したがって、前述した図３３に示す画素２０の動作の説明とは逆になるようにノードＡＮおよびノードＦＤの電位は変化する。
また、画素２０は図４１（Ａ）、（Ｂ）に示す構成であってもよい。図４１（Ａ）はトランジスタ７４２を設けない構成である。当該構成では、配線７７１（ＶＰＤ）の電位を高電位とすることによりノードＡＮの電位をリセットすることができる。図４１（Ｂ）はトランジスタ７４５のソースまたはドレインの一方が配線７９１（ＯＵＴ）に接続する構成である。
また、画素２０に用いるトランジスタは、図４３（Ａ）、（Ｂ）に示すように、トランジスタ７４１乃至トランジスタ７４７にバックゲートを設けた構成であってもよい。図４３（Ａ）はバックゲートに定電位を印加する構成であり、しきい値電圧を制御することができる。図４３（Ａ）では、一例としてバックゲートが低電位を供給する配線７７１（ＶＰＤ）、配線７７３（ＶＳＳ）または配線７７５（ＶＳＳ２）と接続する例を示しているが、いずれか一つの配線に接続する構成であってもよい。また、図４３（Ｂ）はフロントゲートと同じ電位がバックゲートに印加される構成であり、オン電流を増加させ、かつオフ電流を減少させることができる。また、所望のトランジスタが適切な電気特性を有するように、図４３（Ａ）および図４３（Ｂ）の構成などを組み合わせた構成としてもよい。なお、バックゲートが設けられないトランジスタがあってもよい。また、図４０、図４１（Ａ）、（Ｂ）、および４３（Ａ）、（Ｂ）の構成は、必要に応じて組み合わせることができる。
画素２０は、図４４に示すようにトランジスタ７４３乃至トランジスタ７４７を複数の画素で共用する形態としてもよい。図４４では垂直方向の複数の画素でトランジスタ７４３乃至トランジスタ７４７を共用する構成を例示しているが、水平方向または水平垂直方向の複数の画素で共用してもよい。このような構成とすることで、一画素あたりが有するトランジスタ数を削減させることができる。
また、図４４ではトランジスタ７４３乃至トランジスタ７４７が４画素で共用される形態を図示しているが、２画素、３画素または５画素以上で共用される形態あってもよい。なお、当該構成と図４０、図４１（Ａ）、（Ｂ）、および図４３（Ａ）、（Ｂ）の構成は任意に組み合すことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジスタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
図４５（Ａ）、（Ｂ）は、本発明の一態様のトランジスタ１０１の上面図および断面図である。図４５（Ａ）は上面図であり、図４５（Ａ）に示す一点鎖線Ｂ１−Ｂ２方向の断面が図４５（Ｂ）に相当する。また、図４５（Ａ）に示す一点鎖線Ｂ３−Ｂ４方向の断面が図４７（Ａ）に相当する。また、一点鎖線Ｂ１−Ｂ２方向をチャネル長方向、一点鎖線Ｂ３−Ｂ４方向をチャネル幅方向と呼称する。
トランジスタ１０１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４０および導電層１５０と、酸化物半導体層１３０、導電層１４０および導電層１５０と接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機能を付加してもよい。
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０はゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
また、図４５（Ｂ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は導電層１４０および導電層１５０とそれぞれ接しており、導電層１４０および導電層１５０として酸素と結合しやすい導電材料を用いれば領域２３１および領域２３２を低抵抗化することができる。
具体的には、酸化物半導体層１３０と導電層１４０および導電層１５０とが接することで酸化物半導体層１３０内に酸素欠損が生じ、当該酸素欠損と酸化物半導体層１３０内に残留または外部から拡散する水素との相互作用により、領域２３１および領域２３２は低抵抗のｎ型となる。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。また、「電極層」は、「配線」と言い換えることもできる。
また、導電層１７０は、導電層１７１および導電層１７２の二層で形成される例を図示しているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用できる。
また、導電層１４０および導電層１５０は単層で形成される例を図示しているが、二層以上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用できる。
また、本発明の一態様のトランジスタは、図４５（Ｃ）、（Ｄ）に示す構成であってもよい。図４５（Ｃ）はトランジスタ１０２の上面図であり、図４５（Ｃ）に示す一点鎖線Ｃ１−Ｃ２方向の断面が図４５（Ｄ）に相当する。また、図４５（Ｃ）に示す一点鎖線Ｃ３−Ｃ４方向の断面は、図４７（Ｂ）に相当する。また、一点鎖線Ｃ１−Ｃ２方向をチャネル長方向、一点鎖線Ｃ３−Ｃ４方向をチャネル幅方向と呼称する。
トランジスタ１０２は、ゲート絶縁膜として作用する絶縁層１６０の端部とゲート電極層として作用する導電層１７０の端部とを一致させない点を除き、トランジスタ１０１と同様の構成を有する。トランジスタ１０２の構造は、導電層１４０および導電層１５０が絶縁層１６０で広く覆われているため、導電層１４０および導電層１５０と導電層１７０との間の抵抗が高く、ゲートリーク電流の少ない特徴を有している。
トランジスタ１０１およびトランジスタ１０２は、導電層１７０と導電層１４０および導電層１５０が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の幅は、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好ましい。当該構成では、酸化物半導体層１３０にオフセット領域が形成されないため、オン電流の高いトランジスタを形成しやすい。
また、本発明の一態様のトランジスタは、図４５（Ｅ）、（Ｆ）に示す構成であってもよい。図４５（Ｅ）はトランジスタ１０３の上面図であり、図４５（Ｅ）に示す一点鎖線Ｄ１−Ｄ２方向の断面が図４５（Ｆ）に相当する。また、図４５（Ｅ）に示す一点鎖線Ｄ３−Ｄ４方向の断面は、図４７（Ａ）に相当する。また、一点鎖線Ｄ１−Ｄ２方向をチャネル長方向、一点鎖線Ｄ３−Ｄ４方向をチャネル幅方向と呼称する。
トランジスタ１０３は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、酸化物半導体層１３０、絶縁層１６０および導電層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて酸化物半導体層１３０と電気的に接続する導電層１４０および導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電層１５０に接する絶縁層（平坦化膜）などを有していてもよい。
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０はゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
また、図４５（Ｆ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は絶縁層１７５と接しており、例えば絶縁層１７５として水素を含む絶縁材料を用いれば領域２３１および領域２３２を低抵抗化することができる。
具体的には、絶縁層１７５を形成するまでの工程により領域２３１および領域２３２に生じる酸素欠損と、絶縁層１７５から領域２３１および領域２３２に拡散する水素との相互作用により、領域２３１および領域２３２は低抵抗のｎ型となる。なお、水素を含む絶縁材料としては、例えば窒化シリコンや窒化アルミニウムなどを用いることができる。
また、本発明の一態様のトランジスタは、図４６（Ａ）、（Ｂ）に示す構成であってもよい。図４６（Ａ）はトランジスタ１０４の上面図であり、図４６（Ａ）に示す一点鎖線Ｅ１−Ｅ２方向の断面が図４６（Ｂ）に相当する。また、図４６（Ａ）に示す一点鎖線Ｅ３−Ｅ４方向の断面は、図４７（Ａ）に相当する。また、一点鎖線Ｅ１−Ｅ２方向をチャネル長方向、一点鎖線Ｅ３−Ｅ４方向をチャネル幅方向と呼称する。
トランジスタ１０４は、導電層１４０および導電層１５０が酸化物半導体層１３０の端部を覆うように接している点を除き、トランジスタ１０３と同様の構成を有する。
また、図４６（Ｂ）に示す領域３３１および領域３３４はソース領域、領域３３２および領域３３５はドレイン領域、領域３３３はチャネル形成領域として機能することができる。
領域３３１および領域３３２は、トランジスタ１０１における領域２３１および領域２３２と同様に低抵抗化することができる。
また、領域３３４および領域３３５は、トランジスタ１０３における領域２３１および領域２３２と同様に低抵抗化することができる。なお、チャネル長方向における領域３３４および領域３３５の長さが１００ｎｍ以下、好ましくは５０ｎｍ以下の場合には、ゲート電界の寄与によりオン電流は大きく低下しない。したがって、領域３３４および領域３３５の低抵抗化を行わない場合もある。
トランジスタ１０３およびトランジスタ１０４は、導電層１７０と導電層１４０および導電層１５０が重なる領域を有さないセルフアライン構造である。セルフアライン構造のトランジスタはゲート電極層とソース電極層およびドレイン電極層間の寄生容量が極めて小さいため、高速動作用途に適している。
また、本発明の一態様のトランジスタは、図４６（Ｃ）、（Ｄ）に示す構成であってもよい。図４６（Ｃ）はトランジスタ１０５の上面図であり、図４６（Ｃ）に示す一点鎖線Ｆ１−Ｆ２方向の断面が図４６（Ｄ）に相当する。また、図４６（Ｃ）に示す一点鎖線Ｆ３−Ｆ４方向の断面は、図４７（Ａ）に相当する。また、一点鎖線Ｆ１−Ｆ２方向をチャネル長方向、一点鎖線Ｆ３−Ｆ４方向をチャネル幅方向と呼称する。
トランジスタ１０５は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電層１５１と、酸化物半導体層１３０、導電層１４１、導電層１５１と接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、酸化物半導体層１３０、導電層１４１、導電層１５１、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層などを有していてもよい。
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面には接しない構成となっている。
トランジスタ１０５は、導電層１４１および導電層１５１を有する点、絶縁層１７５および絶縁層１８０に設けられた開口部を有する点、ならびに当該開口部を通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する点を除き、トランジスタ１０１と同様の構成を有する。導電層１４０（導電層１４１および導電層１４２）はソース電極層として作用させることができ、導電層１５０（導電層１５１および導電層１５２）はドレイン電極層として作用させることができる。
また、本発明の一態様のトランジスタは、図４６（Ｅ）、（Ｆ）に示す構成であってもよい。図４６（Ｅ）はトランジスタ１０６の上面図であり、図４６（Ｅ）に示す一点鎖線Ｇ１−Ｇ２方向の断面が図４６（Ｆ）に相当する。また、図４６（Ａ）に示す一点鎖線Ｇ３−Ｇ４方向の断面は、図４７（Ａ）に相当する。また、一点鎖線Ｇ１−Ｇ２方向をチャネル長方向、一点鎖線Ｇ３−Ｇ４方向をチャネル幅方向と呼称する。
トランジスタ１０６は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電層１５１と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、絶縁層１２０、酸化物半導体層１３０、導電層１４１、導電層１５１、絶縁層１６０、導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層（平坦化膜）などを有していてもよい。
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面には接しない構成となっている。
トランジスタ１０６は、導電層１４１および導電層１５１を有する点を除き、トランジスタ１０３と同様の構成を有する。導電層１４０（導電層１４１および導電層１４２）はソース電極層として作用させることができ、導電層１５０（導電層１５１および導電層１５２）はドレイン電極層として作用させることができる。
トランジスタ１０５およびトランジスタ１０６の構成では、導電層１４０および導電層１５０が絶縁層１２０と接しない構成であるため、絶縁層１２０中の酸素が導電層１４０および導電層１５０に奪われにくくなり、絶縁層１２０から酸化物半導体層１３０中への酸素の供給を容易とすることができる。
トランジスタ１０３における領域２３１および領域２３２、トランジスタ１０４およびトランジスタ１０６における領域３３４および領域３３５には、酸素欠損を形成し導電率を高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純物としては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該不純物の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物半導体層の導電率を高くすることができる。
不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導電体を形成することができる。ここでは、導電体化された酸化物半導体を酸化物導電体という。なお、酸化物導電体は酸化物半導体と同様に透光性を有する。
酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体層とソース電極層およびドレイン電極層として機能する導電層との接触はオーミック接触であり、酸化物導電体層とソース電極層およびドレイン電極層として機能する導電層との接触抵抗を低減することができる。
また、本発明の一態様のトランジスタは、図４８（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示すチャネル長方向の断面図、ならびに図４７（Ｃ）、（Ｄ）に示すチャネル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いることで、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、図４８（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を酸化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の幅よりも短くしてもよい。
オン電流を増加させるには、例えば、導電層１７０と導電層１７３を同電位とし、ダブルゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導電層１７０とは異なる定電位を導電層１７３に供給すればよい。導電層１７０と導電層１７３を同電位とするには、例えば、図４７（Ｄ）に示すように、導電層１７０と導電層１７３とをコンタクトホールを介して電気的に接続すればよい。
また、図４５および図４６におけるトランジスタ１０１乃至トランジスタ１０６では、酸化物半導体層１３０が単層である例を図示したが、酸化物半導体層１３０は積層であってもよい。トランジスタ１０１乃至トランジスタ１０６の酸化物半導体層１３０は、図４９（Ｂ）、（Ｃ）または図４９（Ｄ）、（Ｅ）に示す酸化物半導体層１３０と入れ替えることができる。
図４９（Ａ）は酸化物半導体層１３０の上面図であり、図４９（Ｂ）、（Ｃ）は、二層構造である酸化物半導体層１３０の断面図である。また、図４９（Ｄ）、（Ｅ）は、三層構造である酸化物半導体層１３０の断面図である。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃには、それぞれ組成の異なる酸化物半導体層などを用いることができる。
また、本発明の一態様のトランジスタは、図５０（Ａ）、（Ｂ）に示す構成であってもよい。図５０（Ａ）はトランジスタ１０７の上面図であり、図５０（Ａ）に示す一点鎖線Ｈ１−Ｈ２方向の断面が図５０（Ｂ）に相当する。また、図５０（Ａ）に示す一点鎖線Ｈ３−Ｈ４方向の断面が図５２（Ａ）に相当する。また、一点鎖線Ｈ１−Ｈ２方向をチャネル長方向、一点鎖線Ｈ３−Ｈ４方向をチャネル幅方向と呼称する。
トランジスタ１０７は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に接続する導電層１４０および導電層１５０と、当該積層、導電層１４０および導電層１５０と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、酸化物半導体層１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機能を付加してもよい。
トランジスタ１０７は、領域２３１および領域２３２において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点、および導電層１４０および導電層１５０と絶縁層１６０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、トランジスタ１０１と同様の構成を有する。
また、本発明の一態様のトランジスタは、図５０（Ｃ）、（Ｄ）に示す構成であってもよい。図５０（Ｃ）はトランジスタ１０８の上面図であり、図５０（Ｃ）に示す一点鎖線Ｉ１−Ｉ２方向の断面が図５０（Ｄ）に相当する。また、図５０（Ｃ）に示す一点鎖線Ｉ３−Ｉ４方向の断面が図５２（Ｂ）に相当する。また、一点鎖線Ｉ１−Ｉ２方向をチャネル長方向、一点鎖線Ｉ３−Ｉ４方向をチャネル幅方向と呼称する。
トランジスタ１０８は、絶縁層１６０および酸化物半導体層１３０ｃの端部が導電層１７０の端部と一致しない点がトランジスタ１０７と異なる。
また、本発明の一態様のトランジスタは、図５０（Ｅ）、（Ｆ）に示す構成であってもよい。図５０（Ｅ）はトランジスタ１０９の上面図であり、図５０（Ｅ）に示す一点鎖線Ｊ１−Ｊ２方向の断面が図５０（Ｆ）に相当する。また、図５０（Ｅ）に示す一点鎖線Ｊ３−Ｊ４方向の断面が図５２（Ａ）に相当する。また、一点鎖線Ｊ１−Ｊ２方向をチャネル長方向、一点鎖線Ｊ３−Ｊ４方向をチャネル幅方向と呼称する。
トランジスタ１０９は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、当該積層、酸化物半導体層１３０ｃ、絶縁層１６０および導電層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて当該積層と電気的に接続する導電層１４０および導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電層１５０に接する絶縁層（平坦化膜）などを有していてもよい。
トランジスタ１０９は、領域２３１および領域２３２において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０３と同様の構成を有する。
また、本発明の一態様のトランジスタは、図５１（Ａ）、（Ｂ）に示す構成であってもよい。図５１（Ａ）はトランジスタ１１０の上面図であり、図５１（Ａ）に示す一点鎖線Ｋ１−Ｋ２方向の断面が図５１（Ｂ）に相当する。また、図５１（Ａ）に示す一点鎖線Ｋ３−Ｋ４方向の断面が図５２（Ａ）に相当する。また、一点鎖線Ｋ１−Ｋ２方向をチャネル長方向、一点鎖線Ｋ３−Ｋ４方向をチャネル幅方向と呼称する。
トランジスタ１１０は、領域３３１および領域３３２において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域３３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０４と同様の構成を有する。
また、本発明の一態様のトランジスタは、図５１（Ｃ）、（Ｄ）に示す構成であってもよい。図５１（Ｃ）はトランジスタ１１１の上面図であり、図５１（Ｃ）に示す一点鎖線Ｌ１−Ｌ２方向の断面が図５１（Ｄ）に相当する。また、図５１（Ｃ）に示す一点鎖線Ｌ３−Ｌ４方向の断面が図５２（Ａ）に相当する。また、一点鎖線Ｌ１−Ｌ２方向をチャネル長方向、一点鎖線Ｌ３−Ｌ４方向をチャネル幅方向と呼称する。
トランジスタ１１１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に接続する導電層１４１および導電層１５１と、当該積層、導電層１４１および導電層１５１と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０と、当該積層、導電層１４１、導電層１５１、酸化物半導体層１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層（平坦化膜）などを有していてもよい。
トランジスタ１１１は、領域２３１および領域２３２において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点、ならびに導電層１４１および導電層１５１と絶縁層１６０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、トランジスタ１０５と同様の構成を有する。
また、本発明の一態様のトランジスタは、図５１（Ｅ）、（Ｆ）に示す構成であってもよい。図５１（Ｅ）はトランジスタ１１２の上面図であり、図５１（Ｅ）に示す一点鎖線Ｍ１−Ｍ２方向の断面が図５１（Ｆ）に相当する。また、図５１（Ｅ）に示す一点鎖線Ｍ３−Ｍ４方向の断面が図５２（Ａ）に相当する。また、一点鎖線Ｍ１−Ｍ２方向をチャネル長方向、一点鎖線Ｍ３−Ｍ４方向をチャネル幅方向と呼称する。
トランジスタ１１２は、領域３３１、領域３３２、領域３３４および領域３３５において酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域３３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０６と同様の構成を有する。
また、本発明の一態様のトランジスタは、図５３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示すチャネル長方向の断面図、ならびに図５２（Ｃ）、（Ｄ）に示すチャネル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いることで、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。なお、図５３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を酸化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の幅よりも短くしてもよい。
また、本発明の一態様のトランジスタは、図５４（Ａ）および図５４（Ｂ）に示す構成とすることもできる。図５４（Ａ）は上面図であり、図５４（Ｂ）は、図５４（Ａ）に示す一点鎖線Ｎ１−Ｎ２、および一点鎖線Ｎ３−Ｎ４に対応する断面図である。なお、図５４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図５４（Ａ）および図５４（Ｂ）に示すトランジスタ１１３は、基板１１５と、基板１１５上の絶縁層１２０と、絶縁層１２０上の酸化物半導体層１３０（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）と、酸化物半導体層１３０に接し、間隔を開けて配置された導電層１４０および導電層１５０と、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０を有する。なお、酸化物半導体層１３０ｃ、絶縁層１６０および導電層１７０は、トランジスタ１１３上の絶縁層１９０に設けられた酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび絶縁層１２０に達する開口部に設けられている。
トランジスタ１１３の構成は、前述したその他のトランジスタの構成と比較して、ソース電極またはドレイン電極となる導電体とゲート電極となる導電体の重なる領域が少ないため、寄生容量を小さくすることができる。したがって、トランジスタ１１３は、高速動作を必要とする回路の要素として適している。トランジスタ１１３の上面は、図５４（Ｂ）に示すようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いて平坦化することが好ましいが、平坦化しない構成とすることもできる。
また、本発明の一態様のトランジスタにおける導電層１４０（ソース電極層）および導電層１５０（ドレイン電極層）は、図５５（Ａ）、（Ｂ）に示す上面図（酸化物半導体層１３０、導電層１４０および導電層１５０のみを図示）のように酸化物半導体層の幅（ＷＯＳ）よりも導電層１４０および導電層１５０の幅（ＷＳＤ）が長く形成されていてもよいし、短く形成されていてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、ゲート電界が酸化物半導体層１３０全体にかかりやすくなり、トランジスタの電気特性を向上させることができる。また、図５５（Ｃ）に示すように、導電層１４０および導電層１５０が酸化物半導体層１３０と重なる領域のみに形成されていてもよい。
本発明の一態様のトランジスタ（トランジスタ１０１乃至トランジスタ１１３）では、いずれの構成においても、ゲート電極層である導電層１７０は、ゲート絶縁膜である絶縁層１６０を介して酸化物半導体層１３０のチャネル幅方向を電気的に取り囲み、オン電流が高められる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂを有するトランジスタ、ならびに酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを有するトランジスタにおいては、酸化物半導体層１３０を構成する二層または三層の材料を適切に選択することで酸化物半導体層１３０ｂに電流を流すことができる。酸化物半導体層１３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得ることができる。したがって、酸化物半導体層１３０ｂを厚くすることでオン電流が向上する場合がある。
以上の構成とすることで、トランジスタの電気特性を向上することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態２に示したトランジスタの構成要素について詳細を説明する。
基板１１５には、ガラス基板、石英基板、半導体基板、セラミックス基板、表面が絶縁処理された金属基板などを用いることができる。または、トランジスタやフォトダイオードが形成されたシリコン基板、および当該シリコン基板上に絶縁層、配線、コンタクトプラグとして機能を有する導電体等が形成されたものを用いることができる。なお、シリコン基板にｐ−ｃｈ型のトランジスタを形成する場合は、ｎ−型の導電型を有するシリコン基板を用いることが好ましい。または、ｎ−型またはｉ型のシリコン層を有するＳＯＩ基板であってもよい。また、シリコン基板に設けるトランジスタがｐ−ｃｈ型である場合は、トランジスタを形成する面の面方位は、（１１０）面であるシリコン基板を用いることが好ましい。（１１０）面にｐ−ｃｈ型トランジスタを形成することで、移動度を高くすることができる。
絶縁層１２０は、基板１１５に含まれる要素からの不純物の拡散を防止する役割を有するほか、酸化物半導体層１３０に酸素を供給する役割を担うことができる。したがって、絶縁層１２０は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜であることがより好ましい。絶縁層１２０は、ＴＤＳ法で測定した酸素原子に換算した酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上であることが好ましい。なお、上記ＴＤＳ分析時における膜の表面温度は１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲とする。また、基板１１５が他のデバイスが形成された基板である場合、絶縁層１２０は、層間絶縁膜としての機能も有する。その場合は、表面が平坦になるようにＣＭＰ法等で平坦化処理を行うことが好ましい。
例えば、絶縁層１２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いることができる。また、上記材料の積層であってもよい。
本実施の形態では、トランジスタが有する酸化物半導体層１３０が酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを絶縁層１２０側から順に積んだ三層構造である場合を主として詳細を説明する。
なお、酸化物半導体層１３０が単層の場合は、本実施の形態に示す、酸化物半導体層１３０ｂに相当する層を用いればよい。
また、酸化物半導体層１３０が二層の場合は、本実施の形態に示す、酸化物半導体層１３０ａに相当する層および酸化物半導体層１３０ｂに相当する層を絶縁層１２０側から順に積んだ積層を用いればよい。この構成の場合、酸化物半導体層１３０ａと酸化物半導体層１３０ｂとを入れ替えることもできる。
また、酸化物半導体層１３０が四層以上である場合は、例えば、本実施の形態で説明する三層構造の酸化物半導体層１３０に対して他の酸化物半導体層を付加する構成とすることができる。
一例としては、酸化物半導体層１３０ｂには、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャップ）を差し引いた値として求めることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層１３０ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上であって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近い酸化物半導体で形成することが好ましい。
このような構造において、導電層１７０に電界を印加すると、酸化物半導体層１３０のうち、伝導帯下端のエネルギーが最も小さい酸化物半導体層１３０ｂにチャネルが形成される。したがって、酸化物半導体層１３０ｂは半導体として機能する領域を有するといえるが、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは絶縁体または半絶縁体として機能する領域を有するともいえる。
また、酸化物半導体層１３０ａは、酸化物半導体層１３０ｂを構成する金属元素を一種以上含んで構成されるため、酸化物半導体層１３０ｂと絶縁層１２０が接した場合の界面と比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ａとの界面には界面準位が形成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのしきい値電圧が変動することがある。したがって、酸化物半導体層１３０ａを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。また、当該トランジスタの信頼性を向上させることができる。
また、酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構成する金属元素を一種以上含んで構成されるため、酸化物半導体層１３０ｂとゲート絶縁膜（絶縁層１６０）が接した場合の界面と比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ｃとの界面ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層１３０ｃを設けることにより、トランジスタの電界効果移動度を高くすることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体層１３０ｂよりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂよりも酸素欠損が生じにくいということができる。
また、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃとして用いることのできる酸化物半導体は、少なくともＩｎもしくはＺｎを含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、またはＺｒ等がある。また、他のスタビライザーとしては、ランタノイドである、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いることができる。
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜とも呼ぶ。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
また、酸化物半導体層１３０ｂは、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌道が重なるため、ＩｎがＭよりも多い組成となる酸化物はＩｎがＭと同等または少ない組成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層１３０ｂにインジウムの含有量が多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現することができる。
酸化物半導体層１３０ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、さらに好ましくは５ｎｍ以上２５ｎｍ以下とする。また、酸化物半導体層１３０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上１５０ｎｍ以下、さらに好ましくは１０ｎｍ以上１００ｎｍ以下とする。また、酸化物半導体層１３０ｃの厚さは、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上３０ｎｍ以下、さらに好ましくは３ｎｍ以上１５ｎｍ以下とする。また、酸化物半導体層１３０ｂは、酸化物半導体層１３０ｃより厚い方が好ましい。
酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性（ｉ型）または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、１×１０１９／ｃｍ３未満であること、１×１０１５／ｃｍ３未満であること、１×１０１３／ｃｍ３未満であること、あるいは１×１０８／ｃｍ３未満であり、１×１０−９／ｃｍ３以上であることを指す。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。したがって、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で見積もられる水素濃度が、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下であって、１×１０１７ａｔｏｍｓ／ｃｍ３以上になる領域を有するように制御する。また、窒素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下であって、５×１０１６ａｔｏｍｓ／ｃｍ３以上になる領域を有するように制御する。
また、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないためには、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満であり、１×１０１８ａｔｏｍｓ／ｃｍ３以上になる領域を有するように制御する。また、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満であって、６×１０１７ａｔｏｍｓ／ｃｍ３以上になる領域を有するように制御する。
また、上述のように高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅あたりのオフ電流を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるため、上記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジスタのようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート絶縁膜と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱が起こり、トランジスタの電界効果移動度が低くなることがある。このような観点からも、酸化物半導体層のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる。
したがって、酸化物半導体層１３０を酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの積層構造とすることで、酸化物半導体層１３０ｂにチャネルを形成することができ、高い電界効果移動度および安定した電気特性を有したトランジスタを形成することができる。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃのバンド構造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの組成が近似することにより、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃは組成が異なる層の積層体ではあるが、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面は点線で表している。
主成分を共通として積層された酸化物半導体層１３０は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構造（Ｕ Ｓｈａｐｅ Ｗｅｌｌ））が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
例えば、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにはＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４、１：９：６、１：１０：１またはそれらの近傍値（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物、Ｇａ：Ｚｎ＝１０：１またはそれらの近傍値（原子数比）などのＧａ−Ｚｎ酸化物を用いることができる。また、酸化物半導体層１３０ｂにはＩｎ：Ｇａ：Ｚｎ＝１：１：１、２：１：３、５：５：６、３：１：２、４：２：３、４：２：４．１またはそれらの近傍値（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。なお、上記酸化物をスパッタターゲットとして成膜を行った場合、成膜される酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃの原子数比は必ずしも同一とならない。
酸化物半導体層１３０における酸化物半導体層１３０ｂはウェル（井戸）となり、チャネルは酸化物半導体層１３０ｂに形成される。酸化物半導体層１３０は伝導帯下端のエネルギーが連続的に変化しているため、Ｕ字型井戸とも呼ぶことができる。また、このような構成で形成されたチャネルを埋め込みチャネルということもできる。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃと、酸化シリコン膜などの絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃがあることにより、酸化物半導体層１３０ｂと当該トラップ準位とを遠ざけることができる。
ただし、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギーと、酸化物半導体層１３０ｂの伝導帯下端のエネルギーとの差が小さい場合、酸化物半導体層１３０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。電子がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃには、結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタに安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできることなどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕやＣｕ−Ｍｎなどの合金と上記材料との積層を用いてもよい。トランジスタ１０５、トランジスタ１０６、トランジスタ１１１、トランジスタ１１２においては、例えば、導電層１４１および導電層１５１にＷ、導電層１４２および導電層１５２にＴｉとＡｌとの積層膜などを用いることができる。
上記材料は酸化物半導体層から酸素を引き抜く性質を有する。そのため、上記材料と接した酸化物半導体層の一部の領域では酸化物半導体層中の酸素が脱離し、酸素欠損が形成される。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著にｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
また、導電層１４０および導電層１５０にＷを用いる場合には、窒素をドーピングしてもよい。窒素をドーピングすることで酸素を引き抜く性質を適度に弱めることができ、ｎ型化した領域がチャネル領域まで拡大することを防ぐことができる。また、導電層１４０および導電層１５０をｎ型の半導体層との積層とし、ｎ型の半導体層と酸化物半導体層を接触させることによってもｎ型化した領域がチャネル領域まで拡大することを防ぐことができる。ｎ型の半導体層としては、窒素が添加されたＩｎ−Ｇａ−Ｚｎ酸化物、酸化亜鉛、酸化インジウム、酸化スズ、酸化インジウムスズなどを用いることができる。
ゲート絶縁膜として作用する絶縁層１６０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層１６０は上記材料の積層であってもよい。なお、絶縁層１６０に、Ｌａ、Ｎ、Ｚｒなどを、不純物として含んでいてもよい。
また、絶縁層１６０の積層構造の一例について説明する。絶縁層１６０は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層１６０の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
また、酸化物半導体層１３０と接する絶縁層１２０および絶縁層１６０は、窒素酸化物の放出量の少ない膜を用いることが好ましい。窒素酸化物の放出量の多い絶縁層と酸化物半導体が接した場合、窒素酸化物に起因する準位密度が高くなることがある。絶縁層１２０および絶縁層１６０には、例えば、窒素酸化物の放出量の少ない酸化窒化シリコン膜または酸化窒化アルミニウム膜等の酸化物絶縁層を用いることができる。
窒素酸化物の放出量の少ない酸化窒化シリコン膜は、ＴＤＳ法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
絶縁層１２０および絶縁層１６０として、上記酸化物絶縁層を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
ゲート電極層として作用する導電層１７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電膜を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕまたはＣｕ−Ｍｎなどの合金や上記材料とＣｕまたはＣｕ−Ｍｎなどの合金との積層を用いてもよい。本実施の形態では、導電層１７１に窒化タンタル、導電層１７２にタングステンを用いて導電層１７０を形成する。
絶縁層１７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いることができる。実施の形態２に示したトランジスタ１０３、トランジスタ１０４、トランジスタ１０６、トランジスタ１０９、トランジスタ１１０、およびトランジスタ１１２では、絶縁層１７５として水素を含む絶縁膜を用いることで酸化物半導体層の一部をｎ型化することができる。また、窒化絶縁膜は水分などのブロッキング膜としての作用も有し、トランジスタの信頼性を向上させることができる。
また、絶縁層１７５としては酸化アルミニウム膜を用いることもできる。特に、実施の形態２に示したトランジスタ１０１、トランジスタ１０２、トランジスタ１０５、トランジスタ１０７、トランジスタ１０８、およびトランジスタ１１１では絶縁層１７５に酸化アルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物の酸化物半導体層１３０への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層１２０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることもできる。
また、絶縁層１７５上には絶縁層１８０が形成されていることが好ましい。当該絶縁層には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、当該絶縁層は上記材料の積層であってもよい。
ここで、絶縁層１８０は絶縁層１２０と同様に化学量論組成よりも多くの酸素を有することが好ましい。絶縁層１８０から放出される酸素は絶縁層１６０を経由して酸化物半導体層１３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの電気特性を得ることができる。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタの微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル幅が縮小するとオン電流が低下する。
本発明の一態様のトランジスタ１０７乃至トランジスタ１１２では、チャネルが形成される酸化物半導体層１３０ｂを覆うように酸化物半導体層１３０ｃが形成されており、チャネル形成層とゲート絶縁膜が接しない構成となっている。そのため、チャネル形成層とゲート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電流を大きくすることができる。
また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層１３０のチャネル幅方向を電気的に取り囲むようにゲート電極層（導電層１７０）が形成されているため、酸化物半導体層１３０に対しては上面に垂直な方向からのゲート電界に加えて、側面に垂直な方向からのゲート電界が印加される。すなわち、チャネル形成層に対して全体的にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン電流を高められる。
また、本発明の一態様における酸化物半導体層１３０が二層または三層のトランジスタでは、チャネルが形成される酸化物半導体層１３０ｂを酸化物半導体層１３０ａ上に形成することで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化物半導体層１３０が三層のトランジスタでは、酸化物半導体層１３０ｂを三層構造の中間に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定化や、Ｓ値（サブスレッショルド値）の低減をはかることができる。したがって、ゲート電圧ＶＧが０Ｖ時の電流を下げることができ、消費電力を低減させることができる。また、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上させることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性の劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（アルゴン、或いは窒素など）をキャリアガスとして導入しても良い。例えば２種類以上の原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらないように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。あるいは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層を成膜し、後から導入される第２の原料ガスが吸着・反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入の繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いることができる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを順次導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体層、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ層を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。
酸化物半導体層の成膜には、対向ターゲット式スパッタリング装置を用いることもできる。当該対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ＳＰ）と呼ぶこともできる。
対向ターゲット式スパッタリング装置を用いて酸化物半導体層を成膜することによって、酸化物半導体層の成膜時におけるプラズマ損傷を低減することができる。そのため、膜中の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用いることで低圧での成膜が可能となるため、成膜された酸化物半導体層中の不純物濃度（例えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
以下では、本発明の一態様に用いることのできる酸化物半導体層の構造について説明する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
逆の見方をすると、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図５６（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図５６（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図５６（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図５６（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図５６（Ｅ）に示す。図５６（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図５６（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図５６（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図５７（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図５７（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図５７（Ｂ）および図５７（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図５７（Ｄ）および図５７（Ｅ）は、それぞれ図５７（Ｂ）および図５７（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図５７（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図５７（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図５７（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図５８（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図５８（Ｂ）に示す。図５８（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図５８（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図５８（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図５９に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図５９（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図５９（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図５９（Ａ）および図５９（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図６０は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図６０より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図６０より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図６０より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、イメージセンサチップを収めたパッケージおよびカメラモジュールの一例について説明する。当該イメージセンサチップには、本発明の一態様の撮像装置の構成を用いることができる。
図６１（Ａ）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ８５０を固定するパッケージ基板８１０、カバーガラス８２０および両者を接着する接着剤８３０等を有する。
図６１（Ｂ）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ８４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）の構成を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）などであってもよい。
図６１（Ｃ）は、カバーガラス８２０および接着剤８３０の一部を省いて図示したパッケージの斜視図であり、図６１（Ｄ）は、当該パッケージの断面図である。パッケージ基板８１０上には電極パッド８６０が形成され、電極パッド８６０およびバンプ８４０はスルーホール８８０およびランド８８５を介して電気的に接続されている。電極パッド８６０は、イメージセンサチップ８５０が有する電極とワイヤ８７０によって電気的に接続されている。
また、図６２（Ａ）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ８５１を固定するパッケージ基板８１１、レンズカバー８２１、およびレンズ８３５等を有する。また、パッケージ基板８１１およびイメージセンサチップ８５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ８９０も設けられており、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図６２（Ｂ）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板８１１の下面および４側面には、実装用のランド８４１が設けられるＱＦＮ（Ｑｕａｄ ｆｌａｔ ｎｏ− ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）や前述したＢＧＡ等であってもよい。
図６２（Ｃ）は、レンズカバー８２１およびレンズ８３５の一部を省いて図示したモジュールの斜視図であり、図６２（Ｄ）は、当該カメラモジュールの断面図である。ランド８４１の一部は電極パッド８６１として利用され、電極パッド８６１はイメージセンサチップ８５１およびＩＣチップ８９０が有する電極とワイヤ８７１によって電気的に接続されている。
イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込むことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本発明の一態様に係る撮像装置、および当該撮像装置を含む半導体装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図６３に示す。
図６３（Ａ）は監視カメラであり、筐体９５１、レンズ９５２、支持部９５３等を有する。当該監視カメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。
図６３（Ｂ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図６３（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図６３（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９３３、操作用のボタン９３５、竜頭９３６、カメラ９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。当該情報端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図６３（Ｅ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ９０９等を有する。なお、図６３（Ｅ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。当該携帯型ゲーム機における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図６３（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。当該携帯データ端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
１０ 画素
１１ 画素アレイ
１２ 回路
１３ 回路
１４ 回路
１５ 回路
１６ 回路
１７ コンパレータ回路
１８ 判定出力回路
１９ カウンター回路
２０ 画素
２１ 画素アレイ
２２ 回路
２３ 回路
２４ 回路
２５ 回路
２７ コンパレータ回路
２８ 判定出力回路
２９ カウンター回路
３５ 基板
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
４４ トランジスタ
４５ トランジスタ
４６ トランジスタ
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
５４ トランジスタ
６１ 配線
６２ 配線
６３ 配線
６４ 配線
６５ 配線
７１ 配線
７１ａ 導電層
７１ｂ 導電層
７２ 配線
７３ 配線
７４ 配線
７５ 配線
８０ 絶縁層
８１ 導電体
８２ 絶縁層
８２ａ 絶縁層
８２ｂ 絶縁層
８３ 絶縁層
８８ 配線
９１ 配線
９２ 配線
９３ 配線
９４ 配線
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１０８ トランジスタ
１０９ トランジスタ
１１０ トランジスタ
１１１ トランジスタ
１１２ トランジスタ
１１３ トランジスタ
１１５ 基板
１２０ 絶縁層
１３０ 酸化物半導体層
１３０ａ 酸化物半導体層
１３０ｂ 酸化物半導体層
１３０ｃ 酸化物半導体層
１４０ 導電層
１４１ 導電層
１４２ 導電層
１５０ 導電層
１５１ 導電層
１５２ 導電層
１６０ 絶縁層
１７０ 導電層
１７１ 導電層
１７２ 導電層
１７３ 導電層
１７５ 絶縁層
１８０ 絶縁層
１９０ 絶縁層
２３１ 領域
２３２ 領域
２３３ 領域
３３１ 領域
３３２ 領域
３３３ 領域
３３４ 領域
３３５ 領域
４００ 期間
４０１ 期間
４０２ 期間
４０３ 期間
５６１ 光電変換層
５６２ 透光性導電層
５６３ 半導体層
５６４ 半導体層
５６５ 半導体層
５６６ 電極
５６６ａ 導電層
５６６ｂ 導電層
５６７ 隔壁
５６８ 正孔注入阻止層
５６９ 電子注入阻止層
６００ シリコン基板
６１０ トランジスタ
６２０ トランジスタ
６５０ 活性層
６６０ シリコン基板
７４１ トランジスタ
７４２ トランジスタ
７４３ トランジスタ
７４４ トランジスタ
７４５ トランジスタ
７４６ トランジスタ
７４７ トランジスタ
７５１ トランジスタ
７５２ トランジスタ
７５３ トランジスタ
７５４ トランジスタ
７６１ 配線
７６２ 配線
７６３ 配線
７６４ 配線
７６５ 配線
７７１ 配線
７７２ 配線
７７３ 配線
７７４ 配線
７７５ 配線
７９１ 配線
７９２ 配線
７９３ 配線
７９４ 配線
８１０ パッケージ基板
８１１ パッケージ基板
８２０ カバーガラス
８２１ レンズカバー
８３０ 接着剤
８３５ レンズ
８４０ バンプ
８４１ ランド
８５０ イメージセンサチップ
８５１ イメージセンサチップ
８６０ 電極パッド
８６１ 電極パッド
８７０ ワイヤ
８７１ ワイヤ
８８０ スルーホール
８８５ ランド
８９０ ＩＣチップ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイク
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９０９ カメラ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３５ ボタン
９３６ 竜頭
９３９ カメラ
９５１ 筐体
９５２ レンズ
９５３ 支持部
９６１ 筐体
９６２ シャッターボタン
９６３ マイク
９６５ レンズ
９６７ 発光部
９７１ 筐体
９７２ 筐体
９７３ 表示部
９７４ 操作キー
９７５ レンズ
９７６ 接続部
１１００ 層
１２００ 層
１４００ 層
１５００ 回折格子
１６００ 層
２５００ 絶縁層
２５１０ 遮光層
２５２０ 有機樹脂層
２５３０ カラーフィルタ
２５３０ａ カラーフィルタ
２５３０ｂ カラーフィルタ
２５３０ｃ カラーフィルタ
２５４０ マイクロレンズアレイ
２５５０ 光学変換層
２５６０ 絶縁層

Claims (3)

  1. 第１のトランジスタ乃至第６のトランジスタと、光電変換素子と、第１の容量素子と、第２の容量素子と、を有する撮像装置であって、
    前記光電変換素子の一方の電極は前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの一方は前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は前記第４のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は前記第５のトランジスタのゲート電極と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は前記第１の容量素子の一方の電極と電気的に接続され、
    前記第４のトランジスタのソースまたはドレインの他方は前記第２の容量素子の一方の電極と電気的に接続され、
    前記第５のトランジスタのソースまたはドレインの一方は前記第６のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのソースまたはドレインの他方と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、第１の電源線と電気的に接続され、
    前記第１の容量素子の他方の電極は、前記第２の容量素子の他方の電極と電気的に接続され、
    前記第１の容量素子の他方の電極は、第２の電源線と電気的に接続され、
    前記第５のトランジスタのソースまたはドレインの他方は、第３の電源線と電気的に接続され、
    前記光電変換素子の他方の電極は、第４の電源線と電気的に接続され、
    前記第６のトランジスタのソースまたはドレインの他方は、撮像データに対応する信号が出力される配線と電気的に接続され、
    前記第１のトランジスタのバックゲートと、前記第２のトランジスタのバックゲートと、前記光電変換素子の他方の電極と、は、電気的に接続され、
    前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタおよび前記第４のトランジスタは、チャネルが形成される領域に酸化物半導体を有する撮像装置。
  2. 第１のトランジスタ乃至第６のトランジスタと、光電変換素子と、第１の容量素子と、第２の容量素子と、を有する撮像装置であって、
    前記光電変換素子の一方の電極は前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの一方は前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は前記第４のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は前記第５のトランジスタのゲート電極と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は前記第１の容量素子の一方の電極と電気的に接続され、
    前記第４のトランジスタのソースまたはドレインの他方は前記第２の容量素子の一方の電極と電気的に接続され、
    前記第５のトランジスタのソースまたはドレインの一方は前記第６のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのソースまたはドレインの他方と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、第１の電源線と電気的に接続され、
    前記第１の容量素子の他方の電極は、前記第２の容量素子の他方の電極と電気的に接続され、
    前記第１の容量素子の他方の電極は、第２の電源線と電気的に接続され、
    前記第５のトランジスタのソースまたはドレインの他方は、第３の電源線と電気的に接続され、
    前記光電変換素子の他方の電極は、第４の電源線と電気的に接続され、
    前記第６のトランジスタのソースまたはドレインの他方は、撮像データに対応する信号が出力される配線と電気的に接続され、
    前記第１のトランジスタのバックゲートと、前記第２のトランジスタのバックゲートと、前記光電変換素子の他方の電極と、は、電気的に接続される、撮像装置。
  3. 請求項１または請求項２において、
    前記第３のトランジスタのバックゲートと、前記第４のトランジスタのバックゲートと、前記第２の容量素子の他方の電極と、は、電気的に接続される、撮像装置。
JP2016175218A 2015-09-10 2016-09-08 撮像装置 Expired - Fee Related JP6755756B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015178420 2015-09-10
JP2015178420 2015-09-10
JP2015178407 2015-09-10
JP2015178407 2015-09-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020142273A Division JP7049413B2 (ja) 2015-09-10 2020-08-26 電子機器

Publications (3)

Publication Number Publication Date
JP2017055403A JP2017055403A (ja) 2017-03-16
JP2017055403A5 JP2017055403A5 (ja) 2019-10-10
JP6755756B2 true JP6755756B2 (ja) 2020-09-16

Family

ID=58239150

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2016175218A Expired - Fee Related JP6755756B2 (ja) 2015-09-10 2016-09-08 撮像装置
JP2020142273A Active JP7049413B2 (ja) 2015-09-10 2020-08-26 電子機器
JP2022049509A Active JP7117466B2 (ja) 2015-09-10 2022-03-25 撮像装置
JP2022122485A Active JP7268231B2 (ja) 2015-09-10 2022-08-01 撮像装置
JP2023069204A Active JP7511705B2 (ja) 2015-09-10 2023-04-20 撮像装置
JP2024101764A Pending JP2024120939A (ja) 2015-09-10 2024-06-25 撮像装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2020142273A Active JP7049413B2 (ja) 2015-09-10 2020-08-26 電子機器
JP2022049509A Active JP7117466B2 (ja) 2015-09-10 2022-03-25 撮像装置
JP2022122485A Active JP7268231B2 (ja) 2015-09-10 2022-08-01 撮像装置
JP2023069204A Active JP7511705B2 (ja) 2015-09-10 2023-04-20 撮像装置
JP2024101764A Pending JP2024120939A (ja) 2015-09-10 2024-06-25 撮像装置

Country Status (5)

Country Link
US (1) US10033952B2 (ja)
JP (6) JP6755756B2 (ja)
KR (5) KR102618850B1 (ja)
TW (2) TWI830067B (ja)
WO (1) WO2017042658A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI738569B (zh) 2015-07-07 2021-09-01 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US10896923B2 (en) * 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
KR102654485B1 (ko) * 2016-12-30 2024-04-03 삼성전자주식회사 이미지 센서 및 그 제조 방법
WO2018207731A1 (ja) * 2017-05-10 2018-11-15 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10917589B2 (en) * 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
JP2019022173A (ja) * 2017-07-21 2019-02-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその制御方法、並びに電子機器
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
KR102656300B1 (ko) 2017-12-05 2024-04-11 소니그룹주식회사 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
FR3074991B1 (fr) * 2017-12-07 2019-11-22 Teledyne E2V Semiconductors Sas Capteur d'image haute dynamique
TWI800636B (zh) * 2018-04-20 2023-05-01 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US11330218B2 (en) 2018-08-22 2022-05-10 Gigajot Technology, Inc. Split-readout image sensor
EP3841740A1 (en) * 2018-08-22 2021-06-30 Gigajot Technology, Inc. Split-readout image sensor
US10917596B2 (en) * 2018-08-29 2021-02-09 Himax Imaging Limited Pixel circuit for generating output signals in response to incident radiation
JP2020047734A (ja) 2018-09-18 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
TWI728504B (zh) * 2018-11-13 2021-05-21 日商索尼半導體解決方案公司 固體攝像元件、固體攝像裝置及電子機器
CN109327666B (zh) * 2018-11-20 2020-11-06 京东方科技集团股份有限公司 像素感应电路及其驱动方法、图像传感器、电子设备
US20220159208A1 (en) * 2019-03-28 2022-05-19 Sony Semiconductor Solutions Corporation Imaging device and electronic apparatus
US11886250B2 (en) * 2019-05-10 2024-01-30 Semiconductor Energy Laboratory Co., Ltd. Data processing device
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
JP2021082775A (ja) * 2019-11-22 2021-05-27 株式会社半導体エネルギー研究所 撮像装置およびその作製方法
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
TWI773133B (zh) * 2020-07-10 2022-08-01 大陸商廣州印芯半導體技術有限公司 測距裝置以及測距方法
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer
CN115208354A (zh) 2021-04-09 2022-10-18 群创光电股份有限公司 感测装置
TWI792958B (zh) * 2022-03-24 2023-02-11 瑞昱半導體股份有限公司 源極隨耦電路

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850278B1 (en) 1998-11-27 2005-02-01 Canon Kabushiki Kaisha Solid-state image pickup apparatus
JP3592106B2 (ja) 1998-11-27 2004-11-24 キヤノン株式会社 固体撮像装置およびカメラ
JP3592107B2 (ja) 1998-11-27 2004-11-24 キヤノン株式会社 固体撮像装置およびカメラ
JP3558589B2 (ja) 2000-06-14 2004-08-25 Ｎｅｃエレクトロニクス株式会社 Ｍｏｓ型イメージセンサ及びその駆動方法
JP3984814B2 (ja) * 2001-10-29 2007-10-03 キヤノン株式会社 撮像素子、その撮像素子を用いた放射線撮像装置及びそれを用いた放射線撮像システム
JP4392492B2 (ja) 2003-06-02 2010-01-06 国立大学法人静岡大学 広ダイナミックレンジイメージセンサ
JP2005150521A (ja) 2003-11-18 2005-06-09 Canon Inc 撮像装置およびその製造方法
WO2005083790A1 (ja) * 2004-02-27 2005-09-09 Texas Instruments Japan Limited 固体撮像装置、ラインセンサ、光センサおよび固体撮像装置の動作方法
CN100525401C (zh) 2004-04-12 2009-08-05 国立大学法人东北大学 固体摄像装置、光传感器及固体摄像装置的动作方法
JP4317115B2 (ja) 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
JP4497366B2 (ja) 2005-02-04 2010-07-07 国立大学法人東北大学 光センサおよび固体撮像装置
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
JP2010161624A (ja) * 2009-01-08 2010-07-22 Fujifilm Corp 放射線画像撮影装置、放射線画撮影システム、及び画像処理装置
JP4715931B2 (ja) * 2009-02-10 2011-07-06 ソニー株式会社 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置
WO2011055626A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101605984B1 (ko) 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5663925B2 (ja) 2010-03-31 2015-02-04 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
US8803164B2 (en) 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device
JP6081694B2 (ja) * 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 光検出装置
JP6024103B2 (ja) * 2011-06-30 2016-11-09 ソニー株式会社 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
JP5739763B2 (ja) 2011-08-02 2015-06-24 日本放送協会 光導電素子及び撮像デバイス
WO2013042643A1 (en) 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Photodetector and method for driving photodetector
JP5909975B2 (ja) * 2011-10-06 2016-04-27 ソニー株式会社 撮像装置および電子機器
JP6151530B2 (ja) * 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
JP2014116429A (ja) 2012-12-07 2014-06-26 Japan Display Inc 撮像装置及び撮像表示システム
JP2014236151A (ja) * 2013-06-04 2014-12-15 シャープ株式会社 半導体装置およびその製造方法
US9035301B2 (en) 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
TWI635750B (zh) 2013-08-02 2018-09-11 半導體能源研究所股份有限公司 攝像裝置以及其工作方法
KR102288238B1 (ko) * 2013-09-03 2021-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
TWI642186B (zh) * 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
US9443876B2 (en) * 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
KR102509203B1 (ko) * 2014-08-29 2023-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
WO2016034983A1 (en) 2014-09-02 2016-03-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
WO2016046685A1 (en) 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9584707B2 (en) 2014-11-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9548327B2 (en) 2014-11-10 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device having a selenium containing photoelectric conversion layer
TWI792065B (zh) 2015-01-30 2023-02-11 日商半導體能源研究所股份有限公司 成像裝置及電子裝置
JP6688116B2 (ja) 2015-03-24 2020-04-28 株式会社半導体エネルギー研究所 撮像装置および電子機器
WO2016170442A1 (en) 2015-04-22 2016-10-27 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for driving imaging device, and electronic device
US9848146B2 (en) 2015-04-23 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10306168B2 (en) 2015-05-04 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, imaging system, and electronic device
JP6681780B2 (ja) 2015-05-07 2020-04-15 株式会社半導体エネルギー研究所 表示システムおよび電子機器
US11728356B2 (en) 2015-05-14 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
KR102553553B1 (ko) 2015-06-12 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 및 그 동작 방법 및 전자 기기
US9860465B2 (en) 2015-06-23 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9754980B2 (en) 2015-06-30 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
US9887218B2 (en) 2015-07-16 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Imaging device, operating method thereof, and electronic device
US10163948B2 (en) 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10090344B2 (en) 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
US10896923B2 (en) 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system

Also Published As

Publication number Publication date
JP7117466B2 (ja) 2022-08-12
TW202205656A (zh) 2022-02-01
KR102618850B1 (ko) 2023-12-27
JP2020198446A (ja) 2020-12-10
KR20230175354A (ko) 2023-12-29
TWI812583B (zh) 2023-08-21
JP2022145770A (ja) 2022-10-04
KR102660456B1 (ko) 2024-04-23
TW201719874A (zh) 2017-06-01
JP2023090772A (ja) 2023-06-29
KR20230088856A (ko) 2023-06-20
KR102698685B1 (ko) 2024-08-23
WO2017042658A1 (en) 2017-03-16
JP7268231B2 (ja) 2023-05-02
KR102544169B1 (ko) 2023-06-14
JP7049413B2 (ja) 2022-04-06
JP7511705B2 (ja) 2024-07-05
KR102578673B1 (ko) 2023-09-13
US10033952B2 (en) 2018-07-24
TWI830067B (zh) 2024-01-21
US20170078606A1 (en) 2017-03-16
KR20230135165A (ko) 2023-09-22
JP2024120939A (ja) 2024-09-05
JP2022082642A (ja) 2022-06-02
KR20240060832A (ko) 2024-05-08
KR20180051551A (ko) 2018-05-16
JP2017055403A (ja) 2017-03-16

Similar Documents

Publication Publication Date Title
JP7049413B2 (ja) 電子機器
JP6960025B2 (ja) 撮像装置
JP7004469B2 (ja) 撮像装置
JP6811342B2 (ja) 光電変換装置
JP6951519B2 (ja) 撮像装置
JP6843195B2 (ja) 撮像装置
JP7085595B2 (ja) 撮像装置
JP6995947B2 (ja) 撮像装置
JP6903413B2 (ja) 撮像装置、モジュール、および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200826

R150 Certificate of patent or registration of utility model

Ref document number: 6755756

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees