JP6744504B2 - ピクセルセンサ素子、画像センサ、撮像装置および方法 - Google Patents

Description

この発明は、ピクセルセンサ素子に入射する光から信号を生成するピクセルセンサ素子、画像センサ、撮像装置、および方法に向けられている。ピクセルセンサ素子は、光に応答して、電荷または電圧のような信号を生成するように構成されたＣＭＯＳフォトダイオードのようなフォトディテクタ（photodetector）を有する。生成された信号は、ピクセルセンサ素子から読み取られる。典型的な構成では、多くのピクセルセンサ素子は、行および列の配列に構成されて画像を取り込むための画像センサを形成する。この構成では、各ピクセルセンサ素子は、キャプチャした（captured）画像の単一のピクセルを捕らえる。これらの画像センサは、ビデオカメラのような撮像装置に組み込むことができる。

ピクセルセンサ素子の１つの特定の用途の１つは、毎秒数千フレームから毎秒１００万フレームの範囲のような画像データを高速で捕らえることにある。既存のフォトディテクタは、これらの高速のフレームレートで動作することができるが、分解能（すなわち、高速撮像の期間における動作可能なピクセルセンサ素子の数）は、読取回路の制限により最大可能分解能をしばしば低減する必要がある。これは、毎秒数千フレームを超えるフレームレートでは、撮像装置により撮像されるフレームあたりの画像データのピクセルの数は、低減しなければならないことを意味する。毎秒百万フレームを超える高速撮像が可能であるが、低分解能の場合だけであり、これは多くのアプリケーションの場合、使用が制限される。

図１を参照すると、Ｓｐｅｃｉａｌｉｓｅｄ Ｉｍａｇｉｎｇ Ｌｔｄ．によるＫＩＲＡＮＡとして知られる、従来技術のピクセルセンサ素子が示されている。このＫＩＲＡＮＡは、従前の高速撮像装置の低分解能を克服または緩和することを意図している。画像センサのすべてのピクセルセンサ素子１００は、同時に動作することができ、毎秒５百万フレームのフレームレートで画像データの１８０フレームをキャプチャすることができる。これは、ピクセルセンサ素子１００が、一般的に参照符号１０５で示されるストレージアレイを組み込むためである。ストレージアレイ１０５は、各々がピクセルデータの１フレームを表す電荷を記憶することができる１８０ストレージセルを有する。それゆえ、読取回路が、電荷を転送するように係合する前に、ピクセルデータの１８０個の連続フレームが、同時に画像デバイスの各ピクセルセンサ素子１００に記憶されることができる。記憶された画像データは、依然として一般的な読取回路で読取る必要があるが、これは、より遅いレートで、かつ動作可能なピクセルセンサ素子の数における低減を必要としない後になって行うことができる。読取は、読取構造により制限されたレートで行われる。ＫＩＲＡＮＡ撮像装置では、読取レートは、ほぼ毎秒１１００フレームである。

ストレージアレイ１０５は、転送ゲート１０３を介してフォトディテクタ１０１から電荷を受信するように構成される。ストレージアレイ１０５は、垂直列に配列された１０個のストレージセルを有する入力シフトレジスタ１０７を有する。ストレージセル１０９の第１は、第１のストレージセル１０９が転送ゲート１０３から電荷を受信することができるように、転送ゲート１０３に近接して配列される。ストレージアレイ１０５は、さらに、各行が、水平方向に配列された１６個のストレージセルを有する１０行のストレージセルを有するストレージシフトレジスタ１１１を有する。ストレージシフトレジスタ１１１の各行は、入力シフトレジスタ１０７のストレージセルに近接して配列される。このように、例えば、入力シフトレジスタ１０７の最後のストレージセル１１０は、ストレージシフトレジスタ１１１の最後の行の第１のストレージセル１１３に、近接している。ストレージアレイ１０５は、さらに、垂直列に配列された１０個のストレージセルを有する出力シフトレジスタ１１５を有する。出力シフトレジスタ１１５は、各ストレージセルがストレージシフトレジスタ１１１の行に近接して配列されるように構成される。このように、例えば、ストレージシフトレジスタ１１１の最後の行の最後のストレージセル１１４は、出力シフトレジスタ１１５の最後のセル１１７に近接している。出力シフトレジスタ１１５の最後のセル１１７は、電荷が出力シフトレジスタ１１５の最後のセル１１７から読取ることができるように読取領域１１９に近接して配置される。

ピクセルセンサ素子１００は、さらにブルーミング防止ゲート（anti-blooming gate）１２１を有する。ブルーミング防止ゲート１２１は、電力レール（図示せず）に接続されている。ブルーミング防止ゲート１２１は、電荷を効率的にダンプ（dump）するようにアクティブになる。これは、通常動作での露出制御に使用される。最大１８０フレームの画像データを非常に高いフレームレート（例えば、フレームあたり最小１マイクロ秒）でキャプチャすることが望まれるバーストモード動作中、各ピクセルセンサ素子に対して以下の動作が実行される。

電荷は、バーストモードフレームレートでフォトディテクタ１０１から入力シフトレジスタ１０７の第１のストレージセル１０９に転送され、入力シフトレジスタ１０７がフルになるまで入力シフトレジスタ１０７のストレージセルに沿ってシフトされる。次に、入力シフトレジスタ１０７のストレージセル内の電荷は、ストレージシフトレジスタ１１１の各行の第１のセルに並列に転送される。このようにして、例えば、入力シフトレジスタ１０７の最後のセル１１０内の電荷は、ストレージシフトレジスタ１１１の最後の行の第１のセル１１３に転送される。ストレージシフトレジスタ１１１は、入力シフトレジスタ１０７がフルになるたびに、ストレージシフトレジスタ１１１の各行の第１のセルが空になり、入力シフトレジスタ１０７から電荷を受信することができるようにバーストモードフレームレートの１／１０でその行に沿って電荷をシフトする。このようにして、電荷は、入力シフトレジスタ１０７がフルになる毎にストレージシフトレジスタ１１１に転送される。ストレージシフトレジスタ１１１がフルになると、ストレージシフトレジスタ１１１の各行の最後のセルの電荷は、出力シフトレジスタ１１５に転送される。次に、読取回路は、出力シフトレジスタ１１５の最後のストレージセル１１７から電荷を読取ることができ、電荷は、出力シフトレジスタ１１５が空になるまで、出力シフトレジスタ１１５を介してシフトダウンされる。入力およびシフトレジスタ１０７、１１１に記憶された電荷は、次にストレージアレイ１０５が空になるように、出力シフトレジスタ１１５にシフトすることができる。

バーストモード動作において、ストレージアレイ１０５は、それゆえ、後で読みだすために最大１８０フレームのピクセルデータを一時的に記憶するためのバッファを提供する。画像デバイスがより低いフレームレートで動作する非バーストモード動作（すなわち、連続モード動作）において、中間フレームの記憶は、必要ではない。この従来技術のピクセルセンサ素子は、高いフレームレートおよび解像度で画像をキャプチャすることができることに成功しているけれども、既存のピクセルセンサ素子の性能を改良するか、または少なくとも代替ピクセルセンサ素子を提供することが望ましい。米国特許番号第５，３５５，１６５号は背景技術であり、非常に高いフレームレートのＣＣＤ撮像装置を開示する。この発明によれば、添付されたクレームに記載されるように、ピクセルセンサ素子、画像センサ、撮像装置、ストレージアアセンブリおよび方法が提供される。この発明の他の特徴は、従属クレームおよび以下の記載から明らかになるであろう。

この発明の第１の態様によれば、以下を備えるピクセルセンサ素子に入射する光からの信号の生成のためのピクセルセンサ素子が提供される。光に応答して信号を生成するように構成されたフォトディテクタと、Ｎ個（Ｎは２以上）のストレージアレイを備えるストレージアセンブリであって、各ストレージアレイは、各々が列に配列されたＭ個（Ｍは１以上）のストレージセルを有する入力シフトレジスタと出力シフトレジスタと、各行がＰ個（Ｐは１以上）のストレージセルを備え、入力シフトレジスタから出力シフトレジスタへの信号転送のために配列されたＭ行のストレージセルを有するストレージシフトレジスタと、各々がフォトディテクタから入力シフトレジスタ群のそれぞれのシフトレジスタの１つの第１のセルに信号を転送するように誘導可能に（inducable）構成されたＮ個の独立して駆動可能な信号転送領域と、出力シフトレジスタ群のそれぞれのシフトレジスタの最後のセルから信号を読み出すように、誘導可能に構成されたＮ個の信号読取領域とを備える。フォトディテクタは、単一のフォトディテクタであり、Ｎ個の信号転送領域は、単一フォトディテクタから信号を転送するように誘導可能に構成された、単一のフォトディテクタである。

ここでは、「光」は、フォトディテクタが、信号を生成するように誘導することができる任意の波長の電磁放射に言及することができる。光は、赤外線、可視光線、紫外線、またはＸ線であり得る。好適実施形態において、光は、可視光線である。

有利なことに、第１の態様に従うピクセルストレージ素子は、２以上の、独立して駆動可能な信号転送領域を介してフォトディテクタから信号を受信するように構成された、２以上のストレージアレイを備える。このように、信号転送領域は、フォトディテクタから関連するストレージアレイの入力シフトレジスタに信号を転送するように、二者択一的に駆動可能である。それゆえ、ピクセルストレージ素子のストレージアレイは、ピクセルデータの代替フレームの信号を交互に記憶するように、係合することができる。重要なことに、これは、信号転送領域、入力シフトレジスタ、および出力シフトレジスタは、単一のストレージアレイ１０５（図１）のみを有し、電荷をこの単一のストレージアレイ１０５に転送するための１つの転送ゲート１０３を有する、上記強調表示した既存システムのフレームレートより、むしろフレームレートの１／Ｎ倍で動作することが可能であることを意味する。さらに、ストレージシフトレジスタは、上記強調した既存システムにおけるフレームレートの１／Ｍ倍よりむしろ１／（Ｎ＊Ｍ）倍で、動作することができる。第１の態様に従うピクセルストレージ素子のシフトレジスタの低減されたフレームレートは、ピクセルセンサ素子が、フォトディテクタの高いフレームレートで、ピクセルデータのフレームをキャプチャすることを可能にしながら、ピクセルセンサ素子のシフトレジスタが、より遅い速度で動作することを可能にすることを意味する。ピクセルセンサ素子の電力消費は、低減され、生成される熱もより少ない。このことは、より高い撮像速度が、可能であることを意味する。

さらに、各信号が、フォトディテクタと出力との間を移動するときに必要なシフト回数は、第１の態様のピクセルセンサ素子により低減することができる。これは、ストレージセルに関する信号転送効率の制限により生じるラグ（lag）の量を低減するのに役立つ。Ｎの数は４であり得る。フォトディテクタは、ピクセルセンサ素子の中央領域に位置することができ、４つのストレージアレイは、フォトディテクタの回りに対称的に配置される。ピクセルセンサ素子は、正方形または長方形の形状であり得る。４つのストレージアレイは、正方形または長方形の形状のピクセルセンサ素子の異なる象限に、配置することができる。４つの信号転送領域は、各々が、フォトディテクタの中央領域に近接する、異なる象限のコーナー領域に、配置することができる。４つの信号読取領域は、フォトディテクタのエッジ領域に近接する異なる象限のコーナー領域に、配置することができる。入力シフトレジスタと出力シフトレジスタの列は、ピクセルセンサ素子において、垂直に配置することができ、ストレージシフトレジスタの行は、ピクセルセンサ素子において、水平に配置することができる。

フォトディテクタは、光に応答して電荷を生成するように構成することができる。入力シフトレジスタおよび／または出力シフトレジスタおよび／またはストレージシフトレジスタは、電荷結合デバイス、ＣＣＤ、シフトレジスタであり得る。入力シフトレジスタ、出力シフトレジスタおよびストレージシフトレジスタのすべては、ＣＣＤシフトレジスタであり得る。信号読取領域は、出力シフトレジスタから読まれた電荷を変換し、電圧または電流信号を生成するように構成可能である。この発明による他の構成において、フォトディテクタは、光に応答して電圧または電流信号を生成するように構成可能である。フォトディテクタは、相補型メタルオキサイドセミコンダクタ（ＣＭＯＳ）フォトディテクタまたはＣＭＯＳフォトダイオードであり得る、または備えることができる。この構成において、入力シフトレジスタ、出力シフトレジスタ、およびストレージシフトレジスタは、ＣＣＤシフトレジスタであり得る。この例では、フォトディテクタにより生成される信号は、電荷である。信号読取回路は、出力シフトレジスタから読まれた電荷を変換し、電流または電圧信号を生成するように変換する電荷−電圧変換器を含むことができる。この構成では、ＣＣＤセルは、ＣＭＯＳ製造プロセスの一部として、製造する必要がある可能性があり、そのため、ＣＣＤセルを動作する効率性は、標準のＣＣＤ製造プロセスに比べて低減される。これは、理想的な電荷転送効率より少ないことにより、フレーム間のラグを生じる可能性がある。しかしながら、重要なことは、ピクセルセンサ素子は、各電荷がシフトされるＣＣＤストレージセルの数を低減することにより、既存のシステムに比べてラグの量を低減する。

信号転送領域は、転送ゲートであり得る。Ｍは、２以上であり、例えば、３乃至１０であり得る。Ｍは、５であり得る。Ｐは、２以上であり、例えば、３乃至１４であり得る。Ｐは、７であり得る。１つの構成では、Ｍは、５であり、Ｐは、７である。この構成において、各信号が通過する必要があるシフト回数は、９と１７の間である。対照的に、図１で述べた従来技術のＫＩＲＡＮＡピクセルセンサにおいては、各信号は、２６回、信号シフトをする必要があった。低減された信号転送効率によるラグは、ストレージセルを介した各シフトに関して導入することができる。低減された信号転送効率は、ストレージセルが製造される方法により固有であり得る。ストレージセル内の低減された信号転送効率により生成された任意のラグは、それゆえ、シフト回数が低減されるこの構成により低減される。

他の構成において、Ｎは、４であり、Ｍは、５であり、Ｐは、７である。この構成は、製造プロセスにおける配列制約を考慮して、ストレージアレイが、ピクセルセンサ素子に便宜的に適合することを可能にする。より大きなピクセルセンサ素子は、大きな数のＮ、ＭまたはＰに適合することが可能であるが、各ピクセルセンサ素子は、より大きな面積を占有するので、撮像装置の空間分解能を犠牲にする可能性がある。この構成において、フォトディテクタは、ピクセルセンサ素子の中央領域に配置することができ、４つのストレージアレイは、フォトディテクタの周りに、対称的に配置される。ピクセルセンサ素子は、正方形または長方形の形状であり得る。４つのストレージアレイは、ピクセルセンサ素子の異なる象限に配置することができる。ストレージアセンブリは、１８０のストレージセルを有することができる。各ストレージアレイは、１８０／Ｎストレージセルを有することができる。数Ｎは、４であり得、４つのストレージアレイの各々は、４５のストレージセルを有することができる。

１８０のストレージセルは、ＣＣＤストレージセルであり得る。入力シフトレジスタは、１／Ｎのフレームレートで駆動するように構成することができる。出力シフトレジスタは、１／Ｎのフレームレートで駆動するように構成することができる。ストレージシフトレジスタは、１／（Ｎ×Ｍ）で駆動するように構成することができる。ピクセルセンサ素子は、ストレージアセンブリがフルになるまで、信号を記憶するバーストモードで、駆動するように構成することができる。信号読取領域は、出力シフトレジスタの最後のセルからの読取信号に対してフルになると、アクティブになることができる。ピクセルセンサ素子は、ストレージアセンブリがフルになるまで、ストレージアセンブリが信号を記憶する必要がない、連続モードで駆動するように構成することができる。連続モードでは、ストレージアセンブリは、信号転送領域と読取領域との間の遅延ラインとして、必然的に動作する。１つの例示連続モード動作において、信号は、フレームあたり１回、入力シフトレジスタから関連するストレージシフトレジスタに転送される。

１つ以上の入力シフトレジスタと、出力シフトレジスタは、いずれかの方向に、信号をシフトするように駆動するように構成することができる。すなわち、入力シフトレジスタと出力シフトレジスタの１つ以上において、信号転送の方向は、可逆的であり得る。入力シフトレジスタの１つ以上は、信号転送領域から遠ざかる方向に、または信号転送領域の方向へ、信号をシフトするように駆動するように構成することができる。出力シフトレジスタの１つまたは複数は、信号読取領域から遠ざかる方向へ、または信号読取領域の方向へ、信号をシフトするように駆動するように構成可能である。１つの構成において、すべての入力シフトレジスタは、信号転送領域から遠ざかる方向、または、信号転送領域の方向である、同じ方向に、信号をシフトするように駆動するように構成される。この構成において、すべての出力レジスタは、同じ方向に、信号読取領域から遠ざかる方向、または信号読取領域の方向へ信号をシフトするように駆動するように、構成される。入力シフトレジスタが、信号転送領域の方向へ信号をシフトするように駆動するように構成されると、出力シフトレジスタは、信号読取領域から遠ざかる方向に、信号をシフトするように駆動するように構成される。入力シフトレジスタが、信号転送領域から遠ざかる方向に、信号をシフトするように駆動するように構成されるとき、出力シフトレジスタは、信号読取領域の方向へ、信号をシフトするように駆動されるように構成される。

他の構成において、Ｎは４であり、ストレージアレイの２つの入力シフトレジスタは、第１の方向、すなわち、信号転送領域の方向、または信号転送領域から遠ざかる方向に、信号をシフトするように駆動され、ストレージアレイの他の２つの入力シフトレジスタは、第２の方向、すなわち反対方向である、信号転送領域の方向、または、信号領域から遠ざかる方向へ、信号をシフトするように駆動するように構成される。このように、ストレージアレイの２つの入力シフトレジスタが、信号転送領域の方向へ、信号をシフトするように駆動するように構成されると、ストレージアレイの他の２つの入力シフトレジスタは、信号転送領域から遠ざかる方向へ、信号をシフトするように駆動するように構成される。この構成において、ストレージアレイの２つの出力シフトレジスタは、第１の方向、すなわち、信号読取領域の方向または信号読取領域から遠ざかる方向へ、信号をシフトするように駆動するように構成され、出力シフトレジスタは、第２の方向、すなわち、反対方向である、信号読取領域の方向、または信号読取領域から遠ざかる方向へ、信号をシフトするように駆動するように構成される。このように、ストレージアレイの２つの出力シフトレジスタは、信号読取領域から遠ざかる方向へ、信号をシフトするように駆動するように構成されると、ストレージアレイの他の２つの出力シフトレジスタは、信号読取領域から遠ざかる方向へ信号をシフトするように駆動するように構成される。

この構成において、フォトディテクタは、ピクセルセンサ素子の中央領域内に位置することができ、ピクセルセンサ素子は、正方形または長方形の形状であり得、４つのストレージアレイは、ピクセルセンサ素子の異なる象限に、配置することができる。第１の方向に、信号をシフトするように駆動するように構成された、入力シフトレジスタと出力シフトレジスタを有する２つのストレージアレイは、ピクセルセンサ素子の対角線上の対向する象限に、位置することができる。

この発明の第２の態様によれば、第１の態様に従う複数のピクセルセンサ素子を備える画像センサが提供される。ピクセルセンサ素子は、行および列のアレイに構成することができる。すべてのピクセルセンサ素子は、実質的に同時にピクセルデータのフレームを表す信号を生成するように構成可能である。バーストモード動作の期間に、すべてのピクセルセンサ素子は、ピクセルセンサ素子のストレージアセンブリ内のピクセルデータを表す信号を記憶するように構成可能である。フォトディテクタは、行に配列可能であり、フォトディテクタの行間で、隣接する行のペアとして構成された、ストレージアレイを備える。単一行のストレージアレイは、フォトディテクタの最下行の下に配置されてもよく、単一行のストレージアレイは、フォトディテクタの最上行の上に配置してもよい。ストレージアレイの隣接する行の各ペアに関して、隣接する行のペアの第１の各ストレージアレイは、ペアのストレージアレイを形成するように隣接する行のペアの第２の隣接するストレージアレイに動作可能に接続することができる。各ペアのストレージアレイは、１列に配列された、２Ｍのストレージセルを有した入力シフトレジスタと出力シフトレジスタと、ストレージセルの２Ｍの行であって、各行は、Ｐ個のストレージセルを有するストレージシフトレジスタを有する、単一のストレージアレイとして動作するように、構成可能であってもよい。

ストレージアレイの隣接する行の各ペアに対して、１つまたは複数の入力シフトレジスタと出力シフトレジスタは、いずれかの方向に、信号をシフトするように駆動するように構成することができる。すなわち、入力シフトレジスタと出力シフトレジスタが、信号をシフトする方向は、可逆的であり得る。入力シフトレジスタの１つまたは複数は、信号転送領域から遠ざかる方向へ、または信号転送領域の方向へ、信号をシフトするように駆動するように構成することができる。出力シフトレジスタの１つまたは複数は、信号読取領域の方向へまたは信号読取領域から遠ざかる方向へ、信号をシフトするように駆動するように構成することができる。イメージセンサの各ピクセルセンサ素子に対して、数Ｎは、４であり得る。フォトディテクタは、ピクセルセンサ素子の中央領域に、位置することができる。ピクセルセンサ素子は、正方形または長方形形状であり得、４つのストレージアレイは、フォトディテクタの周りに、対称的に配置することができ、またはピクセルセンサ素子の異なる象限に、配置することができる。

一実施形態において、ストレージアレイの隣接する行の各ペアに対して、各ペアのストレージアレイは、同じ方向に駆動可能に配置することができる。ペアのストレージアレイの入力シフトレジスタは、第１の方向に駆動するように構成することができ、ペアのストレージアレイの出力シフトレジスタは、第２の、反対方向に駆動するように構成可能である。このように、ペアのストレージアレイの一方のストレージアレイの１つの入力シフトレジスタは、信号を、ペアのストレージアレイの他方のストレージアレイの入力シフトレジスタに、信号を転送するように構成される。ペアのストレージアレイの他方のストレージアレイの出力シフトレジスタは、信号を、ペアのストレージアレイの、一方のストレージアレイの、出力シフトレジスタに転送するように構成される。

この構成において、ピクセルセンサ素子の代替行のみが、活性化されたフォトディテクタを有し、光に応答して信号を生成する。たとえば、すべての奇数行のピクセルセンサ素子は、光に応答して、信号を生成するようにアクティブにならず、すべての偶数の行のピクセルセンサ素子は、光に応答して信号を生成するようにアクティブになることができる。この構成において、光に応答して信号を生成するようにアクティブにならないフォトディテクタを有するピクセルセンサ素子の行は、入力シフトレジスタと出力シフトレジスタを逆に駆動するように構成することができる。言い換えれば、各入力シフトレジスタは、入力シフトレジスタに関連した信号転送領域の方向へ、信号を転送するように構成され、各出力シフトレジスタは、出力シフトレジスタに関連した読取領域から遠ざかる方向へ、信号を転送するように構成される。この構成において、光に応答して信号を生成するように活性化されないこれらのフォトディテクタのストレージアレイの１つまたは複数は、光に応答して信号を生成するように活性化されるフォトディテクタの、さらなるストレージキャパシティとして動作することができる。

他の構成において、ストレージデバイスのさらなる行の各ペアに対して、少なくとも１つのまたは各ペアのストレージアレイは、隣接するペアストレージアレイの駆動方向に対して異なる方向に駆動するように構成することができる。言い換えれば、隣接するペアのストレージアレイは、互いに逆方向に駆動するように構成することができる。少なくとも１つの、または各ペアのストレージアレイに対して、入力シフトレジスタは、隣接するペアのストレージアレイの入力シフトレジスタの駆動方向とは反対方向の第１の方向に、駆動するように構成することができる。少なくとも１つの、または、各ペアのストレージアレイの場合、出力シフトレジスタは、隣接するペアのストレージアレイの出力シフトレジスタの駆動方向とは反対方向の第２の方向に、駆動するように構成することができる。第２の方向は、第１の方向と反対であり得る。

この構成において、すべてのフォトディテクタは、光に応答して信号を生成するように、活性化することができる。この発明の第３の態様によれば、第２の態様に従うイメージセンサを備えた撮像装置が、提供される。撮像装置は、高速撮像に使用するビデオカメラであり得る。アプリケーションは、弾道学（ballistics）、スポーツ、航空学、材料試験、流体力学、衛星撮像、乗り物撮像、およびプラズマ研究を含む。撮像装置は、フォトディテクタのフレームレートと、ストレージセルの信号転送レートをコントロールするように、ピクセルセンサ素子のストレージセルとフォトディテクタに駆動信号を印加するように、動作可能なコントローラを備えることができる。コントローラは、入力および／またはシフトレジスタのストレージセルをコントロールして信号を、フォトディテクタのフレームレートの１／Ｎで転送することができる。コントローラは、フォトディテクタのフレームレートの１／（Ｎ×Ｍ）で信号を転送するように、ストレージシフトレジスタのストレージセルをコントロールするように動作可能である。コントローラは、入力シフトレジスタと出力シフトレジスタが、信号を転送する方向をコントロールするように動作可能である。すなわち、コントローラは、入力シフトレジスタと出力シフトレジスタのいくつかまたはすべてが、信号を転送する方向を選択的に逆にするように動作可能である。

コントローラは、各コントローラがピクセルセンサ素子の１つに集積される複数のコントローラを備えることができる。コントローラは、イメージセンサに集積することができる。代替的に、コントローラは、撮像装置の別個のコンポーネントであり得る。コントローラは、同様にして、各ピクセルセンサ素子の入力シフトレジスタと出力シフトレジスタを駆動するように動作可能である。コントローラは、入力シフトレジスタに関連した信号転送領域から遠ざかる方向へ、信号を転送するように、各入力シフトレジスタを駆動するように、動作可能である。コントローラは、出力シフトレジスタに関連した信号読取領域に向かう方向へ、信号を転送するように、各出力シフトレジスタを駆動するように動作可能である。コントローラは、イメージセンサのピクセルセンサ素子の半分の、入力シフトレジスタと出力シフトレジスタに関する駆動方向を、逆にするように駆動可能である。

一例において、コントローラは、イメージセンサ内のピクセルセンサ素子の一行置きの行の駆動方向を、逆にするように動作可能である。駆動方向を逆にしたピクセルセンサ素子の行の場合、フォトディテクタは、光に応答して信号を生成するように、活性化されないようにすることができる。コントローラは、入力シフトレジスタに相関する信号転送領域の方向へ、信号を転送するようにイメージセンサ内のピクセルセンサ素子の一行おきに、入力シフトレジスタを制御するように動作可能である。コントローラは、出力シフトレジスタに相関する信号読取領域から遠ざかる方向に、信号を転送するように、イメージセンサ内のピクセル素子の一行おきに、出力シフトレジスタを制御するように動作可能である。

別の例において、コントローラは、ストレージアレイの駆動方向が、隣接するストレージアレイの駆動方向と異なるように、各ストレージアレイを駆動するように動作可能である。この構成において、すべてのフォトディテクタは、光に応答して信号を生成するように、活性することができる。この発明の第４の態様によれば、ピクセルセンサ素子内のフォトディテクタからの信号の記憶と転送のためのストレージアセンブリも開示され、ストレージアセンブリは、以下を備える。Ｎ個（Ｎは２以上）のストレージアセンブリであって、各ストレージアレイは、各々が、列に配列されたＭ個（Ｍは１以上）のストレージセルを有した入力シフトレジスタと出力シフトレジスタと、入力シフトレジスタから出力シフトレジスタへの信号転送用に構成されたＭ行のストレージセルを有するストレージシフトレジスタであって、各行は、Ｐ個（Ｐは１以上）のストレージセルと、を備える。フォトディテクタは、単一のフォトディテクタであり得る。

数Ｎは、４であり得る。４個のストレージアレイは、フォトディテクタの周りに対称的に配置することができる。ピクセルセンサ素子は、正方形または長方形の形状であり得る。４個のストレージアレイは、正方形または長方形の形状のピクセルセンサ素子の異なる象限に、位置することができる。入力シフトレジスタおよび出力シフトレジスタの列は、ピクセルセンサ素子において、垂直方向に構成することができ、ストレージシフトレジスタの行は、ピクセルセンサ素子内に水平方向に構成することができる。Ｍは２以上であり得、例えば３乃至７であり得る。Ｍは５であり得る。Ｐは２以上であり得、例えば３乃至１０であり得る。Ｐは７であり得る。１つの構成において、Ｍは５であり、Ｐは７である。１つの構成において、Ｎは４であり、Ｍは５であり、Ｐは７である。

ストレージアセンブリは、１８０のストレージセルを有することができる。ストレージアセンブリは、１８０／Ｎストレージセルを有することができる。Ｎは４であり得、４個のストレージアレイの各々は、４５個のストレージセルを有することができる。１８０のストレージセルは、ＣＣＤストレージセルであり得る。入力シフトレジスタは、フォトディテクタのフレームレートの１／Ｎで駆動されるように構成することができる。出力シフトレジスタは、フォトディテクタのフレームレートの１／Ｎで駆動するように構成することができる。ストレージシフトレジスタは、フォトディテクタのフレームレートの１／Ｎ（Ｎ×Ｍ）で駆動するように構成することができる。ストレージ入力シフトレジスタと、出力シフトレジスタの１つ以上は、いずれかの方向に、信号をシフトするように駆動するように構成することができる。すなわち、入力シフトレジスタと出力シフトレジスタの１つ以上において、信号転送の方向を、逆にすることができる。

入力シフトレジスタの１つまたは複数は、信号転送領域から遠ざかる方向に、または信号転送領域の方向へ信号をシフトするように駆動するように構成することができる。出力シフトレジスタの１つ以上は、信号読取領域から遠ざかる方向へ、または信号読取領域の方向へ、信号をシフトするように駆動するように構成することができる。一つの構成において、すべての入力シフトレジスタは、信号転送領域に向かう方向、または信号転送領域から遠ざかる方向のいずれかの同じ方向に信号をシフトするように駆動するように構成される。この構成において、すべての出力シフトレジスタは、信号読取領域へ向かう方向、または信号読取領域から遠ざかる方向のいずれかの同じ方向に信号をシフトするように駆動するように構成される。入力シフトレジスタが、信号転送領域に向かう方向に、信号をシフトするように駆動するように構成されると、出力シフトレジスタは、信号読取領域から遠ざかる方向へ信号をシフトするように駆動するように構成される。入力シフトレジスタが、信号転送領域から遠ざかる方向へ信号をシフトするように駆動するように構成されると、出力シフトレジスタは、信号読取領域の方向へ信号をシフトするように駆動するように構成される。

他の構成において、Ｎは４であり、２つのストレージアレイの入力シフトレジスタは、信号転送領域から遠ざかる方向、または信号転送領域に向かう方向である第１の方向に、信号をシフトするように駆動するように構成され、ストレージアレイの他の２つの入力シフトレジスタは、信号転送領域と同じ方向または信号転送領域から遠ざかる方向である、第２の反対の方向に、信号をシフトするように駆動するように構成される。このように、２つのストレージアレイの入力シフトレジスタが、信号転送領域に向かう方向に、信号をシフトするように駆動するように構成されると、他の２つのストレージアレイの入力シフトレジスタは、信号転送領域から遠ざかる方向に、信号をシフトするように駆動するように構成される。この構成において、２つのストレージアレイの出力シフトレジスタは、信号読取領域に向かう方向または信号読取領域から遠ざかる方向である、第１の方向に信号をシフトするように駆動するように構成され、他の２つのストレージアレイの出力シフトレジスタは、信号読取領域に向かう方向、または信号読取領域から遠ざかる方向である、第２の反対方向へ信号をシフトするように駆動するように構成される。このように、２つのストレージアレイの出力シフトレジスタが、信号読取領域に向かう方向に、信号をシフトするように駆動するように構成されると、他の２つのストレージアレイの出力シフトレジスタは、信号読取領域から遠ざかる方向に、信号をシフトするように駆動するように構成される。

この構成において、フォトディテクタは、ピクセルセンサ素子の中央領域に配置することができ、ピクセルセンサ素子は、正方形または長方形の形状であり、４個のストレージアレイは、ピクセルセンサ素子の異なる象限に配置することができる。第１の方向にシフトするように駆動するように構成された入力シフトレジスタおよび出力シフトレジスタを有するストレージアレイの２つは、ピクセルセンサ素子の対角線上の対向する象限に配置することができる。入力シフトレジスタおよび／または出力シフトレジスタおよび／またはストレージシフトレジスタは、電荷結合素子、ＣＣＤ、シフトレジスタであり得る。入力シフトレジスタ、出力シフトレジスタおよびストレージシフトレジスタは、すべてＣＣＤシフトレジスタであり得る。

この発明の第５の態様によれば、第１の態様に従うピクセルセンサ素子を動作する方法が提供される。この方法は、各ストレージアレイに対して、（１）信号をフォトディテクタから入力シフトレジスタの第１のセルへ転送するように、信号転送領域を誘導するステップと、（２）入力シフトレジスタの少なくとも１つのセルに対して、入力シフトレジスタのセルからストレージシフトレジスタの対応する行の第１のセルへ、信号を転送するステップと、（３）ストレージシフトレジスタの少なくとも１つの行に対して、ストレージシフトレジスタの行の最後のセルから出力シフトレジスタの対応するセルへ信号を転送するステップと、（４）出力シフトレジスタの最後のセルから信号を読み取るように、信号読取領域を誘導するステップと、を備える。（１）は、入力シフトレジスタが、フルになるまで反復することができ、（２）は、入力シフトレジスタがフルになることに応答して実行することができる。（２）は、ストレージシフトレジスタが、フルになるまで実行することができ、（３）は、ストレージシフトレジスタが、フルになることに応答して実行することができる。ストレージアレイは、（１）および／または（４）を実行するようにシーケンシャルに活性化することができる。

ストレージアレイは、（２）および／または（３）を実行するように、実質的に同時に活性化することができる。（１）は、フォトディテクタのフレームレートの１／Ｎで実行することができ、（２）および（３）は、フォトディテクタのフレームレートの１／（Ｎ×Ｍ）で実行することができる。（４）は、フォトディテクタの１／Ｎで実行することができ、これは例えば、連続動作モードであり得る。（１）が実行されるたびに、信号は、入力シフトレジスタの第１のセルを空にするように、入力シフトレジスタのストレージセルを、シフトダウンすることができる。（２）が実行されるたびに、信号は、ストレージシフトレジスタの行のストレージセルにわたってシフトすることができ、ストレージシフトレジスタの各行の第１のセルを空にすることができる。

この発明の第６の態様によれば、ピクセルセンサ素子は、第１の態様に従う複数のピクセルセンサ素子を備え、ピクセルセンサ素子は、行に構成されたフォトディテクタを有する行および列のアレイに構成され、フォトディテクタの行間に、ペアの隣接する行に構成されたストレージアレイを備え、この方法は、第５の態様のいずれかの方法を実行するように、ピクセルセンサ素子の各々を制御するステップと、各ピクセルセンサ素子の信号読取領域により提供される信号を用いて、イメージを生成するステップと、を備える。

この発明の第７の態様によれば、第１の態様に従う複数のピクセルセンサ素子を備えるイメージセンサを動作する方法が提供される。ピクセルセンサ素子は、行に配列されたフォトディテクタを有する行と列のアレイに配列され、フォトディテクタの行間で隣接するペアの行に構成されたストレージアレイを備え、ストレージアレイの隣接行の各ペアに対して、隣接行の第１の第１のペアの各ストレージアレイは、各ペアのストレージアレイが、列に構成された２Ｍのストレージセルを有した入力シフトレジスタと出力シフトレジスタと、２Ｍの行であって各行がＰ個のストレージセルを有するストレージセルを有したストレージシフトレジスタと、を有した単一のストレージアレイとして動作するように構成可能であるように、隣接行の第２のペアの隣接ストレージアレイに動作可能に接続されてペアのストレージアレイを形成し、方法は、各ペアのストレージアレイに対して、第５の態様の方法を実行するために、ペアのストレージアレイの第１のストレージアレイを含む、ピクセルセンサ素子を制御するステップと、第２のストレージアレイに対して、前記ペアのストレージアレイの前記第２のストレージアレイを含む、ピクセルセンサ素子を制御するステップと、（１）入力シフトレジスタにおいて、第１のストレージアレイの入力シフトレジスタの最後のセルからの信号を、受信するステップと、（２）入力シフトレジスタの少なくとも１つに対して、入力シフトレジスタの１つのセルから、ストレージシフトレジスタの対応する行の第１のセルへ、信号を転送するステップと、（３）ストレージシフトレジスタの少なくとも１つの行に対して、ストレージシフトレジスタの行の最後のセルから、出力シフトレジスタの対応するセルへ、信号を転送するステップと、（４）出力シフトレジスタから、第１のストレージアレイの出力シフトレジスタの第１のセルへ、信号を転送するステップと、を備える。

第１のストレージアレイを含むピクセルセンサ素子は、入力シフトレジスタに相関する信号転送領域から遠ざかる第１の方向へ、信号をシフトするように第１のストレージアレイの入力シフトレジスタを制御するように、構成することができる。ピクセルセンサ素子は、さらに出力シフトレジスタに相関する信号読取領域に向かう第２の方向へ、信号をシフトするように第１のストレージアレイの出力シフトレジスタを制御するように、さらに構成することができる。第２のストレージアレイを含むピクセルセンサ素子は、第１の方向に信号をシフトするように、第２のストレージアレイの入力シフトレジスタを制御するように、構成することができる。すなわち、入力シフトレジスタに相関する信号転送領域へ向かう方向。ピクセルセンサ素子は、さらに第２の方向に信号をシフトするように、第２のストレージアレイの出力シフトレジスタを制御するように、構成することができる。すなわち、出力シフトレジスタに相関する信号読取領域から遠ざかる方向。

このように、第２のストレージアレイを含むピクセルセンサ素子は、第２のストレージアレイの入力シフトレジスタと出力シフトレジスタが、信号を転送する方向を逆にするように制御される。（１）は、入力シフトレジスタがフルになるまで実行することができ、（２）は、入力シフトレジスタがフルになることに応答して実行することができる。（２）は、ストレージシフトレジスタがフルになるまで実行することができ、（３）は、ストレージシフトレジスタがフルになることに応答して実行することができる。（４）は、出力シフトレジスタが、空になるまで実行することができる。

この発明のいくつかの好適実施形態が、図示および記述されるけれども、当業者には、添付されたクレームに定義されるように、この発明の範囲から逸脱することなく種々の変更および変形が、実施可能であることは理解されるであろう。この発明のより良き理解のために、およびこの発明の実施形態がどのように実施され得るかを示すためにここで、単なる例として、添付の概略図を参照する。

図１は、既存のイメージセンサに従うピクセルセンサ素子の概略図を示す。 図２は、第１の態様に従うピクセルセンサ素子の概略図を示す。 図３は、第１の態様に従うピクセルセンサ素子の他の概略図を示す。 図４は、さらに第１の態様に従うピクセルセンサ素子の他の概略図を示す。 図５は、第１の態様に従うピクセルセンサ素子のさらに他の概略図を示す。 図６は、第１の態様に従うピクセルセンサ素子のさらに他の概略図を示す。 図７は、第１の態様に従うピクセルセンサ素子のさらに他の概略図を示す。 図８は、第１の態様に従うピクセルセンサ素子のさらに他の概略図を示す。 図９は、第１の態様に従うピクセルセンサ素子のさらに他の概略図を示す。 図１０は、第１の態様に従うピクセルセンサ素子のさらに他の概略図を示す。 図１１は、第１の態様に従うピクセルセンサ素子のさらに他の概略図を示す。 図１２は、第２の態様に従うイメージセンサの概略図を示す。 図１３は、第２の態様に従うイメージセンサの他の概略図を示す。 図１４は、第２の態様に従うイメージセンサのさらに他の概略図を示す。 図１５は、第３の態様に従う撮像装置の概略図を示す。 図１６は、第５の態様に従う方法のフロー図を示す。 図１７は、第６の態様に従う方法のフロー図を示す。 図１８は、第７の態様に従う方法のフロー図を示す。

図２を参照すると、第１の態様に従うピクセルセンサ素子が示され、一般に、参照符号２００で示される。ピクセルセンサ素子２００は、長方形の形状を有し、光に応答して信号を生成するように構成された、中央フォトディテクタ２０１を備える。フォトディテクタ２０１は、単一のフォトディテクタである。ストレージアセンブリは、各々が、一般に参照符号２０５で示される４つのストレージアレイを備えて提供される。ストレージアレイ２０５は、ピクセルセンサ素子２０５の異なる象限に配置される。ここでは、「象限」は、平面がデカルト座標系の軸により分割された４つの領域のいずれかを指す。各ストレージアレイ２０５は、垂直列に構成された、５つのストレージセルを有する入力シフトレジスタ２０７と、各行が、７つのストレージセルを有する、ストレージセルの５つの水平行を有するストレージシフトレジスタ２１１と、垂直列に構成された、５つのストレージセルを有する出力シフトレジスタ２１５を備える。ピクセルセンサ素子２００は、さらに、４つの、独立して駆動可能な信号転送領域２０３を有し、各々は、フォトディテクタ２０１からの信号を、入力シフトレジスタ２０７の１つの第１のセル２１０へ、転送するように構成される。さらに、ピクセルセンサ素子２００は、４つの信号読取領域２１９を有し、各々は、出力シフトレジスタ２１５の１つの最後のセル２１７から、信号を読み取るように構成される。ピクセルセンサ素子２００は、ピクセルの連続するフレームを表す信号が生成され、ストレージアセンブリに記憶される、バーストモードで動作することが可能である。これは、ピクセルセンサ素子２００が、ピクセルデータの連続する１８０（ストレージアセンブリ内のストレージセルの合計数）フレームを表す信号を、高いフレームレートで、キャプチャすることを可能にする。

図３を参照すると、ピクセルデータの第１のフレーム１を表す信号が、キャプチャされるバーストモード動作の第１のステップが示される。ここでは、フォトディテクタ２０１は、光に応答して信号を生成し、左上の象限の信号転送領域２０３は、左上の象限の入力シフトレジスタ２０７の第１のセル２１０へ、信号を転送するように誘導する。図４を参照すると、ピクセルデータの第２のフレーム２を表す信号がキャプチャされる、バーストモード動作の第２のステップが示される。ここでは、フォトディテクタ２０１は、光に応答して信号を生成し、右上の象限の信号転送領域２０３は、入力シフトレジスタ２０７の第１のセル２１０へ信号を転送するように誘導された。図５を参照すると、ピクセルデータの第３のフレーム３を表す信号が、キャプチャされるバースモード動作の第３のステップが示される。ここでは、フォトディテクタ２０１は、光に応答して信号を生成し、右下の象限の信号転送領域２０３は、右下の象限の入力シフトレジスタ２０７の第１のセル２１０へ、信号を転送するように誘導された。

図６を参照すると、ピクセルデータの第４のフレーム４を表す信号がキャプチャされるバーストモード動作の第４のステップが、示される。ここで、フォトディテクタ２０１は、光に応答して信号を生成し、左下の象限の信号転送領域２０３は、左下の象限の入力シフトレジスタ２０７の第１のセル２１０に信号を転送するように誘導される。図７を参照すると、ピクセルデータの第５のフレームを表す信号がキャプチャされるバーストモード動作の第５のステップが示される。ここでは、左上象限の入力シフトレジスタ２０７が、フレームを表す信号を、入力シフトレジスタ２０７内の次のストレージセル２２１へシフトした。フォトディテクタ２０１は、光に応答して（ピクセルデータの第５フレームを表す）信号を生成し、左上の象限の信号転送領域２０３は、信号を、左上の象限の入力シフトレジスタ２０７の第１のセルに転送するように誘導される。図８を参照すると、ピクセルデータの第２０番目のフレームを表す信号がキャプチャされたバーストモード動作の２０番目のステップの結果が示される。ここでは、４つの入力シフトレジスタ２０７のストレージセルのすべてがフルである。ステップ６からステップ２０は、ステップ５と同様に実行され、それにより、信号は入力シフトレジスタ２０７のストレージセルに沿ってシフトされ、信号は、信号転送領域２０３により、入力シフトレジスタ２０７の第１のセル２１０へ転送される。

図９を参照すると、ピクセルデータの２１番目のフレームを表す信号が、キャプチャされるバーストモード動作の２１番目のステップの一部が示される。ここでは、各入力シフトレジスタ２０７の５個のストレージセルのすべてが、記憶した信号を、ストレージシフトレジスタ２１１の各行の第１のセルに転送するように誘導される。このように、入力シフトレジスタ２０７は、フォトディテクタ２０１からの信号を受信することができるように空になる。図１０を参照すると、バーストモード動作の２１番目のステップの他の部分が示される。ここでは、フォトディテクタ２０１は、光に応答して信号が生成され、左上象限の信号転送領域２０３は、左上象限の入力シフトレジスタ２０７の第１のセル２１０へ信号を転送するように誘導された。このように、ピクセルデータの２１番目のフレーム２１がキャプチャされる。

図１１を参照すると、ピクセルデータの２２番目のフレーム２２を表す信号がキャプチャされる、バーストモード動作の２２番目のステップが示される。ここでは、フォトディテクタ２０１は、光に応答して信号を生成し、右上の象限の信号転送領域２０３は、右上の象限の入力シフトレジスタの第１のセル２１０へ、信号を転送するように誘導された。次のステップは、入力シフトレジスタ２０７が信号で充填される、上述の、概略を述べたステップと同様である。入力シフトレジスタ２０７がフルになると、入力シフトレジスタ２０７に記憶された信号が、ストレージシフトレジスタ２１１の各行の第１のストレージセルに転送することができるように、信号がストレージシフトレジスタ２１１の行に沿ってシフトされる。

バーストモード動作のステップ１６０の後、ピクセルデータの１６０フレームを表す１６０の信号がキャプチャされ、ストレージシフトレジスタ２１１と入力シフトレジスタ２０７に記憶された。ストレージシフトレジスタ２１１と入力シフトレジスタ２０７は、従ってすべてフルになる。バーストモード動作のステップ１６１の期間、ストレージシフトレジスタ２１１の各行の最後のセルに記憶された信号は、出力シフトレジスタ２１５に転送される。信号は、次にストレージシフトレジスタ２１１の各行の第１のセルが、フリーになるまでストレージシフトレジスタ２１１の行に沿ってシフトされる。次に、入力シフトレジスタ２０７に記憶された信号は、図９に示す２１番目のステップ同様に、ストレージシフトレジスタ２１１の各行の第１のセルに転送される。次に、バーストモード動作のステップ１６１乃至１８０の期間に、入力シフトレジスタ２０７は、ステップ１乃至２０と同様の方法で信号が充填されるので最後の信号２０が、キャプチャされる。

バーストモード動作の終わりで、ピクセルデータの１８０フレームは、キャプチャされ、ストレージアセンブリに記憶される。信号は、即ストレージアセンブリから読み出すことができる。信号は、また、信号を読み取るためのトリガが、受信されるまでストレージアセンブリに記憶することもできる。次に信号読取領域２１９は、出力シフトレジスタ２１５の最後のセル２１７から記憶された信号を読み取るように動作することができる。信号が、信号読取領域２１９により読取られると、信号は、別の信号が、出力シフトレジスタ２１５の最後のセル２１７にシフトされるように出力シフトレジスタ２１５を介してシフトされる。出力シフトレジスタ２１５が、空になると、ストレージシフトレジスタ２１１の各行の最後のセル内の信号が、出力シフトレジスタ２１５のストレージセルにシフトされる。信号は、次にストレージシフトレジスタ２１１に沿ってシフトされ、入力シフトレジスタ２０７内の信号は、ストレージシフトレジスタ２１１の各行の第１のセルに転送されることが理解されるであろう。この一般的な動作は、ストレージセルのすべてが空になるまで反復される。

ストレージアセンブリ内の信号のキャプチャと記憶は、非常に高いフレームレートで行うことができるけれども、バーストモード動作が完了した後の、ストレージアセンブリからの信号の読取は、ピクセルセンサ素子２００がインストールされた撮像装置の読取回路に適合された、より遅いレートで実行することができる。信号読取領域２１９により読取られた信号は、処理ユニット（図示せず）に供給される。バースト動作モードでは、処理ユニットに供給された信号は、正しい時間的順序にならないであろう。処理ユニットは、信号が正しい時間的順序になるように、信号をソートする。ほとんどの構成では、処理ユニットは、ピクセルセンサ素子２００外部にあり、撮像装置内に組み込まれる。

重要なことに、第１の態様のピクセルセンサ素子２００の場合、入力シフトレジスタ２０７は、信号転送領域２０３からの信号を交互に受信する。各入力シフトレジスタ２０７は、フォトディテクタ２０１のフレームレートの１／４で（なぜならば、４個の入力シフトレジスタ２０７があるので）信号をシフトする必要があるだけである。対照的に、既存のシステムでは、単一の入力シフトレジスタ（図１）は、信号をフレームレートでシフトする必要があった。この結果、各第１の態様の各入力シフトレジスタ２０７は、ピクセルデータのフレームがフォトディテクタ２０１のフレームレートでキャプチャすることを可能にしながら、より低い信号転送レートで動作することが可能である。この低い信号転送レートは、電力消費が低く、入力シフトレジスタにより発生される熱も少ないことを意味する。それゆえ、この構成は、より高いフレームレートが利用される可能性をもたらす。

さらに、ストレージシフトレジスタ２１１は、フレームレートの１／２０で信号を転送する必要があるのみである。何故ならば、各ストレージシフトレジスタ２１１は、入力シフトレジスタ２０７の２０個のストレージセルのすべてがフルになったときのみ信号を転送する必要があるだけだからである。対照的に、既存のシステムでは、単一のストレージシフトレジスタ１１１（図１）は、１つの入力シフトレジスタ１０７が、１０個のストレージセルを有していたので、フレームレートの１／１０で信号をシフトする必要があった。有利なことに、これはさらに、第１の態様のピクセルセンサ素子２００の電力消費をさらに低減する。

さらに、各生成された信号は、信号読取領域２１９に到達するまでに、９乃至１７ストレージセルを介してシフトする必要があるのみである。入力シフトレジスタ２０７の第１のセル２１０から、ストレージシフトレジスタ２１１の第１の行へシフトされる場合、信号は、９個のストレージセルを介してシフトされる。入力シフトレジスタ２０７の最後のセルからストレージシフトレジスタ２１１の最後の行へシフトされる場合、信号は、１７個のストレージセルを介してシフトされる。対照的に、既存のシステムでは、各信号は、読取領域１１９（図１）に到達する前に、２６個のストレージセルを介してシフトしなければならなかった。それゆえ、ピクセルセンサ素子２００は、貧弱な信号転送効率によるラグ量（amount of lag）を低減する。

一例において、フォトディテクタ２０１は、相補型メタルオキサイドセミコンダクタ−ＣＭＯＳ−フォトダイオード２０１である。入力シフトレジスタ２０７、出力シフトレジスタ２１５およびストレージシフトレジスタ２１１は、すべて、各々が、ストレージＣＣＤセルを備えた電荷結合デバイス−ＣＣＤ−である。信号転送領域２０３は、転送ゲート２０３である。この例において、フォトディテクタ２０１により生成された信号は、電荷である。信号読取領域２１９は、各出力シフトレジスタ２１５の最後のセル２１７内の電荷を電圧信号に変換するための電荷−電圧変換器を含む。この例において、ＣＣＤセルは、ＣＭＯＳ製造プロセスの一部として製造される必要があり、このため、ＣＣＤセルを動作する効率性は、標準のＣＣＤ製造プロセスに比べて低減される。これは、理想的な電荷転送効率より少ないため、フレーム間にラグを生じる可能性がある。しかしながら、重要なことに、第１の態様のピクセルセンサ素子２００は、各電荷がシフトされなければならないＣＣＤストレージセルの数を低減することにより、既存のシステム（図１）に比べてラグの量を低減する。

一例において、フォトディテクタ２０１は、毎秒５００万フレームまでのフレームレートで動作し、ピクセルセンサ素子２００は、ピクセルデータの１８０フレームをキャプチャすることができる。次にピクセルデータは、ピクセルセンサ素子がインストールされた撮像装置の読取回路により制限されたレートで読取られ、それは、およそ毎秒１１００フレームである。

第１の態様は、４つのストレージアレイを必要としないことが理解されるであろう。代わりに、任意の数Ｎ（Ｎは２以上）のストレージアレイ２０５、信号転送領域２０３、および信号読取領域２１９は、当業者により適切に提供することができる。これらの構成において、入力シフトレジスタ２０７は、フレームレートの１／Ｎで信号をシフトする必要があるであろう。４である数Ｎは、低減された信号転送速度の観点から特に有利な構成として識別された。これは、以下に詳細に記載するように、異なるピクセルセンサ素子２００から隣接ストレージアレイのペアを連結するのに使用することができるためである。第１の態様は、ストレージアレイ２０５が、ピクセルセンサ素子２００の異なる象限に位置する必要がないことが理解されよう。代わりに、任意の構成のストレージアレイ２０５が、当業者により適切に使用することができる。

さらに、第１の態様は、入力シフトレジスタ２０７と出力シフトレジスタ２１５が、列に配列された５個のストレージセルを有する必要がないことを理解するであろう。そのかわり、任意の数Ｍ（Ｍは１以上）のストレージセルを提供することができる。さらに、第１の態様は、ストレージシフトレジスタ２１が、７ストレージセルの５行を有する必要がない。代わりに、任意の数Ｐ（Ｐは１以上）のＭ行のストレージセルを提供することができる。数ＭとＰは、当業者が、製造プロセスにおける配列の制約を考慮して、ストレージアレイ２０５をピクセルセンサ素子２００内に便宜的に適合させることができるように選択することができる。より大きなピクセルエリアは、ＭとＰをより大きくなるように選択できることを意味する。

図１２を参照すると、参照符号３００により一般的に示される、第２の態様に従うイメージセンサが示される。イメージセンサ３００は、行および列のアレイに配列された第１の態様に従う６個のピクセルセンサ素子２００を有する。２つの列に配列されたピクセルセンサ素子２００の３つの行がある。この構成は、また、３つの行のフォトディテクタ２０１、すなわち、中央行３０１、上部行３０３、および下部行３０５を形成すると考えることもできる。ストレージアレイ２０５は、フォトディテクタ２０１間の隣接する行のペアに構成される。フォトディテクタ２０１の上部行３０３と中央行３０１間に、隣接行３０７の上部ペアがあり、フォトディテクタ２０１の中央行３０１と下部行３０３間に隣接行３０９の下部ペアがある。ストレージアレイ２０５の最上行３１３および最下行３１５は、フォトディテクタ２０１の行３０１、３０３および３０５間に配列されず、代わりに、イメージセンサ３００の境界を定義する。

イメージセンサ３００は、各ピクセルセンサ素子２００が生成された画像の１ピクセルに対するピクセルデータをキャプチャするように撮像するために使用される。バーストモード動作では、各ピクセルセンサ素子２００は、ピクセルデータの１８０フレームをキャプチャするために、同時に駆動することができる。図１２のイメージセンサは、非常に小さな数のピクセルセンサ素子２００の場合の例示に過ぎないことが理解されるであろう。有用なイメージセンサ３００は、行と列のアレイに構成された、少なくとも５０万ピクセルセンサ素子のオーダーを有することが、期待されるであろう。動作原理は、図１２で概説したものと同じである。

図１３を参照すると、入力シフトレジスタ２０７と出力シフトレジスタ２１５のいくつかが、図１２のものとは異なる方向に、駆動される、図１２のイメージセンサ３００の構成を示す。ここでは、隣接行３０７の第１の上部ペアの各ストレージアレイ２０５は、隣接行３０７の第２の上部ペアの隣接ストレージアレイ２０５に、動作可能に接続して、ストレージアレイ３１７のペアを形成する。さらに、隣接行３０９の第１の下部ペアの各ストレージアレイ２０５は、隣接行３０９の第２の下部ペアの隣接ストレージアレイ２０５に、動作可能に接続されて、ペアのストレージアレイ３１７を形成する。このように、フォトディテクタ３０１の３つの行３０１、３０３、３０５間に配列された、８つのペアのストレージアレイ３１７がある。各ペアのストレージアレイ３１７では、２つのストレージアレイ２０５の入力シフトレジタ２０７は、互いに動作可能に接続され、２つのストレージアレイ２０５の出力シフトレジスタ２１５は、動作可能に互いに接続される。

図１３に示す構成では、各ストレージアレイ３１７のペアに対して、入力シフトレジスタ２０７は、第１の方向に、信号を転送するように駆動され、出力シフトレジスタ２１５は、第１の方向とは逆の第２の方向に、信号を転送するように駆動される。これは、入力シフトレジスタ２０７と出力シフトレジスタ２１５の半分の信号転送は、図１２の構成に比べて逆であることを意味する。各ストレージアレイペア３１７は、それゆえ、垂直列に１０個のストレージセルが配列された入力シフトレジスタと出力シフトレジスタと、各行が７個のストレージセルを有する、１０行のストレージセルを有するストレージシフトレジスタとを有する単一ストレージアレイとして動作するように構成される。このように、ペアのストレージアレイ３１７は、イメージセンサ３００内のピクセルセンサ素子２００のいくつかのストレージキャパシティを増加するために使用することができる。

図１３の構成では、中央行３１０のフォトディテクタ２０１は、光に応答して信号を生成するように活性化され、一方上部行３０３と下部行３０５のフォトディテクタ２０１は活性化されない。各ペアのストレージアレイ３１７の場合、上部行３０３と下部行３０５のフォトディテクタ２０１に関連づけられた入力シフトレジスタ２０７は、図１２に示す構成とは逆の方向に駆動される。これは、上部行３０３と下部行３０５のフォトディテクタ２０１に関連つけられたこれらの入力シフトレジスタ２０７は、中央行３０１のフォトディテクタ２０１に関連づけられた入力シフトレジスタ２０７から信号を受信するように構成されることを意味する。上部行３０３と下部行３０５のフォトディテクタ２０１に関連づけられた出力シフトレジスタ２１５も、図１２に示す構成とは、逆の方向に駆動される。これは、上部行３０３と下部行３０５のフォトディテクタ２０１に関連づけられた出力シフトレジスタ２１５が、中央行３０１のフォトディテクタ２０１に関連づけられた出力シフトレジスタ２１５に、信号を転送するように構成されることを意味する。この信号の転送は、図１３に矢印で示される。

この構成では、ペアのストレージアレイ３１７は、中央行３０１のフォトディテクタ２０１の増加したストレージキャパシティとして動作する。それゆえ、中央行の各フォトディテクタ２０１は、フォトディテクタ２０１の周りの異なる象限に構成された４つのペアのストレージアレイ３１７を有する。各ストレージアレイ３１７のペアは、９０のストレージセルを有し、ピクセルデータの９０フレームを表す９０の信号を記憶することができる。合計３６０のストレージセルは、各活性化されたフォトディテクタ２０１の３６０の信号を記憶するように、ペアのストレージアレイ３１７に対して供給される。それゆえ、中央行３１０のフォトディテクタ２０１のストレージキャパシティは、２倍になる。入力シフトレジスタ２０７と出力シフトレジスタ２１５の信号転送レートは、変わらないが、ペアのストレージアレイ３１７のストレージシフトレジスタ２１１の信号転送レートは、フレームレートの１／４０に半減される。これは、フォトディテクタ２０１の行３０３と３０５が、活性化されないので、画像解像度を犠牲にする。

図１３のイメージセンサ３００は、非常に小さな数のピクセルセンサ素子２００を用いた例示に過ぎないことが理解されるであろう。有用なイメージセンサ３００は、行および列のアレイに配列された５０万ピクセセンサ素子２００のオーダーで有することが期待されるであろう。動作原理は、図１３で概説したものと同じである。図１４を参照すると、入力シフトレジスタ２０７と出力シフトレジスタ２１５のいくつかが、図１２および１３とは、異なる方向に駆動される、図１２のイメージセンサ３００の他の構成が示される。ここでは、８つのペアのストレージアレイ３１７が、フォトディテクタ２０１の行３０１、３０３、３０５の間に形成される。隣接行３０７のペアの各ストレージアレイ３１７のペアは、隣接行３０７のペアにおける隣接するストレージアレイ３１７のペアの駆動方向とは異なる方向に駆動される。さらに、隣接行３０９ペアの各ストレージアレイ３１７のペアは、隣接行３０９のペアの隣接するストレージアレイ３１７のペアの駆動方向とは、異なる駆動方向に駆動される。それゆえ、隣接するストレージアレイ３１７のペアは、入力シフトレジスタ２０７と出力シフトレジスタ２１５は、互いに反対方向に駆動される。

図１３の構成と異なり、行３０１、３０３、３０５のすべてのフォトディテクタ２０１は、活性化され光に応答して信号を生成する。ストレージアレイ３１７のペアが、概説するように駆動されることにより、中央行３０１のフォトディテクタ２０１は、フォトディテクタ２０１により生成された信号を、記憶するように構成された２つのストレージアレイ３１７のペアを有する。これら２つのストレージアレイ３１７のペアは、フォトディテクタ２０１の周りの左上および右下の象限に構成される。右上３０３のフォトディテクタ２０１は、フォトディテクタ２０１により生成された信号を記憶するように構成された２つのストレージアレイ３１７のペアを有する。これらの２つのストレージアレイ３１７のペアは、フォトディテクタ２０１の周りの左上（図示せず）および右下の象限に構成される。より低い行３０５のフォトディテクタ２０１は、フォトディテクタ２０１により生成された信号を記憶するように構成された、２つのストレージアレイ３１７のペアを有する。これら２つのストレージアレイ３１７のペアは、フォトディテクタ２０１の左上および右下（図示せず）の象限に構成される。

この構成において、２つの転送領域２０３は、各フォトディテクタ２０１の信号を転送するように動作する。それゆえ、入力シフトレジスタ２０７の信号転送レートは、フレームレートの１／２である。この構成は、図１２および１３の駆動構成の電力節約の１／２しか発生しない。しかしながら、この各構成では、各信号は、同じ数のシフトを通ってフォトディテクタ２０１から読取領域へ到達する。すなわち、信号は、ストレージアレイ３１７のペアの１８のストレージセルを介してシフトしなければならない。この構成は、信号毎に、ラグは、同じ方向で、同じ大きさであることを意味する。信号から信号へのラグは、より一貫しているので、訂正は、より容易である。さらに、わずか２つのストレージアレイ３１７のペアが、各フォトディテクタ２０１に対して交互に動作するので、ラグは、４フレームラグではなく、２フレームラグである。

変形した駆動構成では、ストレージアレイ３１７のペアの一方が、ピクセルデータの９０フレームを表す信号を最初に記憶し、その後で、ストレージアレイ３１７のペアの他方が、ピクセルデータの残りの９０フレームを表す信号を記憶する。この構成は、ラグを２フレームラグではなく、１フレームラグに低減するであろう。しかしながら、この構成は、より複雑な駆動方法を必要とする。入力シフトレジスタ２０７の半分は、熱生成レートを増加する可能性のあるフレームレートで、信号をシフトするように駆動され、入力シフトレジスタ２０７の残りの半分は、アイドル状態のままである。

図１４のイメージセンサ３００は、非常に小さな数のピクセルセンサ素子２００を有した例示に過ぎないことが理解されるであろう。有用なイメージセンサ３００は、行および列のアレイに構成された５０万ピクセルセンサ素子２００のオーダーを有することが期待される。動作原理は、図１４で概説したものと同じである。図１２、１３、１４に示す各構成に対するイメージセンサ３００の構成は、入力シフトレジスタ２０７と出力シフトレジスタ２１５のいくつかが、信号を転送する方向が異なるという唯一の違いを除いて同じである。言い換えれば、単一のイメージセンサ３００は、単に入力シフトレジスタ２０７と出力シフトレジスタ２１５のいくつかが、駆動される方向を変えることにより図１２、１３、１４に示される方法で動作することが可能である。これは、ピクセルセンサ素子２００のアーキテクチャの多様性を強調する。

図１５を参照すると、一般に、参照符号４００で示される第３の態様に従う撮像装置が示される。撮像装置４００は、イメージセンサ３００とコントローラ４０１とを備える。コントローラ４０１は、駆動信号をフォトディテクタ２０１（図２）およびピクセルセンサ素子２００のストレージセル（図２）に印加するように動作することができる。このように、コントローラ４０１は、フォトディテクタ２０１のフレームレートとストレージセルの信号転送レートを制御するように動作可能である。例えば、コントローラは、フレームレートの１／４で、信号を転送するように入出力シフトレジスタ２０７、２１５（図２）のストレージセルを制御し、フレームレートの１／２０で信号を転送するようにストレージシフトレジスタ２１１（図２）のストレージセルを制御するように、動作可能である。コントローラ４０１は、さらに、入力シフトレジスタ２０７と出力シフトレジスタ２１５が、信号を転送する方向を制御するように、動作可能である。例えば、コントローラ４０１は、入力シフトレジスタ２０７と出力シフトレジスタ２１５が、図１２、１３および１４に示す駆動構成を達成するために、信号転送の方向を制御するように動作可能である。

図１４において、コントローラ４０１は、撮像装置４００の別個のコンポーネントとして示される。他の例において、コントローラ４０１は、イメージセンサ３００に集積されるか、または各コントローラ４０１が、ピクセルセンサ素子２００の１つに集積された、複数のコントローラ４０１が提供される。図１２に示す駆動構成を達成するために、コントローラ４０１は、同様にすべてのピクセルセンサ素子２００の入力シフトレジスタ２０７と出力シフトレジスタ２１５を駆動する。すなわち、コントローラ４０１は、入力シフトレジスタ２０７に関連づけられた信号転送領域２０３（図２）から遠ざかる方向に信号を転送するように、各入力シフトレジスタ２０７を駆動する。さらに、コントローラ４０１は、出力シフトレジスタ２１５に関連付けられた信号読取領域２１９（図２）に向かう方向へ、信号を転送するように各出力シフトレジスタ２１５を駆動する。

図１３に示す駆動構成を達成するために、コントローラ４０１は、ピクセルセンサ素子２００の半分の入力シフトレジスタ２０７と出力シフトレジスタ２１５の駆動方向を逆にする。特に、コントローラ４０１は、イメージセンサ３００内のピクセルセンサ素子２００の一行置きの行の駆動方向を逆にする。駆動方向を逆にしたピクセルセンサ素子の行の場合、フォトディテクタ２０１は、光に応答して信号を生成するように活性化されない。この構成により、イメージセンサ３００内のピクセルセンサ素子２００の一行置きの入力シフトレジスタ２０７は、入力シフトレジスタ２０７に関連づけられた信号転送領域２０３の方向へ信号を転送する。さらに、イメージセンサ３００内のピクセルセンサ素子２００の一行置きの出力シフトレジスタ２１５は、出力シフトレジスタ２１５に関連付けられた信号読取領域２１９から遠ざかる方向に、それらの信号を転送する。

図１４に示す駆動方向を達成するために、コントローラ４０１は、ピクセルセンサ素子２００の半分の入力シフトレジスタ２０７と出力シフトレジスタ２１５の駆動方向を逆にする。コントローラ４０１は、ストレージアレイ２０５の駆動方向が、隣接するストレージアレイ２０５の駆動方向と異なるように、各ストレージアレイ２０５を駆動するように動作される。この構成では、すべてのフォトディテクタ２０１は、光に応答して信号を生成するように活性化される。

図１６を参照すると、第５の態様に従うピクセル素子２００（図２）を動作させる方法が、示される。４つのストレージアレイ２０５（図２）の各々に関して、方法は、以下のステップを備える。ステップＳ５０１において、信号転送領域２０３（図２）は、フォトディテクタ２０１（図２）からの信号を入力シフトレジスタ２０７（図２）の第１のセル２１０（図２）に転送するように誘導される。結果として、図３乃至７および１０乃至１１に示すように、ピクセルデータのフレームを表す信号は、フォトディテクタ２０１から、入力シフトレジスタ２０７へ転送される。入力シフトレジタ２０７のストレージセルに、従前に記憶された任意の信号は、入力シフトレジスタ２０７に沿って、次のストレージセルに転送される。

ステップＳ５０２において、入力シフトレジスタ２０７の少なくとも１つのセルに関して、入力シフトレジスタ２０７のセルからの信号は、ストレージシフトレジスタ２１１（図２）の対応する行の第１のセルに、転送される。結果として、図８および９に示すように、ピクセルデータのフレームを表す信号は、入力シフトレジスタ２０７からストレージシフトレジスタ２１１に、転送される。ストレージシフトレジスタ２１１の各行に対して、ストレージシフトレジスタ２１１のストレージセルに従前に記憶された任意の信号は、ストレージシフトレジスタ２１１の行の次のストレージセルに、転送される。ステップＳ５０３において、ストレージシフトレジスタ２１１の少なくとも１つのセルに関してストレージシフトレジスタ２１１の行の最後のセルからの信号は、出力シフトレジスタ２１５（図２）の対応するセルに、転送される。この結果、ピクセルデータのフレームを表す信号は、ストレージシフトレジスタ２１１から出力シフトレジスタ２１５へ転送される。

ステップＳ５０４において、信号読取領域２１９（図２）は、出力シフトレジスタ２１５の最後のセル２１７（図２）から信号を読み取るように誘導される。この結果、ピクセルデータのフレームを表す信号は、ピクセルセンサ素子２００から読取られ、画像を生成するために使用することができる。図３乃至１１に示すバーストモード動作において、ステップＳ５０１は、入力シフトレジスタ２０７が、フルになるまで実行され、従って、ステップＳ５０２は、入力シフトレジスタ２０７がフルになることに応答して実行される。連続動作モードにおいて、これは必要ないので、信号が転送される前に、入力シフトレジスタ２０７が、フルになるのを待つ必要はない。

図３乃至１１に示すバーストモード動作において、ステップ５０２は、ストレージシフトレジスタ２１１がフルになるまで実行され、従って、ストレージシフトレジスタ２１１が、フルになることに応答してステップＳ５０３が、実行される。連続モード動作では、これは必要ないので、信号が転送される前に、ストレージシフトレジスタ２１１がフルになるのを待つ必要はない。

図３乃至１１に示すバーストモード動作において、一例において、ステップ５０４は、ストレージアレイ２０５がフルになるときのみ実行され、次にステップＳ５０４は、ストレージアレイ２０５が空になるまで反復して実行される。他の例において、読取領域２１９は、入力／出力シフトレジスタ２０７、２１５の各シフトに対して駆動され、出力シフトレジスタ２１５における暗電流の累積を最小にする。言い換えれば、読取領域２１９は、フレーレートの１／Ｎで駆動される。連続動作モードにおいて、これは必要ではなく、信号が読み取られる前に、ストレージアレイ２０５がフルになるのを待つ必要はない。

ステップＳ５０１は、信号がフレームレートの１／４で入力シフトレジスタ２０７の第１のセル２１０に転送されるように、４つのストレージアレイ２０５の各々に関してシーケンシャルに実行される。ステップＳ５０４は、また４つのストレージアレイ２０５の各々に対してシーケンシャルに実行される。ステップＳ５０２は、また４つのストレージアレイ２０５の各々に対して、実質的に同時に実行される。ステップＳ５０３は、また、４つのストレージアレイ２０５の各々に対して実質的に同時に実行される。ステップＳ５０１とＳ５０２は、フレームレート×１／２０で実行される。

図１７を参照すると、図１２に示すように、そして第６の態様に従って、イメージセンサ３００を動作する方法が示される。ステップＳ６０１において、第５の態様に従う方法が、イメージセンサ３００（図２）の各ピクセルセンサ素子２００（図２）に対して実行される。ステップＳ６０２において、各ピクセルセンサ素子２００の信号読取領域２１９（図２）により提供された結果として生じた信号は、イメージを生成するために使用される。特に、各信号読取領域２１９により読取られた信号は、処理ユニット（図示せず）に提供され、そこで信号データを処理してイメージを生成する。

図１８を参照すると、図１３に示され、第７の態様に従うイメージセンサ３００を動作する方法が示される。この方法は、ストレージアレイ３１７（図１３）の各ペアに対して実行される以下のステップを備える。ステップＳ７０１において、ストレージアレイ３１７のペアの第１のストレージアレイ２０５（図２）を含むピクセルセンサ素子２００（図２）は、第５の態様に従うステップを実行するように制御される。ピクセルセンサ素子２００は、ストレージアレイ３１７のペアの第２のストレージアレイ２０５は、以下のステップを実行するように制御される。ステップＳ７０２において、入力シフトレジスタ２０７（図２）は、第１のストレージアレイ２０５の入力シフトレジスタ２０７の最後のセルからの信号を受信する。ステップ７０３において、入力シフトレジスタ２０７の少なくとも１つのセルに関して、信号は、入力シフトレジスタ２０７のセルから、ストレージシフトレジスタ２１１の対応する行の第１のセルに転送される。ステップＳ７０４において、ストレージシフトレジスタ２１１は、少なくとも１つの行の場合、信号は、ストレージシフトレジスタの行の最後のセルから出力シフトレジスタ２１５（図２）の対応するセルに転送される。ステップＳ７０５において、信号は、出力シフトレジスタ２１５から、第１のストレージアレイ２０５の出力シフトレジスタ２１５へ転送される。

第１のストレージアレイ２０５を含むピクセルセンサ素子２００は、それゆえ、第１のストレージアレイ２０５の入力シフトレジスタ２０７を制御して入力シフトレジスタ２０７に関連づけられた信号転送領域２０３（図２）から遠ざかる方向に、信号をシフトする。ピクセルセンサ素子２００は、さらに第１のストレージアレイ２０５の出力シフトレジスタ２１５を制御して出力シフトレジスタ２１５に関連する信号読取領域２１９（図２）に向かう第２の方向に信号をシフトするように構成される。第２のストレージアレイ２０５を含むピクセルセンサ素子２００は、それゆえ第２のストレージアレイ２０５の入力シフトレジスタ２０７を制御して第１の方向に信号をシフトする。すなわち、入力シフトレジスタ２０７に関連した信号転送領域２０４に向かう方向である。

ピクセルセンサ素子２００はさらに、第２のストレージアレイ２０５の出力シフトレジスタ２１５を制御して、信号を第２の方向へ、シフトするように構成される。すなわち、出力シフトレジスタ２０５に関連した信号読取領域２１９から遠ざかる方向である。このように、第２のストレージアレイ２０５を含むピクセルセンサ素子２００は、第２のストレージアレイ２０５の入力シフトレジスタ２０７と出力シフトレジスタ２１５が、信号を転送する方向を、逆にするように制御される。ステップＳ７０２は、入力シフトレジスタ２０７がフルになるまで実行され、従って、ステップＳ７０３は、入力シフトレジスタ２０７が、フルになることに応答して実行される。ステップＳ７０３は、ストレージシフトレジスタ２１１がフルになるまで実行され、従って、ステップＳ７０４は、ストレージシフトレジスタ２１１がフルになることに応答して実行される。ステップＳ７０４は、出力シフトレジスタ２１５が空になるまで実行される。第７の態様に従う方法は、また図１４に示す駆動構成を達成するように実行することができる。

上述した実施形態の多くの変形例は、添付された特許請求の範囲に定義された発明の範囲から逸脱することなく実施可能であることは理解されるであろう。たとえば、フォトディテクタ２０１は、電荷の代わりに、電圧または電流信号を生成することができる。数Ｎは、２であり得る。数Ｍは、８であり、数Ｐは、７であり得る。数Ｍは、７であり、数Ｐは、５であり得る。記載し図示した実施形態は、例示であり特性を限定するものではないと考えるべきであり、好適な実施形態について説明および図示したに過ぎず、特許請求の範囲で定義したこの発明の範囲内に入るすべての変更および変形は、保護されることが望ましい。明細書中の「好適（preferable）」、「好適（preferably）」、「好適（preferred）」、あるいは、「より好適（more preferred）」は、そのように記載した特徴が望ましいことを示唆するものであるが、しかしながら、必ずしも必要なものではなく、そのような特徴を欠落した実施形態は、特許請求の範囲で定義した発明の範囲内であるとして考えることが理解されるべきである。

特許請求の範囲に関連して、「１つ（"a"）」、「１つ"an”)」、「少なくとも１つ」、または「少なくとも一部分」のような言葉を用いて、特徴の前書きを行う場合、特許請求の範囲において、そうではないと明記しない限り、そのような特徴を１つのみに限定することを意図しないことを意図している。「少なくとも一部」および／または「一部」が使用される場合、アイテムは、そうではないことを特に明記しない限り、一部および／または全体を含むことができる。要約すると、フォトディテクタと、各々が、列に配列されたＭ個のストレージセルを備えた入力シフトレジスタと出力シフトレジスタと、各々の行が、入力シフトレジスタから出力シフトレジスタへ信号を転送するために構成された、Ｐ個のストレージセルを備える、Ｍ個の行のストレージセルを有するストレージシフトレジスタを有する、Ｎ個のストレージアレイを有するストレージアセンブリを含むピクセルセンサ素子が提供される。Ｎ個の、独立して駆動可能な信号転送領域は、各々がフォトディテクタからの信号を入力シフトレジスタ（２０７）のそれぞれのレジスタの１つの第１のセルへ転送するように誘導することができる。Ｎ個の信号読取領域は、各々が、出力シフトレジスタのそれぞれのレジスタの最後のセルから、信号を読むように誘導可能である。Ｎは２以上である。Ｍは１以上である。Ｐは１以上である。

イメージセンサ、撮像装置、ストレージアセンブリ、および方法も提供される。本出願に関連して本明細書と同時または以前に提出され、本明細書で公に閲覧できるすべての論文および文献に注意が向けられ、そのようなすべての論文および文献の内容は、参照することによりここに組み込まれる。（任意の添付クレームおよび図面を含む）この明細書に開示された特徴のすべて、及び／またはそのように開示された任意の方法またはプロセスのステップのすべては、そのような特徴の少なくともいくつかおよび／またはステップが相互に排他的である組み合わせを除いて、任意の組み合わせで、組み合わせることができる。（任意の添付クレームおよび図面を含む）明細書に開示された各特徴は、そうでないと特に明記されない限り、同じ、等価、または類似の機能を果たす代替特徴により交換可能である。したがって、そうでないと明示しない限り、開示された各特徴は、一般的な一連の等価な、または類似の特徴の一例に過ぎない。この発明は、上述した実施例（複数の場合もある）の詳細に制限されない。この発明は、（任意の添付したクレーム、要約および図面を含む）この明細書に開示された特徴の任意の新規な特徴、または任意の新規な組み合わせに及ぶか、または、そのように開示された任意の方法またはプロセスのステップの任意の新規なステップ、または任意の新規なステップの組み合わせに及ぶ。

Claims (15)

1. ピクセルセンサ素子（２００）に入射する光からの信号の生成のためのピクセルセンサ素子（２００）において、
   光に応答して信号を生成するように構成されたフォトディテクタ（２０１）と、
   Ｎ個（Ｎは２以上）のストレージアレイ（２０５）を備えるストレージアセンブリであって、各ストレージアレイ（２０５）は、
   各々が、列に配列されたＭ個（Ｍは１以上）のストレージセルを備えた入力シフトレジスタ（２０７）と出力シフトレジスタ（２１５）と、
   各行がＰ個（Ｐは１以上）のストレージセルを備え、前記入力シフトレジスタ（２０７）から前記出力シフトレジスタ（２１５）への信号転送のために構成された、Ｍ行のストレージセルを備えたストレージシフトレジスタ（２１１）と、
   各々が、前記フォトディテクタ（２０１）から前記入力シフトレジスタ（２０７）群のそれぞれの入力シフトレジスタの１つの第１のセル（２０１）へ、前記信号を転送するように誘導可能（inducable）であるように構成された、Ｎ個の、独立して駆動可能な信号転送領域（２０３）群と、
   前記出力シフトレジスタ群（２１５）のそれぞれの出力レジスタの最後のセル（２１７）から、前記信号を読むように誘導可能であるように構成された、Ｎ個の信号読取領域群（２１９）とを備え、
   前記フォトディテクタ（２０１）は、単一のフォトディテクタ（２０１）であって、前記Ｎ個の信号転送領域群（２０３）は、前記単一のフォトディテクタ（２０１）からの信号を転送するように、誘導可能であるように構成されることを特徴とする、ピクセルセンサ素子（２００）。
2. Ｎは、４であり、前記フォトディテクタ（２０１）は、前記ピクセルセンサ素子（２００）の中央領域に配置され、前記４個のストレージアレイ（２０５）は、前記フォトディテクタ（２０１）の周りに対称的に配置される、請求項１に記載のピクセルセンサ素子（２００）。
3. 前記ピクセルセンサ素子（２００）は、正方形または長方形の形状であり、前記４個のストレージアレイ（２０５）は、前記ピクセルセンサ素子（２００）の異なる象限に配置される、請求項２に記載のピクセルセンサ素子（２００）。
4. 前記フォトディテクタ（２０１）は、光に応答して電荷を生成するように構成され、前記入力シフトレジスタ（２０７）、前記出力シフトレジスタ（２１５）、前記ストレージシフトレジスタ（２１１）は、電荷結合素子（ＣＣＤ）シフトレジスタであり、前記信号読取領域群（２１９）は、前記出力シフトレジスタ（２１５）から読まれた電荷を変換して電圧または電流信号を生成するように構成される、請求項１乃至３のいずれか一項に記載のピクセルセンサ素子（２００）。
5. 前記ピクセルセンサ素子（２００）は、行（３０１、３０３、３０５）に配列されたフォトディテクタ（２０１）を備えた行および列のアレイに構成され、前記フォトディテクタ（２０１）の前記行（３０２１、３０３、３０５）間の隣接する行（３０７、３０９）のペアに構成されたストレージアレイ（２０５）を備える、請求項１乃至４のいずれか一項に記載のイメージセンサ（３００）。
6. ストレージアレイ（２０５）の隣接する行（３０７、３０９）の各ペアに対して、前記隣接する行（３０７、３０９）の第１のペアの各ストレージアレイ（２０５）は、前記隣接する行（３０７、３０９）のペアの第２の隣接するストレージアレイ（２０５）に動作可能に接続されてストレージアレイ（３１７）のペアを形成し、それにより、各ペアのストレージアレイ（３１７）は、列に配列された２Ｍのストレージセルを有する入力シフトレジスタと出力シフトレジスタと、各行がＰ個のストレージセルを有する２Ｍ行のストレージセルを備えたストレージシフトレジスタを有する単一ストレージアレイとして動作するように構成可能である、請求項５に記載のイメージセンサ（３００）。
7. 請求項５または請求項６に記載したイメージセンサ（３００）と、前記フォトディテクタ（２０１）のフレームレートと、前記ストレージセルの信号転送レートを制御するように、前記フォトディテクタ（２０１）と、前記ピクセルセンサ素子（２００）のストレージセルに、駆動信号を印加するように動作可能なコントローラ（４０１）と、を備え、前記コントローラ（４０１）は、前記フォトディテクタ（２０１）の前記フレームレートの１／Ｎで、信号を転送するように前記入力シフトレジスタ（２０７）の前記ストレージセルを制御するように、動作可能であり、前記コントローラ（４０１）は、前記フォトディテクタ（２０１）の前記フレームレートの１／（Ｎ×Ｍ）で信号を転送するように、前記ストレージシフトレジスタ（２１１）の前記ストレージセルを制御するように、動作可能である、撮像装置（４００）。
8. 請求項１乃至４のいずれか一項に記載のピクセル素子を動作する方法において、前記方法は、各ストレージアレイに対して、
   （１）前記フォトディテクタから、前記入力シフトレジスタ（Ｓ５０１）の前記第１のセルへ、信号を転送するように、前記信号転送領域を誘導するステップ（S５０１）と、
   （２）前記入力シフトレジスタの少なくとも１つのセルに関して、前記信号を、前記入力シフトレジスタの前記セルから、前記ストレージシフトレジスタの対応する行の第１のセルへ、転送するステップ（S５０２）と、
   （３）前記ストレージシフトレジスタの少なくとも１つの行に関して、前記ストレージシフトレジスタの前記行の最後のセルから、前記出力シフトレジスタの対応するセルへ、前記信号を転送するステップ（Ｓ５０２３）と、
   （４）前記出力シフトレジスタの前記最後のセルから前記信号を読むように、前記信号読取領域を誘導するステップ（S５０４）)と、
   を備えた方法。
9. （１）は、前記入力シフトレジスタが、フルになるまで反復され、および／または（２）は前記入力シフトレジスタが、フルになることに応答して実行される、請求項８に記載の方法。
10. （２）は、前記ストレージシフトレジスタが、フルになるまで反復される、請求項８または９に記載の方法。
11. （３）は、前記ストレージシフトレジスタがフルになることに応答して実行される、請求項８または１０に記載の方法。
12. 前記ストレージアレイは、（１）および／または（４）を実行するようにシーケンシャルに活性化され、及び／または前記ストレージアレイは、（２）及び／または（３）を実行するように、実質的に同時に活性化される、請求項８乃至１１のいずれか一項に記載の方法。
13. （１）は、前記フォトディテクタのフレームレートの１／Ｎで実行され、（２）および（３）は、前記フォトディテクタの前記フレームレートの１／（Ｎ×Ｍ）で実行される、請求項８乃至１２のいずれか一項に記載の方法。
14. 請求項５に記載のイメージセンサを動作させる方法において、前記方法は、
    請求項８乃至１３のいずれかの方法を実行するように、前記ピクセルセンサ素子の各々を制御するステップ（Ｓ６０１）と、
    各ピクセルセンサ素子の前記信号読取領域により提供される前記信号を用いて、イメージを生成するステップ（Ｓ６０２）と、を備えた、請求項５に記載の方法。
15. 請求項６に記載したイメージセンサを動作させる方法において、前記方法は、各ペアのストレージアレイに関して、
    請求項８乃至１３のいずれかの方法を実行するように、前記ペアのストレージアレイの第１のストレージアレイを含むピクセルセンサ素子を制御するステップ（Ｓ７０１）と、
    前記第２のストレージアレイに関して、前記ペアのストレージアレイの第２のストレージアレイを含むピクセルセンサ素子を制御するステップと、
    （１）前記入力シフトレジスタにおいて、前記第１のストレージアレイの、前記入力シフトレジスタの最後のセルから、信号を受信するステップ（Ｓ７０２）と、
    （２）前記入力シフトレジスタの少なくとも１つのセルに関して、前記入力シフトレジスタの前記セルから、前記ストレージシフトレジスタの対応する行の第１のセルへ、信号を転送するステップ（S７０３）と、
    （３）前記ストレージシフトレジスタの少なくとも１つの行に関して、前記ストレージシフトレジスタの前記行の最後のセルから、前記出力シフトレジスタの対応するセルへ、信号を転送するステップ（Ｓ７０４）と、
    （４）前記出力シフトレジスタから、前記第１のストレージアレイの前記出力シフトレジスタの第１のセルへ、信号を転送するステップ（S７０５）と、
    を備えた、請求項６に記載の方法。

Images