JP6742564B2 - リミッタ回路 - Google Patents
リミッタ回路 Download PDFInfo
- Publication number
- JP6742564B2 JP6742564B2 JP2020516991A JP2020516991A JP6742564B2 JP 6742564 B2 JP6742564 B2 JP 6742564B2 JP 2020516991 A JP2020516991 A JP 2020516991A JP 2020516991 A JP2020516991 A JP 2020516991A JP 6742564 B2 JP6742564 B2 JP 6742564B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- inductor
- limiter circuit
- electromagnetic field
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008878 coupling Effects 0.000 claims description 40
- 238000010168 coupling process Methods 0.000 claims description 40
- 238000005859 coupling reaction Methods 0.000 claims description 40
- 230000005672 electromagnetic field Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
実施の形態1.
図1は、本実施の形態によるリミッタ回路を示す構成図である。図1に示すリミッタ回路は、入力端子1、出力端子2、容量素子3、第一のインダクタ4、第一及び第二のダイオード5,6からなるアンチパラレルダイオードペア、第二のインダクタ7、を備える。
第一及び第二のダイオード5,6は低入力電力時においてはオフであるため容量となり、寄生容量5bで表される。第一のインダクタ4の一部と第一のダイオード5または第二のダイオード6が電磁界結合による結合容量5aを形成する。インダクタ4aとインダクタ4bは第一のインダクタ4の一部を表している。インダクタ4aの一端は容量素子3に接続され、他端はインダクタ4b及び結合容量5aと接続される。結合容量5aの他端は接地される。インダクタ4bの他端は寄生容量5bと第二のインダクタ7に接続される。
高入力電力時においては、第一及び第二のダイオード5,6はオンであるため、寄生抵抗5cで表される。インダクタ4aの一端は容量素子3に接続され、他端はインダクタ4b及び結合容量5aと接続される。結合容量5aの他端は接地される。インダクタ4bの他端は寄生抵抗5cと第二のインダクタ7に接続される。
最初に低入力電力時の動作について説明する。低入力電力時においては、第一及び第二のダイオード5,6はオフ状態であるため、寄生容量5bとみなせる(図2及び図3参照)。
高周波信号は入力端子1から与えられる。このとき、容量素子3により直流成分は流入しない。結合容量5aは、設定周波数帯域より高い周波数で十分に低いインピーダンスとなるため、高域遮断フィルタとして動作する。設定周波数帯域においては、結合容量5aのインピーダンスは十分に大きく、開放とみなせる。このとき、図2及び図3の等価回路は、容量素子3、インダクタ4a,4b、寄生容量5b、第二のインダクタ7により帯域通過フィルタとみなせる。図6に、低入力電力時の動作におけるリミッタ回路の通過特性の周波数特性を示す。実線で示す特性601が実施の形態1のリミッタ回路の特性であり、破線で示す特性602が従来のリミッタ回路の特性である。実施の形態1のリミッタ回路では、高域遮断フィルタと帯域通過フィルタの減衰特性により、急峻な遮断特性を得ることができる。
寄生抵抗5cを十分に小さな抵抗値とすることで、反射係数が大きい低インピーダンスな回路として動作する。そのため、入力端子1に与えられた信号は寄生抵抗5cにて反射されて、出力端子2には到達しない。第一及び第二のダイオード5,6は高入力電力時において反射回路となるため、リミッタ回路として動作する。また、結合容量5aにより高域遮断特性を有する。
実施の形態2は、実施の形態1の構成に加えて、アンチパラレルダイオードペアと第二のインダクタ7とを電磁界結合させた例である。
図7に実施の形態2のリミッタ回路を示す。基本的な構成は図1に示した実施の形態1と同様であるが、第一のダイオード5及び第二のダイオード6からなるアンチパラレルダイオードペアのうち、第一のインダクタ4と電磁界結合の関係にないダイオードと第二のインダクタ7とが電磁界結合している。その他の部分は図1の構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。
第二のインダクタ7の一部と第一のダイオード5及び第二のダイオード6のうち第一のインダクタ4と電磁界結合の関係にない方のダイオードが電磁界結合による結合容量5dを形成する。これらの図において、インダクタ7a,7bはそれぞれ第二のインダクタ7の一部である。
最初に低入力電力時の動作について説明する。設定周波数帯域より高い周波数ではインダクタ7a,7bと結合容量5dにより、帯域遮断フィルタが形成される。すなわち、インダクタ7bと結合容量5dにより並列LC回路が構成され、この並列LC回路が接地されていることになる。LC回路はその共振周波数において低インピーダンスとなることから、接地に対して低インピーダンスな回路が接続されていることになる。そして、共振周波数に近い周波数の信号はこの低インピーダンス特性により遮断される。また、設定周波数帯域において、結合容量5dは十分に高いインピーダンスであるため開放とみなすことができる。そのため、設定周波数帯域において図8及び図9の等価回路は、容量素子3、インダクタ4a,4b、寄生容量5b、インダクタ7a,7bにより帯域通過フィルタとみなせる。
実施の形態3は、リミッタ回路の具体的な構成例を示すものである。図12に実施の形態3のリミッタ回路における要部の構成を示す。また、図13に要部の断面図を示す。
実施の形態3のリミッタ回路では、ダイオードを電界効果トランジスタで構成し、容量素子と第一及び第二のインダクタのうち少なくともいずれかのインダクタを同一半導体基板上に形成する。図12及び図13において、インダクタ40は実施の形態1及び2の第一のインダクタ4に対応し、ダイオード50は実施の形態1及び2の第一のダイオード5に対応している。インダクタ40はスパイラル形状の伝送線路で形成される。ダイオード50はゲート電極とソース電極から成り、ソース電極はビア51を介して接地される。なお、図12及び図13では、容量素子3に対応した構成の図示は省略している。図12において、電流40aはインダクタ40に流れる電流とその向き、電流50aはダイオード50のソース電極に流れる電流とその向きを表す。
インダクタ40に流れる電流40aと、ダイオード50のソース電極に流れる電流50aの流れる向きが、同一方向となるようにインダクタ40とダイオード50を配置する。インダクタ40とダイオード50の距離dが、電界効果トランジスタの基板の厚みtよりも小さくなるようにインダクタ40とダイオード50を配置する。
電流40aと電流50aが同一方向に流れ、ダイオードとインダクタの距離が接地面である基板裏面よりも近いため、高い電磁界結合の効果を得られ、結合容量5aの設計自由度を高めることができる。なお、図12及び図13では、アンチパラレルダイオードペアとして第一のダイオード5に対応したダイオード50を示したが、第二のダイオード6に対応した構成であっても良い。
Claims (3)
- 高周波信号が与えられる入力端子に一端を接続した容量素子と、
前記容量素子の他端に、一端を接続した第一のインダクタと、
前記第一のインダクタの他端にアノードを接続し、カソードを接地した第一のダイオードと、
前記第一のインダクタの他端にカソードを接続し、アノードを接地した第二のダイオードと、
前記第一のインダクタの他端に一端を接続し、他端を接地した第二のインダクタとを備え、
前記第一のインダクタと、前記第一のダイオード及び前記第二のダイオードのうち少なくともいずれか一方とが電磁界結合の関係にあるか、前記第二のインダクタと、前記第一のダイオード及び前記第二のダイオードのうち少なくともいずれか一方とが電磁界結合の関係にあるか、または、前記第一のインダクタと、前記第一のダイオード及び前記第二のダイオードの一方とが電磁界結合の関係にあり、かつ、前記第二のインダクタと、前記第一のダイオード及び前記第二のダイオードのうちの他方とが電磁界結合の関係にあることを特徴とするリミッタ回路。 - 前記第一のダイオードまたは前記第二のダイオードを電界効果トランジスタで形成し、前記容量素子と前記第一または第二のインダクタが、前記第一のダイオードまたは前記第二のダイオードが形成される基板と同一基板上に形成されたことを特徴とする請求項1記載のリミッタ回路。
- 前記第一のダイオードまたは前記第二のダイオードに流れる電流の向きと、前記第一のインダクタまたは前記第二のインダクタに流れる電流の向きが同一方向であり、
かつ、前記第一のダイオードまたは前記第二のダイオードと、前記第一のインダクタまたは前記第二のインダクタの距離が、前記基板の厚みよりも小さいことを特徴とする請求項2記載のリミッタ回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/017433 WO2019211898A1 (ja) | 2018-05-01 | 2018-05-01 | リミッタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6742564B2 true JP6742564B2 (ja) | 2020-08-19 |
JPWO2019211898A1 JPWO2019211898A1 (ja) | 2020-08-27 |
Family
ID=68386345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020516991A Active JP6742564B2 (ja) | 2018-05-01 | 2018-05-01 | リミッタ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11349515B2 (ja) |
JP (1) | JP6742564B2 (ja) |
WO (1) | WO2019211898A1 (ja) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5227987B2 (ja) * | 1971-09-16 | 1977-07-23 | ||
JPS6072307A (ja) * | 1983-09-28 | 1985-04-24 | Toshiba Corp | 注入同期型発振回路 |
JPS61264807A (ja) * | 1985-05-20 | 1986-11-22 | Matsushita Electric Ind Co Ltd | リミツタ回路 |
US4810980A (en) * | 1987-06-04 | 1989-03-07 | Texas Instruments, Inc. | Matched variable attenuation switched limiter |
JPH05235677A (ja) * | 1992-02-21 | 1993-09-10 | Mitsubishi Electric Corp | リミッター回路 |
JP2008022255A (ja) * | 2006-07-12 | 2008-01-31 | Japan Radio Co Ltd | リミッタ回路 |
JP4975119B2 (ja) | 2010-02-02 | 2012-07-11 | 三菱電機株式会社 | リミッタ回路 |
JP5255587B2 (ja) * | 2010-03-25 | 2013-08-07 | 三菱電機株式会社 | リミッタ回路 |
JP2011234110A (ja) * | 2010-04-27 | 2011-11-17 | Mitsubishi Electric Corp | 高周波回路 |
JP2012186723A (ja) * | 2011-03-07 | 2012-09-27 | Mitsubishi Electric Corp | リミッタ回路 |
JP5235031B2 (ja) * | 2011-03-15 | 2013-07-10 | 島田理化工業株式会社 | リミッタ装置、レーダシステム |
US8918068B1 (en) * | 2012-01-12 | 2014-12-23 | Lockheed Martin Corporation | Wide bandwidth RF power limiter |
WO2019211897A1 (ja) * | 2018-05-01 | 2019-11-07 | 三菱電機株式会社 | リミッタ回路 |
-
2018
- 2018-05-01 WO PCT/JP2018/017433 patent/WO2019211898A1/ja active Application Filing
- 2018-05-01 JP JP2020516991A patent/JP6742564B2/ja active Active
-
2020
- 2020-08-25 US US17/002,281 patent/US11349515B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2019211898A1 (ja) | 2019-11-07 |
US20200389199A1 (en) | 2020-12-10 |
US11349515B2 (en) | 2022-05-31 |
JPWO2019211898A1 (ja) | 2020-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10523264B2 (en) | Second order harmonic cancellation for radio frequency front-end switches | |
US7446617B2 (en) | Low power consumption frequency divider circuit | |
JP5828768B2 (ja) | 保護回路 | |
US8823458B2 (en) | Circuit and power amplifier | |
KR102624600B1 (ko) | 스케일러블 rf 튜닝 저잡음 증폭기 | |
US9774310B2 (en) | Common mode noise suppressing device | |
US9196941B2 (en) | Cross-coupled bandpass filter | |
US10110178B2 (en) | Frequency selective isolation circuit and method for suppressing parametric oscillation | |
JP6742564B2 (ja) | リミッタ回路 | |
US10164586B2 (en) | Impedance-matching circuit | |
JP2007166596A (ja) | 高周波スイッチ | |
JP6515493B2 (ja) | 増幅回路の帯域幅を改善するための方法及び回路 | |
JP6884274B2 (ja) | リミッタ回路 | |
JP2007299948A (ja) | 高周波半導体スイッチ | |
JP2014229980A (ja) | 移相回路 | |
JP2012129721A (ja) | 可変減衰器 | |
US10439262B2 (en) | High frequency switch | |
WO2023068127A1 (ja) | 高周波スイッチ | |
JP6173528B1 (ja) | 電力変換器 | |
JP2015104006A (ja) | 負性抵抗生成回路 | |
JP2007274241A (ja) | 高周波スイッチ回路 | |
JP2012186723A (ja) | リミッタ回路 | |
JP2007258763A (ja) | 移相器 | |
JP2003338773A (ja) | 高周波スイッチ回路 | |
JP2007060341A (ja) | 微分負性抵抗素子を用いたジャイレータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200522 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200522 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6742564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |