JP4975119B2 - リミッタ回路 - Google Patents

Description

本発明は、レーダ装置で使用されるリミッタ回路に係わり、更に詳しくはマイクロ波帯で使用するＰＩＮダイオードを用いたリミッタ回路に関するものである。

図１は、一般的なレーダ装置（ここでは、レーダシステムとも称す）の構成を示す図である。
周知のように、レーダ装置（レーダシステム）は、アンテナ１００、送受切替器２００、フィルタ３００、リミッタ回路４００、レーダ受信機（以下、ＲＦ受信機あるいは単に受信機とも称す）５００およびレーダ送信機（以下、ＲＦ送信機あるいは単に送信機とも称す）６００で構成される。
送信機６００は発振器を含んでおり、この発振器の出力はオンおよびオフされて一連のレーダパルスを発する。
このレーダパルスは、送受切替器２００を介してアンテナ１００に供給され、アンテナ１００から目標（図示なし）に向けて送信される。
また、アンテナ１００で受信した目標からの反射波あるいは妨害機（図示なし）から発射される電波は、送受切替２００、フィルタ３００、リミッタ回路４００を介して受信機５００で受信される。

このようなレーダシステムにおいて用いられ受信機（ＲＦ受信機）５００は、高電力のＲＦ（Radio Frequency）信号で破壊する可能性のある低雑音増幅器（ＬＮＡ：Low Noise Amplifier）などの回路素子を一般的に含むことが知られている。
例えば、「送信機から漏れてくるＲＦ信号」や「妨害機から入力される高電力のＲＦ信号」は、高い入射エネルギーレベルを有しているため、受信機５００の回路素子を破壊する可能性があり、受信機５００の回路素子にとっては脅威である。
従って、高い入射エネルギーによって破壊される可能性のある回路素子を有する受信機５００は、高い入射エネルギーから保護する必要があるため、前段にリミッタ回路４００が配置される。

なお、レーダシステムに用いられる送信機の増幅器用素子開発が進み、高い周波数領域においても高出力な送信機の開発が可能となっている。
それに伴い、受信機の構成品である低雑音増幅器（ＬＮＡ）などの回路素子を保護するために、受信機の前段に配置されるリミッタ回路においては、高いエネルギーが入射された際のリーケージ（leakage：漏洩）抑圧特性の向上が必要となる。
また、送信機６００から漏洩する漏洩エネルギー以外にも、アンテナ１００により送信エネルギーが反射され、フィルタ３００やリミッタ回路４００へ入力されるエネルギーもある。
例えば、レーダ装置がアクティブ・フェーズド・アレイ・レーダの場合、最悪ケースを想定すると、アンテナ反射係数が“１”という状態もあり得るため、送信機６００の送信エネルギーが、全てフィルタ３００およびリミッタ回路４００へ入力されるエネルギーとなる場合もある。

更に、妨害機等から入射される「当該レーダ装置が使用する周波数帯域外のエネルギー」が、ＰＩＮダイオードが動作する入射エネルギーより低く、当該レーダ装置が使用する周波数帯域の入射エネルギーと比較して十分に小さくない場合、レーダ受信機の性能が悪化する。

特開２００８−２２２５５公報

高い周波数領域において発生する寄生成分を打消し、リーケージ抑圧性能を向上する「ＰＩＮダイオードを用いたリミッタ回路」として、特許文献１（特開２００８−２２２５５公報）に示されたものがあるが、より高い入射エネルギーに対してリーケージ電力を低減するためには、ＰＩＮダイオードを多段化するか、もしくはＰＩＮダイオード１段当りのリーケージ抑圧特性を向上させる必要がある。
しかし、前者の場合（即ち、ＰＩＮダイオードを多段化する場合）は、低い入射エネルギーの際にはリミッタ回路通過時の通過損失が増加し、受信機の雑音指数を悪化させるため、後者（即ち、ＰＩＮダイオード１段当りのリーケージ抑圧特性を向上させること）を実現する手法が望まれる。
ここで、「ＰＩＮダイオード１段」とは、後述するリミッタ回路の「基本単位」が１段であることを言う。

また、ＰＩＮダイオードが動作する入射エネルギーより低い「使用周波数帯域外のエネルギー」に関しては、リミッタ回路に加え、それとは別にフィルタ特性を有する回路（即ち、フィルタ）を受信機の前段に配置し、使用周波数帯域外のエネルギーを抑圧し、受信機の性能悪化を抑制する構成が一般的に用いられている。
しかし、アンテナ〜受信機の間の構成部品の増加に伴い、通過損失が増加し、受信機の雑音指数を悪化させる。
そのため、「リーケージ抑圧特性」および「フィルタ特性」といった複合的な特性を有するリミッタ回路の開発が望まれる。

本発明は、このような課題を解決するためになされたものであり、「高い入射エネルギーに対してはリーケージ抑圧特性の向上、低い入射エネルギーに対してはフィルタ特性を有する」という「複合的な特性」を有するリミッタ回路を提供することを目的とする。

本発明に係るリミッタ回路は、マイクロ波帯で使用するＰＩＮダイオードを用いたリミッタ回路であって、一端がＲＦ主線路に接続されて寄生成分を打消す第１キャパシタと、上記第１キャパシタの他端とグランド間に直列に接続されたアンチパラレル接続のＰＩＮダイオード接続体とを備え、
上記第１キャパシタと上記ＰＩＮダイオード接続体とで構成される構成体を基本単位構成とし、上記基本単位構成が、上記ＲＦ主線路に配置され第１インダクタと第２キャパシタが直列に接続された整合回路を介して、複数段接続され、
上記ＰＩＮダイオードがオフ状態となる低入射エネルギー時において、帯域抑圧フィルタ特性を有し、
上記ＰＩＮダイオードがオン状態となる高入射エネルギー時において、リーケージ抑圧特性を有するものである。
また、本発明に係るリミッタ回路は、マイクロ波帯で使用するＰＩＮダイオードを用いたリミッタ回路であって、一端がＲＦ主線路に接続されて寄生成分を打消す第１キャパシタと、上記第１キャパシタの他端とグランド間に直列に接続されたアンチパラレル接続のＰＩＮダイオード接続体とを備え、
上記第１キャパシタと上記ＰＩＮダイオード接続体とで構成される構成体を基本単位構成とし、上記基本単位構成が、上記ＲＦ主線路に配置され第２インダクタで構成された整合回路を介して、複数段接続され、
上記ＰＩＮダイオードがオフ状態となる低入射エネルギー時において、低域通過フィルタ特性を有し、
上記ＰＩＮダイオードがオン状態となる高入射エネルギー時において、リーケージ抑圧特性を有するものである。

また、本発明に係るリミッタ回路は、マイクロ波帯で使用するＰＩＮダイオードを用いたリミッタ回路であって、一端がＲＦ主線路に接続され、他端がグランドに接続されたアンチパラレル接続のＰＩＮダイオード接続体と、上記ＲＦ主線路と上記グランド間で、上記ＰＩＮダイオード接続体に並列に接続された第３インダクタとを備え、
上記第３インダクタと上記ＰＩＮダイオード接続体とで構成される構成体を基本単位構成とし、上記基本単位構成は、上記ＲＦ主線路に配置され第４インダクタと第３キャパシタが並列に接続された整合回路を介して複数段接続され、
上記ＰＩＮダイオードがオフ状態となる低入射エネルギー時において、帯域通過フィルタ特性を有し、
上記ＰＩＮダイオードがオン状態となる高入射エネルギー時において、リーケージ抑圧特性を有するものである。
また、本発明に係るリミッタ回路は、マイクロ波帯で使用するＰＩＮダイオードを用いたリミッタ回路であって、一端がＲＦ主線路に接続され、他端がグランドに接続されたアンチパラレル接続のＰＩＮダイオード接続体と、上記ＲＦ主線路と上記グランド間で、上記ＰＩＮダイオード接続体に並列に接続された第３インダクタとを備え、
上記第３インダクタと上記ＰＩＮダイオード接続体とで構成される構成体を基本単位構成とし、上記基本単位構成は、上記ＲＦ主線路に配置され第４キャパシタで構成された整合回路を介して複数段接続され、
上記ＰＩＮダイオードがオフ状態となる低入射エネルギー時において、高域通過フィルタ特性を有し、
上記ＰＩＮダイオードがオン状態となる高入射エネルギー時において、リーケージ抑圧特性を有するものである。

本発明によれば、リミッタ回路に高いエネルギーが入射された場合には、ＰＩＮダイオード1段当りのリーケージ抑圧特性を向上させることによって、ＰＩＮダイオードの段数を増加させることなく「リミッタ回路のリーケージ抑圧特性」を向上できる。
また、低いエネルギーが入射された場合には、リミッタ回路自身がフィルタ特性を有することにより、受信機の前段に具備される構成部品であるフィルタを削減できる、もしくは、フィルタ自体の内部構成を簡素化し、透過損失の低減ができる。
これらにより、受信機の前段における通過損失を小さくすることができ、受信機の雑音指数を改善できる。

一般的なレーダシステムの構成を示す図である。 本発明の実施の形態１によるリミッタ回路の構成を示す図である。 実施の形態１によるリミッタ回路の「低い入射エネルギー時の等価回路」である。 実施の形態１によるリミッタ回路の「高い入射エネルギー時の等価回路」である。 高い入射エネルギー時のアンチパラレル接続ＰＩＮダイオードの動作を説明するための図である。 従来技術のリミッタ回路と提案技術（本発明）によるリミッタ回路の入出力特性を示す図である。 実施の形態２によるリミッタ回路の構成を示す図である。 実施の形態３によるリミッタ回路の構成を示す図である 実施の形態３によるリミッタ回路の「低い入射エネルギー時の等価回路」である。 実施の形態３によるリミッタ回路の「高い入射エネルギー時の等価回路」である。 実施の形態４によるリミッタ回路の構成を示す図である。

以下、図面に基づいて、本発明の一実施の形態例について説明する。
なお、各図間において、同一符号は、同一あるいは相当のものであることを表す。
実施の形態１．
マイクロ波帯等の高周波帯で用いられるリミッタ回路４００は、例えば、図１に示すように、レーダシステムにおいて、受信機５００の前段に配置されている。
なお、リミッタ回路４００は、送信機６００がレーダパルスの送信時に漏洩する信号や近距離の目標から反射されるレーダパルス信号などの過大なレベルの信号が、直接レーダ受信機に印加されないように、レーダ受信機を保護するための回路である。

図２は、本発明の実施の形態１によるリミッタ回路の構成を示す図である。
図２において、“Ａ”はＲＦ主線路上に配置されたリミッタ回路の入力端子、“Ｂ”は該リミッタ回路の出力端子である。
なお、「ＲＦ主線路」とは、当該レーダ装置が受信した信号（ＲＦ信号）が受信機まで送られる線路のことである。
本実施の形態によるリミッタ回路は、ＲＦ主線路上の入力端子Ａ側に接続して配置された第一の基本単位（後述する）１０ａと、ＲＦ主線路上の出力端子Ｂ側に接続して配置された第二の基本単位１０ｂと、第一の基本単位１０ａがＲＦ主線路と接続する接続点Ｃａと第二の基本単位１０ｂがＲＦ主線路と接続する接続点Ｃｂとの間において主線路に縦続接続された整合回路９ａとで構成されている。

リミッタ回路を構成する第一および第二の基本単位のインピーダンスを「フィルタを構成する１つのエレメント」として考慮できるようにするために、整合回路にてフィルタ特性が得られるように整合をとる。
このような構成により、「通過させたい周波数帯域」や「抑圧したい周波数帯域」を設定することが可能となる。

第一の基本単位１０ａは、ＲＦ主線路と接続するための接続点Ｃａに一端が接続された「寄生成分を打消すキャパシタ６ａ」と、アノードが該キャパシタ６ａの他端に接続され、カソードがグランドに接続された第一のＰＩＮダイオード７ａと、カソードがキャパシタ６ａの他端に接続され、アノードがグランドに接続された第二のＰＩＮダイオード８ａとで構成されている。
ここで、第一のＰＩＮダイオード７ａと第二のＰＩＮダイオード８ａは、互いに向きが逆方向で並列に接続されているので、第一のＰＩＮダイオード７ａと第二のＰＩＮダイオード８ａは、「アンチパラレル接続」されていると言う。
第一の基本単位１０ａと同様に、第二の基本単位１０ｂは、ＲＦ主線路と接続するための接続点Ｃｂに一端が接続された「寄生成分を打消すキャパシタ６ｂ」と、アノードがキャパシタ６ｂの他端に接続され、カソードがグランドに接続された第一のＰＩＮダイオード７ｂと、カソードがキャパシタ６ｂの他端に接続され、アノードがグランドに接続された第二のＰＩＮダイオード８ｂとで構成されている。

図３は、整合用インダンクタ１１と整合用キャパシタ１２を直列に接続した構成の整合回路９ａを適用した場合のリミッタ回路であり、かつ、低いエネルギーが入射された場合のリミッタ回路の等価回路を示している。
低い入射エネルギーの時は、アンチパラレルに接続されたＰＩＮダイオードは、実装上必要となる金ワイヤなどで生じる寄生インダンクタとＰＩＮダイオードの接合容量で表される。
従って、第一の基本単位１０ａの等価回路は、接続点Ｃａに一端が接続された「寄生成分を打消すキャパシタ６ａ」と、一端がキャパシタ６ａの他端に接続された寄生インダンクタ１３ａと、寄生インダンクタ１３ａの他端とグランドに接続されたＰＩＮダイオードの接合容量１４ａが直列に接続されたものとして表される。
同様に、第二の基本単位１０ｂの等価回路は、接続点Ｃｂに一端が接続された「寄生成分を打消すキャパシタ６ｂ」と、一端がキャパシタ６ｂの他端に接続された寄生インダンクタ１３ｂと、寄生インダンクタ１３ｂの他端とグランドに接続されたＰＩＮダイオードの接合容量１４ｂが直列に接続されたものとして表される。
ここで、本実施の形態では、整合回路９ａは、図３に示すように、整合用インダンクタ１１と整合用キャパシタ１２が直列に接続されている。

本実施の形態によるリミッタ回路は、入射エネルギーが低い時は、図３に示したような等価回路で表される。
即ち、本実施の形態によるリミッタ回路の入射エネルギーが低い時の等価回路は、整合用直列インダンクタ１１と整合用直列キャパシタ１２が直列接続された整合回路９ａ、該整合回路９ａの入力端子Ａ側に接続され、寄生成分を打消すキャパシタ６ａ、寄生インダンクタ１３ａ、ＰＩＮダイオードの接合容量１４ａにて表される第一の基本単位１０ａ、および該整合回路９ａの出力端子Ｂ側に接続され、寄生成分を打消すキャパシタ６ｂ、寄生インダンクタ１３ｂ、ＰＩＮダイオードの接合容量１４ｂにて表される第二の基本単位１０ｂとで構成されている。
従って、本実施の形態によるリミッタ回路は、低い入射エネルギーの時には、リミッタ回路自身がフィルタ特性を有し、帯域抑圧フィルタとして作用する。

図４は、整合用インダンクタ１１と整合用キャパシタ１２を直列に接続した構成の整合回路９ａを適用した場合のリミッタ回路であり、かつ、高いエネルギーが入射された場合のリミッタ回路の等価回路を示している。
リミッタ回路への入力が高い入射エネルギーの時は、アンチパラレルに接続されたＰＩＮダイオード（即ち、ＰＩＮダイオード７ａとＰＩＮダイオード８ａあるいはＰＩＮダイオード７ｂとＰＩＮダイオード８ｂ）は抵抗（オン抵抗）として表される。
リミッタ回路への入力が高い入射エネルギーの時は、第一の基本単位１０ａの寄生成分を打消すキャパシタ６ａと実装上必要となる金ワイヤ等で生じる寄生インダンクタ１３ａ（図３あるいは図４（ａ）参照）は、当該レーダ装置が使用する信号の周波数で直列共振し、ＲＦ的には短絡となるので、第一の基本単位１０ａは、図４（ｂ）に示すように抵抗（オン抵抗）１５ａのみで表される。

同様に、リミッタ回路への入力が高い入射エネルギーの時は、第二の基本単位１０ｂの寄生成分を打消すキャパシタ６ｂと実装上必要となる金ワイヤ等で生じる寄生インダンクタ１３ｂは、当該レーダ装置が使用する信号の周波数で直列共振し、ＲＦ的には短絡となるので、第二の基本単位１０ｂも、図４（ｂ）に示すように、抵抗（オン抵抗）１５ｂのみで表される。
即ち、図４（ｂ）は、高いエネルギーの信号が入射され、第一の基本単位および第二の基本単位が抵抗のみで表させる場合のリミッタ回路の等価回路を示している。
従って、リミッタ回路への入力が高い入射エネルギーの時は、リミッタ回路の等価回路は、図４（ｂ）で表されるように、ＲＦ主線路とグランドの間には抵抗のみが接続された状態となり、リミッタ回路は良好なリーケージ抑圧特性を得る。

なお、整合用インダンクタ１１と整合用キャパシタ１２を含むリミッタ回路を構成する基本単位間の電気長は、当該リミッタ回路が使用する信号の周波数に対して３０〜１５０度であれば、比較的良好なリーケージ抑圧特性を得ることができる。
ところで、リミッタ回路を構成する基本単位間の電気長は、一般的には使用する周波数の９０度（λｇ／４）で構成されるが、実際には３０〜１５０度の電気長であれば、位相合成した際に９０度の電気長と比べて大きなリーケージ悪化とはならない。
そのため、基本単位間の電気長を３０〜１５０度とすることにより、整合回路の設計自由度が広がる。

図５は、高い入射エネルギーの時のアンチパラレルに接続されたＰＩＮダイオード７、ＰＩＮダイオード８の動作原理を説明する図である。
なお、図５は、第一の基本単位１０ａあるいは第二の基本単位１０ｂのいずれかを示したものである。
従って、例えば、図５のＰＩＮダイオード７は、前出のＰＩＮダイオード７ａあるいはＰＩＮダイオード７ｂのいずれかである。
同様に、図５のＰＩＮダイオード８は、前述のＰＩＮダイオード８ａあるいはＰＩＮダイオード８ｂのいずれかである。
ＲＦ信号は、基準電位（即ち、グランドの電位）に対して「正」または「負」の振幅を有するが、ＲＦ信号が基準電位に対して正の時は、図５（ａ）に示すように、カソード側が接地されたＰＩＮダイオード７（即ち、ＰＩＮダイオード７ａあるいはＰＩＮダイオード７ｂ）がオンとなり、アノード側が接地されたＰＩＮダイオード８（即ち、ＰＩＮダイオード８ａあるいはＰＩＮダイオード８ｂ）がＤＣリターン回路として作用する。

また、ＲＦ信号が基準電位に対して負の時は、図５（ｂ）に示すように、アノード側が接地されたＰＩＮダイオード８がオンとなり、カソード側が接地されたＰＩＮダイオード７がＤＣリターン回路として作用する。
なお、図５（ａ）および図５（ｂ）において、１５はオン抵抗を、１６はＤＣリターン抵抗を表す。
このように、本実施の形態によるリミッタ回路では、ＲＦ信号の基準電位に対する正負の振幅の双方でリーケージ抑圧特性を有する。

一方、アノードをＲＦ主線路にカソードをグランドに接続したＰＩＮダイオードに対し、ＤＣリターン回路を並列接続した従来技術（特許文献１）のような構成の場合、ＲＦ信号が基準電位に対して正の時には、ＰＩＮダイオードがオンし、抵抗として作用するため、リーケージ抑圧特性を有する。
しかし、ＲＦ信号が基準電位に対して負の時は、ＰＩＮダイオードはオンせず、ＰＩＮダイオードの寄生成分であるキャパシタとして作用するので、リーケージ抑圧特性を有しない。

図６は、提案技術（本発明）と従来技術におけるリミッタ回路の入出力特性を比較したものであり、リミッタ回路を構成する基本単位部分の効果を説明するための図である。
リミッタ回路は、入力する電力（Input Power）に対して、出力する電力（Output Power）が小さい方が、より良いリミッタ回路であると言える。
従って、同じ入力電力（Input Power）の時の出力電力（Output Power）を比較した際に、その差（即ち、同じ入力電力の時の「従来技術の出力電力」と「本発明の出力電力」の差）自体が発明の効果であると言える。

以上説明したように、本実施の形態によるリミッタ回路は、マイクロ波帯で使用するＰＩＮダイオードを用いたリミッタ回路であって、一端がＲＦ主線路に接続されて寄生成分を打消すキャパシタと、キャパシタの他端に接続されたアンチパラレル接続のＰＩＮダイオード接続体とを備え、上記キャパシタと上記ＰＩＮダイオード接続体は、ＲＦ主線路とグランド間で直列に接続されている。
従って、本実施の形態によるリミッタ回路は、高い入射エネルギーに対しては、リーケージ抑圧特性の向上が図れる。

また、本実施の形態によるリミッタ回路は、キャパシタとＰＩＮダイオード接続体とで構成される構成体を基本単位構成とし、該基本単位構成は、ＲＦ主線路に配置された整合回路を介して、複数段接続されている。
従って、本実施の形態によるリミッタ回路は、高い入射エネルギーに対して、更にリーケージ抑圧特性の向上が図れる。
また、本実施の形態によるリミッタ回路の整合回路は、インダクタとキャパシタが直列に接続された構成である。
従って、本実施の形態によるリミッタ回路は、本実施の形態によるリミッタ回路は、低い入射エネルギーに対して、帯域抑圧フィルタとして作用する。

なお、上記した実施の形態１によるリミッタ回路は、ＲＦ主線路に配置された整合回路を介して第一の基本単位および第二の基本単位が２段に接続されている場合を示しているが、基本単位は１段のみであってもよいし、３段以上であってもよい。
また、基本単位は１段のみとし、整合回路は削除して、高い入射エネルギーに対して、リーケージ抑圧効果のみを得るようにしてもよい。
このことは、後述する他の実施の形態においても同様である。

実施の形態２．
図７は、実施の形態２によるリミッタ回路の構成を示す図であり、整合回路９ｂとして、整合用インダンクタ１１を適用したリミッタ回路を示す図である。
即ち、本実施の形態によるリミッタ回路は、前述した実施の形態１によるリミッタ回路の構成と基本的には同じあるが、整合回路９ｂが整合用インダクタ１１のみで構成されていることを特徴とする。
第一の基本単位１０ａおよび第二の基本単位１０ｂの構成およびその等価回路は、実施の形態１の場合と同じであるので、説明は省略する。

本実施の形態によるリミッタ回路は、低い入射エネルギーの時は、整合用インダンクタ１１、寄生成分を打消すキャパシタ（６ａ、６ｂ）、寄生インダンクタ（１３ａ、１３ｂ）、ＰＩＮダイオードの接合容量（１４ａ、１４ｂ）にて構成される低域通過フィルタとして作用する。
リミッタ回路への入力が高い入射エネルギーの時は、前述した実施の形態１の場合と同様に、ＲＦ主線路とグランドの間には抵抗のみが接続された状態となり、リミッタ回路は、良好なリーケージ抑圧特性を得る。

以上説明したように、本実施の形態によるリミッタ回路の整合回路は、インダクタのみで構成されている。
従って、本実施の形態によるリミッタ回路は、低い入射エネルギーに対して、低域通過フィルタとして作用する。

実施の形態３．
図８は、実施の形態３によるリミッタ回路の構成を示す図である。
本実施の形態によるリミッタ回路の基本的な構成は、実施の形態１あるいは実施の形態２によるリミッタ回路と同様であり、ＲＦ主線路上の入力端子Ａ側に接続して配置された第一の基本単位１０ａと、ＲＦ主線路上の出力端子Ｂ側に接続して配置された第二の基本単位１０ｂと、第一の基本単位１０ａがＲＦ主線路と接続する接続点Ｃａと第二の基本単位１０ｂがＲＦ主線路と接続する接続点Ｃｂとの間において主線路に縦続接続された整合回路９ｃとで構成されている。

前述した実施の形態１あるいは実施の形態２では、第一の基本単位１０ａは、ＲＦ主線路と接続するための接続点Ｃａに一端が接続された「寄生成分を打消すキャパシタ６ａ」と、アノードがキャパシタ６ａの他端に接続され、カソードがグランドに接続された第一のＰＩＮダイオード７ａと、カソードがキャパシタ６ａの他端に接続され、アノードがグランドに接続された第二のＰＩＮダイオード８ａとで構成されている。
また、第二の基本単位１０ｂは、ＲＦ主線路と接続するための接続点Ｃｂに一端が接続された「寄生成分を打消すキャパシタ６ｂ」と、アノードがキャパシタ６ｂの他端に接続され、カソードがグランドに接続された第一のＰＩＮダイオード７ｂと、カソードがキャパシタ６ｂの他端に接続され、アノードがグランドに接続された第二のＰＩＮダイオード８ｂとで構成されていた。

しかし、本実施の形態では、第一の基本単位および第二の基本単位は、高い周波数領域において発生する寄生成分を打消すキャパシタ（６ａ、６ｂ）に代わり、寄生成分を軽減するインダクタを用いている。
図８に示すように、本実施の形態では、第一の基本単位１０ａは、ＲＦ主線路と接続するための接続点Ｃａにアノードが接続され、カソードがグランドに接続された第一のＰＩＮダイオード７ａと、接続点Ｃａにカソードが接続され、アノードがグランドに接続された第二のＰＩＮダイオード８ａとからなるアンチパラレル接続のＰＩＮダイオード接続体と、該ＰＩＮダイオード接続体と並列に接続されたインダクタであって、一端が接続点Ｃａに、他端がグランドに接続された第一のインダクタ１７ａとで構成されている。

同様に、第二の基本単位１０ｂは、ＲＦ主線路と接続するための接続点Ｃｂにアノードが接続され、カソードがグランドに接続された第一のＰＩＮダイオード７ｂと、接続点Ｃｂにカソードが接続され、アノードがグランドに接続された第二のＰＩＮダイオード８ｂとからなるアンチパラレル接続のＰＩＮダイオード接続体と、該ＰＩＮダイオード接続体と並列に接続されたインダクタであって、一端が接続点Ｃｂに、他端がグランドに接続された第二のインダクタ１７ｂとで構成されている。
なお、第一のインダクタ１７ａあるいは第二のインダクタ１７ｂは、高い周波数領域において発生する「ＰＩＮダイオード接続体が持つ寄生成分相当もしくはそれよりも小さな寄生成分」を軽減するために配置したものである。
本実施の形態によるリミッタ回路は、前述の実施の形態１あるいは実施の形態２と同様に、第一の基本単位１０ａおよび第二の基本単位１０ｂは、ＲＦ主線路に縦続接続された整合回路９ｃを介してＲＦ主線路に接続されている。

図９は、整合回路９ｃとして、並列接続された整合用のインダンクタ１８と整合用のキャパシタ１９を適用した場合のリミッタ回路であり、かつ、低いエネルギーが入射された場合の等価回路を示している。
低い入射エネルギーの時は、第一の基本単位１０ａおよび第二の基本単位１０ｂは、アンチパラレルに接続されたＰＩＮダイオードは寄生インダンクタとＰＩＮダイオードの接合容量が直列に接続された構成で表され、これに対してインダクタとキャパシタが並列に接続された整合回路９ｃを用いると、リミッタ回路は帯域通過フィルタとして作用する。

図１０は、整合回路９に並列接続された整合用並列インダンクタ１８と整合用並列キャパシタ１９を適用した場合のリミッタ回路であり、かつ、高いエネルギーが入射された場合の等価回路を示している。
高い入射エネルギーの時は、図１０（ａ）に示すように、アンチパラレルに接続されたＰＩＮダイオード７ａ、８ａあるいはＰＩＮダイオード７ｂ、８ｂは、オン抵抗として表される。
また、マイクロ波帯においては、ＰＩＮダイオードのオン抵抗１５ａ、１５ｂに比べ、実装上必要となる金ワイヤ等で生じる寄生インダンクタ１３ａ、１３ｂによるインピーダンスの方が十分に大きいため、実装上必要となる金ワイヤ等で生じる寄生インダンクタ１３ａ、１３ｂが支配的（図１０（ｂ）に示すように、等価回路的にはオン抵抗１５ａ、１５ｂは無視できる）となり、ＲＦ的には寄生インダンクタ１３ａ、１３ｂを短絡することは困難となる。
しかし、寄生インダクタ１３ａ、１３ｂ相当もしくはそれよりも小さな寄生成分を軽減するインダクタ１７ａ、１７ｂを並列に接続することによって、インピーダンスを低下させることが可能となり、良好なリーケージ抑圧特性を得る。
尚、並列接続された整合用並列インダンクタ１８と整合用並列キャパシタ１９を含むリミッタを構成する第一の基本単位１０ａと第二の基本単位１０ｂ間の電気長は、当該レーダ装置が使用する信号の周波数に対して３０〜１５０度であれば、比較的良好なリーケージ抑圧特性を得ることができる。

以上説明したように、本実施の形態によるリミッタ回路は、マイクロ波帯で使用するＰＩＮダイオードを用いたリミッタ回路であって、一端がＲＦ主線路に接続され、他端がグランドに接続されたアンチパラレル接続のＰＩＮダイオード接続体と、記ＲＦ主線路とグランド間で、ＰＩＮダイオード接続体に並列に接続された寄生成分を軽減するインダクタを備えている。
従って、本実施の形態によるリミッタ回路は、本実施の形態も、高い入射エネルギーに対して、良好なリーケージ抑圧特性を得ることができる。
また、本実施の形態によるリミッタ回路は、インダクタとＰＩＮダイオード接続体とで構成される構成体を基本単位構成とし、該基本単位構成は、ＲＦ主線路に配置された整合回路を介して複数段接続されている。
従って、本実施の形態によるリミッタ回路は、高い入射エネルギーに対して、更にリーケージ抑圧特性の向上が図れる。
また、本実施の形態によるリミッタ回路の整合回路は、インダクタとキャパシタが並列に接続された構成である。
従って、本実施の形態によるリミッタ回路は、低い入射エネルギーに対して、帯域通過フィルタとして作用する。

実施の形態４．
図１１は、実施の形態４によるリミッタ回路の構成を示す図であり、図８に示した整合回路として、整合用のキャパシタのみで構成された整合回路９ｄを適用した場合のリミッタ回路を示している。
本実施の形態によるリミッタ回路の基本的な構成は、実施の形態３によるリミッタ回路と同様であり、ＲＦ主線路上の入力端子Ａ側に接続して配置された第一の基本単位１０ａと、ＲＦ主線路上の出力端子Ｂ側に接続して配置された第二の基本単位１０ｂと、第一の基本単位１０ａがＲＦ主線路と接続する接続点Ｃａと第二の基本単位１０ｂがＲＦ主線路と接続する接続点Ｃｂとの間において主線路に縦続接続された整合回路９ｄとで構成されている。

本実施の形態では、第一の基本単位１０ａは、ＲＦ主線路と接続するための接続点Ｃａにアノードが接続され、カソードがグランドに接続された第一のＰＩＮダイオード７ａと、接続点Ｃａにカソードが接続され、アノードがグランドに接続された第二のＰＩＮダイオード８ａとからなるアンチパラレル接続のＰＩＮダイオード接続体と、該ＰＩＮダイオード接続体と並列に接続されたインダクタであって、一端が接続点Ｃａに、他端がグランドに接続された第一のインダクタ１７ａとで構成されている。

同様に、第二の基本単位１０ｂは、ＲＦ主線路と接続するための接続点Ｃｂにアノードが接続され、カソードがグランドに接続された第一のＰＩＮダイオード７ｂと、接続点Ｃｂにカソードが接続され、アノードがグランドに接続された第二のＰＩＮダイオード８ｂとからなるアンチパラレル接続のＰＩＮダイオード接続体と、該ＰＩＮダイオード接続体と並列に接続されたインダクタであって、一端が接続点Ｃｂに、他端がグランドに接続された第二のインダクタ１７ｂとで構成されている。
なお、実施の形態３で述べたように、第一のインダクタ１７ａあるいは第二のインダクタ１７ｂは、高い周波数領域において発生する「ＰＩＮダイオード接続体が持つ寄生成分相当もしくはそれよりも小さな寄生成分」を軽減するために配置したものである。
本実施の形態によるリミッタ回路は、第一の基本単位１０ａおよび第二の基本単位１０ｂは、ＲＦ主線路に縦続接続された「キャパシタ２０のみで構成された整合回路９ｄ」を介してＲＦ主線路に接続されている。

低い入射エネルギーの時は、第一の基本単位１０ａおよび第二の基本単位１０ｂは、アンチパラレルに接続されたＰＩＮダイオードは、実装上必要となる金ワイヤ等で生じる寄生インダンクタとＰＩＮダイオードの接合容量が直列に接続された構成で表され、整合回路９ｄのキャパシタ２０および寄生成分を軽減するインダクタ１７ａ、１７ｂ、寄生インダンクタ１３ａ、１３ｂ、ＰＩＮダイオードの接合容量１４ａ、１４ｂにより構成される高域通過フィルタとして作用する。
高い入射エネルギーの時は、実施の形態３によるリミッタ回路と同様の動作をする。

以上説明したように、本実施の形態によるリミッタ回路の整合回路は、キャパシタのみで構成されている。
従って、本実施の形態によるリミッタ回路は、低い入射エネルギーに対しては高域通過フィルタとして作用する。
また、本実施の形態によるリミッタ回路は、高い入射エネルギーに対してはリーケージ抑圧特性を有している。

本発明は、高い入射エネルギーに対してはリーケージ抑圧特性を、低い入射エネルギーに対してはフィルタ特性を有するマイクロ波帯用のリミッタ回路の実現に有用である。

６、６ａ、６ｂ 寄生成分を打消すキャパシタ
７、７ａ、７ｂ、８ａ、８ｂ ＰＩＮダイオード
９ａ、９ｂ、９ｃ、９ｄ、 整合回路
１０ａ、１０ｂ リミッタ回路を構成する基本単位
１１、１８ 整合回路のインダクタ
１２、１９、２０ 整合回路のキャパシタ
１３、１３ａ、１３ｂ ＰＩＮダイオードに付加される寄生インダクタ
１４ａ、１４ｂ ＰＩＮダイオードの接合容量
１５、１５ａ、１５ｂ ＰＩＮダイオードのオン抵抗
１６ ＤＣリターン回路
１７ａ、１７ｂ 寄生成分を軽減するインダクタ
Ａ 入力端子 Ｂ 出力端子Ｄ
Ｃａ 第一の基本単位とＲＦ主線路との接続点
Ｃｂ 第二の基本単位とＲＦ主線路との接続点
１００ アンテナ ２００ 送受切替器
３００ フィルタ ４００ リミッタ回路
５００ 受信機 ６００ 送信機

Claims (4)

1. マイクロ波帯で使用するＰＩＮダイオードを用いたリミッタ回路であって、
   一端がＲＦ主線路に接続されて寄生成分を打消す第１キャパシタと、上記第１キャパシタの他端とグランド間に直列に接続されたアンチパラレル接続のＰＩＮダイオード接続体とを備え、
   上記第１キャパシタと上記ＰＩＮダイオード接続体とで構成される構成体を基本単位構成とし、上記基本単位構成が、上記ＲＦ主線路に配置され第１インダクタと第２キャパシタが直列に接続された整合回路を介して、複数段接続され、
   上記ＰＩＮダイオードがオフ状態となる低入射エネルギー時において、帯域抑圧フィルタ特性を有し、
   上記ＰＩＮダイオードがオン状態となる高入射エネルギー時において、リーケージ抑圧特性を有することを特徴とするリミッタ回路。
2. マイクロ波帯で使用するＰＩＮダイオードを用いたリミッタ回路であって、
   一端がＲＦ主線路に接続されて寄生成分を打消す第１キャパシタと、上記第１キャパシタの他端とグランド間に直列に接続されたアンチパラレル接続のＰＩＮダイオード接続体とを備え、
   上記第１キャパシタと上記ＰＩＮダイオード接続体とで構成される構成体を基本単位構成とし、上記基本単位構成が、上記ＲＦ主線路に配置され第２インダクタで構成された整合回路を介して、複数段接続され、
   上記ＰＩＮダイオードがオフ状態となる低入射エネルギー時において、低域通過フィルタ特性を有し、
   上記ＰＩＮダイオードがオン状態となる高入射エネルギー時において、リーケージ抑圧特性を有することを特徴とするリミッタ回路。
3. マイクロ波帯で使用するＰＩＮダイオードを用いたリミッタ回路であって、
   一端がＲＦ主線路に接続され、他端がグランドに接続されたアンチパラレル接続のＰＩＮダイオード接続体と、上記ＲＦ主線路と上記グランド間で、上記ＰＩＮダイオード接続体に並列に接続された第３インダクタとを備え、
   上記第３インダクタと上記ＰＩＮダイオード接続体とで構成される構成体を基本単位構成とし、上記基本単位構成は、上記ＲＦ主線路に配置され第４インダクタと第３キャパシタが並列に接続された整合回路を介して複数段接続され、
   上記ＰＩＮダイオードがオフ状態となる低入射エネルギー時において、帯域通過フィルタ特性を有し、
   上記ＰＩＮダイオードがオン状態となる高入射エネルギー時において、リーケージ抑圧特性を有することを特徴とするリミッタ回路。
4. マイクロ波帯で使用するＰＩＮダイオードを用いたリミッタ回路であって、
   一端がＲＦ主線路に接続され、他端がグランドに接続されたアンチパラレル接続のＰＩＮダイオード接続体と、上記ＲＦ主線路と上記グランド間で、上記ＰＩＮダイオード接続体に並列に接続された第３インダクタとを備え、
   上記第３インダクタと上記ＰＩＮダイオード接続体とで構成される構成体を基本単位構成とし、上記基本単位構成は、上記ＲＦ主線路に配置され第４キャパシタで構成された整合回路を介して複数段接続され、
   上記ＰＩＮダイオードがオフ状態となる低入射エネルギー時において、高域通過フィルタ特性を有し、
   上記ＰＩＮダイオードがオン状態となる高入射エネルギー時において、リーケージ抑圧特性を有することを特徴とするリミッタ回路。

Images