JP6741183B2 - 多層基板および電気素子 - Google Patents

多層基板および電気素子 Download PDF

Info

Publication number
JP6741183B2
JP6741183B2 JP2020500301A JP2020500301A JP6741183B2 JP 6741183 B2 JP6741183 B2 JP 6741183B2 JP 2020500301 A JP2020500301 A JP 2020500301A JP 2020500301 A JP2020500301 A JP 2020500301A JP 6741183 B2 JP6741183 B2 JP 6741183B2
Authority
JP
Japan
Prior art keywords
mounting
opening
conductor
multilayer substrate
mounting electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020500301A
Other languages
English (en)
Other versions
JPWO2019159521A1 (ja
Inventor
佐藤 貴子
貴子 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6741183B2 publication Critical patent/JP6741183B2/ja
Publication of JPWO2019159521A1 publication Critical patent/JPWO2019159521A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • H05K1/0225Single or multiple openings in a shielding, ground or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B7/00Insulated conductors or cables characterised by their form
    • H01B7/08Flat or ribbon cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/71Coupling devices for rigid printing circuits or like structures
    • H01R12/75Coupling devices for rigid printing circuits or like structures connecting to cables except for flat or ribbon cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178Means for venting or for letting gases escape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、複数の絶縁基材層を積層してなる積層体と、該積層体の表面に形成される部品実装用の電極と、を備える多層基板、およびこの多層基板に実装部品が実装された電気素子に関する。
一般に、多層基板を構成する樹脂基材は、所定温度以上の熱を受けると、その一部が熱分解され、CO等の気体および水を生じる。また、酸化した導体パターンが熱により還元反応を起こして生じる酸素と、熱可塑性樹脂中の炭素とが酸化反応してCOを生じる。さらに、積層体の構成要素は、その製造過程において吸湿する。このような気体および水を多層基板中に残したまま、多層基板を加熱すると、ガス(気体や蒸気)が膨張し、層間剥離(デラミネーション)が発生する。したがって、通常は、多層基板形成時に、減圧下において加熱・加圧を実施し、所定の予熱工程を設けることで加熱・加圧中にガスを積層体外へ排出させている。
しかし、多層基板が、面積の大きな導体パターン(金属パターン)を有していると、ガスはこの導体パターンを透過できない。したがって、ガスの生じた場所によっては、多層基板内にガスが残留する虞がある。そして、多層基板の製造時や、他の基板への実装時の加熱により残留ガスが膨張し、やはり層間剥離が生じる虞がある。
そこで、例えば特許文献1には、広面積の導体パターンに微少なガス抜き穴(貫通孔)を設ける構造が示されている。この構造により、多層基板の加熱時に内部に生じるガスは、ガス抜き穴を通じて、排出される。すなわち、多層基板内に残留するガス量が低減され、加熱時に生じる層間剥離が低減される。
特開2005−136347号公報
このような開口(ガス抜き穴)が、実装用電極に設けられる場合も考えられる。しかし、その場合に、導電性接合材(はんだ等)を用いて上記実装用電極に実装部品を接合しようとすると、導電性接合材に含まれる非金属成分(例えば、フラックス)が上記開口に溜まることがある。そして、上記非金属成分が接合時の熱で揮発して、導電性接合材が爆ぜやすい。そのため、実装用電極と実装部品との接合箇所において接合不良や導通不良を起こす虞がある。
本発明の目的は、実装用電極に開口が設けられる構造において、接合時における実装用電極と実装部品との接合箇所での爆ぜ等を抑制し、上記接合箇所での接合不良や導通不良を抑制できる多層基板を提供することにある。
(1)本発明の多層基板は、
複数の絶縁基材層を積層して形成され、実装面を有する積層体と、
前記実装面に形成される実装用電極を含み、前記複数の絶縁基材層に形成される導体パターンと、
を備え、
前記実装用電極は第1開口を有し、
前記第1開口は、前記実装面の平面視で、前記実装用電極のうち実装部品を実装したときに前記実装部品に重なる実装領域と、前記実装部品に重ならない非実装領域と、に亘って形成されることを特徴とする。
この構成によれば、導電性接合材を用いた実装電極と実装部品との接合時に、導電性接合材に含まれる上記非金属成分やその揮発ガスが第1開口から抜ける。すなわち、上記非金属成分やその揮発ガスが、接合時に上記接合箇所に溜まることなく外部に放出される。そのため、接合時の導電性接合材の爆ぜやボイドの発生が抑制され、上記接合箇所での接合不良や導通不良が抑制される。
(2)上記(1)において、前記複数の絶縁基材層は樹脂を主材料とすることが好ましい。多層基板が導体パターンを備える樹脂多層基板である場合、すなわち、積層体(樹脂多層基板)に導体パターンが形成されていると、製造段階において積層体内で生じたガスが外部に抜け難い。そのため、多層基板の製造段階、使用段階における加熱時に、残留したガスに起因する層間剥離が生じやすい。したがって、導体パターンを備える樹脂多層基板の場合には、残留したガスに起因する層間剥離を抑制するという点で、導体パターンに開口を形成するという構成が有効である。
(3)上記(2)において、前記第1開口は線状であり、前記第1開口の延伸方向に直交する方向において、前記実装用電極の導体幅は1mm以下であり、前記第1開口の開口幅は0.1mm以下、前記実装用電極の導体幅の1/50以上であることが好ましい。この構成により、積層体内の残留ガスに起因する層間剥離を抑制しつつ、実装用電極と実装部品との接合強度を確保可能な多層基板を実現できる。
(4)上記(2)または(3)において、前記導体パターンの数は複数であり、前記第1開口は、複数の前記導体パターンのうち最も大きな導体パターンに形成されることが好ましい。積層体内に大きな導体パターンがあると、ガスが生じた場所によっては、多層基板外へのガスの排出経路が長くなり、積層体内にガスが残留する虞がある。そのため、最も大きな導体パターンに第1開口を形成することにより、加熱時に積層体内に生じたガスを、効果的に外部に排出できる。
(5)上記(2)から(4)のいずれかにおいて、前記導体パターンは、前記実装面の平面視で、周囲が導体で囲まれた第2開口を有することが好ましい。この構成により、製造段階において積層体内で生じたガスは、外側へ比較的長い距離を移動するまでにグランド導体に設けられた第2開口から速やかに抜ける。そのため、積層体内に残留するガス量が低減され、多層基板の製造段階、使用段階における加熱時の層間剥離が抑制される。なお、周囲が導体で囲まれた第2開口を、導体パターンに形成することにより、導体パターンが分断されて孤立化することを抑制できる。そのため、開口を形成することによる電気特性への影響を小さくできる。
(6)上記(5)において、前記導体パターンは、前記複数の絶縁基材層の積層方向において最も表層に位置する表層パターンと、前記表層パターンよりも内層に位置する内層パターンと、を有し、前記表層パターンは、前記第2開口を有することが好ましい。外部から熱が加わりやすく温度上昇しやすい積層体の表層では相対的に生じるガスの量が多い。そのため、この構成により、表層パターンに第2開口が設けられていない場合と比べ、積層体の表層から生じたガスを効果的に抜くことができる。
(7)上記(6)において、前記内層パターンは、第2開口を有することが好ましい。積層体内で生じたガスは内部から表層へ誘導される傾向がある。そのため、表層パターンおよび内層パターンのいずれにも第2開口を設けることにより、積層体の表層から効率良くガスを抜くことができる。
(8)上記(5)から(7)のいずれかにおいて、前記第2開口の数は複数であり、複数の前記第2開口は、前記実装面の平面視で、互いに等間隔に配置されることが好ましい。この構成によれば、開口の分布に偏りが少なくなって、ガス抜き効果が面方向で均一となりやすい。すなわち、局所的にガスが残留しないため、層間剥離の抑制効果が高まる。
(9)上記(5)から(8)のいずれかにおいて、前記導体パターンの数は複数であり、前記第2開口は、複数の前記導体パターンのうち最も大きな導体パターンに形成されることが好ましい。積層体内に大きな導体パターンがあると、ガスが生じた場所によっては、多層基板外へのガスの排出経路が長くなり、積層体内にガスが残留する虞がある。そのため、最も大きな導体パターンに第2開口を形成することにより、加熱時に積層体内に生じたガスを、効果的に外部に排出できる。
(10)上記(5)から(9)のいずれかにおいて、前記積層体は、折り曲げられる曲げ部を有し、少なくとも一つの前記第2開口と前記曲げ部との間の距離は、前記第1開口と前記曲げ部との間の距離よりも小さいことが好ましい。開口が設けられた導体パターンに曲げ応力が掛かると、その開口を起点として裂け目や亀裂が発生しやすくなる。その結果、導体パターンの剥離や層間剥離、または電気的特性の劣化が生じやすくなる。この構成によれば、第1開口が曲げ部CRから離間しているため、曲げ応力による第1開口を起点とした裂け目や亀裂の発生が抑制される。その結果、実装用電極の剥離や実装用電極近傍の層間剥離等の発生を抑制できる。
(11)上記(5)から(10)のいずれかにおいて、前記積層体は、折り曲げられる曲げ部を有し、前記第1開口および前記第2開口は、前記曲げ部以外の部分に配置されることが好ましい。この構成によれば、第1開口および第2開口を起点とした裂け目や亀裂の発生がさらに抑制され、結果的に導体パターンの剥離や層間剥離、電気的特性の劣化の発生をさらに抑制できる。
(12)上記(2)から(11)のいずれかにおいて、前記複数の絶縁基材層のうち前記実装用電極が形成される絶縁基材層に形成され、樹脂材料を含む層間接続導体を備え、前記層間接続導体は、前記実装面の平面視で、前記実装用電極に重なることが好ましい。樹脂材料を含む層間接続導体(ビア導体)は、多層基板の製造段階、使用段階(特に接合時)における加熱時に生じるガスの量が多い。そのため、このような層間接続導体が実装用電極の近傍に配置されていると、接合時に導電性接合材の爆ぜが生じやすく、多層基板の製造段階、使用段階における加熱時に層間剥離が生じやすい。一方、この構成によれば、多層基板の製造段階、使用段階における加熱時に上記層間接続導体から生じたガスを効率良く排出できる。そのため、接合時の導電性接合材の爆ぜが抑制され、多層基板の製造段階、使用段階における加熱時の実装用電極近傍の層間剥離は効果的に抑制される。
(13)本発明の電気素子は、
上記(1)から(12)のいずれかの多層基板と、
前記実装面に実装され、前記実装用電極に接続される前記実装部品と、
を備えることを特徴とする。
この構成によれば、接合時に実装用電極と実装部品との接合箇所での爆ぜを抑制し、上記接合箇所での接合不良や導通不良を抑制した電子機器を実現できる。
本発明によれば、実装用電極に開口が設けられる構造において、接合時における実装用電極と実装部品との接合箇所の爆ぜ等を抑制し、上記接合箇所での接合不良や導通不良を抑制できる多層基板を実現できる。
図1は、第1の実施形態に係る電気素子201の外観斜視図である。 図2(A)は電気素子201の第1端を拡大した平面図であり、図2(B)は電気素子201の第1端を拡大した断面図である。 図3(A)は第1の実施形態に係る多層基板101の第1端を拡大した平面図であり、図3(B)は多層基板101の第1端を拡大した断面図である。 図4は、多層基板101の分解平面図である。 図5(A)は第2の実施形態に係る電気素子202Aの、コネクタ61が実装された実装用電極EP13を示す平面図であり、図5(B)は第2の実施形態に係る多層基板102Aの、実装用電極EP13を示す平面図である。 図6(A)は第2の実施形態に係る電気素子202Bの、コネクタ61が実装された実装用電極EP14を示す平面図であり、図6(B)は第2の実施形態に係る多層基板102Bの、実装用電極EP14を示す平面図である。 図7(A)は第2の実施形態に係る電気素子202Cの、コネクタ61が実装された実装用電極EP15を示す平面図であり、図7(B)は第2の実施形態に係る多層基板102Cの、実装用電極EP15を示す平面図である。 図8(A)は第2の実施形態に係る電気素子202Dの、コネクタ61が実装された実装用電極EP16を示す平面図であり、図8(B)は第2の実施形態に係る多層基板102Dの、実装用電極EP16を示す平面図である。 図9(A)は第2の実施形態に係る電気素子202Eの、コネクタ61が実装された実装用電極EP17を示す平面図であり、図9(B)は第2の実施形態に係る多層基板102Eの、実装用電極EP17を示す平面図である。 図10(A)は第3の実施形態に係る電子機器401の主要部を示す正面図であり、図10(B)は第3の実施形態に係る電気素子203の正面図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第1の実施形態》
図1は、第1の実施形態に係る電気素子201の外観斜視図である。図2(A)は電気素子201の第1端を拡大した平面図であり、図2(B)は電気素子201の第1端を拡大した断面図である。図3(A)は第1の実施形態に係る多層基板101の第1端を拡大した平面図であり、図3(B)は多層基板101の第1端を拡大した断面図である。図4は、多層基板101の分解平面図である。図2(A)では実装用電極EP11,EP12,EP21の導体部分をハッチングで示している。図3(A)では実装用電極EP11,EP12,EP21をドットパターンで示しており、実装領域M11,M12,M21を破線で示している。
電気素子201は、多層基板101にコネクタ51,52,53,54,61,62を実装した電子部品である。本実施形態に係る電気素子201は、例えば他の回路基板同士を接続するケーブルである。
本実施形態では、コネクタ51,52,53,54,61,62が本発明における「実装部品」に相当する。
多層基板101は、積層体10、複数の導体パターン(後に詳述する)、層間接続導体V11,V20,V21,V22,V23等を備える。複数の導体パターンには、信号導体31,32およびグランド導体41,42,43等が含まれる。
積層体10は、長手方向がX軸方向に一致する矩形の絶縁平板である。積層体10は、互いに対向する第1面S1および第2面S2を有する。図1に示すように、コネクタ51,52,53,54,61,62は、積層体10の第1面S1に実装される。具体的には、図2(A)および図2(B)等に示すように、コネクタ51,52,61は、はんだ等の導電性接合材5を介して、実装用電極EP11,EP12,EP21にそれぞれ電気的に接続される。図示省略するが、コネクタ53,54,62も同様である。
本実施形態では、第1面S1が本発明における「実装面」に相当する。なお、本実施形態では、実装用電極EP11,EP12,EP21にコネクタ51,52,61がそれぞれ接続される例を示したが、一つのコネクタが実装用電極EP11,EP12,EP21に接続されていてもよい。このことは、コネクタ53,54,62が接続される実装用電極についても同様である。
実装用電極EP11,EP12,EP21は、外形が矩形状の導体パターンであり、第1面S1に露出している(第1面S1に形成される)。図3(B)等に示すように、実装用電極EP11,EP12はグランド導体41の一部であり、実装用電極EP21は信号導体31の一部である。また、図3(A)等に示すように、実装用電極EP11は第1開口H11を有し、実装用電極EP12は第1開口H12を有する。
また、積層体10は、保護層2、複数の絶縁基材層13,12,11および保護層1を順に積層してなり、可撓性を有する。第1面S1および第2面S2は、複数の絶縁基材層11,12,13の積層方向(Z軸方向)に垂直な面である。複数の絶縁基材層11,12,13は、樹脂を主材料とし、長手方向がX軸方向に一致する矩形の平板である。絶縁基材層11,12,13は、例えば液晶ポリマー(LCP)またはポリエーテルエーテルケトン(PEEK)等の熱可塑性樹脂からなるシートである。保護層1,2は、例えばエポキシ樹脂膜である。
なお、後に詳述するように(「その他の実施形態」を参照)、複数の絶縁基材層11,12,13は、例えば低温焼成セラミックス(LTCC:Low Temperature Co−fired Ceramics)のような誘電体セラミック層でもよい。
絶縁基材層11の表面には、信号導体31およびグランド導体41等が形成されている。信号導体31は、絶縁基材層11の第1端(図4における絶縁基材層11の右側端)付近に形成される矩形の導体パターンである。グランド導体41は、絶縁基材層11の略全面に形成される導体パターンであり、信号導体31に対応する位置に開口部を有する。信号導体31およびグランド導体41は、例えばCu箔等の導体パターンである。
グランド導体41は、第1開口H11,H12および複数の第2開口H21を有する。第1開口H11,H12は、周囲が導体(グランド導体41)で囲まれたY軸方向に延伸する直線状の貫通孔である。複数の第2開口H21は、周囲が導体(グランド導体41)で囲まれた円形の貫通孔である。複数の第2開口H21は、実装面の平面視で(Z軸方向から視て)、互いに等間隔に千鳥配置されている。
また、絶縁基材層11には、層間接続導体V11,V20,V21が形成されている。層間接続導体V11は信号導体31に接続され、層間接続導体V20,V21はグランド導体41にそれぞれ接続されている。層間接続導体V11,V20,V21は、例えば、絶縁基材層11に設けた貫通孔にCu,Sn等もしくはそれらの合金等の金属粉と樹脂材料とを含む導電性ペーストを配設した後、加熱プレス処理によって固化させることにより形成されたビア導体である。
絶縁基材層12の表面には、信号導体32およびグランド導体42等が形成されている。信号導体32は、X軸方向に延伸する略線状の導体パターンである。信号導体32の一端(図4における信号導体32の右側端)は、層間接続導体V11を介して信号導体31に電気的に接続される。グランド導体42は、絶縁基材層12の略全面に形成される導体パターンであり、信号導体32に対応する位置に開口部を有する。グランド導体42は、層間接続導体V20,V21を介してグランド導体41に電気的に接続される。信号導体32およびグランド導体42は、例えばCu箔等の導体パターンである。
グランド導体42は、複数の第2開口H22を有する。複数の第2開口H22は、周囲が導体(グランド導体42)で囲まれた円形の貫通孔である。複数の第2開口H22は、実装面の平面視で(Z軸方向から視て)、互いに等間隔に千鳥配置されている。
また、絶縁基材層12には、複数の層間接続導体V22が形成されている。複数の層間接続導体V22は、グランド導体42にそれぞれ接続されている。層間接続導体V22は、例えば、絶縁基材層12に設けた貫通孔にCu,Sn等もしくはそれらの合金等の金属粉と樹脂材料とを含む導電性ペーストを配設した後、加熱プレス処理によって固化させることにより形成されたビア導体である。
絶縁基材層13の裏面には、グランド導体43が形成されている。グランド導体43は、絶縁基材層13の略全面に形成される導体パターンである。図4に示すように、グランド導体43は、複数の第2開口H23を有する。複数の第2開口H23は、周囲が導体(グランド導体42)で囲まれた円形の貫通孔である。複数の第2開口H23は、実装面の平面視で(Z軸方向から視て)、互いに等間隔に千鳥配置されている。グランド導体43は、例えばCu箔等の導体パターンである。
また、絶縁基材層13には、複数の層間接続導体V23が形成されている。グランド導体43は、層間接続導体V22,V23を介して、グランド導体42に接続されている。層間接続導体V23は、例えば、絶縁基材層13に設けた貫通孔にCu,Sn等もしくはそれらの合金等の金属粉と樹脂材料とを含む導電性ペーストを配設した後、加熱プレス処理によって固化させることにより形成されたビア導体である。
保護層1は、平面形状が絶縁基材層11と略同じであり、絶縁基材層11の表面に積層される。図4に示すように、保護層1は、信号導体31等の位置に応じた位置に開口部AP11,AP12,AP21を有する。そのため、絶縁基材層11上に保護層1が形成されることにより、信号導体31の一部およびグランド導体41の一部が、積層体10の第1面S1に露出する。図3(B)に示すように、信号導体31のうち第1面S1に露出する部分が、実装用電極EP21である。また、グランド導体41のうち第1面S1に露出する部分が、実装用電極EP11,EP12である。なお、保護層1は、信号導体31の一部およびグランド導体41の一部を覆っている。つまり、保護層1は、実装用電極EP11,EP12,EP21に対して、オーバーレジスト構造となっている。保護層2は、平面形状が絶縁基材層13と略同じであり、絶縁基材層13の裏面に積層される。
本実施形態では、複数の絶縁基材層11,12,13の積層方向(Z軸方向)において最も表層に位置するグランド導体41,43が、本発明における「表層パターン」に相当する。また、グランド導体41,43よりも内層に位置するグランド導体42が、本発明における「内層パターン」に相当する。
図3(B)等に示すように、本実施形態では、信号導体32、グランド導体41,42,43、信号導体32およびグランド導体41で挟まれる絶縁基材層11、信号導体32およびグランド導体43で挟まれる絶縁基材層12,13、を含んだストリップライン型の伝送線路が構成される。
図3(A)に示すように、第1開口H11は、実装面の平面視で(Z軸方向から視て)、実装用電極EP11のうち実装領域M11と、非実装領域NM11と、に亘って(跨って)形成されている。また、第1開口H12は、Z軸方向から視て、実装用電極EP12のうち実装領域M12と、非実装領域NM12と、に亘って(跨って)形成されている。なお、「実装領域」とは、Z軸方向から視て、実装電極のうち、実装部品を実装したときに実装部品に重なる領域を言う。また、「非実装領域」とは、Z軸方向から視て、実装電極のうち、実装部品を実装したときに実装部品に重ならない領域を言う。
なお、本実施形態では、第1開口H11の開口幅L1は、例えば0.1mmである。また、実装用電極EP11の導体幅L2は、例えば1mmである。
ここで、第1開口の開口幅L1とは、線状の第1開口のうち延伸方向に直交する方向の幅を言う。また、実装用電極の導体幅L2とは、(1)実装用電極の導体部分が矩形の場合には、その短辺の長さ、(2)第1開口の数が複数の場合には、第1開口の間の最短距離を言う。
また、本実施形態では、図3(A)および図3(B)等に示すように、樹脂材料を含む層間接続導体V20が、絶縁基材層11(実装用電極EP11が形成された絶縁基材層)に形成され、且つ、実装面の平面視で(Z軸方向から視て)、少なくとも一部が実装用電極EP11に重なっている。
本実施形態に係る多層基板101および電気素子201によれば、次のような効果を奏する。
(a)実装用電極に開口がある場合に、導電性接合材を用いて実装用電極に実装部品を接合しようとすると、導電性接合材に含まれる非金属成分(例えば、フラックス等)が上記開口内に溜まり、接合時の熱で上記非金属成分が揮発して導電性接合材が爆ぜる虞がある。また、上記非金属成分の揮発ガスによって、接合後の導電性接合材にボイドが発生する虞もある。そのため、実装用電極と実装部品との接合箇所で接合強度の低下や、導通不良を生じる虞がある。なお、上記開口全体を覆うように実装部品が配置される場合に、このような問題が特に生じやすい。一方、本実施形態では、実装用電極(EP11,EP12)に、実装領域(M11,M12)と非実装領域(NM11,NM12)とに亘って形成される第1開口(H11,H12)を有する。この構成によれば、導電性接合材を用いた実装電極と実装部品との接合時に、導電性接合材に含まれる上記非金属成分やその揮発ガスが第1開口(H11,H12)から抜ける(図2(A)中の矢印を参照)。すなわち、上記非金属成分やその揮発ガスが、接合時に上記接合箇所に溜まることなく外部に放出される。そのため、接合時の導電性接合材の爆ぜやボイドの発生が抑制され、上記接合箇所での接合不良や導通不良が抑制される。
なお、導電性接合材を用いた実装用電極と実装部品との接合時に、導体部分ではない第1開口H11,H12には導電性接合材が濡れ拡がり難い。そのため、実装用電極と実装部品との接合に用いられる導電性接合材の量が多い場合でも、上記非金属成分やその揮発ガスを外部に放出するための経路は確保される。
(b)本実施形態では、複数の絶縁基材層11,12,13が樹脂(熱可塑性樹脂)を主材料としている。多層基板101が、Cu箔等の導体パターンを備える樹脂多層基板である場合、すなわち、積層体(樹脂多層基板)にCu箔等の導体パターンが形成されていると、製造段階において積層体内で生じたガスが外部に抜け難い。そのため、多層基板の製造段階、使用段階における加熱時に、残留したガスに起因する層間剥離が生じやすい。したがって、導体パターンを備える樹脂多層基板の場合には、積層体内に残留するガスに起因した層間剥離を抑制するという点で、導体パターンに開口(第1開口または第2開口)を設けるという本実施形態に係る構成が有効である。
(c)本実施形態では、周囲を導体に囲まれた複数の第2開口H21,H22,H23が、導体パターン(グランド導体41,42,43)に形成されている。この構成により、製造段階において積層体内で生じたガスは、外側へ比較的長い距離を移動するまでにグランド導体に設けられた第2開口H21,H22,H23から速やかに抜ける。そのため、積層体内に残留するガス量が低減され、多層基板の製造段階、使用段階における加熱時の層間剥離が抑制される。なお、周囲が導体で囲まれた第2開口H21,H22,H23を導体パターンに形成することにより、導体パターンが分断されて孤立化することを抑制できる。そのため、開口を形成することによる電気特性への影響を小さくできる。
(d)本実施形態では、グランド導体41,43(表層パターン)に複数の第2開口H21,H23が形成されている。外部から熱が加わりやすく温度上昇しやすい積層体10の表層では相対的に生じるガスの量が多い。そのため、この構成により、表層パターンに第2開口が設けられていない場合と比べ、積層体10の表層から生じたガスを効果的に抜くことができる。
(e)また、本実施形態では、表層パターンに加えてグランド導体42(内層パターン)にも複数の第2開口H22が形成されている。積層体内で生じたガスは内部から表層へ誘導される傾向がある。そのため、表層パターンおよび内層パターンのいずれにも複数の第2開口を設けることにより、積層体10の表層から効率良くガスを抜くことができる。
(f)本実施形態では、第2開口H21,H22,H23が、周期的に等間隔で配置されている。この構成によれば、開口の分布に偏りが少なくなって、ガス抜き効果が面方向で均一となりやすい。すなわち、局所的にガスが残留しないため、層間剥離の抑制効果が高まる。なお、複数の第2開口H21,H22,H23は、周期的に等間隔で配置されているのであれば、千鳥配置に限定されるものではない。また、第2開口H21,H22,H23のそれぞれの配列ピッチ(複数の第2開口H21同士の間隔、複数の第2開口H22同士の間隔、複数の第2開口H23同士の間隔)が、それぞれ異なっていてもよい。
なお、複数の第2開口H21,H23は、実装面の平面視で(Z軸方向から視て)、信号導体32に重ならない位置に形成されることが好ましい。この構成によれば、積層方向に近接する信号導体32とグランド導体41,43との間に生じる容量の変化を抑制でき、伝送線路の特性インピーダンスの連続性を保つことができる。また、Z軸方向から視て第2開口H21,H23が信号導体32に重ならないため、グランド導体41,43に第2開口H21,H23を設けることに起因した、伝送線路から外部への不要輻射の増大や、外部からのノイズを受けやすくなるという問題を回避できる。
(g)また、本実施形態では、導体パターンのうち最も大きなグランド導体43に複数の第2開口H23が形成されている。積層体内に大きな導体パターンがあると、ガスが生じた場所によっては、多層基板外へのガスの排出経路が長くなり、積層体内にガスが残留する虞がある。そのため、最も大きな導体パターンに第2開口を形成することにより、加熱時に積層体内に生じたガスを、効果的に外部に排出できる。
なお、本実施形態では、複数の導体パターンのうち最も大きい導体パターン(グランド導体43)に第2開口のみが形成される例を示したが、最も大きい導体パターンに第1開口が形成されていてもよい。最も大きな導体パターンに第1開口および第2開口を形成することにより、最も大きな導体パターンに第1開口のみ(または、第2開口のみ)形成する場合と比べて、積層体内に生じたガスをさらに効果的に外部に排出できる。
(h)また、本実施形態では、樹脂材料を含む層間接続導体V20が、絶縁基材層11(実装用電極EP11が形成された絶縁基材層)に形成され、且つ、Z軸方向から視て少なくとも一部が実装用電極EP11に重なっている。樹脂材料を含む層間接続導体(ビア導体)は、多層基板の製造段階、使用段階(特に接合時)における加熱時に生じるガスの量が多い。そのため、このような層間接続導体が実装用電極の近傍に配置されていると、接合時に導電性接合材の爆ぜが生じやすく、多層基板の製造段階、使用段階における加熱時に層間剥離が生じやすい。一方、本実施形態では、樹脂材料を含む層間接続導体V20の近傍に位置する実装用電極EP11に、第1開口H11が形成されているため、多層基板101の製造段階、使用段階における加熱時に層間接続導体V20から生じるガスを効率良く排出できる。そのため、接合時の導電性接合材の爆ぜが抑制され、多層基板の製造段階、使用段階における加熱時の実装用電極EP11近傍の層間剥離は効果的に抑制される。また、この構成によれば、層間剥離による実装用電極EP11近傍の凹凸や湾曲が軽減されるため、他の回路基板等に対する多層基板101の実装性が高まる。
(i)本実施形態では、積層体に形成される層間接続導体V11,V20,V21,V22,V23が、樹脂材料を含む導電性ペーストを固化してなるビア導体である。これらビア導体は、複数の絶縁基材層11,12,13の加熱プレス処理(後に詳述する)で同時に形成されるため、形成が容易である。また、導電性ペーストに樹脂材料が含まれるため、樹脂を主材料とする絶縁基材層と層間接続導体との高い接合性が得られる。なお、上記導電性ペーストに含まれる樹脂材料は、絶縁基材層の樹脂材料と同種であることが好ましい。
(j)本実施形態では、保護層1,2がエポキシ樹脂膜である。エポキシ樹脂は、絶縁基材層の主材料である液晶ポリマー(LCP)やポリエーテルエーテルケトン(PEEK)に比べてガス透過性が高い。そのため、保護層1,2を設けてもガス透過性は殆ど損なわれない。
(k)本実施形態では、実装用電極EP11,EP12が有する第1開口H11,H12が直線状である。この構成によれば、屈曲(または湾曲)した第1開口を有する実装用電極を形成する場合と比べ、実装用電極の形成が容易となる。また、実装用電極が屈曲(または湾曲)する線状の第1開口を有する場合、導電性接合材に含まれる非金属成分やその揮発ガス(以下、「非金属成分等」。)がその屈曲した部分に溜まりやすく、上記非金属成分等は第1開口から抜け難い。したがって、この構成によれば、線状の第1開口が屈曲(または湾曲)している場合と比べて、非金属成分等が第1開口から抜けやすいため、接合時の導電性接合材の爆ぜやボイドの発生はさらに抑制される。また、この構成によれば、線状の第1開口が屈曲している場合と比べて、多層基板の製造段階、使用段階における加熱時に、積層体内で生じたガスに起因する層間剥離は抑制される。
(l)本実施形態では、第1開口H11の開口幅L1が、0.1mmであり、実装用電極EP11の導体幅L2が1mmである。導体部分の短辺の幅が1mmを超える場合、積層体内でガスが生じた場所によっては多層基板外へのガスの排出経路が長く、生じたガスが抜け難い。一方で、第1開口の幅が大きい(第1開口の面積が大きい場合)には、導電性接合材を用いた実装用電極と実装部品との接合強度が低くなってしまう。そのため、開口幅L1および導体幅L2は以下(1)〜(3)の条件を満たす値であることが好ましい。
(1)導体幅L2が1mm以下である(L2≦1mm)。
(2)開口幅L1が0.1mm以下である(0<L1≦0.1mm)。
(3)開口幅L1が導体幅L2の1/50以上(L1≧L2/50)。
この構成により、積層体内の残留ガスに起因する層間剥離を抑制しつつ、実装用電極と実装部品との接合強度を確保可能な多層基板を実現できる。
本実施形態に係る多層基板101は、例えば次のような工程で製造される。
(1)まず、樹脂を主材料とする複数の絶縁基材層11,12,13を準備する。絶縁基材層11,12,13は、例えば液晶ポリマー(LCP)またはポリエーテルエーテルケトン(PEEK)等の熱可塑性樹脂からなるシートである。
(2)次に、複数の絶縁基材層11,12,13に、導体パターン(信号導体31,32およびグランド導体41,42,43等)を形成する。具体的には、集合基板状態の絶縁基材層11の表面に金属箔(例えばCu箔)をラミネートし、その金属箔をフォトリソグラフィでパターニングすることで、絶縁基材層11の表面に信号導体31およびグランド導体41を形成する。集合基板状態の絶縁基材層12の表面に金属箔(例えばCu箔)をラミネートし、その金属箔をフォトリソグラフィでパターニングすることで、絶縁基材層12の表面に信号導体32およびグランド導体42を形成する。また、集合基板状態の絶縁基材層13の裏面に金属箔(例えばCu箔)をラミネートし、その金属箔をフォトリソグラフィでパターニングすることで、絶縁基材層13の裏面にグランド導体43を形成する。
なお、グランド導体41は、第1開口H11,H12および複数の第2開口H21を有する。また、グランド導体42は複数の第2開口H22を有し、グランド導体43は複数の第2開口H23を有する。第1開口H11,H12は、Y軸方向に延伸する線状の貫通孔である。複数の第2開口H21,H22,H23は周囲が導体(グランド導体)で囲まれた円形の貫通孔である。
また、複数の絶縁基材層11,12,13には、層間接続導体V11,V20,V21,V22,V23が形成される。層間接続導体V11,V20,V21,V22,V23は、レーザー等で貫通孔を設けた後、Cu,Sn等もしくはそれらの合金等の金属粉と樹脂材料とを含む導電性ペーストをその貫通孔に配設し、後の加熱プレス処理で固化させることにより設けられる。そのため、導電性ペーストは、後の加熱プレス時の温度よりも融点(溶融温度)が低い材料とする。
(3)次に、保護層2、絶縁基材層13,12,11および保護層1の順に積層し、積層した複数の絶縁基材層11,12,13および保護層1,2を加熱プレス(一括プレス)して集合基板状態の積層体を形成する。なお、積層した絶縁基材層11,12,13を加熱プレスして集合基板状態の積層体を形成した後、積層体の表面に保護層1,2をそれぞれ形成してもよい。
なお、保護層1は複数の開口部を有する。そのため、絶縁基材層11上に保護層1が形成されることにより、信号導体31の一部およびグランド導体41の一部が、積層体10の第1面S1に露出する。信号導体31のうち第1面S1に露出する部分が、実装用電極EP21である。グランド導体41のうち第1面S1に露出する部分が、実装用電極EP11,EP12である。
(4)次に、実装用電極EP11,EP12,EP21等に、コネクタ51,52,61等を実装(接合)する。コネクタの実装(接合)には、例えばはんだ等の導電性接合材が用いられる。
(5)その後、集合基板状態の積層体から個片に分離して、個別の多層基板101を得る。なお、(4)と(5)の工程の順序は逆であってもよい。
この製造方法によれば、実装部品の接合時に、実装用電極と実装部品との接合箇所の爆ぜを抑制し、上記接合箇所での接合不良等を抑制できる多層基板を容易に製造できる。
また、この製造方法によれば、積層した複数の絶縁基材層11,12,13および保護層1,2を一括プレスすることで、積層体10を容易に形成できる。そのため、多層基板101の製造工程を大幅に削減でき、コストを低く抑えることができる。
《第2の実施形態》
第2の実施形態では、第1開口の変形例を示す。
図5(A)は第2の実施形態に係る電気素子202Aの、コネクタ61が実装された実装用電極EP13を示す平面図であり、図5(B)は第2の実施形態に係る多層基板102Aの、実装用電極EP13を示す平面図である。図5(A)では、実装用電極EP13の導体部分をハッチングで示している。また、図5(B)では、実装用電極EP13をドットパターンで示しており、実装領域M13を破線で示している。
実装用電極EP13は第1開口H13を有する点で、第1の実施形態に係る実装用電極EP11と異なる。実装用電極EP13の他の構成については、実装用電極EP11と略同じである。図5(B)に示すように、第1開口H13は、X軸方向とY軸方向とに延伸する十字形(X字形)の貫通孔である。
図6(A)は第2の実施形態に係る電気素子202Bの、コネクタ61が実装された実装用電極EP14を示す平面図であり、図6(B)は第2の実施形態に係る多層基板102Bの、実装用電極EP14を示す平面図である。図6(A)では、実装用電極EP14の導体部分をハッチングで示している。また、図6(B)では、実装用電極EP14をドットパターンで示しており、実装領域M14を破線で示している。
実装用電極EP14は2つの第1開口H14a,H14bを有する点で、第1の実施形態に係る実装用電極EP11と異なる。実装用電極EP14の他の構成については、実装用電極EP11と略同じである。図6(B)に示すように、第1開口H14a,H14bは、X軸方向(またはY軸方向)に対して斜め方向に延伸する直線状の貫通孔である。第1開口H14a,H14bは、互いに並行するように配列されている。
図7(A)は第2の実施形態に係る電気素子202Cの、コネクタ61が実装された実装用電極EP15を示す平面図であり、図7(B)は第2の実施形態に係る多層基板102Cの、実装用電極EP15を示す平面図である。図7(A)では、実装用電極EP15の導体部分をハッチングで示している。また、図7(B)では、実装用電極EP15をドットパターンで示しており、実装領域M15を破線で示している。
実装用電極EP15は、4つの第1開口H15a,H15b,H15c,H15dを有する点で、第1の実施形態に係る実装用電極EP11と異なる。実装用電極EP15の他の構成については、実装用電極EP11と略同じである。図7(B)に示すように、第1開口H15a,H15b,H15c,H15dは、L字形に屈曲する貫通孔である。
図8(A)は第2の実施形態に係る電気素子202Dの、コネクタ61が実装された実装用電極EP16を示す平面図であり、図8(B)は第2の実施形態に係る多層基板102Dの、実装用電極EP16を示す平面図である。図8(A)では、実装用電極EP16の導体部分をハッチングで示している。また、図7(B)では、実装用電極EP16をドットパターンで示しており、実装領域M16を破線で示している。
実装用電極EP16は、保護層1が実装用電極EP16から離間して配置されている(クリアランスレジスト構造)点で、第1の実施形態に係る実装用電極EP11と異なる。また、実装用電極EP16は、第1開口H16を有する点で、実装用電極EP11と異なる。第1開口H16は、Y軸方向に延伸する直線状の貫通孔である。図8(B)に示すように、第1開口H16は周囲が導体で囲まれてはいない。
図9(A)は第2の実施形態に係る電気素子202Eの、コネクタ61が実装された実装用電極EP17を示す平面図であり、図9(B)は第2の実施形態に係る多層基板102Eの、実装用電極EP17を示す平面図である。図9(A)では、実装用電極EP17の導体部分をハッチングで示している。また、図9(B)では、実装用電極EP17をドットパターンで示しており、実装領域M17を破線で示している。
実装用電極EP17は、保護層1が、実装用電極EP17から離間して配置されている(クリアランスレジスト構造)点で、第1の実施形態に係る実装用電極EP11と異なる。また、実装用電極EP17は、第1開口H17a,H17bを有する点で、実装用電極EP11と異なる。第1開口H17a,H17bは、Y軸方向に延伸する直線状の貫通孔であり、互いに並行するように配列されている。図9(B)に示すように、第1開口H17a,H17bは周囲が導体で囲まれてはいない。
以上のような構成でも、実装面の平面視で(Z軸方向から視て)、第1開口が実装用電極のうち実装領域と、非実装領域と、に亘って(跨って)形成されている。そのため、第1の実施形態に係る電気素子201(多層基板101)と同様の作用・効果を奏する。
《第3の実施形態》
第3の実施形態では、積層体が曲げ部を有する例を示す。
図10(A)は第3の実施形態に係る電子機器401の主要部を示す正面図であり、図10(B)は第3の実施形態に係る電気素子203の正面図である。
電子機器401は、電気素子203、回路基板301,302等を備える。なお、回路基板301,302には、他の基板や電子部品等が実装されるが、図示を省略している。回路基板301,302は、例えばプリント配線板である。
図10(B)等に示すように、電気素子203は、積層体10が折り曲げられた曲げ部CRを有する点で、第1の実施形態に係る電気素子201と異なる。また、電気素子203は、第1面S1にコネクタ61が実装され、第2面S2にコネクタ62が実装されている点で、電気素子201と異なる。
電気素子203は、曲げられた状態で、回路基板301,302間に接続されている。電気素子203のコネクタ61は、回路基板301に実装されたレセプタクル71に接続されている。電気素子203のコネクタ62は、回路基板302のレセプタクル72に接続されている。
図10(B)等に示すように、第2領域R2(第2開口が形成されている領域)と曲げ部CRとの間の距離は、第1領域R1(第1開口が形成されている領域)と曲げ部CRとの間の距離よりも小さい。
本実施形態によれば、第1の実施形態で述べた効果以外に、次のような効果を奏する。
(m)本実施形態では、少なくとも一つの第2領域R2(第2開口)と曲げ部CRとの間の距離が、第1領域R1(第1開口)と曲げ部CRとの間の距離よりも小さい。開口が設けられた導体パターンに曲げ応力が掛かると、その開口を起点として裂け目や亀裂が発生しやすくなる。その結果、導体パターンの剥離や層間剥離、または電気的特性の劣化が生じやすくなる。この構成によれば、第1開口が曲げ部CRから離間しているため、曲げ応力による第1開口を起点とした裂け目や亀裂の発生が抑制される。したがって、実装用電極の剥離や実装用電極近傍の層間剥離等の発生を抑制できる。
なお、第1開口および第2開口は、曲げ部CR以外の部分に配置されていることが好ましい。第1開口および第2開口を曲げ部CR以外の部分に配置することにより、第1開口および第2開口を起点とした裂け目や亀裂の発生がさらに抑制され、結果的に導体パターンの剥離や層間剥離、電気的特性の劣化の発生をさらに抑制できる。
《その他の実施形態》
以上に示した各実施形態では、積層体が矩形の平板である例を示したが、積層体の形状は、本発明の作用効果を奏する範囲において適宜変更可能である。積層体は、例えば平面形状が多角形、円形、楕円形、円弧状、L字形、U字形、Y字形、T字形、クランク形等であってもよい。また、積層体の第1面S1および第2面S2は、完全な平面に限定されるものではなく、一部が曲面等であってもよい。なお、本発明の積層体において、第2面S2は必須ではない。
以上に示した各実施形態では、積層体10が、熱可塑性樹脂からなる平板である例を示したが、この構成に限定されるものではない。積層体10は熱硬化性樹脂からなる平板でもよい。また、積層体10は、例えば、低温同時焼成セラミックス(LTCC)の誘電体セラミックであってもよい。また、積層体10は、複数の樹脂の複合積層体であってもよく、例えばガラス/エポキシ基板等の熱硬化性樹脂シートと、熱可塑性樹脂シートとが積層されて形成される構成でもよい。また、積層体は、複数の絶縁基材層を加熱プレス(一括プレス)してその表面同士を融着するものに限らず、各絶縁基材層間に接着材層を有する構成でもよい。
また、以上に示した各実施形態では、3つの絶縁基材層11,12,13と2つの保護層1,2を積層してなる積層体の例を示した、この構成に限定されるものではない。積層体を形成する絶縁基材層の層数は、本発明の作用・効果を奏する範囲において適宜変更可能である。また、以上に示した各実施形態では、保護層1,2がエポキシ樹脂膜である例を示したが、保護層1,2は例えばソルダーレジスト膜やカバーレイフィルムでもよい。なお、本発明の積層体において保護層は必須ではない。
以上に示した各実施形態では、2つまたは6つの実装部品を備える電気素子の例を示したが、実装部品の個数はこれに限定されるものではない。また、実装部品の配置等についても以上の各実施形態で示した構成に限定されるものではない。さらに、以上に示した各実施形態では、「実装部品」がコネクタである例を示したが、本発明の「実装部品」はこれに限定されるものではない。実装部品は、例えばチップ型インダクタやチップ型キャパシタ等のチップ部品、IC、RFIC素子またはインピーダンス整合回路等であってもよい。
なお、以上に示した各実施形態では、実装用電極以外の導体パターンが、全て積層体の内部に形成される例を示したが、本発明の多層基板はこの構成に限定されるものではない。実装用電極以外の導体パターンが、積層体の表面に形成されていてもよい。また、以上に示した各実施形態では、信号導体31,32およびグランド導体41,42,43等の導体パターンを備える多層基板の例を示したが、多層基板はこれら以外の導体パターンを備えていてもよい。
以上に示した各実施形態では、電気素子(多層基板)が、二つの部材間を接続するケーブルである例を示したが、本発明の電気素子はこれに限定されるものではない。電気素子は、例えば全体が別の基板に実装される電子部品であってもよい。また、電気素子に構成される回路は、ストリップライン型の伝送線路に限定されるものではない。電気素子には、例えば、その他の各種伝送線路(例えば、マイクロストリップライン、コプレーナライン等)が構成されていてもよい。また、電気素子に形成される伝送線路は1つに限定されず、複数でもよい。さらに、電気素子には、例えば、インダクタ、キャパシタや各種フィルタ(ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、バンドエリミネーションフィルタ)等の周波数フィルタが導体パターンで形成されていてもよい。また、電気素子には、チップ部品等の各種部品が埋設されていてもよい。
なお、以上に示した各実施形態では、実装用電極の外形が矩形である例を示したが、この構成に限定されるものではない。実装用電極の形状、個数、配置等は、本発明の作用効果を奏する範囲において適宜変更可能である。実装用電極の平面形状は、例えば、多角形、円形、楕円形、円弧状、リング状、L字形、U字形、T字形、Y字形、クランク形等であってもよい。
また、第1開口の形状、個数、配置等は、以上の各実施形態で示した構成に限定されるものではなく、本発明の作用効果を奏する範囲において適宜変更可能である。第1開口の形状は、例えば、多角形、円形、楕円形、円弧状、U字形、T字形、Y字形、クランク形等でもよい。
以上に示した各実施形態では、円形の複数の第2開口が、グランド導体に形成された多層基板の例を示したが、第2開口の形状、個数等は、本発明の作用効果をそうする範囲において適宜変更可能である。第2開口の形状は、例えば、矩形、多角形、楕円形、L字形、円弧状、U字形、T字形、Y字形、クランク形等でもよい。また、以上に示した各実施形態では、複数の第2開口が、実装面の平面視で(Z軸方向から視て)、互いに等間隔に千鳥配置されている例を示したが、複数の第2開口の配置は本発明の作用効果を奏する範囲において適宜変更可能である。
以上に示した各実施形態では、層間接続導体V11,V20,V21,V22,V23が、導電性ペーストからなるビア導体である例を示したが、この構成に限定されるものではない。層間接続導体は、例えば積層体を貫通して複数の導体パターン同士を互いに接続するスルーホールめっきやフィルドビアめっきでもよい。層間接続導体がスルーホールめっきやフィルドビアめっきである場合には、樹脂材料を含む層間接続導体に比べて、ガスの発生量が少なくできる。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
AP11,AP12,AP21…開口部
EP11,EP12,EP13,EP14,EP15,EP16,EP17,EP21…実装用電極
H11,H12,H13,H14a,H14b,H15a,H15b,H15c,H15d,H16,H17a,H17b…第1開口
H21,H22,H23…第2開口
L1…第1開口の開口幅
L2…実装用電極の導体幅
M11,M12,M13,M14,M15,M16,M17,M21…実装領域
NM11,NM12,NM13,NM14,NM15,NM16,NM17…非実装領域
R1…第1領域
R2…第2領域
S1…積層体の第1面(実装面)
S2…積層体の第2面
V11,V20,V21,V22,V23…層間接続導体
1,2…保護層
5…導電性接合材
10…積層体
11,12,13…絶縁基材層
31,32…信号導体
41,42,43…グランド導体
51,52,53,54,61,62…コネクタ(実装部品)
71,72…レセプタクル
101,102A,102B,102C,102D,102E…多層基板
201,202A,202B,202C,202D,202E,203…電気素子
301,302…回路基板
401…電子機器

Claims (10)

  1. 複数の絶縁基材層を積層して形成され、実装面を有する積層体と、
    前記実装面に形成される実装用電極を含み、前記複数の絶縁基材層に形成される導体パターンと、
    を備え、
    前記実装用電極は第1開口を有し、
    前記第1開口は、前記実装面の平面視で、前記実装用電極のうち実装部品を実装したときに前記実装部品に重なる実装領域と、前記実装部品に重ならない非実装領域と、に亘って形成され
    前記複数の絶縁基材層は樹脂を主材料とし、
    前記導体パターンは、前記実装面の平面視で、周囲が導体で囲まれた第2開口を有し、
    前記積層体は、折り曲げられる曲げ部を有し、
    前記第1開口および前記第2開口は、前記曲げ部以外の部分に配置される、多層基板。
  2. 前記第1開口は線状であり、
    前記第1開口の延伸方向に直交する方向において、前記実装用電極の導体幅は1mm以下であり、前記第1開口の開口幅は0.1mm以下、前記実装用電極の導体幅の1/50以上である、請求項に記載の多層基板。
  3. 前記導体パターンの数は複数であり、
    前記第1開口は、複数の前記導体パターンのうち最も大きな導体パターンに形成される、請求項またはに記載の多層基板。
  4. 前記導体パターンは、前記複数の絶縁基材層の積層方向において最も表層に位置する表層パターンと、前記表層パターンよりも内層に位置する内層パターンと、を有し、
    前記表層パターンは、前記第2開口を有する、請求項1から3のいずれかに記載の多層基板。
  5. 前記内層パターンは、第2開口を有する、請求項に記載の多層基板。
  6. 前記第2開口の数は複数であり、
    複数の前記第2開口は、前記実装面の平面視で、互いに等間隔に配置される、請求項からのいずれかに記載の多層基板。
  7. 前記導体パターンの数は複数であり、
    前記第2開口は、複数の前記導体パターンうち最も大きな導体パターンに形成される、請求項からのいずれかに記載の多層基板。
  8. 前記積層体は、折り曲げられる曲げ部を有し、
    少なくとも一つの前記第2開口と前記曲げ部との間の距離は、前記第1開口と前記曲げ部との間の距離よりも小さい、請求項からのいずれかに記載の多層基板。
  9. 前記複数の絶縁基材層のうち前記実装用電極が形成される絶縁基材層に形成され、樹脂材料を含む層間接続導体を備え、
    前記層間接続導体は、前記実装面の平面視で、前記実装用電極に重なる、請求項2からのいずれかに記載の多層基板。
  10. 請求項1からのいずれかに記載の多層基板と、
    前記実装面に実装され、前記実装用電極に接続される前記実装部品と、
    を備える、電気素子。
JP2020500301A 2018-02-15 2018-12-14 多層基板および電気素子 Active JP6741183B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018025186 2018-02-15
JP2018025186 2018-02-15
PCT/JP2018/046079 WO2019159521A1 (ja) 2018-02-15 2018-12-14 多層基板および電気素子

Publications (2)

Publication Number Publication Date
JP6741183B2 true JP6741183B2 (ja) 2020-08-19
JPWO2019159521A1 JPWO2019159521A1 (ja) 2020-08-27

Family

ID=67619254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020500301A Active JP6741183B2 (ja) 2018-02-15 2018-12-14 多層基板および電気素子

Country Status (4)

Country Link
US (1) US11064606B2 (ja)
JP (1) JP6741183B2 (ja)
CN (1) CN212677472U (ja)
WO (1) WO2019159521A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021230226A1 (ja) * 2020-05-14 2021-11-18 株式会社村田製作所 回路基板、回路基板の接続構造、および、回路基板の接続構造の製造方法
WO2024106239A1 (ja) * 2022-11-18 2024-05-23 株式会社村田製作所 コンデンサ素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5788968U (ja) * 1980-11-21 1982-06-01
JPS62126866U (ja) * 1986-01-31 1987-08-12
JP2000165042A (ja) * 1998-11-30 2000-06-16 Nec Corp 薄膜多層配線基板
JP2001144448A (ja) * 1999-11-17 2001-05-25 Nippon Mektron Ltd 可撓性多層回路基板
JP2005136347A (ja) 2003-10-31 2005-05-26 Denso Corp 多層基板及びその製造方法
JP2006179809A (ja) * 2004-12-24 2006-07-06 Alps Electric Co Ltd 電子回路ユニット
US8119924B2 (en) * 2006-03-31 2012-02-21 Nec Corporation Wiring board, packaging board and electronic device
JP5807145B2 (ja) 2010-05-20 2015-11-10 パナソニックIpマネジメント株式会社 実装構造体
JP6476871B2 (ja) * 2014-05-22 2019-03-06 株式会社村田製作所 回路基板、蓄電装置、電池パックおよび電子機器

Also Published As

Publication number Publication date
WO2019159521A1 (ja) 2019-08-22
JPWO2019159521A1 (ja) 2020-08-27
US20200315010A1 (en) 2020-10-01
CN212677472U (zh) 2021-03-09
US11064606B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
US8677612B2 (en) Method for manufacturing flex-rigid wiring board
JP7001158B2 (ja) 多層基板、電子機器および多層基板の製造方法
CN211606926U (zh) 内插器以及电子设备
WO2019098011A1 (ja) 樹脂多層基板、電子部品およびその実装構造
JP6741183B2 (ja) 多層基板および電気素子
WO2019098012A1 (ja) 樹脂多層基板、電子部品およびその実装構造
US20150022286A1 (en) High-frequency signal line
JP5672091B2 (ja) 多層基板
CN215453373U (zh) 树脂多层基板以及电子设备
CN212677468U (zh) 基板接合构造
WO2012117872A1 (ja) 部品内蔵樹脂基板
CN210899888U (zh) 多层基板以及电子设备
WO2019230524A1 (ja) 樹脂多層基板および電子機器
JP2018041904A (ja) 電子部品装置
US20210185807A1 (en) Resin multilayer board
CN211828497U (zh) 树脂多层基板以及电子设备
CN219204859U (zh) 多层基板
JP7095739B2 (ja) 電気素子の製造方法
US11924980B2 (en) Method for manufacturing multilayer substrate and multilayer substrate
JP6969533B2 (ja) 多層基板および電子機器
WO2020262372A1 (ja) 樹脂多層基板およびその製造方法
JP7234651B2 (ja) 多層基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200520

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200520

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200706

R150 Certificate of patent or registration of utility model

Ref document number: 6741183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150