JP6736472B2 - 多層配線基板および表示装置、並びに電子機器 - Google Patents

多層配線基板および表示装置、並びに電子機器 Download PDF

Info

Publication number
JP6736472B2
JP6736472B2 JP2016562363A JP2016562363A JP6736472B2 JP 6736472 B2 JP6736472 B2 JP 6736472B2 JP 2016562363 A JP2016562363 A JP 2016562363A JP 2016562363 A JP2016562363 A JP 2016562363A JP 6736472 B2 JP6736472 B2 JP 6736472B2
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
wiring board
multilayer wiring
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016562363A
Other languages
English (en)
Other versions
JPWO2016088522A1 (ja
Inventor
渡辺　秋彦
秋彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2016088522A1 publication Critical patent/JPWO2016088522A1/ja
Application granted granted Critical
Publication of JP6736472B2 publication Critical patent/JP6736472B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N2021/95638—Inspecting patterns on the surface of objects for PCB's
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent

Description

本技術は、光透過性を有する絶縁層を間に複数の配線が積層された多層配線基板およびこれを備えた表示装置、並びに電子機器に関する。
輝度の高い表示装置では、周辺部材は直接あるいは間接的に強度の高い光に曝露される。このため、例えば、発光素子の直上、あるいは直下の絶縁層には、紫外線領域に対する耐光性が求められており、例えば、紫外線を含む可視光領域の光に対して透過率の高い材料が用いられている（例えば、特許文献１，２参照）。
ところで、電子デバイスは、その性能を向上させるために配線の本数が増加され、回路が複雑になっている。特に、表示装置等では、薄膜トランジスタ（thin film transistor；ＴＦＴ）の数や配線回路の本数が多く、また、容量素子を大面積化すること等によって回路がより複雑になっている。更に、高精細化した場合には、画素数の増加に伴い駆動用の配線や信号線を形成する配線層の高密度化が進み、短絡が増加して製造歩留まりが低下する。この問題を解決するために、駆動用の配線や信号線を形成する配線層は絶縁層を介して積層された、いわゆる多層配線構造が用いられている。
特開２００２−２７０８９８号公報 特開２００３−１１５６１３号公報
しかしながら、多層配線構造において各配線の間に設けられた絶縁層を、上記のような、紫外線を含む可視光領域の光に対して透過率の高い材料（例えば、透明絶縁材料）を用いて形成した場合、上層の配線の欠陥を外観検査する際に、下層の配線が同時に認識されてしまう。これによって、下層の配線が上層配線検査のノイズとなって検査精度が低下し、製造歩留まりおよび信頼性の向上の妨げとなっていた。
従って、製造歩留まりおよび信頼性を向上させることが可能な多層配線基板および表示装置、並びに電子機器を提供することが望ましい。
本技術の一実施形態の多層配線基板は、基板と、基板上に設けられ、光透過性を有する絶縁層を間に配設されると共に、絶縁層の下層側に設けられた第１配線および絶縁層の上層側に設けられた第２配線とを備えたものであり、第１配線は表面処理されていると共に、第２配線よりも大きな配線ピッチを有している。
本技術の一実施形態の表示装置は、上記本技術の多層配線基板に発光素子を備えたものである。
本技術の一実施形態の電子機器は、上記本技術の多層配線基板に電子デバイスを備えたものである。
本技術の一実施形態の多層配線基板および表示装置、並びに電子機器では、光透過性を有する絶縁層を間に配設された第１配線および第２配線のうち、少なくとも一方に表面処理を施すことにより、光学的なＳ／Ｎ比が高まり、検査精度が向上する。
本技術の一実施形態の多層配線基板および表示装置、並びに電子機器によれば、光透過性を有する絶縁層を間に配設された第１配線および第２配線のうち、少なくとも一方に表面処理を施すようにしたので、光学的なＳ／Ｎ比が高まり、検査精度が向上する。よって、製造歩留まりが向上すると共に、高い信頼性を有する多層配線基板を備えた表示装置および電子機器を提供することが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
本開示の一実施の形態に係る多層配線基板の断面図である。 図１に示した多層配線基板の平面模式図である。 比較例としての多層配線基板の平面模式図である。 図１に示した多層配線基板の断面模式図である。 図１に示した多層配線基板を用いた表示装置の全体構成を表す図である。 バックプレーンの構成を説明するための平面模式図である。 バックプレーンの構成を説明するための平面模式図である。 適用例１の外観を表す斜視図である。
以下、本開示における実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（多層配線のうち、下層配線を表面処理した例）
１−１．基本構成
１−２．表示装置の構成
１−３．作用・効果
２．適用例（電子デバイスを備えた電子機器の例）
＜１．実施の形態＞
（１−１．基本構成）
図１は、本開示の一実施の形態に係る多層配線基板（多層配線基板１）の断面構成を斜視したものである。この多層配線基板１は、例えば、図４に示したようなタイリングディスプレイ等の表示装置を構成する表示パネルの基板として用いられるものである。多層配線基板１は、基材１１の表面および裏面に複数の配線（配線１２Ａ，１２Ｂ，１５Ａ，１５Ｂ）等が配設された基板１０上に、さらに光透過性を有する絶縁層２１を介して配線２２および、電子デバイスとして、例えば、発光素子３１等が形成された構成を有する。本実施の形態では、基板１０の表面に設けられた配線１２Ｂ（第１配線）は表面処理が施され、絶縁層２１上に設けられた配線２２（第２配線）とは、例えば、可視光領域における反射率が互いに異なるようになっている。
基板１０は、例えば、図１に示したように、基材１１と、基材１１の表面に絶縁層１３を介して積層された配線１２Ａおよび１２Ｂと、基材１１の裏面に絶縁層１６を介して積層された配線１５Ａおよび配線１５Ｂとを有する。配線１２Ａおよび配線１２Ｂは、絶縁層１３を貫通するバンプ１４によって互いに電気的に接続され、配線１５Ａおよび１５Ｂは、絶縁層１６を貫通するバンプ１７によって互いに電気的に接続されている。配線１２Ａおよび配線１５Ａは、基材１１を貫通する貫通電極１８を介して電気的に接続されている。また、基材１１の裏面側に設けられた配線１５Ｂ上には、保護膜として絶縁層１９が設けられている。絶縁層１９には任意の位置に、例えば、配線１５Ｂと外部回路（図示せず）とを接続するための開口１９Ａが設けられている。
基材１１は、例えば、ガラス基板の他、ポリエーテルサルフォン，ポリカーボネート，ポリイミド類，ポリアミド類，ポリアセタール類，ポリエチレンテレフタラート，ポリエチレンナフタレート，ポリエーテルエーテルケトン，ポリオレフィン類等のプラスチック基板、表面に絶縁処理がされたアルミニウム（Ａｌ），ニッケル（Ｎｉ），銅（Ｃｕ），ステンレス等の金属箔基板または紙等を用いることができる。この他、Ａｌ等のメタルベース基板の表面にポリイミドやエポキシ系等の絶縁性樹脂層が形成され、この絶縁性樹脂層上に上記反射性材質の配線パターンを印刷したものを用いてもよい。また、ＦＲ４（ガラスエポキシ樹脂）やＣＥＭ３（ガラスコンポジット樹脂）等のガラス含有樹脂からなるフィルム基材でもよい。
配線１２Ａ，１２Ｂ，１５Ａ，１５Ｂは、基材１１上の選択的な領域に設けられ、例えば銅（Ｃｕ），白金（Ｐｔ），チタン（Ｔｉ），ルテニウム（Ｒｕ），モリブデン（Ｍｏ），Ｃｕ，タングステン（Ｗ），Ｎｉ，Ａｌおよびタンタル（Ｔａ）等の金属単体または合金により構成されている。特に、抵抗率が低く、配線遅延時間を低減し高速化が可能なＣｕを用いることが好ましい。また、これらのうちの２種以上を積層させて用いるようにしてもよい。バンプ１４，１７および貫通電極１８についても、配線１２Ａ，１２Ｂ，１５Ａ，１５Ｂと同様の材料を用いることができる。
本実施の形態では、光透過性を有する絶縁層を間に積層された２種類の配線のうちの一方に表面処理が施されている。具体的には、配線１２Ｂと、絶縁層２１を間に配線１２Ｂの上に形成された配線２２ののうち、絶縁層２１の下層に設けられた配線１２Ｂに表面処理が施されている。表面処理は、例えば、配線１２Ｂと配線２２との可視光領域における反射率が互いに異なるようになればよい。具体的には、配線１２Ｂの表面を粗化するエッチング処理や、特にＣｕを用いる場合の黒化処理が挙げられる。なお、ここで黒化処理とは、いわゆる酸化銅を生成させる黒化処理および黒化代替としての粗化黒化処理（黒化代替粗化処理）を含む。また、表面処理する配線は、上層側の配線および下層側の配線のどちらでもよいが、後述する絶縁層との密着性や短絡欠陥を検出する外観検査のしやすさから、下層側の配線に施すことが好ましい。
図２Ａは、図１に示した多層配線基板１の配線１２Ｂ，２２および絶縁層２１の積層構造の一部の平面構成を模式的に表したものである。図２Ｂは、多層配線基板１と同様に、光透過性を有する絶縁層１２１０を間に積層された配線１１２０，１２２０の平面構成を模式的に表したものである。下層の配線（配線１１２０）が黒化処理されていない多層配線基板１０００と比較して、本実施の形態の多層配線基板１では、上層配線（配線２２）と下層配線（配線１２Ｂ）とのコントラストが高くなる。即ち、短絡欠陥を検出する外観検査における検査精度が向上する。
この他、配線１２Ｂと配線２２とが異なる色調となるように、一方をメッキ処理してもよい。具体的には、配線１２Ｂおよび配線２２を、例えば、Ｃｕを用いて形成する場合には、例えば、配線１２Ｂを、Ｎｉ，スズ（Ｓｎ），亜鉛（Ｚｎ），銀（Ａｇ）あるいは金（Ａｕ）を用いた無電解メッキを行うようにしてもよい。これにより、エッチング処理や黒化処理と同様に、光学検査等の短絡欠陥検査における検査精度が向上する。更に、配線１２Ｂを被覆することになるめっき金属は、配線１２Ｂを構成する金属（例えば、Ｃｕ）よりも電界印加時におけるイオン遊離性が低い金属（例えば、Ｎｉ）を用いることにより、イオンマイグレーションに対する耐性が向上する。
なお、光透過性を有する絶縁層２１を間に積層された配線１２Ｂおよび配線２２の配設ピッチは、図３に示したように、下層側の配線（配線１２Ｂ）を大きくすることが好ましい。配線１２Ｂの表面が粗化されると、アンカー効果によって配線１２Ｂと絶縁層２１との密着性が向上するからである。また、下層側の配線（配線１２Ｂ）は、上層側の配線（配線２２）と比較して短絡欠陥検査が確認しにくく、また、短絡部の切断・修復がしにくい。このため、配線１２Ｂの配線ピッチを大きく、即ち、デザインルールを緩和することによって、配線１２Ｂにおける短絡の発生が低減される。また、場合によっては、下層配線の外観検査が不要となる。配線１２Ｂおよび配線２２のピッチ幅としては、例えば、配線２２のピッチ幅が１５０μｍ未満であるのに対して、配線１２Ｂのピッチ幅は、例えば１５０μｍ以上とすることが好ましい。
絶縁層１３，１６，１９は、例えばシリコン酸化物（ＳｉＯ），シリコン窒化物（ＳｉＮ），シリコン酸窒化物（ＳｉＯＮ），ハフニウム酸化物（ＨｆＯ），アルミニウム酸化物（ＡｌＯ），アルミニウム窒化物（ＡｌＮ），タンタル酸化物（ＴａＯ），ジルコニウム酸化物（ＺｒＯ），ハフニウム酸窒化物，ハフニウムシリコン酸窒化物,アルミニウム酸窒化物，タンタル酸窒化物およびジルコニウム酸窒化物のうちの少なくとも１種を含む材料により形成される。絶縁層１３，１６，１９は単層構造としてもよく、または、例えばＳｉＮ膜およびＳｉＯ膜等の２種類以上の材料を用いた積層構造としてしてもよい。絶縁層１３，１６，１９は、塗布形成後にエッチングによって所定の形状にパターニングされるが、材料によっては、インクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってパターン形成してもよい。
基板１０上には、光透過性を有する絶縁層２１を介して配線２２、発光素子３１およびドライバＩＣ（integrated circuit）３２が形成されている。
絶縁層２１は、配線１２Ｂと配線２２との間の短絡を防ぐためのものである。絶縁層２１の材料としては、後述する発光素子３１から射出される光に曝露されることによる劣化を抑えるため、耐光性を有する材料を用いることが好ましい。具体的には、シリコーン系、ポリイミド系，ポリアクリレート系，エポキシ系，クレゾールノボラック系あるいはポリスチレン系，ポリアミド系，フッ素系等の有機絶縁材料が挙げられる。なお、絶縁層２１に用いられる材料は有機絶縁材料に限定されず、例えば上記絶縁層１３，１６，１９において挙げた無機絶縁材料を用いてもよい。
配線２２は、上記配線１２Ａ，１２Ｂ，１５Ａ，１５Ｂにおいて挙げた材料を用いることができる。配線２２は、１２Ａ，１２Ｂ，１５Ａ，１５Ｂと同一の材料を用いてもよいし、異なる材料を用いてもよい。特にＣｕを用いることが好ましい。なお、配線１２Ａ，１２Ｂ，１５Ａ，１５Ｂおよび配線２２は、例えば、メッキや各種蒸着法、あるいはスパッタリングによって形成することができる。
発光素子３１は、例えばＰ型半導体とｎ型半導体との接合面に順方向に電流を注入した時にキャリアである電子と正孔とが再結合して発光する発光ダイオード（light emitting
diode；ＬＥＤ）が挙げられる。発光素子３１の材料は特に限定されないが、例えば、青色に発光する窒化ガリウム（ＧａＮ）、緑色に発光するリン化ガリウム（ＧａＰ）、赤色に発光するヒ化リン化ガリウム（ＧａＡｓＰ），ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）等のガリウム系の化合物半導体が挙げられる。
ドライバＩＣ３２は、例えば、半導体基板（Ｓｉ基板）の表面に半導体回路形成技術を利用して回路を形成してなる半導体素子である。
発光素子３１およびドライバＩＣ３２は、それぞれ素子単体であってもよいし、パッケージに収容されたり、あるいは樹脂等によってモールドされ、チップ部品化されていてもよい。
なお、発光素子３１は、上記赤色に発光する材料、緑色に発光する材料および青色に発光する材料をそれぞれ用いて赤色（Ｒ），緑色（Ｇ）および青色（Ｂ）を発する発光素子３１（３１Ｒ，３１Ｇ，３１Ｂ、それぞれ図示せず）を組み合わせて画素を構成することで、輝度の高い表示装置（表示装置２）を構成することができる。以下に、表示装置２の構成を説明する。
（１−２．表示装置の構成）
図４は、本開示の多層配線基板１を用いた表示装置２の全体構成を表したものである。この表示装置２は、いわゆるタイリングディスプレイであり、複数の表示パネル（ここでは計４枚の表示パネル１Ａ，１Ｂ，１Ｃ，１Ｄ）を備える。これらの表示パネル１Ａ〜１Ｄは、上記多層配線基板１を用いたものであり、多層配線基板１上に、例えば、接着層を介して対向基板が貼り合わされた構成を有する（いずれも図示せず）。表示パネル１Ａ〜１Ｄは、例えば２×２の領域に２次元配置され、これらの表示パネル１Ａ〜１Ｄの各表示領域を組み合わせて映像を表示することが可能なものである。なお、図４中の「Ａ」「Ｂ」とその向きは、用いられるバックプレーンの種類と配置状態を模式的に表したものである。表示パネル１Ａ〜１Ｄにおいて用いられるバックプレーンの種類とレイアウトについては後述する。
この表示装置２では、表示パネル１Ａ〜１Ｄのそれぞれに対して、例えば、表示駆動用のドライバＩＣ３２が接続されている。具体的には、表示パネル１Ａには、例えば、信号線駆動回路１２０Ａと走査線駆動回路１３０Ａとが、例えばＣＯＦ（Chip on film）１４０により実装されている。なお、これらのドライバＩＣ３２は、図１に示したように、表示パネル１Ａに直に形成されて（内蔵されて）いてもよいし、他の手法、例えばＣＯＧ（Chipon glass）により実装されていてもよい。また、表示素子として、上記発光素子３１を用いる場合には、表示パネル１Ａには、更に電源線駆動回路（図示せず）が接続される。表示パネル１Ｂについても、表示パネル１Ａと同様に、例えば信号線駆動回路１２０Ｂと走査線駆動回路１３０ＢとがＣＯＦ１４０を介して接続されている。同様に、表示パネル１Ｃには、例えば信号線駆動回路１２０Ｃと走査線駆動回路１３０ＣとがＣＯＦ１４０を介して接続され、表示パネル１Ｄには、例えば信号線駆動回路１２０Ｄと走査線駆動回路１３０ＤとがＣＯＦ１４０を介して接続されている。
信号線駆動回路１２０Ａ〜１２０Ｄと、走査線駆動回路１３０Ａ〜１３０Ｄとはいずれも、駆動制御部１１０に接続されている。外部から入力された映像信号Ｄinに基づいて、表示パネル１Ａ〜１Ｄのそれぞれにおいて独立した表示駆動制御が可能となっている。駆動制御部１１０は、例えばタイミングコントローラ１１１と、ガンマ調整部１１２ａ〜１１２ｄとを含む。
表示パネル１Ａ〜１Ｄはそれぞれ、マトリクス状に配置された複数の画素Ｐを有する。表示パネル１Ａ〜１Ｄは、信号線駆動回路１２０Ａ〜１２０Ｄと、走査線駆動回路１３０Ａ〜１３０Ｄとによる表示駆動により、各画素Ｐがアクティブマトリクス駆動され、これにより、外部から入力された映像信号Ｄinに基づく映像表示を行うものである。なお、各図において、画素Ｐおよび後述の端子部１３０の個数やピッチ、サイズなどは説明上簡略化して示したものであり、実際のものとは異なっている。
これらの表示パネル１Ａ〜１Ｄの各面形状は、例えば矩形状または方形状（ここでは矩形状）である。表示パネル１Ａ〜１Ｄは、全体として田の字状となるように隣接して配置されている。詳細には、表示パネル１Ａ〜１Ｄは、例えば図示しない筐体あるいは基板などの上に、敷き詰めて配置されている。これらの表示パネル１Ａ〜１Ｄの各表示領域を組み合わせてなる領域が、表示装置２の表示領域（表示領域１００）となっている。なお、以下では、表示パネル１Ａ〜１Ｄを特に区別しない場合には、代表して表示パネル１Ａを例に挙げて説明を行う。
図５Ａは、バックプレーン４１Ａの構成を、図５Ｂはバックプレーン４１Ｂの構成をそれぞれ表したものである。図５Ａに示したように、バックプレーン４１Ａは、表示領域１００の一部に相当する領域（領域１０Ａ）に画素Ｐ毎に画素回路１５０を有している。換言すると、バックプレーン４１Ａには、複数の画素回路１５０が２次元配置されている。この画素回路１５０の形成領域（即ち領域１０Ａ）の周辺領域のうちの矩形状の２辺に沿った領域Ｘ１，Ｙ１に、実装用の端子部１３０が配置されている。具体的には、矩形状の左右上下に配置された４辺のうち左側と上側の２辺に沿って、端子部１３０が複数配置されている。この端子部１３０は、上述の信号線駆動回路１２０Ａ〜１２０Ｄあるいは走査線駆動回路１３０Ａ〜１３０Ｄなどと配線接続するためのパッドである。一方、図５Ｂに示したように、バックプレーン４１Ｂは、表示領域１００の一部に相当する領域（領域１０Ｂ）に画素Ｐ毎に画素回路１５０を有している（バックプレーン４１Ｂには、複数の画素回路１５０が２次元配置されている）。この画素回路１５０の形成領域（即ち領域１０Ｂ）の周辺領域のうちの矩形状の２辺に沿った領域Ｘ２，Ｙ２に、実装用の端子部１３０が配置されている。具体的には、例えば矩形状の左右上下の４辺のうち左側と下側の２辺に沿って、端子部１３０が複数配置されている。このように、バックプレーン４１Ａ，４１Ｂでは、例えば端子部１３０のレイアウト（例えば位置）が異なっている。
これらのバックプレーン４１Ａ，４１Ｂのうちバックプレーン４１Ａが、例えば、表示パネル１Ａ，１Ｄに配置され、バックプレーン４１Ｂが、表示パネル１Ｂ，１Ｃに配置されている。即ち、表示パネル１Ａ，１Ｄの組には、互いに同じ種類のバックプレーンとしてバックプレーン４１Ａが用いられ、表示パネル１Ｂ，１Ｃの組には、互いに同じ種類のバックプレーンとしてバックプレーン４１Ｂが用いられている。なお、バックプレーンの「種類」は、例えば画素回路１５０および端子部１３０のレイアウトによって区別され、「同じ種類」とは、例えば画素回路１５０および端子部１３０のレイアウトが略同一であることを意味するものとする。即ち、画素回路１５０および端子部１３０の位置や形状、個数などが概ね等しいものであればよく、設計上多少の誤差が生じていてもよいし、局部的なレイアウト変更がなされたものなども含むものとする。
図４に示したように、駆動制御部１１０のタイミングコントローラ１１１は、例えば信号線駆動回路１２０Ａ〜１２０Ｄおよび走査線駆動回路１３０Ａ〜１３０Ｄの各回路が連動して動作するように制御するものである。このタイミングコントローラ１１１は、例えば、外部から入力された映像信号Ｄinに応じて、上述した各回路に対して制御信号を出力するものである。
ガンマ調整部１１２ａ〜１１２ｄは、表示パネル１Ａ〜１Ｄのそれぞれに対して個別に設けられており、例えば、外部から入力されたデジタルの映像信号Ｄinに対してガンマ調整（ガンマ補正）を行い、それにより得られた映像信号を信号線駆動回路１２０Ａ〜１２０Ｄに出力するものである。具体的には、ガンマ調整部１１２ａは表示パネル１Ａのガンマ調整を行い、ガンマ調整部１１２ｂは表示パネル１Ｂのガンマ調整を行い、ガンマ調整部１１２ｃは表示パネル１Ｃのガンマ調整を行い、ガンマ調整部１１２ｄは表示パネル１Ｄのガンマ調整を行うものである。なお、駆動制御部１１０では、このガンマ調整の他にも他の信号処理、例えばオーバードライブ補正などが行われてもよい。
信号線駆動回路１２０Ａ〜１２０Ｄは、例えば、タイミングコントローラ１１１からの制御信号に応じて、ガンマ調整部１１２ａ〜１１２ｄから入力された映像信号に対応するアナログの信号電圧を、各信号線ＤＴＬに印加するものである。
走査線駆動回路１３０Ａ〜１３０Ｄは、例えば、タイミングコントローラ１１１からの制御信号に応じて、複数の走査線ＷＳＬを所定の単位ごとに順次選択するものである。走査線駆動回路１３０Ａ〜１３０Ｄは、例えば、１または複数の走査線ＷＳＬを所定のシーケンスで選択することにより、Ｖｔｈ補正や信号電圧の書き込み、μ補正などを所望の順番で実行させるものである。ここで、Ｖｔｈ補正とは、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタの閾値電圧に近づける補正動作を指している。信号電圧の書き込みとは、駆動トランジスタＴｒ１のゲートに対して、信号電圧を、書込トランジスタＴｒ２を介して書き込む動作を指している。μ補正とは、駆動トランジスタＴｒ１のゲート−ソース間に保持される電圧Ｖｇｓを、駆動トランジスタＴｒ１の移動度μの大きさに応じて補正する動作を指している。
（１−３．作用・効果）
前述したように、電子デバイスでは、その性能を向上させるための配線の本数が増加され、回路が複雑になっている。例えば、図１に示した多層配線基板１の配線２２のように、絶縁層を間に複数の配線が積層されると共に、１つの層にも複数の配線が設けられて高密度化された場合、成膜工程の不良により、配線間において短絡が生じやすくなる。この短絡は、配線間を電気的に短絡させ、回路異常を引き起こす原因となる。このため、短絡欠陥を検出する外観検査によって短絡部の有無を検査し、これによって検出される短絡部を切断・修復、あるいは除去することが必要となる。
しかしながら、図４に示したように、例えば、発光素子としてＬＥＤを用いた輝度の高い表示装置２では、周辺部材は直接あるいは間接的に強度の高い光に曝露されため、発光素子直下の絶縁層（例えば、図１における絶縁層２１）には、光透過性を有する絶縁材料が用いられる。このため、絶縁層２１上に形成された配線２２の短絡欠陥検査を行った場合、絶縁層２１の下層に設けられた配線（例えば、配線１２Ｂ）がノイズとなって検査精度が低下し、製造歩留まりおよび信頼性が低下する虞があった。
これに対して、本実施の形態の多層配線基板１では、光透過性を有する絶縁層２１の下層に配設された配線１２Ｂに表面処理を施し、配線１２Ｂと配線２２との、例えば、可視光領域における反射率が異なるようにした。これにより、配線１２Ｂと配線２２との光学的なＳ／Ｎ比が高くなり、光学検査等の短絡欠陥検査（外観検査）における検査精度が向上する。
以上のように、本実施の形態では、光透過性を有する絶縁層を間に積層された２種類の配線のうちの一方、例えば、絶縁層２１の下層に配設された配線１２Ｂに表面処理を施すようにした。これにより、配線１２Ｂと配線２２との、例えば、可視光領域における反射率が異なるようになり、配線１２Ｂと配線２２との光学的なＳ／Ｎ比が高くなる。よって、短絡欠陥を検出する外観検査の検査精度が向上し、多層配線基板１の製造歩留まりが向上すると共に、高い信頼性を有する表示装置、並びに電子機器を提供することが可能となる。
特に、表面処理として、下層側の配線１２Ｂの表面にエッチング処理あるいは黒化処理のような粗化処理を行うことによって、光学的なＳ／Ｎ比の向上に加えて、配線１２Ｂと絶縁層２１との密着性が向上し、膜剥れ等の発生が低減される。よって、多層配線基板１およびこれを備えた表示装置、並びに電子機器の信頼性をより向上させることができる。
また、配線２２とは異なる色調の金属を用いたメッキ処理によって下層側の配線１２Ｂの表面にメッキ膜を形成することによっても、外観検査の検査精度を向上させることができる。特に、配線１２Ｂを構成する金属よりも電界印加時におけるイオン遊離性が低い金属を選択することにより、イオンマイグレーションに対する耐性が向上し、より信頼性を向上させることが可能となる。
＜２．適用例＞
上記実施の形態において説明した多層配線基板１（およびこれを備えた表示装置２）は、例えば、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下にその一例を示す。
図６は、上記実施の形態の多層配線基板１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル２１０およびフィルターガラス２２０を含む映像表示画面部２００を有しており、映像表示画面部２００に、上記多層配線基板１が用いられている。
以上、実施の形態および適用例を挙げて説明したが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件、あるいは短絡欠陥の切断および修復等は限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件あるいは切断および修復方法を用いてもよい。
また、本実施の形態では、電子デバイスとして発光素子３１を用いたが、例えば受光素子を用いてもよい。
なお、本明細書中に記載された効果はあくまで例示であって限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成をとることも可能である。
（１）基板と、前記基板上に設けられ、光透過性を有する絶縁層を間に配設されると共に、前記絶縁層の下層側に設けられた第１配線および前記絶縁層の上層側に設けられた第２配線とを備え、前記第１配線は表面処理されていると共に、前記第２配線よりも大きな配線ピッチを有している多層配線基板。
（２）前記表面処理は、黒化処理、黒化代替粗化処理、エッチング処理、メッキ処理のうちのいずれかである、前記（１）に記載の多層配線基板。
（３）前記第１配線は、前記第１配線を構成する材料よりも反射率の低い、前記第１配線とは異なる金属材料によって被覆されている、前記（１）または（２）に記載の多層配線基板。
（４）前記金属材料は、前記第１配線を構成する材料よりも電界印加によるイオン遊離性が低い、前記（３）に記載の多層配線基板。
（５）前記第１配線および前記第２配線は、同一材料によって形成されている、前記（１）乃至（４）のいずれかに記載の多層配線基板。
（６）前記第１配線および前記第２配線は、銅（Ｃｕ）またはニッケル（Ｎｉ）によって形成されている、前記（１）乃至（５）のいずれかに記載の多層配線基板。
（７）前記第１配線および前記第２配線は、メッキによって形成されている、前記（１）乃至（６）のいずれかに記載の多層配線基板。
（８）前記金属材料は、ニッケル（Ｎｉ），パラジウム（Ｐｄ），金（Ａｕ），スズ（Ｓｎ），タングステン（Ｗ）またはチタン（Ｔｉ）あるいはこれら金属のいずれかを含む合金である、前記（３）乃至（７）のいずれかに記載の多層配線基板。
（９）多層配線基板上に設けられた複数の発光素子を備え、前記多層配線基板は、基板と、前記基板上に設けられ、光透過性を有する絶縁層を間に配設されると共に、前記絶縁層の下層側に設けられた第１配線および前記絶縁層の上層側に設けられた第２配線とを有し、前記第１配線は表面処理されていると共に、前記第２配線よりも大きな配線ピッチを有している表示装置。
（１０）多層配線基板上に設けられた複数の電子デバイスを備え、前記多層配線基板は、基板と、前記基板上に設けられ、光透過性を有する絶縁層を間に配設されると共に、前記絶縁層の下層側に設けられた第１配線および前記絶縁層の上層側に設けられた第２配線とを有し、前記第１配線は表面処理されていると共に、前記第２配線よりも大きな配線ピッチを有している電子機器。
（１１）前記電子デバイスは、受光素子である、前記（１０）に記載の電子機器。
本出願は、日本国特許庁において２０１４年１２月５日に出願された日本特許出願番号２０１４−２４７０６６号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (11)

  1. 基板と、
    前記基板上に設けられ、光透過性を有する絶縁層を間に配設されると共に、前記絶縁層の下層側に設けられた第１配線および前記絶縁層の上層側に設けられた第２配線とを備え、
    前記第１配線は表面処理されていると共に、前記第２配線よりも大きな配線ピッチを有している
    多層配線基板。
  2. 前記表面処理は、黒化処理、黒化代替粗化処理、エッチング処理、メッキ処理のうちのいずれかである、請求項１に記載の多層配線基板。
  3. 前記第１配線は、前記第１配線を構成する材料よりも反射率の低い、前記第１配線とは異なる金属材料によって被覆されている、請求項１に記載の多層配線基板。
  4. 前記金属材料は、前記第１配線を構成する材料よりも電界印加によるイオン遊離性が低い、請求項３に記載の多層配線基板。
  5. 前記第１配線および前記第２配線は、同一材料によって形成されている、請求項１に記載の多層配線基板。
  6. 前記第１配線および前記第２配線は、銅（Ｃｕ）またはニッケル（Ｎｉ）によって形成されている、請求項１に記載の多層配線基板。
  7. 前記第１配線および前記第２配線は、メッキによって形成されている、請求項１に記載の多層配線基板。
  8. 前記金属材料は、ニッケル（Ｎｉ），パラジウム（Ｐｄ），金（Ａｕ），スズ（Ｓｎ），タングステン（Ｗ）またはチタン（Ｔｉ）あるいはこれら金属のいずれかを含む合金である、請求項３に記載の多層配線基板。
  9. 多層配線基板上に設けられた複数の発光素子を備え、
    前記多層配線基板は、
    基板と、
    前記基板上に設けられ、光透過性を有する絶縁層を間に配設されると共に、前記絶縁層の下層側に設けられた第１配線および前記絶縁層の上層側に設けられた第２配線とを有し、
    前記第１配線は表面処理されていると共に、前記第２配線よりも大きな配線ピッチを有している
    表示装置。
  10. 多層配線基板上に設けられた複数の電子デバイスを備え、
    前記多層配線基板は、
    基板と、
    前記基板上に設けられ、光透過性を有する絶縁層を間に配設されると共に、前記絶縁層の下層側に設けられた第１配線および前記絶縁層の上層側に設けられた第２配線とを有し、
    前記第１配線は表面処理されていると共に、前記第２配線よりも大きな配線ピッチを有している
    電子機器。
  11. 前記電子デバイスは、受光素子である、請求項１０に記載の電子機器。
JP2016562363A 2014-12-05 2015-11-11 多層配線基板および表示装置、並びに電子機器 Expired - Fee Related JP6736472B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014247066 2014-12-05
JP2014247066 2014-12-05
PCT/JP2015/081717 WO2016088522A1 (ja) 2014-12-05 2015-11-11 多層配線基板および表示装置、並びに電子機器

Publications (2)

Publication Number Publication Date
JPWO2016088522A1 JPWO2016088522A1 (ja) 2017-09-21
JP6736472B2 true JP6736472B2 (ja) 2020-08-05

Family

ID=56091474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016562363A Expired - Fee Related JP6736472B2 (ja) 2014-12-05 2015-11-11 多層配線基板および表示装置、並びに電子機器

Country Status (5)

Country Link
US (1) US10930594B2 (ja)
JP (1) JP6736472B2 (ja)
KR (1) KR20170094148A (ja)
CN (1) CN107003256B (ja)
WO (1) WO2016088522A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
JP6823262B2 (ja) * 2017-03-15 2021-02-03 ミツミ電機株式会社 光学モジュールの製造方法及び光学モジュール
JP7173653B2 (ja) * 2017-06-27 2022-11-16 ソニーグループ株式会社 表示素子実装基板及び表示装置
WO2019160199A1 (ko) * 2018-02-13 2019-08-22 주식회사 루멘스 다층 연성 회로 기판을 갖는 마이크로 엘이디 모듈
US11635186B2 (en) * 2018-03-13 2023-04-25 Motherson Innovations Company Limited Polymeric substrate and a method of providing same
WO2020121904A1 (ja) * 2018-12-14 2020-06-18 国立大学法人大阪大学 表示装置およびその製造方法
JP7263204B2 (ja) * 2019-10-16 2023-04-24 日東電工株式会社 配線回路基板の製造方法
US11887842B2 (en) 2020-08-24 2024-01-30 PlayNitride Display Co., Ltd. Spliced micro light-emitting-diode display panel

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3551025B2 (ja) * 1998-06-25 2004-08-04 松下電工株式会社 プリント配線板のヴィアホールの検査方法
JP4480236B2 (ja) * 1999-08-06 2010-06-16 イビデン株式会社 電解めっき液、その液を用いた多層プリント配線板の製造方法および多層プリント配線板
EP1207730B1 (en) * 1999-08-06 2009-09-16 Ibiden Co., Ltd. Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board
JP4876319B2 (ja) 2001-03-09 2012-02-15 ソニー株式会社 表示装置およびその製造方法
JP4887587B2 (ja) 2001-08-01 2012-02-29 ソニー株式会社 画像表示装置及びその製造方法
JP4454453B2 (ja) * 2004-09-27 2010-04-21 イビデン株式会社 Ｉｃチップ実装用基板および光通信用デバイス
JP2008172151A (ja) * 2007-01-15 2008-07-24 Dainippon Printing Co Ltd 多層配線基板
CN101843181B (zh) * 2007-11-01 2014-05-28 大日本印刷株式会社 内置元件电路板
JP2009111307A (ja) * 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板

Also Published As

Publication number Publication date
CN107003256A (zh) 2017-08-01
US10930594B2 (en) 2021-02-23
US20170345767A1 (en) 2017-11-30
CN107003256B (zh) 2021-04-20
WO2016088522A1 (ja) 2016-06-09
JPWO2016088522A1 (ja) 2017-09-21
KR20170094148A (ko) 2017-08-17

Similar Documents

Publication Publication Date Title
JP6736472B2 (ja) 多層配線基板および表示装置、並びに電子機器
US11247439B2 (en) Display unit
KR102603494B1 (ko) 디스플레이 장치
KR20170080136A (ko) 유기발광 표시장치
CN111384079B (zh) 显示装置
KR20140080677A (ko) 유기 발광 표시 장치
US11521552B2 (en) Display device
WO2019146115A1 (ja) 表示デバイスおよび表示デバイスの製造方法
JP2010244850A (ja) 有機ｅｌ表示装置
US10884463B2 (en) Method for manufacturing display device and display device
TWI734980B (zh) 顯示裝置
JP2018054678A (ja) 表示装置及びその製造方法
US11723243B2 (en) Organic light emitting display device including a connecting structure with dummy pad on flexible substrate
US20100301366A1 (en) Organic electro-luminescence device
KR20170080155A (ko) 플렉서블 표시장치 및 그의 제조방법
US20230275198A1 (en) Display device and method for inspecting display device
KR20170080298A (ko) 표시장치
KR20210086342A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
US20220302095A1 (en) Display device and method for manufacturing the same
US20230113586A1 (en) Apparatus for manufacturing display apparatus and method of manufacturing display apparatus
KR102465139B1 (ko) 유기 발광 표시 장치 및 그의 제조방법
US11930670B2 (en) Display device including an interlayer insulating layer selectively overlapping an active layer of a driving transistor and method for manufacturing the same
US20230194922A1 (en) Backlight Unit and Display Device Including the Same
WO2020202281A1 (ja) 表示装置
JP2023063595A (ja) 透明タッチディスプレイ装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200715

R150 Certificate of patent or registration of utility model

Ref document number: 6736472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees