KR102603494B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102603494B1
KR102603494B1 KR1020180081105A KR20180081105A KR102603494B1 KR 102603494 B1 KR102603494 B1 KR 102603494B1 KR 1020180081105 A KR1020180081105 A KR 1020180081105A KR 20180081105 A KR20180081105 A KR 20180081105A KR 102603494 B1 KR102603494 B1 KR 102603494B1
Authority
KR
South Korea
Prior art keywords
display device
pads
main
light emitting
redundant
Prior art date
Application number
KR1020180081105A
Other languages
English (en)
Other versions
KR20190143323A (ko
Inventor
지아-유안 첸
층-한 차이
콴-펑 리
유안-린 우
Original Assignee
이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노럭스 코포레이션 filed Critical 이노럭스 코포레이션
Publication of KR20190143323A publication Critical patent/KR20190143323A/ko
Application granted granted Critical
Publication of KR102603494B1 publication Critical patent/KR102603494B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

디스플레이 장치가 제공된다. 디스플레이 장치는 기판, 상기 기판 상에 배치된 복수의 신호 라인, 및 상기 기판 상에 배치된 복수의 디스플레이 유닛을 포함한다. 상기 복수의 신호 라인 중 적어도 하나는 주요 라인, 상기 주요 라인에 전기적으로 접속된 복수의 제1 분기 라인, 상기 주요 라인에 전기적으로 접속된 복수의 제2 분기 라인을 포함한다. 상기 복수의 디스플레이 유닛 중 적어도 하나는 복수의 주요 패드, 복수의 리던던트 패드, 및 상기 복수의 주요 패드에 전기적으로 접속된 발광 소자를 포함한다. 상기 복수의 주요 패드 중 적어도 하나는 적어도 하나의 제1 분기 라인에 전기적으로 접속되고, 상기 복수의 리던던트 패드 중 적어도 하나는 적어도 하나의 제2 분기 라인에 전기적으로 접속된다.

Description

디스플레이 장치{DISPLAY DEVICE}
본 개시 내용은 디스플레이 장치에 관한 것으로, 디스플레이 장치 내의 리던던트 패드의 설계에 관한 것이다.
스마트폰, 태블릿, 노트북, 모니터, TV와 같이 디스플레이 패널이 구비된 전자 제품은 현대 생활에서 필수품이 되고 있다. 이러한 휴대용 전자 제품의 인상적인 발전에 따라, 소비자들은 품질, 기능성 및 가격에 관해 높은 기대를 가지고 있다. 차세대 디스플레이 장치의 개발은 에너지 절감 및 환경 친화적인 기술에 초점을 맞추고 있다.
마이크로 LED 기술은 떠오르는 평판 패널 디스플레이 기술이다. 마이크로 LED 디스플레이 장치는 어드레스된 마이크로 LED의 어레이를 구동시킨다. 마이크로 LED 디스플레이 장치는 광 시야각, 높은 휘도 및 높은 콘트라스트로 심리스(seamless) 이미지를 생성할 수 있다. 그러나, 마이크로 LED의 작은 크기에 기인하여, 집적 및 패키징의 문제는 이러한 제품의 상용화에 있어서 주요 장애물 중 하나이다.
현재의 제조 방법을 이용하면, 마이크로 LED는 통상 웨이퍼 기판 상에 형성된 후 다수의 마이크로 LED 다이(예, 마이크로 발광 다이)로 분할된 다음, 다른 목적지 기판으로 이송된다. 예를 들면, 구동 회로와 관련 회로가 목적지 기판 상에 형성되어 어레이 기판(예, TFT 어레이 기판)을 형성하고, 이후 마이크로 LED 다이들이 어레이 기판 상에 실장된다. 마이크로 LED 다이의 작은 크기에 기인하여, 마이크로 LED와 목적지 기판 사이의 전기적 접속은 때로 많은 문제에 직면한다. 예를 들면, 마이크로 LED 다이는 목적지 기판으로부터 쉽게 떨어질 수 있으므로, 마이크로 LED와 목적지 기판 사이의 전기적 접속의 유지 또는 수리는 주의하여야 할 문제이다.
따라서, 마이크로 LED와 같은 작은 전자 부품과 목적지 기판 사이의 전기적 접속을 효과적으로 유지 또는 수리할 수 있는 구조 및 방법의 개발이 요망된다.
본 개시 내용의 일부 실시예에 따라 디스플레이 장치가 제공된다. 디스플레이 장치는 기판과 해당 기판 상에 배치된 복수의 신호 라인을 포함한다. 복수의 신호 라인 중 적어도 하나는 주요 라인, 복수의 제1 분기 라인 및 복수의 제2 분기 라인을 포함한다. 제1 분기 라인들은 주요 라인에 전기적으로 접속된다. 제2 분기 라인들은 주요 라인에 전기적으로 접속된다. 기판 상에는 복수의 디스플레이 유닛이 배치된다. 복수의 디스플레이 유닛 중 적어도 하나는 복수의 주요 패드, 복수의 리던던트 패드, 및 발광 소자를 포함한다. 발광 소자는 주요 패드에 전기적으로 접속된다. 주요 패드 중 적어도 하나는 적어도 하나의 제1 분기 라인에 전기적으로 접속되고, 적어도 하나의 리던던트 패드는 적어도 하나의 제2 분기 라인에 전기적으로 접속된다.
본 개시 내용의 일부 실시예에 따라 디스플레이 장치가 제공된다. 디스플레이 장치는 기판과 복수의 신호 라인을 포함한다. 복수의 신호 라인은 기판 상에 배치된다. 신호 라인 중 하나 이상은 주요 라인, 복수의 제1 분기 라인 및 복수의 제2 분기 라인을 포함한다. 제1 분기 라인들은 주요 라인에 전기적으로 접속된다. 제2 분기 라인들은 주요 라인에 전기적으로 접속된다. 기판 상에는 복수의 디스플레이 유닛이 배치된다. 하나 이상의 디스플레이 유닛은 복수의 주요 패드, 복수의 리던던트 패드, 및 제1 발광 소자를 포함한다. 제1 발광 소자는 주요 패드에 전기적으로 접속된다. 적어도 하나의 주요 패드는 하나 이상의 제2 분기 라인에 전기적으로 접속되고, 적어도 하나의 리던던트 패드는 제1 분기 라인과 전기적으로 분리된다.
첨부 도면을 참조로 다음의 실시예에 상세한 설명이 제공된다.
본 개시 내용은 첨부 도면을 참조하여 다음의 상세한 설명과 예를 판독하는 것에 의해 더 완전하게 이해될 수 있다. 도면에서:
도 1은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 일부의 도면이다.
도 2a는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 일부의 도면이다.
도 2b는 도 2a의 R 영역의 부분 확대도이다.
도 3은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 일부의 도면이다.
도 4는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 일부의 도면이다.
도 5는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 일부의 도면이다.
도 6a는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 일부의 도면이다.
도 6b는 도 6a의 디스플레이 장치의 상면도이다.
도 7a는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 일부의 횡단면도이다.
도 7b는 도 7a의 디스플레이 장치의 상면도이다.
도 7c는 본 개시 내용의 일부 다른 실시예에 따른 디스플레이 장치의 일부의 횡단면도이다.
도 8은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 일부의 상면도이다.
도 9는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 일부의 도면이다.
도 10은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 일부의 도면이다.
도 11a는 도 1의 A-A' 라인을 따른 디스플레이 장치의 횡단면도이다.
도 11b는 도 1의 디스플레이 장치의 일부의 상면도이다.
도 12는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 일부의 횡단면도이다.
도 13은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 일부의 횡단면도이다.
본 개시 내용의 디스플레이 장치와 그 제조 방법을 다음의 설명에서 상세히 설명한다. 다음의 상세한 설명에서, 설명의 목적으로, 본 개시 내용의 완전한 이해를 제공하기 위해 다수의 특정 세부 사항 및 실시 형태를 제시한다. 본 개시 내용을 명확하게 기술하기 위해 다음의 상세한 설명에 기재된 특정 요소와 구성을 제시한다. 그러나, 여기에 제시된 예시적인 실시예들은 단지 예시의 목적으로 사용되며, 발명의 개념은 상기 예시적인 실시예에 한정되지 않고 다양한 형태로 구현될 수 있음이 분명할 것이다. 추가로, 다른 실시예의 도면들은 본 개시 내용을 명확하게 기술하기 위해 유사하거나 및/또는 대응하는 요소를 지시함에 있어서 유사하거나 및/또는 대응하는 번호를 사용할 수 있다. 그러나, 다른 실시예의 도면들에 유사하거나 및/또는 대응하는 번호를 사용하는 것은 다른 실시예 사이에 어떤 상관 관계를 암시하지 않는다. 추가로, 본 명세서에서 "제2 재료층 상에/위에 배치된 제1 재료층"과 같은 표현은 제1 재료층과 제2 재료층의 직접적인 접촉을 나타내거나 제1 재료층과 제2 재료층 사이에 하나 이상의 중간층이 있는 비-접촉 상태를 나타낼 수 있다. 상기의 상황에서, 제1 재료층은 제2 재료층과 직접 접촉되지 않을 수 있다.
본 개시 내용의 도면에 있는 요소들 또는 소자들은 당업자에게 알려진 임의의 형태 또는 구성으로 제시될 수 있음을 알아야 한다. 추가로, "다른 층을 피복하는 층", "층이 다른 층 위쪽으로 배치된다", "층이 다른 층 상에 배치된다", 및 "층이 다른 층 위에 배치된다" 등의 표현은 층이 다른 층과 직접 접촉됨을 나타내거나 층이 다른 층과 직접 접촉되지 않고 해당 층과 다른 층 사이에 하나 이상의 중간층이 존재함을 나타낼 수 있다.
추가로, 본 명세서에는 상대적 표현이 사용된다. 예를 들면, 한 요소의 다른 요소에 대한 위치를 설명하기 위해 "하부", "바닥", "상부측", 또는 "상부" 등이 사용된다. 소자가 상부가 아래로 뒤집어지면, "하부"인 요소는 "상부측"인 요소가 될 것임을 알아야 한다.
제1, 제2, 제3 등의 용어는 다양한 요소, 성분, 영역, 층, 부분 및/또는 섹션을 설명하기 위해 여기에서 사용될 수 있지만, 이들 요소, 성분, 영역, 층, 부분 및/또는 섹션은 이들 용어에 의해 한정되어서는 안된다는 것을 알아야 한다. 이들 용어는 하나의 요소, 성분, 영역, 층, 부분 또는 섹션을 다른 영역, 층 또는 섹션으로부터 구별하는 데에만 사용된다. 따라서, 아래에 설명되는 제1 요소, 성분, 영역, 층, 부분 또는 섹션은 본 개시 내용의 교시를 벗어나지 않고 제2 요소, 성분, 영역, 층, 부분 또는 섹션으로 명명될 수 있다.
예시적인 실시예의 설명은 전체의 기록된 설명의 일부로 간주될 수 있는 첨부 도면과 관련하여 파악되도록 의도된 것임을 이해하여야 한다. 도면은 비율대로 작성되지 않는다. 추가로, 구조체와 소자는 도면을 단순화하기 위해 개략적으로 예시된다.
"약", "실질적으로" 등의 용어는 일반적으로 언급된 값의 +/-20%, 더 일반적으로 언급된 값의 +/-10%, 더 일반적으로 언급된 값의 +/-5%, 더 일반적으로 언급된 값의 +/-3%, 더 일반적으로 언급된 값의 +/-2%, 더 일반적으로 언급된 값의 +/-1%, 보다 더 일반적으로 언급된 값의 +/-0.5%를 의미한다. 본 개시 내용의 언급된 값은 근사값이다. 특정 설명이 없으면, 언급된 값은 "약", "실질적으로"의 의미를 포함한다.
달리 정의되지 않으면, 여기에 사용되는 모든 기술적 및 과학적 용어는 본 개시 내용이 속하는 업계의 통상적인 기술자가 일반적으로 이해하는 바와 동일한 의미를 가진다. 각각의 경우, 일반적으로 사용되는 사전에 정의된 용어는 본 개시 내용과 배경의 상대적인 기술과 본 개시 내용의 맥락에 부합하는 의미를 가지는 것으로 해석되어야 하며, 그렇게 정의되지 않으면 이상화되거나 과도하게 형식적인 방식으로 해석되어서는 안된다는 것을 알아야 한다.
추가로, "연결된"과 "상호 연결된" 등의 부착, 결합 등에 관한 용어는 명시적으로 달리 설명되지 않는 한, 이동 가능하거나 견고한 부착 또는 관계 양자 모두는 물론, 구조체들이 서로 직접 또는 중개 구조체를 통해 간접적으로 고정 또는 부착되는 관계를 말한다.
추가로, "종방향"이린 용어는 대상물의 장축을 따르거나 이것에 평행한 방향으로서 정의된다. 장축은 대상물의 중심을 통해 길이 방향으로 연장되는 라인으로서 정의된다. 길거나 직사각형의 대상물의 경우, 장축은 가장 가깝게는 길이 방향으로 최대 치수에 대응한다. 확실한 장축을 갖지 않는 대상물의 경우, 장축은 대상물을 둘러쌀 수 있는 최소 직사각형의 장축을 말한다.
본 개시 내용에 사용되는 "주요 패드"와 "리던던트 패드"란 용어는 디스플레이 장치 내의 발광 소자의 상대 위치와 상이한 상태에 따라 호환될 수 있다. 일부의 경우, "주요 패드"는 기능적 발광 소자의 접속 포스트(도 11a에서 상술됨)와 Z 방향으로 중첩되는 면적이 큰 패드로서 정의된다. 다른 한편, "리던던트 패드"는 기능적 발광 소자의 접속 포스트와 Z 방향으로 중첩되는 면적이 작은 패드로서 정의된다. 일부 실시예에서, 리던던트 패드와 접속 포스트 사이의 중첩 면적은 제로일 수 있는 데, 즉 리던던트 패드와 접속 포스트가 중첩되지 않는다.
추가로, "기능적 발광 소자"란 용어는 발광 소자가 상이한 수신 신호에 따라 다른 계조를 가지는 이미지를 생성할 수 있음을 의미한다. 다른 한편, "역기능 발광 소자"란 용어는 발광 소자가 오프 신호가 주어진 경우 깜빡거리거나 일정하게 발광할 수 있음을 의미한다. 대안적으로, "역기능 발광 소자"란 용어는 주변 발광 소자와 다른 휘도를 가질 수 있는 발광 소자를 지칭할 수 있다.
본 개시 내용은 전자 장치에 사용될 수 있다. 전자 장치는 한정되는 것은 아니지만 디스플레이 장치, 터치 디스플레이 장치 또는 감지 장치를 포함할 수 있다. 예를 들면, 일부 실시예에 따르면, 전자 장치들이 병렬 배치되어 타일형 전자 장치를 형성할 수 있다. 디스플레이 장치는 한정되는 것은 아니지만 OLED 디스플레이 장치, QLED 디스플레이 장치, LED 디스플레이 장치(예, 마이크로 LED 또는 미니 LED), 또는 플렉시블 디스플레이 장치를 포함할 수 있다.
본 개시 내용의 일부 실시예에 따르면, 복수의 주요 패드와 복수의 리던던트 패드가 디스플레이 장치의 기판(예, 목적지 기판) 상에 배치된다. 리던던트 패드는 주요 패드와 발광 소자 등의 전자 부품 간의 전기적 접속이 기능하지 않거나 손상된 경우에 스페어 패드로서 기능할 수 있다. 이러한 구성에 따라, 손상된 전자 장치의 수리 및 교체가 실시될 수 있다. 추가로, 본 개시 내용의 일부 실시예에 따르면, 디스플레이 장치의 서브 화소에 대응하는 다이들은 목적지 기판으로 이송되기 전에 중간 기판 상에 함께 패키징됨으로써 이송에 필요한 시간을 줄일 수 있다.
도 1은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(10)의 일부의 도면이다. 본 개시 내용의 일부 실시예에서 디스플레이 장치에 추가적인 특징부가 추가될 수 있음을 알아야 한다. 본 개시 내용의 일부 실시예에서, 아래 설명되는 특징부 중 일부는 대체되거나 제거될 수 있다. 추가로, 상기 특징부 중 일부는 명료성을 위해 단순화되거나 생략될 수 있다.
도 1을 참조하면, 디스플레이 장치(10)는 제1 기판(102)과 해당 기판(102) 상에 배치된 복수의 신호 라인(S)을 포함한다. 추가로, 디스플레이 장치(10)는 기판(102) 상에 배치된 복수의 디스플레이 유닛(200)을 포함한다. 제1 기판(102)은 디스플레이 장치(10)의 목적지 기판(예, 어레이 기판)일 수 있다. 신호 라인은 디스플레이 유닛(200)을 제어하는 신호를 제공할 수 있다. 디스플레이 유닛(200)은 신호 라인에 전기적으로 접속된 구동 요소(미도시)를 역시 포함한다. 일부 실시예에서, 구동 요소는 박막 트랜지스터(TFT)와 같은 능동 구동 요소를 포함할 수 있다. 일부 실시예에서, 구동 요소는 수동 구동 요소를 포함할 수 있다. 예를 들면, 구동 요소는 패드를 통해 IC 또는 마이크로칩에 의해 제어될 수 있다.
일부 실시예에서, 제1 기판(102)의 재료는 한정되는 것은 아니지만 유리, 석영, 사파이어, 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 고무, 유리 섬유, 다른 중합체 재료, 임의의 다른 적절한 기판 재료, 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 제1 기판(102)은 금속-유리 섬유 복합 플레이트, 금속-세라믹 복합 플레이트, 인쇄 회로 기판, 또는 임의의 다른 적절한 재료로 형성될 수 있지만, 이것에 한정되지 않는다.
신호 라인(S)은 일부 실시예에 따르면 복수의 주요 라인(ML)을 포함할 수 있다. 실선과 점선으로 표시된 주요 라인(ML)은 다른 수평 높이에 배치된 것(구조체 내의 다른 층들)을 알아야 한다. 일부 실시예에서, 주요 라인(ML)은 제1 기판(102) 상의 데이터 라인 또는 스캔 라인일 수 있다. 구체적으로, 주요 라인(ML)은 디스플레이 유닛(200)에 대해 다른 종류의 신호를 제공할 수 있다. 예를 들면, 일부 실시예에서, 주요 라인(ML) 중 3개의 라인은 디스플레이 유닛(200) 내의 디스플레이 요소(예, 다음의 문맥에서 설명되는 발광 소자(206))의 p-전극을 위한 신호를 제공할 수 있고, 주요 라인(ML) 중 하나의 라인은 디스플레이 요소의 n-전극을 위한 신호를 제공할 수 있다. 일부 다른 실시예에서, 주요 라인(ML) 중 3개의 라인은 디스플레이 요소의 n-전극을 위한 신호를 제공할 수 있고, 주요 라인(ML) 중 하나의 라인은 디스플레이 요소의 p-전극을 위한 신호를 제공할 수 있다. 일부 실시예에서, 주요 라인(ML) 중 하나의 라인은 공통 전극을 제어하는 신호를 제공할 수 있다. 추가로, 일부 실시예에 따르면, 신호 라인은 제1 분기 라인(BL1)과 제2 분기 라인(BL2)을 추가로 포함할 수 있다. 일부 실시예에서, 제1 분기 라인(BL1)과 제2 분기 라인(BL2)은 각각 주요 라인(ML)에 전기적으로 접속된다. 다시 말해, 각각의 주요 라인(ML)은 일부 실시예에 따라 적어도 제1 분기 라인(BL1)과 적어도 제2 분기 라인(BL2)에 전기적으로 접속된다.
일부 실시예에서, 주요 라인(ML), 제1 분기 라인(BL1) 및 제2 분기 라인(BL2)은 각각 도전 재료로 형성될 수 있다. 주요 라인(ML), 제1 분기 라인(BL1) 및 제2 분기 라인(BL2)을 형성하는 데 사용되는 도전 재료는 한정되는 것은 아니지만 구리, 알루미늄, 텅스텐, 티타늄, 금, 은, 몰리브덴, 구리 합금, 알루미늄 합금, 텅스텐 합금, 티타늄 합금, 금 합금, 은 합금, 몰리브덴 합금, 임의의 다른 적절한 도전 재료, 또는 이들의 조합을 포함할 수 있다.
추가로, 디스플레이 유닛(200)은 복수의 주요 패드(202), 복수의 리던던트 패드(204) 및 주요 패드(202)에 전기적으로 접속된 발광 소자(206)를 포함할 수 있다. 주요 패드(202)는 신호 라인(예, 주요 라인 또는 분기 라인)과 발광 소자(206) 사이의 전기적 접속을 제공할 수 있다. 리던던트 패드(204)는 신호 라인(예, 주요 라인(ML) 또는 제1 분기 라인(BL1))과 주요 패드(202) 사이 또는 주요 패드(202)과 발광 소자(206) 사이의 전기적 접속이 기능하지 않거나 손상된 경우에 스페어 패드로서 사용될 수 있다. 일부 실시예에서, 주요 패드(202)는 제1 분기 파인(BL1)에 전기적으로 접속되고, 리던던트 패드(204)는 제2 분기 라인(BL2)에 전기적으로 접속된다. 더 구체적으로, 주요 패드(202)는 제1 분기 라인(BL1)을 통해 주요 라인(ML)에 전기적으로 접속되고, 리던던트 패드(204)는 제2 분기 라인(BL2)을 통해 주요 라인(ML)에 전기적으로 접속된다. 일부 실시예에서, 주요 패드(202)와 주요 라인(ML) 사이에 2개 이상의 제1 분기 라인(BL1)이 배치될 수 있다. 일부 실시예에서, 리던던트 패드(204)와 주요 라인(ML) 사이에 2개 이상의 제2 분기 라인(BL2)이 배치될 수 있다.
도 1에 예시된 바와 같이, 제1 분기 라인(BL1)과 제2 분기 라인(BL2)은 서로 다른 위치에 배치된 주요 패드(202)와 리던던트 패드(204)에 접속되기 때문에, 일부 실시예에 따르면, 제1 분기 라인(BL1)의 길이는 제2 분기 라인(BL2)의 길이와 다를 수 있다. 일부 실시예에서, 제1 분기 라인(BL1)과 제2 분기 라인(BL2)은 각각 하나 이상의 터닝부(TP)를 포함할 수 있다. 추가로, 일부 실시예에 따르면, 주요 라인(ML)의 폭은 제1 분기 라인(BL1)과 제2 분기 라인(BL2)의 폭보다 클 수 있다. 이러한 구성에 따라, 신호 라인에 의해 전송되는 신호의 품질이 더 안정적이게 된다.
일부 실시예에서, 주요 패드(202)와 리던던트 패드(204)는 각각 금속성 도전 재료로 형성될 수 있다. 일부 실시예에서, 주요 패드(202)와 리던던트 패드(204)를 형성하는 데 사용되는 금속성 도전 재료는 한정되는 것은 아니지만 구리, 알루미늄, 몰리브덴, 텅스텐, 금, 크롬, 니켈, 구리 합금, 알루미늄 합금, 몰리브덴 합금, 텅스텐 합금, 금 합금, 크롬 합금, 니켈 합금, 임의의 다른 적절한 금속성 재료, 또는 이들의 조합을 포함할 수 있다. 일부 다른 실시예에서, 주요 패드(202)와 리던던트 패드(204)는 각각 투명 도전 재료로 형성될 수 있다. 일부 실시예에서, 주요 패드(202)와 리던던트 패드(204)를 형성하기 위한 투명 도전 재료는 한정되는 것은 아니지만 인듐 주석 산화물(ITO), 주석 산화물(SnO), 인듐 아연 산화물(IZO), 인듐 갈륨 아연 산화물(IGZO), 인듐 주석 아연 산화물(ITZO), 임의의 다른 적절한 투명 도전 재료, 또는 이들의 조합을 포함할 수 있다. 추가로, 일부 실시예에 따르면, 주요 패드(202)와 리던던트 패드(204)는 다른 재료로 형성될 수 있다. 일부 다른 실시예에서, 주요 패드(202)와 리던던트 패드(204)는 동일한 재료로 형성될 수 있다.
일부 실시예에서, 주요 패드(202)와 리던던트 패드(204)는 화학적 기상 증착, 물리적 기상 증착, 전기 도금 공정, 무전해 도금 공정, 임의의 다른 적절한 공정, 또는 이들의 조합을 이용하는 것에 의해 형성될 수 있다. 화학적 기상 증착은 한정되는 것은 아니지만 저압 화학적 기상 증착(LPCVD), 저온 화학적 기상 증착(LTCVD), 금속 가열 화학적 기상 증착(RTCVD), 플라즈마 증강 화학적 기상 증착(PECVD), 원자층 증착(ALD), 또는 임의의 다른 적절한 방법을 포함할 수 있다. 물리적 기상 증착은 한정되는 것은 아니지만 스퍼터링, 증발, 펄스화 레이저 증착(PLD), 또는 임의의 다른 적절한 방법을 포함할 수 있다.
추가로, 일부 실시예에 따르면, 발광 소자(206)는 무기 발광 다이오드 소자(예, 발광 다이오드의 다이)를 포함할 수 있다. 도 1에 예시된 바와 같이, 발광 소자(206)는 3개의 LED 다이를 포함한다. 일부 실시예에서, 무기 발광 다이오드 소자는 미니 LED 소자 또는 마이크로 LED 소자일 수 있다. 예를 들면, 미니 LED 다이의 횡단면적은 약 100㎛~약 200㎛의 길이와 약 100㎛~약 200㎛의 폭을 가질 수 있다. 일부 실시예에서, 미니 LED 다이는 약 100㎛×100㎛×100㎛ ~약 200㎛×200㎛×200㎛의 범위의 크기를 가질 수 있다. 예를 들면, 마이크로 LED 다이의 횡단면적은 약 1㎛~약 100㎛의 길이와 약 1㎛~약 100㎛의 폭을 가질 수 있다. 일부 실시예에서, 마이크로 LED 다이는 약 1㎛×1㎛×1㎛ ~약 100㎛×100㎛×100㎛의 범위의 크기를 가질 수 있다.
일부 실시예에서, 발광 소자(206)는 다중 플립-칩 다이로 형성될 수 있다. 일부 실시예에서, 이들 플립-칩 다이는 제1 기판(102)으로 이송되기 전에 중간 기판(208) 상에 함께 패키징될 수 있다. 예를 들면, 일부 실시예에 따르면, 3개의 플립-칩 다이가 먼저 중간 기판(208) 상에 패키징된 다음 제1 기판(102)으로 함께 이송된다.
일부 실시예에서, 발광 소자(206)는 디스플레이 장치(10) 내의 화소 영역(P)에 대응할 수 있다. 발광 소자(206)의 화소 영역(P)은 적절한 색상의 광을 발광시키기 위해 하나 이상의 서브 화소를 포함할 수 있다. 예를 들면, 일부 실시예에서, 발광 소자(206)의 화소 영역(P)은 적색광, 녹색광, 청색광을 각각 발광시키는 서브 화소(p1), 서브 화소(p2) 및 서브 화소(p3)를 포함할 수 있다. 일부 실시예에서, 서브 화소(p1), 서브 화소(p2) 및 서브 화소(p3)는 공통 p-전극을 공유하며, p-전극은 하나의 주요 패드(202)(즉, 하나의 주요 라인(ML))에 전기적으로 접속된 반면, 서브 화소(p1), 서브 화소(p2) 및 서브 화소(p3)의 n-전극은 3개의 다른 주요 패드(202)(즉, 3개의 다른 주요 라인(ML))에 전기적으로 접속된다. 일부 실시예에서, 서브 화소(p1), 서브 화소(p2) 및 서브 화소(p3)는 공통 n-전극을 공유하며, n-전극은 하나의 주요 패드(202)(즉, 하나의 주요 라인(ML))에 전기적으로 접속된 반면, 서브 화소(p1), 서브 화소(p2) 및 서브 화소(p3)의 p-전극은 3개의 다른 주요 패드(202)(즉, 3개의 다른 주요 라인(ML))에 전기적으로 접속된다. 그러나, 발광 소자(206)는 일부 다른 실시예에 따른 요구에 따라 다른 적절한 수의 서브 화소와 다른 적절한 회로 구성을 가질 수 있음을 알아야 한다. 일부 실시예에서, 상기 화소 영역(P)은 디스플레이 유닛(200)과 동일한 영역으로서 정의될 수 있다.
본 개시 내용에 기술된 디스플레이 유닛(200)은 다른 상황에서 도 2a~2b와 도 3 등에 예시된 바와 같은 다음의 정의를 지칭할 수 있음을 알아야 한다. 도 2a는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(10)의 일부를 예시한다. 명확성을 위해 도면에서 여러 요소들(예, 신호 라인(S), 주요 패드(202), 리던던트 패드 등)이 생략됨을 알아야 한다. 도 2a에 예시된 바와 같이, 디스플레이 장치(10)는 복수의 발광 소자(206)를 포함한다. 발광 소자(206) 중 일부는 정배열되고 발광 소자(206') 중 일부는 변위된다. 이 실시예에서, 발광 소자(206), 발광 소자(206') 및 발광 소자(206)와 발광 소자(206')의 조합인 약 5X5의 발광 소자(약 25개의 발광 소자)를 가지는 영역이 임의로 선택된 후, 모두 정배열 상태의 3X3의 발광 소자(206)(9개의 발광 소자)를 포함하는 영역(R)이 선택된다.
도 2b를 더 참조하면, 도 2b는 도 2a의 영역(R)의 부분 확대도이다. 발광 소자(206)들의 상대 위치들을 분명하게 예시하기 위해, 도 2b에서 영역(R)의 중심에 배치된 발광 소자(206)는 발광 소자(206c)로서 지시되고 해당 발광 소저(206c)에 인접 배치된 발광 소자(206)는 발광 소자(206a)로서 지시된다. 구체적으로, 발광 소자(206c)와 각각의 발광 소자(206a) 사이의 최소 거리는 제1 거리(d1), 제2 거리(d2), 제3 거리(d3) 및 제4 거리(d4)로서 정의된다. 예를 들면, 제1 거리(d1), 제2 거리(d2), 제3 거리(d3) 및 제4 거리(d4)는 발광 소자(206c)의 중간 기판(208c)과 4개의 인접한 발광 소자(206a) 각각의 중간 기판(208a) 사이의 최소 거리들로서 정의될 수 있다. 제1 거리(d1), 제2 거리(d2), 제3 거리(d3) 및 제4 거리(d4)는 서로 동일하거나 서로 상이할 수 있다. 추가로, 제1 거리(d1), 제2 거리(d2), 제3 거리(d3) 및 제4 거리(d4)는 각각 제1 수직 이등분선(PB1), 제2 수직 이등분선(PB2), 제3 수직 이등분선(PB3) 및 제4 수직 이등분선(PB4)을 포함한다. 일부 실시예에서, 제1 거리(d1), 제2 거리(d2), 제3 거리(d3) 및 제4 거리(d4)는 발광 소자(206c)의 봉지층(예, 도 11a에 예시됨)과 발광 소자(206a)의 봉지층 사이의 최소 거리로서 정의될 수 있다.
도 2b를 참조하면, 대부분의 발광 소자(206)가 정배열된 실시예에서, 디스플레이 유닛(200)은 영역(R)의 중심에 배치된 발광 소자(206c)와 4개의 인접한 발광 소자(206a) 사이의 최소 거리의 수직 이등분선에 의해 둘러싸인 영역으로서 정의된다. 예를 들면, 이 실시예에서, 제1 거리(d1)의 제1 수직 이등분선(PB1), 제2 거리(d2)의 제2 수직 이등분선(PB2), 제3 거리(d3)의 제3 수직 이등분선(PB3) 및 제4 거리(d4)의 수직 이등분선(PB4)에 의해 디스플레이 유닛(200)의 경계가 정해진다.
다음에, 도 3은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(20)의 일부를 예시한다. 상기와 하기의 문맥에서 동일하거나 유사한 요소는 동일하거나 유사한 참조 번호로 표현됨을 알아야 한다. 이들 요소의 재료, 제조 방법 및 기능은 전술한 것과 동일하거나 유사하므로 여기서 반복하지 않는다. 도 3에 예시된 바와 같이, 디스플레이 장치(20)는 복수의 발광 소자(206)를 포함한다. 발광 소자(206) 중 일부는 정배열되고, 발광 소자(206) 중 일부(변위된 발광 소자(206')로서 지시됨)는 변위되어 있다. 이 실시예에서, 약 5X5의 발광 소자(206)를 가지는 영역이 임의로 선택된 후, 대부분 정배열된 3X3의 발광 소자(206)를 포함하는 영역(R')이 선택된다. 그러나, 이 실시예에서, 상기 영역(R')은 여전히 일부 변위된 발광 소자(206')를 포함한다.
이 실시예에서, 영역(R') 내에서 정배열된 발광 소자(206c)의 디스플레이 유닛(200)이 먼저 정해진다. 예를 들면, 발광 소자(206c)는 도 2b에 설명된 바와 유사한 방식으로 정해진다. 발광 소자(206c)는 정배열된 발광 소자(206a)에 인접하게 배치된다. 이후, 정배열된 발광 소자(206c)에 의해 정해진 디스플레이 유닛(200)의 영역은 정배열된 발광 소자(206a)와 변위된 발광 소자(206')를 포함하는 인접한 발광 소자(206)로 이동되어 디스플레이 유닛(200)들을 형성할 수 있다.
발광 소자(206)의 일부가 변위되고 발광 소자(206)의 일부는 정배열된 실시예에서, 정배열된 발광 소자(206)에 대한 디스플레이 유닛(200)이 먼저 정해진다. 구체적으로, 디스플레이 유닛(200)은 정배열된 발광 소자(206c)와 4개의 인접한 정배열된 발광 소자(206a) 사이의 최소 거리로서 지시된 선분의 수직 이등분선에 의해 둘러싸인 영역으로서 정의된다. 상기 디스플레이 유닛(200)의 영역은 이후 변위된 주요 패드(202') 상에 배치된 변위된 발광 소자(206')로 이동되어 변위된 발광 소자(206')의 디스플레이 유닛(200')을 형성할 수 있다. 디스플레이 유닛(200')의 영역은 먼저 형성된 디스플레이 유닛(200)의 영역과 중첩되지 않는다. 예를 들면, 디스플레이 유닛(200)은 도 3에 예시된 실시예에서 X 방향 또는 Y 방향을 따라 이동될 수 있다.
추가로, 디스플레이 유닛(200)은 본 개시 내용의 일부 실시예에 따르면 주요 라인(ML)(도 1에 도시됨)에 의해 둘러싸인 영역을 지칭할 수 있다. 구체적으로, 디스플레이 유닛(200)은 하나의 발광 소자(206)에 전기적으로 접속된 4개의 주요 라인(ML)에 의해 둘러싸인 영역으로서 정의된다. 예를 들면, 4개의 주요 라인은 발광 소자(206)의 공통 전극을 위한 신호를 제공하는 주요 라인(ML)과 발광 소자(206)의 나머지 3개의 전극을 위한 신호를 제공하는 3개의 주요 라인(ML)을 포함할 수 있다. 즉, 4개의 주요 라인은 하나의 발광 소자(206) 중의 하나의 p-전극 및 3개의 n-전극, 또는 하나의 n-전극 및 3개의 p-전극을 위한 신호를 제공하는 주요 라인일 수 있다.
다음에, 도 4는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(30)의 일부의 도면이다. 도 4의 디스플레이 장치(30)와 도 1의 도스플레이 장치(10) 사이의 차이점은 도 4의 실시예에서 제1 분기 라인(BL1)이 제2 분기 라인(BL2)과 부분적으로 중첩된다는 것이다. 구체적으로, 이 실시예에서, 제1 분기 라인(BL1)과 제2 분기 라인(BL2)은 다른 층(예, 다른 금속층에 대응하거나 다른 공정에서 제조됨)에 배치될 수 있으며, 제1 분기 라인(BL1)이 주요 라인(ML)과 접촉하는 위치 주변의 영역(L)에서 제1 분기 라인(BL1)이 제2 분기 라인(BL2)과 중첩된다. 제1 분기 라인(BL1)과 제2 분기 라인(BL2)은 서로 중첩된 후 분리되어 각각 주요 패드(202)와 리던던트 패드(204)와 접촉이 이루어질 수 있다. 제1 분기 라인(BL1)과 제2 분기 라인(BL2)이 동일한 층(예, 동일한 금속층에 대응하거나 동일한 공정에서 제조됨)에 배치될 수 있는 다른 실시예에서, 제1 분기 라인(BL1)과 제2 분기 라인(BL2)은 제1 분기 라인(BL1)이 주요 라인(ML)과 접촉하는 위치 주변에 동일한 접속을 가질 수 있다. 즉, 제1 분기 라인(BL1)과 제2 분기 라인(BL2)은 초기에 동일한 회로를 공유한 후 2개의 회로로 분리되어 각각 주요 패드(202)와 리던던트 패드(204)와 접촉할 수 있다.
다음에, 도 5는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(40)의 일부를 예시한다. 도 5의 디스플레이 장치(40)와 도 1의 디스플레이 장치(10) 사이의 차이점은 도 5의 실시예에서 디스플레이 유닛(200)의 주요 패드(202)의 수가 리던던트 패드(204)의 수보다 적다는 것이다. 도 5에 예시된 바와 같이, 디스플레이 장치(40)는 리던던트 패드(204)와 신호 라인(S) 사이 또는 리던던트 패드(204)와 발광 소자(206) 사이의 전기적 접속이 손상된 경우 2개 이상의 리던던트 패드 세트(204S)(예, 4개의 리던던트 패드(204)를 포함)를 포함할 수 있다. 예를 들면, 디스플레이 장치(40)는 3개의 리던던트 패드 세트(204S)를 포함한다. 일부 다른 실시예에서, 디스플레이 장치(40)는 필요에 따라 2, 3, 4, 또는 다른 적절한 수의 리던던트 패드 세트(204S)를 포함할 수 있다.
이 실시예에서, 디스플레이 장치(40)는 원래의 주요 패드(202) 상에 배치된 정배열의 발광 소자(206)와 변위된 주요 패드(202')(즉, 원래의 리던던트 패드(204)) 상에 배치된 변위된 발광 소자(206')를 포함한다. 이 실시예에서, 발광 소자(206)는 도 5에 예시된 바와 같이 리던던트 패드(204') 상에 일단 배치되었지만, 제거된 후, 변위된 주요 패드(202') 상에 배치된 새로운 발광 소자(즉, 변위된 발광 소자(206'))로 대체된 것이다. 일부 실시예에서, 발광 소자(206)는 발광 소자(206)와 주요 패드(202) 사이의 전기 접속 불량 또는 발광 소자(206)의 기능 이상에 기인하여 제거될 수 있다.
디스플레이 장치는 일부 실시예에 따라 변위된 발광 소자(206')를 포함할 수 있으므로, 디스플레이 장치의 화소 영역(P)의 위치는 화소 영역(P) 중의 피치가 일정치 않을 수 있도록 변경될 수 있다. 일부의 경우, 화소의 변위는 비정상적 표시를 유발하게 된다. 도 5에 예시된 바와 같이, 일부 실시예에서, 주요 패드(202')와 리던던트 패드(204') 사이의 최소 거리는 d5로 정의되며, 하나의 디스플레이 유닛(200) 내의 주요 패드(202')와 다른 하나의 디스플레이 유닛(200) 내의 주요 패드(202) 사이의 최소 거리는 d6으로 정의된다. 일부 실시예에서, 거리(d5)는 거리(d6)의 절반보다 작다. 일부 실시예에서, 디스플레이 유닛(206') 내의 주요 패드(202')와 다른 디스플레이 유닛(206) 내의 주요 패드(202) 사이의 최소 거리는 디스플레이 유닛(206') 내의 주요 패드(202')와 다른 디스플레이 유닛(206) 내의 주요 패드(202) 사이의 최소 수직 거리로서 정의된다. 도 5에 예시된 바와 같이, 주요 패드(202')는 디스플레이 유닛(206)에 근접한 외부 연장 라인(81)을 가진다. 주요 패드(202)는 디스플레이 유닛(206')에 근접한 외부 연장 라인(82)을 가진다. 전술한 최소 거리 또는 최소 수직 거리는 외부 연장 라인(81)과 외부 연장 라인(82) 사이의 거리로서 정의된다. 주요 패드(202)와 리던던트 패드(204) 사이의 거리와 주요 패드(202) 사이의 거리는 발광 소자가 변위되는 경우에도 디스플레이 장치에 의해 제공되는 이미지 품질이 유지될 수 있도록 적절하게 조절되어야 함을 알아야 한다.
다음에, 도 6a는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(50)의 일부를 예시한다. 도 6a에 예시된 바와 같이, 일부 실시예에 따르면, 주요 패드(202)의 면적은 리던던트 패드(204)의 면적과 다를 수 있다. 그러나, 일부 다른 실시예에 따르면, 주요 패드(202)의 면적은 리던던트 패드(204)의 면적과 동일할 수 있다. 일부 실시예에서, 주요 패드(202)의 면적은 리던던트 패드(204)의 면적보다 클 수 있다. 더 구체적으로, 도 6b는 디스플레이 장치(50)의 상면도이다. 명료성을 위해 대부분의 요소가 생략되며 주요 패드(202)와 리던던트 패드(204)의 상대 위치를 설명하기 위해 발광 소자(206)의 접속 포스트(도 11a에 상세히 설명됨)가 도 6b에 예시됨을 알아야 한다. 도 6b에 예시된 바와 같이, 일부 실시예에 따르면, 주요 패드(202)의 면적(202A)은 리던던트 패드(204)의 면적(204A)보다 클 수 있다. 그러나, 주요 패드(202)와 리던던트 패드(204)의 양자의 면적은 접속 포스트(520)를 둘러쌀 정도로 커야 한다. 일부 실시예에서, 주요 패드(202)와 리던던트 패드(204)는 Z 방향으로 적층시 중첩되는 영역을 가지며, 접속 포스트(520)는 이들 중첩 영역 상에 설치될 수 있다.
다음에, 도 7a는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(60)의 일부의 횡단면도이다. 디스플레이 장치(60)는 제1 기판(102) 상에 배치된 금속 라인(312)과 제1 기판(102)과 금속 라인(312) 상에 배치된 패시베이션 층(308)을 포함한다. 금속 라인(312)은 디스플레이 장치(60)의 신호 라인 중 하나일 수 있다. 이 실시예에서, 리던던트 패드(204)는 금속 라인(312) 상에 배치된다. 리던던트 패드(204)는 금속 라인(312)에 전기적으로 접속된다. 디스플레이 장치(60)는 리던던트 패드(204)와 주요 패드(202)와 전기적 접속 상태인 접속층(310)을 더 포함한다. 접속층(310)은 리던던트 패드(204)와 패시베이션 층(308) 상에 배치된다. 추가로, 접속층(310)은 리던던트 패드(204)와 주요 패드(202) 사이에 배치된다. 이 실시예에서, 발광 소자(206)는 주요 패드(202) 상에 배치될 수 있다. 일부 실시예에서, 발광 소자(206)는 주요 패드(202)에 의해 형성된 리세스 내에 배치될 수 있다. 이 실시예에서, 주요 패드(202)는 디스플레이 장치(60)의 상부층 상에 배치되는 반면, 리던던트 패드(204)는 하부층 상에 배치된다. 그러나, 일부 다른 실시예에서, 리던던트 패드(204)는 상부층 상에 배치되는 반면, 주요 패드(202)는 하부층 상에 배치될 수 있다.
도 7a에 예시된 바와 같이, 일부 실시예에 따르면, 주요 패드(202)와 리던던트 패드(204)는 디스플레이 장치(60)의 구조체 내에서 다른 층에 배치될 수 있다. 즉, 주요 패드(202)와 리던던트 패드(204)는 다른 수평면(예, 도 7a에 예시된 Z 방향의 상이한 X-Y 평면) 상에 배치될 수 있다. 이러한 구성에 따라, 디스플레이 유닛에서 더 많은 공간이 절약될 수 있다. 추가로, 도 7b는 도 7a의 디스플레이 장치(60)의 상면도이다. 주요 패드(202)와 리던던트 패드(204)를 제외한 요소들은 도 7b에서 생략됨을 알아야 한다. 도 7b에 예시된 바와 같이, 주요 패드(202)는 일부 실시예에 따라 Z 방향을 따라 리던던트 패드(204)와 부분적으로 중첩될 수 있다. 일부 실시예에서, Z 방향은 제1 기판(102)의 접선 방향을 지칭할 수 있다.
다음에, 도 7c는 본 개시 내용의 일부 다른 실시예에 따른 디스플레이 장치(60)의 일부의 횡단면도이다. 일부 실시예에서, 도 7a에 예시된 주요 패드(202) 상에 배치된 발광 소자(206)가 제거되고 새로운 발광 소자가 새로운 주요 패드로서 기능하는 리던던트 패드(204)의 원래 위치 상에 배치된다. 도 7c에 예시된 바와 같이, 변위된 발광 소자(206')는 새로이 형성된 주요 패드, 즉 변위된 주요 패드(202') 상에 배치된다. 일부 실시예에서, 변위된 발광 소자(206')는 변위된 주요 패드(202')에 의해 형성된 리세스 내에 배치될 수 있다. 일부 실시예에서, 원래의 발광 소자(206)가 제거되는 동안, 원래의 주요 패드(202)는 손상될 수 있다. 그러나, 원래의 리던던트 패드(204)(즉, 변위된 주요 패드(202'))는 온전히 유지되므로, 전기적 접속을 위한 새로운 주요 패드로서 기능할 수 있다.
다음에, 도 8은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(70)의 일부의 상면도이다. 도 8에 예시된 바와 같이, 일부 실시예에 따르면, 리던던트 패드(204)는 리던던트 패드(204)와 주요 패드(202) 사이에 예각(θ)이 존재하도록 회전될 수 있다. 구체적으로, 주요 패드(202)는 제1 종방향(L1)을 따라 연장될 수 있고, 리던던트 패드(204)는 제2 종방향(L2)을 따라 연장될 수 있다. 일부 실시예에서, 제1 종방향(L1)과 제2 종방향(L2) 사이의 예각(θ)은 5도~85도 또는 약 30도~약 60도의 범위에 있다. 이러한 구성에 따라, 주요 패드(202)와 리던던트 패드(204)의 배열에 필요한 면적이 감소될 수 있다. 일부 실시예에서, 주요 패드(202)와 리던던트 패드(204)는 (도 7a에 예시된 바와 같이) 다른 수평면 또는 다른 금속층 상에 배치될 수 있다. 일부 실시예에서, 주요 패드(202)와 리던던트 패드(204)는 동일한 수평면 또는 동일한 금속층 상에 배치될 수 있다. 일부 실시예에서, 주요 패드(202)와 리던던트 패드(204)는 다른 공정(예, 다른 증착 공정 또는 다른 리소그래피 공정)에 의해 형성될 수 있다.
도 8에 예시된 바와 같이, 일부 실시예에 따르면, 발광 소자(206)는 회전되지 않은 주요 패드(202) 상에 배치될 수 있는 반면, 리던던트 패드(204)는 회전된다. 일부 실시예에서, 회전되지 않은 주요 패드(202) 상에 배치된 발광 소자(206)는 제거된 후, 새로운 발광 소자가 새로운 주요 패드로서 기능하는 회전된 리던던트 패드(204)의 원래 위치에 배치된다. 변위된 발광 소자(206')는 새로이 형성된 주요 패드, 즉 회전되는 변위된 주요 패드(202') 상에 배치된다.
다음에, 도 9는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(80)의 일부를 예시한다. 도 9에 예시된 바와 같이, 디스플레이 장치(80)는 디스플레이 유닛(200) 내에 배치된 기능 이상 발광 소자(206)와 변위된 발광 소자(206')를 포함한다. 이 실시예에서, 기능 이상 발광 소자(206)는 제거되지 않고 제1 기판(102) 상에 남겨지며, 새로운 발광 소자들이 새로이 형성된 주요 패드들, 즉 변위된 주요 패드들(202') 위에 배치된다. 변위된 주요 패드(202')는 제2 분기 라인(BL2)에 전기적으로 접속되며, 변위된 발광 소자(206')는 변위된 주요 패드(202') 상에 배치된다. 추가로, 도 9에 예시된 바와 같이, 새로이 형성된 리던던트 패드(204')(원래의 주요 패드)에 전기적으로 접속된 제1 분기 라인(BL1)은 절단된다(도 9에서 CT로 지시됨). 기능 이상 발광 소자(206)는 리던던트 패드(204') 상에 배치된다. 즉, 기능 이상 발광 소자(206)는 제1 분기 라인(BL1)에 전기적으로 접속되지 않는다. 일부 실시예에서, 제1 분기 라인(BL)을 절단하기 위해 레이저 절단 공정이 수행될 수 있다.
다음에, 도 10은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(90)의 일부를 예시한다. 도 10에 예시된 바와 같이, 일부 실시예에 따르면, 발광 소자는 하나의 플립-칩 다이로 형성될 수 있다. 이 실시예에서, 발광 소자(306)의 화소 영역(P)은 하나의 서브 화소를 가질 수 있다. 일부 실시예에 따르면, 다른 디스플레이 유닛(200) 내에 배치된 발광 소자(306)는 다른 색상의 광을 발광시키는 화소를 포함할 수 있다. 이 실시예에서, 발광 소자(306)는 하나의 플립-칩 다이로 형성되므로, 발광 소자(306)는 전기적 접속을 위한 2개의 접속 포스트(520)를 포함할 수 있다. 따라서, 디스플레이 유닛(200)은 이 실시예에서 제1 분기 라인(BL1)과 전기적으로 접속되도록 제1 기판(102) 상에 배치된 2개의 주요 패드(202)를 포함할 수 있다. 일부 다른 실시예에서, 발광 소자(306)는 수직형 다이로 형성될 수 있다.
다음에, 도 11a는 도 1의 A-A' 선분을 따른 디스플레이 장치(10)의 횡단면도이다. 명확성을 위해 파장 변환층과 차광층 등과 같은 일부의 요소들이 도 1에 생략됨을 알아야 하며, 이들 요소는 다음의 문맥에서 상세히 설명된다. 도 11a에 예시된 바와 같이, 디스플레이 장치(10)는 3개의 발광 유닛(206U)을 포함하고, 이들 각각은 디스플레이 유닛(200) 내의 하나의 서브 화소에 대응할 수 있다. 발광 유닛(206U)은 제1 기판(102), 제1 기판(102) 상에 배치된 발광 소자(206) 및 발광 소자(206) 상에 배치된 파장 변환층 등등을 포함할 수 있다. 구체적으로, 발광 소자(206)는 제1 반도체 층(502), 제2 반도체 층(506) 및 제1 반도체 층(502)과 제2 반도체 층(506) 사이에 배치된 양자 우물층(504)을 포함할 수 있다.
일부 실시예에서, 제1 반도체 층(502)은 p-형 도전형을 가지는 갈륨 질화물(p-GaN)과 같이 제1 도전형의 도펀트를 가지는 III-V족 화합물로 형성될 수 있다. 일부 실시예에서, 양자 우물층(504)은 동질 계면, 이질 계면, 단일 양자 우물(SQW) 또는 다중 양자 우물(MQW)을 포함할 수 있다. 양자 우물층(504)의 재료는 한정되는 것은 아니지만 인듐 갈륨 질화물, 갈륨 질화물 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 제2 반도체 층(506)은 n-형 도전형을 가지는 갈륨 질화물(n-GaN)과 같이 제1 도전형과 다른 제2 도전형의 도펀트를 가지는 III-V족 화합물로 형성될 수 있다. 추가로, 상기 III-V족 화합물은 한정되는 것은 아니지만 인듐 질화물(InN), 알루미늄 질화물(AlN), 인듐 갈륨 질화물(InGaN), 알루미늄 갈륨 질화물(AlGaN), 알루미늄 인듐 갈륨 질화물(AlGaInN) 또는 이들의 조합을 포함할 수 있다.
일부 실시예에서, 제1 반도체 층(502), 양자 우물층(504) 및 제2 반도체 층(506)은 에피택셜 성장 공정을 이용하는 것에 의해 형성될 수 있다. 예를 들면, 에피택셜 성장 공정은 유기 금속 화학적 기상 증착(MOCVD), 분자빔 에피택시(MBE), 수소화물 기상 에피택시(HVPE), 액상 에피택시(LPE), 임의의 다른 적절한 공정 또는 이들의 조합을 포함할 수 있다.
발광 소자(206)는 제1 전극(508)과 제2 전극(510)을 더 포함할 수 있다. 제1 전극(508)과 제2 전극(510)은 발광 소자(206)의 n-전극과 p-전극으로서 기능할 수 있다. 일부 실시예에서, 제1 전극(508)과 제2 전극(510)은 도전 재료로 형성될 수 있다. 도전 재료는 한정되는 것은 아니지만 구리, 알루미늄, 텅스텐, 티타늄, 금, 은, 몰리브덴, 백금, 니켈, 구리 합금, 알루미늄 합금, 텅스텐 합금, 티타늄 합금, 금 합금, 은 합금, 몰리브덴 합금, 백금 합금, 니켈 합금, 임의의 다른 적절한 도전 재료, 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 제1 전극(508)과 제2 전극(510)은 화학적 기상 증착, 물리적 기상 증착, 전기 도금 공정, 무전해 도금 공정, 임의의 다른 적절한 공정, 또는 이들의 조합을 이용하는 것에 의해 형성될 수 있다.
추가로, 발광 소자(206)는 다른 요소 사이에 전기적 절연을 제공하기 위해 제1 절연층(512), 제2 절연층(514) 및 제3 절연층(516)을 더 포함할 수 있다. 일부 실시예에서, 제1 절연층(512), 제2 절연층(514) 및 제3 절연층(516)은 절연 재료로 형성될 수 있다. 절연 재료는 한정되는 것은 아니지만 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 임의의 다른 적절한 재료, 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 제1 절연층(512), 제2 절연층(514) 및 제3 절연층(516)은 화학적 기상 증착 또는 코팅을 이용하는 것에 의해 형성될 수 있다.
발광 소자(206)는 제2 전극(510)과 주요 패드(202) 사이에 배치된 접속층(518)과 접속 포스트(520)를 더 포함할 수 있다. 접속층(518)과 접속 포스트(520)는 발광 소자(206)와 주요 패드(202) 사이에 전기적 접속을 제공할 수 있다. 추가로, 접속 포스트(520)는 주요 패드(202)와 접촉되도록 봉지층(522)을 관통할 수 있다. 접속층(518)과 접속 포스트(520)는 도전 재료로 형성될 수 있다. 일부 실시예에서, 도전 재료는 한정되는 것은 아니지만 구리, 알루미늄, 몰리브덴, 텅스텐, 금, 크롬, 니켈, 구리 합금, 알루미늄 합금, 몰리브덴 합금, 텅스텐 합금, 금 합금, 크롬 합금, 니켈 합금, 임의의 다른 적절한 금속성 재료, 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 접속층(518)과 접속 포스트(520)는 화학적 기상 증착, 물리적 기상 증착, 전기 도금 공정, 무전해 도금 공정, 임의의 다른 적절한 공정, 또는 이들의 조합을 이용하는 것에 의해 형성될 수 있다.
추가로, 봉지층(522)은 유기 재료, 무기 재료, 또는 이들의 조합으로 형성될 수 있다. 일부 실시예에서, 무기 재료는 한정되는 것은 아니지만 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 알루미늄 산화물, 임의의 다른 적절한 재료, 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 유기 재료는 한정되는 것은 아니지만 에폭시 수지, 예컨대, 폴리메틸메타크릴레이트(PMMA), 벤조시클로부텐(BCB), 폴리이미드, 폴리에스테르와 같은 아크릴 수지, 폴리디메틸실록산(PDMS), 폴리플루오로알콕시(PFA), 에폭시, 임의의 다른 적절한 재료, 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 봉지층(522)은 화학적 기상 증착, 스핀 코팅, 인쇄 또는 이들의 조합을 이용하는 것에 의해 형성될 수 있다.
추가로, 발광 유닛(206U)은 제1 기판(102)과 반대로 배치된 제2 기판(402)과 봉지층(522)과 제2 기판(402) 사이에 배치된 파장 변환층(예, 파장 변환층(404R, 404G, 404B)을 포함)을 더 포함할 수 있다. 제2 기판(402)은 커버 기판으로서 기능할 수 있다. 파장 변환층(404R, 404G, 404B)은 양자 우물층(504)으로부터 방출된 광을 필요한 색상으로 변환시킬 수 있다. 예를 들면, 여러 실시예에 따르면, 파장 변환층(404R, 404G, 404B)은 양자 우물층(504)으로부터 방출된 광을 적색광, 녹색광 및 청색광으로 변환시킬 수 있다.
일부 실시예에서, 양자 우물층(504)은 백색광, 청색광, 또는 UV광을 방출할 수 있다. 양자 우물층(504)이 UV 광을 방출하는 실시예에서, 파장 변환층(404R, 404G, 404B)은 양자점 층(미도시)을 더 포함할 수 있다. 양자점 층은 중합체 또는 유리 매트릭스와 양자점 재료를 포함할 수 있다. 양자점 재료는 코어-쉘 구조를 가질 수 있다. 코어 구조체는 한정되는 것은 아니지만 CdSe, CdTe, CdS, ZnS, ZnSe, ZnO, ZnTe, InAs, InP, GaP, 임의의 다른 적절한 재료, 또는 이들의 조합을 포함할 수 있다. 쉘 구조체는 한정되는 것은 아니지만 ZnS, ZnSe, GaN, GaP, 임의의 다른 적절한 재료, 또는 이들의 조합을 포함할 수 있다.
추가로, 발광 유닛(206U)은 휘도의 대비를 향상시키도록 파장 변환층(404R, 404G, 404B)에 인접하게 배치된 차광층(406)을 더 포함할 수 있다. 일부 실시예에서, 차광층(406)은 블랙 매트릭스 재료와 같은 불투명 재료로 형성될 수 있다. 블랙 매트릭스 재료는 유기 수지, 유리 페이스트, 또는 이들의 조합으로 형성될 수 있다. 블랙 매트릭스 재료는 한정되는 것은 아니지만 블랙 염료, 금속성 입자(예, 니켈, 알루미늄, 몰리브덴, 또는 이들의 합금의 입자), 금속 산화물 입자(예, 크롬 산화물 입자) 또는 금속 질화물 입자(예, 크롬 질화물 입자)를 더 포함할 수 있다. 일부 실시예에서, 파장 변환층(404)과 차광층(406)은 화학적 기상 증착, 코팅 또는 인쇄를 이용하는 것에 의해 형성될 수 있다.
일부 실시예에서, 발광 유닛(206U)은 파장 변환층(404R, 404G, 404B)과 차광층(406) 상에 피복 또는 배치된 보호층(408)을 더 포함할 수 있다. 보호층(408)은 파장 변환층과 차광층(406)이 외부 환경에 영향을 받지 않도록 할 수 있다. 보호층(408)은 유기 재료 또는 무기 재료로 형성될 수 있다. 일부 실시예에서, 무기 재료는 한정되는 것은 아니지만 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 알루미늄 산화물, 임의의 다른 적절한 보호 재료, 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 유기 재료는 한정되는 것은 아니지만 에폭시 수지, 예컨대, 폴리메틸메타크릴레이트(PMMA), 벤조시클로부텐(BCB), 폴리이미드, 폴리에스테르와 같은 아크릴 수지, 폴리디메틸실록산(PDMS), 임의의 다른 적절한 보호 재료, 또는 이들의 조합을 포함할 수 있다.
추가로, 발광 유닛(206U)은 보호층(408)과 봉지층(522) 사이에 배치된 버퍼층(410)을 더 포함할 수 있다. 버퍼층(410)은 제1 반도체 층(506)을 커버할 수 있다. 버퍼층(410)은 발광 소자(206)로부터 발생되는 전류 또는 열이 파장 변환층에 영향을 미치는 것을 방지할 수 있다. 일부 실시예에서, 버퍼층(410)은 보호층(408)이 발광 소자(206)에 부착될 수 있도록 접착성을 가질 수 있다. 버퍼층(410)은 유기 재료 또는 무기 재료로 형성될 수 있다. 유기 절연 재료는 폴리 아미드, 폴리에틸렌, 폴리스티렌, 폴리프로필렌, 폴리에스테르, 폴리이미드, 폴리우레탄, 실리콘, 폴리아크릴레이트, 벤조시클로부텐(BCB), 폴리비닐피롤리돈(PVP), 폴리비닐플루오라이드(PVF), 폴리비닐리덴 플루오라이드(PVDF), 폴리테트라플루오로에틸렌(PTFE), 폴리메틸메타크릴레이트(PMMA), 폴리디메틸실록산(PDMS), 또는 이들의 조합을 포함할 수 있다. 무기 절연 재료는 한정되는 것은 아니지만 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 알루미늄 산화물 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 버퍼층(410)은 화학적 기상 증착 또는 코팅을 이용하는 것에 의해 형성될 수 있다.
다른 한편, 발광 유닛(206U)은 발광 소자(206)와 제1 기판(102) 사이에 배치된 접착층(524)을 더 포함할 수 있다. 구체적으로, 접착층(524)은 발광 소자(206)가 제1 기판(102)에 부착될 수 있도록 봉지층(522)과 제1 기판(102) 사이에 배치될 수 있다. 접착층(524)은 임의의 적절한 접착 재료로 형성될 수 있다.
도 11a에 예시된 바와 같이, 파장 변환층(404R, 404G, 404B) 각각의 면적은 양자 우물층(504)의 면적보다 클 수 있다. 구체적으로, 파장 변환층(404R, 404G, 404B)의 면적은 각각의 발광 유닛(206U) 내의 양자 우물층(504)의 면적보다 크다. 예를 들면, 도 11a에 예시된 바와 같이, 파장 변환층(404R)의 면적(A1)은 양자 우물층(504)의 면적(A2)보다 크다. 추가로, 파장 변환층(404R, 4004G, 404B)은 주요 패드(202)와 부분적으로 중첩될 수 있다. 일부 실시예에서, 파장 변환층(404R, 404G, 또는 404B)은 적어도 부분적으로 리던던트 패드(204)와 중첩될 수 있다. 일부 실시예에서, 상기 면적(A1)은 Z 방향에서 본 파장 변환층의 상부면(제2 기판(402)에 근접함)의 면적이다. 상기 면적(A2)은 Z 방향에서 본 양자 우물층(504)의 상부면(제2 기판(402)에 근접함)의 면적이다.
추가로, 도 11b는 A-A' 선분을 포함하고 도 11a에 예시된 부분에 대응하는 도 1의 디스플레이 장치(10)의 일부의 상면도이다. 도 11b에 예시된 바와 같이, 파장 변환층(404R, 404G 또는 404B)의 면적은 각각의 발광 유닛(206U) 내의 양자 우물층(504)의 면적보다 크다. 더욱이, 이러한 구성에 따라, 파장 변환층(404R, 404G, 404B)은 리던던트 패드(204)가 사용될 때 발광 유닛(206U)과 정렬되지 않을 것이다.
다음에, 도 12는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(500)의 일부의 횡단면도이다. 도 12는 도 1에 도시된 B-B' 선분에 유사한 측면에서 디스플레이 장치(500)의 횡단면도를 예시한다. 도 12에 예시된 바와 같이, 일부 실시예에 따르면, 제2 반도체 층(506)은 차광층(406)과 부분적으로 중첩될 수 있다. 구체적으로, 제2 반도체 층(506)은 도 12에 예시된 바와 같이 Z 방향으로 차광층(406)과 부분적으로 중첩될 수 있다. 추가로, 일부 실시예에 따르면, 제1 반도체 층(502)은 각각의 발광 유닛(206U) 내의 파장 변환층(404R, 404G, 또는 404B)과 적어도 부분적으로 중첩될 수 있다. 일부 실시예에서, 파장 변환층(404R, 404G, 또는 404B)은 제1 반도체 층(502)을 완전히 피복할 수 있다. 일부 실시예에서, 차광층(406)도 역시 제2 전극(510)과 부분적으로 중첩될 수 있다. 이러한 구성에 따라, 파장 변환층(404R, 404G, 404B)은 양자 우물층(504)과 정확하게 정렬될 수 있다. 따라서, 제1 전극(508) 또는 제2 전극(510)의 반사가 감소될 수 있다.
다음에, 도 13은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(600)의 일부의 횡단면도이다. 도 13은 도 1에 도시된 B-B' 선분에 유사한 측면에서 디스플레이 장치(600)의 횡단면도를 예시한다. 도 13의 디스플레이 장치(600)와 도 12의 디스플레이 장치(500) 사이의 차이점은 도 13의 실시예에서 디스플레이 장치(600)가 접속 포스트(520)와 주요 패드(202) 사이에 배치된 접속 패드(602)를 더 포함한다는 것이다. 접속 패드(602)는 접속 포스트(520)의 바닥으로부터 X 방향(예, 제1 기판(102)의 상부면에 실질적으로 평행한 방향)을 따라 주요 패드(202) 측으로 연장될 수 있다. 접속 패드(602)는 일부 실시예에 따르면 차광층(406)과 부분적으로 중첩되도록 외측으로 연장될 수 있다. 일부 실시예에서, 주요 패드(202)는 차광층(406)과 부분적으로 중첩될 수 있다. 일부 실시예에서, 차광층(406)은 주요 패드(202)를 완전히 피복할 수 있다. 추가로, 도 13에 예시된 바와 같이, 일부 실시예에 따르면, 접속 포스트(520)는 접속 패드(602)와 부분적으로 중첩될 수 있다. 일부 실시예에서, 접속 포스트(520)는 접속 패드(602)와 완전히 중첩될 수 있다. 전술한 구성에 따라, 접속 포스트(520)와 주요 패드(202)의 접촉 위치 근처에서 발생하는 단락의 위험이 감소될 수 있다. 접속 패드(602)는 도전 재료로 형성될 수 있다. 일부 실시예에서, 접속 패드(602)는 접속 포스트(520) 또는 주요 패드(202)의 재료와 유사한 재료로 형성될 수 있다.
이상을 요약하면, 본 개시 내용은 합체된 발광 소자와 목적지 기판 사이의 전기적 접속을 위한 주요 패드와 리던던트 패드의 설계를 포함하는 디스플레이 구조체를 제공한다. 리던던트 패드는 주요 패드와 발광 소자 사이의 전기적 접속이 기능하지 않거나 손상된 경우 스페어 패드로서 사용될 수 있다. 이러한 구성에 따라, 손상된 발광 소자의 수리와 교체가 실시될 수 있다. 추가로, 본 개시 내용의 일부 실시예에 따르면, 디스플레이 장치의 서브 화소에 대응하는 다이는 목적지 기판으로 이송되기 전에 함께 패키징될 수 있어서 이송에 필요한 시간이 감소될 수 있다.
본 개시 내용의 일부 실시예 및 그 장점을 상세히 설명하였지만. 첨부된 청구범위에 의해 한정되는 본 개시 내용의 취지 및 범위를 벗어나지 않고 다양한 변화, 대체 및 변경이 이루어질 수 있음을 알아야 한다. 예를 들면, 당업자는 여기에 설명된 특징, 기능, 처리 및 재료 중 상당 부분이 본 개시 내용의 범위 내에 유지되면서 변화될 수 있음을 이해할 것이다. 더욱이, 본 출원의 범위는 명세서에 기재된 처리, 기계, 제조, 물질의 조성, 수단, 방법 및 단계의 특정 실시예에 한정되는 것으로 의도된 것이 아니다. 당업자 중 한 사람이라면 본 개시 내용으로부터 여기에 기술되는 대응하는 실시예와 실질적으로 동일한 기능 또는 동일한 결과를 수행하거나 달성하는, 현재 존재하거나 나중에 개발될, 처리, 기계, 제조, 물질의 조성, 수단, 방법 또는 단계가 본 개시 내용에 따라 활용될 수 있음을 쉽게 알 것이다. 따라서, 첨부된 청구항들은 처리, 기계, 제조, 물질의 조성, 수단, 방법 또는 단계를 그 청구 범위 내에 포함하고자 의도된 것이다.

Claims (20)

  1. 디스플레이 장치로서:
    기판;
    상기 기판 상에 배치된 복수의 신호 라인; 및
    상기 기판 상에 배치된 복수의 디스플레이 유닛
    을 포함하고, 상기 복수의 신호 라인 중 적어도 하나는:
    주요 라인;
    상기 주요 라인에 전기적으로 접속된 복수의 제1 분기 라인;
    상기 주요 라인에 전기적으로 접속된 복수의 제2 분기 라인 - 상기 복수의 제1 분기 라인 중 적어도 하나와 상기 복수의 제2 분기 라인 중 적어도 하나는 복수의 상기 주요 라인 중 동일한 하나에 전기적으로 접속됨 -
    을 포함하고, 상기 복수의 디스플레이 유닛 중 적어도 하나는:
    복수의 주요 패드;
    복수의 리던던트 패드; 및
    상기 복수의 주요 패드에 전기적으로 접속된 발광 소자
    를 포함하고;
    상기 복수의 주요 패드 중 적어도 하나는 상기 복수의 제1 분기 라인 중 적어도 하나에 전기적으로 접속되고, 상기 복수의 리던던트 패드 중 적어도 하나는 상기 복수의 제2 분기 라인 중 적어도 하나에 전기적으로 접속된 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서, 상기 복수의 제1 분기 라인 중 상기 적어도 하나의 길이는 상기 복수의 제2 분기 라인 중 상기 적어도 하나의 길이와 다른 것을 특징으로 하는 디스플레이 장치.
  3. 제1항에 있어서, 상기 복수의 주요 패드의 수는 상기 복수의 디스플레이 유닛 중 상기 적어도 하나에 있어서의 상기 복수의 리던던트 패드의 수보다 적은 것을 특징으로 하는 디스플레이 장치.
  4. 제1항에 있어서, 상기 복수의 주요 패드 중 상기 적어도 하나와 상기 복수의 리던던트 패드 중 상기 적어도 하나의 사이의 최소 거리는 상기 복수의 디스플레이 유닛 중 하나에 있어서 상기 복수의 주요 패드 중 상기 적어도 하나와 상기 복수의 디스플레이 유닛 중 다른 하나에 있어서 상기 복수의 주요 패드 중 상기 적어도 하나의 사이의 최소 거리의 절반보다 작은 것을 특징으로 하는 디스플레이 장치.
  5. 제1항에 있어서, 상기 복수의 주요 패드 중 상기 적어도 하나의 면적은 상기 복수의 리던던트 패드 중 상기 적어도 하나의 면적과 다른 것을 특징으로 하는 디스플레이 장치.
  6. 제1항에 있어서, 상기 복수의 제1 분기 라인 중 상기 적어도 하나와 상기 복수의 제2 분기 라인 중 상기 적어도 하나는 각각 터닝부(turning portion)를 포함하는 것을 특징으로 하는 디스플레이 장치.
  7. 제1항에 있어서, 상기 주요 라인의 폭은 상기 복수의 제1 분기 라인 중 상기 적어도 하나의 폭보다 큰 것을 특징으로 하는 디스플레이 장치.
  8. 제1항에 있어서, 상기 복수의 제1 분기 라인 중 상기 적어도 하나는 상기 복수의 제2 분기 라인 중 상기 적어도 하나와 부분적으로 중첩된 것을 특징으로 하는 디스플레이 장치.
  9. 제1항에 있어서, 상기 복수의 제1 분기 라인 중 상기 적어도 하나는 상기 복수의 제1 분기 라인 중 상기 적어도 하나가 상기 주요 라인과 접촉하는 위치 근처에서 상기 복수의 제2 분기 라인 중 상기 적어도 하나와 중첩된 것을 특징으로 하는 디스플레이 장치.
  10. 제1항에 있어서, 상기 복수의 주요 패드 중 상기 적어도 하나는 제1 종방향을 따라 연장되고, 상기 복수의 리던던트 패드 중 상기 적어도 하나는 제2 종방향을 따라 연장되며, 상기 제1 종방향과 상기 제2 종방향 사이의 예각은 5도~85도의 범위에 있는 것을 특징으로 하는 디스플레이 장치.
  11. 제1항에 있어서, 상기 복수의 주요 패드 중 상기 적어도 하나와 상기 복수의 리던던트 패드 중 상기 적어도 하나는 다른 금속층 상에 배치된 것을 특징으로 하는 디스플레이 장치.
  12. 제11항에 있어서, 상기 복수의 주요 패드 중 상기 적어도 하나는 상기 복수의 리던던트 패드 중 상기 적어도 하나와 부분적으로 중첩된 것을 특징으로 하는 디스플레이 장치.
  13. 제1항에 있어서, 상기 복수의 디스플레이 유닛 중 상기 적어도 하나는:
    상기 발광 소자 위에 배치된 파장 변환층; 및
    상기 파장 변환층에 인접하게 배치된 차광층
    을 더 포함하며, 상기 발광 소자는:
    제1 반도체 층;
    상기 제1 반도체 층 상에 배치된 제2 반도체 층; 및
    상기 제1 반도체 층과 상기 제2 반도체 층 사이에 배치된 양자 우물층
    을 더 포함하는 것을 특징으로 하는 디스플레이 장치.
  14. 제13항에 있어서, 상기 파장 변환층의 면적은 상기 양자 우물층의 면적보다 큰 것을 특징으로 하는 디스플레이 장치.
  15. 제13항에 있어서, 상기 제2 반도체 층은 상기 차광층과 부분적으로 중첩된 것을 특징으로 하는 디스플레이 장치.
  16. 제13항에 있어서, 상기 제1 반도체 층은 상기 파장 변환층과 적어도 부분적으로 중첩된 것을 특징으로 하는 디스플레이 장치.
  17. 제13항에 있어서, 상기 복수의 주요 패드 중 상기 적어도 하나는 상기 차광층과 적어도 부분적으로 중첩된 것을 특징으로 하는 디스플레이 장치.
  18. 제13항에 있어서, 상기 복수의 리던던트 패드 중 상기 적어도 하나는 상기 파장 변환층과 적어도 부분적으로 중첩된 것을 특징으로 하는 디스플레이 장치.
  19. 디스플레이 장치로서:
    기판;
    상기 기판 상에 배치된 복수의 신호 라인; 및
    상기 기판 상에 배치된 복수의 디스플레이 유닛
    을 포함하고, 상기 복수의 신호 라인 중 적어도 하나는:
    주요 라인;
    상기 주요 라인에 전기적으로 접속된 복수의 제1 분기 라인;
    상기 주요 라인에 전기적으로 접속된 복수의 제2 분기 라인
    을 포함하고, 상기 복수의 디스플레이 유닛 중 적어도 하나는:
    복수의 주요 패드;
    복수의 리던던트 패드; 및
    상기 복수의 주요 패드에 전기적으로 접속된 제1 발광 소자
    를 포함하고;
    상기 복수의 주요 패드 중 적어도 하나는 상기 복수의 제2 분기 라인 중 적어도 하나에 전기적으로 접속되고, 상기 복수의 리던던트 패드 중 적어도 하나는 상기 복수의 제1 분기 라인과 전기적으로 분리된 것을 특징으로 하는 디스플레이 장치.
  20. 제19항에 있어서, 상기 복수의 디스플레이 유닛 중 상기 적어도 하나는 상기 복수의 리던던트 패드 중 상기 적어도 하나 상에 배치된 제2 발광 소자를 더 포함하는 것을 특징으로 하는 디스플레이 장치.
KR1020180081105A 2018-06-20 2018-07-12 디스플레이 장치 KR102603494B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/013,074 US10593852B2 (en) 2018-06-20 2018-06-20 Display device having a plurality of main pads, a plurality of redundant pads, and a light-emitting device
US16/013,074 2018-06-20

Publications (2)

Publication Number Publication Date
KR20190143323A KR20190143323A (ko) 2019-12-30
KR102603494B1 true KR102603494B1 (ko) 2023-11-16

Family

ID=66334269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180081105A KR102603494B1 (ko) 2018-06-20 2018-07-12 디스플레이 장치

Country Status (4)

Country Link
US (3) US10593852B2 (ko)
EP (1) EP3584835A1 (ko)
KR (1) KR102603494B1 (ko)
CN (2) CN113314514B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102009346B1 (ko) * 2018-08-14 2019-08-12 (주)현대포멕스 접을 수 있는 회로선과 led가 구비된 조명장치 및 이의 제조방법
US11088306B2 (en) * 2019-04-08 2021-08-10 Innolux Corporation Light-emitting devices and methods for manufacturing the same
KR20210006241A (ko) * 2019-07-08 2021-01-18 (주)포인트엔지니어링 마이크로 led 그룹 기판 및 이의 제조 방법 및 마이크로 led 디스플레이 패널 및 이의 제조 방법
CN112770431A (zh) * 2019-10-21 2021-05-07 台湾爱司帝科技股份有限公司 发光模块
CN113140664A (zh) * 2020-01-20 2021-07-20 北京芯海视界三维科技有限公司 显示单元和显示器
TWI717217B (zh) * 2020-02-18 2021-01-21 友達光電股份有限公司 顯示裝置
US11949055B2 (en) * 2020-05-22 2024-04-02 Seoul Viosys Co., Ltd. Unit pixel having light emitting device and displaying apparatus
KR20220031364A (ko) * 2020-09-04 2022-03-11 삼성전자주식회사 마이크로 발광 소자 디스플레이 장치 및 그 제조 방법
CN114280841B (zh) * 2020-09-27 2023-06-20 合肥鑫晟光电科技有限公司 一种发光基板及显示装置
CN112164704B (zh) * 2020-09-29 2022-09-23 厦门天马微电子有限公司 显示面板及显示装置
CN114488607B (zh) * 2020-10-26 2023-05-23 合肥鑫晟光电科技有限公司 一种发光基板、显示装置
CN113539127B (zh) * 2021-07-09 2023-04-11 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
US20230140197A1 (en) * 2021-10-29 2023-05-04 Innolux Corporation Electronic device and manufacturing method of electronic device
CN116207121A (zh) * 2021-11-30 2023-06-02 成都辰显光电有限公司 显示面板及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089572A (ja) * 2010-10-15 2012-05-10 Sony Corp 発光装置および表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3643640B2 (ja) 1995-06-05 2005-04-27 株式会社東芝 表示装置及びこれに使用されるｉｃチップ
KR0177744B1 (ko) * 1995-08-14 1999-03-20 김광호 전기적 특성이 향상된 반도체 장치
PL2408298T3 (pl) 2009-03-20 2016-12-30 Sposób traktowania roślin uprawnych kapsułkowanym pestycydem
JP5652252B2 (ja) 2011-02-24 2015-01-14 ソニー株式会社 発光装置、照明装置および表示装置
KR101578281B1 (ko) * 2014-01-28 2015-12-16 주식회사 동부하이텍 터치 패널 및 이를 포함하는 터치 스크린
KR102205692B1 (ko) * 2014-03-18 2021-01-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
JP6128046B2 (ja) * 2014-03-31 2017-05-17 ソニー株式会社 実装基板および電子機器
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
CN107578709B (zh) * 2016-07-05 2020-12-15 群创光电股份有限公司 显示装置与显示装置的制造方法
CN106847719B (zh) * 2016-11-28 2019-08-13 西安科锐盛创新科技有限公司 应用于测试的裸芯片结构及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089572A (ja) * 2010-10-15 2012-05-10 Sony Corp 発光装置および表示装置

Also Published As

Publication number Publication date
CN110620108B (zh) 2021-06-18
EP3584835A1 (en) 2019-12-25
CN113314514B (zh) 2024-03-29
CN110620108A (zh) 2019-12-27
US20190393389A1 (en) 2019-12-26
US10593852B2 (en) 2020-03-17
KR20190143323A (ko) 2019-12-30
US20200176658A1 (en) 2020-06-04
US11227984B2 (en) 2022-01-18
CN113314514A (zh) 2021-08-27
US20220109092A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
KR102603494B1 (ko) 디스플레이 장치
US11854788B2 (en) Micro assembled LED displays and lighting elements
US10522524B2 (en) Display device and method for fabricating the same
KR102549171B1 (ko) 발광소자 패키지 및 이를 이용한 디스플레이 장치
US11742335B2 (en) Electronic device
KR20240026413A (ko) 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant