CN107003256B - 多层配线板、显示装置以及电子装置 - Google Patents

多层配线板、显示装置以及电子装置 Download PDF

Info

Publication number
CN107003256B
CN107003256B CN201580064624.2A CN201580064624A CN107003256B CN 107003256 B CN107003256 B CN 107003256B CN 201580064624 A CN201580064624 A CN 201580064624A CN 107003256 B CN107003256 B CN 107003256B
Authority
CN
China
Prior art keywords
wiring
substrate
multilayer
insulating layer
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580064624.2A
Other languages
English (en)
Other versions
CN107003256A (zh
Inventor
渡边秋彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN107003256A publication Critical patent/CN107003256A/zh
Application granted granted Critical
Publication of CN107003256B publication Critical patent/CN107003256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N2021/95638—Inspecting patterns on the surface of objects for PCB's
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Structure Of Printed Boards (AREA)
  • Led Device Packages (AREA)

Abstract

为了解决如下问题，其中：如果在包括紫外线的可见范围内使用具有高透光率的材料形成在多层配线结构中的配线之间设置绝缘层，则在上层配线缺陷的外观检查期间，下层配线也被识别，并且因此在检查上层配线时变成的噪声，并且结果，检查精度降低并且阻碍了制造产量和可靠性的提高，根据本公开内容的多层配线板设置有：基板；以及设置在基板上的第一配线和第二配线，在其间设置具有透光性的绝缘层，并且第一配线和第二配线中的至少一个受到了致黑、致黑与粗加工交替、蚀刻以及电镀中的一种的表面工艺。

Description

多层配线板、显示装置以及电子装置
技术领域
本技术涉及多层配线基板，其中，在多个配线层之间叠有具有透光性绝缘层；显示单元，其设置有多层配线基板；以及电子设备。
背景技术
高亮度显示单元使其外围构件直接或间接暴露于具有高强度的光。因此，需要例如在发光装置的正上方或下方形成的绝缘层，以抵抗紫外范围内的光。作为示例，如在PTL1和PTL 2中所述，使用含有紫外线的在可见范围内具有高透光率的材料。
电子设备具有越来越多的配线和复杂的电路，以便提高其性能。具体地，显示单元和其他装置具有更复杂的电路，例如，其包含很多薄膜晶体管(TFT)和配线电路以及大面积的电容元件。除此之外，清晰度的增加导致了像素数量的增加，从而驱动以高密度地提供配线层的趋势，在配线层中形成了驱动配线、信号线等。在这种情况下，短路的发生增加，并且制造产量下降。为了解决这个问题，采用了在其间将配线层与绝缘层层叠的所谓的多层配线结构，在配线层中形成了驱动线、信号线等。
引用列表
专利文献
[PTL 1]日本未审查专利申请公开No.2002-270898
[PTL 2]日本未审查专利申请公开No.2003-115613
发明内容
然而，对于在上述多层配线结构中的配线之间设置的绝缘层，可以如上所述使用含有紫外线的在可见范围内具有高透光率的材料。在可见光中具有高透光率的材料可以是例如透明绝缘材料。在这种情况下外观检查上层的缺陷时，可以一起识别上层和下层中的配线。在这种情况下，下层可能是用于检查上层配线的噪声，降低了检查精度。这种降低的检查精度阻碍了制造产量和可靠性的提高。
期望的是提供一种能够提高其制造产量和可靠性的多层配线基板、显示单元以及电子设备。
根据该技术的实施方式的多层配线基板包括：基板；以及设置在基板上的第一配线和第二配线，在其间配设有具有透光性的绝缘层，并且第一配线和第二配线中的一者或两者受到了表面处理。
根据该技术的实施方式的显示单元包括在本技术的上述多层配线基板上的发光装置。
根据该技术的实施方式的电子设备包括在本技术的上述多层配线基板上的电子装置。
在根据本技术的实施方式的多层配线基板、显示单元以及电子设备中的每一个中，设置有具有透光性的绝缘层的第一配线和第二配线中的一者或两者受到了表面处理。这提高了光信噪比，提高了检查精度。
在根据本技术的实施方式的以上多层配线基板、显示单元和电子设备中的每一个中，在其间设置有具有透光性的绝缘层的第一配线和第二配线中的一者或两者受到了表面处理。这提高了光信噪比，提高了检查精度。因此，可以提供显示单元和电子设备，它们中的每个包括提高制造产量的高度可靠的多层配线基板。应当注意，上述效果不是限制性的，并且可以提供本公开内容中描述的任何效果。
附图说明
[图1]图1是根据本公开内容的实施方式的多层配线基板的剖视图；
[图2A]图2A是图1所示的多层配线基板的示意性平面图；
[图2B]图2B是比较示例中的多层配线基板的示意平面图；
[图3]图3是图1所示的多层配线基板的示意性剖视图；
[图4]图4是示出使用图1所示的多层配线基板的显示单元的整体配置的示图；
[图5A]图5A是用于解释背板的结构的示意性平面图；
[图5B]图5B是用于解释背板的结构的示意性平面图；以及
[图6]图6是示例性应用1的外观的透视图。
具体实施方式
下面将参考附图详细描述本公开内容的一些实施方式。按照以下顺序提供描述。
1.实施方式(多层配线的下层配线进行了表面处理的示例)
1-1.基本配置
1-2.显示单元配置
1-3.功能和效果
2.示例性应用(包括电子装置的示例性电子设备)
[1.实施方式]
[1-1.基本配置]
图1以透视图示出了根据本公开内容的实施方式的多层配线基板(称为多层配线基板1)的横截面配置被。多层配线基板1被用作显示单元(例如，在图4中所示的平铺显示器(tiling display))中的显示面板的基板。多层配线基板1包括基板10，其中，在底材料11的正面和背面设置有包括配线12A、12B、15A和15B的多个配线。此外，设置在基板10上的是配线22和诸如发光装置31的电子装置，在其间使用具有透光性的绝缘层21。在本实施方式中，形成在基板10的正面上的配线12B受到了表面处理，并且因此其在可见范围内的反射系数与形成在绝缘层21上的配线22的反射系数不同。此处，配线12B对应于第一配线，配线22对应于第二配线。
例如，如在图1中所示，基板10包括底材料11和配线12A、12B、15A和15B。配线12A和12B层叠在底材料11的正面上，在其间具有绝缘层13。配线15A和15B层叠在底材料11的背面上，在其间具有绝缘层16。配线12A和12B通过形成在绝缘层13上的凸块14彼此电耦合。配线15A和15B通过形成在绝缘层16上的凸块17彼此电耦合。配线12A和15A通过形成在底材料11上的通孔18彼此电耦合。此外，绝缘层19作为保护膜设置在底材料11的背面上的配线15B上。例如，在绝缘层19内的任何位置处设置孔穴19A，该孔穴允许配线15B耦合到未示出的外部电路。
底材料11的示例可以包括塑料基板、金属箔基板和纸片以及玻璃基板。塑料基板的示例可以包括聚醚砜、聚碳酸酯、聚酰亚胺、聚酰胺、聚缩醛、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚乙醚酮、以及聚烯烃。金属箔基板具有经过绝缘处理的表面，并且其示例可以包括铝(Al)、镍(Ni)、铜(Cu)和不锈钢。可替代地，底材料11可以包括：设置在诸如Al的金属底基板的正面上的绝缘树脂层(例如，聚酰亚胺和环氧树脂)，以及由上述印刷在绝缘树脂层上的反射材料制成的配线图案。或者，底材料11可以是由诸如FR4(玻璃环氧树脂)或CEM3(玻璃复合树脂)的含玻璃树脂制成的薄膜底材料。
配线12A、12B、15A和15B设置在底材料11上的选择区域内。配线12A、12B、15A和15B的每个可以由例如单元素金属制成，例如，铜(Cu)、铂(Pt)、钛(Ti)、钌(Ru)、钼(Mo)、Cu、钨(W)、Ni、Al和钽(Ta)或它们的合金。优选地，可以使用Cu，因为Cu具有低电阻率并且能够减少配线的延迟时间并能够实现高速。或者，可以使用彼此层叠的两种或更多种类型的上述金属。凸块14和17以及通孔18的每个可以由与配线12A、12B、15A和15B的材料相似的材料制成。
在本实施方式中，对彼此层叠的一种或两种类型的配线(在其间有具有透光性的绝缘层)进行了表面处理。更具体地，在配线12B和设置在配线12B上的配线22(在其间具有绝缘层)之中，设置在绝缘层21的下层上的配线12B受到了表面处理。可以进行表面处理使得可见区域中的配线12B和配线22的反射系数彼此不同。更具体地，表面处理可以是用于使配线12B的表面粗加工的蚀刻工艺或致黑工艺，特别是在使用Cu的情况下。应当注意，此处，致黑工艺的示例可以包括用于产生所谓的氧化铜的致黑工艺和可以替代致黑的粗加工致黑工艺，这称为致黑与粗加工交替工艺。此外，虽然表面处理可以应用于上层配线和下层配线中的任一个，但是就与将稍后描述的绝缘层的粘附性以及便于检测短路缺陷的外观检查而言，可以优选地将表面处理应用于下层配线。
图2A示意性地示出了在图1中所示的多层配线基板1中的配线层12B和22以及绝缘层21的层叠结构的一部分的平面配置。图2B示意性地示出了在其间层叠有具有透光性的绝缘层1210的配线1120和1220的平面配置，这与多层配线基板1的配置相似。与下层配线(配线1120)未受到致黑工艺的多层配线基板1000相比，根据本实施方式的多层配线基板1在上层配线(配线22)和下层配线(配线12B)之间表现出较高的对比度。因此，多层配线基板1提高了用于检测短路缺陷的外观检查的检查精度。
此外，配线12B和22中的一个可以受到电镀处理，使得配线12B和22的颜色彼此不同。更具体地说，例如，当使用Cu形成配线12B和22时，配线12B可以受到使用Ni、锡(Sn)、锌(Zn)、银(Ag)或金(Au)的化学电镀(electroless plating)，例如。以这种方式进行的化学电镀可以提高诸如光学检查等短路缺陷检查的检查精度，与进行蚀刻工艺或致黑工艺的情况相同。此外，用于涂覆配线12B的电镀金属可以是诸如Ni的金属，该金属在施加电场的情况下，与配线12B的诸如Cu的金属相比具有更低的释放离子的能力。使用这种金属，可以提高对离子迁移的抵抗力。
要注意的是，对于在其间层叠有绝缘层21(具有透光性)的配线层12B和配线22的所设置的间距来说，下层配线(配线12B)可以优选地具有较大的间距，如在图3中所示的。这是因为，由于锚定效应(anchor effect)，对配线12B的表面粗加工可以提高配线12B和绝缘层21之间的粘附性。此外，对下层配线(配线12B)的短路缺陷检查比对上层配线(配线22)的短路缺陷检查更难。同样，在下层配线(配线12B)中的短路比在上层配线(配线22)中的短路更难以切割和修复。因此，通过增大配线12B的间距，即，放宽其设计规则，可以减少配线12B中短路的发生。此外，在一些情况下，可能不需要对下层配线的外观检查。对于配线12B和22的间距宽度，优选地将配线22的间距宽度设定为例如小于150μm，并且将配线12B的间距宽度设定为例如150μm以上。
绝缘层13、16和19的每个可以由包含例如氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、氧化硅氧化铪(HfO)、氧化铝(AlO)、氮化铝(AlN)、氧化钽(TaO)、氧化锆(ZrO)、氧氮化铪、铪硅氮氧化物、氮氧化铝、钽氧氮化物和氮氧化锆中的一个或多个的材料制成。绝缘层13、16和19的每个可以具有单层结构或使用两种或更多种材料的多层结构(例如，包括SiN膜和SiO膜)。绝缘层13、16和19的每个可以在施加和形成之后通过蚀刻以预定形状图案化。可替代地，根据其材料，绝缘层13、16和19可以通过诸如喷墨印刷、丝网印刷、胶版印刷和凹版印刷等印刷技术图案化和形成。
配线22、发光装置31和驱动器IC(集成电路)32形成在基板10上，在其间有具有透光性的绝缘层21。
绝缘层21用于防止配线15B和配线22短路。用于绝缘层21的材料可以优选是具有耐光性的材料，以便通过暴露从发光装置31发射的光来抑制绝缘层21的劣化，这稍后将描述。更具体地，该材料可以是例如有机绝缘材料，例如，硅酮底的材料、聚酰亚胺底的材料、聚丙烯酸酯底的材料、环氧底的材料、甲酚酚醛清漆底的材料、聚苯乙烯类材料、聚酰胺系材料和氟系材料。应当注意，用于绝缘层21的材料不限于有机绝缘材料，并且可以是例如作为用于上述绝缘层13、16和19的材料来例证的无机绝缘材料。
用于配线22的材料可以是作为上述配线12A、12B、15A和15B的材料来例证的材料。对于配线22，可以使用与配线12A、12B、15A和15B的材料相同的材料或不同的材料。具体可以优选使用Cu。应当注意的是，例如，配线12A、12B、15A，15B和22可以通过电镀、各种类型的蒸发方法和溅射中的一种形成。
例如，当电流被正向注入到p型和n型半导体之间的接触面内时，发光装置31可以是通过将作为载流子的电子再次耦合到空穴来发射光的LED(发光二极管)。尽管对于发光装置31的材料没有特别的限制，但是这种材料的示例可以包括发射蓝光的诸如氮化镓(GaN)等镓基化合物半导体、发出绿光的磷化镓(GaP)、发射红光的砷化镓磷化物(GaAsP)、以及砷化铝镓(AlGaAs)。
驱动器IC 32可以是例如半导体装置，其中，通过半导体电路形成技术在半导体基板(Si基板)的表面上设置电路。
例如，发光装置31和驱动器IC 32的每个可以是单个元件，或者可以通过包含在封装中或者用树脂模制而制成芯片部件。
应注意的是，通过使用发射红光、绿光和蓝光的上述材料形成像素来组合发射红色(R)、绿色(G)和蓝色(B)的发光装置31(31R、31G和31B，全部未示出)，可以实现高亮度显示单元或显示单元2。显示单元2的配置将在下面描述。
[1-2.显示单元的配置]
图4示出了使用本公开内容的多层配线基板1的显示单元2的整体配置。显示单元2是所谓的平铺显示器，并且在这种情况下包括多个显示面板，更具体地，四个显示面板1A、1B、1C和1D。上述多层配线基板1用于显示面板1A至1D中的每个，其中，例如，未示出的相对基板与多层配线层1接合，在其间具有未示出的粘合层。显示面板1A至1D以例如二维的方式布置在2×2的区域内。可以组合在显示面板1A至1D中的显示区域以显示图像。应当注意的是，在图4中，标记“A”和“B”及其取向示意性地描绘了所使用的背板的类型和布局状态。稍后将描述用于显示面板1A至1D的背板的类型和布局。
例如，在显示单元1中，显示面板1A至1D耦合到相应的驱动器IC 32，用于显示驱动。更具体地，例如，信号线驱动电路120A和扫描线驱动电路130A通过例如COF(膜上芯片)140安装在显示面板1A中。应当注意的是，这些驱动器IC可以直接形成或包含在显示面板1A中，或者可以用另一种技术安装在其上，例如通过COG(玻璃上的芯片)，如在图1中所示。此外，当将上述发光装置31用作显示单元时，显示面板1A进一步耦合到未示出的电力线驱动电路。例如，类似于显示面板1A，显示面板1B经由COF 140与信号线驱动电路120B和扫描线驱动电路130B耦合。同样，例如，显示面板1C经由COF 140与信号线驱动电路120C和扫描线驱动电路130C耦合，并且显示面板1D经由COF 140与信号线驱动电路120D和扫描线驱动电路130D耦合。
所有信号线驱动电路120A至120D和扫描线驱动电路130A至130D被耦合到驱动控制器110。基于待从外部接收的图像信号Din，驱动控制器110可以彼此独立地控制显示面板1A至1D的显示驱动。例如，驱动控制器110包括定时控制器111和伽马调整器112a至112d。
显示面板1A至1D中的每个包括以矩阵方式布置的多个像素P。显示面板1A至1D使信号线驱动电路120A至120D和扫描线驱动电路130A至130D进行显示驱动，从而以有源矩阵的方式驱动像素P。以这种方式，显示面板1A至1D基于待从外部接收的图像信号Din来显示图像。应当注意的是，在每个附图中，为了方便解释，以简化的方式描绘了例如像素P和终端130的数量、间距和尺寸(稍后将描述)，并且因此与实际的数量、间距和尺寸不同。
例如，显示面板1A至1D的每个具有矩形或方形表面。在这种情况下，表面是矩形的。显示面板1A至1D整体上以2×2的矩阵彼此相邻布置。更具体地，例如，显示面板1A至1D部署在未示出的外壳或基板上。通过组合显示面板1A至1D的显示区域而形成的区域对应于显示单元1的显示区域或显示区域100。应当注意的是，在下文中，当不需要将显示面板1A至1D彼此区分时，将显示面板1A作为代表性的示例进行描述。
图5A示出了背板41A的配置，图5B示出了背板41B的配置。如在图5A中所示，背板41A包括在对应于显示区域100的一部分的区域内的像素电路150。设置这些像素电路150用于相应的像素P，并且该区域被称为区域10A。换言之，多个像素电路150以二维方式布置在背板41A中。此外，用于安装的终端130沿着区域的外围区域或形成有像素电路150的区域10A的两侧布置在矩形区域X1和Y1内。更具体地，多个终端130沿着位于矩形的上、下、右和左的四个侧面中的左侧和上侧布置。终端130是通过配线耦合到信号线驱动电路120A至120D、扫描线驱动电路130A至130D或上述任何其他电路的衬垫。相反，如在图5B中所示，背板41B包括在对应于显示区域100的一部分的区域内的像素电路150。设置这些像素电路150用于相应像素P，并且该区域被称为区域10B。具体地，多个像素电路150以二维方式布置在背板41B中。用于安装的终端130沿着区域的外围区域或形成有像素电路150的区域10B的两侧布置在矩形区域X2和Y2内。更具体地，多个终端130沿着位于矩形的上、下、右和左的四个侧面中的左侧和下侧布置。如上所述，背板41A中的终端130的布局(例如，位置)与背板11B中的布局不同。
例如，在背板41A和11B中，背板41A布置在显示面板1A和1D中，背板41B布置在显示面板1B和1C中。换言之，背板41A作为相同类型的背板用于显示面板对1A和1D，并且背板41B作为相同类型的背板用于显示面板对1B和1C。应当注意的是，背板的“类型”彼此区分开，例如，通过像素电路150和其内的终端130的布局。举例而言，“相同类型”表示像素电路150和终端130的布局基本上彼此相同。换言之，例如，像素电路150和终端130的位置、形状和数量彼此基本上相同就足够了；然而，一些设计误差或局部布局更改可能是可以接受的。
如在图4中所示，驱动控制器110中的定时控制器111例如以使其中的电路相对于彼此工作的这种方式控制信号线驱动电路120A至120D和扫描线驱动电路130A至130D。作为示例，定时控制器111可以根据待从外部接收的图像信号Din向上述电路输出控制信号。
伽马调整器112a至112d被设置为分别对应于显示面板1A至1D。例如，伽马调整器112a至112d用已经从外部接收的数字格式对图像信号Din进行伽马调整，即，伽马补偿，并且然后，将产生的图像信号输出到信号线驱动电路120A至120D。更具体地，伽马调整器112a对显示面板1A进行伽马调整；伽马调整器112b对显示面板1B进行伽马调整；伽马调整器112c对显示面板1C进行伽马调整；并且伽马调整器112d对显示面板1D进行伽马调整。应当注意的是，驱动控制器110除了进行伽马校正之外，还可进行其他信号处理，例如，过驱动校正。
例如，信号线驱动电路120A至120D根据来自定时控制器111的控制信号，以与从伽马调整器112a至112d接收的图像信号相关的模拟格式将信号电压施加到相应的信号线DTL。
例如，扫描线驱动电路130A至130D中的每个根据来自定时控制器111的控制信号，以预定单位按顺序选择多条扫描线WSL。例如，通过以预定顺序选择一条或多条扫描线WSL，扫描线驱动电路130A至130D中的每个以期望的顺序执行Vth校正、信号电压的写入、μ校正等。此处，Vth校正是指使驱动晶体管Tr1的栅极与源极之间的电压Vgs接近于驱动晶体管的阈值电压的校正操作。信号电压的写入是指经由写晶体管Tr2将信号电压写入驱动晶体管Tr1的栅极内的配线操作。μ校正是指根据驱动晶体管Tr1的迁移率μ的大小校正保持在驱动晶体管Tr1的栅极和源极之间的电压Vgs的校正操作。
[1-3.工作与效果]
如上所述，为了提高其性能，电子装置具有越来越多的配线和复杂的电路。例如，如在图1中所示的多层配线基板1中的配线22那样，当多个配线彼此层叠(在其间具有绝缘层)并且多个配线以高密度设置在单层中时，由于薄膜形成工艺的故障，所以配线容易发生短路。这种短路可能导致配线的电短路，成为电路异常的原因。因此，需要通过用于检测短路缺陷的视觉检查来查看是否存在短路部分，并且从而切割、修复或去除检测到的短路部分。
然而，在使用LED的高亮度显示单元2中，例如，作为如在图4中所示的其发光装置，形成在发光装置正下方的绝缘层(例如在图1中所示的绝缘层21)由具有透光性的绝缘材料制成。这是因为外围构件直接或间接暴露于具有高强度的光。因此，在这种情况下，在对绝缘层21上形成的配线22进行短路缺陷检查时，设置在绝缘层21下方的配线(诸如配线12B)可能有噪声，从而降低了检查精度。检查精度的降低可能降低制造产量和可靠性。
与此相反，例如在根据本实施方式的多层配线基板1中，设置在具有透光性的绝缘层21下方的配线12B受到了表面处理，使得在可见范围内的配线12B和22的反射系数彼此不同。这可以增大配线12B与配线22的光信噪比，提高诸如光学检查的短路缺陷检查(外观检查)的检查精度。
如上所述，在本实施方式中，彼此层叠的两种配线(在其间有具有透光性的绝缘层)中的一种受到了表面处理。作为一个示例，设置在绝缘层21下方的配线12B可以受到表面处理。例如，以这种方式应用表面处理可能导致在可见范围内的配线12B和配线22的反射系数彼此不同，从而增大配线12B与配线22的光信噪比。因此，可以提高用于检测短路缺陷的外观检查的检查精度，从而可以提高多层配线基板1的制造产量，并提供高可靠性的显示单元和电子设备。
具体地，下层侧上的配线12B的表面在表面处理时受到了诸如蚀刻工艺和致黑工艺的粗加工工艺。结果，除了提高光信噪比之外，还提高了配线12B与绝缘层21之间的粘附性。这可以减少例如薄膜剥离的发生。因此，可以提高多层配线基板1、设置有多层配线基板1的显示单元和电子设备的可靠性。
可替代地，下层侧上的配线12B可以受到使用金属的电镀工艺，该金属的颜色与配线22的金属的颜色不同，从而在配线12B的表面上设置镀膜。这也可以提高外观检查的检查精度。具体地，通过在施加电场的情况下选择具有比配线12B的金属材料更低的释放离子能力的金属，可以提高对离子迁移的抵抗力，从而进一步提高可靠性。
[2.示例性应用]
本实施方式中描述的多层配线基板1和具有多层配线基板1的显示单元2适用于在各个领域中的电子设备中的显示单元，其显示待从外部接收的或者在其内生成为静态图像或动态图像的图像信号。这种电子设备的示例包括电视设备、数字照相机、笔记本个人计算机、诸如便携式电话等便携式终端装置和摄像机。下面将描述示例性电子设备。
图6示出了应用了根据本实施方式的上述多层配线基板1的电视设备的外观。该电视设备包括例如具有前面板210和滤光玻璃220的图像显示屏200。上述多层配线基板1用作图像显示屏200。
以上描述了实施方式和示例性应用。然而，本公开的内容不限于该实施方式和示例性应用，并且可以进行各种修改。例如，对于各层的材料、其厚度、薄膜形成方法、薄膜形成条件、切割和修复短路缺陷的工艺等不限于上述实施方式。可以采用其他材料、厚度、薄膜形成方法、薄膜形成条件、切割和修复短路缺陷的方法。
在本实施方式中，发光装置31用作电子装置；然而，例如，可以使用光接收装置。
应当注意，本文描述的效果仅仅是示例性的，因此不是限制性的。此外，可以提供其他效果。
应当注意，该技术可以具有下面描述的配置。
(1)一种多层配线基板，包括：
基板；以及
设置在基板上的第一配线和第二配线，在其间配设有具有透光性的绝缘层，并且第一配线和第二配线中的一者或两者受到表面处理。
(2)根据(1)所述的多层配线基板，其中，第一配线设置在绝缘层的下层侧，第二配线设置在绝缘层的上层侧，并且第一配线受到表面处理。
(3)根据(1)或(2)所述的多层配线基板，其中，表面处理是致黑工艺、致黑与粗加工交替工艺、蚀刻工艺以及电镀工艺中的任一种。
(4)根据(1)至(3)中任一项所述的电子装置，其中，第一配线的配线间距大于第二配线的配线间距。
(5)根据(1)到(4)中任一项所述的多层配线基板，其中，第一配线涂覆有金属材料，金属材料的反射系数低于第一接配线料的反射系数，金属材料与第一接配线的材料不同。
(6)根据(5)所述的多层配线基板，其中，在施加电位的情况下，金属材料具有比第一配线的材料低的释放离子的能力。
(7)根据(1)至(6)中任一项所述的多层配线基板，其中，第一配线和第二配线由彼此相同的材料制成。
(8)根据(1)至(7)中任一项所述的多层配线基板，其中，第一配线和第二配线中每个由铜(Cu)和镍(Ni)中的一个制成。
(9)根据(1)至(8)中任一项所述的多层配线基板，其中，第一配线和第二配线中的每个通过电镀形成。
(10)根据(5)至(9)中任一项所述的多层配线基板，其中，金属材料是以下中的一种：镍(Ni)、钯(Pd)、金(Au)、锡(Sn)、钨(W)、钛(Ti)及其合金。
(11)一种显示单元，包括设置在多层配线基板上的多个发光装置，
多层配线基板包括：
基板；以及
设置在基板上的第一配线和第二配线，在其间配设有具有透光性的绝缘层，并且第一配线和第二配线中的一者或两者受到表面处理。
(12)一种电子设备，包括设置在多层配线基板上的多个电子装置，
多层配线基板包括：
基板；以及
设置在基板上的第一配线和第二配线，在其间配设有具有透光性的绝缘层，并且第一配线和第二配线中的一者或两者受到表面处理。
(13)根据(12)所述的电子设备，其中，电子装置中的每一个都是光接收装置。
本申请基于并要求于2014年12月5日向日本专利局提交的日本专利申请No.2014-247066的优先权的权益，其全部内容通过引证结合于此。
应当理解，本领域技术人员可以基于设计要求和其他因素考虑各种修改、组合、子组合和变化，只要在所附权利要求或其等同物的范围内。

Claims (12)

1.一种多层配线基板，包括：
基板；以及
设置在所述基板上的第一配线和第二配线，使得所述第一配线在所述第二配线的光学检查中，在所述第二配线的下方产生光学检查噪声，并且，在所述第一配线和所述第二配线间配设有具有透光性的绝缘层，并且，接受与第二配线不同的表面处理的所述第一配线和所述第二配线在反射系数上有所区别；
所述第一配线涂覆有金属材料，所述金属材料的反射系数低于所述第一配线的材料的反射系数，所述金属材料与所述第一配线的材料不同。
2.根据权利要求1所述的多层配线基板，其中，所述第一配线设置在所述绝缘层的下层侧，所述第二配线设置在所述绝缘层的上层侧，并且所述第一配线受到所述表面处理。
3.根据权利要求1所述的多层配线基板，其中，所述表面处理是致黑工艺、致黑与粗加工交替工艺、蚀刻工艺以及电镀工艺中的任一种。
4.根据权利要求1所述的多层配线基板，其中，所述第一配线的配线间距大于所述第二配线的配线间距。
5.根据权利要求1所述的多层配线基板，其中，在施加电位的情况下，所述金属材料具有比所述第一配线的材料低的释放离子的能力。
6.根据权利要求1所述的多层配线基板，其中，所述第一配线和所述第二配线由彼此相同的材料制成。
7.根据权利要求1所述的多层配线基板，其中，所述第一配线和所述第二配线中的每个由铜Cu和镍Ni中的一种制成。
8.根据权利要求1所述的多层配线基板，其中，所述第一配线和所述第二配线中的每个通过电镀形成。
9.根据权利要求1所述的多层配线基板，其中，所述金属材料是以下中的一种：镍Ni、钯Pd、金Au、锡Sn、钨W、钛Ti及其合金。
10.一种显示单元，包括设置在多层配线基板上的多个发光装置，
所述多层配线基板包括：
基板；以及
设置在所述基板上的第一配线和第二配线，使得所述第一配线在所述第二配线的光学检查中，在所述第二配线的下方产生光学检查噪声，并且，在所述第一配线和所述第二配线间配设有具有透光性的绝缘层，并且，接受与第二配线不同的表面处理的所述第一配线和所述第二配线在反射系数上有所区别；
所述第一配线涂覆有金属材料，所述金属材料的反射系数低于所述第一配线的材料的反射系数，所述金属材料与所述第一配线的材料不同。
11.一种电子设备，包括设置在多层配线基板上的多个电子装置，
所述多层配线基板包括：
基板；以及
设置在所述基板上的第一配线和第二配线，使得所述第一配线在所述第二配线的光学检查中，在所述第二配线的下方产生光学检查噪声，并且，在所述第一配线和所述第二配线间配设有具有透光性的绝缘层，并且，接受与第二配线不同的表面处理的所述第一配线和所述第二配线在反射系数上有所区别；
所述第一配线涂覆有金属材料，所述金属材料的反射系数低于所述第一配线的材料的反射系数，所述金属材料与所述第一配线的材料不同。
12.根据权利要求11所述的电子设备，其中，所述电子装置中的每个都是光接收装置。
CN201580064624.2A 2014-12-05 2015-11-11 多层配线板、显示装置以及电子装置 Active CN107003256B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-247066 2014-12-05
JP2014247066 2014-12-05
PCT/JP2015/081717 WO2016088522A1 (ja) 2014-12-05 2015-11-11 多層配線基板および表示装置、並びに電子機器

Publications (2)

Publication Number Publication Date
CN107003256A CN107003256A (zh) 2017-08-01
CN107003256B true CN107003256B (zh) 2021-04-20

Family

ID=56091474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580064624.2A Active CN107003256B (zh) 2014-12-05 2015-11-11 多层配线板、显示装置以及电子装置

Country Status (5)

Country Link
US (1) US10930594B2 (zh)
JP (1) JP6736472B2 (zh)
KR (1) KR20170094148A (zh)
CN (1) CN107003256B (zh)
WO (1) WO2016088522A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
JP6823262B2 (ja) * 2017-03-15 2021-02-03 ミツミ電機株式会社 光学モジュールの製造方法及び光学モジュール
JP7173653B2 (ja) * 2017-06-27 2022-11-16 ソニーグループ株式会社 表示素子実装基板及び表示装置
US10756073B2 (en) * 2018-02-13 2020-08-25 Lumens Co., Ltd. Micro LED module with flexible multilayer circuit substrate
US11635186B2 (en) * 2018-03-13 2023-04-25 Motherson Innovations Company Limited Polymeric substrate and a method of providing same
JP7454854B2 (ja) * 2018-12-14 2024-03-25 国立大学法人大阪大学 表示装置およびその製造方法
JP7263204B2 (ja) * 2019-10-16 2023-04-24 日東電工株式会社 配線回路基板の製造方法
US11887842B2 (en) 2020-08-24 2024-01-30 PlayNitride Display Co., Ltd. Spliced micro light-emitting-diode display panel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000009657A (ja) * 1998-06-25 2000-01-14 Matsushita Electric Works Ltd プリント配線板のヴィアホールの検査方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4480236B2 (ja) * 1999-08-06 2010-06-16 イビデン株式会社 電解めっき液、その液を用いた多層プリント配線板の製造方法および多層プリント配線板
EP1207730B1 (en) * 1999-08-06 2009-09-16 Ibiden Co., Ltd. Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board
JP4876319B2 (ja) 2001-03-09 2012-02-15 ソニー株式会社 表示装置およびその製造方法
JP4887587B2 (ja) 2001-08-01 2012-02-29 ソニー株式会社 画像表示装置及びその製造方法
JP4454453B2 (ja) 2004-09-27 2010-04-21 イビデン株式会社 Ｉｃチップ実装用基板および光通信用デバイス
JP2008172151A (ja) 2007-01-15 2008-07-24 Dainippon Printing Co Ltd 多層配線基板
JP2009111307A (ja) * 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板
CN102612265B (zh) * 2007-11-01 2016-05-11 大日本印刷株式会社 内置元件电路板、内置元件电路板的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000009657A (ja) * 1998-06-25 2000-01-14 Matsushita Electric Works Ltd プリント配線板のヴィアホールの検査方法

Also Published As

Publication number Publication date
US10930594B2 (en) 2021-02-23
KR20170094148A (ko) 2017-08-17
US20170345767A1 (en) 2017-11-30
JPWO2016088522A1 (ja) 2017-09-21
WO2016088522A1 (ja) 2016-06-09
JP6736472B2 (ja) 2020-08-05
CN107003256A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
CN107003256B (zh) 多层配线板、显示装置以及电子装置
KR102603494B1 (ko) 디스플레이 장치
US11247439B2 (en) Display unit
CN107079561B (zh) 显示装置、制造显示装置的方法以及电子装置
KR20170080136A (ko) 유기발광 표시장치
US10748884B2 (en) Electronic device with common electrode
US11521552B2 (en) Display device
EP4113494A1 (en) Display device
CN118173573A (zh) 显示装置
US20220085261A1 (en) Display device
TWI734980B (zh) 顯示裝置
US20230194922A1 (en) Backlight Unit and Display Device Including the Same
US20180097019A1 (en) Semiconductor device, display device and manufacturing method for semiconductor device
CN112951880A (zh) 包括连接结构的有机发光显示装置
US20230170342A1 (en) Backlight Unit and Display Device Including the Same
KR20210081598A (ko) 투명 표시 장치
US11930670B2 (en) Display device including an interlayer insulating layer selectively overlapping an active layer of a driving transistor and method for manufacturing the same
US11948908B2 (en) Electronic device and manufacturing method of electronic device
US11864429B2 (en) Organic light emitting panel and organic light emitting display device including the same
KR102465139B1 (ko) 유기 발광 표시 장치 및 그의 제조방법
TW202115941A (zh) 顯示裝置之製造方法及顯示裝置
CN113363291A (zh) 显示装置
CN114613783A (zh) 发光装置
CN115440764A (zh) 显示装置
CN114335050A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant