JP6732457B2 - 画像表示装置 - Google Patents

Description

本発明は、画像を表示する画像表示装置に関する。

従来、臨場感及び没入感の向上等を目的として、大画面ディスプレイの開発が進められているが、大画面ディスプレイの実現には、コストの増加、並びに配線抵抗及び寄生容量の増大による駆動速度の低下及び消費電力の上昇等、様々な課題がある。そこで、簡易に大画面化する手段として、複数の表示パネルをタイル状に並べ、複数の表示パネル全体で１の映像を表示する大画面の画像表示装置が開発されている。

通常、単一の各表示パネル内では、図９（Ａ）に示すように線順次駆動を行っている。このため、表示パネルの各行（走査ライン）の書き込みタイミングはそれぞれ異なっており、最後の行の書き込みタイミングは、最初の行から、ほぼ１フレーム期間遅れている。このような表示パネルをタイル状に並べた場合、例えば縦棒の画像１００が横方向に動くと、図９（Ｂ）の表示例に示すように、表示パネルＡ、Ｂ、Ｃの境界１０１でラインが不連続に表示されてしまう。

そこで、図１０（Ａ）に示すように、複数の表示パネルに対して同時発光駆動を行い発光のタイミングを一致させることにより、図１０（Ｂ）の表示例に示すように、歪みを解消する手法もある（例えば、特許文献１参照）。

国際公開第２０１３／１０５３４７号

しかしながら、複数の表示パネルを同時発光させるためには、１フレームの走査時間を１フレーム期間より十分に短くし、発光期間を確保する必要がある。そして、走査を高速にするためには、トランジスタ及びドライバの性能向上、並びに配線抵抗及び容量の削減等の課題があった。

本発明は、走査時間を短くすることなく、画像の歪みを抑制できる画像表示装置を提供することを目的とする。

本発明に係る画像表示装置は、複数の表示パネルがタイル状に並べられた表示部と、前記複数の表示パネルに対応して映像フレームを分割した複数の画像データを生成する映像分割部と、各表示パネルを同期して複数の走査ラインに対して、前記画像データを順次書き込んだ後、所定時間発光させる制御部と、を備え、前記制御部は、前記画像データを書き込んでから発光を開始するまでの遅延時間を、前記複数の走査ラインに対する書き込みの順に、徐々に短くなるように制御する。

前記制御部は、時間的に前後する２つの画像データに基づいて、映像フレームに記録される被写体の動き量を算出し、当該動き量が大きいほど、走査ライン間の発光タイミングの遅延が小さくなるように制御してもよい。

前記制御部は、１フレーム期間に対する発光時間が短いほど発光強度が高くなるように制御してもよい。

前記表示パネルは、有機ＥＬ表示モジュールであってもよい。

本発明によれば、走査時間を短くすることなく、画像の歪みを抑制できる。

第１実施形態に係る画像表示装置の機能構成を示すブロック図である。 第１実施形態に係る表示部及び制御部の詳細構成を示すブロック図である。 第１実施形態に係る画像データの書き込み及び発光のタイミングを例示する図である。 第１実施形態に係る表示パネルの各画素を構成する回路の一例を示す図である。 第１実施形態に係る選択信号及び発光時間制御信号の駆動タイミングを例示する図である。 第１実施形態に係る行駆動ドライバ部の構成を示す図である。 第１実施形態に係る行駆動ドライバ部の動作の一例を示す図である。 第２実施形態に係る画像データの書き込み及び発光のタイミングを例示する図である。 線順次駆動による画像データの書き込み及び発光のタイミングを例示する図である。 同時発光駆動による画像データの書き込み及び発光のタイミングを例示する図である。

＜第１実施形態＞
以下、本発明の第１実施形態について説明する。
図１は、本実施形態に係る画像表示装置１の機能構成を示すブロック図である。

画像表示装置１は、表示部１０と、映像分割部１１と、制御部１６とを備える。
表示部１０は、複数の表示パネルがタイル状に並べられている。これら複数の表示パネルには、映像フレームを分割した一部の画像データがそれぞれ入力され、この結果、表示部１０の全体として１枚の映像フレームが表示される。

映像分割部１１は、複数の表示パネルに対応して、入力された映像信号に含まれるフレームを分割した複数の画像データを生成し、制御部１６へ提供する。

制御部１６は、各表示パネルを同期して複数の走査ラインに対して、画像データを順次書き込んだ後、所定時間発光させるアパーチャー制御を行う。
このとき、制御部１６は、画像データを書き込んでから発光を開始するまでの遅延時間を、複数の走査ラインに対する書き込みの順に、徐々に短くなるように制御する。

図２は、本実施形態に係る表示部１０及び制御部１６の詳細構成を示すブロック図である。
表示部１０は、ホールド型の画像表示モジュールである表示パネル１１１を複数備える。より具体的な一例としては、表示パネル１１１は、アクティブマトリクス型の有機ＥＬ表示モジュールである。

制御部１６は、信号処理部１３と、行駆動ドライバ部１４と、列駆動ドライバ部１５とを備える。

信号処理部１３は、映像分割部１１により分割された表示パネル１１１毎の画像データを受け付け、データの書き込み及び発光のタイミングを制御するデータを生成して、行駆動ドライバ部１４及び列駆動ドライバ部１５へ送信する。

行駆動ドライバ部１４には、水平方向に配される複数の選択信号線が接続される。行駆動ドライバ部１４は、複数の選択信号線のそれぞれに選択信号を供給する。また、行駆動ドライバ部１４には、水平方向に沿う、複数の発光時間制御信号線が接続される。各発光時間制御信号線には、この発光時間制御信号線が配された水平方向に沿う領域に存在する発光時間制御用トランジスタが複数接続される。

列駆動ドライバ部１５には、垂直方向に配される複数のデータ信号線が接続される。列駆動ドライバ部１５は、複数のデータ信号線のそれぞれに各画素の画像データ信号を供給する。

図３は、本実施形態に係る画像データの書き込み及び発光のタイミングを例示する図である。
この例では、表示部１０は、図３（Ａ）のように、３つの表示パネル１１１（Ａ、Ｂ、Ｃ）が垂直方向に並べられて構成されている。

複数の表示パネル１１１に対してそれぞれ、図の上方より順次走査を行い、ほぼ１フレーム期間を掛けて、画像データの書き込みが行われる。
また、走査の開始後、一定の遅延時間の後に、走査速度よりも高速に順次発光することにより、発光タイミングは徐々に書き込み時刻に近付く。これにより、各走査ラインの発光期間のずれが走査タイミングのずれよりも小さくなる。

この結果、例えば縦棒の画像１００が横方向に動くと、図３（Ｂ）の表示例に示すように、表示画像の歪みが従来（図９）に比べて低減され、表示パネル１１１（Ａ、Ｂ、Ｃ）の境界１０１における不連続の度合いが減少する。

図４は、本実施形態に係る表示パネル１１１の各画素を構成する回路の一例を示す図である。
選択信号に応じてＶｇａに電圧が印加されると同時に、Ｖｄａに画像データレベルに応じた電圧が印加されると、トランジスタＴｒ１を介してキャパシタＣ１に一定の電荷が蓄積される。

さらに、発光時間制御信号に応じてＶｄｄに駆動電圧が印加されることにより、トランジスタＴｒ２を介してダイオードＤｅｌに電流が流れ、有機ＥＬ素子が発光する。制御部１６は、発光時間制御信号により、この駆動電圧が印加されるタイミングを制御し、アパーチャー制御を行う。

ここで、キャパシタＣ１は、画像データに対応する電荷を画素毎に保持するが、制御部１６によって、複数の走査ライン毎に発光開始までの遅延時間が調整されるため、遅延時間に応じてキャパシタＣ１の容量が僅かに減少する。したがって、制御部１６は、遅延時間に基づいて、有機ＥＬ素子に対する駆動電圧を調整してもよい。具体的には、遅延時間が長くなるほど、駆動電圧が高く調整される。

図５は、本実施形態に係る行駆動ドライバ部１４により出力される選択信号及び発光時間制御信号の駆動タイミングを例示する図である。

水平ラインが１０８０本あるＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）パネルにおいて、６０Ｈｚで表示すると、１フレームは約１６．６ｍｓｅｃである。１走査ライン当たりの走査時間を１５μｓｅｃとすると、１６．２ｍｓｅｃの走査時間で１フレームの走査が完了する。

１フレーム期間での発光時間を５ｍｓｅｃの時間アパーチャーとすると、信号処理部１３は、１ライン目について、選択信号によりデータ信号を書き込んだ後、１０ｍｓｅｃ遅延させてから、発光時間制御信号によってＶｄｄを印加することにより、発光タイミングを制御する。続いて、２ライン目では、走査タイミングは１ライン目より１５μｓｅｃ遅くなるが、発光タイミングは１ライン目より６μｓｅｃのみの遅延となる。ｎライン目の遅延時間は、走査タイミングが０．０１５×（Ｎ−１）ｍｓｅｃで、発光タイミングが１０＋０．００６×（Ｎ−１）ｍｓｅｃで表すことができる。最終の１０８０ライン目では、走査タイミングは１ライン目の走査の１６．１８５ｍｓｅｃ後、発光タイミングは１ライン目の走査の１６．４７４ｍｓｅｃ後となる。
このように、走査から発光開始までの遅延時間を徐々に短くすることで、発光タイミングを同時発光に近付けることが可能となる。

ここで、行駆動ドライバ部１４による走査の動作は、画素のデータ値に基づいた電荷をキャパシタＣ１に保持する必要があり、一定以上の書き込み時間が必要であるが、発光タイミングの制御に関しては、電源のスイッチングにより行われるので、この遅延は走査に比べて非常に短いため、このような駆動が可能となる。

なお、本実施形態のアパーチャー制御によって、表示の歪みを低減させるほど発光時間がより短くなるため、輝度の視積分を一定レベルに保つためには、発光期間における瞬時輝度を高くする必要がある。したがって、瞬時輝度を過度に高くすることなく表示の歪みを低減できる適度なバランスで遅延時間が調整されることが望ましい。
このため、６０ｆｐｓの映像であれば、発光時間が１フレーム期間の５０％以下、例えば２０〜２５％程度となるように調整される。

図６は、本実施形態に係る行駆動ドライバ部１４の構成を示す図である。
行駆動ドライバ部１４は、画素選択用シフトレジスタ１４１と、ＡＮＤ回路１４２と、画素選択用アンプ１４３と、発光時間制御用シフトレジスタ１４４と、発光時間制御用アンプ１４６とを備える。

画素選択用シフトレジスタ１４１は、有機ＥＬ素子を選択するか否かを制御するための選択信号を、表示パネル１１１を構成する複数の走査ライン（選択信号線）毎に表示パネル１１１に順次出力する。

ＡＮＤ回路１４２は、走査ライン（選択信号線）毎に配される。ＡＮＤ回路１４２は、画素選択用シフトレジスタ１４１から出力された選択信号と、ゲートパルスとの論理積を演算し、演算結果を、画素選択用アンプ１４３を介して選択信号線に供給する。

発光時間制御用シフトレジスタ１４４は、画素選択用シフトレジスタ１４１が１走査ラインの選択信号を出力する期間毎に、複数の走査ライン全て（１０８０行）についての、有機ＥＬ素子の発光時間を制御するための発光時間制御信号を順次出力し、発光時間制御用アンプ１４６を介して発光時間制御信号線に供給する。

図７は、本実施形態に係る行駆動ドライバ部１４の動作の一例を示す図である。
図７（Ａ）のように、ゲート信号が入力される画素選択用シフトレジスタ１４１には、１５μｓｅｃ周期で水平ラインを順次走査するために、１５μｓｅｃ周期のクロックパルス（ＣＬＫ１）が入力される。
一方、図７（Ｂ）のように、アパーチャー信号が入力される発光時間制御用シフトレジスタ１４４には、６μｓｅｃ周期のクロックパルス（ＣＬＫ２）が入力されることで、発光を制御する電源電圧Ｖｄｄの駆動タイミングを１ライン毎に６μｓｅｃずつ遅らせることが可能となる。

本実施形態によれば、画像表示装置１は、表示パネル１１１の各走査ラインに対する走査タイミングと発光タイミングとを別々に制御することで、走査の処理速度を速くすることなく、表示パネル１１１の境界における歪みを抑制する。具体的には、画像表示装置１は、走査を従来通り１フレーム期間で順次に行うが、発光に関しては、走査してから一定の遅延時間の後に、走査速度よりも高速に順次発光することで、発光タイミングのずれを低減させる。この結果、画像表示装置１は、走査時間を短くすることなく、画像の歪みを抑制できる。

また、画像表示装置１は、キャパシタＣ１において保持される電荷の、走査ライン毎に異なる減少度合いに応じて、有機ＥＬ素子を発光させるための駆動電圧を調整するので、走査ライン毎に異なる発光の遅延時間に起因する表示画像の乱れを抑制できる。

＜第２実施形態＞
以下、本発明の第２実施形態について説明する。
本実施形態では、第１実施形態と比べて、制御部１６による制御内容が異なる。

具体的には、信号処理部１３は、入力された時間的に前後する２つの画像データに基づいて、映像フレームに記録される被写体の動き量を算出し、この動き量が大きいほど、走査ライン間の発光タイミングの遅延が小さくなるように制御する。
動き量が大きいほど表示画像の歪みが大きくなるところ、このように動き量が大きい領域に対応する表示パネル１１１において、走査ライン毎の発光期間が同時発光により近付くため、歪みが抑制される。この結果、画像表示装置１は、表示画像の歪みの度合いを表示部１０の全体で均一となるように制御して画質を向上できる。

このとき、表示パネル１１１毎に発光の時間アパーチャーが変化すると見た目の輝度も変化してしまうため、時間アパーチャーに応じて発光強度を変更する必要がある。
そこで、信号処理部１３は、１フレーム期間に対する発光時間が短いほど発光強度が高くなるように、例えば、画像データを下式（１）に基づいて変換する。
出力データ＝入力データ×１００／時間アパーチャー［％］ …（１）
ここで、入力データは、映像信号に記録された画素毎の輝度値である。

図８は、本実施形態に係る画像データの書き込み及び発光のタイミングを例示する図である。
この例では、表示部１０は、第１実施形態の例（図３）と同様に、３つの表示パネル１１１（Ａ、Ｂ、Ｃ）が垂直方向に並べられて構成されている。

映像フレームの中で、領域Ａ及びＣに比べて領域Ｂの動き量が大きいと判定された場合、信号処理部１３は、領域Ｂに対応する表示パネル１１１での発光時間を領域Ａ及びＣに比べて短くし、走査ライン毎のタイミングのずれを小さくする。
これにより、動き量の大きい領域Ｂの歪みがより低減され、表示部１０全体での均一化が図られる。

以上、本発明の実施形態について説明したが、本発明は前述した実施形態に限るものではない。また、本実施形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、本実施形態に記載されたものに限定されるものではない。

１ 画像表示装置
１０ 表示部
１１ 映像分割部
１３ 信号処理部
１４ 行駆動ドライバ部
１５ 列駆動ドライバ部
１６ 制御部
１１１ 表示パネル

Claims (4)

1. 複数の表示パネルがタイル状に並べられた表示部と、
   前記複数の表示パネルに対応して、時間的に連続する映像フレームのそれぞれを分割した複数の画像データを前記映像フレーム毎に生成する映像分割部と、
   各表示パネルを同期して複数の走査ラインに対して、前記画像データを順次書き込んだ後、所定時間発光させる制御部と、を備え、
   前記制御部は、前記画像データを書き込んでから発光を開始するまでの遅延時間を、前記複数の走査ラインに対する書き込みの順に、徐々に短くなるように、かつ、発光を開始するタイミングを、前記複数の走査ラインに対する書き込みの順に、徐々に遅くなるように制御する画像表示装置。
2. 前記制御部は、時間的に前後する２つの画像データに基づいて、映像フレームに記録される被写体の動き量を算出し、当該動き量が大きいほど、走査ライン間の発光タイミングの遅延が小さくなるように制御する請求項１に記載の画像表示装置。
3. 前記制御部は、１フレーム期間に対する発光時間が短いほど発光強度が高くなるように制御する請求項２に記載の画像表示装置。
4. 前記表示パネルは、有機ＥＬ表示モジュールである請求項１から３のいずれかに記載の画像表示装置。

Images