JP6729824B1 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6729824B1
JP6729824B1 JP2020013032A JP2020013032A JP6729824B1 JP 6729824 B1 JP6729824 B1 JP 6729824B1 JP 2020013032 A JP2020013032 A JP 2020013032A JP 2020013032 A JP2020013032 A JP 2020013032A JP 6729824 B1 JP6729824 B1 JP 6729824B1
Authority
JP
Japan
Prior art keywords
trench
silicon carbide
region
oxide film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020013032A
Other languages
English (en)
Other versions
JP2021118340A (ja
Inventor
河田　泰之
泰之 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020013032A priority Critical patent/JP6729824B1/ja
Application granted granted Critical
Publication of JP6729824B1 publication Critical patent/JP6729824B1/ja
Priority to US17/137,568 priority patent/US11424325B2/en
Publication of JP2021118340A publication Critical patent/JP2021118340A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電気的特性および信頼性を向上させることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供すること。【解決手段】ゲート絶縁膜の形成前に、スクリーン酸化膜となる酸化膜マスク４２上からトレンチの側壁に酸素を斜めイオン注入して、トレンチの側壁の表面領域に酸素イオン注入層を形成する。酸素イオン注入層の酸素濃度分布５１のピーク位置５１ａは酸化膜マスク４２内とする。そして、酸化膜マスク４２を除去した後、ゲート絶縁膜となるＨＴＯ膜を形成する。ＨＴＯ膜の堆積時、ＨＴＯ膜の堆積初期に生じる余剰炭素やゲート絶縁膜内の余剰炭素は酸素イオン注入層中の酸素と反応して酸化炭素となって脱離する。ｐ型ベース領域の酸素濃度は、トレンチの側壁からトレンチの側壁と直交する方向に、ゲート絶縁膜の厚さの半分以下程度の距離ｄ１までの部分で、半導体基板の通常の酸素濃度（１×１０15／ｃｍ3）よりも高くなる。【選択図】図９

Description

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
従来、炭化珪素（ＳｉＣ）を半導体材料として用いたトレンチゲート型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ゲート−酸化膜−半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）では、トレンチの内壁に沿ってゲート絶縁膜となる酸化シリコン（ＳｉＯ2）膜が設けられている。
ゲート絶縁膜となるＳｉＯ2膜を熱酸化により形成すると、トレンチの内壁表面においてＳｉＣ中の珪素（Ｓｉ）が酸化されて膜質の良好なＳｉＯ2膜が形成されるが、この酸化反応によりトレンチの内壁とゲート絶縁膜との接合界面（以下、ＳｉＣ／ＳｉＯ2界面とする）に余剰炭素（Ｃ）が発生する。この余剰炭素はＳｉＣ／ＳｉＯ2界面に悪影響を及ぼし、素子特性を悪化させる原因となることが知られている。
余剰炭素の発生を抑制するために、熱酸化によるＳｉＯ2膜に代えて、トレンチの内壁に堆積したＳｉＯ2膜をゲート絶縁膜として用いる方法がある。しかしながら、例えばプラズマＣＶＤ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やスパッタリング等で堆積したＳｉＯ2膜は、低温度（例えば３００℃程度）で形成されるため、膜密度や絶縁特性が十分でなく、実用上好ましくない。
また、ゲート絶縁膜の厚さは、トレンチの内壁上のいずれの部分においても均一であることが望ましい。厚さが均一とは、プロセスのばらつきによって許容される誤差を含む範囲で略同じ厚さであることを意味する。プラズマＣＶＤやスパッタリングで堆積したＳｉＯ2膜は、トレンチの底面の部分と側壁の部分とで厚さが異なっていたり、トレンチの側壁の部分のみでもトレンチ上部の部分が厚くなりやすいという問題がある。
ＳｉＣを半導体材料として用いたＭＯＳＦＥＴでは、ゲート絶縁膜の膜質が素子特性に影響するため、通常、高温酸化（ＨＴＯ：Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）により堆積したＳｉＯ2膜（以下、ＨＴＯ膜とする）がゲート絶縁膜として用いられることが多い。ＨＴＯ膜は、プラズマＣＶＤやスパッタリング等で堆積されたＳｉＯ2膜と比べて、高温度で堆積され、厚さが均一で、膜質も比較的良好である。
ゲート絶縁膜の形成方法として、ＳｉＣ表面にシリコン（Ｓｉ）をイオン注入してイオン注入層を形成し、イオン注入によりＳｉＣの結合を意図的に切ってイオン注入層中に生じさせた格子間炭素を低温酸素プラズマ処理により酸化して外部に放出することでイオン注入層を炭素含有量の少ないＳｉ層にし、このＳｉ層を酸化して炭素含有量の少ないゲート絶縁膜にする方法が提案されている（例えば、下記特許文献１参照。）。
特許第３８９３７２５号公報
しかしながら、一般的な方法で通常行うＨＴＯでゲート絶縁膜（ＨＴＯ膜）を堆積する場合、原料ガスとして酸素（Ｏ）を含んだガス（例えばＮ2Ｏ）を用いるため、ＨＴＯ膜の堆積初期にＳｉＣ表面が一瞬酸化される。ＨＴＯによるＳｉＣ表面の酸化は、ＳｉＣ／ＳｉＯ2界面に微量ではあるが余剰炭素（炭素クラスター）が析出する原因となる。図１１は、従来の炭化珪素半導体装置のＳｉＣ／ＳｉＯ2界面の状態を示す断面図である。
図１１に示す従来の炭化珪素半導体装置１１０では、トレンチ１０６の内壁にゲート絶縁膜となるＨＴＯ膜１０７を堆積する際に、トレンチ１０６の内壁（ＳｉＣ表面）が極薄く酸化され、トレンチ１０６の内壁とＨＴＯ膜１０７との間にＳｉＯ2膜１１１（太い破線で図示）が形成される。そして、トレンチ１０６の内壁とＳｉＯ2膜１１１との接合界面（ＳｉＣ／ＳｉＯ2界面）１２０付近に余剰炭素が発生する。
素子特性をより改善するには、トレンチ１０６の側壁の、ｐ型ベース領域１０３が露出される部分で、トレンチ１０６の側壁を極力酸化させないことが重要であるが、従来方法ではＨＴＯ膜の堆積初期におけるＳｉＣ表面の酸化は完全に抑制することができない。符号１０２，１０４，１０５，１０８，１０９は、それぞれｎ-型ドリフト領域、ｎ+型ソース領域、ｎ型電流拡散領域、ゲート電極およびソース電極である。
上記特許文献１では、イオン注入によりＳｉＣの結合を意図的に切って生じさせた炭素を酸化炭素（ＣＯまたはＣＯ2）にして外部に放出し、残ったＳｉを酸化して炭素含有量の少ないゲート絶縁膜としているが、ＳｉＣの結合を切るために、高加速エネルギーでイオン注入を行う。このため、ｐ型ベース領域の、チャネル（ｎ型の反転層）が形成される部分のＳｉＣ結晶構造が乱れて、電気的特性や信頼性に悪影響を与える虞がある。
この発明は、上述した従来技術による課題を解消するため、電気的特性および信頼性を向上させることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、ゲート−酸化膜−半導体の３層構造からなる絶縁ゲートを備えた炭化珪素半導体装置であって、次の特徴を有する。炭化珪素からなる半導体基板は、前記半導体を構成する。トレンチは、前記半導体基板の第１主面と直交する方向に前記半導体基板の第１主面から所定深さに達する。前記トレンチの内壁に沿って、前記酸化膜を構成するゲート絶縁膜が設けられている。前記トレンチの内部において前記ゲート絶縁膜の上に、前記ゲートを構成するゲート電極が設けられている。前記半導体基板の、前記トレンチの側壁から前記トレンチの側壁と直交する方向に前記ゲート絶縁膜の厚さの半分以下の距離までの部分は、他の部分よりも酸素濃度の高い高酸素濃度領域である。前記高酸素濃度領域の酸素濃度は１×１０15／ｃｍ3よりも高く、前記トレンチの側壁に近いほど高い。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記半導体基板の、前記トレンチの側壁から前記トレンチの側壁と直交する方向に３０ｎｍ以下の距離までの部分が前記高酸素濃度領域であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記半導体基板の、前記トレンチの側壁から前記トレンチの側壁と直交する方向に２０ｎｍ以上２５ｎｍ以下の距離までの部分が前記高酸素濃度領域であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記高酸素濃度領域の酸素濃度は前記トレンチの側壁で最大値を示し、前記トレンチの側壁から前記トレンチの側壁と直交する方向に前記トレンチの側壁から離れるにしたがって低くなっていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記高酸素濃度領域の酸素濃度の前記最大値は、５×１０17／ｃｍ3以上１×１０20／ｃｍ3以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記ゲート絶縁膜に含まれる炭素原子の量は１０ａｔ％以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記高酸素濃度領域は、前記半導体基板の第１主面と直交する方向に前記半導体基板の第１主面から離れて、かつ前記トレンチの底面よりも浅い位置に配置されていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記ゲート絶縁膜は堆積酸化膜であり、前記ゲート絶縁膜の厚さは、前記トレンチの内壁の全面にわたって均一であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、さらに、前記半導体基板の内部に、第１導電型の第１半導体領域が設けられている。前記半導体基板の第１主面と前記第１半導体領域との間に、前記高酸素濃度領域を含む第２導電型の第２半導体領域が設けられている。前記半導体基板の第１主面と前記第２半導体領域との間に、第１導電型の第３半導体領域が選択的に設けられている。前記トレンチは、前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達する。第１電極は、前記第３半導体領域および前記第２半導体領域に電気的に接続されている。第２電極は、前記半導体基板の第２主面に設けられている。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、ゲート−酸化膜−半導体の３層構造からなる絶縁ゲートを備えた炭化珪素半導体装置の製造方法であって、次の特徴を有する。前記半導体を構成する、炭化珪素からなる半導体基板の第１主面に、所定箇所が開口した第１酸化膜マスクを形成する第１工程を行う。前記第１酸化膜マスクを用いてエッチングを行い、前記半導体基板の第１主面から所定深さに達するトレンチを形成する第２工程を行う。前記第１酸化膜マスクの表面および前記トレンチの内壁に沿って第２酸化膜マスクを形成する第３工程を行う。
前記第２酸化膜マスクの上から前記トレンチの側壁に酸素をイオン注入する第４工程を行う。前記第１酸化膜マスクおよび前記第２酸化膜マスクを除去する第５工程を行う。炭素と酸素との結合温度よりも高い温度の雰囲気で、前記トレンチの内壁に沿って、前記酸化膜を構成するゲート絶縁膜を堆積する第６工程を行う。前記トレンチの内部において前記ゲート絶縁膜の上に、前記ゲートを構成するゲート電極を形成する第７工程を行う。前記第４工程では、前記イオン注入の飛程の深さ位置を前記第２酸化膜マスクの内部として、前記トレンチの側壁から前記トレンチの側壁と直交する方向に前記ゲート絶縁膜の厚さの半分以下の距離で終端する酸素イオン注入層を形成する。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程では、前記第２酸化膜マスクの、前記トレンチの側壁の上部および下部を覆う部分を、前記イオン注入される酸素を遮蔽可能な厚さにする。前記第４工程では、前記半導体基板の第１主面に垂直な方向に対して所定の注入角度で斜めの方向から前記イオン注入を行うことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第４工程では、前記イオン注入の加速エネルギーを５０ｋｅＶ以下とし、前記イオン注入のドーズ量を５×１０12／ｃｍ2以上５×１０14／ｃｍ2以下とすることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程の前に、炭化珪素からなる出発基板の上に、第１導電型の第１半導体領域となる第１導電型炭化珪素層と、第２導電型の第２半導体領域となる第２導電型炭化珪素層と、を順に堆積して前記半導体基板を形成する工程と、前記第２導電型炭化珪素層の内部に選択的に第１導電型の第３半導体領域を形成する工程と、をさらに含む。前記第２工程では、前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達する前記トレンチを形成する。前記第４工程では、前記第２半導体領域の内部に前記酸素イオン注入層を形成することを特徴とする。
上述した発明によれば、ゲート絶縁膜の形成前に、トレンチの側壁に酸素をイオン注入して、トレンチの側壁表面でピーク濃度を示し、トレンチの側壁からトレンチの側壁と直交する方向に離れるにしたがって急峻に低くなる酸素濃度分布を有する酸素イオン注入層を形成する。酸素イオン注入層中の酸素は、その後、トレンチの側壁にゲート絶縁膜を堆積するときに拡散されて、トレンチの側壁付近やゲート絶縁膜内の余剰炭素と反応する。これによって、余剰炭素が酸化炭素となって脱離されるため、酸素のイオン注入を行わずに一般的な方法で通常行うＨＴＯでゲート絶縁膜を形成する場合と比べて余剰炭素を低減することができる。
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、電気的特性および信頼性を向上させることができるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施例の炭化珪素半導体装置のトレンチ側壁付近の酸素濃度分布を示す特性図である。 従来例のチャネル付近の元素検出比を示す特性図である。 従来の炭化珪素半導体装置のＳｉＣ／ＳｉＯ2界面の状態を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
実施の形態にかかる炭化珪素半導体装置の構造について説明する。図１は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。図１に示す実施の形態にかかる炭化珪素半導体装置１０は、炭化珪素（ＳｉＣ）を半導体材料として用いた半導体基板（半導体チップ）３０のおもて面側にトレンチゲート構造を備えた縦型ＭＯＳＦＥＴである。半導体基板３０は、ＳｉＣを半導体材料として用いたｎ+型出発基板３１のおもて面上に、ｎ-型ドリフト領域（第１半導体領域）２およびｐ型ベース領域（第２半導体領域）３となる各エピタキシャル層３２，３３を順に積層してなる。
半導体基板３０のｐ型エピタキシャル層３３側の主面をおもて面（第１主面）として、ｎ+型出発基板３１側の主面（ｎ+型出発基板３１の裏面）を裏面（第２主面）とする。ｎ+型出発基板３１は、ｎ+型ドレイン領域１である。ｎ-型ドリフト領域２は、ｎ-型エピタキシャル層３２の、ｎ+型出発基板３１側の部分であり、深さ方向Ｚにｎ+型出発基板３１に隣接する。ｐ型ベース領域３は、半導体基板３０のおもて面とｎ-型ドリフト領域２との間に設けられている。ｐ型ベース領域３とｎ-型ドリフト領域２との間に、これらの領域に接してｎ型電流拡散領域２３が設けられている。
ｎ型電流拡散領域２３は、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（ＣＳＬ：Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ）である。ｎ型電流拡散領域２３は、トレンチ６の側壁に露出され、ゲート絶縁膜７に接触する。ｎ型電流拡散領域２３は設けられていなくてもよい。この場合、深さ方向Ｚにｐ型ベース領域３とｎ-型ドリフト領域２とが隣接し、トレンチ６の側壁にｎ-型ドリフト領域２が露出される。そして、後述するｐ+型領域２１，２２はｎ-型ドリフト領域２の内部にそれぞれ選択的に設けられる。ｎ型電流拡散領域２３の内部に、互いに離れてｐ+型領域２１，２２がそれぞれ選択的に設けられている。
ｐ+型領域２１，２２は、後述するソース電極１１のソース電位に固定されており、ＭＯＳＦＥＴのオフ時にｎ型電流拡散領域２３を空乏化して、後述するトレンチ６の底面にかかる電界を緩和させる機能を有する。ｐ+型領域２１は、ｐ型ベース領域３と離れて複数設けられ、深さ方向Ｚにそれぞれ異なるトレンチ６の底面に対向する。ｐ+型領域２１は、トレンチ６の底面および底面コーナー部に露出されている。トレンチ６の底面コーナー部とは、トレンチ６の側壁と底面との連結部である。ｐ+型領域２２は、互いに隣り合うトレンチ６間に、トレンチ６およびｐ+型領域２１と離れて設けられ、ｐ型ベース領域３に接する。
トレンチ６は、半導体基板３０のおもて面から深さ方向Ｚにｐ型エピタキシャル層３３を貫通してｎ型電流拡散領域２３（ｎ型電流拡散領域２３が設けられていない場合はｎ-型ドリフト領域２）に達し、ｐ+型領域２１の内部で終端している。トレンチ６は、例えば、半導体基板３０のおもて面に平行な第１方向Ｘにストライプ状に延在する。トレンチ６の側壁には、半導体基板３０のおもて面から裏面側へ順に、後述するｎ+型ソース領域（第３半導体領域）４、後述するｐ型ベース領域３、ｎ型電流拡散領域２３およびｐ+型領域２１が露出されている。トレンチ６の内部には、ゲート絶縁膜７を介してゲート電極８が設けられている。
ゲート絶縁膜７は、ＨＴＯにより堆積された酸化シリコン（ＳｉＯ2）膜（以下、ＨＴＯ膜とする）である。トレンチ６の内壁とゲート絶縁膜７との接合界面（ＳｉＣ／ＳｉＯ2界面）２０付近およびゲート絶縁膜７に含まれる炭素（Ｃ）原子の量は、従来構造（図１０参照）と比べて少ない。ゲート絶縁膜７に含まれる炭素原子の量は、半導体基板３０（ＳｉＣ）の組成に基づく炭素原子の量（５０ａｔ％）の１／５以下であり、例えば１０ａｔ％以下程度である。ゲート絶縁膜７の厚さｔ１は、例えば６０ｎｍ程度であり、トレンチ６の内壁の全面にわたって均一である。厚さが均一とは、プロセスのばらつきによって許容される誤差を含む範囲で略同じ厚さであることを意味する。
互いに隣り合うトレンチ６間においてｐ型エピタキシャル層３３の内部には、ｎ+型ソース領域４および後述するｐ++型コンタクト領域５がそれぞれ選択的に設けられている。これらｎ+型ソース領域４およびｐ++型コンタクト領域５もトレンチ６が延在する第１方向Ｘに直線状に延在している（不図示）。図１には、実施の形態にかかる炭化珪素半導体装置１０の１つの単位セル（素子の構成単位）のみを図示するが、この図示された単位セルに、半導体基板３０のおもて面に平行でかつ第１方向Ｘと直交する第２方向Ｙに隣接して同一構造の単位セルが繰り返し配置される。
ｎ+型ソース領域４およびｐ++型コンタクト領域５は、半導体基板３０のおもて面とｐ型ベース領域３との間にそれぞれ選択的に設けられ、半導体基板３０のおもて面に露出されている。ｎ+型ソース領域４は、ｐ++型コンタクト領域５よりもトレンチ６側に設けられ、トレンチ６の側壁においてゲート絶縁膜７に接触する。ｐ++型コンタクト領域５を設けずに、ｐ型ベース領域３が半導体基板３０のおもて面に露出されてもよい。ｐ型エピタキシャル層３３の、ｎ+型ソース領域４およびｐ++型コンタクト領域５を除くドレイン側（ドレイン電極１２側）の部分がｐ型ベース領域３である。
ｐ型ベース領域３の酸素（Ｏ）濃度は、トレンチ６の側壁からトレンチ６の側壁と直交する第２方向Ｙに、ゲート絶縁膜７の厚さｔ１の半分以下程度（具体的には３０ｎｍ以下程度）、好ましく２０ｎｍ以上２５ｎｍ以下程度の距離（以下、単に「トレンチ６の側壁からの距離」とする）ｄ１（図１，７参照）までの部分（高酸素濃度領域）で、半導体基板３０の通常の酸素濃度よりも高くなっている。半導体基板３０の通常の酸素濃度とは、一般的なエピタキシャル成長のみでエピタキシャル層３２，３３に含有される酸素の不純物濃度であり、例えば１×１０15／ｃｍ3程度である。
具体的には、ｐ型ベース領域３の酸素濃度は、ｐ型ベース領域３とゲート絶縁膜７との接触面（トレンチ６の側壁表面）でピーク濃度（最大値）を示し、トレンチ６の側壁と直交する第２方向Ｙにトレンチ６の側壁から離れるにしたがって急峻に低くなって、半導体基板３０の通常の酸素濃度に至る。ｐ型ベース領域３の酸素濃度の最大値は、例えば５×１０17／ｃｍ3以上１×１０20／ｃｍ3以下程度である。ｐ型ベース領域３の酸素濃度の最大値が上記下限値以上であると、余剰炭素低減効果が得られる。ｐ型ベース領域３の酸素濃度の最大値が上記上限値を超えると、半導体基板３０に過剰に不純物原子が含まれることで、素子特性に悪影響が及ぶ。
このｐ型ベース領域３の、トレンチ６の側壁から距離ｄ１まで部分の酸素濃度分布は、トレンチ６の形成後、ゲート絶縁膜７の形成前に、トレンチ６の側壁に後述する酸素の斜めイオン注入４３、４４（図５，６参照）を行うことで形成される。この斜めイオン注入４３，４４時、ｐ型ベース領域３の直下（ドレイン側）のｎ型電流拡散領域２３にもトレンチ６の側壁から酸素が導入される。これにより、ｎ型電流拡散領域２３の、トレンチ６の側壁から距離ｄ１までの酸素濃度分布は、ｐ型ベース領域３の、トレンチ６の側壁から距離ｄ１までの酸素濃度分布と同じ酸素濃度分布となっている。ｎ+型ソース領域４のドレイン側の部分にもトレンチ６の側壁から酸素が導入されてもよい。
トレンチ６の側壁の、酸素が導入された部分（酸素イオン注入層４５が形成された部分：図７参照）には、ＳｉＣの結晶構造が極力保持された状態（ＳｉＣの結合が極力切れていない状態）で、斜めイオン注入４３，４４により結晶構造の乱れが生じている。トレンチ６の側壁の、ｎ+型ソース領域４の部分、トレンチ６の上部コーナー部、および、トレンチ６の底面コーナー部には、斜めイオン注入４３，４４による酸素はほぼ導入されていないため、当該部分の酸素濃度は半導体基板３０の通常の酸素濃度である。トレンチ６の上部コーナー部とは、半導体基板３０のおもて面とトレンチ６の側面との連結部である。
層間絶縁膜９は、半導体基板３０のおもて面の全面に設けられ、ゲート電極８を覆う。層間絶縁膜９のコンタクトホールには、ｎ+型ソース領域４およびｐ++型コンタクト領域５が露出されている。ソース電極（第１電極）１１は、層間絶縁膜９のコンタクトホールを介してｎ+型ソース領域４およびｐ++型コンタクト領域５にオーミック接触して、これらの領域およびｐ型ベース領域３に電気的に接続されている。ｐ++型コンタクト領域５が設けられていない場合、ソース電極１１は、層間絶縁膜９のコンタクトホールにおいて、ｐ++型コンタクト領域５に代えてｐ型ベース領域３にオーミック接触する。
半導体基板３０の裏面（ｎ+型出発基板３１の裏面）の全面にドレイン電極（第２電極）１２が設けられている。ドレイン電極１２は、ｎ+型ドレイン領域１（ｎ+型出発基板３１）に接し、ｎ+型ドレイン領域１に電気的に接続されている。
次に、実施の形態にかかる炭化珪素半導体装置１０の製造方法について説明する。図２〜８は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図５〜８には、トレンチ６の付近を拡大して示す。まず、図２に示すように、炭化珪素を半導体材料として用いたｎ+型出発基板（半導体ウエハ）３１のおもて面に、ｎ-型ドリフト領域２となるｎ-型エピタキシャル層３２をエピタキシャル成長させる。
次に、ｎ-型エピタキシャル層３２の表面領域に、第２方向Ｙに互いに離れて交互に繰り返し配置されるように、ｐ+型領域２１とｐ+型領域２２ａとをそれぞれ選択的に形成する。次に、ｎ-型エピタキシャル層３２の表面領域において、互いに隣り合うｐ+型領域２１とｐ+型領域２２ａとの間にｎ型領域２３ａを形成する。ｎ-型エピタキシャル層３２の、ｐ+型領域２１，２２ａおよびｎ型領域２３ａよりもｎ+型出発基板３１側の部分がｎ-型ドリフト領域２となる。
次に、図３に示すように、エピタキシャル成長によりｎ-型エピタキシャル層３２を所定厚さまで厚くする。次に、ｎ-型エピタキシャル層３２の厚さを増した部分３２ａにｐ+型領域２２ｂを選択的に形成し、深さ方向Ｚに隣接するｐ+型領域２２ａと連結させてｐ+型領域２２を形成する。次に、ｎ-型エピタキシャル層３２の厚さを増した部分３２ａにｎ型領域２３ｂを形成し、深さ方向Ｚに隣接するｎ型領域２３ａと連結させてｎ型電流拡散領域２３を形成する。
次に、図４に示すように、ｎ-型エピタキシャル層３２上に、ｐ型ベース領域３となるｐ型エピタキシャル層３３をエピタキシャル成長させて半導体基板（半導体ウエハ）３０を作製する。次に、ｐ型エピタキシャル層３３の表面領域に、ｎ+型ソース領域４およびｐ++型コンタクト領域５をそれぞれ選択的に形成する。ｐ型エピタキシャル層３３の、ｎ+型ソース領域４およびｐ++型コンタクト領域５よりもｎ-型エピタキシャル層３２側の部分がｐ型ベース領域３となる。
次に、半導体基板３０のおもて面上に、トレンチ６の形成領域に対応する部分を開口した酸化膜（ＳｉＯ2膜）マスク（第１酸化膜マスク）４１を形成する（第１工程）。次に、酸化膜マスク４１をマスクとしてエッチングを行い、ｎ+型ソース領域４およびｐ型ベース領域３を貫通してｎ型電流拡散領域２３に達し、ｐ+型領域２１の内部で終端するトレンチ６を形成する（第２工程）。次に、図５に示すように、酸化膜マスク４１を残したまま、酸化膜マスク４１の表面およびトレンチ６の内壁に沿って、さらに酸化膜（ＳｉＯ2膜）マスク（第２酸化膜マスク）４２を形成する（第３工程）。酸化膜マスク４１，４２は、後述する斜めイオン注入４３，４４時にトレンチ６の内壁を保護するスクリーン酸化膜（保護膜）となる。
酸化膜マスク４２の第１部分４２ａは、ｐ型ベース領域３の、チャネル３ａ（図１参照）が形成される部分を覆う。酸化膜マスク４２の第１部分４２ａは、ｐ型ベース領域３およびｎ型電流拡散領域２３を覆っていてもよい（図５，６参照）。酸化膜マスク４２の第１部分４２ａの厚さｔ１１は、例えば２５ｍｍ程度である。酸化膜マスク４２は、第１部分４２ａ以外の第２〜４部分４２ｂ〜４２ｄの厚さｔ１２〜ｔ１４が第１部分４２ａの厚さｔ１１よりも厚くなっている。例えば、酸化膜マスク４２の、トレンチ６の底面を覆う第２部分４２ｂの厚さｔ１２は４５ｎｍ程度である。
酸化膜マスク４２は、例えばプラズマＣＶＤで形成することがよい。これにより、低温度（例えば３００℃程度）で酸化膜マスク４２を形成することができるため、酸化膜マスク４２の形成時にトレンチ６の内壁（ＳｉＣ表面）が酸化されない。また、酸化膜マスク４２のうち、第２〜４部分４２ｂ〜４２ｄの厚さｔ１２〜ｔ１４を第１部分４２ａの厚さｔ１１よりも自然に厚くすることができ、斜めイオン注入４３，４４時に酸素を遮蔽可能な厚さとすることができる。
酸化膜マスク４２の、トレンチ６の底面を覆う第２部分４２ｂの厚さｔ１２と、トレンチ６の上部コーナー部およびｎ+型ソース領域４を覆う第３部分４２ｃの厚さｔ１３と、トレンチ６の底面コーナー部を覆う第４部分４２ｄの厚さｔ１４と、を厚くすることで、斜めイオン注入４３，４４時にｎ+型ソース領域４、ｐ++型コンタクト領域５およびｐ+型領域２１に酸素が導入されることを防止することができる。ｎ+型ソース領域４のドレイン側の部分が酸化膜マスク４２の第１部分４２ａで覆われていてもよい。
次に、酸化膜マスク４１，４２をマスクとして、半導体基板３０のおもて面に垂直な方向（深さ方向Ｚ）に対して所定の注入角度（チルト角度）θ１で斜めの方向から、トレンチ６の一方の側壁に酸素をイオン注入（以下、斜めイオン注入とする）４３する（第４工程）。これにより、酸化膜マスク４２の第１部分４２ａを経てトレンチ６の一方の側壁からｐ型ベース領域３およびｎ型電流拡散領域２３に酸素が導入される。トレンチ６の一方の側壁の、酸化膜マスク４２の第２〜４部分４２ｂ〜４２ｄで覆われた部分に酸素は導入されない。
次に、図６に示すように、酸化膜マスク４１，４２をマスクとして、半導体基板３０のおもて面に垂直な方向に対して所定の注入角度（チルト角度）θ２で斜めの方向から、トレンチ６の他方の側壁に酸素を斜めイオン注入４４する（第４工程）。これにより、酸化膜マスク４２の第１部分４２ａを経てトレンチ６の他方の側壁からｐ型ベース領域３およびｎ型電流拡散領域２３に酸素が導入される。トレンチ６の他方の側壁の、酸化膜マスク４２の第２〜４部分４２ｂ〜４２ｄで覆われた部分に酸素は導入されない。
トレンチ６の他方の側壁への斜めイオン注入４４の注入角度θ２は、トレンチ６の、半導体基板３０のおもて面に垂直な中心軸を軸として、トレンチ６の一方の側壁への斜めイオン注入４３の注入角度θ１と線対称な角度となる。トレンチ６の他方の側壁への斜めイオン注入４４の注入角度θ２以外の条件は、トレンチ６の一方の側壁への斜めイオン注入４３と同様である。また、斜めイオン注入４３，４４ともに、酸化膜マスク４１，４２で覆われた半導体基板３０のおもて面から酸素は導入されない。
斜めイオン注入４３，４４は、例えば、一般的なイオン注入装置を用いて半導体基板３０を５００℃程度に加熱した状態で行う。斜めイオン注入４３，４４の注入角度θ１，θ２は、半導体基板３０のおもて面に垂直な方向に対して例えば３０度程度である。斜めイオン注入４３，４４の飛程の深さ（トレンチ６の側壁と直交する第２方向Ｙに、酸化膜マスク４２の表面（イオン注入面）からの距離）位置は酸化膜マスク４２内に設定する。このため、斜めイオン注入４３，４４によって形成される酸素濃度分布５１（図９参照）のピーク濃度の位置（以下、ピーク位置とする）５１ａは酸化膜マスク４２内となる。
斜めイオン注入４３，４４の加速エネルギーは、ＳｉＣ結晶構造を極力保持可能な例えば５０ｋｅＶ以下程度であり、好ましくは３０ｋｅＶ以下程度であることがよい。斜めイオン注入４３，４４の加速エネルギーを高くするほど、酸素濃度分布５１のピーク濃度が高くなり、トレンチ６の側壁付近の酸素量を多くすることができるが、斜めイオン注入４３，４４によるダメージが生じる。このため、斜めイオン注入４３，４４を上記範囲の低加速エネルギーで行ってＳｉＣ結晶構造へのダメージを最小限にする。
斜めイオン注入４３，４４のドーズ量は、例えば５×１０12／ｃｍ2以上５×１０14／ｃｍ2以下程度である。斜めイオン注入４３，４４のドーズ量を少なくするほど、酸素濃度分布５１の、トレンチ６の側壁からの距離ｄ１を浅くすることができ、トレンチ６の側壁付近に酸素を多く含有させることができる。これによって、低加速エネルギーで斜めイオン注入４３，４４を行ったとしても、トレンチ６の側壁付近で余剰炭素低減や酸素欠損修復に寄与する酸素を多くすることができる。
例えば、加速エネルギーを一般的なイオン注入装置の下限の限界値である１０ｋｅＶとし、ドーズ量を５×１０12／ｃｍ2として、上述した斜めイオン注入４３，４４を行う。この条件においては、トレンチ６の内壁と酸化膜マスク４２との界面（以下、ＳｉＣ／マスクＳｉＯ2界面とする）５０（図５にはトレンチ６の両側壁をそれぞれ符号５０ａ，５ｂと図示）から当該ＳｉＣ／マスクＳｉＯ2界面５０と直交する方向に酸化膜マスク４２側に５ｎｍの位置を飛程の深さ位置（酸素濃度分布５１のピーク位置５１ａ）として、トレンチ６の側壁の表面領域に酸素が導入される（図９参照）。
斜めイオン注入４３，４４のドーズ量は、斜めイオン注入４３，４４を行わない場合においてゲート絶縁膜７となるＨＴＯ膜の堆積初期に発生する余剰炭素の量に応じて調整する。この余剰炭素の量はゲート絶縁膜７となるＨＴＯ膜の堆積条件やＨＴＯ装置によって変わるため、当該余剰炭素の量を予め取得して、斜めイオン注入４３，４４のドーズ量を調整する。斜めイオン注入４３，４４を行わない場合とは、従来の炭化珪素半導体装置１１０（図１１参照）においてトレンチ１０６の内壁にゲート絶縁膜となるＨＴＯ膜１０７を堆積する場合である。
具体的には、例えば、後述するようにＥＤＸにより、トレンチ１０６の内壁とＳｉＯ2膜１１１との接合界面（ＳｉＯ2／ＳｉＣ界面）１２０の珪素元素、酸素元素および炭素元素の質量濃度プロファイルを取得する（図１０参照）。この質量濃度プロファイルの炭素濃度の減り始め６１から酸素濃度の増え終わり６２までの界面区間６０で減少した炭素の量に基づいて、斜めイオン注入４３，４４後に炭素濃度の減り終わり６３および酸素濃度の増え始め６４ともにＳｉＣ側に推移するように、斜めイオン注入４３，４４のドーズ量を調整する。
上述した斜めイオン注入４３，４４により、図７に示すように、ｐ型ベース領域３およびｎ型電流拡散領域２３の内部に、トレンチ６の側壁に沿って、トレンチ６の側壁から所定の距離ｄ１で終端する酸素イオン注入層４５が形成される。そして、例えばフッ化水素（ＨＦ）により酸化膜マスク４１，４２を除去する（第５工程）。酸化膜マスク４２の除去後、酸素イオン注入層４５の酸素濃度分布５１は半導体基板３０内にのみ残る。酸素イオン注入層４５の酸素濃度分布５１の新たなピーク位置５１ａ’はトレンチ６の側壁表面となる（図９参照）。
また、酸素イオン注入層４５はトレンチ６の側壁と直交する第２方向Ｙにトレンチ６の側壁から離れるにしたがって急峻に低くなる酸素濃度分布５１で形成し、トレンチ６の側壁からの距離ｄ１を上記範囲内に浅くする。これにより、斜めイオン注入４３，４４によるＳｉＣ結晶構造へのダメージが少なくなる。エピタキシャル層３２，３３は上述した通常の酸素濃度で酸素を含有するため、酸素イオン注入層４５の形成時に酸化膜マスク４２を通過してイオン注入された酸素量程度であれば、素子特性への悪影響は小さい。
次に、図８に示すように、ＨＴＯによりゲート絶縁膜７となるＳｉＯ2膜（ＨＴＯ膜）４６を所定厚さｔ１で堆積する（第６工程）。具体的には、例えば、半導体基板３０の炉入れの温度を６００℃とし、炉内を１時間程度かけて８００℃程度となるまで昇温および真空排気を行う。その後、炉内に原料ガスとして例えばＤＣＳ（ＳｉＨ2Ｃｌ2：ジクロロシラン）ガスおよび酸素（Ｏ）を含んだガス（例えばＮ2Ｏガス）を導入して例えば８００℃程度の温度の雰囲気でＨＴＯ膜４６を堆積する。
このＨＴＯ膜４６の堆積初期に、トレンチ６の側壁（ＳｉＣ面）が極薄く酸化され、ＳｉＣ／ＳｉＯ2界面（トレンチ６の内壁とゲート絶縁膜７との接合界面）２０付近に微量に余剰炭素が発生するが、この余剰炭素は酸素イオン注入層４５中の酸素と反応して酸化炭素（ＣＯやＣＯ2）となって脱離する。炭素と酸素との結合は、ＨＴＯ膜４６が成膜される温度よりも低い温度で起こるため、ＨＴＯ膜４６の形成中にＳｉＣ／ＳｉＯ2界面２０付近に生じた余剰炭素が除去される。また、酸素イオン注入層４５中の酸素により、半導体基板３０の、ＳｉＣ／ＳｉＯ2界面２０付近の酸素欠損が修復される。
さらに、酸素イオン注入層４５中の酸素はＨＴＯ膜４６内にも拡散され、ＨＴＯ膜４６内の余剰炭素と反応し酸化炭素となる。このため、ＨＴＯ膜４６内の余剰炭素も酸化炭素となって脱離し除去される。また、ＨＴＯ膜４６内に酸素が拡散されることで、ＨＴＯ膜４６内の酸素欠損が修復され、良質なゲート絶縁膜７が形成される。また、酸素イオン注入層４５中から拡散した酸素によって、ＨＴＯ膜４６内やエピタキシャル層３２，３３のトレンチ６の側壁付近の残留不純物が酸化されて焼き出される。

次に、イオン注入で形成したすべての拡散領域（ｐ+型領域２１，２２、ｎ型電流拡散領域２３、ｎ+型ソース領域４およびｐ++型コンタクト領域５）について、不純物活性化のための熱処理を行う。この不純物活性化のための熱処理は、イオン注入により拡散領域を形成するごとに行ってもよい。次に、一般的な方法により、ゲート電極８（第７工程）、層間絶縁膜９、ソース電極１１およびドレイン電極１２を形成する。その後、半導体ウエハ（半導体基板３０）をダイシング（切断）して個々のチップ状に個片化することで、図１に示す炭化珪素半導体装置１０が完成する。
以上、説明したように、実施の形態によれば、ＨＴＯによりゲート絶縁膜となるＳｉＯ2膜（ＨＴＯ膜：堆積酸化膜）を形成することで、トレンチの側壁表面のＳｉＣ中のＳｉが酸化されにくく、熱酸化によりゲート絶縁膜となるＳｉＯ2膜（熱酸化膜）を形成する場合と比べて余剰炭素の発生を抑制することができる。そして、実施の形態によれば、トレンチの側壁にゲート絶縁膜となるＨＴＯ膜を形成する前に、トレンチの側壁の、ｐ型ベース領域が露出された部分に、スクリーン酸化膜を介して酸素を斜めイオン注入して酸素イオン注入層を形成する。
この斜めイオン注入は、スクリーン酸化膜内を飛程として、低加速エネルギーおよび低ドーズ量で行う。これによって、酸素イオン注入層は、トレンチの側壁表面でピーク濃度を示し、トレンチの側壁の表面領域に浅く形成される。斜めイオン注入を上記範囲の低加速エネルギーで行うことで、ＳｉＣ結晶構造へのダメージを小さくすることができるため、信頼性を維持することができる。斜めイオン注入を上記範囲の低ドーズ量で行うことで、トレンチの側壁表面の浅い部分に酸素を多く含有させることができる。
斜めイオン注入された酸素は、その後、トレンチの側壁にゲート絶縁膜となるＨＴＯ膜を堆積するときに拡散されて、ＳｉＣ／ＳｉＯ2界面付近やＨＴＯ膜内の余剰炭素と反応する。これによって、余剰炭素が酸化炭素となって脱離されるため、酸素のイオン注入を行わずに一般的な方法で通常行うＨＴＯでゲート絶縁膜を形成する場合と比べて、ＳｉＣ／ＳｉＯ2界面付近やＨＴＯ膜内の余剰炭素を低減することができる。これによって、チャネル付近の余剰炭素を低減させることができるため、電気的特性を向上させることができる。
また、実施の形態によれば、トレンチの側壁にゲート絶縁膜となるＨＴＯ膜を堆積するときに酸素イオン注入層中から拡散した酸素によって、トレンチの側壁の表面領域中の酸素欠損が修復される。また、酸素イオン注入層中から拡散した酸素によって、ＨＴＯ膜中の酸素欠損が修復され、良好なゲート絶縁膜が形成される。また、酸素イオン注入層中から拡散した酸素によって、ＨＴＯ膜内やエピタキシャル層のトレンチの側壁付近の残留不純物が酸化されて焼き出される。これによって、信頼性を向上させることができる。
（実施例）
次に、実施の形態にかかる炭化珪素半導体装置１０の製造方法における斜めイオン注入４３，４４（図５，６参照）によって形成される酸素イオン注入層４５の酸素濃度分布５１について検証した。図９は、実施例の炭化珪素半導体装置のトレンチ側壁付近の酸素濃度分布を示す特性図である。上述した実施の形態にかかる炭化珪素半導体装置１０の製造方法にしたがって斜めイオン注入４３，４４を行って形成した酸素イオン注入層４５の酸素濃度分布５１（以下、実施例とする）を図９に示す。
実施の形態に例示したように、実施例の斜めイオン注入４３，４４の加速エネルギーを１０ｋｅＶとし、ドーズ量を５×１０12／ｃｍ2とした。スクリーン酸化膜である酸化膜マスク４２の第１部分４２ａの厚さｔ１１（図５，６参照）を２５ｎｍとした。図９に示す結果から、斜めイオン注入４３，４４によって、ＳｉＣ／マスクＳｉＯ2界面５０から当該ＳｉＣ／マスクＳｉＯ2界面５０と直交する方向に酸化膜マスク４２側に５ｎｍの位置をピーク位置５１ａとする酸素濃度分布５１が形成された。
当該酸素濃度分布５１は、酸化膜マスク４２の除去後に、トレンチ６の側壁表面（ＳｉＣ／マスクＳｉＯ2界面５０）を新たなピーク位置５１ａ’とし、トレンチ６の側壁から３０ｎｍ以下程度の距離ｄ１の範囲内に、トレンチ６の側壁と直交する第２方向Ｙにトレンチ６の側壁から離れるにしたがって急峻に酸素濃度が低くなることが確認された。このように、斜めイオン注入４３，４４の加速エネルギーおよびドーズ量を調整することで、酸素イオン注入層４５の酸素濃度分布５１を調整することができることが確認された。
（実験例）
次に、従来の炭化珪素半導体装置１１０（図１１参照）を例（以下、従来例とする）に、ＳｉＣ／ＳｉＯ2界面１２０のチャネル１０３ａ部分における、炭素濃度の減り始め６１から酸素濃度の増え終わり６２までの区間（以下、界面区間とする）６０の幅ｗ１０１について検証した。従来例のＳｉＣ／ＳｉＯ2界面１２０付近の珪素元素、酸素元素および炭素元素の各質量濃度プロファイルをそれぞれエネルギー分散型Ｘ線分析（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定した結果を図１０に示す。
図１０は、従来例のチャネル付近の元素検出比を示す特性図である。図１０の横軸は測定位置［ｎｍ］であり、左側がトレンチ６の側壁のＳｉＣ部であり、右側がゲート絶縁膜となるＨＴＯ膜１０７である。図１０の縦軸には質量濃度を任意単位（ａｒｂｉｔｒａｒｙ ｕｎｉｔ（ａ．ｕ．））で示す。珪素元素の質量濃度プロファイルと酸素元素との質量濃度プロファイル交点がＳｉＣ／ＳｉＯ2界面１２０である。従来例が実施例と異なる点は、斜めイオン注入４３，４４を行わずに一般的な方法で通常行うＨＴＯでゲート絶縁膜となるＨＴＯ膜１０７を堆積した点である。
従来例の３つの試料の界面区間６０の幅ｗ１０１を算出し、従来例の界面区間６０の幅ｗ１０１の平均値を算出した。従来例の３つの試料の界面区間６０の幅ｗ１０１は、それぞれ、ＳｉＣ／ＳｉＯ2界面１２０と直交する方向に対して斜め３０°からの計測値が３．５ｎｍ、３．９ｎｍおよび４．４ｎｍであった。これらＳｉＣ／ＳｉＯ2界面１２０と直交する方向に対して斜め３０°からの計測値の平均値は略３．９ｎｍであり、当該平均値をＳｉＣ／ＳｉＯ2界面１２０に平行な面に射影した補正値は１．９５ｎｍ（＝３．９５ｎｍ／２）である。ここでは、ＨＴＯ膜１０７の厚さｔ１０１を６０ｎｍとした。
図１０に示す結果から、熱酸化でゲート絶縁膜となるＳｉＯ2膜を形成する場合だけでなく、一般的な方法で通常行うＨＴＯでゲート絶縁膜となるＳｉＯ2膜（ＨＴＯ膜１０７）を形成した場合であっても、ＨＴＯ膜１０７が堆積されるＳｉＣ（半導体基板１３０）表面においてＳｉＣ中のＳｉが酸化され、余剰炭素が析出することが確認された。この余剰炭素は、ＳｉＣ／ＳｉＯ2界面１２０付近に残留するとともに、ＳｉＣ／ＳｉＯ2界面１２０に平行な方向に当該ＳｉＣ／ＳｉＯ2界面１２０からＨＴＯ膜１０７内に略２ｎｍの距離まで拡散して取り込まれてしまう。
余剰炭素の析出量や拡散範囲はＨＴＯ装置や成膜条件によって多少異なるが、通常、ＨＴＯ膜１０７の成膜時にＳｉＣ表面が酸化されることによって生じる余剰炭素の析出を完全に無くすことはできない。図１０に示す従来例の１つの試料では、ＳｉＣ／ＳｉＯ2界面１２０に平行な方向に当該ＳｉＣ／ＳｉＯ2界面１２０からＨＴＯ膜１０７内に１０ｎｍ程度の位置（測定位置）まで余剰炭素が拡散している。このため、ＳｉＣ／ＳｉＯ2界面１２０やゲート絶縁膜（ＨＴＯ膜１０７およびＳｉＯ2膜１１１）中に可能な限り余剰炭素を残留させないことが電気的特性の向上につながる。
炭素濃度の減り始め６１とは、炭素濃度プロファイルの、半導体基板１３０内における炭素濃度が変化していない区間を近似した一次直線（横軸に平行な粗い破線の直線）と、界面区間６０の炭素濃度の減少率（炭素濃度プロファイルのマイナスの傾斜）の一次直線（炭素濃度プロファイルに沿った斜めの粗い破線の直線）と、の交点である。炭素濃度の減り終わり６３とは、ＨＴＯ膜１０７内における、界面区間６０の炭素濃度の減少率の一次直線と、炭素濃度プロファイルと、の交点である。
酸素濃度の増え終わり６２とは、酸素濃度プロファイルの、ＨＴＯ膜１０７内における酸素濃度が変化していない区間を近似した一次直線（横軸に平行な粗い破線の直線）と、界面区間６０の酸素濃度の増加率（酸素濃度プロファイルのプラスの傾斜）の一次直線（酸素濃度プロファイルに沿った斜めの粗い破線の直線）と、の交点である。酸素濃度の増え始め６４とは、半導体基板１３０内における、界面区間６０の酸素濃度の増加率の一次直線と、酸素濃度プロファイルと、の交点である。
上記実施例においては、上述したようにＨＴＯ膜４６（図５，６参照）の形成時にＳｉＣ／ＳｉＯ2界面２０付近やゲート絶縁膜７内に生じる余剰炭素が除去される。これにより、図示省略するが、ＳｉＣ／ＳｉＯ2界面２０からゲート絶縁膜７内に余剰炭素が拡散する距離が浅くなり、炭素元素の質量濃度プロファイルの炭素濃度の減り終わり（図１０の符号６３に相当）がＳｉＣ側に推移して、炭素濃度の減少率（炭素濃度プロファイルのマイナスの傾斜）が急峻になる。実施例の界面区間の、ＳｉＣ／ＳｉＯ2界面２０からゲート絶縁膜７側（ＳｉＯ2側）の部分の幅が従来例と比べて狭くなる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。
１ ｎ+型ドレイン領域
２ ｎ-型ドリフト領域
３ ｐ型ベース領域
４ ｎ+型ソース領域
５ ｐ++型コンタクト領域
６ トレンチ
７ ゲート絶縁膜
８ ゲート電極
９ 層間絶縁膜
１０ 炭化珪素半導体装置
１１ ソース電極
１２ ドレイン電極
２０ トレンチの内壁とゲート絶縁膜との接合界面（ＳｉＣ／ＳｉＯ2界面）
２１，２２，２２ａ，２２ｂ ｐ+型領域
２３ ｎ型電流拡散領域
２３ａ，２３ｂ ｎ型領域
３０ 半導体基板
３１ ｎ+型出発基板
３２ ｎ-型エピタキシャル層
３２ａ ｎ-型エピタキシャル層の厚さを増した部分
３３ ｐ型エピタキシャル層
４１，４２ 酸化膜マスク
４２ａ 酸化膜マスクの、ｐ型ベース領域およびｎ型電流拡散領域を覆う第１部分
４２ｂ 酸化膜マスクの、トレンチの底面を覆う第２部分
４２ｃ 酸化膜マスクの、トレンチの上部コーナー部およびｎ+型ソース領域を覆う第３部分
４２ｄ 酸化膜マスクの、トレンチの底面コーナー部を覆う第４部分
４３，４４ 斜めイオン注入
４５ 酸素イオン注入層
４６ ＨＴＯ膜
５０，５０ａ，５０ｂ トレンチの内壁と酸化膜マスクとの界面（ＳｉＣ／マスクＳｉＯ2界面）
５１ 酸素濃度分布
５１ａ，５１ａ' 酸素濃度分布のピーク位置
ｄ１ 酸素イオン注入層のトレンチの側壁からの距離
ｔ１ ゲート絶縁膜（ＨＴＯ膜）の厚さ
ｔ１１ 酸化膜マスクの第１部分の厚さ
ｔ１２ 酸化膜マスクの第２部分の厚さ
ｔ１３ 酸化膜マスクの第３部分の厚さ
ｔ１４ 酸化膜マスクの第４部分の厚さ
Ｘ 半導体基板のおもて面に平行な第１方向
Ｙ 半導体基板のおもて面に平行でかつ第１方向と直交する第２方向
Ｚ 深さ方向
θ１，θ２ 斜めイオン注入の注入角度

Claims (12)

  1. ゲート−酸化膜−半導体の３層構造からなる絶縁ゲートを備えた炭化珪素半導体装置であって、
    前記半導体を構成する、炭化珪素からなる半導体基板と、
    前記半導体基板の第１主面と直交する方向に前記半導体基板の第１主面から所定深さに達するトレンチと、
    前記トレンチの内壁に沿って設けられた、前記酸化膜を構成するゲート絶縁膜と、
    前記トレンチの内部において前記ゲート絶縁膜の上に設けられた、前記ゲートを構成するゲート電極と、
    を備え、
    前記ゲート絶縁膜は堆積酸化膜であり、
    前記半導体基板の、前記トレンチの側壁から前記トレンチの側壁と直交する方向に前記ゲート絶縁膜の厚さの半分以下の距離までの部分は、他の部分よりも酸素濃度の高い高酸素濃度領域であり、
    前記高酸素濃度領域は、前記半導体基板の第１主面と直交する方向に前記半導体基板の第１主面から離れて、かつ前記トレンチの底面よりも浅い位置に配置され、
    前記高酸素濃度領域の酸素濃度は１×１０15／ｃｍ3よりも高く、前記トレンチの側壁に近いほど高いことを特徴とする炭化珪素半導体装置。
  2. 前記半導体基板の、前記トレンチの側壁から前記トレンチの側壁と直交する方向に３０ｎｍ以下の距離までの部分が前記高酸素濃度領域であることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記半導体基板の、前記トレンチの側壁から前記トレンチの側壁と直交する方向に２０ｎｍ以上２５ｎｍ以下の距離までの部分が前記高酸素濃度領域であることを特徴とする請求項２に記載の炭化珪素半導体装置。
  4. 前記高酸素濃度領域の酸素濃度は前記トレンチの側壁で最大値を示し、前記トレンチの側壁から前記トレンチの側壁と直交する方向に前記トレンチの側壁から離れるにしたがって低くなっていることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置。
  5. 前記高酸素濃度領域の酸素濃度の前記最大値は、５×１０17／ｃｍ3以上１×１０20／ｃｍ3以下であることを特徴とする請求項４に記載の炭化珪素半導体装置。
  6. 前記ゲート絶縁膜に含まれる炭素原子の量は１０ａｔ％以下であることを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体装置。
  7. 前記ゲート絶縁膜の厚さは、前記トレンチの内壁の全面にわたって均一であることを特徴とする請求項１〜６のいずれか一つに記載の炭化珪素半導体装置。
  8. 前記半導体基板の内部に設けられた第１導電型の第１半導体領域と、
    前記半導体基板の第１主面と前記第１半導体領域との間に設けられ、前記高酸素濃度領域を含む第２導電型の第２半導体領域と、
    前記半導体基板の第１主面と前記第２半導体領域との間に選択的に設けられた第１導電型の第３半導体領域と、
    前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達する前記トレンチと、
    前記第３半導体領域および前記第２半導体領域に電気的に接続された第１電極と、
    前記半導体基板の第２主面に設けられた第２電極と、
    を備えることを特徴とする請求項１〜７のいずれか一つに記載の炭化珪素半導体装置。
  9. ゲート−酸化膜−半導体の３層構造からなる絶縁ゲートを備えた炭化珪素半導体装置の製造方法であって、
    前記半導体を構成する、炭化珪素からなる半導体基板の第１主面に、所定箇所が開口した第１酸化膜マスクを形成する第１工程と、
    前記第１酸化膜マスクを用いてエッチングを行い、前記半導体基板の第１主面から所定深さに達するトレンチを形成する第２工程と、
    前記第１酸化膜マスクの表面および前記トレンチの内壁に沿って第２酸化膜マスクを形成する第３工程と、
    前記第２酸化膜マスクの上から前記トレンチの側壁に酸素をイオン注入する第４工程と、
    前記第１酸化膜マスクおよび前記第２酸化膜マスクを除去する第５工程と、
    炭素と酸素との結合温度よりも高い温度の雰囲気で、前記トレンチの内壁に沿って、前記酸化膜を構成するゲート絶縁膜を堆積する第６工程と、
    前記トレンチの内部において前記ゲート絶縁膜の上に、前記ゲートを構成するゲート電極を形成する第７工程と、
    を含み、
    前記第４工程では、
    前記イオン注入の飛程の深さ位置を前記第２酸化膜マスクの内部として、
    前記トレンチの側壁から前記トレンチの側壁と直交する方向に前記ゲート絶縁膜の厚さの半分以下の距離で終端する酸素イオン注入層を形成することを特徴とする炭化珪素半導体装置の製造方法。
  10. 前記第３工程では、前記第２酸化膜マスクの、前記トレンチの側壁の上部および下部を覆う部分を、前記イオン注入される酸素を遮蔽可能な厚さにし、
    前記第４工程では、前記半導体基板の第１主面に垂直な方向に対して所定の注入角度で斜めの方向から前記イオン注入を行うことを特徴とする請求項９に記載の炭化珪素半導体装置の製造方法。
  11. 前記第４工程では、
    前記イオン注入の加速エネルギーを５０ｋｅＶ以下とし、
    前記イオン注入のドーズ量を５×１０ 12 ／ｃｍ 2 以上５×１０ 14 ／ｃｍ 2 以下とすることを特徴とする請求項９または１０に記載の炭化珪素半導体装置の製造方法。
  12. 前記第１工程の前に、
    炭化珪素からなる出発基板の上に、第１導電型の第１半導体領域となる第１導電型炭化珪素層と、第２導電型の第２半導体領域となる第２導電型炭化珪素層と、を順に堆積して前記半導体基板を形成する工程と、
    前記第２導電型炭化珪素層の内部に選択的に第１導電型の第３半導体領域を形成する工程と、をさらに含み、
    前記第２工程では、前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達する前記トレンチを形成し、
    前記第４工程では、前記第２半導体領域の内部に前記酸素イオン注入層を形成することを特徴とする請求項９〜１１のいずれか一つに記載の炭化珪素半導体装置の製造方法。
JP2020013032A 2020-01-29 2020-01-29 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Active JP6729824B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020013032A JP6729824B1 (ja) 2020-01-29 2020-01-29 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US17/137,568 US11424325B2 (en) 2020-01-29 2020-12-30 Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020013032A JP6729824B1 (ja) 2020-01-29 2020-01-29 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6729824B1 true JP6729824B1 (ja) 2020-07-22
JP2021118340A JP2021118340A (ja) 2021-08-10

Family

ID=71663941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020013032A Active JP6729824B1 (ja) 2020-01-29 2020-01-29 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11424325B2 (ja)
JP (1) JP6729824B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116487419B (zh) * 2023-06-20 2023-09-12 合肥晶合集成电路股份有限公司 半导体结构及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2014222735A (ja) * 2013-05-14 2014-11-27 パナソニック株式会社 半導体装置及びその製造方法
JP6305294B2 (ja) * 2014-09-19 2018-04-04 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US11424325B2 (en) 2022-08-23
US20210234005A1 (en) 2021-07-29
JP2021118340A (ja) 2021-08-10

Similar Documents

Publication Publication Date Title
JP5524103B2 (ja) 半導体装置
JP5173582B2 (ja) 半導体装置
JP5203558B2 (ja) トランジスタ及びこれの製造方法
JP6335089B2 (ja) 半導体装置の製造方法
US10566426B2 (en) Forming silicon oxide layers by radical oxidation and semiconductor device with silicon oxide layer
JP5763154B2 (ja) 半導体素子及びその製造方法
JP2018060924A (ja) 半導体装置および半導体装置の製造方法
US20160126092A1 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
JP6072122B2 (ja) 半導体素子
KR20150090848A (ko) 반도체 장치의 제조 방법
JP6402746B2 (ja) 半導体基板と、その調整方法と、半導体装置
JP2022190166A (ja) 半導体装置およびその製造方法
JP2010166024A (ja) 半導体装置およびその製造方法
JP6729824B1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9960040B2 (en) Manufacturing method of silicon carbide semiconductor device
JP4839599B2 (ja) 半導体装置及びその製造方法
JP2005093907A (ja) 半導体装置およびその製造方法
US11430870B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2018181891A (ja) 半導体装置および半導体装置の製造方法
US8796123B2 (en) Method of manufacturing silicon carbide semiconductor device
JP2021180222A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7379883B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US8866156B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US11600702B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20220406931A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200129

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200129

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200615

R150 Certificate of patent or registration of utility model

Ref document number: 6729824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250