JP6712899B2 - 電源制御装置 - Google Patents

電源制御装置 Download PDF

Info

Publication number
JP6712899B2
JP6712899B2 JP2016092022A JP2016092022A JP6712899B2 JP 6712899 B2 JP6712899 B2 JP 6712899B2 JP 2016092022 A JP2016092022 A JP 2016092022A JP 2016092022 A JP2016092022 A JP 2016092022A JP 6712899 B2 JP6712899 B2 JP 6712899B2
Authority
JP
Japan
Prior art keywords
power supply
circuit
voltage
load device
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016092022A
Other languages
English (en)
Other versions
JP2017200412A (ja
Inventor
亨爾 菅
亨爾 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ikegami Tsushinki Co Ltd
Original Assignee
Ikegami Tsushinki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ikegami Tsushinki Co Ltd filed Critical Ikegami Tsushinki Co Ltd
Priority to JP2016092022A priority Critical patent/JP6712899B2/ja
Publication of JP2017200412A publication Critical patent/JP2017200412A/ja
Application granted granted Critical
Publication of JP6712899B2 publication Critical patent/JP6712899B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)

Description

本発明は、電源制御装置に関し、直流電源投入時に発生する過電圧を抑制すると共に、電源供給側で瞬時低下、瞬時停電が発生した場合に負荷装置の誤動作、破損を防止し、負荷装置を保護する技術に関するものである。
直流電源の投入時に負荷装置側で発生する過電圧から負荷装置を保護する構成としては、一般的に、負荷装置に過電圧保護用のダイオードを備えるもの、負荷装置に発生する過電圧をあらかじめ測定しその電圧に耐え得る素子を選定することで過電圧への耐久性を持たせるもの、過電圧を検出した場合に負荷への通電を制御する負荷駆動スイッチを強制的に導通させることによりこの過電圧を負荷側に逃がす過電圧保護方式が知られている。しかし負荷装置側にそのような構成を設けることは、負荷装置の大型化ないしは、高価格化の原因となる。
一方、特許文献1の図1には、スイッチ140と、スイッチ140を通じて被保護回路101に電圧が印加され、被保護回路101に印加される電圧が所定値に達してから所定時間経過後にスイッチ140をオンし、被保護回路に過電圧が印加されることを防止するものが開示されている。そして、同文献には、所定時間として1μsec以上10μsec以下の時間を設定することで、電源投入に起因する過電圧から確実に負荷装置を保護することが可能である旨、記載されている。
一方、特許文献2の図2には、電源の瞬停による負荷装置の誤動作を防止する構成が開示されている。これは、電圧が所定値以下の低電圧になったことに応答して計時を開始し、所定時間経過後に計時を停止するタイマ回路(12)と、計時の開始時点および停止時点で発停するアラーム信号を出力する電源異常検出回路(14)と、アラーム信号がアクティブにされている期間は電源モジュールをオフにするオン・オフ回路(15)と、を備えるものである。そして、同文献には、瞬停による低電圧が検出された場合に、瞬停時間に関わりなく電源モジュールの出力が所定時間だけオフにされるので、瞬停時間が短いために負荷装置がリセットされる前に入力電圧が復帰することで負荷装置が誤動作する不都合が防止される旨、記載されている。
ここで、特許文献1は、過電圧保護回路が負荷装置自体に配設されることを特定しておらず、また、特許文献2は負荷装置とは別体に設けられる電源装置を開示しており、負荷装置の大型化ないしは高価格化をもたらすものではないものと考えられる。
特開2008−104328号公報 特開2009−303295号公報
特許文献1および2において、スイッチおよび電源モジュールのオン・オフ回路が使用
されているが、これらの文献はそれぞれ、過電圧からの負荷装置の保護目的および瞬停時の負荷装置の誤動作防止目的に特化した構成を開示している。しかし、実際に使用される直流電源装置には様々な形態のものがあり、いずれの直流電源装置にも対応可能な構成については考慮されていない。
よって本発明は、構成簡単且つ種々の直流電源装置にも対応可能で、負荷装置を確実に保護できる電源制御装置を提供することを目的とする。
そのために、本発明は、直流電源装置と負荷装置との間に介挿される電源制御装置であって、 前記直流電源装置と前記負荷装置をつなぐ電源供給ラインと、該電源供給ラインに接続されたコンデンサと、を備え、該コンデンサは、電源供給ラインの構成によって定まる前記電源制御装置のインダクタンスに対し、前記負荷装置への電源供給時に生じる最大行き過ぎ量が入力電圧の25%未満となる容量を有することを特徴とする。
本発明では、前記電源供給ラインに介挿されて前記負荷装置への電源供給をオン/オフするスイッチ素子と、前記直流電源装置からの電源電圧を監視し、その電源電圧の立ち上がり時に所定電圧となったことを検出するとともに、当該検出後に所定時間が経過した以降にのみ、前記スイッチ素子による電源供給動作をオンとさせる電源出力制御回路と、計時時間設定回路を備えることができる。
本発明によれば、過電圧発生の原因となる電源供給ラインのインダクタンスおよび電源制御装置に搭載されるコンデンサによる共振現象に着目し、コンデンサの容量を適切に選定することで、負荷装置の過渡応答特性が改善される。また、直流電源装置からの電源電圧を監視し、その電源電圧の立ち上がり時に所定電圧となったことを検出するとともに、当該検出後に所定時間が経過した以降にのみ、スイッチ素子による電源供給動作をオンとする構成を採用する。これらにより、負荷装置や電源装置に過電圧保護回路を設けることなく、また直流電源装置の形態によらず、電源の投入、切替え、交換時に発生する過電圧を抑制し、負荷装置の破壊を防止するとともに、電源の瞬停にも対応できるようになる。
図1は、本発明の一実施形態に係る電源制御装置の構成を示すブロック図である。 図1の構成をモデル化した回路図である。 図2の回路において、コンデンサ容量を適切に選定しなかった場合に生じるオーバーシュートをシミュレートした図である。 図2の回路において、コンデンサ容量を適切に選定した場合をシミュレートした図である。
以下、図面を参照して本発明を詳細に説明する。
図1を参照すると、直流(DC)電源装置1と負荷装置2との間に、本発明の一実施形態に係る電源制御装置3が介挿されている。電源制御装置3は、概して、電源出力回路10と、電源出力制御回路20と、制御回路用電源回路30と、電圧値検出回路40と、計時時間設定回路50と、を含む。
電源出力回路10はPチャネルFETまたはNチャネルFETなどを用いたスイッチ素子及び、PチャネルFETまたはNチャネルFETを内蔵したIC及び、PチャネルFETまたはNチャネルFETを制御することができるICであり、DC電源装置1と負荷装置2との間の電源供給ラインに配設され、電源出力制御回路20からの制御信号に応じて、負荷装置2への電源供給をオン/オフする。
電源出力制御回路20は、制御回路用電源回路30から電源を供給され、電圧値検出回路40から供給される電圧を監視する機能と、計時機能とを有し、これらの機能に応じて電源出力回路10のオン/オフ動作を制御する制御信号を生成する。本実施形態において、電源出力制御回路20は、電源電圧の立ち上がり時において所定電圧となったことを検出するとともに、当該検出後に所定時間が経過した以降にのみ、電源出力回路10による電源供給動作をオンとさせる。すなわち、電源出力制御回路は、かかる条件が満たされないとき(所定電圧未満である場合等)には、電源出力回路10による電源供給動作をオフとさせる。
電源出力制御回路20が監視する電圧値は、DC電源装置1からの電源供給ラインに接続された分圧回路を用いた電圧値検出回路40で設定することが可能である。また、電源出力制御回路20が計時する所定時間は、コンデンサを用いた計時時間設定回路50で設定することが可能である。この所定時間は、DC電源装置1の電源投入時のチャタリングや、DC電源装置1がバッテリーである場合、バッテリーの交換時のコネクタ挿入ミスの発生を考慮し、0.5秒以上の時間に設定する。このように所定時間を設定すれば電源電圧が十分に安定し、負荷装置2にはステップ状の電源電圧を入力することが可能となる。
制御回路用電源回路30は、DC電源装置1と電源出力制御回路20との間に介挿されて電源出力制御回路20を動作させるための定電圧回路であり、三端子レギュレーターと、発振防止のための0.1μF程度のコンデンサなどから構成される。さらに、このコンデンサへの突入電流を防止するために数Ωの抵抗器が搭載されてもよい。また、三端子レギュレーターの代わりに、シャントレギュレータやツェナーダイオードなどの素子が使用されてもよい。
本実施形態において、DC電源装置1から入力された電源電圧は制御回路用電源回路30を介して電源出力制御回路20に供給される。電源出力制御回路20は、電圧値検出回路40から供給される電源電圧を監視し、電圧値検出回路40によって設定された所定電圧となると計時を開始する。そして、計時時間設定回路50で設定された所定時間が経過すると、電源出力回路10に制御信号を出力し、これに応動して、電源出力回路10は負荷装置2への電源供給をオンとする。また、DC電源装置1から入力される電源電圧が低下し(遮断を含む)、所定電圧未満となると、電源出力制御回路20は電源出力回路10の負荷装置2への電源出力をオフとさせる。その後、DC電源装置1からの電源電圧の入力が回復し、所定電圧となると、その時点から所定時間の経過後に、電源出力回路10に制御信号を出力し、これに応動して、電源出力制御回路20は電源出力回路10の負荷装置2への電源出力を再びオンとさせる。
本実施形態の構成は、負荷装置2に対して直流電力を供給するDC電源であればその形態を問わず、すなわち、DC電源装置1がAC/DCコンバーター,DC/DCコンバーター,バッテリー等のいずれの形態であっても対応可能である。
また所定電圧に達してからさらに適切な所定時間が経過した後に負荷装置2への電源供給がオンとされるため、電源投入時や電源交換時に発生する電源電圧の不安定な状態での負荷装置への給電を回避し、また、瞬停が生じた場合でも特許文献2のように電源モジュールをオフとすることなく(つまり電源出力は維持したまま)、負荷装置2への電源出力を遮断できることで、負荷装置の破壊や誤動作を防止することができる。これは、電源モジュールの出力をオン/オフする機能がないバッテリー等の電源が使用される場合に有利な構成である。
本実施形態に係る電源制御装置荷は、負荷装置を保護するために特許文献1のようにスイッチやダイオードなどの過電圧に応動する機構が設けられていない。その代わりに、本発明は、過電圧発生の原因となる電源供給ラインのインダクタンスLおよび電源制御装置に搭載されるコンデンサCによる共振現象に着目し、負荷装置2に加わる過電圧(行き過ぎ量)が軽減されるような回路構成を採用している。上述したように電源出力制御回路20の動作によって、電源制御装置を介して負荷装置にはステップ状に電源電圧が入力される。この際、二次遅れ(振動)要素であるインダクタンスLは電源供給ラインに固有であることから、電源制御装置3におけるコンデンサを適切に選定して、負荷装置2に特に悪影響を及ぼす過電圧(最大行き過ぎ量)の発生を抑制することができる。
つまり、本実施形態では、共振周波数(fr=1/2π(LC)1/2)ないしは固有角振動数を上げ、且つ減衰係数を小さくすることによって、立ち上がり時間および整定時間を短縮し、且つ最大行き過ぎ量を低減して減衰を速めるものである。具体的には、インダクタンスLは電源供給ラインの構成に応じて決まる固有の値であることから過渡応答特性は電源制御装置3のコンデンサCの容量のみに依存することになるので、これを必要最低限の容量とすることで、共振周波数を上げ過電圧を抑止することができる。
本発明者は、図2に示す等価回路に基づくシミュレーションを行った。ここで、図2において、インダクタンスLの値L1は電源供給ラインの構成に基づいた一定の値であり、ここでは2.2μHを想定している。また、抵抗Rは負荷装置2の等価抵抗であり、一般的な負荷装置2であればその抵抗値R1を10Ω〜100Ωと想定すれば妥当である。一方、コンデンサCは、DC電源装置1から負荷装置2への電源供給ラインに介挿されるものであり、電源出力回路10、電源出力制御回路20または制御回路用電源回路30の構成要素とすることができる。
そして、本発明者がコンデンサCの容量を100μFおよび0.1μFとし、電源電圧15Vを印加したときの応答をシミュレートした結果を、それぞれ、図3および図4に示すような結果を得た。これらの図に示すように、容量がC1=100μFと大きい図3では7V(=22V−15V)にも及ぶ最大行き過ぎ量が生じ、且つ振動が減衰する時間も長くなる。これに対し、容量をC1=0.1μFと小さくした図4では、最大行き過ぎ量は0.3V程度であり、且つ振動減衰時間も大幅に改善されていることがわかる。
実際には、インダクタンスLの値L1および負荷装置2の耐圧性能に応じてコンデンサCの容量C1は適宜定め得るものであるがコンデンサの容量を大きくすることはDC電源装置の起動、または交換時に突入電流の増大をまねき、電源制御装置3の部品価格の上昇につながる。このため本発明では、コンデンサの容量を小さくすることとしている。よって、本発明者は、種々の実験およびシミュレーションを通じ、L1=1〜10μHに対し、最大行き過ぎ量を入力電圧の25%未満、好ましくは10%未満に抑制する上では、セラミックコンデンサでは概してC1<0.1μFとすることが好ましいことを確認した。
なお、本発明は、上述した実施形態および随所に述べた変形例に限られることなく、種々の修正および変更が可能である。
例えば、電圧値検出回路40に用いられる分圧回路に可変抵抗器を使用し、および/または、計時時間設定回路50に容量可変コンデンサを使用することで、所定電圧および/または計時時間の調整が可能となるようにしてもよい。または、クロック発振器を元としてカウントし、計時時間を設定するものでもよい。
また、コンデンサCについてもこれを可変容量形のものとすることで、DC電源装置が印加する電圧、電源制御装置の電源供給ラインの構成の変更すなわちインダクタンスLの変化、負荷装置2の変更すなわち等価抵抗値の変化、および、低減すべきオーバーシュート量の変化などに対応できるものとなる。
さらに、上述の実施形態では、1つの負荷装置2に対応した電源制御装置を例示したが、複数の負荷装置に対応したもの、すなわち電源出力制御回路20および制御回路用電源回路30を並列化したものであってもよい。
1 電源装置
2 負荷装置
10 電源出力回路
20 電源出力制御回路
30 制御回路用電源回路
40 電圧値検出回路
50 計時時間設定回路

Claims (2)

  1. 直流電源装置と負荷装置との間に介挿される電源制御装置であって、
    前記直流電源装置と前記負荷装置をつなぐ電源供給ラインと、
    前記電源供給ラインに接続されたコンデンサと、
    前記電源供給ラインに介挿されて前記負荷装置への電源供給をオン/オフするスイッチ素子と、
    前記直流電源装置からの電源電圧を監視し、前記電源電圧の立ち上がり時に前記電源電圧が所定電圧となったことを検出し、該検出の後に所定時間が経過してから前記スイッチ素子を制御して前記電源供給をオンに切り替える電源出力制御回路と、
    前記所定時間を設定する時間設定回路と、を備え、
    前記コンデンサは可変容量型のセラミックコンデンサであり、前記電源供給ラインの構成によって定まる前記電源制御装置のインダクタンスは1〜10μHの範囲内であり、前記コンデンサの容量の上限値は0.1μFに設定され、前記時間設定回路によって設定可能な前記所定時間の下限値は0.5秒に設定されている、電源制御装置。
  2. 前記直流電源装置は、AC/DCコンバーター、DC/DCコンバーターバッテリーのうちの少なくとも1つである、
    請求項に記載の電源制御装置。
JP2016092022A 2016-04-28 2016-04-28 電源制御装置 Active JP6712899B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016092022A JP6712899B2 (ja) 2016-04-28 2016-04-28 電源制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016092022A JP6712899B2 (ja) 2016-04-28 2016-04-28 電源制御装置

Publications (2)

Publication Number Publication Date
JP2017200412A JP2017200412A (ja) 2017-11-02
JP6712899B2 true JP6712899B2 (ja) 2020-06-24

Family

ID=60238338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016092022A Active JP6712899B2 (ja) 2016-04-28 2016-04-28 電源制御装置

Country Status (1)

Country Link
JP (1) JP6712899B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3790177B1 (de) * 2019-09-09 2024-05-01 Andreas Stihl AG & Co. KG Verfahren zum betreiben eines elektrischen bearbeitungsgeräts und elektrisches bearbeitungsgerät
JP7239793B1 (ja) * 2022-10-26 2023-03-14 ファナック株式会社 入力保護装置

Also Published As

Publication number Publication date
JP2017200412A (ja) 2017-11-02

Similar Documents

Publication Publication Date Title
JP3572292B2 (ja) スイッチング電源回路
KR102110109B1 (ko) 스위칭 레귤레이터 및 전자 기기
JP6796136B2 (ja) スイッチング電源装置および半導体装置
JP2009165316A (ja) スイッチング電源装置、およびそのスイッチング電源装置に使用される半導体装置
JP2008125180A (ja) スイッチング昇圧電源回路
JP6712899B2 (ja) 電源制御装置
JP2018007551A (ja) ソフトスタート及び保護を備える電源装置
KR101206215B1 (ko) 전자 접촉기
JP5097120B2 (ja) スイッチ式ホットスワップコントローラ
JP6201410B2 (ja) 電源回路
JP6327099B2 (ja) 半導体装置
KR20170099367A (ko) 스위칭 레귤레이터
JP6405948B2 (ja) レギュレータ用半導体集積回路
JP2014010660A (ja) 電力制御装置
JP5400449B2 (ja) 電源回路
JP2007316811A (ja) 直流電源装置
JP2016208581A (ja) サージ保護回路
KR101025535B1 (ko) 단락보호회로를 구비한 스위치 제어 회로
US9874589B2 (en) Inrush current recording module
JP2005137060A (ja) 突入電流防止装置およびそれを用いる画像形成装置
TWI487231B (zh) 過電壓防護之控制方法以及用於電源控制器之控制電路
JP2004326273A (ja) 電源短絡保護回路
JP2007193458A (ja) 電源回路
JP2020111882A (ja) 電気錠コントローラ
JP6519498B2 (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200602

R150 Certificate of patent or registration of utility model

Ref document number: 6712899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250