JP6702268B2 - Epitaxial wafer manufacturing method - Google Patents
Epitaxial wafer manufacturing method Download PDFInfo
- Publication number
- JP6702268B2 JP6702268B2 JP2017117752A JP2017117752A JP6702268B2 JP 6702268 B2 JP6702268 B2 JP 6702268B2 JP 2017117752 A JP2017117752 A JP 2017117752A JP 2017117752 A JP2017117752 A JP 2017117752A JP 6702268 B2 JP6702268 B2 JP 6702268B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gas
- oxygen
- epitaxial
- atomic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02444—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02452—Group 14 semiconducting materials including tin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02499—Monolayers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02634—Homoepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
Description
本発明は、エピタキシャルウェーハの製造方法に関する。 The present invention relates to a method for manufacturing an epitaxial wafer.
固体撮像素子やその他のトランジスタをはじめとした半導体素子を形成するシリコン基板には、重金属をはじめとした素子特性を狂わせる元素をゲッタリングする機能を持つことが求められる。ゲッタリングにはシリコン基板裏面に多結晶シリコン(Poly−Si)層を持たせたり、ブラスト加工によりダメージを持たせた層を形成する方法や、シリコン基板の高濃度ボロンを利用したり、析出物を形成させたりとさまざまな手法が提案、実用化されている。酸素析出によるゲッタリングは電気陰性度が大きい酸素に対して、イオン化傾向が大きい(電気陰性度が小さい)金属を取り込むことでゲッタリングする。 Silicon substrates for forming semiconductor elements such as solid-state imaging elements and other transistors are required to have a function of gettering elements such as heavy metals that disturb the element characteristics. For gettering, a polycrystalline silicon (Poly-Si) layer is provided on the back surface of the silicon substrate, a method of forming a layer damaged by blasting, high-concentration boron of the silicon substrate is used, or a precipitate is formed. Various methods have been proposed and put to practical use. Gettering by oxygen precipitation is performed by incorporating a metal having a large ionization tendency (small electronegativity) into oxygen having a high electronegativity.
また素子の活性領域近傍にゲッタリング層を形成する、いわゆる近接ゲッタリングも提案されている。例えば、炭素をイオン注入した基板の上にシリコンをエピタキシャル成長させた基板などがある。ゲッタリングは、ゲッタリングサイト(金属が単元素で存在するよりもサイトで結合やクラスタリングすることで系全体のエネルギーが低下する)まで元素が拡散する必要がある。シリコン中に含まれる金属元素の拡散係数は元素により異なり、また近年のプロセス低温化によりゲッタリングサイトまで金属が拡散することが出来なくなることを考慮して近接ゲッタリングの手法が提案されている。 In addition, so-called proximity gettering has also been proposed in which a gettering layer is formed near the active region of the device. For example, there is a substrate in which silicon is epitaxially grown on a substrate in which carbon is ion-implanted. In gettering, the element needs to diffuse up to the gettering site (the energy of the entire system is lowered by binding or clustering at the site rather than when the metal exists as a single element). The proximity gettering method has been proposed in consideration of the fact that the diffusion coefficient of the metal element contained in silicon varies depending on the element and that the metal cannot diffuse to the gettering site due to the recent process temperature reduction.
近接ゲッタリングに酸素を用いることが出来れば、非常に有力なゲッタリング層をもったシリコン基板となると考えられる。特に、エピタキシャル層の途中に酸素原子層を有するエピタキシャルウェーハであれば、近年の低温プロセスにおいても確実に金属不純物をゲッタリングすることができる。 If oxygen can be used for proximity gettering, it is considered that the silicon substrate will have a very effective gettering layer. In particular, an epitaxial wafer having an oxygen atom layer in the middle of the epitaxial layer can surely getter metal impurities even in recent low temperature processes.
以上、金属不純物をゲッタリングすることを中心に述べてきたが、例えば、酸素の効果としては、CVD酸化膜を裏面に形成することでエピタキシャル成長時のオートドープを防ぐ効果が知られている。 As described above, the gettering of metal impurities has been mainly described. For example, as an effect of oxygen, it is known that a CVD oxide film is formed on the back surface to prevent autodoping during epitaxial growth.
さらに酸素以外では、シリコンと同じIV族(14族)の炭素においては、炭素によるゲッタリング効果、Geではシリコン酸化膜との組み合わせによる光デバイスへの応用、SnはGe等をシリコン上に成長する際の、表面改質の効果、IV族以外では、窒素では析出促進による強度の向上など、シリコンと他元素の組み合わせによるいろいろな効果が期待され応用されている。 Further, except for oxygen, the same group IV (14) carbon as silicon has a gettering effect by carbon, Ge is applied to an optical device in combination with a silicon oxide film, and Sn grows Ge or the like on silicon. At this time, various effects due to the combination of silicon and other elements are expected and applied, such as the effect of surface modification, and nitrogen other than the group IV, such as improvement of strength by promoting precipitation.
先行技術について言及する。特許文献1は、構造としてはシリコンの上に酸素の薄い層を形成しさらにシリコンを成長させる方法である。この方法は、ALD(「Atomic layer deposition」、「原子層堆積法」)をベースとした技術である。ALDは対象原子を含む分子を吸着させ、その後分子中の不要な原子(分子)を乖離・脱離させる方法であり、表面結合を利用し非常に精度よくまた、反応制御性が良好であり幅広く用いられているが、不要分子を脱離させることで、原子層形成に不要かつ意図しない挙動を示す不純物を生成するという弱点がある。実際に、ALD法では、酸素層を形成するために炭素を含む分子を利用するので、炭素(不要な炭素)の影響が懸念される。 Reference is made to the prior art. Patent Document 1 is a method of forming a thin layer of oxygen on silicon as a structure and further growing silicon. This method is a technique based on ALD (“Atomic layer deposition”, “atomic layer deposition method”). ALD is a method of adsorbing a molecule containing the target atom, and then dissociating and desorbing unnecessary atoms (molecules) in the molecule. It uses surface bonds with extremely high precision, good reaction controllability, and wide range. Although used, there is a weakness in that an impurity that is unnecessary for the formation of an atomic layer and that exhibits an unintended behavior is generated by eliminating an unnecessary molecule. In fact, in the ALD method, since a molecule containing carbon is used to form the oxygen layer, the influence of carbon (unnecessary carbon) is a concern.
特許文献2は、特許文献1と同様の基板を実現するためのリアクタに関する技術であるが、こちらは原料ガス・手法としてMOVPE(有機金属気相成長法)を想定している。MOVPEであるために有機金属を利用する。反応制御は容易であるが、酸素原子層を形成する際に不要な不純物金属の懸念がある。特にシリコン基板そのものへの適用には金属汚染が懸念される。 Patent Document 2 is a technique relating to a reactor for realizing a substrate similar to that of Patent Document 1, but here, MOVPE (metal organic chemical vapor deposition) is assumed as a source gas/method. Utilizes an organometallic to be MOVPE. Although the reaction control is easy, there is a concern of unnecessary impurity metal when forming the oxygen atomic layer. In particular, metal contamination is a concern when applied to the silicon substrate itself.
以上のように、これら特許文献1、2の技術はALDないしは、MOVPEというそれぞれの技術に基づいて行われている。 As described above, the technologies of Patent Documents 1 and 2 are performed based on the respective technologies of ALD and MOVPE.
特許文献3、4は、シリコン基板に酸素原子層を複数導入することで、デバイス特性の改善(移動度)向上が可能になることを示しているが、具体的な成長方法には言及していない。 Patent Documents 3 and 4 show that introduction of a plurality of oxygen atomic layers into a silicon substrate enables improvement of device characteristics (mobility), but does not mention a specific growth method. Absent.
酸素以外の原子層をシリコン基板に導入する先行技術としては、たとえば特許文献5に記載のように、シリコンの表面に急峻なビスマスのプロファイルを作りこむ方法が開示されている。特許文献5ではデルタドープと記載されており、線状にドーパントを埋め込む基礎技術として開示されているが、ウェーハ全面に展開することは困難であると考えられる。 As a prior art for introducing an atomic layer other than oxygen into a silicon substrate, as disclosed in Patent Document 5, for example, a method of forming a steep bismuth profile on the surface of silicon is disclosed. In Patent Document 5, it is described as delta doping, and it is disclosed as a basic technique of linearly burying a dopant, but it is considered difficult to develop it on the entire surface of the wafer.
上述の問題点に鑑み、本発明は、酸素等の原子層をエピタキシャル層に安定的に導入することができるエピタキシャルウェーハの製造方法を提供することを目的とする。 In view of the above problems, it is an object of the present invention to provide a method for manufacturing an epitaxial wafer that can stably introduce an atomic layer of oxygen or the like into an epitaxial layer.
上記目的を達成するために、本発明は、シリコン基板上にエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、前記エピタキシャル層中に、酸素、炭素、窒素、ゲルマニウム、スズ、ホウ素及びリンからなる群から選ばれる1種の元素の原子からなり、厚さが5nm以下である原子層を形成する工程を有し、前記原子層に接するエピタキシャル層の形成を、SiH4ガスを用いて行うことを特徴とするエピタキシャルウェーハの製造方法を提供する。 In order to achieve the above object, the present invention is a method for manufacturing an epitaxial wafer for forming an epitaxial layer on a silicon substrate, wherein, in the epitaxial layer, from oxygen, carbon, nitrogen, germanium, tin, boron and phosphorus. A step of forming an atomic layer having a thickness of 5 nm or less, which is composed of atoms of one kind of element selected from the group consisting of: forming an epitaxial layer in contact with the atomic layer by using SiH 4 gas; A method for manufacturing an epitaxial wafer is provided.
このようなエピタキシャルウェーハの製造方法であれば、エピタキシャル層中に、酸素等の元素の原子からなる原子層を安定的に形成することができる。特に、酸素等の元素の原子からなる原子層に接するエピタキシャル層の形成を、分子中に塩素原子を有しないSiH4ガスを用いて行うため、酸素等の原子層のエッチングを防止できる。 With such a method for manufacturing an epitaxial wafer, it is possible to stably form an atomic layer made of atoms of an element such as oxygen in the epitaxial layer. In particular, since the formation of the epitaxial layer in contact with the atomic layer made of atoms of an element such as oxygen is performed using SiH 4 gas having no chlorine atom in the molecule, etching of the atomic layer such as oxygen can be prevented.
本発明のエピタキシャルウェーハの製造方法では、この場合、前記原子層を、1原子層として形成することができる。 In the epitaxial wafer manufacturing method of the present invention, in this case, the atomic layer can be formed as one atomic layer.
本発明では、このように、酸素等の原子層を1原子層として形成することもできる。また、そのような1原子層を形成する場合でも、本発明の方法であれば、安定して1原子層を形成することができる。 In the present invention, the atomic layer of oxygen or the like can be formed as one atomic layer as described above. Even when such an atomic layer is formed, the atomic layer can be stably formed by the method of the present invention.
また、前記エピタキシャル層の領域のうち、前記原子層に接し、少なくとも該原子層から5nmまでの領域を、SiH4ガスを用いて形成することが好ましい。 Further, it is preferable that, in the region of the epitaxial layer, at least a region from the atomic layer to 5 nm in contact with the atomic layer is formed by using SiH 4 gas.
このように、エピタキシャル層の領域のうち、酸素等の原子層から5nmまでの領域を、塩素を含まないSiH4ガスを用いて形成することにより、酸素等の原子層をより安定して形成することができる。 As described above, by forming the region from the atomic layer of oxygen or the like to 5 nm in the region of the epitaxial layer using SiH 4 gas containing no chlorine, the atomic layer of oxygen or the like is formed more stably. be able to.
また、前記原子層を、前記エピタキシャル層中に複数層形成することができる。 Further, a plurality of atomic layers can be formed in the epitaxial layer.
本発明では、酸素等の原子層をエピタキシャル層中に複数層形成することもできる。また、このような構成を安定して形成することができる。 In the present invention, a plurality of atomic layers such as oxygen can be formed in the epitaxial layer. Further, such a structure can be stably formed.
また、前記エピタキシャル層の領域のうち、前記SiH4ガスを用いて形成する領域以外の領域を、SiH2Cl2ガス又はSiHCl3ガスを用いて形成することが好ましい。 In addition, it is preferable that a region other than a region formed by using the SiH 4 gas in the region of the epitaxial layer is formed by using a SiH 2 Cl 2 gas or a SiHCl 3 gas.
このように、エピタキシャル層のうち、SiH4ガスを用いて形成する領域以外をSiH2Cl2ガス又はSiHCl3ガスを用いて形成することにより、酸素等の原子層から離れた領域においてエピタキシャル層を厚く形成することができる。その結果、より短時間にエピタキシャル層全体を形成することができるので、生産性及びコストに資する。 As described above, by forming the epitaxial layer using the SiH 2 Cl 2 gas or the SiHCl 3 gas except the region formed by using the SiH 4 gas, the epitaxial layer is formed in the region apart from the atomic layer such as oxygen. It can be formed thick. As a result, the entire epitaxial layer can be formed in a shorter time, which contributes to productivity and cost.
また、前記原子層の形成を、酸素原子層を形成する場合は酸素ガスを、炭素原子層を形成する場合はCH4ガスを、窒素原子層を形成する場合はNH3ガスを、ゲルマニウム原子層を形成する場合はGeを含む有機金属ガスを、スズ原子層を形成する場合はSnを含む有機金属ガスを、ホウ素原子層を形成する場合はB2H6ガスを、リン原子層を形成する場合はPH3ガスを、用いて行うことができる。 The formation of the atomic layer is performed by using oxygen gas when forming an oxygen atomic layer, CH 4 gas when forming a carbon atomic layer, NH 3 gas when forming a nitrogen atomic layer, and germanium atomic layer. To form a metal organic gas containing Ge; to form a tin atomic layer, an organic metal gas containing Sn; to form a boron atomic layer, B 2 H 6 gas; to form a phosphorus atomic layer. In some cases, PH 3 gas can be used.
これらのガスを使用することにより、酸素等の原子層を形成することができる。 By using these gases, an atomic layer of oxygen or the like can be formed.
本発明により、先端デバイスで採用されるシリコンエピタキシャルウェーハにおいて、酸素等の原子層をエピタキシャル層に安定的に導入することができる。また、酸素原子層による近接ゲッタリング効果を有する近接ゲッタリング基板や、IV族元素及び窒素、ドーパント等を用いた複合機能を有する機能性基板を製造することが可能となる。 According to the present invention, it is possible to stably introduce an atomic layer of oxygen or the like into an epitaxial layer in a silicon epitaxial wafer used in an advanced device. In addition, it is possible to manufacture a proximity gettering substrate having a proximity gettering effect by an oxygen atomic layer and a functional substrate having a composite function using a group IV element, nitrogen, a dopant, and the like.
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。 Hereinafter, the present invention will be described in detail with reference to the drawings as an example of an embodiment, but the present invention is not limited thereto.
本発明は、シリコン基板上にエピタキシャル層を形成するエピタキシャルウェーハの製造方法であり、エピタキシャル層中に、酸素、炭素、窒素、ゲルマニウム、スズ、ホウ素及びリンからなる群から選ばれる1種の元素の原子からなり、厚さが5nm以下である原子層を形成する工程を有する。本発明においては、さらに、上記の原子層に接するエピタキシャル層の形成を、SiH4ガスを用いて行う。以降の説明では、エピタキシャル層中に形成する、酸素、炭素、窒素、ゲルマニウム、スズ、ホウ素及びリンのうち1種類の元素の原子からなる原子層を単に「原子層」と称する。 The present invention is a method for manufacturing an epitaxial wafer in which an epitaxial layer is formed on a silicon substrate, wherein the epitaxial layer contains one element selected from the group consisting of oxygen, carbon, nitrogen, germanium, tin, boron and phosphorus. There is a step of forming an atomic layer which is made of atoms and has a thickness of 5 nm or less. In the present invention, further, the epitaxial layer in contact with the atomic layer is formed using SiH 4 gas. In the following description, the atomic layer formed in the epitaxial layer and containing atoms of one element selected from oxygen, carbon, nitrogen, germanium, tin, boron and phosphorus is simply referred to as “atomic layer”.
[エピタキシャル層中に酸素原子層を導入する場合]
まず、シリコン基板上のエピタキシャル層中に酸素原子層を導入する場合について説明する。
[When Introducing Oxygen Atomic Layer into Epitaxial Layer]
First, the case of introducing an oxygen atom layer into the epitaxial layer on the silicon substrate will be described.
図1に本発明のエピタキシャルウェーハの製造方法によって製造することができる、酸素原子層を有するエピタキシャルウェーハ100の模式的な断面図を示す。エピタキシャルウェーハ100は、シリコン基板10の上にエピタキシャル層50が形成されており、エピタキシャル層50中に、酸素原子からなり、厚さが5nm以下である原子層(酸素原子層)31が形成される。シリコン基板10と酸素原子層31の間には、シリコンからなるシリコンエピタキシャル層21が形成される。シリコンエピタキシャル層21の上に酸素原子層31が形成され、酸素原子層31の上にシリコンエピタキシャル層22が形成される。図1の例では、シリコンエピタキシャル層21、酸素原子層31、シリコンエピタキシャル層22からなるエピタキシャル層50が形成される。
FIG. 1 shows a schematic sectional view of an
上記のように、酸素原子層31を形成する場合の製造方法としては、以下の通りである。シリコン基板10上にエピタキシャル成長を行って、まず、シリコンエピタキシャル層21を形成する。そのシリコンエピタキシャル層21の上に酸素原子層31を成長させる。さらに酸素原子層31の上にシリコンをエピタキシャル成長してシリコンエピタキシャル層22を形成する。これにより、酸素原子層31を有するエピタキシャル層50全体を形成し、エピタキシャルウェーハ100を形成する。
As described above, the manufacturing method for forming the oxygen
図1では酸素原子層は1層であるが、酸素原子層、シリコンエピタキシャル成長を繰り返し、酸素原子層を複数形成することも可能である。エピタキシャル層中に酸素原子層を複数形成したエピタキシャルウェーハを図2に示した。すなわち、図2に示したエピタキシャルウェーハ200を製造する場合には、以下のようにして製造することができる。まず、シリコン基板10の上にシリコンエピタキシャル層21を形成する。シリコンエピタキシャル層21の上に、酸素原子層31を形成する。さらに、酸素原子層31の上に、シリコンエピタキシャル層22を形成する。ここまでは図1の態様と同様であるが、図2の態様では、さらに、酸素原子層32、シリコンエピタキシャル層23、酸素原子層33、シリコンエピタキシャル層24、酸素原子層34、シリコンエピタキシャル層25、酸素原子層35、シリコンエピタキシャル層26と形成していく。これにより、シリコンエピタキシャル層と酸素原子層の組が5組繰り返された構造40が形成された、エピタキシャル層60を形成することができる。このように、酸素原子層を複数形成することにより、より優れたゲッタリング効果を有するエピタキシャルウェーハが得られる。このとき、酸素原子層は最大でも10層あれば十分である。
In FIG. 1, the oxygen atomic layer is one layer, but it is also possible to repeat the oxygen atomic layer and silicon epitaxial growth to form a plurality of oxygen atomic layers. An epitaxial wafer in which a plurality of oxygen atom layers are formed in the epitaxial layer is shown in FIG. That is, when the
本発明では、原子層に接するエピタキシャル層を形成するときのシリコンエピタキシャル成長の原料に、塩素原子を含まないSiH4ガスを利用する。エピタキシャル成長用ガスに塩素原子が含まれることで、酸素原子層を形成しても塩素によりエッチングされてしまうからである。 In the present invention, SiH 4 gas containing no chlorine atom is used as a raw material for silicon epitaxial growth when forming an epitaxial layer in contact with the atomic layer. This is because when the epitaxial growth gas contains chlorine atoms, even if the oxygen atom layer is formed, it will be etched by chlorine.
また酸素原子層は、5nm以下とすることが必要であり、また、できるだけ薄い方が好ましく、単原子吸着する程度の量を導入することが好ましい。酸素原子層が5nmより厚すぎるとシリコン層が酸化されてしまい、酸素原子層の上に第2のシリコンエピタキシャル層を堆積することが出来なくなる。正確には、そのような酸素原子層上にシリコンエピタキシャル成長を行おうとしても、エピタキシャル成長でなくアモルファスシリコンとなってしまったり、多結晶化(ポリ化)してしまう。 The oxygen atomic layer needs to have a thickness of 5 nm or less, and it is preferable that the oxygen atomic layer be as thin as possible. If the oxygen atomic layer is thicker than 5 nm, the silicon layer is oxidized and it becomes impossible to deposit the second silicon epitaxial layer on the oxygen atomic layer. Strictly speaking, even if an attempt is made to epitaxially grow silicon on such an oxygen atomic layer, amorphous silicon will be formed instead of epitaxial growth, or polycrystallization will occur.
酸素原子層は、等温吸着の原理を用いて、1ラングミュアー層の堆積が出来ればよい。当業者であれば、1ラングミュアー層の堆積を行うことが可能である。炉のチャンバーサイズにもよるが、10L/分程度(例えば、5L/分以上15L/分以下)の酸素ガスを流すことで解決できる。また、例えば、圧力及び時間の条件は、1×10−8Torr(1.33×10−6Pa)程度、100秒程度とすることができるが、必ずしもこのような条件でなくともよく、1×10−6Torr以上1×10−9Torr以下、10〜500秒とすることができる。温度はエピタキシャル成長温度を超えない範囲とすることができる。成長レートは0.005nm/秒以下とすることが好ましい。 For the oxygen atomic layer, one Langmuir layer can be deposited by using the principle of isothermal adsorption. A person skilled in the art is able to carry out the deposition of one Langmuir layer. Although it depends on the chamber size of the furnace, it can be solved by flowing about 10 L/min (for example, 5 L/min or more and 15 L/min or less) of oxygen gas. Further, for example, the conditions of pressure and time can be set to about 1×10 −8 Torr (1.33×10 −6 Pa) and about 100 seconds, but such conditions are not always necessary. It can be set to be not less than ×10 −6 Torr and not more than 1×10 −9 Torr and 10 to 500 seconds. The temperature can be set within a range not exceeding the epitaxial growth temperature. The growth rate is preferably 0.005 nm/sec or less.
図1の態様に基づいて、より具体的にエピタキシャルウェーハの製造方法を説明する。シリコン基板10に酸素原子層31を導入するために、シリコン基板10上にエピタキシャル成長する際に、まず、原料ガスとして塩素を含まないSiH4ガスを用いたエピタキシャル成長を行い、シリコンエピタキシャル層21を形成する。好ましくは、酸素原子層31を形成する位置から少なくとも5nm離れた位置からは原料ガスとしてSiH4ガスを導入して塩素を含まないガスでシリコンエピタキシャル層21を成長させる。SiH4ガスをパージした後に酸素ガスを導入し、厚さ5nm以下の酸素原子層31を成長させる。次に、酸素ガスをパージした後にSiH4ガスを原料として所望の厚さまでエピタキシャル成長を行う。好ましくは、酸素原子層31を形成した位置から少なくとも5nm離れた位置まで原料ガスとしてSiH4ガスを導入して塩素を含まないガスでシリコンエピタキシャル層22を成長させる。図3に各ガスの供給イメージを示す。
A method for manufacturing an epitaxial wafer will be described more specifically based on the embodiment of FIG. In order to introduce the oxygen
上記のように、酸素原子層は、1原子層として形成することが好ましい。酸素の導入は酸素が1原子層吸着になるように1Langmuir(等温単原子吸着)量を導入するように条件を設定することで、酸素を単原子成長可能となる(デルタドープ)。 As described above, the oxygen atomic layer is preferably formed as one atomic layer. The introduction of oxygen is made possible by monatomic growth of oxygen (delta doping) by setting conditions such that 1 Langmuir (isothermal monoatomic adsorption) amount is introduced so that oxygen is adsorbed in one atomic layer.
酸素原子層に接するエピタキシャル層を形成する際に、塩素(塩素原子)を含むガス(例えば、SiH2Cl2ガス又はSiHCl3ガス等のクロロシラン類)を使用すると、塩素によるエッチング効果にてシリコン中に堆積した酸素層が無くなってしまう。そのため、酸素原子層31に接するエピタキシャル層の形成を、SiH4ガスを用いて行うことが必要である。特に、エピタキシャル層50の領域のうち、酸素原子層31に接し、少なくとも酸素原子層31から5nmまでの領域(シリコンエピタキシャル層21、22のうち、酸素原子層31から5nmまでの領域)を、SiH4ガスを用いて形成することが好ましい。酸素原子層31に塩素を含むガスが直接触れないことで、酸素原子層31が塩素ガスによりエッチングされることを防ぐことが出来る。
When a gas containing chlorine (chlorine atom) (for example, chlorosilanes such as SiH 2 Cl 2 gas or SiHCl 3 gas) is used when forming an epitaxial layer in contact with the oxygen atomic layer, the etching effect of chlorine in silicon The oxygen layer deposited on the surface disappears. Therefore, it is necessary to form the epitaxial layer in contact with the
すなわち、図1の酸素原子層31のエッチングを防止するためには、酸素原子層31に接するエピタキシャル層の形成を、SiH4ガスを用いて行えばよく、反対に、エピタキシャル層の領域のうち、SiH4ガスを用いて形成する領域以外の領域を、SiH2Cl2ガス又はSiHCl3ガスを用いて形成することができる。特に、少なくとも酸素原子層31から5nmまでSiH4ガスを用いて形成すれば、酸素原子層31がSiH4で完全にカバーされるので、酸素原子層から5nmを超えて離れた領域のエピタキシャル層の形成では塩素ガスが含まれないSiH4に限定されず、SiH2Cl2やSiHCl3を用いてもよい。酸素原子層から離れた領域においてエピタキシャル層を厚く形成する場合には、SiH2Cl2やSiHCl3を用いることで、より短時間にエピタキシャル層を形成することができる。SiH4ガスを用いた場合の成長速度は遅いので、例えば厚さが100nm以上のエピタキシャル層を形成する場合は途中でSiH2Cl2やSiHCl3に切り替えることが好ましい。これにより、高生産性、低コストとすることができる。シリコンエピタキシャル層の成長温度は500℃以上800℃以下の範囲が好ましい。
That is, in order to prevent the etching of the oxygen
これは、図2の態様でも同様であり、酸素原子層31、32、33、34、35の全てで、酸素原子層31に接するエピタキシャル層の形成を、SiH4ガスを用いて行うことが必要であり、また、これら酸素原子層から5nmまでの領域を、SiH4ガスを用いたエピタキシャル成長とすることが好ましい。
This is the same as in the embodiment of FIG. 2, and it is necessary to form an epitaxial layer in contact with the oxygen
本発明の方法で製造された、酸素原子層を有するシリコンエピタキシャルウェーハであれば、近接ゲッタリング効果を期待でき、素子歩留まりの向上も期待できる。 With the silicon epitaxial wafer having an oxygen atomic layer manufactured by the method of the present invention, the proximity gettering effect can be expected and the device yield can be improved.
[エピタキシャル層中に炭素原子層を導入する場合]
次に、シリコン基板上のエピタキシャル層中に炭素原子層を導入する場合について説明する。基本的には、上記の酸素原子層を導入する場合と同様であるため、重複する記載は省略する。
[When introducing a carbon atom layer into the epitaxial layer]
Next, the case of introducing a carbon atom layer into the epitaxial layer on the silicon substrate will be described. Basically, it is the same as the case of introducing the oxygen atom layer, and thus the duplicate description is omitted.
エピタキシャルウェーハ100に炭素原子層を導入する場合も、原子層31として酸素原子層の代わりに炭素原子層が採用されること以外は、上記した酸素原子層を有するエピタキシャル層50を有するエピタキシャルウェーハ100と同じである。
Also when introducing a carbon atomic layer into the
この方法は、シリコン基板10に炭素原子層31を導入するために、シリコン基板10へエピタキシャル成長する際に、まず、原料ガスとして塩素を含まないSiH4ガスを用いたエピタキシャル成長を行い、シリコンエピタキシャル層21を形成する。SiH4ガスをパージした後に、塩素原子を含まず炭素原子を含むガスを導入し、厚さ5nm以下の炭素原子層31を成長させる。このガスとしては特にCH4ガス(メタンガス)が好ましい。以下の説明ではCH4ガスを用いる場合を説明する。次に、CH4ガスをパージした後にSiH4ガスを原料としたエピタキシャル成長を行う。各ガスの供給量(成長レシピ)は、酸素ガスの場合と同様である。すなわち、シリコンエピタキシャル層の成長の合間に、短時間CH4ガスを導入する、すなわちデルタドープを行うことになる。
In this method, in order to introduce the carbon
本発明の方法で製造された炭素原子層を有するシリコンエピタキシャルウェーハであれば、近接ゲッタリング効果を期待でき、素子歩留まりの向上も期待できる。さらに、炭素はシリコンと比較して原子半径が小さいために、炭素原子層の上に成長されたシリコン層を歪ませる効果があり、デバイスのキャリア移動度向上も期待できる。 With the silicon epitaxial wafer having the carbon atom layer manufactured by the method of the present invention, the proximity gettering effect can be expected and the device yield can be expected to be improved. Furthermore, since carbon has a smaller atomic radius than silicon, it has the effect of distorting the silicon layer grown on the carbon atomic layer, and can also be expected to improve the carrier mobility of the device.
[エピタキシャル層中に窒素原子層を導入する場合]
次に、シリコン基板上のエピタキシャル層中に窒素原子層を導入する場合について説明する。基本的には、上記の酸素原子層を導入する場合と同様であるため、重複する記載は省略する。
[Introducing a nitrogen atom layer into the epitaxial layer]
Next, the case of introducing a nitrogen atom layer into the epitaxial layer on the silicon substrate will be described. Basically, it is the same as the case of introducing the oxygen atom layer, and thus the duplicate description is omitted.
エピタキシャルウェーハ100に窒素原子層を導入する場合も、原子層31として酸素原子層の代わりに窒素原子層が採用されること以外は、上記した酸素原子層を有するエピタキシャル層50を有するエピタキシャルウェーハ100と同じである。
Also when introducing a nitrogen atomic layer into the
この方法は、シリコン基板10に窒素原子層31を導入するために、シリコン基板10へエピタキシャル成長する際に、まず、原料ガスとして塩素を含まないSiH4ガスを用いたエピタキシャル成長を行い、シリコンエピタキシャル層21を形成する。SiH4ガスをパージした後に、塩素原子を含まず窒素原子を含むガスを導入し、厚さ5nm以下の窒素原子層31を成長させる。このガスとしては特にNH3ガス(アンモニアガス)が好ましい。以下の説明ではNH3ガスを用いる場合を説明する。次に、NH3ガスをパージした後にSiH4ガスを原料としたエピタキシャル成長を行う。各ガスの供給量(成長レシピ)は、酸素ガスの場合と同様である。すなわち、シリコンエピタキシャル層の成長の合間に、短時間NH3ガスを導入する、すなわちデルタドープを行うことになる。
In this method, in order to introduce the nitrogen
これにより、窒素による酸素析出が促進されシリコン基板強度が向上したエピタキシャルウェーハが得られる。このとき、窒素原子層は最大でも10層あれば十分である。窒素原子層により、前記原子層の上に成長されたシリコン層のスリップを止める効果も期待できる。 Thereby, an epitaxial wafer in which oxygen precipitation by nitrogen is promoted and the strength of the silicon substrate is improved can be obtained. At this time, it is sufficient if the number of nitrogen atomic layers is at most 10. The nitrogen atomic layer can also be expected to have the effect of stopping the slip of the silicon layer grown on the atomic layer.
[エピタキシャル層中にゲルマニウム原子層を導入する場合]
次に、シリコン基板上のエピタキシャル層中にゲルマニウム原子層を導入する場合について説明する。基本的には、上記の酸素原子層を導入する場合と同様であるため、重複する記載は省略する。
[In case of introducing germanium atomic layer into epitaxial layer]
Next, the case where a germanium atomic layer is introduced into the epitaxial layer on the silicon substrate will be described. Basically, it is the same as the case of introducing the oxygen atom layer, and thus the duplicate description is omitted.
エピタキシャルウェーハ100にゲルマニウム原子層を導入する場合も、原子層31として酸素原子層の代わりにゲルマニウム原子層が採用されること以外は、上記した酸素原子層を有するエピタキシャル層50を有するエピタキシャルウェーハ100と同じである。
Also when introducing a germanium atomic layer into the
この方法は、シリコン基板10にゲルマニウム原子層31を導入するために、シリコン基板10へエピタキシャル成長する際に、まず、原料ガスとして塩素を含まないSiH4ガスを用いたエピタキシャル成長を行い、シリコンエピタキシャル層21を形成する。SiH4ガスをパージした後に、塩素原子を含まずゲルマニウム原子を含むガスを導入し、厚さ5nm以下のゲルマニウム原子層31を成長させる。このガスとしては特にゲルマニウムを含む有機金属ガス(テトラメチルゲルマニウム等)が好ましい。以下の説明ではテトラメチルゲルマニウムガスを用いる場合を説明する。次に、テトラメチルゲルマニウムガスをパージした後にSiH4ガスを原料としたエピタキシャル成長を行う。各ガスの供給量(成長レシピ)は、酸素ガスの場合と同様である。すなわち、シリコンエピタキシャル層の成長の合間に、短時間テトラメチルゲルマニウムガスを導入する、すなわちデルタドープを行うことになる。
In this method, in order to introduce the germanium
これにより、Geとシリコンを相互に積層した基板を得ることが出来る。こののち酸化雰囲気に基板をさらすことで、シリコンがGeに比べて酸化されやすいことから、Ge/SiO2/Ge/SiO2の積層構造を形成することが可能になり、光デバイスへの応用が期待される基板を得ることが可能になる。 This makes it possible to obtain a substrate in which Ge and silicon are laminated together. After that, by exposing the substrate to an oxidizing atmosphere, silicon is more easily oxidized than Ge, so that it becomes possible to form a laminated structure of Ge/SiO 2 /Ge/SiO 2 and the application to an optical device is possible. It is possible to obtain the expected substrate.
[エピタキシャル層中にスズ原子層を導入する場合]
次に、シリコン基板上のエピタキシャル層中にスズ原子層を導入する場合について説明する。基本的には、上記の酸素原子層を導入する場合と同様であるため、重複する記載は省略する。
[When introducing a tin atom layer into the epitaxial layer]
Next, the case of introducing a tin atomic layer into the epitaxial layer on the silicon substrate will be described. Basically, it is the same as the case of introducing the oxygen atom layer, and thus the duplicate description is omitted.
エピタキシャルウェーハ100にスズ原子層を導入する場合も、原子層31として酸素原子層の代わりにスズ原子層が採用されること以外は、上記した酸素原子層を有するエピタキシャル層50を有するエピタキシャルウェーハ100と同じである。
Also when introducing a tin atomic layer into the
この方法は、シリコン基板10にスズ原子層31を導入するために、シリコン基板10へエピタキシャル成長する際に、まず、原料ガスとして塩素を含まないSiH4ガスを用いたエピタキシャル成長を行い、シリコンエピタキシャル層21を形成する。SiH4ガスをパージした後に、塩素原子を含まずスズ原子を含むガスを導入し、厚さ5nm以下のスズ原子層31を成長させる。このガスとしては特にスズを含む有機金属ガス(テトラメチルスズ等)が好ましい。以下の説明ではテトラメチルスズガスを用いる場合を説明する。次に、テトラメチルスズガスをパージした後にSiH4ガスを原料としたエピタキシャル成長を行う。各ガスの供給量(成長レシピ)は、酸素ガスの場合と同様である。すなわち、シリコンエピタキシャル層の成長の合間に、短時間テトラメチルスズガスを導入する、すなわちデルタドープを行うことになる。
In this method, in order to introduce the tin
Snの実際的な使用方法としては、Geをはじめとする各種元素をシリコン上に成長させる際の表面改質としての利用が考えられる。この目的の場合であれば、Snを本法によって成長させたのち同じ方法にてGeを成長させることが可能である。 As a practical use method of Sn, use of Sn as a surface modification when growing various elements such as Ge on silicon can be considered. For this purpose, it is possible to grow Sn by this method and then grow Ge by the same method.
[エピタキシャル層中にホウ素原子層又はリン原子層を導入する場合]
次に、シリコン基板上のエピタキシャル層中にホウ素原子層又はリン原子層を導入する場合について説明する。基本的には、上記の酸素原子層を導入する場合と同様であるため、重複する記載は省略する。
[In case of introducing a boron atomic layer or a phosphorus atomic layer into the epitaxial layer]
Next, the case of introducing a boron atom layer or a phosphorus atom layer into the epitaxial layer on the silicon substrate will be described. Basically, it is the same as the case of introducing the oxygen atom layer, and thus the duplicate description is omitted.
エピタキシャルウェーハ100にホウ素原子層又はリン原子層を導入する場合も、原子層31として酸素原子層の代わりにホウ素原子層又はリン原子層が採用されること以外は、上記した酸素原子層を有するエピタキシャル層50を有するエピタキシャルウェーハ100と同じである。
Also when introducing a boron atomic layer or a phosphorus atomic layer into the
この方法は、シリコン基板10にホウ素原子層31又はリン原子層31を導入するために、シリコン基板10へエピタキシャル成長する際に、まず、原料ガスとして塩素を含まないSiH4ガスを用いたエピタキシャル成長を行い、シリコンエピタキシャル層21を形成する。SiH4ガスをパージした後に、塩素原子を含まずホウ素原子又はリン原子を含むガスを導入し、厚さ5nm以下のホウ素原子層31又はリン原子層31を成長させる。このガスとしては特にホウ素の場合はジボラン(B2H6)、リンの場合はホスフィン(PH3)ガスが好ましい。以下の説明ではこれらのドーパントガスを用いる場合を説明する。次に、これらのドーパントガスをパージした後にSiH4ガスを原料としたエピタキシャル成長を行う。各ガスの供給量(成長レシピ)は、酸素ガスの場合と同様である。すなわち、シリコンエピタキシャル層の成長の合間に、短時間ドーパントガスを導入する、すなわちデルタドープを行うことになる。
In this method, in order to introduce the boron
本法によることで、特許文献5ではビスマスに限定されていたドーパントの種類を拡張することが可能になる。 According to this method, it is possible to expand the types of dopants that were limited to bismuth in Patent Document 5.
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれら実施例に限定されるものではない。 Hereinafter, the present invention will be described more specifically by showing Examples and Comparative Examples, but the present invention is not limited to these Examples.
(実施例1)
以下のようにして、図1に示す態様のエピタキシャルウェーハ100を製造した。抵抗率10Ω・cmのボロンドープ、直径200mmのシリコン基板10を材料として、まず、第1のエピタキシャル成長を行った(シリコンエピタキシャル層21)。シリコン原料ガスはSiH4として550℃で成長を行った。膜厚に応じてシリコン原料ガスを流す時間を設定するが、成長レートは遅い方がよいため、0.05nm/秒とし、シリコンエピタキシャル層21の厚さは10nmとした。次に酸素ガス10L/分を1×10−8Torrで360秒の時間だけリアクタに導入し、酸素原子層31をおよそ5nm成長させた。次に、また第1のシリコンエピタキシャル層21と同じ条件でシリコン原料ガスを導入し第2のシリコンエピタキシャル層22の一部を10nm形成した。
(Example 1)
The
こののち、温度を600℃に上げて成長速度を大きくして3μmのシリコンエピタキシャル層を成長させて、エピタキシャル層50中に酸素原子層31を有するエピタキシャルウェーハ100を製造した。
After that, the temperature was raised to 600° C. to increase the growth rate to grow a silicon epitaxial layer of 3 μm, and the
(実施例2)
以下のようにして、図2に示す態様のエピタキシャルウェーハ200を製造した。抵抗率10Ω・cmのボロンドープ、直径200mmのシリコン基板10を材料として、まず、第1のエピタキシャル成長を行った(シリコンエピタキシャル層21)。シリコン原料ガスはSiH4として550℃で成長を行った。膜厚に応じてシリコン原料ガスを流す時間を設定するが、成長レートは遅い方がよいため、0.05nm/秒とし、シリコンエピタキシャル層21の厚さは10nmとした。次に酸素ガス6L/分を1×10−8Torrで100秒の時間だけリアクタに導入し、酸素原子層を1原子層成長させた。また第1のエピタキシャル層と同じ条件でシリコン原料ガスを導入し第2のシリコンエピタキシャル層22を10nm形成した。
(Example 2)
The
さらに、第2のシリコンエピタキシャル層22の上に酸素原子層32を堆積し、さらに第3のシリコンエピタキシャル層を堆積した上に、同条件で酸素とシリコン層を交互に4回堆積することで、酸素/シリコンエピタキシャル層が5層の組40を有するエピタキシャル層60を含むエピタキシャルウェーハ200を製造した。
Furthermore, by depositing the oxygen
最後の成長後に3μmのエピタキシャル層26の一部として、SiH2Cl2を原料として成長させた。実際のデバイスを作製する活性領域として素子の種類にもよるがたいてい1μm程度の拡散領域が形成されることがあるため、この厚さとした。
After the final growth, SiH 2 Cl 2 was grown as a part of the 3
(比較例1)
抵抗率10Ω・cmのボロンドープ、直径200mmシリコン基板を材料として、第1のエピタキシャル成長を行った。原料ガスはSiH4として550℃で成長を行った。膜厚に応じてシリコン原料ガスを流す時間を設定するが、成長レートは遅い方がよいため、0.05nm/秒とし、シリコンエピタキシャル層の厚さは10nmとした。次に酸素10L/分を 1×10−8Torrで720秒の時間だけリアクタに導入し、酸素原子層を10nm成長させた。次に、また第1のエピタキシャル層と同じ条件でシリコン原料ガスを導入し第2のエピタキシャル層を形成しようとしたが、酸素層が厚くなっており、エピタキシャル成長が出来ず、多結晶シリコンとなった。このように酸素原子層が厚いと第2のシリコンエピタキシャル層が単結晶にならないことがわかる。
(Comparative Example 1)
A first epitaxial growth was performed using a boron-doped silicon substrate having a resistivity of 10 Ω·cm and a diameter of 200 mm as a material. The source gas was SiH 4 and was grown at 550° C. Although the time for flowing the silicon source gas is set according to the film thickness, the growth rate is preferably slower, so the thickness was set to 0.05 nm/sec, and the thickness of the silicon epitaxial layer was set to 10 nm. Next, 10 L/min of oxygen was introduced into the reactor at 1×10 −8 Torr for a time of 720 seconds to grow an oxygen atomic layer to 10 nm. Next, again, the silicon source gas was introduced under the same conditions as the first epitaxial layer to form the second epitaxial layer, but the oxygen layer was thick and epitaxial growth could not be performed, resulting in polycrystalline silicon. .. Thus, it is found that the second silicon epitaxial layer does not become a single crystal when the oxygen atomic layer is thick.
(比較例2)
抵抗率10Ω・cmのボロンドープ、直径200mmのシリコン基板を材料として、第1のエピタキシャル成長を行った。原料ガスはSiH2Cl2として1100℃で成長を行った。膜厚に応じてシリコン原料ガスを流す時間を設定するが、成長レートは遅い方がよいため、0.05nm/秒とし、シリコンエピタキシャル層の厚さは10nmとした。次に酸素10L/分を1×10−8Torrで100秒の時間だけリアクタに導入し、酸素原子層を1層成長させた。次に、また第1のエピタキシャル層と同じ条件でシリコン原料ガスを導入し第2のエピタキシャル層を形成しようとしたが、原料ガスに塩素が含まれており、酸素原子層がエッチングされて消失してしまった。
(Comparative example 2)
A first epitaxial growth was performed using a boron-doped silicon substrate having a resistivity of 10 Ω·cm and a diameter of 200 mm as a material. The source gas was SiH 2 Cl 2 and the growth was performed at 1100° C. The time for flowing the silicon source gas is set according to the film thickness, but since the growth rate is preferably slow, the thickness was set to 0.05 nm/sec, and the thickness of the silicon epitaxial layer was set to 10 nm. Next, 10 L/min of oxygen was introduced into the reactor at 1×10 −8 Torr for a time of 100 seconds to grow one oxygen atomic layer. Next, again, the silicon source gas was introduced under the same conditions as the first epitaxial layer to form the second epitaxial layer. However, since the source gas contained chlorine, the oxygen atomic layer was etched and disappeared. I got it.
(実施例3)
以下のようにして、図1に示す態様のエピタキシャルウェーハ100であって、原子層として炭素原子層31をエピタキシャル層中に有するものを製造した。抵抗率10Ω・cmのボロンドープ、直径200mmのシリコン基板10を材料として、まず、第1のエピタキシャル成長を行った(シリコンエピタキシャル層21)。シリコン原料ガスはSiH4として550℃で成長を行った。膜厚に応じてシリコン原料ガスを流す時間を設定するが、成長レートは遅い方がよいため、0.05nm/秒とし、シリコンエピタキシャル層21の厚さは10nmとした。次にCH4ガス10L/分を1×10−8Torrで360秒の時間だけリアクタに導入し、炭素原子層31をおよそ2nm成長させた。次に、また第1のシリコンエピタキシャル層21と同じ条件でシリコン原料ガスを導入し第2のシリコンエピタキシャル層22の一部を10nm形成した。
(Example 3)
In the following manner, the
こののち、温度を600℃に上げて成長速度を大きくして3μmのシリコンエピタキシャル層を成長させて、エピタキシャル層50中に炭素原子層31を有するエピタキシャルウェーハ100を製造した。
After that, the temperature was raised to 600° C. to increase the growth rate to grow a silicon epitaxial layer of 3 μm, and the
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, has substantially the same configuration as the technical idea described in the scope of claims of the present invention, and has the same operational effect It is included in the technical scope of the invention.
10…シリコン基板、
21、22、23、24、25、26…シリコンエピタキシャル層、
31、32、33、34、35…(酸素等の)原子層、
40…(酸素等の)原子層とシリコンエピタキシャル層の繰り返し5組、
50、60…(酸素等の)原子層を有するエピタキシャル層、
100、200…エピタキシャルウェーハ。
10... Silicon substrate,
21, 22, 23, 24, 25, 26... Silicon epitaxial layer,
31, 32, 33, 34, 35... Atomic layer (such as oxygen),
40... 5 sets of repeating atomic layers (such as oxygen) and silicon epitaxial layers,
50, 60... Epitaxial layer having atomic layer (such as oxygen),
100, 200... Epitaxial wafer.
Claims (6)
前記エピタキシャル層中に、酸素、炭素、窒素及びスズからなる群から選ばれる1種の元素の原子からなり、厚さが5nm以下である原子層を形成する工程を有し、
前記原子層に接するエピタキシャル層の形成を、SiH4ガスを用いて行うことを特徴とするエピタキシャルウェーハの製造方法。 A method for manufacturing an epitaxial wafer in which an epitaxial layer is formed on a silicon substrate,
Wherein the epitaxial layer has oxygen, carbon, nitrogen and consists of one kind of element atom selected from the scan's or Ranaru group, the step of forming the thickness is 5nm or less atomic layers,
A method of manufacturing an epitaxial wafer, characterized in that the epitaxial layer in contact with the atomic layer is formed using SiH 4 gas.
酸素原子層を形成する場合は酸素ガスを、
炭素原子層を形成する場合はCH4ガスを、
窒素原子層を形成する場合はNH3ガスを、
スズ原子層を形成する場合はSnを含む有機金属ガスを、
用いて行うことを特徴とする請求項1から請求項5のいずれか1項に記載のエピタキシャルウェーハの製造方法。 Forming the atomic layer,
When forming an oxygen atomic layer, oxygen gas,
CH 4 gas is used to form a carbon atom layer,
When forming a nitrogen atomic layer, NH 3 gas is used .
When forming the scan's atomic layer organometallic gas containing Sn,
An epitaxial wafer manufacturing method according to any one of claims 1 to claim 5, characterized in that it had use.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017117752A JP6702268B2 (en) | 2017-06-15 | 2017-06-15 | Epitaxial wafer manufacturing method |
CN201880034863.7A CN110678964A (en) | 2017-06-15 | 2018-05-25 | Method for manufacturing epitaxial wafer |
KR1020197031426A KR102482578B1 (en) | 2017-06-15 | 2018-05-25 | Manufacturing method of epitaxial wafer |
PCT/JP2018/020091 WO2018230301A1 (en) | 2017-06-15 | 2018-05-25 | Epitaxial wafer production method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017117752A JP6702268B2 (en) | 2017-06-15 | 2017-06-15 | Epitaxial wafer manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019004050A JP2019004050A (en) | 2019-01-10 |
JP6702268B2 true JP6702268B2 (en) | 2020-05-27 |
Family
ID=64659856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017117752A Active JP6702268B2 (en) | 2017-06-15 | 2017-06-15 | Epitaxial wafer manufacturing method |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6702268B2 (en) |
KR (1) | KR102482578B1 (en) |
CN (1) | CN110678964A (en) |
WO (1) | WO2018230301A1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7247902B2 (en) * | 2020-01-10 | 2023-03-29 | 信越半導体株式会社 | Epitaxial wafer manufacturing method |
WO2022158148A1 (en) | 2021-01-25 | 2022-07-28 | 信越半導体株式会社 | Method for manufacturing epitaxial wafer |
JP7435516B2 (en) | 2021-03-22 | 2024-02-21 | 信越半導体株式会社 | Epitaxial wafer manufacturing method |
JP2024007890A (en) * | 2022-07-06 | 2024-01-19 | 信越半導体株式会社 | Manufacturing method for epitaxial wafer |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5919312A (en) * | 1982-07-23 | 1984-01-31 | Hitachi Ltd | Manufacture of semiconductor device |
JPS63291897A (en) * | 1987-05-26 | 1988-11-29 | Nec Corp | Method for growing single crystal membrane |
JPH0776150B2 (en) * | 1988-03-15 | 1995-08-16 | 日本電気株式会社 | Crystal growth method |
NL9000973A (en) * | 1990-04-24 | 1991-11-18 | Philips Nv | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE |
US5242858A (en) * | 1990-09-07 | 1993-09-07 | Canon Kabushiki Kaisha | Process for preparing semiconductor device by use of a flattening agent and diffusion |
JPH05326418A (en) * | 1992-05-15 | 1993-12-10 | Fujitsu Ltd | Manufacture of semiconductor device |
US5268582A (en) * | 1992-08-24 | 1993-12-07 | At&T Bell Laboratories | P-N junction devices with group IV element-doped group III-V compound semiconductors |
JPH09278597A (en) * | 1996-04-15 | 1997-10-28 | Matsushita Electric Ind Co Ltd | Mixed crystal semiconductor |
JP3983341B2 (en) * | 1997-04-26 | 2007-09-26 | Hoya株式会社 | Silicon carbide and method for producing silicon carbide |
JP2929004B1 (en) | 1998-06-16 | 1999-08-03 | 工業技術院長 | Semiconductor device doped with dopant and doping method thereof |
JP3467430B2 (en) * | 1999-03-17 | 2003-11-17 | 松下電器産業株式会社 | Method and apparatus for forming dielectric film |
JP3886085B2 (en) * | 1999-05-14 | 2007-02-28 | 株式会社東芝 | Manufacturing method of semiconductor epitaxial substrate |
JP3707726B2 (en) * | 2000-05-31 | 2005-10-19 | Hoya株式会社 | Silicon carbide manufacturing method, composite material manufacturing method |
JP2002083781A (en) * | 2000-09-06 | 2002-03-22 | Univ Tohoku | Semiconductor device |
KR20030082606A (en) * | 2001-02-24 | 2003-10-22 | 코닝 인코포레이티드 | Oxygen doping of silicon oxyfluoride glass |
JP3461819B2 (en) | 2001-06-14 | 2003-10-27 | 松下電器産業株式会社 | Manufacturing method of semiconductor crystal film |
KR20040054015A (en) * | 2002-12-16 | 2004-06-25 | 주식회사 실트론 | A silicon wafer and a method for increasing resistivity of silicon wafer |
JP3993830B2 (en) * | 2003-02-24 | 2007-10-17 | シャープ株式会社 | Manufacturing method of nitride-based III-V compound semiconductor and semiconductor device including the same |
JP4883547B2 (en) * | 2003-04-28 | 2012-02-22 | 住友化学株式会社 | Compound semiconductor epitaxial substrate |
US7153763B2 (en) | 2003-06-26 | 2006-12-26 | Rj Mears, Llc | Method for making a semiconductor device including band-engineered superlattice using intermediate annealing |
CA2530065C (en) | 2003-06-26 | 2011-12-20 | Rj Mears, Llc | Semiconductor device including mosfet having band-engineered superlattice |
US8372697B2 (en) * | 2006-05-08 | 2013-02-12 | University Of South Carolina | Digital oxide deposition of SiO2 layers on wafers |
JP5343371B2 (en) * | 2008-03-05 | 2013-11-13 | 株式会社Sumco | Silicon substrate and manufacturing method thereof |
CN101620991B (en) * | 2008-07-02 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | Growth of atomic layer deposition epitaxial silicon of TFT flash memory cell |
JP4333820B1 (en) * | 2009-01-19 | 2009-09-16 | 住友電気工業株式会社 | Compound semiconductor substrate |
DE102009030296B4 (en) * | 2009-06-24 | 2013-05-08 | Siltronic Ag | Process for producing an epitaxially coated silicon wafer |
CN102456551A (en) * | 2010-10-21 | 2012-05-16 | 上海华虹Nec电子有限公司 | Epitaxial growth method |
JP2013197291A (en) | 2012-03-19 | 2013-09-30 | Toshiba Corp | Deposition apparatus and deposition method |
EP2770526B1 (en) * | 2013-02-22 | 2018-10-03 | IMEC vzw | Oxygen monolayer on a semiconductor |
CN103489760B (en) * | 2013-09-06 | 2016-10-05 | 西安电子科技大学 | The method of SiC substrate homoepitaxy carbon silicon double-atomic-layer film |
-
2017
- 2017-06-15 JP JP2017117752A patent/JP6702268B2/en active Active
-
2018
- 2018-05-25 CN CN201880034863.7A patent/CN110678964A/en active Pending
- 2018-05-25 WO PCT/JP2018/020091 patent/WO2018230301A1/en active Application Filing
- 2018-05-25 KR KR1020197031426A patent/KR102482578B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20200017384A (en) | 2020-02-18 |
WO2018230301A1 (en) | 2018-12-20 |
KR102482578B1 (en) | 2022-12-29 |
JP2019004050A (en) | 2019-01-10 |
CN110678964A (en) | 2020-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI692545B (en) | Methods of forming highly p-type doped germanium tin films and structures and devices including the films | |
JP5090451B2 (en) | Method for forming carbon-containing silicon epitaxial layer | |
TWI751115B (en) | Methods of forming silicon germanium tin films | |
JP5741382B2 (en) | Thin film forming method and film forming apparatus | |
KR102654856B1 (en) | Cyclic conformal deposition/annealing/etching for SI gap filling | |
JP6702268B2 (en) | Epitaxial wafer manufacturing method | |
US7029995B2 (en) | Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy | |
JP5780981B2 (en) | Method for forming germanium thin film | |
US20140299056A1 (en) | Low temperature migration enhanced Si-Ge epitaxy with plasma assisted surface activation | |
JP5854112B2 (en) | Thin film forming method and film forming apparatus | |
JP6005361B2 (en) | Method for selective deposition of semiconductor material | |
US8102052B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
JP7231120B2 (en) | Epitaxial wafer manufacturing method | |
KR101225477B1 (en) | Method for manufacturing semiconductor device, and substrate processing apparatus | |
US8158495B2 (en) | Process for forming a silicon-based single-crystal portion | |
JPS6236632B2 (en) | ||
JPS6298747A (en) | Manufacture of semiconductor device | |
US20070254450A1 (en) | Process for forming a silicon-based single-crystal portion | |
JP3112796B2 (en) | Chemical vapor deposition method | |
CN117878138A (en) | Silicon carbide semiconductor epitaxial wafer, preparation method thereof and silicon carbide semiconductor device | |
JPS61131434A (en) | Manufacture of semiconductor device | |
JP2008235726A (en) | Manufacturing method of semiconductor multilayer film | |
KR20060007877A (en) | Method for manufacturing of semiconductor device | |
JPH065541A (en) | Manufacture of semiconductor device | |
KR20090035307A (en) | Pulse gas flow deposition method, device for the same andmanufacturing method for epitaxial wafer using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6702268 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |