JP2929004B1 - Semiconductor device doped with dopant and doping method thereof - Google Patents

Semiconductor device doped with dopant and doping method thereof

Info

Publication number
JP2929004B1
JP2929004B1 JP16867798A JP16867798A JP2929004B1 JP 2929004 B1 JP2929004 B1 JP 2929004B1 JP 16867798 A JP16867798 A JP 16867798A JP 16867798 A JP16867798 A JP 16867798A JP 2929004 B1 JP2929004 B1 JP 2929004B1
Authority
JP
Japan
Prior art keywords
semiconductor
dopant
doping
temperature
bismuth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16867798A
Other languages
Japanese (ja)
Other versions
JP2000003877A (en
Inventor
一司 三木
邦博 坂本
Original Assignee
工業技術院長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 工業技術院長 filed Critical 工業技術院長
Priority to JP16867798A priority Critical patent/JP2929004B1/en
Application granted granted Critical
Publication of JP2929004B1 publication Critical patent/JP2929004B1/en
Publication of JP2000003877A publication Critical patent/JP2000003877A/en
Expired - Lifetime legal-status Critical Current

Links

Abstract

【要約】 【課題】 本発明は、ドーパントの表面偏析を抑制し
て、原子層オーダでのプロファイル幅を持つドーピング
層を形成することを目的としている。 【解決手段】 本発明の半導体装置は、シリコン基板5
上にドーパントであるビスマスを蒸着すると共にビスマ
スの蒸発温度近傍の温度にシリコン基板5を加熱するこ
とにより、シリコン基板5表面にビスマス細線1を埋め
込み形成する。その後、シリコン基板5をエピタキシャ
ル成長可能な温度にしてビスマスを蒸着したシリコン基
板上に半導体結晶層をエピタキシャル成長させる。
An object of the present invention is to form a doping layer having a profile width on the order of an atomic layer while suppressing surface segregation of a dopant. A semiconductor device according to the present invention includes a silicon substrate (5).
Bismuth as a dopant is vapor-deposited thereon, and the silicon substrate 5 is heated to a temperature near the evaporation temperature of bismuth, whereby the bismuth thin wires 1 are buried and formed on the surface of the silicon substrate 5. Thereafter, a semiconductor crystal layer is epitaxially grown on the silicon substrate on which bismuth is deposited by setting the temperature of the silicon substrate 5 to a temperature at which epitaxial growth is possible.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明は、原子層オーダでのプロ
ファイル幅を持つドーピング層を設けた半導体装置及び
そのドーピング方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device provided with a doping layer having a profile width on the order of an atomic layer and a doping method therefor.
【0002】[0002]
【従来の技術】半導体装置のドーピング技術は、半導体
装置作製として欠かせないものである。このドーピング
の一手法としてδドーピング技術が知られているが、高
移動度トランジスタの動作速度を上げる有効な手法とし
て使われている。ヘテロ界面近傍に原子層レベルのドー
ピング層を設けると、ドーパントによる合金散乱を回避
して界面近傍にキャリアの注入が可能になる。図11に
シリコン中にボロン層をδドーピングする従来技術を示
す。シリコン基板5にボロンを約一原子層吸着させてボ
ロン吸着層6を堆積する(b)。次に室温近傍でアモル
ファス状態のシリコン7を堆積する(c)。その後50
0℃程度に昇温して放置しておくとアモルファスシリコ
ン層7が固相エピタキシャル成長し下地基板シリコンに
整合した結晶シリコン層8に変わっていく(d)。ボロ
ン層は挟まれた状態で凍結されて原子層レベルのドーピ
ング層であるδドーピング層が形成される事になる。
2. Description of the Related Art A semiconductor device doping technique is indispensable for manufacturing a semiconductor device. Although a δ doping technique is known as one of the doping techniques, it is used as an effective technique for increasing the operation speed of a high mobility transistor. When a doping layer at the atomic layer level is provided in the vicinity of the hetero interface, it is possible to prevent the scattering of the alloy due to the dopant and to inject carriers near the interface. FIG. 11 shows a conventional technique of doping a boron layer with δ in silicon. About one atomic layer of boron is adsorbed on the silicon substrate 5 to deposit a boron adsorption layer 6 (b). Next, amorphous silicon 7 is deposited near room temperature (c). Then 50
If the temperature is raised to about 0 ° C. and the semiconductor substrate is left to stand, the amorphous silicon layer 7 is grown by solid phase epitaxial growth and is transformed into a crystalline silicon layer 8 which matches the underlying substrate silicon (d). The boron layer is frozen while being sandwiched to form a δ-doping layer which is a doping layer at the atomic layer level.
【0003】これ以外に特定の深さにドーピング層を作
製する技術としてイオン打ち込み技術があり、この場合
は打ち込みイオンの加速エネルギーとイオンの質量によ
って打ち込み深さとドーピングプロファイルが自動的に
決まる。
Another technique for forming a doping layer at a specific depth is an ion implantation technique. In this case, the implantation depth and the doping profile are automatically determined by the acceleration energy of the implanted ions and the mass of the ions.
【0004】[0004]
【発明が解決しようとする課題】特定深さにドーピング
を行う上述二つは何れも理想的な手法とは言えない。δ
ドーピング法の問題点は固相エピタキシー中にドーピン
グプロファイルがシリコン固相エピタキシー中に広がる
事である。またプロセスに要する手間と時間が長い。固
相エピタキシーに要する時間は積層するアモルファス層
7の厚さにも依存するが時間オーダである。またイオン
打ち込み技術は、装置が高価な上に打ち込みイオンの加
速エネルギーとイオンの質量によって打ち込み深さとド
ーピングプロファイルが決まり、更に打ち込み時に生じ
る格子損傷を修復するためのアニールが必要となる。
Neither of the above two methods of doping to a specific depth is an ideal method. δ
The problem with the doping method is that the doping profile spreads during solid phase epitaxy during silicon solid phase epitaxy. In addition, the labor and time required for the process are long. The time required for solid phase epitaxy depends on the thickness of the amorphous layer 7 to be laminated, but is of the order of time. In addition, the ion implantation technique requires an expensive apparatus, the implantation energy and the ion mass determine the implantation depth and doping profile, and further requires annealing for repairing lattice damage caused during implantation.
【0005】上述した問題点は、ドーピング元素を半導
体表面に吸着する際の再配列構造を利用する新しいドー
ピング構造の考案によって解決が可能である。局所的に
ドーピングを行う技術は、とりわけシリコン等IV族半導
体で難しく、ドーパントとなるIII族あるいはV族元素
は、ドーパントとして半導体中に残らず、大半は表面偏
析する。現在まで報告されているドーパントがシリコン
表面で形成する再配列構造はIII族あるいはV族それぞれ
で類似の構造になっている。こういった再配列構造は表
面偏析と密接な関係があると推測できる。そこでドーパ
ントがとりうる再配列構造を多様にできれば表面偏析し
にくい構造が見つかる可能性が出てくる。
The above problems can be solved by devising a new doping structure utilizing a rearrangement structure when a doping element is adsorbed on a semiconductor surface. The technique of performing local doping is particularly difficult for a group IV semiconductor such as silicon, and a group III or group V element serving as a dopant does not remain in the semiconductor as a dopant, and most of the surface segregates. The rearrangement structure formed on the silicon surface by the dopant reported to date is similar to the group III or V group. It can be inferred that such a rearrangement structure has a close relationship with surface segregation. Therefore, if the rearrangement structure that can be taken by the dopant can be diversified, there is a possibility that a structure hardly segregated on the surface may be found.
【0006】実際に再配列構造を多様にする方法を考え
ると、従来調べられてきた温度とドーパント吸着量を関
数とする手法には限界がある。応力等を外部から加えた
り、水素等ドーパント以外の元素の援用、蒸発温度近辺
等非平衡状態の利用などを行う必要がある。実際蒸発温
度近辺でドーパントが新再配列構造を形成する事が実証
でき、従来知られていた再配列構造とは違って表面偏析
が抑制できる事が分かった。本発明は、上記のような実
情に鑑み、新たなる原理に従い、上記実施例の持ってい
た欠点を全て解消しうる、原子層ドーピング構造を提供
せんとするものである。
[0006] Considering a method of actually diversifying the rearranged structure, there is a limit to a method that has been conventionally studied and uses a function of the temperature and the amount of adsorbed dopant. It is necessary to apply stress or the like from the outside, use elements other than dopants such as hydrogen, and use a non-equilibrium state near the evaporation temperature. Actually, it was demonstrated that the dopant forms a new rearrangement structure near the evaporation temperature, and it was found that the surface segregation can be suppressed unlike the conventionally known rearrangement structure. The present invention has been made in view of the above circumstances, and has as its object to provide an atomic layer doping structure that can solve all the disadvantages of the above-described embodiment according to a new principle.
【0007】また、この手法と適切な高温処理を組み合
わせれば、ドーピングプロファイルを思い通りに設計す
る事が可能になる。例えば従来のように均一な熱拡散手
法で作製する手法では、シリコンMOSトランジスタの
閾値電圧のばらつきが大きくなりドーピング技術が使え
なくなる可能性が出ている。この手法では熱拡散により
均一なドーピングプロファイルが想定されている。これ
に対して本発明の手法ではドーピングプロファイルが任
意に設計でき、プロファイルを最適設計する事によって
閾値電圧のばらつきを抑える事ができる(竹内等、応用
物理学会シリコンテクノロジー研究会No.1ページ4
5、参照)。
Further, by combining this technique with an appropriate high-temperature treatment, it becomes possible to design a doping profile as desired. For example, in a conventional method of manufacturing using a uniform thermal diffusion method, there is a possibility that the variation in the threshold voltage of the silicon MOS transistor becomes large and the doping technique cannot be used. In this method, a uniform doping profile is assumed by thermal diffusion. On the other hand, in the method of the present invention, the doping profile can be arbitrarily designed, and the variation of the threshold voltage can be suppressed by designing the profile optimally (Takeuchi et al., Japan Society of Applied Physics, Silicon Technology Research Group No. 1 page 4
5, see).
【0008】[0008]
【課題を解決するための手段】本発明の半導体装置は、
かかる課題を解決するために、該半導体基板上にドーパ
ントを蒸着すると共にドーパントの蒸発温度近傍の温度
に半導体基板を加熱することにより、半導体基板表面に
埋め込み形成されたドーパントの細線構造と、半導体基
板をエピタキシャル成長可能な温度にして前記ドーパン
トを蒸着した半導体基板上にエピタキシャル成長させた
半導体結晶層と、から成ることを特徴としている。
According to the present invention, there is provided a semiconductor device comprising:
In order to solve such a problem, by depositing a dopant on the semiconductor substrate and heating the semiconductor substrate to a temperature near the evaporation temperature of the dopant, a thin wire structure of the dopant embedded in the surface of the semiconductor substrate, And a semiconductor crystal layer epitaxially grown on a semiconductor substrate on which the dopant is vapor-deposited at a temperature at which epitaxial growth is possible.
【0009】また、本発明の半導体装置のドーピング方
法は、該半導体基板上にドーパントを蒸着し、その後、
又は同時に、ドーパントの蒸発温度近傍の温度に半導体
基板を加熱し、次に、半導体基板をエピタキシャル成長
可能な温度にして、前記ドーパントを蒸着した半導体基
板上に半導体結晶層をエピタキシャル成長させた、こと
を特徴としている。本発明は、このような構成により、
ドーパントの表面偏析を抑制して、原子層オーダでのプ
ロファイル幅を持つドーピング層を形成することができ
る。
Further, in the method for doping a semiconductor device according to the present invention, a dopant is vapor-deposited on the semiconductor substrate.
Alternatively, simultaneously, the semiconductor substrate is heated to a temperature near the evaporation temperature of the dopant, and then the semiconductor substrate is heated to a temperature at which epitaxial growth is possible, and a semiconductor crystal layer is epitaxially grown on the semiconductor substrate on which the dopant is deposited. And The present invention, by such a configuration,
It is possible to form a doping layer having a profile width on the order of an atomic layer by suppressing surface segregation of the dopant.
【0010】[0010]
【実施の形態】図1は、本発明の第1の実施の形態を示
す原理構成図である。シリコン基板表面テラスにドーパ
ント材料であるビスマスの埋め込み構造を図1(a)に
示すように作成でき、さらにシリコン結晶を直接積層す
る事により図1(b)に示すように完全に埋め込む事が
可能できる。このように埋め込んだビスマス細線はシリ
コンに比べて過剰な電子を持っているためドーピング層
として用いる事ができる。ビスマス細線はシリコン(0
01)基板上にビスマスを図2に示す手順に従って蒸着
を行うと作成できる。基板温度T1はビスマスの蒸発温
度近傍の温度を選び、基板温度T2はシリコンのエピタ
キシャル成長が可能な温度範囲内で基板温度T1より低
く設定する。この実施例ではT1は500℃、T2は4
00℃に設定した。ビスマス等の蒸着方法に制限が無い
が、図3のようにシリコン基板等の基板結晶12を加熱
するための手段としてヒータ11等が設けられ、この基
板等が排気装置13によって排気された真空室10に設
置され、この基板結晶12に対してシリコン等半導体材
料が蒸着できる原料供給装置14aとビスマス等ドーパ
ントが蒸着できる原料供給装置14bが設けられている
ような装置であれば良い。
FIG. 1 is a block diagram showing the principle of a first embodiment of the present invention. A buried structure of bismuth, a dopant material, can be created on the surface terrace of the silicon substrate as shown in FIG. 1 (a), and it can be completely buried as shown in FIG. 1 (b) by directly laminating silicon crystals. it can. The bismuth thin wire buried in this way has an excessive number of electrons compared to silicon and can be used as a doping layer. The bismuth wire is silicon (0
01) Bismuth can be formed on a substrate by vapor deposition according to the procedure shown in FIG. The substrate temperature T1 is set to a temperature near the bismuth evaporation temperature, and the substrate temperature T2 is set lower than the substrate temperature T1 within a temperature range where silicon can be epitaxially grown. In this example, T1 is 500 ° C., T2 is 4
It was set to 00 ° C. Although there is no limitation on the method of depositing bismuth or the like, a heater 11 or the like is provided as a means for heating a substrate crystal 12 such as a silicon substrate as shown in FIG. It is sufficient if the apparatus is provided with a raw material supply device 14a that can be deposited on the substrate crystal 12 to deposit a semiconductor material such as silicon and a raw material supply device 14b that can deposit a dopant such as bismuth.
【0011】ビスマスがシリコン(001)表面に吸着
すると、あたかもシリコンの様にダイマー構造を基板上
に作り(2xn)構造と呼ばれる再配列構造になる。こ
の表面上のビスマスは煩雑に基板最上面シリコンと置換
しているが、ビスマス蒸発温度近傍では細線構造を安定
な再配列構造とし形成する。(2xn)構造ビスマスに
比べてビスマス細線の蒸発エネルギーは高く、結果とし
て(2xn)構造ビスマスが蒸発してもビスマス細線構
造は表面に残る。図4の走査型トンネル顕微鏡像で観察
されるようなビスマスの細線構造Lがシリコン基板上に
形成されて、蒸発温度近傍であっても残る。この細線構
造は図1(a)に示すようにシリコン基板表面テラス内
に埋め込まれた構造が特徴である。この特徴のため図1
(b)のように上部にシリコン結晶を成長しても表面偏
析せずに細線構造が発生したままの状態で残る。
When bismuth is adsorbed on the silicon (001) surface, a dimer structure is formed on the substrate as if it were silicon, resulting in a rearranged structure called a (2 × n) structure. The bismuth on this surface is replaced with the silicon on the uppermost surface of the substrate, but the thin wire structure is formed as a stable rearrangement structure near the bismuth evaporation temperature. The evaporation energy of the bismuth thin wire is higher than that of the (2 × n) structure bismuth, and as a result, even if the (2 × n) structure bismuth evaporates, the bismuth thin wire structure remains on the surface. A thin line structure L of bismuth as observed in the scanning tunneling microscope image of FIG. 4 is formed on the silicon substrate and remains even near the evaporation temperature. This thin line structure is characterized by a structure embedded in a surface terrace of a silicon substrate as shown in FIG. Because of this feature, FIG.
Even if a silicon crystal is grown on the upper portion as shown in FIG. 3B, the fine wire structure remains without generating surface segregation.
【0012】細線構造は電子線回折装置により、図6に
示す1/4楕円状の電子線回折像d1で確認が可能で、
該回折像の輝度からビスマス細線の濃度を見積もる事も
可能である。このようにビスマス細線を形成させた後、
図2に示す手順の内、基板温度T2でシリコンを成長さ
せる事によって図1(b)のようにビスマス細線を埋め
込むことができる。図7に作製した試料の断面を示す。
シリコン(001)基板30に、ビスマス細線による原
子層ドーピング層界面bを挟んで、シリコン結晶成長層
31がある。この試料のビスマス濃度分布を2次イオン
質量分光法により調べたのが図5である。界面bに相当
する位置に顕著なピークPb6×1014/平方cmが認められ
る。これはビスマス細線が残って実現できている原子層
ドーピング層である。幅は2次イオン質量分光法の分解
能によるものである。電子線回折による観察では図6に
示すような電子線回折像はシリコン約1原子層の成長で
急激に消滅しており、ほぼ完全な状態でビスマス細線が
残っていると考えて良い。
The thin wire structure can be confirmed by a 1/4 elliptical electron beam diffraction image d1 shown in FIG.
It is also possible to estimate the density of the bismuth thin line from the luminance of the diffraction image. After forming the bismuth thin wire in this way,
By growing silicon at the substrate temperature T2 in the procedure shown in FIG. 2, bismuth thin wires can be embedded as shown in FIG. 1B. FIG. 7 shows a cross section of the manufactured sample.
On a silicon (001) substrate 30, there is a silicon crystal growth layer 31 with an atomic layer doping layer interface b of bismuth thin wires interposed therebetween. FIG. 5 shows the bismuth concentration distribution of this sample measured by secondary ion mass spectroscopy. A remarkable peak Pb6 × 10 14 / cm 2 is recognized at a position corresponding to the interface b. This is an atomic layer doping layer in which bismuth thin wires remain. The width is due to the resolution of secondary ion mass spectroscopy. In observation by electron beam diffraction, the electron diffraction image as shown in FIG. 6 rapidly disappears due to the growth of about one atomic layer of silicon, and it can be considered that a bismuth thin wire remains almost completely.
【0013】このシリコン積層時に、ビスマス蒸着を止
めても良いが成長し続けても問題は無い。ビスマス細線
を形成していないビスマスはシリコン結晶層成長中表面
に偏析し続けて、シリコン基板内には残留しない(参
考:結晶成長方法 特公平7−93274号公報)から
である。埋め込まれたビスマス細線以外のビスマスが完
全に表面へ偏析しドーピング層形成に影響を全く与えな
い事を確認するために、図2に従った原子層ドーピング
後ビスマス蒸着を止めてから、更に室温でシリコン層を
積層した。図7に示す試料構造の最上層がこれに当た
る。表面偏析したビスマスが凍結されて挟み込まれた界
面aに相当する位置に、図5に示す2次イオン質量分光
プロファイルにピークPaが見られ、その積分強度6×1
013/平方cmである。この積分強度はビスマスの1原子層
6.8×1014/平方cmにほぼ相当する。このようにビスマス
細線を形成しないビスマスは完全に表面偏析してしまう
ので、ビスマス蒸着を細線構造を作製する時に止めても
止めなくても全く影響が無い。ビスマスを本実施例同様
に細線構造を利用した原子層ドーピングは、シリコンと
同じIV族半導体であるゲルマニウム及びスズに適用可能
である。この例では、半導体基板をシリコンとし、ドー
パントをビスマスとして例を述べた。しかし本発明は、
IV族半導体に限らず全ての半導体基板、ビスマスに限ら
ず非平衡で特異な表面構造を形成できるものであれば適
用可能なものである。
At the time of this silicon lamination, the deposition of bismuth may be stopped, but there is no problem if the growth continues. This is because the bismuth without forming the bismuth thin wire continues to segregate on the surface during the growth of the silicon crystal layer and does not remain in the silicon substrate (Reference: Japanese Patent Publication No. Hei 7-93274). In order to confirm that the bismuth other than the embedded bismuth thin wire completely segregates to the surface and does not affect the formation of the doping layer, after the atomic layer doping according to FIG. A silicon layer was laminated. This is the uppermost layer of the sample structure shown in FIG. At a position corresponding to the interface a where the surface-segregated bismuth was frozen and sandwiched, a peak Pa was observed in the secondary ion mass spectrometry profile shown in FIG.
0 13 / square cm. This integrated intensity is one atomic layer of bismuth
It is approximately equivalent to 6.8 × 10 14 / cm 2. As described above, bismuth that does not form a bismuth thin wire completely segregates on the surface, and therefore, there is no effect whether bismuth deposition is stopped or not when a thin wire structure is formed. Atomic layer doping of bismuth using a fine wire structure as in this embodiment can be applied to germanium and tin, which are the same group IV semiconductors as silicon. In this example, an example has been described in which the semiconductor substrate is silicon and the dopant is bismuth. However, the present invention
The present invention is applicable not only to the group IV semiconductors but also to all semiconductor substrates and not only to bismuth but also to any substrate capable of forming a non-equilibrium and unique surface structure.
【0014】図示しないが、本実施の形態ではビスマス
脱離温度近傍でビスマス蒸着を行っている作業を更に二
つに分離する事も可能である。この場合基板表面へのビ
スマス蒸着をビスマス脱離温度より低い温度で行う。こ
の利点はビスマスの蒸着を容易に行える事にある。蒸着
完了後、基板温度をビスマス脱離温度近傍に昇温すると
前述のようにビスマス細線構造を作製できる。この後の
実施形態は全く同じである。
Although not shown, in the present embodiment, the operation of performing the bismuth deposition near the bismuth desorption temperature can be further divided into two. In this case, the bismuth deposition on the substrate surface is performed at a temperature lower than the bismuth desorption temperature. The advantage is that bismuth can be easily deposited. After the deposition is completed, the substrate temperature is raised to a temperature close to the bismuth desorption temperature, whereby the bismuth thin wire structure can be manufactured as described above. The subsequent embodiments are exactly the same.
【0015】図8〜図10は、第2の実施の形態を示し
ている。この構成で前述の例と異なる点は、原子層ドー
ピングを繰り返し行っている点である。1原子層のドー
パント量では不十分な場合に繰り返しにより所望量を達
成したり、かなりの厚みに亙ってある濃度のドーピング
を実現したい場合には有効な手段となる。この例では図
8に示すように、第1の実施の形態と同様T1をビスマ
ス蒸着温度近傍(500℃)に固定する一方、シリコン
の結晶成長温度はT2(400℃)、T3(407
℃)、T4(450℃)の三温度に設定した。図9に作
製した試料の断面を示すが、界面a1から界面a6まで
の個々の層は第1の実施の形態と全く同じものである。
界面a7、界面a8、界面a9は、シリコン結晶成長時
の基板温度がT4,T1,T3に設定されている。この
試料のビスマス濃度分布を2次イオン質量分光法により
調べたのが図10である。ピークPa1からピークPa
6までは第1の実施の形態と全く同じピークが出てい
る。しかしピークPa7からピークPa9についてはピ
ーク強度が弱かったり消滅している。
FIGS. 8 to 10 show a second embodiment. This configuration differs from the above-described example in that atomic layer doping is repeatedly performed. It is an effective means to achieve a desired amount by repetition when the amount of dopant in one atomic layer is insufficient, or to achieve a certain concentration of doping over a considerable thickness. In this example, as shown in FIG. 8, as in the first embodiment, T1 is fixed near the bismuth deposition temperature (500 ° C.), while the crystal growth temperatures of silicon are T2 (400 ° C.) and T3 (407).
° C) and T4 (450 ° C). FIG. 9 shows a cross section of the manufactured sample. The individual layers from the interface a1 to the interface a6 are exactly the same as those in the first embodiment.
At the interface a7, interface a8, and interface a9, the substrate temperatures during the silicon crystal growth are set to T4, T1, and T3. FIG. 10 shows the bismuth concentration distribution of this sample measured by secondary ion mass spectroscopy. From peak Pa1 to peak Pa
Up to 6, the same peak as in the first embodiment appears. However, from the peak Pa7 to the peak Pa9, the peak intensity is weak or disappears.
【0016】以上の事からドーピング技術としては重要
な事が2点分かる。一点は本発明では複数のドーピング
を繰り返す事が温度変更制御のみで簡単に実現できる事
である。この点は従来手法であるδドーピング法及びイ
オン打ち込み技術では一回のドーピングを行う事だけで
も容易ならない手順を要しているのと対称的である。ま
た任意のドーピング分布を実現できる事も重要である。
この手法によって分布を制御すれば、従来問題になって
いた微細デバイスにおけるドーパントの統計揺らぎを抑
える事も可能である。もう一点の重要な事は、1回のド
ーピングで実現できる量は9×1013/平方cmが最大で、5
00℃の成長温度で実質的にゼロとなる。図示しない
が、繰り返しドーピングしたドーパント分布は高温処理
によって広げる事ができる。図10にあるピークPa1
からピークPa6までのビスマスの積分量は5.4×1014/
平方cmであるが熱処理によりピーク形状が出ないような
平坦な分布にする事が可能で、その際4×1019/立方cmの
ドーピング濃度になる。図示しないが、本実施の形態で
途中の温度変更をせずに行った場合、つまり第一の実施
の形態と同様T1をビスマス蒸着温度近傍(500℃)
に固定する一方、シリコンの結晶成長温度をT2(40
0℃)に設定して20nmのシリコンエピタキシャル層
を成長する事を10回繰り返した結果、7×10-2Ωc
m、ホール係数32 cm2/Vsが得られ、実際に本出
願で作製した原子層ドーピング層がドーピング層として
効いている事が分かった。
From the above, two important points can be understood as a doping technique. One point is that in the present invention, repetition of a plurality of dopings can be easily realized only by temperature change control. This point is symmetrical to the conventional methods such as the δ doping method and the ion implantation technique, which require a procedure that is not easy even by performing only one doping. It is also important that an arbitrary doping distribution can be realized.
If the distribution is controlled by this method, it is possible to suppress the statistical fluctuation of the dopant in the fine device, which has been a problem in the past. Another important point is that the maximum amount that can be achieved by one doping is 9 × 10 13 / cm 2,
It becomes substantially zero at a growth temperature of 00 ° C. Although not shown, the repeatedly doped dopant distribution can be widened by high-temperature treatment. Peak Pa1 in FIG.
From the peak to the peak Pa6 is 5.4 × 10 14 /
Although it is square cm, it is possible to obtain a flat distribution such that a peak shape does not appear by heat treatment, and at this time, the doping concentration becomes 4 × 10 19 / cubic cm. Although not shown, when the temperature is changed without changing the temperature in the present embodiment, that is, as in the first embodiment, T1 is set near the bismuth deposition temperature (500 ° C.).
While the silicon crystal growth temperature is set to T2 (40
(0 ° C.) and growing a 20-nm silicon epitaxial layer 10 times, resulting in 7 × 10 −2 Ωc
m and a Hall coefficient of 32 cm 2 / Vs were obtained, and it was found that the atomic layer doping layer actually manufactured in the present application was effective as a doping layer.
【0017】[0017]
【発明の効果】本発明は、ドーパントの蒸発温度近傍の
温度に半導体基板を加熱すると共に該半導体基板上にド
ーパントを蒸着することによりドーパントの細線構造を
埋め込み形成し、かつ半導体基板をエピタキシャル成長
可能な温度にして半導体基板上に半導体結晶層をエピタ
キシャル成長させたことにより、ドーパントの表面偏析
を抑制して、イオン注入装置等高価な装置を用いる事無
く、通常の結晶成長装置を用いて余分なプロセス時間を
費やす必要も無く、原子層オーダでのプロファイル幅を
持つドーピング層を形成することができる。
According to the present invention, the semiconductor substrate is heated to a temperature close to the evaporation temperature of the dopant and the dopant is vapor-deposited on the semiconductor substrate to embed the thin wire structure of the dopant and to epitaxially grow the semiconductor substrate. Suppressing the surface segregation of the dopant by epitaxially growing a semiconductor crystal layer on a semiconductor substrate at a temperature, and using a normal crystal growth apparatus without using an expensive apparatus such as an ion implantation apparatus, requires extra process time. , And a doping layer having a profile width on the order of an atomic layer can be formed.
【0018】また、本発明は複数のドーピングを繰り返
す事が温度変更制御のみで簡単に実現できると共に、任
意のドーピング分布を実現することができる。さらに、
本発明は、このように原子層オーダで行ったドーピング
構造に高温処理を付加する事によりドーピング分布を所
望の幅まで広げることができる。
In the present invention, repetition of a plurality of dopings can be easily realized only by temperature change control, and an arbitrary doping distribution can be realized. further,
According to the present invention, the doping distribution can be expanded to a desired width by adding a high-temperature treatment to the doping structure performed in the atomic layer order.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の第1の実施の形態を示す原理構成図で
ある。
FIG. 1 is a principle configuration diagram showing a first embodiment of the present invention.
【図2】本発明の第1の実施の形態の手順図である。FIG. 2 is a flowchart of the first embodiment of the present invention.
【図3】本発明の半導体装置を製造する装置の一例を示
す図である。
FIG. 3 is a diagram showing an example of an apparatus for manufacturing a semiconductor device of the present invention.
【図4】本発明の第1の実施の形態で生じるビスマスの
表面構造の走査型トンネル顕微鏡像を例示している。
FIG. 4 illustrates a scanning tunneling microscope image of the surface structure of bismuth generated in the first embodiment of the present invention.
【図5】本発明の第1の実施の形態で作製した試料の二
次イオン質量分光プロファイルである。
FIG. 5 is a secondary ion mass spectrometry profile of a sample manufactured according to the first embodiment of the present invention.
【図6】本発明の第1の実施の形態で生じるビスマスの
表面構造の電子線回折パターンを例示している。
FIG. 6 illustrates an electron diffraction pattern of a surface structure of bismuth generated in the first embodiment of the present invention.
【図7】本発明の第1の実施の形態で作製した試料の断
面図である。
FIG. 7 is a cross-sectional view of a sample manufactured according to the first embodiment of the present invention.
【図8】本発明の第2の実施の形態を例示する手順図で
ある。
FIG. 8 is a procedure diagram illustrating a second embodiment of the present invention.
【図9】本発明の第2の実施の形態で作製した試料の断
面図である。
FIG. 9 is a cross-sectional view of a sample manufactured according to the second embodiment of the present invention.
【図10】本発明第2の実施の形態で作製した試料の二
次イオン質量分光プロファイルである。
FIG. 10 is a secondary ion mass spectrometry profile of a sample manufactured in the second embodiment of the present invention.
【図11】従来技術のドーピングを説明するための図で
ある。
FIG. 11 is a diagram for explaining doping of the related art.
【符号の説明】[Explanation of symbols]
1: 結晶成長装置 10: 真空室 11: ヒータ 12: 基板結晶 13: 排気装置 14a: 原料供給装置 14b: 原料供給装置 30: シリコン(001)基板 31: 結晶成長層 31〜39:結晶成長層 1: Crystal growth device 10: Vacuum chamber 11: Heater 12: Substrate crystal 13: Exhaust device 14a: Material supply device 14b: Material supply device 30: Silicon (001) substrate 31: Crystal growth layer 31-39: Crystal growth layer
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/205 H01L 21/203 H01L 21/20 Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) H01L 21/205 H01L 21/203 H01L 21/20

Claims (13)

    (57)【特許請求の範囲】(57) [Claims]
  1. 【請求項1】 半導体基板上にドーパントを蒸着すると
    共に前記ドーパントの蒸発温度近傍の温度に前記半導体
    基板を加熱することにより、前記半導体基板表面に埋め
    込み形成された前記ドーパントの細線構造と、前記半導
    体基板をエピタキシャル成長可能で前記ドーパントの
    蒸発温度よりも低い温度にして、前記ドーパントの細線
    構造が形成された前記半導体基板上にエピタキシャル成
    長させた半導体結晶層とから成ることを特徴とする半導
    体装置。
    1. A thin wire structure of the dopant buried in the surface of the semiconductor substrate by depositing a dopant on the semiconductor substrate and heating the semiconductor substrate to a temperature near the evaporation temperature of the dopant; the board of the dopant can be epitaxially grown
    The temperature is lower than the evaporation temperature, and the fine wire of the dopant is used.
    A semiconductor crystal layer epitaxially grown on the semiconductor substrate having a structure formed thereon .
  2. 【請求項2】 前記エピタキシャル成長させた半導体結
    晶層の表面内に前記ドーパントの細線構造と同様にして
    埋め込み成長させた第2の細線構造と、前記エピタキシ
    ャル成長させた半導体結晶層と同様にエピタキシャル成
    長させた第2の半導体結晶層との組み合わせを1乃至複
    数形成したことを特徴とする請求項1に記載の半導体装
    置。
    2. A second fine wire structure buried in the surface of the epitaxially grown semiconductor crystal layer in the same manner as the fine wire structure of the dopant, and a second fine wire structure formed in the same manner as the epitaxially grown semiconductor crystal layer. 2. The semiconductor device according to claim 1, wherein one or a plurality of combinations with two semiconductor crystal layers are formed.
  3. 【請求項3】 複数の細線構造及び半導体結晶層を有す
    る前記半導体基板は、高温処理して、ドーピング分布の
    幅を広くしたことを特徴とする請求項2に記載の半導体
    装置。
    3. The semiconductor device according to claim 2, wherein said semiconductor substrate having a plurality of fine wire structures and a semiconductor crystal layer is subjected to a high temperature treatment to widen a doping distribution width.
  4. 【請求項4】 前記半導体結晶層がIV族半導体から成る
    ことを特徴とする請求項1〜請求項3のいずれかに記載
    の半導体装置。
    4. The semiconductor device according to claim 1, wherein said semiconductor crystal layer is made of a group IV semiconductor.
  5. 【請求項5】 前記IV族半導体がシリコンであることを
    特徴とする請求項4に記載の半導体装置。
    5. The semiconductor device according to claim 4, wherein said group IV semiconductor is silicon.
  6. 【請求項6】 前記ドーパントがビスマスであることを
    特徴とする請求項1〜請求項5のいずれかに記載の半導
    体装置。
    6. The semiconductor device according to claim 1, wherein said dopant is bismuth.
  7. 【請求項7】 ドーパントの蒸発温度近傍の温度に半導
    体基板を加熱すると共に、該半導体基板上にドーパント
    を蒸着して、前記半導体基板表面に前記ドーパントの細
    線構造を埋め込み形成し、 次に、半導体基板をエピタキシャル成長可能で前記ド
    ーパントの蒸発温度よりも低い温度にして、前記ドーパ
    ントの細線構造が形成された前記半導体基板上に半導体
    結晶層をエピタキシャル成長させた、 ことを特徴とする半導体装置のドーピング方法。
    7. A method for heating a semiconductor substrate to a temperature near an evaporation temperature of a dopant, depositing a dopant on the semiconductor substrate, and depositing the dopant on the surface of the semiconductor substrate.
    The line structures embedded form, then the de can the semiconductor substrate is epitaxially grown
    A doping method for a semiconductor device, wherein a semiconductor crystal layer is epitaxially grown on the semiconductor substrate on which the fine wire structure of the dopant is formed at a temperature lower than the evaporation temperature of the dopant .
  8. 【請求項8】 半導体基板上にドーパントを蒸着した
    後、ドーパントの蒸発温度近傍の温度に半導体基板を加
    熱して、前記半導体基板表面に前記ドーパントの細線構
    造を埋め込み形成し、 次に、半導体基板をエピタキシャル成長可能で前記ド
    ーパントの蒸発温度よりも低い温度にして、前記ドーパ
    ントの細線構造が形成された前記半導体基板上に半導体
    結晶層をエピタキシャル成長させた、 ことを特徴とする半導体装置のドーピング方法。
    8. After the dopant is vapor-deposited on the semiconductor substrate, the semiconductor substrate is heated to a temperature near the evaporation temperature of the dopant to form a fine wire structure of the dopant on the surface of the semiconductor substrate.
    Concrete was buried, then can the semiconductor substrate is epitaxially grown the de
    A doping method for a semiconductor device, wherein a semiconductor crystal layer is epitaxially grown on the semiconductor substrate on which the fine wire structure of the dopant is formed at a temperature lower than the evaporation temperature of the dopant .
  9. 【請求項9】 前記エピタキシャル成長させた半導体結
    晶層上に、前記ドーパントの蒸着と同様に行った第2の
    蒸着と、前記エピタキシャル成長させた半導体結晶層と
    同様にエピタキシャル成長させた第2の半導体結晶層と
    の組み合わせを1乃至複数形成したことを特徴とする請
    求項7又は8に記載の半導体装置のドーピング方法。
    9. A second vapor deposition performed in the same manner as the vapor deposition of the dopant on the epitaxially grown semiconductor crystal layer, and a second semiconductor crystal layer epitaxially grown in the same manner as the epitaxially grown semiconductor crystal layer. 9. The method for doping a semiconductor device according to claim 7 , wherein one or a plurality of combinations are formed.
  10. 【請求項10】 複数の細線構造及び半導体結晶層を有
    する前記半導体基板は、高温処理して、ドーピング分布
    の幅を広くしたことを特徴とする請求項9に記載の半導
    体装置のドーピング方法。
    10. The method for doping a semiconductor device according to claim 9, wherein the semiconductor substrate having a plurality of fine wire structures and a semiconductor crystal layer is subjected to a high temperature treatment to widen a width of a doping distribution.
  11. 【請求項11】 前記半導体結晶層がIV族半導体から成
    ることを特徴とする請求項〜請求項10のいずれかに
    記載の半導体装置のドーピング方法。
    11. A method of doping a semiconductor device according to any one of claims 7 to claim 10, wherein the semiconductor crystal layer is characterized by comprising a group IV semiconductor.
  12. 【請求項12】 前記IV族半導体がシリコンであること
    を特徴とする請求項11に記載の半導体装置のドーピン
    グ方法。
    12. The method according to claim 11 , wherein the group IV semiconductor is silicon.
  13. 【請求項13】 前記ドーパントがビスマスであること
    を特徴とする請求項〜請求項12のいずれかに記載の
    半導体装置のドーピング方法。
    13. The method of doping a semiconductor device according to any one of claims 7 to claim 12, wherein the dopant is bismuth.
JP16867798A 1998-06-16 1998-06-16 Semiconductor device doped with dopant and doping method thereof Expired - Lifetime JP2929004B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16867798A JP2929004B1 (en) 1998-06-16 1998-06-16 Semiconductor device doped with dopant and doping method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16867798A JP2929004B1 (en) 1998-06-16 1998-06-16 Semiconductor device doped with dopant and doping method thereof

Publications (2)

Publication Number Publication Date
JP2929004B1 true JP2929004B1 (en) 1999-08-03
JP2000003877A JP2000003877A (en) 2000-01-07

Family

ID=15872445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16867798A Expired - Lifetime JP2929004B1 (en) 1998-06-16 1998-06-16 Semiconductor device doped with dopant and doping method thereof

Country Status (1)

Country Link
JP (1) JP2929004B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008023821A1 (en) * 2006-08-25 2008-02-28 National Institute For Materials Science Semiconductor and method for producing the same
JP6702268B2 (en) 2017-06-15 2020-05-27 信越半導体株式会社 Epitaxial wafer manufacturing method

Also Published As

Publication number Publication date
JP2000003877A (en) 2000-01-07

Similar Documents

Publication Publication Date Title
CN1332425C (en) Formation of silicon-germanium substrate material on insulator, substrate material, and heterostructure
KR101015159B1 (en) Method for making a structure comprising at least one thin layer in an amorphous material obtained by epitaxy on a supporting substrate and structure obtained according to said method
JP4127463B2 (en) Method for crystal growth of group III nitride compound semiconductor and method for manufacturing group III nitride compound semiconductor light emitting device
TW200807559A (en) Method for improving the quality of an SiC crystal and an SiC semiconductor device
GB2368726A (en) Selective epitaxial growth method in semiconductor device
EP0881669B1 (en) Manufacturing process of a germanium implanted heterojunction bipolar transistor
JP3599290B2 (en) Semiconductor device
JP2004343133A (en) Manufacturing method of silicon carbide, silicon carbide, and semiconductor device
JPH11162850A (en) Silicon carbide substrate and its production, and semiconductor element using the same
US7989843B2 (en) Semiconductor and method for producing the same
Eggleston et al. Large grained, low defect density polycrystalline silicon on glass substrates by large-area diode laser crystallisation
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
JP2929004B1 (en) Semiconductor device doped with dopant and doping method thereof
Zotov et al. Present status of solid phase epitaxy of vacuum-deposited silicon
EP1130137B1 (en) Material for raising single crystal sic and method of preparing single crystal sic
JP2001501162A (en) Method for producing boron doped region in SiC layer
KR101329352B1 (en) Method for manufacturing of semiconductor device
JP2503628B2 (en) Method for manufacturing bipolar transistor
JP4013660B2 (en) Method for manufacturing silicon carbide semiconductor device
EP0903429A2 (en) Process for producing heavily doped silicon
JP3705733B2 (en) Manufacturing method of semiconductor device
KR100518561B1 (en) Method for manufacturing bipolar device including germane gas pre-treatment on single crystalline silicon layer and apparatus by the same
JP4530432B2 (en) Method of manufacturing a semiconductor device having a SiC semiconductor layer using an implantation process
JPH06283432A (en) Method of crystal growth
JPH09115922A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term