KR20090035307A - Pulse gas flow deposition method, device for the same andmanufacturing method for epitaxial wafer using the same - Google Patents

Pulse gas flow deposition method, device for the same andmanufacturing method for epitaxial wafer using the same Download PDF

Info

Publication number
KR20090035307A
KR20090035307A KR1020070100526A KR20070100526A KR20090035307A KR 20090035307 A KR20090035307 A KR 20090035307A KR 1020070100526 A KR1020070100526 A KR 1020070100526A KR 20070100526 A KR20070100526 A KR 20070100526A KR 20090035307 A KR20090035307 A KR 20090035307A
Authority
KR
South Korea
Prior art keywords
wafer
gas flow
chamber
epitaxial
silane
Prior art date
Application number
KR1020070100526A
Other languages
Korean (ko)
Other versions
KR100942146B1 (en
Inventor
이태영
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020070100526A priority Critical patent/KR100942146B1/en
Publication of KR20090035307A publication Critical patent/KR20090035307A/en
Application granted granted Critical
Publication of KR100942146B1 publication Critical patent/KR100942146B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Abstract

A method and a device for the pulse gas flow depositing and an epitaxial wafer manufacturing method using the same are provided to have the nitrogen having the uniform concentration on the whole of the wafer distributed. An epitaxial wafer manufacturing method using the pulse gas flow depositing device comprises: a step of providing the wafer in a chamber of nitrogen doped doping source gas atmosphere in order form a nitrogen doped epitaxial layer(S1); a step of providing the purge gas and performing the atomic layer deposition while performing the nitrogen and oxygen doping(S3); and a step of exposing the doped wafer to a silane(PH4) mood in order to form a silicon layer(S4). The step for performing atomic layer deposition is performed in the pressure condition of the temperature of 500 ~700°C and 0.2 - 1.5 Torr. The step exposing the doped wafer to the silane mood is performed in the condition of the pressure of the temperature of 500~ 700°C drawing and 0.2 - 1.5 Torr. The pulse gas flow method for depositing is severally repeated and performed and then epitaxial wafer growth is performed.

Description

펄스 가스 유동 증착방법, 그 장치 및 이를 이용한 에피택셜 웨이퍼의 제작 방법{PULSE GAS FLOW DEPOSITION METHOD, DEVICE FOR THE SAME ANDMANUFACTURING METHOD FOR EPITAXIAL WAFER USING THE SAME}Pulse gas flow deposition method, apparatus and method for manufacturing epitaxial wafer using same {PULSE GAS FLOW DEPOSITION METHOD, DEVICE FOR THE SAME AND MANUFACTURING METHOD FOR EPITAXIAL WAFER USING THE SAME}

본 발명은 펄스 가스 유동 증착방법, 그 장치 및 이를 이용한 에피택셜 웨이퍼의 제작 방법에 관한 것으로서, 보다 자세히 설명하면 질소도핑을 초크랄스키법에 의한 결정성장시가 아닌 에피텍셜층이 성장시에 수행하여 게더링 효과를 극대화할 수 있을 뿐만 아니라, 웨이퍼 전면에 걸쳐 균일한 질소 농도 및 정확한 농도분포가 가능하고, 무결함요소층의 형성을 위하여 고온의 열처리 공정이 필요없는 펄스 가스 유동 증착방법, 그 장치 및 이를 이용한 에피택셜 웨이퍼의 제작 방법에 관한 것이다.The present invention relates to a pulsed gas flow deposition method, an apparatus and a method for fabricating an epitaxial wafer using the same. More specifically, the doping of nitrogen is carried out when the epitaxial layer is grown, not during crystal growth by the Czochralski method. Pulse gas flow evaporation method, apparatus for uniform nitrogen concentration and accurate concentration distribution over the entire wafer surface, and high temperature heat treatment process is not required for formation of defect element layer And a method for manufacturing an epitaxial wafer using the same.

반도체 디바이스에 사용되는 에피택셜 실리콘 웨이퍼(epitaxial silicon wafer)는 표면에 불순물에 따라 그 품질의 차이가 심하게 나타난다. 즉, 웨이퍼 표면에 중금속 불순물이 존재하게 되면, 전기적 특성치의 변화, 수율의 저하, 신뢰성 불량 등 다양한 다비아스 특성을 악화시키게 된다.In epitaxial silicon wafers used in semiconductor devices, the quality of the epitaxial silicon wafer varies greatly depending on impurities. That is, the presence of heavy metal impurities on the surface of the wafer deteriorates various davias characteristics, such as a change in electrical property values, a decrease in yield, and poor reliability.

따라서, 이러한 중금속 불순물을 제거하기 위한 노력이 활발히 전개되고 있 는데, 그 중에 하나가 게더링(gattering) 기술이며, 이에 대한 중요성이 날로 높아져가고 있다. 특히, 이미지 센서(image sensor) 계통의 소자에서는 화이트 결함(white defect)에 의한 다크 전류(dark current)가 수율 저하를 가져오는 주요 결함으로 알려져 있으며, 그 원인으로는 중금속 불순물에 의한 오염이라고 알려져 있다.Therefore, efforts to remove such heavy metal impurities have been actively developed. One of them is a gathering technique, and the importance thereof is increasing day by day. In particular, in the element of the image sensor system, the dark current due to white defects is known as a major defect that leads to a decrease in yield, and the cause is known as contamination by heavy metal impurities. .

게다가, 에픽택셜 웨이퍼 제조공정의 에피택셜층의 고온 성장으로 인해, 임계크기 이하의 BMD(Bulk Micro Defect) 핵들이 소멸하게 되어, 에피택셜 웨이퍼 제조에 있어서 게더링 효과의 확보는 매우 중요하다.In addition, due to the high temperature growth of the epitaxial layer of the epitaxial wafer fabrication process, BMD (Bulk Micro Defect) nuclei below the critical size disappear, so it is very important to secure the gathering effect in epitaxial wafer fabrication.

에피택셜 웨이퍼에 충분한 게더링 효과를 얻기 위하여 사용되는 종래의 기술은 초크랄스키(Czochralski)법에 의하여 질소를 도핑한 실리콘 단결정봉을 육성하고, 그 실리콘 단결정봉을 절단(slice)하여 가공한 후, 단결정 웨이퍼의 표면에 실리콘 에피택셜층을 형성하면서 제조하게 된다.The conventional technique used to obtain a sufficient gathering effect on an epitaxial wafer is to grow a silicon single crystal rod doped with nitrogen by Czochralski method, and then cut and process the silicon single crystal rod, It is produced by forming a silicon epitaxial layer on the surface of a single crystal wafer.

고온의 에피택셜 성장 단계에서 임계크기에 이르지 못한 산소석출 핵들이 소멸하게 되어, 충분한 양의 산소석출 농도를 가지지 못하여 게더링 효과가 떨어지게 되는데, 질소 원자는 이런 핵들의 소멸을 방지하는데 매우 유효하여 에피택셜 웨이퍼 제조에서 실리콘 기판에의 질소 도핑이 널리 사용되고 있다.Oxygen precipitated nuclei that do not reach critical sizes are extinguished in the epitaxial growth phase at high temperatures, and thus have no sufficient oxygen precipitation concentration, resulting in poor gathering effect. Nitrogen atoms are very effective in preventing these nuclei from extinction. Nitrogen doping to silicon substrates is widely used in wafer fabrication.

또한, 에피택셜층의 성장 전에 웨이퍼 표면에 존재하는 결함의 제거와, 질소, 산소의 아웃개싱(out-gassing)을 통한 무결함 영역(denuded zone) 형성을 목적으로 고온에서 장시간의 열처리를 거친 후에 에피택셜층을 성장시키게 된다. 이와 같이, 기존의 질소 도핑은 초크랄스키법에 의한 결장 성장시에 이루어지게 된다.In addition, after a long time heat treatment at high temperature for the purpose of removing defects on the surface of the wafer and forming a dedened zone through out-gassing of nitrogen and oxygen before the epitaxial layer is grown. The epitaxial layer is grown. As such, conventional nitrogen doping is performed at the time of colon growth by the Czochralski method.

하지만, 이러한 종래의 기술은 다음과 같은 문제점이 있다.However, this conventional technology has the following problems.

먼저, 단결정 성장봉에 질소 도핑을 수행하게 되면, 불필요한 부분, 예를 들면 디바이스가 제조되는 활성(active) 영역뿐만 아니라, 그 이외의 웨이퍼 전 영역, 에 도핑이 되어 게더링을 위한 BMD 농도를 가지게 되고, 고저항 파워 디바이스의 경우에는 에피택셜층의 성장 전에 무결함영역층의 형성을 위한 열처리가 고온에서 장시간 이루어져야 하는 문제점이 있다.First, when nitrogen doping is performed on a single crystal growth rod, it is doped not only in the active region where the device is manufactured, for example, but also in the entire wafer region, and thus has a BMD concentration for gathering. In the case of a high resistance power device, there is a problem that a heat treatment for forming the defect free area layer must be performed at a high temperature for a long time before the epitaxial layer is grown.

또한, 단결정 성장봉의 위치에 따른 균일한 농도 분포 및 기판 내의 균일한 농도분포를 얻기 힘들어진다. 따라서, 목표치의 BMD 농도가 일관되게 나오지 않는 경우가 발생하고, 과잉의 질소농도로 인한 질소유발 적층결함(nitrogen induced stacking fault)와 같은 디바이스에 치명적인 결함이 발생하기도 한다.In addition, it becomes difficult to obtain a uniform concentration distribution according to the position of the single crystal growth rod and a uniform concentration distribution in the substrate. Therefore, there are cases where the target BMD concentration does not come out consistently, and a fatal defect may occur in the device such as a nitrogen induced stacking fault due to excessive nitrogen concentration.

그러므로, 최근접 게더링이 가능하고, 질소 도핑농도를 조절할 수 있으면서도, 일정한 질소 농도가 유지되는 방법이 요구된다고 하겠다. 기존의 최근접 게더링은 불순물의 이온주입과 어닐링(annealing) 방법이 알려져 있으나, 이온주입시 데미지(damage)를 어닐링으로 완전하게 손상복구하지 못하는 단점을 가지고 있다.Therefore, there is a need for a method in which the nearest gathering is possible and the nitrogen doping concentration can be adjusted while maintaining a constant nitrogen concentration. Conventional close gathering method is known to ion implantation and annealing (annealing) method of impurities, but has the disadvantage that it does not completely damage recovery by annealing the damage (damage) during ion implantation.

상술한 문제점을 해결하기 위한 본 발명의 일 목적은 게더링을 위하여, 질소도핑을 초크랄스키법에 의한 결정성장시가 아닌 에피텍셜층이 성장시에 수행하여 게더링 효과를 극대화할 수 있는 펄스 가스 유동 증착방법, 그 장치 및 이를 이용한 에피택셜 웨이퍼의 제작 방법을 제공함에 있다.One object of the present invention for solving the above problems is to perform a pulsed gas flow for maximizing the gathering effect by performing nitrogen doping during the epitaxial layer growth, not during crystal growth by the Czochralski method. The present invention provides a deposition method, an apparatus, and an epitaxial wafer manufacturing method using the same.

본 발명의 다른 목적은 웨이퍼 전면에 걸쳐 균일한 질소 농도 및 정확한 농도분포가 가능한 펄스 가스 유동 증착방법, 그 장치 및 이를 이용한 에피택셜 웨이퍼의 제작 방법을 제공함에 있다.Another object of the present invention is to provide a pulse gas flow deposition method capable of uniform nitrogen concentration and accurate concentration distribution over the entire surface of the wafer, an apparatus thereof, and a method of manufacturing an epitaxial wafer using the same.

본 발명의 다른 목적은 고저항 파워 디바이스용 에피택셜 웨이퍼 제조의 필수적인 요소인 무결함요소층의 형성을 위하여 고온의 열처리 공정이 필요없게 되어, 제조공정이 단순해지며, 제조시간이 단축되고, 제조원가가 절감될 수 있는 펄스 가스 유동 증착방법, 그 장치 및 이를 이용한 에피택셜 웨이퍼의 제작 방법을 제공함에 있다.Another object of the present invention is to eliminate the need for a high temperature heat treatment process for the formation of a defect-free element layer, which is an essential element of epitaxial wafer manufacturing for high-resistance power devices, simplifying the manufacturing process, shortening the manufacturing time, and manufacturing cost. The present invention provides a pulsed gas flow deposition method, an apparatus, and an epitaxial wafer manufacturing method using the same.

상술한 본 발명의 목적들을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 본 발명의 펄스 가스 유동 증착방법은 질소가 도핑된 에피택셜층을 형성하기 위하여, 질소가 포함된 도핑 소스가스 분위기의 챔버에 웨이퍼를 제공하는 단계, 상기 웨이퍼에 질소와 산소 도핑(doping)을 수행하되, 퍼지가스(purge gas)를 제공하여 원자층 증착(ALD, Atomic Layer Deposition)을 수행하는 단계, 및 상기 도핑 된 웨이퍼를 실란(PH4) 분위기에 노출시켜 실리콘층을 형성하는 단계를 포함한다.According to a preferred embodiment of the present invention for achieving the above object of the present invention, the pulse gas flow deposition method of the present invention is a chamber of nitrogen-doped source gas atmosphere to form an epitaxial layer doped with nitrogen Providing a wafer to the wafer, performing nitrogen and oxygen doping to the wafer, and providing a purge gas to perform atomic layer deposition (ALD), and the doped wafer Exposing to a silane (PH4) atmosphere to form a silicon layer.

상기 원자층 증착을 수행하는 단계 및 상기 도핑된 웨이퍼를 실란(PH4) 분위기에 노출시키는 단계는 500 ~ 700 도의 온도와, 0.2 ~ 1.5 Torr의 압력 조건에서 수행되는 것이 바람직하다.Performing the atomic layer deposition and exposing the doped wafer to a silane (PH4) atmosphere are preferably performed at a temperature of 500 to 700 degrees and a pressure of 0.2 to 1.5 Torr.

이러한 환경에서, 상기 펄스 가스 유동 증착방법이 수회 반복 수행되며, 그 후에는 상기 웨이퍼에 에피택셜 성장을 수행하게 된다.In this environment, the pulsed gas flow deposition method is repeatedly performed several times, and then epitaxial growth is performed on the wafer.

상기 도핑된 웨이퍼를 실란(PH4) 분위기에 노출시키는 단계는 상기 도핑 소스가스의 유량을 제어하는 도핑소스가스 유량제어기 및 상기 실란 가스의 유량을 제어하는 실란가스 유량제어기를 구비하며, 상기 각 유량제어기는 항상 스위치 온되어 있되, 상기 도핑소스가스 유량제어기에 연결된 전환 밸브(divert valve)를 이용하여 상기 도핑소스가스가 상기 챔버가 아닌 배출 라인(exhaust line)으로 통하게 하게 하고, 상기 실란가스 유량제어기에 연결된 전환 밸브를 이용하여 상기 실란 가스가 배출 라인이 아닌 상기 챔버로 연결되도록 구성하는 것이 가능하다.The exposing the doped wafer to the silane (PH4) atmosphere may include a doping source gas flow controller that controls the flow rate of the doped source gas and a silane gas flow controller that controls the flow rate of the silane gas, wherein each flow controller Is always switched on, but uses a diverter valve connected to the doping source gas flow controller to direct the doping source gas to an exhaust line rather than the chamber, and to the silane gas flow controller. It is possible to configure the silane gas to be connected to the chamber rather than to the discharge line using a connected switching valve.

상기 웨이퍼를 열처리하는 열처리 단계를 더 포함하되, 상기 웨이퍼에 산소 석출물의 크기 성장을 하여 게더링 효과를 구비하도록 한다.Further comprising a heat treatment step of heat-treating the wafer, the size of the oxygen precipitates on the wafer to have a gathering effect.

본 발명에 따른 에피택셜 웨이퍼의 제작 방법은 웨이퍼를 제공하는 단계, 상기 웨이퍼의 자연 산화막을 제거하는 단계, 상기 웨이퍼에 질소와 산소 도핑(doping)을 수행하되, 퍼지가스(purge gas)를 교번적으로 제공하여 원자층 증착(ALD, Atomic Layer Deposition)을 수행하고, 상기 웨이퍼를 실란가스 분위기에 노출시켜 실리콘 원자층을 형성하는 펄스 가스 유동 증착 단계, 및 상기 웨이퍼에 에피택셜 성장층을 형성하는 단계를 포함한다.In the method for manufacturing an epitaxial wafer according to the present invention, the method includes: providing a wafer, removing a native oxide film of the wafer, and performing nitrogen and oxygen doping on the wafer, but alternately purging gas. Performing atomic layer deposition (ALD), exposing the wafer to a silane gas atmosphere to form a silicon atomic layer, and forming an epitaxial growth layer on the wafer. It includes.

상기 펄스 가스 유동 증착 단계는 반복 수행하여, 목표로 하는 원자층의 두께를 구현하게 되며, 상기 웨이퍼를 열처리하는 열처리 단계를 더 포함하되, 상기 웨이퍼에 산소 석출물의 크기 성장을 하여 게더링 효과를 구비하게 한다.The pulsed gas flow deposition step is repeatedly performed to realize a target atomic layer thickness, and further comprising a heat treatment step of heat treating the wafer, wherein the size of oxygen precipitates is grown on the wafer to have a gathering effect. do.

본 발명에 따른 펄스 가스 유동 증착 장치는 웨이퍼를 수용하는 챔버, 상기 챔버에 질소가 포함된 도핑 소스가스를 제공하는 도핑 소스가스 유량 제어기, 상기 챔버에 실란 가스를 제공하는 실란 가스 유량 제어기, 및 상기 챔버에 퍼지 가스를 제공하는 퍼지 유량 제어기를 포함하며, 상기 웨이퍼에 질소와 산소 도핑(doping)의 원자층 증착(ALD, Atomic Layer Deposition)을 수행하고, 상기 챔버에 상기 실란가스 유량 제어기를 온시켜 상기 웨이퍼에 상기 실란가스의 실리콘층을 증착시킨다.Pulse gas flow deposition apparatus according to the present invention is a chamber for receiving a wafer, a doping source gas flow controller for providing a doping source gas containing nitrogen in the chamber, a silane gas flow controller for providing a silane gas to the chamber, and the And a purge flow controller providing a purge gas to the chamber, performing atomic layer deposition (ALD) of nitrogen and oxygen doping on the wafer, and turning on the silane gas flow controller in the chamber. The silicon layer of the silane gas is deposited on the wafer.

상기 챔버는 500 ~ 700 도의 온도와, 0.2 ~ 1.5 Torr의 압력 조건으로 하며, 상기 챔버와 별도로 구비된 성장 챔버를 구비하여, 상기 성장 챔버는 상기 챔버에서 상기 웨이퍼를 이동시켜 에피택셜 성장층을 상기 웨이퍼에 형성시키는 것이 바람직하다. 이때, 상기 성장 챔버는 900 도 이상인 것이 좋다.The chamber has a temperature of 500 to 700 degrees and a pressure condition of 0.2 to 1.5 Torr, and includes a growth chamber provided separately from the chamber, wherein the growth chamber moves the wafer in the chamber to form an epitaxial growth layer. It is preferable to form on a wafer. At this time, the growth chamber is preferably at least 900 degrees.

이와 같이 구성되어, 질소도핑을 초크랄스키법에 의한 결정성장시가 아닌 에피텍셜층이 성장시에 수행하여 게더링 효과를 극대화할 수 있을 뿐만 아니라, 웨이퍼 전면에 걸쳐 균일한 질소 농도 및 정확한 농도분포가 가능하고, 무결함요소층의 형성을 위하여 고온의 열처리 공정이 필요없게 된다.In this way, the nitrogen doping is carried out when the epitaxial layer is grown when the crystal is not grown by the Czochralski method to maximize the gathering effect, as well as uniform nitrogen concentration and accurate concentration distribution over the entire wafer surface. It is possible to eliminate the need for a high temperature heat treatment process for the formation of the defect-free layer.

이상에서 본 바와 같이, 본 발명에 따르면 질소도핑을 초크랄스키법에 의한 결정성장시가 아닌 에피텍셜층이 성장시에 수행하여 게더링 효과를 극대화할 수 있는 효과가 있다.As described above, according to the present invention, the doping effect is maximized by performing the nitrogen doping at the growth of the epitaxial layer instead of the crystal growth by the Czochralski method.

또한, 웨이퍼 전면에 걸쳐 균일한 질소 농도 및 정확한 농도분포가 가능한 효과가 있다.In addition, there is an effect capable of uniform nitrogen concentration and accurate concentration distribution over the entire wafer surface.

또한, 고저항 파워 디바이스용 에피택셜 웨이퍼 제조의 필수적인 요소인 무결함요소층의 형성을 위하여 고온의 열처리 공정이 필요없게 되어, 제조공정이 단순해지며, 제조시간이 단축되고, 제조원가가 절감될 수 있는 효과가 있다.In addition, a high temperature heat treatment process is not required for the formation of a defect-free element layer, which is an essential element of epitaxial wafer manufacturing for high resistance power devices, which simplifies the manufacturing process, shortens manufacturing time, and reduces manufacturing cost. It has an effect.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to the preferred embodiment of the present invention, those skilled in the art various modifications and variations of the present invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다. 본 발명에서는 에피택셜 웨이퍼를 예를 들어 설명하였으나, 이에 한정되는 것은 아님을 밝혀둔다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited or limited by the embodiments. In the present invention, an epitaxial wafer has been described as an example, but it should be understood that the present invention is not limited thereto.

도 1은 본 발명에 따른 에피택셜 웨이퍼의 제작방법을 도시한 순서도이다.1 is a flowchart illustrating a method of manufacturing an epitaxial wafer according to the present invention.

이에 도시된 바와 같이, 먼저, 웨이퍼를 제공하여 이를 에피택셜 성장 등을 위하여 장치에 로딩한다(S1).As shown therein, first, a wafer is provided and loaded into the apparatus for epitaxial growth or the like (S1).

다음, 자연 산화막(native oxide)를 제거한다(S2).Next, the native oxide is removed (S2).

다음, 펄스 가스유동(pulse gas flow)을 이용하여 증착(deposition)시키게 되는데(S3), 이를 자세히 설명하면 이하와 같다.Next, deposition is performed using pulse gas flow (S3), which will be described in detail below.

본 발명에서 펄스 가스유동(pulsed gas flow)이란 실리콘 단결정층을 성장시키기 위하여 질소(nitrogen)와 산소(oxygen)의 도핑이 가능하도록 도핑 소스가스(doping source gas)의 유동시에 ALD(Atomic Layer Deposition, 원자층증착) 공정에서 사용되는 퍼지(purge) 기능이 추가된 가스의 유동을 의미한다. In the present invention, the pulsed gas flow refers to ALD (Atomic Layer Deposition) when a doping source gas is flowed to enable doping of nitrogen and oxygen to grow a silicon single crystal layer. It means the flow of gas with added purge function used in atomic layer deposition process.

보다 자세히 설명하면, 실리콘 에피택셜층의 성장중에 질소 도핑이 힘든 이유는 에피택셜 성장의 실리콘 소스와 질소 도핑 소스의 반응에 의한 질화규소 박막(silicon nitride thin film)의 성장때문이다. 열적 분해(thermal decomposition)가 일어나기는 하지만, 질화 규소의 성장의 화학반응이 보다 빠르게 일어난다. 이를 방지하기 위하여, ALD 공정에서 사용되는 퍼지 가스를 사용하게 되는데, ALD 공정은 화학적 프리커서(chemical precursor)의 흡착단계과 퍼지단계의 반복이 이루어지면서, 원자층을 증착하는 방법으로서, 퍼지 단계에서는 화학적흡착(chemisorption)을 하는 표면 흡착층이 남게 되는데 반하여, 그 위의 층은 결합력이 화학적흡착보다 약한 물리적흡착(physisorption)을 하고 있으므로, 제거되면서, 원자층만이 남게 된다.In more detail, the reason why nitrogen doping is difficult during the growth of the silicon epitaxial layer is the growth of the silicon nitride thin film by the reaction of the silicon doped source with the epitaxial growth. Although thermal decomposition occurs, the chemical reaction of the growth of silicon nitride occurs faster. In order to prevent this, the purge gas used in the ALD process is used. The ALD process is a method of depositing an atomic layer while repeating the adsorption step and purge step of a chemical precursor. While the surface adsorption layer for chemisorption remains, the layer thereon has a physical adsorption where the bonding force is weaker than chemical adsorption, so that only the atomic layer remains.

그런데, 실리콘 소스로 사용되는 실란 가스(PH3 gas)는 화학 반응성이 매우 높은 화학적증착을 하는 대표적인 가스로서, 산화질소류(NO, N2O) 등은 물리적흡착을 하게 되므로, 퍼지 단계에서 거의 제거된다. 하지만, 잔존하는 일부의 프리커서(precursor)에 의하여 도핑이 이루어진다.By the way, the silane gas (PH 3 gas) used as a silicon source is a representative gas with high chemical reactivity, and nitric oxides (NO, N 2 O) and the like are physically adsorbed. Removed. However, doping is done by some of the remaining precursors.

펄스 가스유동 증착(pulsed gas flow deposition) 공정은 가스의 흐름이 펄스 모양이 되도록 조작한 것으로서, 단위 싸이클의 가스 흐름동작이 수십 내지 수백회 차례로 반복되는 공정이다. 즉, 유량 제어기(Mass flow controller, MFC)의 스위치를 온오프 동작을 반복하거나, 유량 제어기는 항상 온 상태이나, 전환밸브(divert valve)의 온오프 동작을 수십 내지 수백 차례 반복하여, 챔버로 흐르는 가스의 흐름에 펄스 파형을 주면서, 증착층을 성장시키는 방법이다.The pulsed gas flow deposition process is a process in which the gas flow is pulsed, and the gas flow operation of the unit cycle is repeated several tens to several hundred times in sequence. That is, the on / off operation of the switch of the mass flow controller (MFC) is repeated or the flow controller is always on, but the on / off operation of the diverter valve is repeated several tens to hundreds of times to flow into the chamber. It is a method of growing a deposition layer while giving a pulse waveform to the flow of gas.

최근접 게더링을 위한 층, 즉 질소가 도핑된 에픽택셜층(Nitrogen doped epitaxial layer)을 형성하기 위하여, 아래와 같은 단위 싸이클이 여러 차례 반복된다. 단위 싸이클 공정 순서를 보다 자세히 설명하면 다음과 같다.In order to form a layer for nearest gathering, that is, a nitrogen doped epitaxial layer, the following unit cycle is repeated several times. A more detailed description of the unit cycle process sequence follows.

가. 도핑 소스가스(N2, NO, N2O, O2 등의 혼합) 분위기에서 ALD 공정의 퍼지를 이용하여 질소와 산소 도핑이 일어나도록 한다. 이때의 공정 조건은 500 ~ 700 도의 온도와, 0.2 ~ 1.5 Torr의 압력의 조건, 비활성 가스로서 아르곤(Ar) 또는 헬륨(He)을 사용한다.end. In the doping source gas (mixing of N 2 , NO, N 2 O, O 2, etc.), the nitrogen and oxygen doping is generated using the purge of the ALD process. At this time, the process conditions include a temperature of 500 to 700 degrees, a pressure of 0.2 to 1.5 Torr, and argon (Ar) or helium (He) as an inert gas.

나. 도핑 소스가스의 유량 제어기는 스위치 오프하고, 실란 가스 유량 제어기는 스위치 온하여, 도핑된 실리콘 표면(doped silicon surface)를 실란(PH4) 가스 분위기에 노출시킨다. I. The flow rate controller of the doped source gas is switched off, and the silane gas flow rate controller is switched on to expose the doped silicon surface to the silane (PH 4 ) gas atmosphere.

또는, 도핑 소스가스의 유량 제어기는 스위치 오프하는 대신에, 도핑 소스가스의 유량 제어기는 항상 스위치 온되어 있으나, 챔버로 연결되는 가스 라인에 부착되어 있는 전환 밸브(divert valve)를 스위치 온시켜 도핑 소스가스가 챔버가 아닌 배출 라인(exhaust line)으로 통하게 하게 할 수도 있다. 또는, 실란 가스 유량 제어기는 스위치 온하는 대신에, 실란 가스 유량 제어기는 항상 스위치 온되어 있고, 챔버로 연결되는 가스 라인에 부착되어 있는 전환 밸브를 스위치 오프시켜 실란 가스가 배출 라인이 아닌 챔버로 통하게 할 수도 있다.Alternatively, instead of switching off the flow rate controller of the doped source gas, the flow rate controller of the doped source gas is always switched on, but by switching on a diverter valve attached to the gas line to the chamber. It is also possible to direct gas to an exhaust line rather than to a chamber. Alternatively, instead of the silane gas flow controller being switched on, the silane gas flow controller is always switched on and switches off a switching valve attached to the gas line to the chamber to allow the silane gas to pass into the chamber rather than to the discharge line. You may.

이 단계에서, 표면의 도펀트(dopant) 들이 확산 침투되면서 실리콘층이 형성된다. 이때, 실리콘층이 성장할 수 있는 배양(incubation) 시간이 필요하다. 이때의 공정 조건은 500 ~ 700 도의 온도와, 0.2 ~ 1.5 Torr의 압력의 조건, 비활성 가스로서 아르곤(Ar) 또는 헬륨(He)을 사용한다.In this step, the silicon layer is formed as the dopants on the surface diffuse infiltrate. At this time, an incubation time is required for the silicon layer to grow. At this time, the process conditions include a temperature of 500 to 700 degrees, a pressure of 0.2 to 1.5 Torr, and argon (Ar) or helium (He) as an inert gas.

다. 배양 시간이 지나면, 실리콘 원자층의 성장이 빠르게 진행된다. All. After the incubation time, the growth of the silicon atomic layer proceeds rapidly.

위와 같은 방식의 단위 싸이클은 일정 두께의 질소, 산소 도핑층이 형성될 때까지 반복된다. 보다 자세한 설명을 위하여, 도 2를 제시한다.The unit cycle in the above manner is repeated until a nitrogen, oxygen doped layer of a predetermined thickness is formed. For a more detailed description, FIG. 2 is presented.

도 2에 제시된 바와 같이, t1 과 t2 사이의 시간에서, 실리콘 웨이퍼의 표면은 도핑 소스가스(N2, NO, N2O, O2 등의 혼합)의 물리적흡착과 퍼지에 의한 탈착이 진행되면서 도핑이 진행된다. 시간 t2와 t3 사이에서는 표면에 존재하는 도펀트(질소, 산소)들이 확산되는 시간이며, t3와 t4 사이의 시간에서는 표면에 존재하는 도펀트의 확산이 추가적으로 일어나면서 실란 가스 분위기에서 실리콘 표면에는 에 피택셜 성장이 진행되기 시작하고, 이를 위한 배양시간이 필요하게 된다.As shown in FIG. 2, at the time between t1 and t2, the surface of the silicon wafer is desorbed by the physical adsorption and purging of the doping source gas (mixing of N 2 , NO, N 2 O, O 2, etc.). Doping proceeds. It is the time that dopants (nitrogen, oxygen) existing on the surface are diffused between the time t2 and t3, and the time between t3 and t4 is the diffusion of dopant existing on the surface, and epitaxially on the silicon surface in the silane gas atmosphere. Growth begins to progress, and incubation time is required for this.

마지막으로, t4와 t5 사이의 시간에서, 빠르게 실리콘 원차층이 성장하면서, 하나의 공정 싸이클을 마치게 된다. 이때, 배양시간은 도핑(질소, 산소)의 농도에 비례하여 증가하게 된다. 이와 같은 펄스 가스유동 증착방식으로의 도핑 싸이클이 수십 내지 수백차례 반복하여, 목적으로 하는 만큼의 두께만큼 증착이 일어나도록 한다.Finally, at the time between t4 and t5, the silicon primary layer grows rapidly, ending one process cycle. At this time, the incubation time is increased in proportion to the concentration of the doping (nitrogen, oxygen). Such doping cycles in the pulsed gas flow deposition method are repeated several tens to several hundred times, so that the deposition takes place to a desired thickness.

이와 같이, 도 1에 도시된 바와 같이, 펄스 가스유동(pulse gas flow)을 이용하여 증착(deposition)(S3)을 수행한 후에는 웨이퍼를 이동하여 실리콘 에피택셜층 성장과정(S4)을 거친다. As such, as shown in FIG. 1, after the deposition S3 is performed using pulse gas flow, the wafer is moved to undergo a silicon epitaxial layer growth process S4.

에피택셜층을 형성하기 위해, 실리콘의 표면을 노출시키게 되는데, SiCl4, SiHCl3, SiH2Cl2, SiH3Cl, 또는 SiH4 중 적어도 하나를 구비하게 된다. 이러한 분위기는 통상적으로 캐리어 가스(Carrier gas)로 수소(H2)를 구비하게 된다. 에피택셜 증착이 수행되는 동안에는, 소스가스로 SiH2Cl2 가 사용된다면, 반응 챔버의 압력은 500 ~ 760 Torr 이고, SiH4 인 경우에는 반응챔버의 압력은 80 ~ 100 Torr 가 좋으며, 대략 100 Torr 정도가 무난하다. 가장 바람직한 소스가스는 SiHCl3 인데, 다른 소스가스에 비하여, 훨씬 가격이 저렴하며, 대기압 하에서 실행될 수 있기 때문에, 진공펌프 등이 요구되지 않는다. 에피택셜 증착동안 웨이퍼의 표면은 실리콘을 구비하는 분위기가 다결정 실리콘(혹은 산화막)을 그 표면상으로 증착시키는 것을 방 지하기에 충분한 온도(대략 900도 이상)으로 유지하는 것이 바람직하다. 그 후에는 웨이퍼를 언로딩(S5)하게 된다.In order to form an epitaxial layer, the surface of the silicon is exposed, which includes at least one of SiCl 4 , SiHCl 3 , SiH 2 Cl 2 , SiH 3 Cl, or SiH 4 . This atmosphere is typically provided with hydrogen (H 2 ) as a carrier gas (Carrier gas). While epitaxial deposition is carried out, if SiH 2 Cl 2 is used as the source gas, the pressure in the reaction chamber is 500 to 760 Torr. In the case of SiH 4 , the pressure in the reaction chamber is preferably 80 to 100 Torr, approximately 100 Torr. The degree is good. The most preferred source gas is SiHCl 3, which is much cheaper than other source gases and can run under atmospheric pressure, so that no vacuum pump or the like is required. During epitaxial deposition, the surface of the wafer is preferably maintained at a temperature (approximately 900 degrees or more) sufficient to prevent the atmosphere with silicon from depositing polycrystalline silicon (or oxide film) on its surface. Thereafter, the wafer is unloaded (S5).

시스템 전체적으로는 클러스터(cluster) 형태를 갖추고 있으면서, 펄스 가스 유동 증착 공정을 통하여 질소가 도핑된 실리콘 에피택셜층이 형성되는 리액터와, 질소 도핑이 없는 에피택셜층을 형성시키는 리낵터가 분리되어 있다.The reactor as a whole has a cluster form, and a reactor for forming a nitrogen doped silicon epitaxial layer through a pulsed gas flow deposition process is separated from a reactor for forming an epitaxial layer without nitrogen doping.

이상과 같은 방법으로 제조된 에피택셜 웨이퍼의 산소 석출물의 크기 성장과, 충분한 BMD 농도를 얻기 위하여, 열처리 공정이 진행되고, 질소 및 산소가 도핑된 층에서 충분한 농도의 산소 석출물 크기 성장으로 최근접 게더링 효과를 얻을 수 있다.In order to obtain the size growth of the oxygen precipitates of the epitaxial wafer manufactured by the above method and to obtain a sufficient BMD concentration, the heat treatment process is performed, and the nearest gathering is performed by the growth of the oxygen precipitate size of sufficient concentration in the nitrogen and oxygen doped layer. The effect can be obtained.

도 3 (a)는 에피택셜층 성장 후의 모습, 도 3(b)는 열처리 후의 웨이퍼 단면을 각각 도시한 단면도이다. 이에 도시된 바와 같이, 웨이퍼 기판(10) 위에 질소가 도핑되어 에피택셜 성장한 에피택셜층(20)이 성장되어 있고, 그 위에 디바이스가 제조되는 영역(30)이 형성된다.Fig. 3 (a) is a view after epitaxial layer growth, and Fig. 3 (b) is a sectional view showing a wafer cross section after heat treatment. As shown therein, the epitaxial layer 20 epitaxially grown by nitrogen doping on the wafer substrate 10 is grown, and a region 30 on which the device is manufactured is formed.

원하는 전기적 특성치를 얻기 위한 불순물의 도핑이 디바이스가 제조되는 영역(30)을 형성하는 과정에서 도핑될 수 있다. 열처리 진행 후에는, 산소 석출물의 크기가 성장되어, 게더링 열처리 공정은 기존의 2 단계 열처리 ( 핵 생성을 위한 열처리 : 600 ~ 800 도 , 핵 성장을 위한 열처리 : 800 ~ 1100 도 ) 에서 한 단계의 열처리 만으로도 충분한 효과를 얻게 되어 생산성 향상에 큰 도움이 된다. 효과를 나타낼 수 있는 임계크기 이상으로 성장한 에피택셜 성장층(40)으로 변형된다.Doping of impurities to obtain the desired electrical properties can be doped in the process of forming the region 30 in which the device is fabricated. After the heat treatment proceeds, the size of the oxygen precipitate is grown, and the gathering heat treatment process is performed in one step of the conventional two-stage heat treatment (heat treatment for nucleation: 600 to 800 degrees, heat treatment for nucleation: 800 to 1100 degrees). This alone is enough to help you increase your productivity. It is transformed into an epitaxial growth layer 40 grown above a critical size that can produce an effect.

열처리 공정은 기존의 2 단계 열처리, 즉 핵 생성을 위한 열처리 : 600 ~ 800 도 , 핵 성장을 위한 열처리 : 800 ~ 1100 도에서 한 단계의 열처리 만으로도 충분한 효과를 얻게 되어 생산성 향상에 큰 도움이 된다.In the heat treatment process, a single step of heat treatment is achieved at the existing two-step heat treatment, that is, heat treatment for nucleation: 600 to 800 degrees, and heat treatment for nucleation growth: 800 to 1100 degrees, thereby greatly improving productivity.

도 1은 본 발명에 따른 에피택셜 웨이퍼의 제작 방법을 도시한 순서도이다.1 is a flowchart illustrating a method of manufacturing an epitaxial wafer according to the present invention.

도 2는 펄스가스유동증착을 설명하기 위한 그래프이다.2 is a graph for explaining pulsed gas flow deposition.

도 3 (a)는 에피택셜층 성장 후의 모습, 도 3(b)는 열처리 후의 웨이퍼 단면을 각각 도시한 단면도이다.Fig. 3 (a) is a view after epitaxial layer growth, and Fig. 3 (b) is a sectional view showing a wafer cross section after heat treatment.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 웨이퍼 기판 20: 에피택셜층10 wafer substrate 20 epitaxial layer

30: 디바이스가 제조되는 영역 30: Area where the device is manufactured

40: 임계크기 이상으로 성장한 에피택셜 성장층40: epitaxial growth layer grown beyond the critical size

Claims (19)

질소가 도핑된 에피택셜층을 형성하기 위하여, 질소가 포함된 도핑 소스가스 분위기의 챔버에 웨이퍼를 제공하는 단계;Providing a wafer in a chamber in a doped source gas atmosphere containing nitrogen to form an epitaxial layer doped with nitrogen; 상기 웨이퍼에 질소와 산소 도핑(doping)을 수행하되, 퍼지가스(purge gas)를 제공하여 원자층 증착(ALD, Atomic Layer Deposition)을 수행하는 단계; 및Performing nitrogen and oxygen doping to the wafer and providing a purge gas to perform atomic layer deposition (ALD); And 상기 도핑된 웨이퍼를 실란(PH4) 분위기에 노출시켜 실리콘층을 형성하는 단계;Exposing the doped wafer to a silane (PH4) atmosphere to form a silicon layer; 를 포함하는 펄스 가스 유동 증착방법.Pulse gas flow deposition method comprising a. 제1항에 있어서,The method of claim 1, 상기 원자층 증착을 수행하는 단계는 500 ~ 700 도의 온도와, 0.2 ~ 1.5 Torr의 압력 조건에서 수행되는 것을 특징으로 하는 펄스 가스 유동 증착방법.Performing the atomic layer deposition is a pulsed gas flow deposition method characterized in that the carried out at a temperature of 500 ~ 700 degrees, pressure conditions of 0.2 ~ 1.5 Torr. 제1항에 있어서,The method of claim 1, 상기 도핑된 웨이퍼를 실란(PH4) 분위기에 노출시키는 단계는 상기 도핑 소스가스의 유량을 제어하는 도핑소스가스 유량제어기 및 상기 실란 가스의 유량을 제어하는 실란가스 유량제어기를 구비하며, 상기 각 유량제어기는 항상 스위치 온되어 있되, 상기 도핑소스가스 유량제어기에 연결된 전환 밸브(divert valve)를 이용하여 상기 도핑소스가스가 상기 챔버가 아닌 배출 라인(exhaust line)으로 통하 게 하게 하고, 상기 실란가스 유량제어기에 연결된 전환 밸브를 이용하여 상기 실란 가스가 배출 라인이 아닌 상기 챔버로 연결되도록 구성하는 것을 특징으로 하는 펄스 가스 유동 증착방법.The exposing the doped wafer to the silane (PH4) atmosphere may include a doping source gas flow controller that controls the flow rate of the doped source gas and a silane gas flow controller that controls the flow rate of the silane gas, wherein each flow controller Is always switched on, the divert valve connected to the doping source gas flow controller allows the doping source gas to pass through the exhaust line rather than the chamber, and the silane gas flow controller And the silane gas is connected to the chamber rather than the discharge line by using a switching valve connected to the pulse gas flow deposition method. 제1항에 있어서,The method of claim 1, 상기 도핑된 웨이퍼를 실란(PH4) 분위기에 노출시키는 단계는 500 ~ 700 도의 온도와, 0.2 ~ 1.5 Torr의 압력의 조건에서 수행되는 것을 특징으로 하는 펄스 가스 유동 증착방법.Exposing the doped wafer to a silane (PH4) atmosphere at a temperature of 500 to 700 degrees and a pressure of 0.2 to 1.5 Torr. 제1항에 있어서,The method of claim 1, 상기 펄스 가스 유동 증착방법이 수회 반복 수행되며, 그 후에는 상기 웨이퍼에 에피택셜 성장을 수행하는 것을 특징으로 하는 펄스 가스 유동 증착방법.The pulsed gas flow deposition method is repeated several times, after which epitaxial growth is performed on the wafer. 제5항에 있어서,The method of claim 5, 상기 에피택셜 성장은 SiCl4, SiHCl3, SiH2Cl2, SiH3Cl, 또는 SiH4 중 적어도 하나에 노출시켜 성장을 수행하는 것을 특징으로 하는 펄스 가스 유동 증착방법.Wherein said epitaxial growth is performed by exposing to at least one of SiCl 4 , SiHCl 3 , SiH 2 Cl 2 , SiH 3 Cl, or SiH 4 . 제1항에 있어서,The method of claim 1, 상기 웨이퍼를 열처리하는 열처리 단계를 더 포함하되, 상기 웨이퍼에 산소 석출물의 크기 성장을 하여 게더링 효과를 구비하도록 하는 펄스 가스 유동 증착 방법.The heat treatment step of heat-treating the wafer, the pulse gas flow deposition method for growing the size of the oxygen precipitates on the wafer to have a gathering effect. 웨이퍼를 제공하는 단계;Providing a wafer; 상기 웨이퍼의 자연 산화막을 제거하는 단계;Removing the native oxide film of the wafer; 상기 웨이퍼에 질소와 산소 도핑(doping)을 수행하되, 퍼지가스(purge gas)를 교번적으로 제공하여 원자층 증착(ALD, Atomic Layer Deposition)을 수행하고, 상기 웨이퍼를 실란가스 분위기에 노출시켜 실리콘 원자층을 형성하는 펄스 가스 유동 증착 단계; 및Nitrogen and oxygen doping are performed on the wafer, alternately providing a purge gas to perform atomic layer deposition (ALD), and the wafer is exposed to a silane gas atmosphere to form silicon. Pulsed gas flow deposition forming an atomic layer; And 상기 웨이퍼에 에피택셜 성장층을 형성하는 단계;Forming an epitaxial growth layer on the wafer; 를 포함하는 에피택셜 웨이퍼의 제작방법.Method for producing an epitaxial wafer comprising a. 제8항에 있어서,The method of claim 8, 상기 펄스 가스 유동 증착 단계는 반복 수행하여, 목표로 하는 원자층의 두께를 구현하는 것을 특징으로 하는 에피택셜 웨이퍼의 제작방법.And repeating the pulsed gas flow deposition step to realize a target atomic layer thickness. 제8항에 있어서,The method of claim 8, 상기 펄스 가스 유동 증착 단계는 500 ~ 700 도의 온도와, 0.2 ~ 1.5 Torr의 압력의 조건에서 수행되는 것을 특징으로 하는 에피택셜 웨이퍼의 제작방법.The pulse gas flow deposition step is a method of manufacturing an epitaxial wafer, characterized in that carried out under the conditions of the temperature of 500 ~ 700 degrees, the pressure of 0.2 ~ 1.5 Torr. 제8항에 있어서,The method of claim 8, 상기 웨이퍼에 에피택셜 성장층을 형성하는 단계는 SiH3Cl 가스에 노출시켜 성장을 수행하는 것을 특징으로 하는 에피택셜 웨이퍼의 제작방법.Forming an epitaxial growth layer on the wafer is a method of manufacturing an epitaxial wafer, characterized in that the growth is performed by exposure to SiH 3 Cl gas. 제8항에 있어서,The method of claim 8, 상기 웨이퍼에 에피택셜 성장층을 형성하는 단계는 SiH2Cl2 에 노출시켜 성장을 수행하되, 500 ~ 760 Torr의 압력조건에서 수행하는 것을 특징으로 하는 에피택셜 웨이퍼의 제작방법.Forming an epitaxial growth layer on the wafer is SiH 2 Cl 2 Method of manufacturing an epitaxial wafer, characterized in that the growth is performed by exposure to 500 ~ 760 Torr under pressure conditions. 제8항에 있어서,The method of claim 8, 상기 웨이퍼에 에피택셜 성장층을 형성하는 단계는 SiH4 에 노출시켜 성장을 수행하되, 70 ~ 150 Torr의 압력조건에서 수행하는 것을 특징으로 하는 에피택셜 웨이퍼의 제작방법.Forming the epitaxial growth layer on the wafer is exposed to SiH 4 to perform the growth, the manufacturing method of the epitaxial wafer, characterized in that carried out under a pressure condition of 70 ~ 150 Torr. 제8항에 있어서,The method of claim 8, 상기 웨이퍼를 열처리하는 열처리 단계를 더 포함하되, 상기 웨이퍼에 산소 석출물의 크기 성장을 하여 게더링 효과를 구비하도록 하는 에피택셜 웨이퍼의 제작방법.A method of manufacturing an epitaxial wafer further comprising a heat treatment step of heat treating the wafer, wherein the size of oxygen precipitates is grown on the wafer to have a gathering effect. 웨이퍼를 수용하는 챔버;A chamber containing a wafer; 상기 챔버에 질소가 포함된 도핑 소스가스를 제공하는 도핑 소스가스 유량 제어기;A doping source gas flow controller providing a doping source gas containing nitrogen to the chamber; 상기 챔버에 실란 가스를 제공하는 실란 가스 유량 제어기; 및A silane gas flow controller providing silane gas to the chamber; And 상기 챔버에 퍼지 가스를 제공하는 퍼지 유량 제어기;A purge flow controller providing a purge gas to the chamber; 를 포함하며, 상기 웨이퍼에 질소와 산소 도핑(doping)의 원자층 증착(ALD, Atomic Layer Deposition)을 수행하고, 상기 챔버에 상기 실란가스 유량 제어기를 온시켜 상기 웨이퍼에 상기 실란가스의 실리콘층을 증착시키는 펄스가스 유동 증착 장치. And an atomic layer deposition (ALD) of nitrogen and oxygen doping on the wafer and turning on the silane gas flow controller in the chamber to form a silicon layer of the silane gas on the wafer. Pulse gas flow deposition apparatus for depositing. 제15항에 있어서,The method of claim 15, 상기 각 유량제어기는 항상 스위치 온되어 있되, 상기 도핑소스가스 유량제어기에 연결된 전환 밸브(divert valve)를 이용하여 상기 도핑소스가스가 상기 챔버가 아닌 배출 라인(exhaust line)으로 통하게 하게 하고, 상기 실란가스 유량제어기에 연결된 전환 밸브를 이용하여 상기 실란 가스가 배출 라인이 아닌 상기 챔버로 연결되도록 구성하는 것을 특징으로 하는 펄스 가스 유동 증착 장치.Each of the flow controllers is always switched on, using a diverter valve connected to the doping source gas flow controller to direct the doping source gas to an exhaust line rather than to the chamber, the silane And a silane gas is connected to the chamber instead of a discharge line by using a switching valve connected to a gas flow controller. 제15항에 있어서,The method of claim 15, 상기 챔버는 500 ~ 700 도의 온도와, 0.2 ~ 1.5 Torr의 압력 조건인 것을 특징으로 하는 펄스 가스 유동 증착 장비.The chamber has a temperature of 500 to 700 degrees, pressure conditions of 0.2 to 1.5 Torr, characterized in that the pulsed gas flow deposition equipment. 제15항에 있어서,The method of claim 15, 상기 챔버와 별도로 구비된 성장 챔버를 구비하며, 상기 성장 챔버는 상기 챔버에서 상기 웨이퍼를 이동시켜 에피택셜 성장층을 상기 웨이퍼에 형성시키는 것을 특징으로 하는 펄스 가스 유동 증착 장치.And a growth chamber provided separately from the chamber, wherein the growth chamber moves the wafer in the chamber to form an epitaxial growth layer on the wafer. 제18항에 있어서,The method of claim 18, 상기 성장 챔버는 900 도 이상인 것을 특징으로 하는 펄스 가스 유동 증착 장비.The growth chamber is pulse gas flow deposition equipment, characterized in that more than 900 degrees.
KR1020070100526A 2007-10-05 2007-10-05 Pulse gas flow deposition method, device for the same andmanufacturing method for epitaxial wafer using the same KR100942146B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070100526A KR100942146B1 (en) 2007-10-05 2007-10-05 Pulse gas flow deposition method, device for the same andmanufacturing method for epitaxial wafer using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070100526A KR100942146B1 (en) 2007-10-05 2007-10-05 Pulse gas flow deposition method, device for the same andmanufacturing method for epitaxial wafer using the same

Publications (2)

Publication Number Publication Date
KR20090035307A true KR20090035307A (en) 2009-04-09
KR100942146B1 KR100942146B1 (en) 2010-02-17

Family

ID=40760773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070100526A KR100942146B1 (en) 2007-10-05 2007-10-05 Pulse gas flow deposition method, device for the same andmanufacturing method for epitaxial wafer using the same

Country Status (1)

Country Link
KR (1) KR100942146B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207641A (en) 1982-05-28 1983-12-03 Nec Corp Substrate for semiconductor device
JPS63239200A (en) 1987-03-27 1988-10-05 Shin Etsu Handotai Co Ltd Method for strengthening silicon wafer
KR100400252B1 (en) * 2001-06-29 2003-10-01 주식회사 하이닉스반도체 Method for manufacturing Tantalium Oxide capacitor
KR20060027627A (en) * 2004-09-23 2006-03-28 삼성전자주식회사 Thin film deposition apparatus capable of preventing from occuring powder particle

Also Published As

Publication number Publication date
KR100942146B1 (en) 2010-02-17

Similar Documents

Publication Publication Date Title
US11658030B2 (en) Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR101160930B1 (en) Methods of forming carbon-containing silicon epitaxial layers
US7768036B2 (en) Integrated circuitry
JP5015134B2 (en) Method for removing oxides from a substrate
EP1393361A2 (en) Low temperature load and bake
KR100777321B1 (en) In situ growth of oxide and silicon layers
US6316361B1 (en) CVD reactor and process for producing an epitally coated semiconductor wafer
TW200808995A (en) Methods and systems for selectively depositing Si-containing films using chloropolysilanes
KR102482578B1 (en) Manufacturing method of epitaxial wafer
JP2002539327A (en) Method and apparatus for forming a metal oxide on a substrate surface by chemical vapor deposition
EP1549787A1 (en) Method and apparatus for forming epitaxial layers
US6406929B1 (en) Structure and method for abrupt PN junction diode formed using chemical vapor deposition processing
US7947552B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
JP2013258188A (en) Method for processing substrate, method for manufacturing semiconductor device, and substrate processing device
KR20230132455A (en) Method for manufacturing epitaxial wafers
KR100942146B1 (en) Pulse gas flow deposition method, device for the same andmanufacturing method for epitaxial wafer using the same
KR101763363B1 (en) In-situ pre-clean prior to epitaxy
JP3214505B2 (en) Method for manufacturing semiconductor device
CN110189983B (en) Method and apparatus for forming silicon film, germanium film or silicon germanium film
CN113243039B (en) Method for growing doped group IV materials
KR20220124696A (en) Epitaxial Wafer Manufacturing Method and Epitaxial Wafer
KR20080057065A (en) Gan wafer for electronic devices and method of fabricating the same
JP2004537855A (en) Method and apparatus for producing thin epitaxial semiconductor layer
CN115074825A (en) Silicon carbide epitaxial structure, pulse type growth method and application thereof
JP2011060908A (en) Manufacturing method and manufacturing apparatus for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 10