JP6700921B2 - デコーダ、受信装置および電子機器 - Google Patents

デコーダ、受信装置および電子機器 Download PDF

Info

Publication number
JP6700921B2
JP6700921B2 JP2016073905A JP2016073905A JP6700921B2 JP 6700921 B2 JP6700921 B2 JP 6700921B2 JP 2016073905 A JP2016073905 A JP 2016073905A JP 2016073905 A JP2016073905 A JP 2016073905A JP 6700921 B2 JP6700921 B2 JP 6700921B2
Authority
JP
Japan
Prior art keywords
signal
circuit
transistor
data
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016073905A
Other languages
English (en)
Other versions
JP2016201791A (ja
JP2016201791A5 (ja
Inventor
黒川　義元
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016201791A publication Critical patent/JP2016201791A/ja
Publication of JP2016201791A5 publication Critical patent/JP2016201791A5/ja
Application granted granted Critical
Publication of JP6700921B2 publication Critical patent/JP6700921B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本出願の明細書、図面、および特許請求の範囲（以下、「本明細書等」と呼ぶ。）は、半導体装置、電子部品、及び電子機器、ならびにこれらの動作方法と作製方法に関する。例えば、本発明の一形態の技術分野としては、半導体装置、記憶装置、処理装置、スイッチ回路（例えば、パワースイッチ、配線スイッチ等）、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、入力装置、撮像装置、それらの駆動方法、または、それらの製造方法を一例として挙げることができる。
テレビジョン（ＴＶ）は、大画面化に伴い、高精細度の映像を視聴できることが望まれている。そのため、超高精細ＴＶ（ＵＨＤＴＶ）放送の実用化が推し進められている。日本国では、２０１５年に通信衛星（ＣＳ）および光回線による４Ｋ放送サービスが開始されている。今後、放送衛星（ＢＳ）によるＵＨＤＴＶ（４Ｋ、８Ｋ）の試験放送の開始が予定されている。そのため、８Ｋ放送に対応するための各種の電子機器が開発されている（例えば、非特許文献１）。８Ｋの実用放送では、４Ｋ放送、２Ｋ放送（フルハイビジョン放送）も併用される予定である。
Ｓ．Ｋａｗａｓｈｉｍａ，ｅｔ ａｌ．，"１３．３−Ｉｎ． ８Ｋ Ｘ ４Ｋ ６６４−ｐｐｉ ＯＬＥＤ Ｄｉｓｐｌａｙ Ｕｓｉｎｇ ＣＡＡＣ−ＯＳ ＦＥＴｓ、"ＳＩＤ ２０１４ ＤＩＧＥＳＴ，ｐｐ．６２７―６３０．
８Ｋ放送における映像符号化方式には、新たな規格Ｈ．２６５ ｜ ＭＰＥＧ−Ｈ ＨＥＶＣ（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｖｉｄｅｏ Ｃｏｄｉｎｇ、以下 ＨＥＶＣ）が採択されている。８Ｋ放送の映像の解像度（水平・垂直の画素数）は７６８０×４３２０であり、４Ｋ（３８４０×２１６０）の４倍、２Ｋ（１９２０×１０８０）の１６倍である。そのため、８Ｋのテレビ放送受信装置のデコーダ（データ伸長装置）の高性能化が求められる。そのため、８Ｋ放送に合わせた性能が発揮できるように、デコーダの回路規模、動作周波数が決められるため、４Ｋ放送もしくは２Ｋ放送を受信する際には、デコーダはオーバースペックとなり、むしろ、その演算効率は低下してしまう。
本発明の一形態は、消費電力を削減すること、または、新規な半導体装置、または新規な半導体装置の動作方法を提供することを課題の一つとする。
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一形態は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
本発明の一形態は、符号化された映像データを復号する機能を有するデコーダであって、ＦＰＧＡを有し、ＦＰＧＡは、映像データを復号化するための少なくとも１つの処理を行い、映像データの解像度が第１の解像度の場合、ＦＰＧＡの入力データ信号はバイナリ信号であり、かつＦＰＧＡのクロック周波数は、第１の周波数であり、映像データの解像度が第１の解像度よりも低い場合、ＦＰＧＡの入力データ信号はパルス信号であり、かつＦＰＧＡのクロック周波数は、第１の周波数よりも低い第２の周波数であるデコーダである。
上記の形態において、ＦＰＧＡはロジックエレメントを有し、ロジックエレメントは、入力データ信号が入力されるデータ入力部と、入力データ信号を演算する演算回路と、演算回路で演算されたデータ信号を処理し、出力データ信号を生成するデータ出力部とを有し、映像データの解像度が第１の解像度よりも低い場合、データ入力部は、入力データ信号をバイナリ信号に変換できる回路構成に設定され、かつ、データ出力部は、出力データ信号をパルス信号に変換できる回路構成に設定され、かつ、演算回路のパワーゲーティングが行われてもよい。
本発明の一形態は、符号化された映像データを復号する機能を有するデコーダであって、映像データを復号化するための第１の処理を行う回路を有し、映像データの解像度が第１の解像度の場合、回路の入力データ信号はバイナリ信号であり、かつ回路のクロック周波数は、第１の周波数であり、映像データの解像度が第１の解像度よりも低い場合、回路の入力データ信号はパルス信号であり、かつ回路のクロック周波数は、第１の周波数よりも低い第２の周波数であるデコーダである。
上記の形態において、回路は、入力データ信号が入力されるデータ入力部と、第１の処理を行う専用回路と、専用回路で処理された信号から出力データ信号を生成するデータ出力部と、を有し、映像データの解像度が第１の解像度よりも低い場合、データ入力部は、入力データ信号をバイナリ信号に変換できる回路構成に設定され、かつ、データ出力部は、出力データ信号をパルス信号に変換できる回路構成に設定され、かつ、専用回路のパワーゲーティングが行われてもよい。
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子として機能する端子である。ソースまたはドレインとして機能する２つの入出力端子は、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。
ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは相対的なものである。よって、ＧＮＤと記載されていても、必ずしも０Ｖを意味しない場合もある。
本明細書等において、「第１」、「第２」、「第３」などの序数詞は、順序を表すために使用される場合がある。または、構成要素の混同を避けるために使用する場合があり、この場合、序数詞の使用は構成要素の個数を限定するものではなく、順序を限定するものでもない。また、例えば、「第１」を「第２」または「第３」に置き換えて、発明の一形態を説明することができる。
本明細書等の記載に関するその他の事項を実施の形態５に付記している。
本発明の一形態によって、消費電力を削減すること、または、新規な半導体装置、または新規な半導体装置の動作方法を提供することを可能なる。なお、複数の効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態について、上記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ずと明らかになるものである。
放送システムの構成例を示すブロック図。 放送システムのデータ伝送を示す模式図。 Ａ−Ｄ：受信装置の構成例を示す図。 デコーダの構成例を示すブロック図。 ＦＰＧＡの構成例を示すブロック図。 Ａ−Ｄ：配線スイッチの構成例を示す回路図。 コンフィギュレーションメモリの構成例を示す回路図。 ロジックエレメントの構成例を示すブロック図。 Ａ：バイナリ信号を説明する図。Ｂ、Ｃ：パルス信号を説明する図。 ロジックエレメントの動作例を示すタイミングチャート。 Ａ：ラッチ回路の構成例を示す回路図。Ｂ：ラッチ回路の動作例を示すタイミングチャート。 Ａ、Ｂ：演算回路の構成例を示す回路図。Ｃ：レプリカ回路の構成例を示す回路図。 Ａ：出力タイミング生成回路の構成例を示す回路図。Ｂ：出力タイミング生成回路の動作例を示すタイミングチャート。Ｃ：出力信号生成回路の構成例を示す回路図。 ロジックエレメントの構成例を示すブロック図。 ロジックエレメントの動作例を示すタイミングチャート。 ロジックエレメントの動作例を示すタイミングチャート。 Ａ−Ｃ：イメージセンサの構成例を示す図。 Ａ−Ｄ：イメージセンサの構成例を示す図。 Ａ、Ｂ：イメージセンサの構成例を示す図。 Ａ−Ｃ：イメージセンサの構成例を示す回路図。 表示モジュールの構成例を示す分解図。 Ａ：表示部の構成例を示すブロック図。Ｂ、Ｃ：画素の構成例を示す回路図。 Ａ−Ｃ：表示パネルの構成例を示す図。 Ａ、Ｂ：表示パネルの構成例を示す断面図。 Ａ、Ｂ：表示パネルの構成例を示す断面図。 Ａ−Ｆ：電子機器の構成例を示す模式図。 Ａ：トランジスタの構成例を示す上面図。Ｂ、Ｃ：トランジスタの構成例を示す断面図。 Ａ：トランジスタの部分拡大図。Ｂ：トランジスタのエネルギーバンド図。 Ａ：トランジスタの構成例を示す上面図。Ｂ、Ｃ：トランジスタの構成例を示す断面図。 Ａ：トランジスタの構成例を示す上面図。Ｂ、Ｃ：トランジスタの構成例を示す断面図。 Ａ：トランジスタの構成例を示す上面図。Ｂ―Ｄ：トランジスタの構成例を示す断面図。 Ａ：トランジスタの構成例を示す上面図。Ｂ―Ｄ：トランジスタの構成例を示す断面図。 Ａ：トランジスタの構成例を示す上面図。Ｂ：トランジスタの構成例を示す断面図。 Ａ、Ｂ：半導体装置の構成例を示す断面図。 半導体装置の構成例を示す断面図。 医療現場における映像配信システムの構成例を示す図。
以下に、本発明の実施の形態を説明する。ただし、本発明の一形態は、以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
以下に示される複数の実施の形態は適宜組み合わせることが可能である。また１の実施の形態の中に、複数の構成例（作製方法例、動作方法例等も含む。）が示される場合は、互いに構成例を適宜組み合わせること、および他の実施の形態に記載された１または複数の構成例と適宜組み合わせることも可能である。
図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。また、同じ符号を持つ複数の要素を個々に区別する必要があるときには、符号に“＿１”、“＿２”、“［ｉ、ｊ］”等の識別用の符号を付記して記載する場合がある。例えば、３本の配線ＷＬを個々に区別する場合、配線ＷＬ［０］、ＷＬ［１］、ＷＬ［２］と記載する場合がある。
本明細書において、例えば、高電源電位ＶＤＤを、電位ＶＤＤ、ＶＤＤ等と省略して記載する場合がある。これは、他の構成要素（例えば、信号、電圧、回路、素子、電極、配線等）についても同様である。
〔実施の形態１〕
＜＜放送システム＞＞
図１は、放送システムの構成例を模式的に示すブロック図である。放送システム１００は、カメラ１１０、送信装置１１１、受信装置１１２、表示装置１１３を有する。カメラ１１０は、イメージセンサ１２０、画像処理装置１２１を有する。送信装置１１１は、エンコーダ１２２および変調器１２３を有する。受信装置１１２は、復調器１２５およびデコーダ１２６を有する。表示装置１１３は画像処理装置１２７および表示部１２８有する。
カメラ１１０が８Ｋ映像を撮影が可能である場合、イメージセンサ１２０は、８Ｋのカラー画像を撮像可能な画素数を有する。例えば、１画素が１の赤用（Ｒ）サブ画素、２の緑用（Ｇ）サブ画素、および１の青用（Ｂ）サブ画素でなる場合、イメージセンサ１２０には、少なくとも７６８０×４３２０×４［Ｒ、Ｇ＋Ｇ、Ｂ］の画素が必要となり、また、４Ｋ用のカメラであれば、イメージセンサ１２０の画素数は、少なくとも３８４０×２１６０×４であり、２Ｋ用のカメラであれば、画素数は、少なくとも１９２０×１０８０×４である。
イメージセンサ１２０は未加工のＲａｗデータ１４０を生成する。画像処理装置１２１は、Ｒａｗデータ１４０に画像処理（ノイズ除去、補間処理など）を施し、映像データ１４１を生成する。映像データ１４１は送信装置１１１に出力される。
送信装置１１１は、映像データ１４１を処理して、放送帯域に適合する放送信号（搬送波）１４３を生成する。エンコーダ１２２は映像データ１４１を処理し、符号化データ１４２を生成する。エンコーダ１２２は、映像データ１４１を符号化する処理、映像データ１４１に放送制御用データ（例えば認証用のデータ）を付加する処理、暗号化処理、スクランブル処理（スペクトラム拡散のためのデータ並び替え処理）等を行う。
変調器１２３は符号化データ１４２をＩＱ変調（直交位相振幅変調）することで、放送信号１４３を生成し、出力する。放送信号１４３は、Ｉ（同位相）成分とＱ（直交位相）成分の情報を持つ複合信号である。ＴＶ放送局は、映像データ１４１の取得、および放送信号１４３の供給を担う。
放送信号１４３は受信装置１１２で受信される。受信装置１１２は、放送信号１４３を表示装置１１３で表示可能な映像データ１４４に変換する機能を有する。復調器１２５は、放送信号１４３を復調して、Ｉ信号、Ｑ信号の２つのアナログ信号に分解する。
デコーダ１２６は、Ｉ信号およびＱ信号をデジタル信号に変換する処理を有する。また、デコーダ１２６は、デジタル信号に対して、各種の処理を実行し、データストリームを生成する。この処理には、フレーム分離、ＬＤＰＣ（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ）符号の復号、放送制御用データの分離、デスクランブル処理等がある。デコーダ１２６は、データストリームを復号化し、映像データ１４４を生成する。復号化のための処理には、直交変換（ＤＣＴ：離散コサイン変換、ＤＳＴ：離散サイン変換）、フレーム間予測処理、動き補償予測処理がある。
映像データ１４４は、表示装置１１３の画像処理装置１２７に入力される。画像処理装置１２７は、映像データ１４４を処理し、表示部１２８に入力可能なデータ信号１４５を生成する。画像処理装置１２７での処理は、画像処理（ガンマ処理）、デジタルーアナログ変換処理等がある。データ信号１４５が入力されることで、表示部１２８は表示を行う。
図２に、放送システムにおけるデータ伝送を模式的に示す。図２には、放送局１６１から送信された電波（放送信号）が、各家庭のテレビジョン受信装置１６０（ＴＶ１６０）に届けられるまでの経路を示している。ＴＶ１６０は、受信装置１１２および表示装置１１３を備えている。人工衛星１６２として、例えば、ＣＳ（通信衛星）、ＢＳ（放送衛星）などが挙げられる。アンテナ１６４として、例えば、ＢＳ・１１０°ＣＳアンテナ、ＣＳアンテナなどが挙げられる。アンテナ１６５として、例えば、ＵＨＦ（Ｕｌｔｒａ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）アンテナなどが挙げられる。
電波１６６Ａ、１６６Ｂは、衛星放送用の放送信号である。人工衛星１６２は電波１６６Ａを受信すると、地上に向けて電波１６６Ｂを伝送する。各家庭において、電波１６６Ｂはアンテナ１６４で受信され、ＴＶ１６０において衛星ＴＶ放送を視聴することができる。あるいは、電波１６６Ｂは他の放送局のアンテナで受信され、放送局内の受信装置によって光ケーブルに伝送できる信号に加工される。放送局は光ケーブル網を利用して放送信号を各家庭のＴＶ１６０に送信する。電波１６７Ａ、１６７Ｂは、地上波放送用の放送信号である。電波塔１６３は、受信した電波１６７Ａを増幅して、電波１６７Ｂを送信する。各家庭では、アンテナ１６５で電波１６７Ｂを受信することで、ＴＶ１６０で地上波ＴＶ放送を視聴することができる。
また、本実施の形態の映像配信システムは、ＴＶ放送用のシステムに限定されるものではない。また配信する映像データは、動画像データでもよいし、静止画像データでもよい。
例えば、高速ＩＰネットワークを通じてカメラ１１０の映像データ１４１を配信してもよい。例えば、映像データ１４１の配信システムは医療現場では、遠隔診断、遠隔診療に用いることができる。医療行為に利用する映像は、正確な画像診断や医療行為には、より高精細な映像が求められており、高解像度（８Ｋ、４Ｋ、２Ｋ）の表示装置に表示可能な映像データの配信システムが求められる。図３６は、映像データの配信システムを利用した救急医療システムを模式的に示す。
救急搬送車両（救急車）３００と医療機関３０１間、医療機関３０１と医療機関３０２間の通信は、高速ネットワーク３０５を利用して行われる。救急車３００には、カメラ３１０、エンコーダ３１１、通信装置３１２が搭載されている。
カメラ３１０は、医療機関３０１へ搬送する患者を撮影する。カメラ３１０で取得した映像データ３１５は、通信装置３１２によって非圧縮で送信することもできる。これにより映像データ３１５の圧縮に要する時間分の遅延を少なくして、高解像度の映像データ３１５を医療機関３０１に伝送することができる。救急車３００と医療機関３０１間の通信に、高速ネットワーク３０５を利用できない場合は、エンコーダ３１１で映像データを符号化し、符号化した映像データ３１６を送ることもできる。
医療機関３０１では、救急車３００から送られた映像データを通信装置３２０で受信する。受信した映像データが非圧縮データであれば、通信装置３２０を介して、表示装置３２３に送られ、表示される。映像データが圧縮データであれば、デコーダ３２１でデータ伸長されたのち、表示装置３２３に送られ表示される。医師は、表示装置３２３の画像から、救急車３００の救急隊員への指示、あるいは、患者の治療にあたる医療機関３０１内のスタッフに指示を行う。図３６の配信システムは高精細な画像を伝送することができるので、医療機関３０１内において、医師は救急搬送中の患者の細部を確認することができる。そのため、医師は短時間でより的確な指示を救急隊員やスタッフに与えることができ、患者の救命率の向上につながる。
医療機関３０１と医療機関３０２間の映像データの通信も、上記と同様である。医療機関３０１の画像診断装置（ＣＴ、ＭＲＩ等）で取得した医療画像を医療機関３０２に伝送することができる。また、ここでは、救急車３００を例に挙げたが、患者を搬送する手段は、ヘリコプターなどの航空機や、船舶でもよい。
図２は、ＴＶ１６０が受信装置を内蔵している例を示している。ＴＶ１６０とは独立した受信装置で受信して、ＴＶ１６０に表示させることも可能である。そのような例を図３に示す。受信装置１７１は、ＴＶ１６０の外側に設けられてもよい（図３Ａ）。アンテナ１６４、１６５とＴＶ１６０は、無線機１７２及び無線機１７３を介して、データの授受を行ってもよい（図３Ｂ）。この場合、無線機１７２または無線機１７３は、受信装置の機能も有する。また、ＴＶ１６０は、無線機１７３を内蔵してもよい（図３Ｃ）。
受信装置は、携帯可能な大きさにすることもできる。図３Ｄに示す受信装置１７４は、コネクタ部１７５を有する。表示装置、および情報端末（例えば、パーソナルコンピュータ、スマートフォン、携帯電話、タブレット型端末など）等の電子機器がコネクタ部１７５と接続可能な端子を備えていれば、これらで衛星放送や地上波放送を視聴することが可能となる。
図１の放送システム１００において、デコーダ１２６は、専用ＩＣやプロセッサ（例えば、ＧＰＵ、ＣＰＵ）等を組み合わせて構成することができる。また、デコーダ１２６を１の専用ＩＣチップに集積化することもできる。あるいは、一部あるいは全ての専用ＩＣをプログラマブル・ロジック・デバイス（例えば、ＦＰＧＡ）で構成することもできる。エンコーダ１２２も同様である。
＜デコーダ＞
図４は、デコーダ１２６の構成例を示すブロック図である。デコーダ１２６は、回路１８０−１８３を有する。回路１８０はＡＤＣ（アナログデジタル変換）部であり、回路１８１はデータストリーム生成部であり、回路１８２はデータ並列化部、回路１８３は復号部（画像データ伸長部）である。
回路１８０は、Ｉ信号およびＱ信号をデジタル変換し、デジタル信号１４６を生成する。回路１８１は、デジタル信号１４６から放送用制御信号を分離して、データストリーム１４７を生成する。回路１８１は、データストリーム１４７を生成するための各種の回路を有する。例えば、回路１８１は、フレーム分離回路１８１ａ、ＬＤＰＣ復号回路１８１ｂ、認証処理回路１８１ｃ、およびデスクランブラ１８１ｄを有する。
回路１８２は、データストリーム１４７を複数のデータストリーム１４８に分割して、出力する。これにより、回路１８３はデータストリーム１４８を並列処理することが可能となる。回路１８３は、データストリーム１４８を復号し、映像データ１４４を生成する。回路１８３は、データストリーム１４８を復号するための回路を有する。例えば、回路１８３は、ＤＣＴ回路１８３ａ、フレーム間予測回路１８３ｂおよび動き補償予測回路１８３ｃを有する。
デコーダ１２６の回路は、適宜取捨することができる。あるいはデコーダ１２６に他の回路を追加してもよい。例えば、回路１８２を設けない構成にして、回路１８３でデータストリーム１４７を処理してもよい。また、デコーダ１２６には、８Ｋ放送信号をリアルタイムで復号する性能を有しているため、動作周波数が高くなる。そのため、４Ｋ放送信号もしくは２Ｋ放送信号を復号する際には、デコーダ１２６はオーバースペックとなり、デコーダ１２６の演算効率はむしろ低下してしまう。
そこで、放送される映像データの解像度に応じて、デコーダ１２６の駆動方法、あるいは動作周波数（クロック周波数）を変更し、デコーダ１２６の消費電力の低減を図る。そのため、デコーダ１２６の回路１８３にＦＰＧＡを適用する。
８Ｋ放送の映像データをデコードする場合は、ＦＰＧＡのロジックエレメント（ＬＥ）間の信号送受をバイナリ信号で行うバイナリ駆動で、ＦＰＧＡを動作させる。４Ｋ放送もしくは２Ｋ放送の映像データをデコードする場合は、ＬＥ間の信号送受をパルス信号で行うパルス駆動でＦＰＧＡを動作させる。また、バイナリ駆動時の動作周波数は、パルス駆動の動作周波数よりも高くすることが好ましい。バイナリ駆動およびパルス駆動については後述する。
パルス駆動の場合、パワーゲーティングが可能な回路構成に、ＬＥを設定する。この回路構成では、ＬＥへのパルス信号の到達の有無を判定し、パルス信号が到達していれば、ＬＥ内の演算回路を電源オンにして演算を開始させる。演算終了後に演算回路を電源オフにする。そのため、パルス駆動を採用する際には時間的及び消費電力的にオーバーヘッドが生じるものの、信号遷移の間隔が長い場合には消費電力を低減することができる。したがって、パルス駆動は動作周波数が低い場合に有利な駆動方法である。バイナリ駆動では、パワーゲーティングを行わない回路構成に、ＬＥを設定する。そのため、バイナリ駆動は、動作周波数が高い場合に有利な駆動方法である。
８Ｋ放送に対して、４Ｋ放送及び２Ｋ放送では、画素数が１／４及び１／１６のため、フレーム周波数が同じ場合には、演算処理量が単純に画素数に比例すると仮定すると動作周波数を１／４及び１／１６とすることが可能である。したがって、４Ｋ放送もしくは２Ｋ放送の場合には、ＦＰＧＡをパルス駆動の回路構成とし、８Ｋ放送の場合にはＦＰＧＡをバイナリ駆動の回路構成とすることが有効である。
＜＜ＦＰＧＡ＞＞
図５にＦＰＧＡの一例を示す。図５に示すＦＰＧＡ２００は、ロジックアレイ２１０、入出力部（Ｉ／Ｏ）２１１、および周辺回路を有する。Ｉ／Ｏ２１１は、ロジックアレイ２１０の入出力インターフェースである。周辺回路は、ロジックアレイ２１０およびＩ／Ｏ２１１を駆動するための機能回路を有する。例えば、周辺回路は、クロック生成器２１２、コンフィギュレーション・コントローラ２１３、コンテキスト・コントローラ２１４、行ドライバ２１５、および列ドライバ２１６を有する。
ロジックアレイ２１０は、複数のロジックエレメント（ＬＥ）２２０、および複数の配線スイッチアレイ（ＲＳＡ）２２１を有する。ここでは、ＬＥ２２０は４入力・１出力の論理回路である。ＲＳＡ２２１は複数の配線スイッチ（ＲＳ：Ｒｏｕｔｉｎｇ Ｓｗｉｔｃｈ）を有する。各ＲＳは、２つのＬＥ２２０間の接続を制御する。また、同じ列に配置されている複数のＬＥ２２０は、レジスタチェーンを構成するように接続されていてもよい。
ＬＥ２２０には、複数のコンフィギュレーションメモリ（ＣＦＭ）２２２を有する。ＣＦＭ２２２が記憶しているコンフィギュレーションデータによって、ＬＥ２２０の回路構成が設定される。ＣＦＭ２２２は、コンフィギュレーションデータのセットを複数格納することが可能なマルチコンテキストに対応したコンフィギュレーションメモリである。また、ＲＳＡ２２１の各ＲＳもマルチコンテキストに対応したメモリデバイスを備えており、ＲＳで記憶しているコンフィギュレーションデータによって、ＬＥ２２０間の接続構造が決定される。
ＦＰＧＡ２００は、ロードされるコンフィギュレーションデータのセットを切り替えることで、回路構成を高速に変更することができる。コンフィギュレーションデータのセットの切り替えは、コンテキスト・コントローラ２１４によって行われる。行ドライバ２１５および列ドライバ２１６はＣＦＭ２２２を駆動するための回路である。コンフィギュレーション・コントローラ２１３は、行ドライバ２１５および列ドライバ２１６を制御する機能を有する。
ここでは、コンテキスト数が２であるロジックアレイ２１０の回路構成例について説明する。また、２つのコンテキストを「ＣＮＴＸＴ０」、「ＣＮＴＸＴ１」と呼ぶこととする。また、ＣＮＴＸＴ０を選択するためのコンテキスト信号を「ｃｔｘ［０］」と呼び、ＣＮＴＸＴ１を選択するためのコンテキスト信号を、「ｃｔｘ［１］」と呼ぶこととする。
＜＜配線スイッチ＞＞
ＲＳＡ２２１は、複数のＲＳ２２３を有する。図６ＡにＲＳ２２３の構成例を示す。ＲＳ２２３はプログラマブルな配線スイッチであり、ノードＩＮにはＬＥ２２０の出力ノードが電気的に接続され、ノードＯＵＴには、別のＬＥ２２０の入力ノードが電気的に接続される。ＲＳ２２３は、ノードＩＮとノードＯＵＴとの間に２のスイッチ回路２３０（以下、「ＳＷ２３０」と呼ぶ。）が並列に電気的に接続されている。なお、コンテキスト数を２よりも多くする場合は、コンテキスト数と同数のＳＷ２３０をノードＩＮとノードＯＵＴ間に並列に電気的に接続すればよい。
ＳＷ２３０は、トランジスタＭＯ１、トランジスタＭＲ１、トランジスタＭＳ１および容量素子Ｃ１を有する。ＳＷ２３０は、３トランジスタ型のゲインセルと同様の回路構成を有している。ＳＷ２３０において、トランジスタＭＯ１および容量素子Ｃ１により、アナログメモリＡＭ１（以下、「ＡＭ１」と呼ぶ。）が構成されている。ノードＳＮ１はＡＭ１の保持ノードである。ノードＳＮ１の電位によって、ＭＲ１の導通状態が制御される。容量素子Ｃ１はノードＳＮ１の電位を保持するための保持容量である。容量素子Ｃ１の一方の端子は、ノードＳＮ１と電気的に接続され、他方の端子は、接地電位（ＧＮＤ）用電源線（以下、「ＧＮＤ線」と呼ぶ。）と電気的に接続されている。
ＳＷ２３０［０］、ＳＷ２３０［１］は、列方向に設けられた１の配線２３１に接続されている。配線２３１はビット線であり、配線２３１によって、ＡＭ１に書き込むコンフィギュレーションデータがＳＷ２３０に伝送される。ＳＷ２３０［０］は、配線２３２［０］、２３３［０］に電気的に接続されている。ＳＷ２３０［１］は、配線２３２［１］、２３３［１］に電気的に接続されている。配線２３２［０］、２３２［１］はワード線であり、配線２３３［０］、２３３［１］はコンテキスト信号用の配線である。ＣＮＴＸＴ０が選択される場合は、ｃｔｘ［０］によってＳＷ２３０［０］のトランジスタＭＳ１はオンとなり、ｃｔｘ［１］によってＳＷ２３０［１］のトランジスタＭＳ１はオフとなる。ＣＮＴＸＴ１が選択される場合は、２つのトランジスタＭＳ１の導通状態が逆になる。
トランジスタＭＯ１をチャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）とすることで、ＡＭ１の保持時間を長くすることができる。そのため、ＡＭ１を不揮発性メモリデバイスとして用いることができる。トランジスタＭＲ１、ＭＳ１は、ＯＳトランジスタでもよいし、Ｓｉトランジスタでもよい。
ここでいう、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に流れる電流をいう。トランジスタがｎチャネル型である場合、例えば、しきい値電圧が０Ｖ乃至２Ｖ程度であれば、ゲートとソース間の電圧が負の電圧であるときのソースとドレインとの間に流れる電流をオフ電流と呼ぶことができる。また、オフ電流が極めて小さいとは、例えば、チャネル幅１μｍあたりのオフ電流が１００ｚＡ（ｚ；ゼプト、１０−２１）以下であることをいう。オフ電流は小さいほど好ましいため、この規格化されたオフ電流が１０ｚＡ／μｍ以下、あるいは１ｚＡ／μｍ以下とすることが好ましく、１０ｙＡ／μｍ（ｙ；ヨクト、１０−２４）以下であることがより好ましい。
酸化物半導体のバンドギャップは３．０ｅＶ以上であるため、ＯＳトランジスタは熱励起によるリーク電流が小さく、また上掲のようにオフ電流が極めて小さい。ＯＳトランジスタのチャネル形成領域は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）が代表的である。電子供与体（ドナー）となる水分または水素等の不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性半導体）にする、あるいはｉ型に限りなく近づけることができる。ここでは、このような酸化物半導体は高純度化された酸化物半導体と呼ぶことができる。高純度化された酸化物半導体を適用することで、チャネル幅で規格化されたＯＳトランジスタのオフ電流を数ｙＡ／μｍ以上数ｚＡ／μｍ以下程度に低くすることができる。ＯＳトランジスタ、および酸化物半導体については、実施の形態４、５で説明する。
また、ＯＳトランジスタでは、オフ電流特性の温度依存性が小さい。そのため、高温（例えば、１００℃以上）であっても、ＯＳトランジスタの規格化されたオフ電流は１００ｚＡ（ｚ；ゼプト、１０−２１）以下とすることができる。よって、アナログメモリのトランジスタにＯＳトランジスタを適用することで、ＡＭ１は高温環境下であっても、データを消失せずに保持することができるため温度に対して高い信頼性をもつＦＰＧＡ２００を得ることができる。
図６Ｂ、図６ＣにＲＳ２２３の変形例（ＲＳ２２３Ｂ、ＲＳ２２３Ｃ）を示す。ＲＳ２２３Ｂは、ＳＷ２３０に代えてＳＷ２３０Ｂを有する。ＳＷ２３０ＢのアナログメモリＡＭ２は、バックゲートを有するトランジスタＭＯ１が設けられている。２のトランジスタＭＯ１のバックゲートは、共通の配線２３４と電気的に接続されている。配線２３４の電位によって、トランジスタＭＯ１のしきい値電圧を制御することができる。トランジスタＭＯ１のバックゲートとチャネル形成領域間の絶縁層に電荷蓄積層を設けた場合、ＦＰＧＡ２００の作製時に、配線２３４を利用して、トランジスタＭＯ１の電荷蓄積層に電荷を注入する工程を行うこともできる。この工程を行った場合は、配線２３４の電位を制御せずに、トランジスタＭＯ１のバックゲートを電気的に浮遊状態にして、ＦＰＧＡ２００を動作させてもよい。
ＲＳ２２３Ｃは、ＳＷ２３０に代えてＳＷ２３０Ｃを有する。ＳＷ２３０ＣのアナログメモリＡＭ３には、バックゲートがゲート（フロントゲート）に電気的に接続されているトランジスタＭＯ１が設けられている。
図６Ａ―図６Ｃに示す配線スイッチでは、コンフィギュレーションデータを記憶するためメモリデバイスが、ＯＳトランジスタを用いたアナログメモリであるが、他のメモリデバイスでもよい。図６Ｄに示すＳＷ２３０Ｄには、コンフィギュレーションデータを記憶するためのラッチ回路２３５が設けられている。ラッチ回路２３５はアクセストランジスタおよびインバータループを有する。
＜＜コンフィギュレーションメモリ＞＞
図７にＣＦＭ２２２の構成例を示す。ＣＦＭ２２２は、２つのメモリセル（ＭＣ）２４０、および２つのトランジスタＭＳ１１を有する。２つのトランジスタＭＳ１１は、コンフィギュレーションデータを出力するＭＣ２４０を選択するための選択トランジスタである。２つのトランジスタＭＳ１１のゲートは、それぞれ、異なるコンテキスト信号用配線（配線２４４）と電気的に接続されている。ＣＮＴＸＴ０が選択される場合、ｃｔｘ［０］によってトランジスタＭＳ１１［０］がオンとされ、ＭＣ２４０［０］が記憶しているコンフィギュレーションデータが出力される。ＣＮＴＸＴ１が選択される場合、ｃｔｘ［１］によってトランジスタＭＳ１１［１］がオンとなり、ＭＣ２４０［１］が記憶しているコンフィギュレーションデータが出力される。
ＭＣ２４０は、相補データを記憶することが可能なメモリデバイスである。ＭＣ２４０は２つのアナログメモリ（ＡＭ１１、ＡＭ１２）、２つの読み出し用トランジスタ（ＭＲ２、ＭＲ３）を有する。ＡＭ１１はノードＳＮ２、トランジスタＭＯ２および容量素子Ｃ２を有し、ＡＭ１２はノードＳＮ３、トランジスタＭＯ３および容量素子Ｃ３を有する。トランジスタＭＯ２、トランジスタＭＯ３をＯＳトランジスタとすることで、ＡＭ１１、ＡＭ１２もＡＭ１と同様に、不揮発性のメモリデバイスとして用いることができる。
配線２４１と配線２４２はビット線対であり、配線２４２には、インバータ（ＩＮＶ）を介してコンフィギュレーションデータが入力される。配線２４３はワード線である。ＡＭ１１は、コンフィギュレーションデータと同じ論理のデータを記憶し、ＡＭ１２はコンフィギュレーションデータの論理を反転したデータを記憶することとなる。よって、コンフィギュレーションデータを書き込むことでノードＳＮ２が高レベル（“Ｈ”）となれば、ノードＳＮ３は低レベル（“Ｌ”）となる。
トランジスタＭＲ２のゲートはノードＳＮ２と、第１端子は電源電位ＶＤＤを供給する電源線（以下、「ＶＤＤ線」と呼ぶ。）と、第２端子はＭＳ１１の第１端子と電気的に接続されている。トランジスタＭＲ３のゲートはノードＳＮ３と、第１端子はＧＮＤ線と、第２端子はＭＳ１１の第１端子と電気的に接続されている。ＶＤＤはロジックアレイ２１０の高電源電位であり、ＧＮＤはロジックアレイ２１０の低電源電位である。
ＡＭ１１およびＡＭ１２をＡＭ２（図６Ｂ）と同様な回路構成としてもよい。または、ＡＭ１１およびＡＭ１２をＡＭ３（図６Ｃ）と同様な回路構成としてもよい。または、ＡＭ１１およびＡＭ１２に代えてラッチ回路２３５（図６Ｄ）を設けてもよい。ラッチ回路２３５はデータの保持に電力が必要となるが、ＡＭ１１、ＡＭ１２は必要ない。そのため、ＣＦＭ２２２はＡＭ１１およびＡＭ１２のようなアナログメモリでデータを保持する回路構成であることが、ＦＰＧＡ２００の低消費電力化に有用である。ＲＳ２２３の回路構成についても同様である。
＜ロジックエレメント＞
図８にＬＥ２２０の構成例を示すブロック図を示す。図１０にＬＥ２２０の動作例を示すタイミングチャートを示す。ＬＥ２２０は、複数のＣＦＭ２２２、演算回路２５０、レプリカ回路２５１、データ入力部（ＤＩＮ）２５２、データ出力部（ＤＯＵＴ）２５３、トランジスタＴＰ１、およびトランジスタＴＰ２を有する。
ＬＥ２２０は４入力１出力のプログラミング可能な論理回路である。ＬＥ２２０はデータ信号ＬＥ＿ＩＮ［０］―ＬＥ＿ＩＮ［３］を演算処理して、データ信号ＬＥ＿ＯＵＴを出力する。データ信号ＬＥ＿ＯＵＴはＲＳ２２３を経て、他のＬＥ２２０の入力データ信号となる。信号ＲＳＴ、ＰＧ、ＯＵＴ［０］、ＬＭＯ等は、ＬＥ２２０の内部回路が生成する信号（内部信号）である。
ここでは、複数のＣＦＭ２２２うち、ＩＮＡＳＮＣを記憶しているものをＣＦＭ２２２ｉと呼び、ＯＵＴＡＳＮＣを記憶しているものをＣＦＭ２２２ｏａと呼ぶこととする。ＩＮＡＳＮＣは、データ信号ＬＥ＿ＩＮの構成（パルス信号かバイナリ信号）に応じて、ＬＥ２２０の回路構成を設定するためのデータ信号である。ＯＵＴＡＳＮＣは、出力するデータ信号の構成を設定するためデータ信号であり、ＯＵＴＡＳＮＣによって、ＬＥ２２０は、パルス信号を、またはバイナリ信号を出力可能な回路構成に設定される。
トランジスタＴＰ１は、演算回路２５０のパワースイッチ（スリープトランジスタ）の機能を有し、トランジスタＴＰ２は、レプリカ回路２５１のパワースイッチ（スリープトランジスタ）の機能を有する。トランジスタＴＰ１、ＴＰ２によって、演算回路２５０、レプリカ回路２５１へのＶＤＤの供給が制御される。信号ＰＧがパワーゲーティング信号であり、トランジスタＴＰ１、ＴＰ２のオン、オフを制御する。
ＬＥ２２０は、グローバル・クロック信号でタイミングを制御しない非同期回路である。そのため、グローバル・クロック信号を分配する配線がないため、消費電力を抑えることができる。また、ＬＥ２２０では、ハンドシェーク信号を用いずに内部回路間の信号の伝送が可能である。よって、ハンドシェーク信号用の配線を設ける必要がないため、配線数や素子数を低減することができる。また、ＬＥ２２０は、グローバル・クロック信号と同期せずに、演算回路２５０のパワーゲーティングを開始することができる。そのため、演算回路２５０で演算処理が終了次第、パワーゲーティングすることができるので、時間的に細粒度なパワーゲーティングとなり、消費電力を効果的に低減できる。
ＬＥ２２０では、データ信号の構成には２種類ある。ここでは、一方を「バイナリ信号」、他方を「パルス信号」と呼ぶ。バイナリ信号とは、電位レベルのみで、１ビットの論理（“０”、“１”）を表す信号である。図９Ａに、データ信号がバイナリ信号である場合の信号の波形の例を示す。期間Ｐ１では、電位レベルが“Ｌ”であるので、この期間のデータ信号の論理は“０”である。期間Ｐ２では電位レベルが“Ｈ”であるので、データ信号の論理は“１”である。
パルス信号では、データ信号の電位レベルだけでなく、電位レベルの変化の履歴も含めて、論理を表す。図９Ｂに、データ信号がパルス信号である場合の信号の波形の例を示す。期間Ｐ１０の波形の変化によって、データ信号の値が決定される。期間Ｐ１１の波形は、ウェイクアップ信号であり、データ信号の入力を知らせる信号である。ここでは、ウェイクアップ信号のパルス数を２としているが、１でもよいし、２よりも多くてもよい。期間Ｐ１２の信号がデータ部分であり、そのパルス数で、データ信号の論理を決定する。例えば、パルス数が０であれば、データ信号の値は“０”とし、パルス数が２であれば、データ信号の値は“１”とする。
ここでは、データ信号ＬＥ＿ＩＮ等のデータ信号がパルス信号である場合、データ信号の値と信号の波形を図９Ｃのように定義する。つまり、ウェイクアップ信号のパルス数は１である。ウェイクアップ信号の後にパルスが１つ入力されれば、データ信号の論理は“１”であり、パルスの入力がなければ“０”である。また、処理するデータ信号がバイナリ信号であるときのＦＰＧＡ２００の駆動方式を「バイナリ駆動」と呼び、パルス信号であるときは「パルス駆動」と呼ぶこととする。
図９Ａに示すように、バイナリ駆動のときには、データ信号が入力されていないことと、“０”のデータ信号が入力されていることは区別できない。これに対して、パルス駆動のときには、データ信号が入力されているか、否か識別することが可能である。そこで、パルス信号の特長を生かし、ＬＥ２２０は、パルス駆動のときにパワーゲーティングが効果的に実行できるような回路構成に設定される。これにより、ＦＰＧＡ２００において、演算効率の適切化と、低消費電力化とを実現することができる。
バイナリ駆動とパルス駆動の切り替えは、コンテキストの切り替えによって行われる。ここでは、ＦＰＧＡ２００をバイナリ駆動する場合はＣＮＴＸＴ０が選択され、パルス駆動をする場合はＣＮＴＸＴ１が選択される。また、ＩＮＡＳＮＣによって、演算回路２５０およびレプリカ回路２５１のパワーゲーティングを実行するか、否かが設定される。ＣＮＴＸＴ０（バイナリ駆動）のＩＮＡＳＮＣは“１”であり、ＣＮＴＸＴ１（パルス駆動）のＩＮＡＳＮＣは“０”である。
＜＜コンテキストの切り替え＞＞
ＦＰＧＡ２００でのコンテキスト切り替えは、例えば、以下のように行うことができる。受信装置１１２のデコーダ１２６で、映像フォーマットに関するパラメータを抽出し、画素数（８Ｋ、４Ｋ、２Ｋなど）を特定する。画素数が８Ｋの場合は、コンテキスト・コントローラ２１４によってコンテキストをＣＮＴＸＴ０に切り替え、ＦＰＧＡ２００をバイナリ駆動の構成にコンフィギュレーションする。画素数が４Ｋもしくは２Ｋの場合は、コンテキスト・コントローラ２１４によってコンテキストをＣＮＴＸＴ１に切り替え、ＦＰＧＡ２００をパルス駆動の構成にコンフィギュレーションする。また画素数に応じてＦＰＧＡ２００のクロック周波数を変更する構成が有効である。具体的には、コンテキストに応じて、クロック生成器２１２はクロック信号の周波数を変更すればよい。
図１０は、パルス駆動でのＬＥ２２０の動作例を示すタイミングチャートである。なお、図１０おいて、ハッチングが付されている波形は、電圧レベルは不定であることを示している。これは、他のタイミングチャートでも同様である。以下、ＬＥ２２０の構成例、および動作例について説明する。なお他のタイミングチャートにおいて、図８、図１０を参照することを明記していない場合もあるが、説明の内容はこれらの図面の内容に基づいている。
＜＜データ入力部＞＞
ＤＩＮ２５２は、４のラッチ回路（ＬＡＴ）１０、４のマルチプレクサ（ＭＵＸ）１１、ＡＮＤゲート１２、ＮＯＲゲート１３を有する。ＤＩＮ２５２は、データ信号ＬＥ＿ＩＮをラッチする機能、ラッチしたデータ信号をバイナリ信号に変換する機能、信号ＰＯＮを生成する機能を有する。なお、以下の説明においてＡＮＤゲートをＡＮＤと省略して呼ぶこととする。他の論理ゲートについても同様である。
ＬＡＴ１０は、データ信号ＬＥ＿ＩＮをラッチする機能、データ信号ＯＵＴを生成する機能、信号ＰＯＮを生成する機能を有する。データ信号ＯＵＴはデータ信号ＬＥ＿ＩＮをバイナリ信号に変換したデータ信号に相当し、かつ信号ＬＥ＿ＩＮの遅延信号である。信号ＰＯＮは、パワーゲーティングのタイミングを決定するための信号である。図１１Ａは、ＬＡＴ１０の構成例を示す回路図であり、図１１ＢはＬＡＴ１０の動作例を示すタイミングチャートである。
ＬＡＴ１０は、３つのリセット・セット型ラッチ回路（ＲＳラッチ）５０＿１−５０＿３、および２つのＮＯＲ５１＿１、５１＿２を有する。ＲＳラッチ５０＿１−５０＿３は、２つのＮＯＲで構成されている。
図１１Ｂには、パルス駆動の際のＬＡＴ１０のタイミングチャートを示している。信号Ｎｉ１、Ｎｉ２は、それぞれ、ＮＯＲ５１＿１、５１＿２の出力信号である。
ＲＳＴ（リセット信号）が入力されると、各信号ＴＲＧ、ＰＯＮ、ＯＵＴ、Ｎｉ１、Ｎｉ２は“Ｌ”にリセットされる。つまり、ＲＳラッチ５０＿１、５０＿２、５０＿３は、それぞれ、信号ＲＳＴが入力されるまで、信号ＴＲＧ、ＰＯＮ、ＯＵＴを記憶している。
期間Ｐ１に、“１”のデータ信号ＬＥ＿ＩＮが入力され、期間Ｐ２に“０”のデータ信号ＬＥ＿ＩＮが入力されている。データ信号ＬＥ＿ＩＮが入力されると、信号ＴＲＧが“Ｈ”になる。信号ＲＳＴが入力されるまで“Ｈ”のままである。信号ＴＲＧは、データ信号ＬＥ＿ＩＮの入力を告知する信号であり、ＬＥ２２０の動作を開始させるトリガーとなる信号である。データ信号ＬＥ＿ＩＮが入力されてから時間ｔｄだけ遅延したタイミングで、信号ＰＯＮが“Ｈ”になる。信号ＰＯＮは演算回路２５０を電源オンにするための信号である。データ信号ＬＥ＿ＩＮが入力されてから時間２ｔｄ後のデータ信号ＬＥ＿ＩＮの電位レベルによって、データ信号ＯＵＴの論理（電位レベル）が決定される。データ信号ＬＥ＿ＩＮが“１”であれば、データ信号ＯＵＴも“１”となり、データ信号ＬＥ＿ＩＮが“０”であれば、データ信号ＯＵＴも“０”となる。つまり、ＬＡＴ１０は、データ信号ＬＥ＿ＩＮをパルス信号からバイナリ信号に変換する機能、およびデータ信号ＬＥ＿ＩＮを遅延する機能を有している。ＬＡＴ１０からは、時間２ｔｄ遅延したタイミングでデータ信号ＬＥ＿ＩＮと同じ論理のバイナリ信号が出力されることとなる。
ＭＵＸ１１は、データ信号ＯＵＴ、ＬＥ＿ＩＮの何れか一方を選択し、演算回路２５０に出力する機能を有する。ＩＮＡＳＮＣによって、演算回路２５０に出力する信号が決定される。ＣＮＴＸＴ０が選択されている場合は、バイナリ駆動であるのでＭＵＸ１１はデータ信号ＬＥ＿ＩＮを出力し、ＣＮＴＸＴ１が選択されている場合は、パルス駆動であるのでＭＵＸ１１はデータ信号ＯＵＴを出力する。
ＡＮＤ１２は、信号ＰＯＮ［０］−ＰＯＮ［３］の論理積をとり、信号ＰＷＯＮを生成する。ＮＯＲゲート１３は、ＰＷＯＮとＩＮＡＳＮＣの否定論理和をとり、信号ＰＧを生成する。バイナリ駆動の場合は、ＩＮＡＳＮＣが“１”（“Ｈ”）であるので、信号ＰＷＯＮの論理に関わらず、信号ＰＧが“Ｌ”となり、演算回路２５０およびレプリカ回路２５１には常時ＶＤＤが供給されることとなる。パルス駆動の場合には、信号ＰＷＯＮの論理によって、信号ＰＧの論理が決定する。信号ＰＷＯＮが“Ｈ”であれば、信号ＰＧは“Ｌ”であり、トランジスタＴＰ１、ＴＰ２はオンとなる。信号ＰＷＯＮが“Ｌ”であれば、信号ＰＧは“Ｈ”であり、トランジスタＴＰ１、ＴＰ２はオフとなる。
信号ＰＯＮ［０］−ＰＯＮ［３］が全て“Ｈ”の場合に信号ＰＷＯＮは“Ｈ”になる。ＬＡＴ１０［０］―ＬＡＴ１０［３］がそれぞれ、データ信号ＬＥ＿ＩＮ［０］−ＬＥ＿ＩＮ［３］をラッチした後に、信号ＰＯＮ［０］−ＰＯＮ［３］が全て“Ｈ”になるので、このタイミングでトランジスタＴＰ１、ＴＰ２をオンにすることができる。よって、ＬＡＴ１０［０］―ＬＡＴ１０［３］にデータ信号ＬＥ＿ＩＮ［０］−ＬＥ＿ＩＮ［３］が入力されるまでは、演算回路２５０およびレプリカ回路２５１を電源オフにしておくことができる。
上述したように、バイナリ駆動では、ＬＥ２２０はパワーゲーティングを行わない回路構成となる。パルス駆動では、ＬＥ２２０は、演算回路２５０およびレプリカ回路２５１を動作させることが不要な期間はパワーゲーティングすることが可能な回路構成となる。動作周波数が高い場合は、ＬＥ２２０をバイナリ駆動させて、ＦＰＧＡ２００の処理速度を優先させる。他方、動作周波数が低い場合は、ＬＥ２２０をパルス駆動し、消費電力を抑えるようにする。動作周波数が低い場合は、動作時間に対するパワーゲーティング時間をバイナリ駆動の場合に比べて相対的に長くできるので、消費電力を効果的に低減できる。
＜＜演算回路、レプリカ回路＞＞
演算回路２５０は、信号ＬＭＩ［０］−ＬＭＩ［３］およびＣＦＭ２２２から出力されるコンフィギュレーションデータを演算処理して、信号ＬＭＯを出力する機能を有する。演算回路２５０は、例えば、ルックアップテーブル（ＬＵＴ）およびＭＵＸを有しており、ＬＵＴ、ＭＵＸの機能および回路構成は、コンフィギュレーションデータによって決定される。
図１２Ａに演算回路２５０の構成例を示す。演算回路２５０は、トーナメント方式で接続された７つのＭＵＸ５３を有する。１段目に設けられている４つのＭＵＸ５３は、それぞれ、２つのＣＦＭ２２２から、コンフィギュレーションデータが入力される。また、１段目の４つのＭＵＸ５３の制御信号は信号ＬＭＩ［０］であり、２段目の２つのＭＵＸ５３の制御信号は信号ＬＭＩ［１］であり、３段目の１つのＭＵＸ５３の制御信号は信号ＬＭＩ［２］である。
例えば、図１２Ａのように、初段の４個のＭＵＸ５３の２つの入力ノードにそれぞれ、“０”、“１”のコンフィギュレーションデータが入力されている場合、演算回路２５０は、図１２Ｂに示す回路と同じ機能を持つこととなる。つまり、演算回路２５０は、信号ＬＭＩ［０］−ＬＭＩ［２］を演算処理し、信号ＬＭＯを出力する論理回路として機能する。
レプリカ回路２５１は、演算回路２５０のクリティカルパスと等価な遅延特性を持つ回路である。例えば、演算回路２５０の回路構成が図１２Ａであれば、レプリカ回路２５１は、直列に電気的に接続された３つのＭＵＸ５３で構成されることとなる（図１２Ｃ）。１段目のＭＵＸ５３の制御信号は信号ＰＷＯＮである。
なお、レプリカ回路２５１は、信号ＰＷＯＮが“Ｈ”になってから、信号ＲＯが“Ｈ”に遷移する回路構成が望ましい。そのため、演算回路２５０のクリティカルパスが、ある入力の信号が“Ｌ”に変化してから信号ＬＭＯが“Ｈ”となる経路である場合、信号ＰＷＯＮの反転信号を当該クリティカルパスに入力する構成が好ましい。または、演算回路２５０のクリティカルパスが、ある入力の信号が“Ｈ”に変化してから信号ＬＭＯが“Ｌ”となる経路である場合、レプリカ回路２５１は信号ＬＭＯの反転信号を出力する回路構成が好ましい。または、演算回路２５０のクリティカルパスが、ある入力の信号が“Ｌ”に変化してから信号ＬＭＯが“Ｌ”となる経路である場合、信号ＰＷＯＮの反転信号を当該クリティカルパスに入力し、レプリカ回路２５１は信号ＬＭＯの反転信号を出力する構成であることが好ましい。または、レプリカ回路２５１は信号ＰＷＯＮが“Ｌ”の場合は信号ＲＯが“Ｌ”である回路構成が好ましい。上掲のような回路構成とすることで、レプリカ回路２５１の遅延時間によって、演算回路２５０の演算に要する期間を精密に見積もることができる。そのため、演算回路２５０のパワーゲーティングのタイミングの適切化ができるため、ＬＥ２２０の消費電力を効果的に低減することができる。
なお、演算回路２５０の構成例の理解を容易にするため、図１２Ａには３入力の回路構成例を示したが、４入力の場合も同様であり、演算回路２５０には、１５のＭＵＸ５３が設けられることとなる。また、演算回路２５０には、マルチプレクサの他に、ダイオード、抵抗素子、論理ゲート（例えば、バッファ、インバータ、ＡＮＤ、ＮＡＮＤ、ＮＯＲ等）、およびスイッチを適宜設けることができる。
＜＜データ出力部＞＞
ＤＯＵＴ２５３は、データ信号ＬＥ＿ＯＵＴを生成する機能、データ信号ＬＥ＿ＯＵＴの出力タイミングを制御する機能、信号ＤＬを生成する機能、および信号ＲＳＴを生成する機能を有する。信号ＤＬは演算回路２５０で演算が終了したことを告知する信号である。ＤＯＵＴ２５３は、ＡＮＤ２０、出力タイミング生成回路２１、出力信号生成回路２２、レジスタ４０、ＭＵＸ３２を有する。ＭＵＸ３２には、ＣＦＭ２２２ｉからＩＮＡＳＮＣが入力される。出力タイミング生成回路２１には、ＣＦＭ２２２ｏａからＯＵＴＡＳＮＣが入力される。
ＡＮＤ２０は信号ＤＬを生成する。信号ＤＬは、信号ＰＷＯＮおよび信号ＲＯが“Ｈ”であるとき“Ｈ”である。信号ＰＷＯＮがＡＮＤ１２で生成された時点からレプリカ回路２５１の遅延時間経過した後に、信号ＲＯが“Ｈ”になることで、信号ＤＬが“Ｈ”となる。つまり、信号ＤＬは、演算回路２５０の演算が完了し、信号ＬＭＯが確定したタイミングで生成される。従って、信号ＤＬにより、演算回路２５０の演算完了のタイミングを監視することができる。信号ＤＬを利用して、ＬＥ２２０の内部回路間での信号の伝送のタイミングを制御することで、内部回路の動作開始のタイミングや、動作終了のタイミングを適切化することができる。例えば、出力タイミング生成回路２１では、信号ＤＬに合わせて信号ＲＳＴを生成する。
図１３Ａは出力タイミング生成回路２１の構成例を示す回路図であり、図１３Ｂは出力タイミング生成回路２１の動作例を示すタイミングチャートである。出力タイミング生成回路２１は、信号ＤＬに基づいて、信号ＴＧＣ１、ＴＧＣ２、ＴＧＣ３を生成する。ＴＧＣ３は、ＬＡＴ１０のリセット信号（ＲＳＴ）に用いられる。
出力タイミング生成回路２１は、インバータ（ＩＮＶ）５４、ＲＳラッチ５５＿１―５５＿３、ＡＮＤ５６＿１―５６＿３を有する。ＲＳラッチ５５＿１―５５＿３は、それぞれ、２つのＮＯＲで構成される。出力タイミング生成回路２１は、信号ＤＬが“Ｈ”になると、信号ＴＧＣ１―ＴＧＣ３を生成する。図１３Ｂにおいて、信号Ｎｔ１−Ｎｔ３は、それぞれ、ＲＳラッチ５５＿１―５５＿３の出力信号である。信号ＴＧＣ１はＲＳラッチ５５＿１の遅延時間に相当するパルス幅を持つパルス信号である。信号ＴＧＣ２、ＴＧＣ３も同様であり、それぞれのパルス幅はＲＳラッチ５５＿２、５５＿３の遅延時間である。
信号ＲＳＴのパルス幅は、出力タイミング生成回路２１のＲＳラッチの動作で生じる遅延時間に相当する。そのため、ＬＡＴ１０のＲＳラッチと、出力タイミング生成回路２１のＲＳラッチとを同様の回路構成とすることで、ＬＡＴ１０の動作に必要十分なパルス幅の信号ＲＳＴを生成することができる。出力タイミング生成回路２１のＲＳラッチの遅延時間はプロセステクノロジや電源電圧、温度などの影響を受けるが、ＬＡＴ１０のＲＳラッチの動作速度も上記影響を同様に受けるため、信号ＲＳＴのパルス幅は自己整合的に補正される。したがって、ＬＥ２２０の動作の安定性が保たれることになる。
ＭＵＸ３２は、ＩＮＡＳＮＣに従い、レジスタ４０のタイミング信号を生成する。信号ＴＧ２がＭＵＸ３２の出力信号である。ＣＮＴＸＴ０（バイナリ駆動）が選択されている場合は、ＭＵＸ３２の出力は“Ｈ”が維持され、ＣＮＴＸＴ１（パルス駆動）が選択されている場合は、ＭＵＸ３２は信号ＴＧ２を出力する。
レジスタ４０は、演算回路２５０の出力データ（信号ＬＭＯ）を保持するために設けられている。レジスタ４０を設けることで、演算回路２５０がパワーゲーティング中でも、演算回路２５０の演算結果をＬＥ２２０から取り出すことができる。バイナリ駆動では、“Ｈ”の信号ＴＧ２がレジスタ４０に入力されることで、信号ＬＭＯＬの論理が確定することとなる。
出力信号生成回路２２は、信号ＴＧＣ１、ＴＧＣ３に従って、データ信号ＬＥ＿ＯＵＴを出力する。よって、データ信号ＬＥ＿ＯＵＴの論理と信号構成は、信号ＬＭＯＬの論理およびコンテキストによって決定されることとなる。ＣＮＴＸＴ０が選択されている場合は、データ信号ＬＥ＿ＯＵＴは、信号ＬＭＯＬと同じ論理のバイナリ信号であり、ＣＮＴＸＴ１が選択されている場合は、データ信号ＬＥ＿ＯＵＴは、信号ＬＭＯＬと同じ論理のパルス信号である。
図１３Ｃは出力信号生成回路２２の構成例を示す回路図である。出力信号生成回路２２は、ＡＮＤ５７、ＯＲ５８およびＭＵＸ５９を有する。ＯＵＴＡＳＮＣがＭＵＸ５９の制御信号に用いられる。ＭＵＸ５９は、バイナリ駆動では信号ＬＭＯＬを出力し、パルス駆動ではＯＲ５８の出力信号を出力する。よって、パルス駆動では、データ信号ＬＥ＿ＯＵＴは、信号ＴＧＣ１、ＴＧＣ３によって、電位レベルが規定されるパルス信号となる（図１３Ｂの期間Ｐ５）。
パルス駆動時の出力信号生成回路２２の動作を説明する。まず、信号ＴＧＣ１に従い、ＭＵＸ５９はパルス信号のウェイクアップ信号を出力する。次に、信号ＴＧ２がレジスタ４０に入力されることによって、信号ＬＭＯＬの論理が確定する。信号ＬＭＯＬの論理が確定した後、信号ＴＧＣ３によって、データ信号ＬＥ＿ＯＵＴの論理を決めるパルス信号が生成される。信号ＬＭＯＬが“Ｈ”であれば、ＭＵＸ５９の出力は“Ｈ”となり、信号ＬＭＯＬが“Ｌ”であれば、ＭＵＸ５９の出力は“Ｌ”となる。したがって、期間Ｐ５には、信号ＬＭＯＬが“Ｈ”であれば、２つのパルス信号がＭＵＸ５９から出力され、信号ＬＭＯＬが“Ｌ”であれば１のパルス信号がＭＵＸ５９から出力される。
＜＜ロジックエレメント＞＞
図１４に、ＦＰＧＡ２００に適用可能なロジックエレメントの他の構成例を示す。図１４に示すＬＥ２２５は、ＬＥ２２０の変形例であり、ＤＯＵＴ２５３に代えて、ＤＯＵＴ２５５を有する。ＤＯＵＴ２５５はＤＯＵＴ２５３の変形例である。ＤＯＵＴ２５５は、ＤＯＵＴ２５３に出力タイミング生成回路２３、レジスタ４１、４２、ＭＵＸ３３−３６を追加した回路である。ＤＯＵＴ２５５には、クロック信号ＰＨ１、ＰＨ２が入力される。ＤＯＵＴ２５５はクロック信号ＰＨ１に同期してデータ信号ＬＥ＿ＯＵＴを出力する機能、あるいは非同期でデータ信号ＬＥ＿ＯＵＴを出力する機能を有する。ここでは、クロック信号ＰＨ１に同期してデータ信号ＬＥ＿ＯＵＴを出力するための動作を同期出力動作と呼び、非同期でデータ信号ＬＥ＿ＯＵＴを出力するための動作を非同期出力動作と呼ぶこととする。
ＤＯＵＴ２５５には、ＣＦＭ２２２ｏｂからＯＵＴＲＥＧが入力される。ＯＵＴＲＥＧは、ＤＯＵＴ２５５を同期出力動作が可能な回路構成にするか、非同期出力動作が可能な回路構成にするかを設定するためのデータである。ＯＵＴＲＥＧは、ＭＵＸ３３、３４、３６に入力される。なお、ＭＵＸ３５には、ＯＵＴＡＳＮＣが入力される。
ＬＥ２２５もＬＥ２２０と同様に、パルス駆動の際には、グローバル・クロック信号と同期せずに、演算回路２５０およびレプリカ回路２５１をパワーゲーティングすることができる。よって、ＬＥ２２５の消費電力を効果的に低減することが可能である。
図１５、図１６は、バイナリ駆動の場合のＬＥ２２５の動作例を示すタイミングチャートである。図１５は、非同期出力動作の例である。そのため、クロック信号ＰＨ１、ＰＨ２は“Ｌ”が維持される。ＬＥ２２５の動作は図１０のＬＥ２２０の動作と同様であり、信号ＤＬが“Ｈ”になるタイミングで、データ信号ＬＥ＿ＯＵＴが出力される。図１６は、同期出力動作の例である。クロック信号ＰＨ１が“Ｈ”になるタイミングで、データ信号ＬＥ＿ＯＵＴが出力される。
以下、ＬＥ２２５の構成例、および動作例について説明する。以下の説明では、図１４−図１６を参照することを明記していない場合もあるが、説明の内容はこれらの図面の内容に基づいている。
レジスタ４２は、クロック信号ＰＨ２の制御によって信号ＬＭＯＬをラッチし、ラッチしたデータを出力する機能を有する。信号Ｒ２はレジスタ４２の出力信号である。レジスタ４１は、クロック信号ＰＨ１の制御によって信号Ｒ２をラッチし、ラッチしたデータを出力する機能を有する。信号Ｒ１はレジスタ４１の出力信号である。レジスタ４１、４２を有することで、所定のタイミングで演算回路２５０の出力データ（ＬＭＯ）を、ＬＥ２２５から外部に伝送することができる。
ＭＵＸ３６は、ＯＵＴＲＥＧに従い、出力信号生成回路２２に入力する信号を選択する機能を有する。信号ＲＣはＭＵＸ３６の出力信号である。信号ＲＣは、非同期出力動作の場合は信号ＬＭＯＬとなり、同期出力動作の場合は信号Ｒ１となる。ＭＵＸ３５は、ＣＮＴＸＴ０（バイナリ駆動）が選択されている場合には、常時“Ｌ”を出力し、ＣＮＴＸＴ１（パルス駆動）が選択されている場合は、クロック信号ＰＨ１を出力する。
出力タイミング生成回路２３は、ＭＵＸ３５の出力信号から信号ＴＧ１、ＴＧ３（タイミング信号）を生成する機能を有する。出力タイミング生成回路２３は出力タイミング生成回路２１と同様の回路構成を有し、同様に動作する（図１３Ａ、図１３Ｂ）。ＭＵＸ３３とＭＵＸ３４は、出力信号生成回路２２が使用するタイミング信号を選択するための回路である。同期出力動作では、信号ＴＧＲ１、ＴＧＲ３が出力信号生成回路２２に入力される。非同期出力動作では、信号ＴＧＣ１、ＴＧＣ３が出力信号生成回路２２に入力される。
デコーダ１２６の回路１８３が行う処理をＦＰＧＡではく、専用回路で行う構成も有効である。例えば、ＤＣＴを専用回路（ＤＣＴ回路）で行わせる場合について説明する。ＤＣＴ回路のデータ入力部に、ＤＩＮ２５２を設け、データ出力部にＤＯＵＴ２５３またはＤＯＵＴ２５５を設ける。なお、ＤＩＮ２５２の回路構成はＤＣＴ回路の入力数に応じた規模となる。ＤＯＵＴ２５３、２５５の回路構成は、ＤＣＴ回路の出力数に応じた規模となる。また、レプリカ回路２５１は、ＤＣＴ回路のレプリカ回路となる。ＤＣＴ回路をこのような回路構成にすることで、バイナリ駆動では高いクロック周波数で動作させ、パルス駆動ではクロック周波数を下げ、且つパワーゲーティングを行うようにすることができる。すなわち、本実施の形態によって、デコーダの演算効率の適切化と、低消費電力化とを実現することができる。
〔実施の形態２〕
本実施の形態では、放送システムに用いられる半導体装置について説明する。
＜＜イメージセンサ＞＞
図１７Ａは、イメージセンサ１２０の構成例を示す平面図である。イメージセンサ１２０は、画素部６２１と、回路２６０、回路２７０、回路２８０、および回路２９０を有する。なお、本明細書等において、回路２６０乃至回路２９０などを「周辺回路」もしくは「ドライバ」と呼ぶ場合がある。例えば、回路２６０は周辺回路の一部と言える。
図１７Ｂは、画素部６２１の構成例を示す図である。画素部６２１は、ｐ列ｑ行（ｐおよびｑは２以上の自然数）のマトリクス状に配置された複数の画素６２２を有する。なお、図１７Ｂ中のｎは１以上ｐ以下の自然数であり、ｍは１以上ｑ以下の自然数である。
回路２６０および回路２７０は、複数の画素６２２に接続し、複数の画素６２２を駆動するための信号を供給する機能を有する。また、回路２６０は、画素６２２から出力されたアナログ信号を処理する機能を有していてもよい。また、回路２８０は、周辺回路の動作タイミングを制御する機能を有していてもよい。例えば、クロック信号を生成する機能を有していてもよい。また、外部から供給されたクロック信号の周波数を変換する機能を有していてもよい。また、回路２８０は、参照用電位信号（例えば、ランプ波信号など）を供給する機能を有していてもよい。
周辺回路は、論理回路、スイッチ、バッファ、増幅回路、または変換回路のうちの少なくとも１つの回路を有する。また、周辺回路に用いるトランジスタなどは、後述する画素６２２を作製するために形成する半導体の一部を用いて形成してもよい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。
なお、周辺回路は、回路２６０乃至回路２９０のうち、少なくとも１つを省略してもよい。例えば、回路２６０または回路２９０の一方の機能を、回路２６０または回路２９０の他方に付加して、回路２６０または回路２９０の一方を省略してもよい。また、例えば、回路２７０または回路２８０の一方の機能を、回路２７０または回路２８０の他方に付加して、回路２７０または回路２８０の一方を省略してもよい。また、例えば、回路２６０乃至回路２９０のいずれか１つに、他の周辺回路の機能を付加することで、他の周辺回路を省略してもよい。
また、図１７Ｃに示すように、画素部６２１の外周に沿って回路２６０乃至回路２９０を設けてもよい。また、イメージセンサ１２０が有する画素部６２１において画素６２２を傾けて配置してもよい。画素６２２を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、イメージセンサ１２０で撮像された画像の品質をより高めることができる。
また、回路２６０乃至回路２９０の上方に重ねて画素部６２１を設けてもよい。回路２６０乃至回路２９０の上方に重ねて画素部６２１を設けることで、イメージセンサ１２０の大きさに対する画素部６２１の占有面積を大きくすることができる。よって、イメージセンサ１２０の受光感度を向上することができる。また、イメージセンサ１２０のダイナミックレンジを向上することができる。また、イメージセンサ１２０の解像度を向上することができる。また、イメージセンサ１２０で撮影した画像の再現性を向上することができる。また、イメージセンサ１２０の集積度を向上することができる。
イメージセンサ１２０が有する画素６２２を副画素として用いて、複数の画素６２２それぞれに異なる波長域の光を透過するフィルタ（カラーフィルタ）を設けることで、カラー画像表示を実現するための情報を取得することができる。
図１８Ａは、カラー画像を取得するための画素６２３の一例を示す平面図である。図１８Ａに示す画素６２３は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設けられた画素６２２（以下、「画素６２２Ｒ」ともいう）、緑（Ｇ）の波長域の光を透過するカラーフィルタが設けられた画素６２２（以下、「画素６２２Ｇ」ともいう）および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた画素６２２（以下、「画素６２２Ｂ」ともいう）を有する。画素６２２Ｒ、画素６２２Ｇ、画素６２２Ｂをまとめて一つの画素６２３として機能させる。
なお、画素６２３に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、シアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素６２３に少なくとも３種類の異なる波長域の光を検出する画素６２２を設けることで、フルカラー画像を取得することができる。
図１８Ｂは、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた画素６２２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた画素６２２を有する画素６２３を例示している。図１８Ｃは、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた画素６２２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた画素６２２を有する画素６２３を例示している。１つの画素６２３に４種類以上の異なる波長域の光を検出する画素６２２を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、画素６２２Ｒ、画素６２２Ｇ、および画素６２２Ｂの画素数比（または受光面積比）は、必ずしも１：１：１である必要は無い。図１８Ｄに示すように、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。また、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素６２３に用いる画素６２２は１つでもよいが、２つ以上が好ましい。例えば、同じ波長域の光を検出する画素６２２を２つ以上設けることで、冗長性を高め、イメージセンサ１２０の信頼性を高めることができる。
また、フィルタとして可視光の波長以下の波長を有する光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出するイメージセンサ１２０を実現することができる。また、フィルタとして可視光の波長以上の波長を有する光を吸収または反射して、紫外光を透過するＵＶ（ＵＶ：Ｕｌｔｒａ Ｖｉｏｌｅｔ）フィルタを用いることで、紫外光を検出するイメージセンサ１２０を実現することができる。また、フィルタとして、放射線を紫外光や可視光に変換するシンチレータを用いることで、イメージセンサ１２０をＸ線やγ線などを検出する放射線検出器として機能させることもできる。
また、フィルタとしてＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルター（減光フィルター）を用いると、光電変換素子（受光素子）に多大な光量の光が入射した時に生じる、出力が飽和する現象（以下、「出力飽和」ともいう。）を防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、イメージセンサのダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素６２２にレンズを設けてもよい。ここで、図１９の断面図を用いて、画素６２２、フィルタ６２４、レンズ６２５の配置例を説明する。レンズ６２５を設けることで、入射光を光電変換素子に効率よく受光させることができる。具体的には、図１９Ａに示すように、画素６２２に形成したレンズ６２５、フィルタ６２４（フィルタ６２４Ｒ、フィルタ６２４Ｇ、フィルタ６２４Ｂ）、および画素ドライバ６１０等を通して光６６０を光電変換素子６０１に入射させる構造とすることができる。
ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光６６０の一部が配線群６２６の一部、トランジスタ、および／または容量素子などによって遮光されてしまうことがある。したがって、図１９Ｂに示すように光電変換素子６０１側にレンズ６２５およびフィルタ６２４を形成して、入射光を光電変換素子６０１に効率良く受光させる構造としてもよい。光電変換素子６０１側から光６６０を入射させることで、受光感度の高いイメージセンサ１２０を提供することができる。
図２０Ａ―図２０Ｃに、画素部６２１に用いることができる画素ドライバ６１０の一例を示す。図２０Ａに示す画素ドライバ６１０は、トランジスタ６０２、トランジスタ６０４、および容量素子６０６を有し、光電変換素子６０１に接続されている。トランジスタ６０２のソースまたはドレインの一方は光電変換素子６０１と電気的に接続され、トランジスタ６０２のソースまたはドレインの他方はノード６０７（電荷蓄積部）を介してトランジスタ６０４のゲートと電気的に接続されている。
「ＯＳ」の符号は、ＯＳトランジスタを適用することが好ましいことを示している。これは、他の図面でも同様である。ＯＳトランジスタは、オフ電流を極めて小さくすることができるため、容量素子６０６を小さくすることができる。または、図２０Ｂに示すように、容量素子６０６を省略することができる。また、トランジスタ６０２としてＯＳトランジスタを用いると、ノード６０７の電位が変動しにくい。よって、ノイズの影響を受けにくいイメージセンサを実現することができる。なお、トランジスタ６０４にＯＳトランジスタを用いてもよい。
光電変換素子６０１には、シリコン基板においてｐｎ型やｐｉｎ型の接合が形成されたダイオード素子を用いることができる。または非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型のダイオード素子などを用いてもよい。または、ダイオード接続のトランジスタを用いてもよい。また、光電効果を利用した可変抵抗などをシリコン、ゲルマニウム、セレンなど用いて形成してもよい。
また、光電変換素子として、放射線を吸収して電荷を発生させることが可能な材料を用いて形成してもよい。放射線を吸収して電荷を発生させることが可能な材料としては、ヨウ化鉛、ヨウ化水銀、ガリウムヒ素、ＣｄＴｅ、ＣｄＺｎなどがある。
図２０Ｃに示す画素ドライバ６１０は、トランジスタ６０２、トランジスタ６０３、トランジスタ６０４、トランジスタ６０５、および容量素子６０６を有し、光電変換素子６０１に接続されている。なお、図２０Ｃに示す画素ドライバ６１０は、光電変換素子６０１としてフォトダイオードを用いる場合を示している。トランジスタ６０２のソースまたはドレインの一方は光電変換素子６０１のカソードと電気的に接続され、他方はノード６０７と電気的に接続されている。光電変換素子６０１のアノードは、配線６１１と電気的に接続されている。トランジスタ６０３のソースまたはドレインの一方はノード６０７と電気的に接続され、他方は配線６０８と電気的に接続されている。トランジスタ６０４のゲートはノード６０７と電気的に接続され、ソースまたはドレインの一方は配線６０９と電気的に接続され、他方はトランジスタ６０５のソースまたはドレインの一方と電気的に接続されている。トランジスタ６０５のソースまたはドレインの他方は配線６０８と電気的に接続されている。容量素子６０６の一方の電極はノード６０７と電気的に接続され、他方の電極は配線６１１と電気的に接続される。
トランジスタ６０２は転送トランジスタとして機能できる。トランジスタ６０２のゲートには、転送信号ＴＸが供給される。トランジスタ６０３はリセットトランジスタとして機能できる。トランジスタ６０３のゲートには、リセット信号ＲＳＴが供給される。トランジスタ６０４は増幅トランジスタとして機能できる。トランジスタ６０５は選択トランジスタとして機能できる。トランジスタ６０５のゲートには、選択信号ＳＥＬが供給される。また、配線６０８にＶＤＤが供給され、配線６１１にはＶＳＳが供給される。
次に、図２０Ｃに示す画素ドライバ６１０の動作について説明する。まず、トランジスタ６０３をオン状態にして、ノード６０７にＶＤＤを供給する（リセット動作）。その後、トランジスタ６０３をオフ状態にすると、ノード６０７にＶＤＤが保持される。次に、トランジスタ６０２をオン状態とすると、光電変換素子６０１の受光量に応じて、ノード６０７の電位が変化する（蓄積動作）。その後、トランジスタ６０２をオフ状態にすると、ノード６０７の電位が保持される。次に、トランジスタ６０５をオン状態とすると、ノード６０７の電位に応じた電位が配線６０９から出力される（選択動作）。配線６０９の電位を検出することで、光電変換素子６０１の受光量を知ることができる。
トランジスタ６０２およびトランジスタ６０３には、ＯＳトランジスタを用いることが好ましい。前述した通り、ＯＳトランジスタはオフ電流を極めて小さくすることができるため、容量素子６０６を小さくすることができる。または、容量素子６０６を省略することができる。また、トランジスタ６０２およびトランジスタ６０３としてＯＳトランジスタを用いると、ノード６０７の電位が変動しにくい。よって、ノイズの影響を受けにくいイメージセンサ１２０を実現することができる。
＜＜表示装置＞＞
表示装置１１３は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、または、量子ドットなどの少なくとも一つを有している。
これらの他にも、表示装置は、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。例えば、表示装置はプラズマディスプレイ（ＰＤＰ）であってもよい。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。
量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、液晶表示装置などに用いるバックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。
液晶素子を用いた表示装置の一例としては、液晶表示装置（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
電子インク、電子粉流体（登録商標）、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
なお、表示素子などにＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
また、ＭＥＭＳを用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。
図２１に表示装置１１３に適用される表示モジュールの構成例を示す。図２１の表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００３に接続されたタッチセンサ６００４、ＦＰＣ６００５に接続された表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基板６０１０、バッテリ６０１１を有する。なお、バックライトユニット６００７、バッテリ６０１１、タッチセンサ６００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、プリント基板６０１０に実装された集積回路などに備えることができる。また、表示パネル６００６によって、表示装置１１３の表示部１２８が構成される。プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路などを有する。電源回路に電力を供給する電源としては、バッテリ６０１１であってもよいし、商用電源であってもよい。なお、電源として商用電源を用いる場合には、バッテリ６０１１を省略することができる。また、必要に応じて、プリント基板６０１０は、本発明の一態様の受信装置を備えてもよい。
上部カバー６００１および下部カバー６００２は、タッチセンサ６００４や表示パネル６００６などのサイズに合わせて、形状や寸法を適宜変更することができる。
タッチセンサ６００４は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル６００６に重畳して用いることができる。表示パネル６００６にタッチセンサの機能を付加することも可能である。例えば、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネル機能を付加することなども可能である。または、表示パネル６００６の各画素内に光センサを設け、光学式のタッチセンサの機能を付加することなども可能である。
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライトユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。また、表示パネル６００６に発光表示装置などを用いる場合は、バックライトユニット６００７を省略することができる。フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０側から発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム６００９は、放熱板としての機能を有していてもよい。また、表示モジュール６０００に、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図２２Ａに表示部の構成例を示す。図２２Ａの表示部３１００は、表示領域３１３１、回路３１３２、および回路３１３３を有する。回路３１３２は、例えば走査線ドライバとして機能する。また、回路３１３３は、例えば信号線ドライバとして機能する。
また、表示部３１００は、各々が略平行に配設され、且つ、回路３１３２によって電位が制御されるｍ本の走査線３１３５と、各々が略平行に配設され、且つ、回路３１３３によって電位が制御されるｎ本の信号線３１３６と、を有する。さらに、表示領域３１３１はｍ行ｎ列のマトリクス状に配設された複数の画素３１３０を有する。なお、ｍ、ｎは、ともに２以上の整数である。
表示領域３１３１において、各走査線３１３５は、画素３１３０のうち、いずれかの行に配設されたｎ個の画素３１３０と電気的に接続される。また、各信号線３１３６は、画素３１３０のうち、いずれかの列に配設されたｍ個の画素３１３０に電気的に接続される。
図２２Ｂおよび図２２Ｃは、画素３１３０の構成例を示す回路図である。図２２Ｂの画素３１３０Ｂは、自発光型表示装置の画素であり、図２２Ｃの画素３１３０Ｃは、液晶表示装置の画素である。
画素３１３０Ｂは、トランジスタ３４３１と、容量素子３２３３と、トランジスタ３２３２と、トランジスタ３４３４と、発光素子３１２５とを有する。画素３１３０Ｂは、データ信号が与えられるｎ列目の信号線３１３６（以下、信号線ＤＬ＿ｎという）と、ゲート信号が与えられるｍ行目の走査線３１３５（以下、走査線ＧＬ＿ｍという）と、電位供給線ＶＬ＿ａと、電位供給線ＶＬ＿ｂとに電気的に接続されている。
また、複数の画素３１３０Ｂを、それぞれ副画素として用いて、それぞれの副画素から異なる波長域の光を発光させることで、カラー画像を表示することができる。例えば、赤の波長域の光を発する画素３１３０、緑の波長域の光を発する画素３１３０、および青の波長域の光を発する画素３１３０を１つの画素として用いる。
なお、組み合わせる光の波長域は、赤、緑、および青に限定されず、シアン、黄およびマゼンダであってもよい。１つの画素に少なくとも３種類の異なる波長域の光を発する副画素を設けることで、フルカラー画像を表示することができる。
また、赤、緑、および青に、イエロー、シアン、マゼンタ、白などを一種以上追加してもよい。例えば、赤、緑、および青に加えて、黄の波長域の光を発する副画素を加えてもよい。また、シアン、黄、およびマゼンダに赤、緑、青、白などを一種以上追加してもよい。例えば、シアン、黄、およびマゼンダに加えて、青の波長域の光を発する副画素を加えてもよい。１つの画素に４種類以上の異なる波長域で発光する副画素を設けることで、表示する画像の色の再現性をさらに高めることができる。
また、１つの画素に用いる、赤、緑、青の画素数比（または発光面積比）は、必ずしも１：１：１である必要は無い。例えば、画素数比（発光面積比）を赤：緑：青＝１：１：２としてもよい。また、画素数比（発光面積比）を赤：緑：青＝１：２：３としてもよい。
また、白色光を発する副画素に、赤、緑、青などのカラーフィルタを組み合わせて、フルカラー表示を実現することもできる。また、赤、緑、または青の波長域の光を発する副画素それぞれに、赤、緑、または青の波長域の光を透過するカラーフィルタを組み合わせてもよい。
ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
図２２Ｃに示す画素３１３０Ｃは、トランジスタ３４３１と、容量素子３２３３と、液晶素子３４３２と電気的に接続されている。画素３１３０Ｃは、信号線ＤＬ＿ｎと、走査線ＧＬ＿ｍと、容量線ＣＬとに電気的に接続されている。
液晶素子３４３２の一対の電極の一方の電位は、画素３１３０Ｃの仕様に応じて適宜設定される。液晶素子３４３２に含まれる液晶は、ノード３４３６に書き込まれるデータにより配向状態が設定される。なお、複数の画素３１３０Ｃのそれぞれが有する液晶素子３４３２の一対の電極の一方に、共通の電位（コモン電位）を与えてもよい。容量線ＣＬの電位の値は、画素３１３０Ｃの仕様に応じて適宜設定される。容量素子３２３３は、ノード３４３６に書き込まれたデータを保持する保持容量としての機能を有する。
液晶素子３４３２のモードとしては、例えば、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、他の例として、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、様々なモードを用いることができる。
図２３を用いて、表示パネルのデバイス構造を説明する。図２３Ａにおいて、基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、基板４００６によって封止されている。図２３Ａにおいては、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、信号線ドライバ４００３、及び走査線ドライバ４００４が実装されている。信号線ドライバ４００３は別途用意された基板に設けられており、単結晶半導体トランジスタ又は多結晶半導体トランジスタで構成される。走査線ドライバ４００４も同様である。また、信号線ドライバ４００３、走査線ドライバ４００４、または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、ＦＰＣ４０１８ｂから供給されている。
図２３Ｂ及び図２３Ｃにおいて、基板４００１上に設けられた画素部４００２と、走査線ドライバ４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線ドライバ４００４の上に基板４００６が設けられている。よって画素部４００２と、走査線ドライバ４００４とは、基板４００１とシール材４００５と基板４００６とによって、表示素子と共に封止されている。図２３Ｂ及び図２３Ｃにおいては、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、信号線ドライバ４００３が実装されている。図２３Ｂ及び図２３Ｃにおいては、信号線ドライバ４００３、走査線ドライバ４００４、または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図２３Ｂ及び図２３Ｃにおいては、信号線ドライバ４００３を別途形成し、基板４００１に実装している例を示しているが、この構成に限定されない。走査線ドライバを別途形成して実装しても良いし、信号線ドライバの一部または走査線ドライバの一部のみを別途形成して実装しても良い。
なお、別途形成したドライバの接続方法は、特に限定されるものではなく、ワイヤボンディング、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）などを用いることができる。図２３Ａは、ＣＯＧにより信号線ドライバ４００３、走査線ドライバ４００４を実装する例であり、図２３Ｂは、ＣＯＧにより信号線ドライバ４００３を実装する例であり、図２３Ｃは、ＴＣＰにより信号線ドライバ４００３を実装する例である。また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。また基板４００１上に設けられた画素部及び走査線ドライバは、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
図２４Ａ及び図２４Ｂは、図２３Ｂ中でＮ１−Ｎ２の鎖線で示した部位の断面構成を示す断面図である。図２４Ａの表示パネル４０００Ａは液晶表示装置のものであり、図２４Ｂの表示パネル４０００Ｂは自発光型表示装置のものである。
表示パネル４０００Ａは電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。表示パネル４０００Ａは、トランジスタ４０１０、４０１１および容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１０のソース電極またはドレイン電極の一方の一部と、電極４０２１が絶縁層４１０３を介して重なる領域を有する。電極４０２１は、電極４０１７と同じ導電層で形成されている。電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同じ導電層で形成されている。表示パネル４０００Ｂも同様である。
また基板４００１上に設けられた画素部４００２と走査線ドライバ４００４は、トランジスタを複数有しており、図２４Ａ及び図２４Ｂでは、画素部４００２に含まれるトランジスタ４０１０と、走査線ドライバ４００４に含まれるトランジスタ４０１１とを例示している。図２４Ａでは、トランジスタ４０１０およびトランジスタ４０１１上に、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０が設けられ、図２４Ｂでは、絶縁層４１１２の上に隔壁４５１０が形成されている。
一般に、画素に設けられる容量素子の容量は、画素に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。例えば、液晶表示装置の画素部にＯＳトランジスタを用いることにより、容量素子の容量を、液晶容量に対して１／３以下、もしくは１／５以下とすることができる。ＯＳトランジスタを用いることにより、容量素子の形成を省略することもできる。
図２４Ａにおいて、液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、また、光学的等方性であるため配向処理が不要であり、且つ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
本実施の形態で用いるＯＳトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、映像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、ＯＳトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上にドライバ部または画素部を作り分けて作製することが可能となるため、表示装置の部品点数を削減することができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子（「ＥＬ素子」ともいう。）を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）などを有していてもよい。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図２４Ｂにおいて、発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などを形成することができる。また、基板４００１、基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、もしくは、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体またはその誘導体等が挙げられる。
図２５Ａは、図２４Ａに示すトランジスタ４０１１及び４０１０に、トップゲート型のトランジスタを設けた場合の断面図を示している。同様に、図２５Ｂは、図２４Ｂに示すトランジスタ４０１１及び４０１０に、トップゲート型のトランジスタを設けた場合の断面図を示している。
トランジスタ４０１０、４０１１において、電極４０１７はゲート電極としての機能を有する。また、配線４０１４は、ソース電極またはドレイン電極としての機能を有する。また、絶縁層４１０３はゲート絶縁膜としての機能を有する。トランジスタ４０１０、４０１１は、半導体層４０１２を有する。半導体層４０１２として、結晶シリコン、多結晶シリコン、非晶質シリコン、酸化物半導体、有機半導体、などを用いればよい。また、必要に応じて、半導体層４０１２の導電率を高めるため、または、トランジスタの閾値を制御するために、半導体層４０１２に不純物を導入してもよい。
＜＜電子機器＞＞
上掲の表示部を備えた電子機器としては、例えば、ＴＶ装置、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。特に、上記電子機器は、可撓性を有する場合、家屋やビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。図２６に電子機器の構成例を示す。
図２６Ａに示す携帯電話機７４００は、筐体７４０１に組み込まれた表示部７４０２のほか、操作ボタン７４０３、外部接続ポート７４０４、スピーカ７４０５、マイクロフォン７４０６などを備えている。携帯電話機７４００は、指などで表示部７４０２に触れることで、情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部７４０２に触れることにより行うことができる。また、操作ボタン７４０３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部７４０２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
図２６Ｂは、腕時計型の携帯情報端末の一例を示している。図２６Ｂに示す携帯情報端末７１００は、筐体７１０１、表示部７１０２、バンド７１０３、バックル７１０４、操作ボタン７１０５、入出力端子７１０６などを備える。携帯情報端末７１００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。表示部７１０２はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、表示部７１０２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部７１０２に表示されたアイコン７１０７に触れることで、アプリケーションを起動することができる。
操作ボタン７１０５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、携帯情報端末７１００に組み込まれたオペレーティングシステムにより、操作ボタン７１０５の機能を自由に設定することもできる。携帯情報端末７１００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末７１００は入出力端子７１０６を備え、他の情報端末とコネクタを介して直接データのやりとりを行うことができる。また入出力端子７１０６を介して充電を行うこともできる。なお、充電動作は入出力端子７１０６を介さずに無線給電により行ってもよい。
図２６Ｃはノート型のパーソナルコンピュータ（ＰＣ）を示している。図２６Ｃに示すＰＣ７２００は、筐体７２２１、表示部７２２２、キーボード７２２３、ポインティングデバイス７２２４等を有する。
図２６Ｄは据え置き型の表示装置である。図２６Ｄの表示装置７０００は、筐体７００１、表示部７００２、支持台７００３等を有する。
図２６Ｅはビデオカメラ７６００であり、第１筐体７６４１、第２筐体７６４２、表示部７６４３、操作キー７６４４、レンズ７６４５、接続部７６４６等を有する。
図２６Ｆは自動車７５００であり、車体７５５１、車輪７５５２、ダッシュボード７５５３、ライト７５５４等を有する。
上記電子機器が有する表示部が、例えば、４Ｋまたは８Ｋで表される高い画素数を有する場合、上記電子機器は、本発明の一態様である受信装置を有することが好ましい。上記電子機器が、本発明の一態様である受信装置を有することで、高速且つ低消費電力で映像を受信し、表示することが可能になる。
〔実施の形態３〕
本実施の形態では、ＯＳトランジスタのデバイス構造等について説明する。
＜＜トランジスタの構成例１＞＞
図２７Ａはトランジスタ４００ａの上面図である。図２７Ｂは、Ａ１−Ａ２線による図２７Ａの断面図であり、図２７Ｃは、Ａ３−Ａ４線による図２７Ａの断面図である。なお、Ａ１−Ａ２線の方向をトランジスタ４００ａのチャネル長方向と、Ａ３−Ａ４線の方向をトランジスタ４００ａのチャネル幅方向と呼ぶ場合がある。なお、図２７Ａでは、図の明瞭化のために一部の要素を省いて図示している。これは、図２８Ａ等も同様である。
トランジスタ４００ａは、基板４５０と、基板４５０上の絶縁膜４０１と、絶縁膜４０１上の導電膜４１４と、導電膜４１４を覆うように形成された絶縁膜４０２と、絶縁膜４０２上の絶縁膜４０３と、絶縁膜４０３上の絶縁膜４０４と、絶縁膜４０４上に、金属酸化物４３１、金属酸化物４３２の順で形成された積層と、金属酸化物４３２の上面及び側面と接する導電膜４２１と、同じく金属酸化物４３２の上面及び側面と接する導電膜４２３と、導電膜４２１上の導電膜４２２と、導電膜４２３上の導電膜４２４と、導電膜４２２、４２４上の絶縁膜４０５と、金属酸化物４３１、４３２、導電膜４２１乃至４２４及び絶縁膜４０５と接する金属酸化物４３３と、金属酸化物４３３上の絶縁膜４０６と、絶縁膜４０６上の導電膜４１１と、導電膜４１１上の導電膜４１２と、導電膜４１２上の導電膜４１３と、導電膜４１３を覆うように形成された絶縁膜４０７と、絶縁膜４０７上の絶縁膜４０８を有する。なお、金属酸化物４３１、金属酸化物４３２および金属酸化物４３３をまとめて、金属酸化物４３０と呼称する。
金属酸化物４３２は半導体であり、トランジスタ４００ａのチャネルとしての機能を有する。また、金属酸化物４３１及び金属酸化物４３２は、領域４４１及び領域４４２を有する。領域４４１は、導電膜４２１と、金属酸化物４３１、４３２が接する領域の近傍に形成され、領域４４２は、導電膜４２３と、金属酸化物４３１、４３２が接する領域の近傍に形成される。領域４４１、４４２は低抵抗領域としての機能を有する。金属酸化物４３１、４３２は、領域４４１を有することで、導電膜４２１との間のコンタクト抵抗を低減させることが可能になる。同様に、金属酸化物４３１、４３２は、領域４４２を有することで、導電膜４２３との間のコンタクト抵抗を低減させることが可能になる。
導電膜４２１、４２２は、トランジスタ４００ａのソース電極又はドレイン電極の一方としての機能を有する。導電膜４２３、４２４は、トランジスタ４００ａのソース電極又はドレイン電極の他方としての機能を有する。導電膜４２２は導電膜４２１よりも酸素を透過しにくい機能を有する。これにより、酸化による導電膜４２１の導電率の低下を防ぐことが可能になる。同様に、導電膜４２４は導電膜４２３よりも酸素を透過しにくい機能を有する。これにより、酸化による導電膜４２３の導電率の低下を防ぐことが可能になる。
導電膜４１１乃至４１３は、トランジスタ４００ａの第１のゲート電極としての機能を有する。導電膜４１１、４１３は、導電膜４１２よりも酸素を透過しにくい機能を有する。これにより、酸化による導電膜４１２の導電率の低下を防ぐことが可能になる。絶縁膜４０６は、トランジスタ４００ａの第１のゲート絶縁膜としての機能を有する。導電膜４１４は、トランジスタ４００ａの第２のゲート電極としての機能を有する。導電膜４１１乃至４１３と導電膜４１４は同じ電位が与えられてもよいし、異なる電位が与えられてもよい。また導電膜４１４は、場合によっては省略してもよい。
絶縁膜４０１乃至４０４は、トランジスタ４００ａの下地絶縁膜としての機能を有する。また、絶縁膜４０２乃至４０４は、トランジスタ４００ａの第２のゲート絶縁膜としての機能も有する。絶縁膜４０５乃至４０８は、トランジスタ４００ａの保護絶縁膜又は層間絶縁膜としての機能を有する。
図２７Ｃに示すように、金属酸化物４３２の側面は、導電膜４１１に囲まれている。上記構成をとることで、導電膜４１１の電界によって、金属酸化物４３２を電気的に取り囲むことができる。ゲート電極の電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、金属酸化物４３２の全体（バルク）にチャネルが形成される。ｓ−ｃｈａｎｎｅｌ構造は、トランジスタのソース−ドレイン間に大電流を流すことができ、トランジスタのオン電流を高くすることができる。ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）など微細化されたトランジスタが要求される半導体装置に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。
トランジスタ４００ａにおいて、ゲート電極として機能する領域は、絶縁膜４０５などに形成された開口部を埋めるように自己整合的に形成される。
図２７Ｂに示すように、導電膜４１１と導電膜４２２は、絶縁膜を間に介して、互いに重なる領域を有する。同様に、導電膜４１１と導電膜４２３は、絶縁膜を間に介して、互いに重なる領域を有する。これらの領域は、ゲート電極と、ソース電極又はドレイン電極との間に生じた寄生容量として機能し、トランジスタ４００ａの動作速度を低下させる原因になり得る。トランジスタ４００ａは、絶縁膜４０５を設けることで、上述の寄生容量を低下させることが可能になる。絶縁膜４０５は、比誘電率の低い材料からなることが好ましい。
図２８Ａは、トランジスタ４００ａの中央部を拡大したものである。図２８Ａにおいて、導電膜４１１の底面が、絶縁膜４０６及び金属酸化物４３３を介して、金属酸化物４３２の上面と平行に面する領域の長さを、幅ＬＧとして示す。幅ＬＧは、ゲート電極の線幅を表す。また、図２８Ａにおいて、導電膜４２１と導電膜４２３の間の長さを、幅ＬＳＤとして示す。幅ＬＳＤは、ソース電極とドレイン電極との間の長さを表す。
幅ＬＳＤは最小加工寸法で決定されることが多い。図２８Ａに示すように、幅ＬＧは、幅ＬＳＤよりも小さい。すなわち、トランジスタ４００ａは、ゲート電極の線幅を、最小加工寸法より小さくすることが可能になる。具体的には、幅ＬＧは、５ｎｍ以上６０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とすることが可能になる。
図２８Ａにおいて、導電膜４２１及び導電膜４２２の厚さの合計、又は、導電膜４２３及び導電膜４２４の厚さの合計を高さＨＳＤと表す。絶縁膜４０６の厚さを、高さＨＳＤ以下とすることで、ゲート電極からの電界がチャネル形成領域全体に印加することが可能になり好ましい。絶縁膜４０６の厚さは、３０ｎｍ以下、好ましくは１０ｎｍ以下とする。
また、導電膜４２２と導電膜４１１の間に形成される寄生容量、及び、導電膜４２４と導電膜４１１の間に形成される寄生容量の値は、絶縁膜４０５の厚さに反比例する。例えば、絶縁膜４０５の厚さを、絶縁膜４０６の厚さの３倍以上、好ましくは５倍以上とすることで、寄生容量は無視できるほど小さくなり、好ましい。その結果、トランジスタ４００ａを高周波数で動作させることが可能になる。以下、トランジスタ４００ａの各構成要素について説明を行う。
＜金属酸化物層＞
トランジスタ４００ａは、非導通状態においてソースとドレインとの間を流れる電流（オフ電流）が低いことが好適である。オフ電流が低いトランジスタとしては、チャネル形成領域に酸化物半導体を有するトランジスタが挙げられる。
金属酸化物４３２は、例えば、インジウム（Ｉｎ）を含む酸化物半導体である。金属酸化物４３２は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、金属酸化物４３２は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）またはスズ（Ｓｎ）などとする。元素Ｍに適用可能なその他の元素としては、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）などがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、金属酸化物のエネルギーギャップを大きくする機能を有する元素である。また、金属酸化物４３２は、亜鉛（Ｚｎ）を含むと好ましい。金属酸化物は、亜鉛を含むと結晶化しやすくなる場合がある。
ただし、金属酸化物４３２は、インジウムを含む酸化物半導体に限定されない。金属酸化物４３２は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
金属酸化物４３２は、例えば、エネルギーギャップが大きい酸化物半導体を用いる。金属酸化物４３２のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。金属酸化物４３２は、後述するＣＡＡＣ−ＯＳを用いることが好ましい。
例えば、金属酸化物４３１および金属酸化物４３３は、金属酸化物４３２を構成する酸素以外の元素一種以上、または二種以上から構成される金属酸化物である。金属酸化物４３２を構成する酸素以外の元素一種以上、または二種以上から金属酸化物４３１および金属酸化物４３３が構成されるため、金属酸化物４３１と金属酸化物４３２との界面、および金属酸化物４３２と金属酸化物４３３との界面において、界面準位が形成されにくい。
なお、金属酸化物４３１がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高いとする。金属酸化物４３１をスパッタリング法で成膜する場合、上記の組成を満たすスパッタリングターゲットを用いることが好ましい。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４などが好ましい。
また、金属酸化物４３２がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。金属酸化物４３２をスパッタリング法で成膜する場合、上記の組成を満たすスパッタリングターゲットを用いることが好ましい。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。特に、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される金属酸化物４３２の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
また、金属酸化物４３３がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４などが好ましい。また、金属酸化物４３３は、金属酸化物４３１と同種の金属酸化物を用いても構わない。
また、金属酸化物４３１または金属酸化物４３３がインジウムを含まなくても構わない場合がある。例えば、金属酸化物４３１または金属酸化物４３３が酸化ガリウムであっても構わない。
＜エネルギーバンド構造＞
次に、金属酸化物４３１乃至４３３の積層により構成される金属酸化物４３０の機能およびその効果について、図２８Ｂを用いて説明する。図２８Ｂは、図２８ＡのＹ１−Ｙ２線で示した部位のエネルギーバンド構造を示している。また、図２８Ｂは、トランジスタ４００ａのチャネル形成領域とその近傍のエネルギーバンド構造を示している。
図２８Ｂ中、Ｅｃ４０４、Ｅｃ４３１、Ｅｃ４３２、Ｅｃ４３３、Ｅｃ４０６は、それぞれ、絶縁膜４０４、金属酸化物４３１、金属酸化物４３２、金属酸化物４３３、絶縁膜４０６の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータを用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置を用いて測定できる。
絶縁膜４０４と絶縁膜４０６は絶縁体であるため、Ｅｃ４０６とＥｃ４０４は、Ｅｃ４３１、Ｅｃ４３２、およびＥｃ４３３よりも真空準位に近い（電子親和力が小さい）。
金属酸化物４３２は、金属酸化物４３１および金属酸化物４３３よりも電子親和力の大きい金属酸化物を用いる。例えば、金属酸化物４３２として、金属酸化物４３１および金属酸化物４３３よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい金属酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、金属酸化物４３３がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
このとき、ゲート電圧を印加すると、金属酸化物４３１、金属酸化物４３２、金属酸化物４３３のうち、電子親和力の大きい金属酸化物４３２にチャネルが形成される。このとき、電子は、金属酸化物４３１、４３３の中ではなく、金属酸化物４３２の中を主として移動する。そのため、金属酸化物４３１と絶縁膜４０４との界面、あるいは、金属酸化物４３３と絶縁膜４０６との界面に、電子の流れを阻害する界面準位が多く存在したとしても、トランジスタのオン電流にはほとんど影響を与えない。金属酸化物４３１、４３３は絶縁膜のように機能する。
金属酸化物４３１と金属酸化物４３２との間には、金属酸化物４３１と金属酸化物４３２との混合領域を有する場合がある。また、金属酸化物４３２と金属酸化物４３３との間には、金属酸化物４３２と金属酸化物４３３との混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、金属酸化物４３１、金属酸化物４３２および金属酸化物４３３の積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
金属酸化物４３１と金属酸化物４３２の界面、あるいは、金属酸化物４３２と金属酸化物４３３との界面は、上述したように界面準位密度が小さいため、金属酸化物４３２中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることが可能になる。
例えば、トランジスタ中の電子の移動は、チャネル形成領域の物理的な凹凸が大きい場合に阻害される。トランジスタのオン電流を高くするためには、例えば、金属酸化物４３２の上面または下面（被形成面、ここでは金属酸化物４３１の上面）の、１μｍ×１μｍの範囲における二乗平均平方根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定することができる。
チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される。例えば、金属酸化物４３２が酸素欠損（ＶＯとも表記。）を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水素が入り込んだ状態をＶＯＨと表記する場合がある。ＶＯＨは電子を散乱するため、トランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物４３２中の酸素欠損を低減することで、トランジスタのオン電流を高くすることができる場合がある。
例えば、金属酸化物４３２のある深さにおいて、または、金属酸化物４３２のある領域において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される水素濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
金属酸化物４３２の酸素欠損を低減するために、例えば、絶縁膜４０４に含まれる過剰酸素を、金属酸化物４３１を介して金属酸化物４３２まで移動させる方法などがある。この場合、金属酸化物４３１は、酸素透過性を有する層（酸素を通過または透過させる層）であることが好ましい。
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造である場合、金属酸化物４３２の全体にチャネルが形成される。したがって、金属酸化物４３２が厚いほどチャネル領域は大きくなる。即ち、金属酸化物４３２が厚いほど、トランジスタのオン電流を高くすることができる。
また、トランジスタのオン電流を高くするためには、金属酸化物４３３は薄いほど好ましい。金属酸化物４３３は、例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有していればよい。一方、金属酸化物４３３は、チャネルの形成される金属酸化物４３２へ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、金属酸化物４３３は、ある程度の厚さを有することが好ましい。金属酸化物４３３は、例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有していればよい。また、金属酸化物４３３は、絶縁膜４０４などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、金属酸化物４３１は厚く、金属酸化物４３３は薄いことが好ましい。金属酸化物４３１は、例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有していればよい。金属酸化物４３１の厚さを、厚くすることで、隣接する絶縁体と金属酸化物４３１との界面からチャネルの形成される金属酸化物４３２までの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、金属酸化物４３１は、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有していればよい。
例えば、金属酸化物４３２と金属酸化物４３１との間に、例えば、ＳＩＭＳによるシリコン濃度が、１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ３未満である領域を有する。また、金属酸化物４３２と金属酸化物４３３との間に、ＳＩＭＳによるシリコン濃度が、１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ３未満である領域を有する。
また、金属酸化物４３２の水素濃度を低減するために、金属酸化物４３１および金属酸化物４３３の水素濃度を低減すると好ましい。金属酸化物４３１および金属酸化物４３３は、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、金属酸化物４３２の窒素濃度を低減するために、金属酸化物４３１および金属酸化物４３３の窒素濃度を低減すると好ましい。金属酸化物４３１および金属酸化物４３３は、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
金属酸化物４３１乃至４３３の成膜は、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行えばよい。
金属酸化物４３１、４３２を形成した後に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。第１の加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、金属酸化物４３１、４３２の結晶性を高めることや、水素や水などの不純物を除去することが可能になる。
上述の３層構造は一例である。例えば、金属酸化物４３１または金属酸化物４３３のない２層構造としても構わない。または、金属酸化物４３１の上もしくは下、または金属酸化物４３３上もしくは下に、金属酸化物４３１、金属酸化物４３２または金属酸化物４３３として例示した半導体のいずれか一を有する４層構造としても構わない。または、金属酸化物４３１の上、金属酸化物４３１の下、金属酸化物４３３の上、金属酸化物４３３の下のいずれか二箇所以上に、金属酸化物４３１、金属酸化物４３２または金属酸化物４３３として例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
＜基板＞
基板４５０としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板４５０として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板である基板４５０に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４５０として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４５０が伸縮性を有してもよい。また、基板４５０は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板４５０の厚さは、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下とする。基板４５０を薄くすると、半導体装置を軽量化することができる。また、基板４５０を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板４５０上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可撓性基板である基板４５０としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可撓性基板である基板４５０は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板である基板４５０としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板４５０として好適である。
＜下地絶縁膜＞
絶縁膜４０１は、基板４５０と導電膜４１４を電気的に分離させる機能を有する。絶縁膜４０１又は絶縁膜４０２は、単層構造または積層構造の絶縁膜で形成される。絶縁膜を構成する材料には、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどがある。また、絶縁膜４０２として、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）、若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリコンを用いてもよい。また、絶縁膜４０２を成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい。
絶縁膜４０４は、酸化物を含むことが好ましい。特に加熱により一部の酸素が脱離する酸化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁膜４０４から脱離した酸素は金属酸化物４３０に供給され、金属酸化物４３０の酸素欠損を低減することが可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めることができる。
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度は１００℃以上７００℃以下、または１００℃以上５００℃以下であることが好ましい。
絶縁膜４０４は、金属酸化物４３０に酸素を供給することができる酸化物を含むことが好ましい。例えば、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、絶縁膜４０４として、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いてもよい。絶縁膜４０４に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁膜４０４の成膜を行えばよい。または、成膜後の絶縁膜４０４に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。
例えば、成膜後の絶縁膜４０４に、酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよい。また、絶縁膜４０４を成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい。
絶縁膜４０３は、絶縁膜４０４に含まれる酸素が、導電膜４１４に含まれる金属と結びつき、絶縁膜４０４に含まれる酸素が減少することを防ぐパッシベーション機能を有する。絶縁膜４０３は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜４０３を設けることで、金属酸化物４３０からの酸素の外部への拡散と、外部から金属酸化物４３０への水素、水等の入り込みを防ぐことができる。絶縁膜４０３としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
トランジスタ４００ａは、電荷捕獲層に電子を注入することで、しきい値電圧を制御することが可能になる。電荷捕獲層は、絶縁膜４０２又は絶縁膜４０３に設けることが好ましい。例えば、絶縁膜４０３を酸化ハフニウム、酸化アルミニウム、酸化タンタル、アルミニウムシリケート等で形成することで、電荷捕獲層として機能させることができる。
＜ゲート電極、ソース電極、ドレイン電極＞
導電膜４１１−４１４、４２１−４２４として銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）の低抵抗材料からなる単体、合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
また、導電膜４２１−４２４には、酸化イリジウム、酸化ルテニウム、ストロンチウムルテナイトなど、貴金属を含む導電性酸化物を用いることが好ましい。これらの導電性酸化物は、酸化物半導体と接しても酸化物半導体から酸素を奪うことが少なく、酸化物半導体の酸素欠損を作りにくい。
＜低抵抗領域＞
領域４４１、４４２は、例えば、導電膜４２１、４２３が、金属酸化物４３１、４３２の酸素を引き抜くことで形成される。酸素の引き抜きは、高い温度で加熱するほど起こりやすい。トランジスタの作製工程には、いくつかの加熱工程があることから、領域４４１、４４２には酸素欠損が形成される。また、加熱により該酸素欠損のサイトに水素が入りこみ、領域４４１、４４２に含まれるキャリア濃度が増加する。その結果、領域４４１、４４２が低抵抗化する。
＜ゲート絶縁膜＞
絶縁膜４０６は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁膜４０６は、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが好ましい。
また、絶縁膜４０６は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを金属酸化物４３３側に有することで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、金属酸化物４３２に混入することを抑制することができる。
また、例えば、酸化シリコンまたは酸化窒化シリコンを金属酸化物４３３側に有することで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
＜層間絶縁膜、保護絶縁膜＞
絶縁膜４０５は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁膜４０５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンまたは樹脂などを有することが好ましい。または、絶縁膜４０５は、酸化シリコンまたは酸化窒化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
絶縁膜４０７は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜４０７を設けることで、金属酸化物４３０からの酸素の外部への拡散と、外部から金属酸化物４３０への水素、水等の入り込みを防ぐことができる。絶縁膜４０７としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高いので絶縁膜４０７に適用するのに好ましい。
絶縁膜４０７は、酸素を含む雰囲気においてスパッタリング法を用いて成膜すること、または酸素を含むプラズマＣＶＤ法を用いて成膜することで、絶縁膜４０５、４０６の側面及び表面に、酸素を添加することが可能になる。また、絶縁膜４０７を成膜した後、何れかのタイミングにおいて、第２の加熱処理を行うことが好ましい。第２の加熱処理によって、絶縁膜４０５、４０６に添加された酸素が、絶縁膜中を拡散し、金属酸化物４３０に到達し、金属酸化物４３０の酸素欠損を低減することが可能になる。
絶縁膜４０７は、酸素をブロックする機能を有し、酸素が絶縁膜４０７より上方に拡散することを防ぐ。同様に、絶縁膜４０３は、酸素をブロックする機能を有し、酸素が絶縁膜４０３より下方に拡散することを防ぐ。
なお、第２の加熱処理は、絶縁膜４０５、４０６に添加された酸素が金属酸化物４３０まで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照しても構わない。または、第２の加熱処理は、第１の加熱処理よりも低い温度が好ましい。第１の加熱処理と第２の加熱処理の温度差は、２０℃以上１５０℃以下、好ましくは４０℃以上１００℃以下とする。これにより、絶縁膜４０４から余分に酸素が放出することを抑えることができる。なお、第２の加熱処理は、同等の加熱処理を各層の成膜時の加熱によって兼ねることができる場合、行わなくてもよい場合がある。このように、金属酸化物４３０は、絶縁膜４０７の成膜及び第２の加熱処理によって、上下方向から酸素が供給されることが可能になる。また、Ｉｎ−Ｍ−Ｚｎ酸化物など、酸化インジウムを含む膜を絶縁膜４０７として成膜することで、絶縁膜４０５、４０６に酸素を添加してもよい。
絶縁膜４０８には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、絶縁膜４０８には、ポリイミド樹脂等の絶縁膜４０５に用いることができる樹脂を用いることもできる。また、絶縁膜４０８は上記材料の積層であってもよい。
＜＜トランジスタの構成例２＞＞
図２７に示すトランジスタ４００ａは、導電膜４１４及び絶縁膜４０２、４０３を省略してもよい。その場合の例を図２９に示す。図２９Ａはトランジスタ４００ｂの上面図である。図２９Ｂは、Ａ１−Ａ２線による図２９Ａの断面図であり、図２９Ｃは、Ａ３−Ａ４線による図２９Ａの断面図である。
＜＜トランジスタの構成例３＞＞
図２７に示すトランジスタ４００ａにおいて、導電膜４２１、４２３は、ゲート電極（導電膜４１１乃至４１３）と重なる部分の膜厚を薄くしてもよい。その場合の例を図３０に示す。図３０Ａはトランジスタ４００ｃの上面図である。図３０Ｂは図３０ＡのＡ１−Ａ２線断面図であり、図３０ＣはＡ３−Ａ４線断面図である。
図３０Ｂに示すように、トランジスタ４００ｃでは、ゲート電極と重なる部分の導電膜４２１が薄膜化され、その上を導電膜４２２が覆っている。同様に、ゲート電極と重なる部分の導電膜４２３が薄膜化され、その上を導電膜４２４が覆っている。このような構成とすることで、ゲート電極とソース電極との間の距離、又は、ゲート電極とドレイン電極との間の距離を長くすることが可能になり、ゲート電極とソース電極及びドレイン電極との間に形成される寄生容量を低減することが可能になる。その結果、高速動作が可能なトランジスタを得ることが可能になる。
＜＜トランジスタの構成例４＞＞
図３１Ａはトランジスタ４００ｄの上面図である。図３１Ｂは、Ａ１−Ａ２線による図３１Ａの断面図であり、図３１Ｃは、Ａ３−Ａ４線による図３１Ａの断面図である。トランジスタ４００ｄもトランジスタ４００ａ等と同様に、ｓ−ｃｈａｎｎｅｌ構造のトランジスタである。トランジスタ４００ｄでは、ゲート電極を構成する導電膜４１２の側面に接して、絶縁膜４０９が設けられている。絶縁膜４０９および導電膜４１２が絶縁膜４０７に覆われている。絶縁膜４０９はトランジスタ４００ｄのサイドウォール絶縁膜として機能する。トランジスタ４００ａと同様に、ゲート電極を導電膜４１１−４１３の積層としてもよい。
絶縁膜４０６及び導電膜４１２は、少なくとも一部が導電膜４１４及び金属酸化物４３２と重なる。導電膜４１２のチャネル長方向の側面端部と絶縁膜４０６のチャネル長方向の側面端部は概略一致していることが好ましい。ここで、絶縁膜４０６はトランジスタ４００ｄのゲート絶縁膜として機能し、導電膜４１２はトランジスタ４００ｄのゲート電極として機能し、絶縁膜４０９はトランジスタ４００ｄのサイドウォール絶縁膜として機能する。
金属酸化物４３２は、金属酸化物４３３および絶縁膜４０６を介して導電膜４１２と重なる領域を有する。金属酸化物４３１の外周端部が金属酸化物４３２の外周端部と概略一致し、金属酸化物４３３の外周端部が金属酸化物４３１及び金属酸化物４３２の外周端部よりも外側に位置することが好ましい。ここでは、金属酸化物４３３の外周端部が金属酸化物４３１の外周端部よりも外側に位置する形状となっているが、本実施の形態に示すトランジスタはこれに限られるものではない。例えば、金属酸化物４３１の外周端部が金属酸化物４３３の外周端部より外側に位置してもよいし、金属酸化物４３１の外周端部と、金属酸化物４３３の外周端部とが概略一致する形状としてもよい。
図３１Ｄに図３１Ｂの部分拡大図を示す。図３１Ｄに示すように、金属酸化物４３０には、領域４６１ａ、４６１ｂ、４６１ｃ、４６１ｄ及び４６１ｅが形成されている。領域４６１ｂ−４６１ｅは、領域４６１ａと比較してドーパントの濃度が高く、低抵抗化されている。さらに、領域４６１ｂ及び領域４６１ｃは、領域４６１ｄ及び領域４６１ｅと比較して水素の濃度が高く、より低抵抗化されている。例えば、領域４６１ａは、領域４６１ｂまたは領域４６１ｃのドーパントの最大濃度に対して、５％以下の濃度の領域、２％以下の濃度の領域、または１％以下の濃度の領域とすればよい。なお、ドーパントを、ドナー、アクセプター、不純物または元素と言い換えてもよい。
図３１Ｄに示すように、金属酸化物４３０において、領域４６１ａは導電膜４１２と概ね重なる領域であり、領域４６１ｂ、領域４６１ｃ、領域４６１ｄ及び領域４６１ｅは、領域４６１ａを除いた領域である。領域４６１ｂ及び領域４６１ｃにおいては、金属酸化物４３３の上面が絶縁膜４０７と接する。領域４６１ｄ及び領域４６１ｅにおいては、金属酸化物４３３の上面が絶縁膜４０９又は絶縁膜４０６と接する。つまり、図３１Ｄに示すように、領域４６１ｂと領域４６１ｄの境界は、絶縁膜４０７と絶縁膜４０９の側面端部の境界と重なる部分である。領域４６１ｃと領域４６１ｅの境界についても同様である。ここで、領域４６１ｄ及び領域４６１ｅの一部が、金属酸化物４３２の導電膜４１２と重なる領域（チャネル形成領域）の一部と重なることが好ましい。例えば、領域４６１ｄ及び領域４６１ｅのチャネル長方向の側面端部は、導電膜４１２の側面端部より距離ｄだけ導電膜４１２の内側に位置することが好ましい。このとき、絶縁膜４０６の膜厚ｔ４０６および距離ｄは、０．２５ｔ４０６＜ｄ＜ｔ４０６を満たすことが好ましい。
このように、金属酸化物４３０の導電膜４１２と重なる領域の一部に領域４６１ｄ及び領域４６１ｅが形成される。これにより、トランジスタ４００ｄのチャネル形成領域と低抵抗化された領域４６１ｄ及び領域４６１ｅが接し、領域４６１ｄおよび領域４６１ｅと、領域４６１ａとの間に、高抵抗のオフセット領域が形成されないため、トランジスタ４００ｄのオン電流を増大させることができる。さらに、領域４６１ｄ及び領域４６１ｅのチャネル長方向の側面端部が上記の範囲を満たして形成されることで、領域４６１ｄ及び領域４６１ｅがチャネル形成領域に対して深く形成されすぎて常に導通状態になってしまうことも防ぐことができる。
領域４６１ｂ、領域４６１ｃ、領域４６１ｄ及び領域４６１ｅは、イオン注入法などのイオンドーピング処理により形成される。このため、図３１Ｄに示すように、領域４６１ｄ及び領域４６１ｅのチャネル長方向の側面端部の位置が、金属酸化物４３３上面から深くなるに従って、金属酸化物４３０のチャネル長方向の側面端部側にシフトする場合がある。このとき、距離ｄは、最も導電膜４１２の内側の近くに位置する、領域４６１ｄ及び領域４６１ｅのチャネル長方向の側面端部と導電膜４１２のチャネル長方向の側面端部との距離とする。
この場合、例えば、金属酸化物４３１中に形成される領域４６１ｄ及び領域４６１ｅが導電膜４１２と重なる領域に形成されない場合がある。この場合、金属酸化物４３１又は金属酸化物４３２に形成される領域４６１ｄ及び領域４６１ｅの少なくとも一部が導電膜４１２と重なる領域に形成されることが好ましい。
また、金属酸化物４３１、金属酸化物４３２及び金属酸化物４３３の絶縁膜４０７との界面近傍に低抵抗領域４５１及び低抵抗領域４５２が形成されることが好ましい。低抵抗領域４５１及び低抵抗領域４５２は、絶縁膜４０７に含まれる元素の少なくとも一が含まれる。低抵抗領域４５１及び低抵抗領域４５２の一部が、金属酸化物４３２の導電膜４１２と重なる領域（チャネル形成領域）と概略接するか、当該領域の一部と重なることが好ましい。
また、金属酸化物４３３は絶縁膜４０７と接する領域が大きいため、低抵抗領域４５１及び低抵抗領域４５２は金属酸化物４３３に形成されやすい。金属酸化物４３３における低抵抗領域４５１と低抵抗領域４５２は、金属酸化物４３３の低抵抗領域４５１及び低抵抗領域４５２ではない領域（例えば、金属酸化物４３３の導電膜４１２と重なる領域）よりも、絶縁膜４０７に含まれる元素の濃度が高い。
領域４６１ｂ中に低抵抗領域４５１が形成され、領域４６１ｃ中に低抵抗領域４５２が形成される。金属酸化物４３０の理想的な構造は、例えば、添加元素の濃度が最も高い領域が低抵抗領域４５１、４５２であり、次に濃度が高い領域が、領域４６１ｂ、領域４６１ｃ―４６１ｅの低抵抗領域４５１、４５２を含まない領域であり、濃度が最も低い領域が領域４６１ａであることである。添加元素とは、領域４６１ｂ、４６１ｃを形成するためのドーパント、および低抵抗領域４５１、４５２に絶縁膜４０７から添加される元素が該当する。
なおトランジスタ４００ｄでは低抵抗領域４５１、４５２が形成される構成としているが、本実施の形態に示す半導体装置は、必ずしもこれに限られるものではない。例えば、領域４６１ｂ及び領域４６１ｃの抵抗が十分低い場合、低抵抗領域４５１及び低抵抗領域４５２を形成する必要はない。
＜＜トランジスタの構成例５＞＞
図３２にトランジスタの構成の一例を示す。図３２ＡはＯＳトランジスタの構成の一例を示す上面図である。図３２Ｂは、ｙ１−ｙ２線による図３２Ａの断面図であり、図３２Ｃはｘ１−ｘ２線による図３２Ａの断面図であり、図３２Ｄはｘ３−ｘ４線による図３２Ａの断面図である。
トランジスタ４００ｅもトランジスタ４００ａ等と同様に、ｓ−ｃｈａｎｎｅｌ構造のトランジスタである。トランジスタ４００ｅには、導電膜４７１、導電膜４７２が設けられている。導電膜４７１、４７２は、それぞれ、ソース電極またはドレイン電極として機能する。トランジスタ４００ａと同様に、ゲート電極を導電膜４１１−４１３の積層としてもよい。
図３２Ｂ、図３２Ｃに示すように、金属酸化物４３０は、金属酸化物４３１、金属酸化物４３２、金属酸化物４３３の順に積層している部分を有する。導電膜４７１、４７２は、金属酸化物４３１および金属酸化物４３２とでなる積層上に設けられている。金属酸化物４３３は、金属酸化物４３１、４３２、および導電膜４７１、４７２を覆うように形成されている。絶縁膜４０６は金属酸化物４３３を覆っている。ここでは、金属酸化物４３３と絶縁膜４０６は同じマスクを用いてエッチングされている。
導電膜４７１、４７２は、金属酸化物４３１と金属酸化物４３２との積層を形成するために使用されるハードマスクから作製されている。そのため、導電膜４７１、４７２は、金属酸化物４３１および金属酸化物４３２の側面に接する領域を有していない。例えば、次のような工程を経て、金属酸化物４３１、４３２、導電膜４７１、４７２を作製することができる。金属酸化物４３１、４３２を構成する２層の酸化物半導体膜を形成する。酸化物半導体膜上に、単層または積層の導電膜を形成する。この導電膜をエッチングしてハードマスクを形成する。このハードマスクを用いて、２層の酸化物半導体膜をエッチングして、金属酸化物４３１と金属酸化物４３２の積層を形成する。次に、ハードマスクをエッチングして、導電膜４７１、４７２を形成する。
＜＜トランジスタの構成例６＞＞
図３３Ａはトランジスタ４００ｆの上面図である。図３３Ｂは図３３ＡのＡ１−Ａ２線による図３３Ａの断面図である。
トランジスタ４００ｆは、第１のゲートとして機能する導電膜４８９と、第２のゲートとして機能する導電膜４８８と、半導体４８２と、ソース及びドレインとして機能する導電膜４８３及び導電膜４８４と、絶縁膜４８１と、絶縁膜４８５と、絶縁膜４８６と、絶縁膜４８７とを有する。
導電膜４８９は、絶縁表面上に設けられる。導電膜４８９と、半導体４８２とは、絶縁膜４８１を間に挟んで、互いに重なる。また、導電膜４８８と、半導体４８２とは、絶縁膜４８５、絶縁膜４８６及び絶縁膜４８７を間に挟んで、互いに重なる。また、導電膜４８３及び導電膜４８４は、半導体４８２に、接続されている。
なお、図３３Ｂでは、半導体４８２、導電膜４８３及び導電膜４８４上に、順に積層された絶縁膜４８５乃至絶縁膜４８７が設けられている場合を例示しているが、半導体４８２、導電膜４８３及び導電膜４８４上に設けられる絶縁膜は、一層でも良いし、複数の絶縁膜の積層でもよい。
半導体４８２に酸化物半導体を用いた場合、絶縁膜４８６は、化学量論的組成以上の酸素が含まれており、加熱により上記酸素の一部を半導体４８２に供給する機能を有する絶縁膜であることが望ましい。ただし、絶縁膜４８６を半導体４８２上に直接設けると、絶縁膜４８６の形成時に半導体４８２にダメージが与えられる場合、図３３Ｂに示すように、絶縁膜４８５を半導体４８２と絶縁膜４８６の間に設けるとよい。絶縁膜４８５は、その形成時に半導体４８２に与えるダメージが絶縁膜４８６の場合よりも小さく、なおかつ、酸素を透過する機能を有する絶縁膜であることが望ましい。ただし、半導体４８２に与えられるダメージを小さく抑えつつ、半導体４８２上に絶縁膜４８６を直接形成することができるのであれば、絶縁膜４８５は必ずしも設けなくともよい。
例えば、絶縁膜４８６及び絶縁膜４８５として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いることもできる。
絶縁膜４８７は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。或いは、絶縁膜４８７は、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。
絶縁膜は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、より高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶縁膜は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶縁膜は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
絶縁膜４８７が水、水素などの拡散を防ぐブロッキング効果を有する場合、パネル内の樹脂や、パネルの外部に存在する水、水素などの不純物が、半導体４８２に侵入するのを防ぐことができる。半導体４８２に酸化物半導体を用いる場合、酸化物半導体に侵入した水または水素の一部は電子供与体（ドナー）となるため、上記ブロッキング効果を有する絶縁膜４８７を用いることで、トランジスタ４００ｆのしきい値電圧がドナーの生成によりシフトするのを防ぐことができる。
また、半導体４８２に酸化物半導体を用いる場合、絶縁膜４８７が酸素の拡散を防ぐブロッキング効果を有することで、酸化物半導体から酸素が外部に拡散するのを防ぐことができる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるので、トランジスタ４００ｆのしきい値電圧がドナーの生成によりシフトするのを防ぐことができる。
〔実施の形態４〕
本実施の形態では、ＳｉトランジスタとＯＳトランジスタとを積層したデバイス構造を持つ半導体装置について説明する。ここでは、一例として、トランジスタＭＯ１と容量素子Ｃ１とでなるＡＭ２（図６Ｂ）を有する半導体装置のデバイス構造の一例を示す。
図３４Ａ、図３４ＢはＲＳ２２３Ｂのデバイス構造を示す断面図であり、代表的に、トランジスタＭＯ１、ＭＲ１、および容量素子Ｃ１を示している。図３４Ａは、ＲＳ２２３Ｂを構成するトランジスタのチャネル長方向の断面図であり、図３４Ｂは、トランジスタのチャネル幅方向の断面図である。
半導体装置は、下から順に、層７８１乃至７８９を有する。層７８１は、基板７００と、基板７００に形成されたトランジスタＭＲ１と、素子分離層７０１と、プラグ７１０、７１１などの複数のプラグを有する。層７８２は、配線７３０、７３１などの複数の配線を有する。層７８３は、プラグ７１２、７１３などの複数のプラグと、複数の配線（図示せず）とを有する。層７８４は、絶縁膜７０２と、絶縁膜７０３と、絶縁膜７０４と、トランジスタＭＯ１と、絶縁膜７０５と、プラグ７１４、７１５などの複数のプラグとを有する。
層７８５は、配線７３２、７３３などの複数の配線を有する。層７８６は、プラグ７１６などの複数のプラグ、複数の配線（図示せず）を有する。層７８７は、配線７３４などの複数の配線を有する。層７８８は、容量素子Ｃ１と、プラグ７１７などの複数のプラグとを有する。また、容量素子Ｃ１は、電極７５１と、電極７５２と、絶縁膜７５３とを有する。層７８９は、配線７３５などの複数の配線を有する。
トランジスタＭＯ１は、実施の形態３のＯＳトランジスタを適用することが好ましい。ここでは、トランジスタＭＯ１はトランジスタ４００ｃ（図３０）と同様のデバイス構造を有する。トランジスタＭＲ１はＳｉトランジスタである。
基板７００としては、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムからなる化合物半導体基板や、ＳＯＩ基板などを用いることができる。また、基板７００として、例えば、ガラス基板、石英基板、プラスチック基板、金属基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルム、などを用いてもよい。また、ある基板を用いて半導体素子を形成し、その後、別の基板に半導体素子を転置してもよい。ここでは、一例として、基板７００に単結晶シリコンウエハを用いた例を示している。
絶縁膜７０４、７０５は、水素、水等に対するブロッキング効果を有することが好ましい。水、水素等は酸化物半導体中にキャリアを生成する要因の一つであるので、水素、水等に対するブロッキング層を設けることにより、トランジスタＭＯ１の信頼性を向上させることが可能になる。水素、水等に対するブロッキング効果を有する絶縁物には、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等がある。
配線７３０乃至７３５、及び、プラグ７１０乃至７１７には、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
ＯＳトランジスタと保持容量とを同じ素子層に形成することも可能である。図３５にそのような例を示す。図３５には、代表的に、トランジスタＭＯ１、ＭＲ１、ＭＳ１、および容量素子Ｃ１を示している。図３５において、符号およびハッチングが付されていない領域は絶縁体で形成されている。また、ハッチングが付されているが、符号が付されていない領域は導電体でなり、配線や電極を構成している。
トランジスタＭＯ１はトランジスタ４００ｅ（図３２）と同様なデバイス構造を有する。容量素子Ｃ１はトランジスタＭＯ１と共に形成される。これにより、半導体装置の作製工程数の低減につながる。容量素子Ｃ１の一対の電極の一方は、導電膜７２３（トランジスタＭＯ１のソース電極またはドレイン電極）で構成されている。他方は、トランジスタＭＯ１のゲート電極と同じ層の導電体で形成されている。
図３４、図３５において、符号及びハッチングパターンが与えられていない領域は、絶縁体で構成されている。上記絶縁体には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上の材料を含む絶縁体を用いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。なお、本明細書において、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいい、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。
〔実施の形態５〕
本実施の形態では、酸化物半導体について説明する。ここで説明される酸化物半導体は金属酸化物であり、実施の形態３のＯＳトランジスタの金属酸化物に適用することが可能である。
なお、本明細書等において、結晶が三方晶または菱面体晶である場合、その結晶を六方晶系として表す。また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
＜＜酸化物半導体の構造＞＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像により、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、高分解能ＴＥＭ像により、ＣＡＡＣ−ＯＳは特徴的な原子配列を有することを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度である。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
また、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像では、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させる場合、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１個／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
以下に、本明細書等に関する事項を示す。
図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
図面に記載したブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある。また各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。
本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語を「絶縁層」という用語に変更することが可能な場合がある。
本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一形態を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一形態が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一形態が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一形態を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一形態が明確であると言える。そして、機能が特定された発明の一形態が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一形態として開示されているものであり、発明の一形態を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一形態として開示されているものであり、発明の一形態を構成することが可能である。
本発明の一形態において、スイッチとしては、様々な形態のものを用いることができる。スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有し、例えば、経路１に電流を流すことができるようにするか、経路２に電流を流すことができるようにするかを選択して切り替える機能を有している。スイッチの一例としては、電気的スイッチまたは機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。スイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、またはこれらを組み合わせた論理回路などがある。機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
本発明の一形態において、素子として意図的に設けられるキャパシタのデバイス構造に特段の制約はない。例えば、ＭＩＭ型のキャパシタを用いることも、ＭＯＳ型のキャパシタを用いることもできる。
１０：ＬＡＴ（ラッチ回路）、１１：ＭＵＸ（マルチプレクサ）、１２：ＡＮＤ（ＡＮＤゲート）、１３：ＮＯＲ（ＮＯＲゲート）、２０：ＡＮＤ（ＡＮＤゲート）、２１：出力タイミング生成回路、２２：出力信号生成回路、２３：出力タイミング生成回路、３２：ＭＵＸ、３３：ＭＵＸ、３４：ＭＵＸ、３５：ＭＵＸ、３６：ＭＵＸ、４０：レジスタ、４１：レジスタ、４２：レジスタ、５０＿１：ＲＳラッチ（リセット・セット型ラッチ回路）、５０＿２：ＲＳラッチ、５０＿３：ＲＳラッチ、５３：ＭＵＸ、５５＿１：ＲＳラッチ、５５＿２：ＲＳラッチ、５５＿３：ＲＳラッチ、５６＿１：ＡＮＤ、５６＿２：ＡＮＤ、５６＿３：ＡＮＤ、５７：ＡＮＤ、５９：ＭＵＸ、
１００：放送システム、１１０：カメラ、１１１：送信装置、１１２：受信装置、１１３：表示装置、１２０：イメージセンサ、１２１：画像処理装置、１２２：エンコーダ、１２３：変調器、１２５：復調器、１２６：デコーダ、１２７：画像処理装置、１２８：表示部、１４０：Ｒａｗデータ、１４１：映像データ、１４２：符号化データ、１４３：放送信号、１４４：映像データ、１４５：データ信号、１４６：デジタル信号、１４７：データストリーム、１４８：データストリーム、１６０：ＴＶ（テレビジョン受信装置）、１６１：放送局、１６２：人工衛星、１６３：電波塔、１６４：アンテナ、１６５：アンテナ、１６６Ａ：電波、１６６Ｂ：電波、１６７Ａ：電波、１６７Ｂ：電波、１７１：受信装置、１７２：無線機、１７３：無線機、１７４：受信装置、１７５：コネクタ部、１８０：回路、１８１：回路、１８１ａ：フレーム分離回路、１８１ｂ：ＬＤＰＣ復号回路、１８１ｃ：認証処理回路、１８１ｄ：デスクランブラ、１８２：回路、１８３：回路、１８３ａ：ＤＣＴ回路、１８３ｂ：フレーム間予測回路、１８３ｃ：動き補償予測回路、
２００：ＦＰＧＡ、２１０：ロジックアレイ、２１１：入出力部（Ｉ／Ｏ）、２１２：クロック生成器、２１３：コンフィギュレーション・コントローラ、２１４：コンテキスト・コントローラ、２１５：行ドライバ、２１６：列ドライバ、２２０：ＬＥ（ロジックエレメント）、２２１：ＲＳＡ（配線スイッチアレイ）、２２２：ＣＦＭ（コンフィギュレーションメモリ）、２２２ｉ：ＣＦＭ、２２２ｏａ：ＣＦＭ、２２２ｏｂ：ＣＦＭ、２２３：ＲＳ（配線スイッチ）、２２３Ｂ：ＲＳ、２２３Ｃ：ＲＳ、２２５：ＬＥ、２３０：ＳＷ（スイッチ回路）、２３０Ｂ：ＳＷ、２３０Ｃ：ＳＷ、２３０Ｄ：ＳＷ、２３１：配線、２３２：配線、２３３：配線、２３４：配線、２３５：ラッチ回路、２４０：ＭＣ（メモリセル）、２４１：配線、２４２：配線、２４３：配線、２４４：配線、２５０：演算回路、２５１：レプリカ回路、２５２：ＤＩＮ（データ入力部）、２５３：ＤＯＵＴ（データ出力部）、２５５：ＤＯＵＴ、２６０：回路、２７０：回路、２８０：回路、２９０：回路、
３００：救急車、３０１：医療機関、３０２：医療機関、３０５：高速ネットワーク、３１０：カメラ、３１１：エンコーダ、３１２：通信装置、３１５：カメラ、３１５：映像データ、３１６：映像データ、３２０：通信装置、３２１：デコーダ、３２３：表示装置、
４００ａ：トランジスタ、４００ｂ：トランジスタ、４００ｃ：トランジスタ、４００ｄ：トランジスタ、４００ｅ：トランジスタ、４００ｆ：トランジスタ、４０１：絶縁膜、４０２：絶縁膜、４０３：絶縁膜、４０４：絶縁膜、４０５：絶縁膜、４０６：絶縁膜、４０７：絶縁膜、４０８：絶縁膜、４０９：絶縁膜、４１１：導電膜、４１２：導電膜、４１３：導電膜、４１４：導電膜、４２１：導電膜、４２２：導電膜、４２３：導電膜、４２４：導電膜、４３０：金属酸化物、４３１：金属酸化物、４３２：金属酸化物、４３３：金属酸化物、４４１：領域、４４２：領域、４５０：基板、４５１：低抵抗領域、４５２：低抵抗領域、４６１ａ：領域、４６１ｂ：領域、４６１ｃ：領域、４６１ｄ：領域、４６１ｅ：領域、４７１：導電膜、４７２：導電膜、４８１：絶縁膜、４８２：半導体、４８３：導電膜、４８４：導電膜、４８５：絶縁膜、４８６：絶縁膜、４８７：絶縁膜、４８８：導電膜、４８９：導電膜、
６０１：光電変換素子、６０２：トランジスタ、６０３：トランジスタ、６０４：トランジスタ、６０５：トランジスタ、６０６：容量素子、６０７：ノード、６０８：配線、６０９：配線、６１０：画素ドライバ、６１１：配線、６２１：画素部、６２２：画素、６２２Ｂ：画素、６２２Ｇ：画素、６２２Ｒ：画素、６２３：画素、６２４：フィルタ、６２４Ｂ：フィルタ、６２４Ｇ：フィルタ、６２４Ｒ：フィルタ、６２５：レンズ、６２６：配線群、６６０：光、
７００：基板、７０１：素子分離層、７０２：絶縁膜、７０３：絶縁膜、７０４：絶縁膜、７０５：絶縁膜、７１０：プラグ、７１１：プラグ、７１２：プラグ、７１３：プラグ、７１４：プラグ、７１５：プラグ、７１６：プラグ、７１７：プラグ、７２３：導電膜、７３０：配線、７３１：配線、７３２：配線、７３３：配線、７３４：配線、７３５：配線、７５１：電極、７５２：電極、７５３：絶縁膜、７８１：層、７８２：層、７８３：層、７８４：層、７８５：層、７８６：層、７８７：層、７８８：層、７８９：層、８２４：絶縁膜、８５２：導電膜、
３１００：表示部、３１２５：発光素子、３１３０：画素、３１３０Ｂ：画素、３１３０Ｃ：画素、３１３１：表示領域、３１３２：回路、３１３３：回路、３１３５：走査線、３１３６：信号線、３２３２：トランジスタ、３２３３：容量素子、３４３１：トランジスタ、３４３２：液晶素子、３４３４：トランジスタ、３４３６：ノード、４０００Ａ：表示パネル、４０００Ｂ：表示パネル、４００１：基板、４００２：画素部、４００３：信号線ドライバ、４００４：走査線ドライバ、４００５：シール材、４００６：基板、４００８：液晶層、４０１０：トランジスタ、４０１１：トランジスタ、４０１２：半導体層、４０１３：液晶素子、４０１４：配線、４０１５：電極、４０１７：電極、４０１８：ＦＰＣ、４０１８ａ：ＦＰＣ、４０１８ｂ：ＦＰＣ、４０１９：異方性導電層、４０２０：容量素子、４０２１：電極、４０３０：電極層、４０３１：電極層、４０３２：絶縁層、４０３３：絶縁層、４０３５：スペーサ、４１０３：絶縁層、４１１０：絶縁層、４１１１：絶縁層、４１１２：絶縁層、４５１０：隔壁、４５１１：発光層、４５１３：発光素子、４５１４：充填材、
６０００：表示モジュール、６００１：上部カバー、６００２：下部カバー、６００３：ＦＰＣ、６００４：タッチセンサ、６００５：ＦＰＣ、６００６：表示パネル、６００７：バックライトユニット、６００８：光源、６００９：フレーム、６０１０：プリント基板、６０１１：バッテリ、
７０００：表示装置、７００１：筐体、７００２：表示部、７００３：支持台、７１００：携帯情報端末、７１０１：筐体、７１０２：表示部、７１０３：バンド、７１０４：バックル、７１０５：操作ボタン、７１０６：入出力端子、７１０７：アイコン、７２００：ＰＣ（パーソナルコンピュータ）、７２２１：筐体、７２２２：表示部、７２２３：キーボード、７２２４：ポインティングデバイス、７４００：携帯電話機、７４０１：筐体、７４０２：表示部、７４０３：操作ボタン、７４０４：外部接続ポート、７４０５：スピーカ、７４０６：マイクロフォン、７５００：自動車、７５５１：車体、７５５２：車輪、７５５３：ダッシュボード、７５５４：ライト、７６００：ビデオカメラ、７６４１：筐体、７６４２：筐体、７６４３：表示部、７６４４：操作キー、７６４５：レンズ、７６４６：接続部、
ＡＭ１：アナログメモリ、ＡＭ２：アナログメモリ、ＡＭ３：アナログメモリ、Ｃ１：容量素子、Ｃ２：容量素子、Ｃ３：容量素子、ＭＯ１：トランジスタ、ＭＯ２：トランジスタ、ＭＯ３：トランジスタ、ＭＲ１：トランジスタ、ＭＲ２：トランジスタ、ＭＲ３：トランジスタ、ＭＳ１：トランジスタ、ＭＳ１１：トランジスタ、ＳＮ１：ノード、ＳＮ２：ノード、ＳＮ３：ノード、ＴＰ１：トランジスタ、ＴＰ２：トランジスタ

Claims (8)

  1. 符号化された映像データを復号する機能を有するデコーダであって、
    ＦＰＧＡを有し、
    前記ＦＰＧＡは、前記映像データを復号化するための少なくとも１つの処理を行い、
    前記映像データの解像度が第１の解像度の場合、前記ＦＰＧＡの入力データ信号はバイナリ信号であり、かつ前記ＦＰＧＡのクロック周波数は、第１の周波数であり、
    前記映像データの解像度が前記第１の解像度よりも低い場合、前記ＦＰＧＡの前記入力データ信号はパルス信号であり、かつ前記ＦＰＧＡのクロック周波数は、前記第１の周波数よりも低い第２の周波数であるデコーダ。
  2. 請求項１において、
    前記ＦＰＧＡはロジックエレメントを有し、
    前記ロジックエレメントは、
    前記入力データ信号が入力されるデータ入力部と、
    前記入力データ信号を演算する演算回路と、
    演算回路で演算されたデータ信号を処理し、出力データ信号を生成するデータ出力部と、を有し、
    前記映像データの解像度が前記第１の解像度よりも低い場合、前記データ入力部は、前記入力データ信号をバイナリ信号に変換できる回路構成に設定され、かつ、前記データ出力部は、前記出力データ信号をパルス信号に変換できる回路構成に設定され、かつ、前記演算回路のパワーゲーティングが行われるデコーダ。
  3. 符号化された映像データを復号する機能を有するデコーダであって、
    前記映像データを復号化するための第１の処理を行う回路を有し、
    前記映像データの解像度が第１の解像度の場合、前記回路の入力データ信号はバイナリ信号であり、かつ前記回路のクロック周波数は、第１の周波数であり、
    前記映像データの解像度が前記第１の解像度よりも低い場合、前記回路の前記入力データ信号はパルス信号であり、かつ前記回路のクロック周波数は、前記第１の周波数よりも低い第２の周波数であるデコーダ。
  4. 請求項３において、
    前記回路は、
    前記入力データ信号が入力されるデータ入力部と、
    前記第１の処理を行う専用回路と、
    専用回路で処理された信号から出力データ信号を生成するデータ出力部と、を有し、
    前記映像データの解像度が前記第１の解像度よりも低い場合、前記データ入力部は、前記入力データ信号をバイナリ信号に変換できる回路構成に設定され、かつ、前記データ出力部は、前記出力データ信号をパルス信号に変換できる回路構成に設定され、かつ、前記専用回路のパワーゲーティングが行われるデコーダ。
  5. 請求項１または２において、
    前記ＦＰＧＡは、コンフィギュレーションメモリを有し、
    前記コンフィギュレーションメモリは、保持容量と、前記保持容量に接続されたトランジスタとを有し、
    前記トランジスタのチャネル形成領域は、酸化物半導体で形成されているデコーダ。
  6. 請求項３において、
    前記入力データ信号が入力されるデータ入力部と、
    専用回路で処理された信号から出力データ信号を生成するデータ出力部と、を有し、
    前記データ入力部、および前記データ出力部には、コンフィギュレーションメモリが接続されており、
    前記コンフィギュレーションメモリは、保持容量と、前記保持容量に接続されたトランジスタとを有し、
    前記トランジスタのチャネル形成領域は、酸化物半導体で形成されているデコーダ。
  7. 放送信号を受信する機能を備える受信装置であって、
    復調器と、請求項１乃至６の何れか１項に記載のデコーダとを有し、
    前記復調器は、前記放送信号を復調する機能を有し、
    前記デコーダは、復調された前記放送信号を処理する受信装置。
  8. 表示部と、請求項７に記載の受信装置とを有する電子機器。
JP2016073905A 2015-04-13 2016-04-01 デコーダ、受信装置および電子機器 Expired - Fee Related JP6700921B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015082016 2015-04-13
JP2015082016 2015-04-13

Publications (3)

Publication Number Publication Date
JP2016201791A JP2016201791A (ja) 2016-12-01
JP2016201791A5 JP2016201791A5 (ja) 2019-05-16
JP6700921B2 true JP6700921B2 (ja) 2020-05-27

Family

ID=57112950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016073905A Expired - Fee Related JP6700921B2 (ja) 2015-04-13 2016-04-01 デコーダ、受信装置および電子機器

Country Status (7)

Country Link
US (2) US20160301932A1 (ja)
JP (1) JP6700921B2 (ja)
KR (1) KR20170136546A (ja)
CN (1) CN107431839B (ja)
DE (1) DE112016001701T5 (ja)
TW (1) TWI688265B (ja)
WO (1) WO2016166631A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096631B2 (en) 2015-11-30 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and semiconductor device including the signal processing circuit
JP2017099616A (ja) * 2015-12-01 2017-06-08 ソニー株式会社 手術用制御装置、手術用制御方法、およびプログラム、並びに手術システム
JP6906940B2 (ja) 2015-12-28 2021-07-21 株式会社半導体エネルギー研究所 半導体装置
CN109478883A (zh) 2016-07-19 2019-03-15 株式会社半导体能源研究所 半导体装置
US10120470B2 (en) 2016-07-22 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
WO2018104828A1 (en) * 2016-12-09 2018-06-14 Semiconductor Energy Laboratory Co., Ltd. Encoder, decoder, and television receiver
US10797706B2 (en) * 2016-12-27 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101910518B1 (ko) * 2017-04-11 2018-10-22 삼성전자주식회사 생체 센서 및 생체 센서를 포함하는 장치
US10390415B2 (en) * 2017-12-31 2019-08-20 Create Technologies, Inc. Synchronized lighting system and control of randomly placed lights
WO2020206422A1 (en) * 2019-04-05 2020-10-08 Cuescript Inc. System and method for connecting multiple video, metadata and remote telecommand signals for teleprompting and other applications
CN111430918B (zh) * 2020-04-28 2021-07-09 北京行晟科技有限公司 一种相控阵天线控制系统
CN112054049A (zh) * 2020-09-23 2020-12-08 福州京东方光电科技有限公司 Oled显示面板及显示装置
CN112947282B (zh) * 2021-03-08 2023-06-20 电子科技大学 一种应用于电源门控fpga结构中的新型隔离单元
KR20240057400A (ko) 2021-09-03 2024-05-02 하이파이 유에스에이 인크. 디스플레이 드라이버와 확산-스펙트럼 비디오 전송의 통합
CN116088631B (zh) * 2023-04-11 2023-06-30 长鑫存储技术有限公司 一种电源电路和存储器

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614952A (en) 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
SG74580A1 (en) * 1996-03-08 2000-08-22 Hitachi Ltd Semiconductor ic device having a memory and a logic circuit implemented with a single chip
JP4093380B2 (ja) * 1996-04-17 2008-06-04 三星電子株式会社 表示モードの変換機能を有する液晶表示装置
KR100205009B1 (ko) 1996-04-17 1999-06-15 윤종용 비디오신호 변환장치 및 그 장치를 구비한 표시장치
US6222757B1 (en) * 1998-02-25 2001-04-24 Xilinx, Inc. Configuration memory architecture for FPGA
US6754439B1 (en) 1998-04-06 2004-06-22 Seachange International, Inc. Method and apparatus for using multiple compressed digital video and audio signals
JP2001238190A (ja) * 2000-02-25 2001-08-31 Canon Inc 画像処理装置及びその制御処理方法
JP2003209845A (ja) * 2002-01-11 2003-07-25 Mitsubishi Electric Corp 画像符号化集積回路
JP4170068B2 (ja) 2002-11-12 2008-10-22 シャープ株式会社 データ信号線駆動方法、データ信号線駆動回路およびそれを用いた表示装置
US8782687B2 (en) 2003-04-30 2014-07-15 At&T Intellectual Property I, Lp Multi-platform digital television
US7400360B2 (en) * 2003-09-22 2008-07-15 Lsi Corporation Device for simultaneous display of video at two resolutions with different fractions of active regions
US7088136B1 (en) * 2003-11-06 2006-08-08 Altera Corporation Programmable logic device latch circuits
WO2006003852A1 (en) 2004-07-02 2006-01-12 Matsushita Electric Industrial Co., Ltd. Av stream reproducing apparatus, decoder switching method, method program, program storage medium, and integrated circuit
US7937271B2 (en) * 2004-09-17 2011-05-03 Digital Rise Technology Co., Ltd. Audio decoding using variable-length codebook application ranges
JP4561447B2 (ja) * 2005-04-06 2010-10-13 ソニー株式会社 データ処理装置及びデータ処理方法
US20090196356A1 (en) 2005-09-14 2009-08-06 Mitsunori Houki Multi-stream decoder apparatus
US20090027254A1 (en) 2007-02-16 2009-01-29 James Roy Troxel Method and apparatus to improve the ability to decode ads-b squitters through multiple processing paths
JP4385234B2 (ja) * 2007-09-11 2009-12-16 日本電気株式会社 半導体集積回路装置、同装置用クロックパルス最適化方法、及びそのプログラム
JP4827940B2 (ja) * 2009-03-04 2011-11-30 三菱電機株式会社 受信回路、通信端末、及び通信システム
JP5335566B2 (ja) * 2009-06-04 2013-11-06 株式会社日立国際電気 高精細映像信号処理装置
JP5195666B2 (ja) * 2009-06-23 2013-05-08 船井電機株式会社 映像信号処理装置
KR101978106B1 (ko) 2010-01-20 2019-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103502965A (zh) * 2011-04-25 2014-01-08 松下电器产业株式会社 信道间时滞调整电路
US8913196B2 (en) * 2011-09-22 2014-12-16 Nec Display Solutions, Ltd. Video processing device and video processing method including deserializer
US20140157342A1 (en) 2012-05-24 2014-06-05 Panasonic Corporation Reception device, transmission device, reception method, and transmission method
AU2013272989B2 (en) * 2012-06-08 2017-05-25 Sun Patent Trust Image coding method, image decoding method, image coding apparatus, image decoding apparatus, and image coding and decoding apparatus
KR102112364B1 (ko) * 2012-12-06 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9503641B2 (en) * 2013-02-19 2016-11-22 Microsoft Technology Licensing, Llc Energy-proportional image sensor
JP6368155B2 (ja) 2013-06-18 2018-08-01 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
JP6127807B2 (ja) * 2013-07-26 2017-05-17 富士通株式会社 送信回路、通信システム及び通信方法
KR102218908B1 (ko) 2014-05-07 2021-02-23 엘지전자 주식회사 디지털 디바이스 및 상기 디지털 디바이스에서 서비스 처리 방법
TWI688211B (zh) 2015-01-29 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置、電子組件及電子裝置
US9716852B2 (en) 2015-04-03 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Broadcast system

Also Published As

Publication number Publication date
TWI688265B (zh) 2020-03-11
JP2016201791A (ja) 2016-12-01
WO2016166631A1 (en) 2016-10-20
TW201709734A (zh) 2017-03-01
CN107431839A (zh) 2017-12-01
US10609404B2 (en) 2020-03-31
KR20170136546A (ko) 2017-12-11
CN107431839B (zh) 2020-12-04
US20160301932A1 (en) 2016-10-13
DE112016001701T5 (de) 2018-01-04
US20190230373A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
JP6700921B2 (ja) デコーダ、受信装置および電子機器
JP7041713B2 (ja) 半導体装置
KR102617041B1 (ko) 장치, 텔레비전 시스템, 및 전자 기기
US20170063351A1 (en) Semiconductor device or electronic device including the semiconductor device
TWI570927B (zh) 半導體裝置及半導體裝置的製造方法
JP6905316B2 (ja) 半導体装置
KR102527306B1 (ko) 금속 산화물막, 반도체 장치, 및 표시 장치
KR102665702B1 (ko) 화상 표시 시스템, 그 동작 방법, 및 전자 기기
JP2024016095A (ja) 表示装置
JP6942845B2 (ja) 半導体装置
US10390075B2 (en) Semiconductor device, broadcasting system, and electronic device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200501

R150 Certificate of patent or registration of utility model

Ref document number: 6700921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees