JP6691407B2 - 送信装置及び受信装置 - Google Patents

Description

本発明は、高度広帯域衛星デジタル放送の伝送方式などにおけるデジタル伝送方式の技術に関し、特に、伝送路で連続的に発生するバーストエラーによる伝送性能の劣化を改善する送信装置及び受信装置に関する。

ＡＲＩＢ ＳＴＤ−Ｂ４４に記載の高度広帯域衛星デジタル放送の伝送方式（以下、高度衛星放送方式と呼ぶ。）では、外符号としてのＢＣＨ符号及び内符号としてのＬＤＰＣ（Low Density Parity Check）符号による連接符号と、π／２シフトＢＰＳＫ（binary phase-shift keying）、ＱＰＳＫ（Quadrature Phase Shift Keying）、８ＰＳＫ、１６ＡＰＳＫ、及び３２ＡＰＳＫの変調方式が採用されている（例えば非特許文献１参照）。

図６は、高度衛星放送方式の送信装置１０及び受信装置２０の基本構成について示している。また、図７には、高度衛星放送方式の送信装置１０によるＬＤＰＣパリティが付加されたＭ個のスロットからなる符号長４４８８０ビットのフレーム構成を示している。図６に示すように、高度衛星放送方式の送信装置１０は、その基本構成として、ＢＣＨ符号化部１１、エネルギー拡散部１２、ＬＤＰＣ符号化部１３、ビットインターリーバー１４、ＩＱマッピング部１５、及び直交変調部１６を備えている。送信装置１０に入力される情報ビットは、スロット数Ｍのフレームにおける各スロットに格納される。スロット数Ｍは、変調方式に依存した有効スロット数の最大値である。

ＢＣＨ符号化部１１は、スロット数Ｍのフレームにおける各スロットのスロットヘッダ及び情報ビットの部分に対し訂正能力１２ビットのＢＣＨ（６５５３５，６５３４３）短縮符号からなるＢＣＨ符号化処理を施すことにより、１９２ビットのＢＣＨパリティを各スロット内に付加する機能部である。

エネルギー拡散部１２は、フレーム内のＢＣＨパリティを付加した各スロットのビット列（スロットヘッダ、情報ビット、ＢＣＨパリティ、及びスタッフビットからなる）に対し、所定次数の疑似ランダムパターンとの排他的論理和によるエネルギー拡散処理（ビットランダム化）を施す機能部である。

ＬＤＰＣ符号化部１３は、エネルギー拡散処理後の各スロットにおけるビット列に対し、符号長４４８８０ビットのＬＤＰＣ符号化処理を施すことによりＬＤＰＣ符号化率に応じたＬＤＰＣパリティを各スロット内に付加する機能部である。

ビットインターリーバー１４は、ＬＤＰＣパリティを付加した各スロットに対し変調方式及びＬＤＰＣ符号化率に応じたブロックインターリーブを施す機能部である。

ＩＱマッピング部１５は、ビットインターリーバー１４を経て得られる各スロットのビット列を、Ｉ成分（同相成分）及びＱ成分（直交位相成分）で表される信号点で変調方式に対応するシンボルへと割り当てる機能部である。

直交変調部１６は、ＩＱマッピング部１５によって割り当てられたシンボルを対応する変調方式で変調するとともに、各変調方式の変調波を多重して外部へ伝送する機能部である。また、ＬＤＰＣ符号の符号化率情報や変調方式の情報は、図示しない伝送制御信号（ＴＭＣＣ信号）を用いて当該変調波に多重して伝送される。

尚、本願明細書中、送信装置１０において、ＬＤＰＣ符号化処理を施すことにより形成されるスロットに対し変調波を生成するまでの処理は一連の処理として構成されるため、ビットインターリーバー１４、ＩＱマッピング部１５、及び直交変調部１６の処理は、総括して変調手段と称する。

一方、高度衛星放送方式の受信装置２０は、その基本構成として、直交復調部２１、ＩＱデマッピング部２２、ビットデインターリーバー２３、ＬＤＰＣ復号部２４、エネルギー逆拡散部２５、及びＢＣＨ復号部２６を備えている。

直交復調部２１は、図示しない復調・復号処理により得られる伝送制御信号（ＴＭＣＣ信号）を基に、送信装置１０から伝送路を経て受信した変調波に対し、前述した送信装置１０側の直交変調部１６に対応する変調方式で復調処理を行う機能部である。

ＩＱデマッピング部２２は、直交復調部２１による復調処理を経て得られる信号について、前述した送信装置１０側のＩＱマッピング部１５に対応する逆処理を施し、Ｉ成分（同相成分）及びＱ成分（直交位相成分）で表される受信信号点のシンボルを推定する機能部である。

ビットデインターリーバー２３は、前述した送信装置１０側のビットインターリーバー１４によるブロックインターリーブの逆処理を施し、ＬＤＰＣパリティが付加された各スロットのデータシンボルのビット列（スロットヘッダ、情報ビット、ＢＣＨパリティ、スタッフビット及びＬＤＰＣパリティからなる）を復元する機能部である。

尚、本願明細書中、受信装置２０において、受信した変調波を復調しＬＤＰＣ復号処理を行うまでの処理は一連の処理として構成されるため、直交復調部２１、ＩＱデマッピング部２２及びビットデインターリーバー２３の処理は、総括して復調手段と称する。

ＬＤＰＣ復号部２４は、当該各スロットのデータシンボルのビット列（スロットヘッダ、情報ビット、ＢＣＨパリティ、スタッフビット及びＬＤＰＣパリティからなる）から、所定の尤度テーブルを用いて推定した受信信号点におけるシンボルを構成する各ビットの０または１と思われる対数尤度比（ＬＬＲ）を求め、このＬＬＲに対してＬＤＰＣ復号処理を行い、前述した送信装置１０側のエネルギー拡散処理後の各スロットにおけるデータシンボルのビット列を再構成する機能部である。

エネルギー逆拡散部２５は、前述した送信装置１０側のエネルギー拡散部１２の逆処理を行い、ＢＣＨパリティが付加された各スロットのビット列（スロットヘッダ、情報ビット、及びＢＣＨパリティからなる）を復元する機能部である。

ＢＣＨ復号部２６は、前述した送信装置１０側のＢＣＨ符号化部１１の逆処理を行う機能部であり、ＢＣＨ復号後にスロット内の情報ビットはスロットヘッダ内の情報に従ってパケット化され外部に出力される。

このように、高度衛星放送方式の送信装置１０は、図６及び図７に示すように、１スロット当たり１９２ビットのＢＣＨパリティを付加した後、エネルギー拡散処理を施しＬＤＰＣパリティを付加する。その後、高度衛星放送方式の送信装置１０は、各スロットのビット列のデジタル信号について変調手段により変調波を生成して伝送する。また高度衛星放送方式の受信装置２０は、送信装置１０とは逆の処理を行い伝送されるデジタル信号を復号する。高度衛星放送方式では、内符号にＬＤＰＣ符号、外符号にＢＣＨ符号を採用しており、スロット中にエラーが分散するようなランダム性のノイズに対しては良好な復号特性を示すものとなっている。

ここで、図７において、１６ＡＰＳＫの場合、Ｍ＝９６の有効スロット数の最大値を持つ。特に、１６ＡＰＳＫは、実用上で８０〜１００Ｍｂｐｓのデータ伝送速度を実現する観点から代表的な変調方式である。

"高度広帯域衛星デジタル放送の伝送方式 標準規格 ARIB STD-B44 2.0版"、［online］、平成26年7月31日改定、ARIB、［平成28年2月15日検索］、インターネット〈URL：http://arib.or.jp/english/html/overview/doc/2-STD-B44v2_0.pdf〉

上述したように、高度衛星放送方式では、内符号にＬＤＰＣ符号、外符号にＢＣＨ符号を採用しており、スロット中に受信エラーが分散するようなランダム性のノイズに対しては良好な復号特性を示す。しかしながら、伝送路上で長時間の干渉や信号歪みによって引き起こされるバーストエラーによる伝送性能の劣化については耐性が強いとはいえない。

即ち、現行の高度衛星放送方式における送信装置１０及び受信装置２０において、内符号にＬＤＰＣ符号、外符号にＢＣＨ符号を採用した連接符号であっても、伝送路上で連続的に発生するバーストエラーが当該連接符号の誤り訂正の訂正能力を超えてしまうことが発生しうる。

ここで、より分かりやすくその問題点を説明する。図８には、従来技術（現行）の高度衛星放送方式における送信装置１０における変調手段（特に、ＩＱマッピング部１５）の読み出し処理、及び受信装置２０における復調手段（特に、ＩＱデマッピング部２２）の書き込み処理の動作を説明する図である。即ち、図８では、現行の高度衛星放送方式における送信装置１０及び受信装置２０において、図７に示す各スロットのビット列を読み出し、或いは書き込む処理を例示している。本例では、送信装置１０側で図７に示す各スロットのビット列（第１ビットから第４４８８０ビット）をスロットヘッダからＬＤＰＣパリティ方向に変調手段により読み出し、スロット番号♯１〜Ｍの順にＩＱ信号点で変調方式に対応するシンボルへと割り当て変調波として伝送される。一方、受信装置２０側でも同様に、復調手段により送信側と同方向でスロット番号♯１〜Ｍの順に再構成するスロットへ書き込み、そのスロット単位でＬＤＰＣ復号及びＢＣＨ復号処理を施すことになる。

このときの読み出し／書き込み処理では、伝送路上で連続的にバーストエラーが発生した際、受信装置２０側の図８に示す斜線枠で示すようにスロット方向にバーストエラーが書き込まれることから、バーストエラーに対して訂正能力の低いＬＤＰＣ符号及びＢＣＨ符号では、その復号処理でも十分な復号性能が期待できない。

特に、代表的な変調方式である１６ＡＰＳＫにおいて、実用上で８０〜１００Ｍｂｐｓのデータ伝送速度を実現しても、伝送路上で連続的に発生するバーストエラーに対しては復号特性が大きく劣化するという問題がある。

このため、伝送路で連続的に発生するバーストエラーによる伝送性能の劣化を改善する技法が望まれている。

本発明の目的は、上述の問題に鑑みて、バーストエラーに対して耐性を持つ送信装置及び受信装置を提供することにある。

即ち、本発明の送信装置は、所定の変調方式に応じたスロット数のフレームを構成し各スロットを外符号及び内符号の誤り訂正方式の連接符号を用いて符号化し当該所定の変調方式により変調してデジタル信号を送信する送信装置であって、前記フレーム内で配列され前記連接符号を用いて符号化した各スロットに対し、変調方式及びＬＤＰＣ符号化率に応じたブロックインターリーブを施すビットインターリーバーの前処理として、各スロットの第１ビットから各スロットの前記内符号の符号長に相当する最終ビットまで当該配列されたスロットの連続性を維持してスロット毎に１ビットずつ順番に読み出すことによりスロット間インターリーブ処理を施すスロット間インターリーブ処理手段と、前記スロット間インターリーブ処理を施した各スロットに対し、変調方式及びＬＤＰＣ符号化率に応じたブロックインターリーブを施すビットインターリーバーと、前記スロット間インターリーブ処理手段及び前記ビットインターリーバーを経て得られるビット列のデジタル信号について前記所定の変調方式に応じたマッピング処理を施して変調した変調波を生成する変調手段と、を備え、前記スロット間インターリーブ処理手段は、各スロットのビット列の配列方向に対し当該配列されたスロットの連続性を維持してスロット毎に１ビットずつ順番に読み出す際に一方向とする手段と、各スロットのビット列の配列方向に対し当該配列されたスロットの連続性を維持してスロット毎に１ビットずつ順番に読み出す際に所定割合で逆方向に転じる二方向とする手段と、を有し、変調方式に応じて各スロットのビット列の配列方向に対し当該配列されたスロットの連続性を維持してスロット毎に１ビットずつ順番に読み出す際に一方向とするか、所定割合で逆方向に転じる二方向とするかについて、送受間で予め定めるか、又は伝送制御信号を用いて割合情報として伝送することにより選択可能に構成され、前記所定の変調方式が１６ＡＰＳＫの際に、前記所定割合を１対１として交互に転じる二方向とするよう構成されていることを特徴とする。

更に、本発明の受信装置は、本発明の送信装置から当該変調波を受信する受信装置であって、前記変調波を受信して前記所定の変調方式に応じた復調処理を施し、前記スロット間インターリーブ処理手段及び前記ビットインターリーバーによるビット列のデジタル信号を復元する復調手段と、復元した該ビット列のデジタル信号に対し、前記ビットインターリーバーによるブロックインターリーブの逆処理を施すビットデインターリーバーと、前記ビットデインターリーバーの後処理として、前記スロット間インターリーブ処理手段による各スロットに対する読み出し方向と同一方向で、当該デジタル信号のビット列を再構成するスロットに書き込むことによりデインターリーブ処理を施すスロット間デインターリーブ処理手段と、を備え、前記スロット間デインターリーブ処理手段は、変調方式に応じて各スロットのビット列の配列方向に対し当該配列されたスロットの連続性を維持してスロット毎に１ビットずつ順番に読み出す際に一方向とするか、所定割合で逆方向に転じる二方向とするかについて、送受間で予め定められているか、又は前記伝送制御信号から取得した割合情報を基に選択するように構成され、前記所定の変調方式が１６ＡＰＳＫの際には、前記所定割合を１対１として交互に転じる二方向とするよう構成されていることを特徴とする。

本発明によれば、スロット間インターリーブ処理を施すことにより、連続的に発生するバーストエラーに対する耐性を高めることができる。

本発明による一実施形態の送信装置及び受信装置の概略構成を示すブロック図である。 本発明による一実施形態の送信装置及び受信装置におけるスロット間インターリーブ処理による実施例１の読み出し処理（一方向読み出し処理）及び書き込み処理（一方向書き込み処理）の動作を説明する図である。 本発明による一実施形態の送信装置及び受信装置におけるスロット間インターリーブ処理による実施例２の読み出し処理（交互読み出し処理）及び書き込み処理（交互書き込み処理）の動作を説明する図である。 （ａ）,（ｂ）は、それぞれ本発明による一実施形態の送信装置におけるスロット間インターリーブ処理による実施例１の読み出し処理（一方向読み出し処理）及び実施例２の読み出し処理（交互読み出し処理）の相違点を説明する図である。 １６ＡＰＳＫのシンボルを構成するビットごとのＣ／Ｎ対ＢＥＲ特性を示す図である。 従来技術（現行）の高度衛星放送方式における送信装置及び受信装置の概略構成を示すブロック図である。 従来技術（現行）の高度衛星放送方式におけるフレーム構成を示すブロック図である。 従来技術（現行）の高度衛星放送方式における送信装置及び受信装置におけるＩＱマッピング部の読み出し処理及びＩＱデマッピング部の書き込み処理の動作を説明する図である。

以下、図１乃至図５を参照して、本発明による一実施形態の送信装置１０及び受信装置２０を説明する。尚、図１に示す本発明に係る送信装置１０及び受信装置２０において、図６に示す従来技術（現行）の高度衛星放送方式と同様な構成要素には同一の参照番号を付している。

（装置構成）
図１は、本発明による一実施形態の送信装置１０及び受信装置２０の概略構成を示すブロック図である。図１に示す本発明に係る送信装置１０は、その基本構成として、ＢＣＨ符号化部１１、エネルギー拡散部１２、ＬＤＰＣ符号化部１３、スロット間インターリーバー１７、ビットインターリーバー１４、ＩＱマッピング部１５、及び直交変調部１６を備えている。また、本発明に係る受信装置２０は、その基本構成として、直交復調部２１、ＩＱデマッピング部２２、ビットデインターリーバー２３、スロット間デインターリーバー２７、ＬＤＰＣ復号部２４、エネルギー逆拡散部２５、及びＢＣＨ復号部２６を備えている。

即ち、図１に示す本発明に係る送信装置１０及び受信装置２０は、図６に示す従来技術（現行）の高度衛星放送方式と比較して、スロット間インターリーバー１７及びスロット間デインターリーバー２７が追加されている点で相違しているが、その他の構成要素は図６に係る前述の説明と同様に機能するため、その更なる詳細は省略する。また、ＬＤＰＣパリティを付加した１フレーム内のスロット構成についても、図７と同様である。

特に、本発明に係る送信装置１０ではスロット間インターリーバー１７がＬＤＰＣ符号化部１３とビットインターリーバー１４との間に設けられ、本発明に係る受信装置２０ではスロット間デインターリーバー２７がビットデインターリーバー２３とＬＤＰＣ復号部２４との間に設けられており、スロット間インターリーバー１７及びスロット間デインターリーバー２７はそれぞれ送受間で対応する処理を行う機能部である。

より具体的には、スロット間インターリーバー１７は、フレーム内で配列され当該連接符号を用いて符号化した各スロット（図７参照）に対し、各スロットの第１ビットから各スロットのＬＤＰＣ符号の符号長に相当する最終ビットまで当該配列されたスロットの連続性を維持してスロット毎に１ビットずつ順番に読み出す（即ち、各スロットの第１ビットからＬＤＰＣ符号の符号長に相当する最終ビットまで各スロットのビット列の配列方向に対し直交する方向で順番に読み出す）ことによりインターリーブ処理を施す機能部である。

また、スロット間デインターリーバー２７は、スロット間インターリーバー１７による各スロットに対する読み出し方向と同一方向で、復調手段により得られる復調後のデジタル信号のビット列を受信装置２０側で再構成するスロットに書き込むことによりデインターリーブ処理を施す機能部である。

尚、本願明細書中、ＬＤＰＣ符号化処理を施すことにより形成されるスロットに対し変調波を生成するまでの処理は一連の処理として構成されるため、ビットインターリーバー１４、ＩＱマッピング部１５、及び直交変調部１６の処理は、総括して変調手段と称している。

また、本願明細書中、受信装置２０において、送信装置１０から受信した変調波を復調してＬＤＰＣ復号処理を行うまでの処理は一連の処理として構成されるため、直交復調部２１、ＩＱデマッピング部２２及びビットデインターリーバー２３の処理は、総括して復調手段と称している。

ここで、スロット間インターリーバー１７及びスロット間デインターリーバー２７の典型的な２つの実施例を代表的に説明する。図２には実施例１のスロット間インターリーブ処理を示し、図３には実施例２のスロット間インターリーブ処理を示している。

（実施例１）
まず、図２を参照するに、実施例１におけるスロット間インターリーバー１７は、図７に示すようなＬＤＰＣ符号及びＢＣＨ符号化された１フレーム内の各スロットについて、スロット番号♯１〜Ｍの第１ビットを縦方向に上から下に全て読み出し、次の第２ビットについても同方向で上から下に向けて読み出し、以後その動作を繰り返しスロット番号♯１〜Ｍの第４４８８０ビットまで行う。また、実施例１におけるスロット間デインターリーバー２７は、スロット番号♯１〜Ｍの第１ビットを縦方向に上から下に全て書き込み、次の第２ビットについても同方向で上から下に向けて書き出し、以後その動作を繰り返しスロット番号♯１〜Ｍの第４４８８０ビットまで行う。

そして、受信装置２０は、スロット間デインターリーバー２７の処理を経て全ての書き込み完了後の１フレームに対し、スロット単位でＬＤＰＣ復号及びＢＣＨ復号処理を施すことになる。この実施例１のスロット間インターリーバー１７及びスロット間デインターリーバー２７による処理をそれぞれ送信装置１０及び受信装置２０に設けることで、伝送時にバーストエラーが発生した場合でも、図２に示す斜線枠で示すように書き込み後の各スロットにバーストエラーのビットを分散させることができる。このため、比較的大きなバーストエラーに対してもＬＤＰＣ復号及びＢＣＨ復号処理の訂正能力内で誤り訂正を行うことが可能となり、バーストエラーに対する耐性を高めることができる。

このように、実施例１のスロット間インターリーバー１７は、１フレーム内の各スロットのビット列に対し直交する方向で一方向にビット読み出しを行うことによりインターリーブ処理を施すよう構成される。同様に、実施例１におけるスロット間デインターリーバー２７は、スロット間インターリーバー１７と同一方向で、再構成するスロットにビット書き込みを行うことによりデインターリーブ処理を施すよう構成される。

（実施例２）
一方、図３を参照するに、実施例２におけるスロット間インターリーバー１７は、スロット番号♯１〜Ｍの第１ビットを縦方向に上から下に全て読み出し、次の第２ビットについては下から上に向けて読み出す順番で、以後その動作を交互にスロット番号♯１〜Ｍの第４４８８０ビットまで行う。また、実施例２におけるスロット間デインターリーバー２７は、そのスロット間インターリーバー１７の処理と同方向の関係で、スロット番号♯１〜Ｍの第１ビットを縦方向に上から下に全て書き込み、次の第２ビットについては下から上に向けて書き出す順番で、以後その動作を交互にスロット番号♯１〜Ｍの第４４８８０ビットまで行う。

そして、受信装置２０は、スロット間デインターリーバー２７の処理を経て全ての書き込み完了後の１フレームに対し、スロット単位でＬＤＰＣ復号及びＢＣＨ復号処理を施すことになる。この実施例２のスロット間インターリーバー１７及びスロット間デインターリーバー２７による処理を送信装置１０及び受信装置２０にそれぞれ設けることで、伝送時にバーストエラーが発生した場合でも、図３に示す斜線枠で示すように書き込み後の各スロットにバーストエラーのビットを分散することができる。このため、比較的大きなバーストエラーに対してもＬＤＰＣ復号及びＢＣＨ復号処理の訂正能力内で誤り訂正を行うことが可能となり、バーストエラーに対する耐性を高めることができる。

特に、１６ＡＰＳＫのフレームの各スロットに対し、実施例２のスロット間インターリーバー１７及びスロット間デインターリーバー２７による処理を施すことで、よりバーストエラーに対する耐性を高めることができる。

例えば送信装置１０は、ＢＣＨ符号化部１１により１スロット当たり１９２ビットのＢＣＨパリティを付加した後、エネルギー拡散部１２によりエネルギー拡散処理を施し、ＬＤＰＣ符号化部１３により符号化率９３／１２０のＬＤＰＣパリティを付加する。続いて送信装置１０は、この処理を１６ＡＰＳＫの場合にはＭ＝９６スロット分行い、実施例２のスロット間インターリーバー１７による交互読み出し処理によるインターリーブ処理を施して変調手段により１６ＡＰＳＫのシンボルへ各スロットのビット列を割り当てる。

このとき、実施例２のスロット間インターリーバー１７では、スロット番号♯１〜９６の第１ビットを縦方向に上から下に全て読み出し、次の第２ビットについては下から上に向けて読み出す順番で、以後その動作を交互にスロット番号♯１〜９６の第４４８８０ビットまで行う。このように上下交互に各スロットのビットを読み出すことで、１６ＡＰＳＫのシンボルへビットを割り当てる際に、各スロットが同じ訂正能力を有する一様なビット割り当てになることを回避できる。

つまり、図４（ａ）に示すように、実施例１のスロット間インターリーバー１７では、ビット読み出しに関して全て上から下へ一方向に読み出すものである。このため、１６ＡＰＳＫのシンボルを構成するビット “１”〜“４”は、各スロットに対し一様なビット割り当てとなる。

このとき、図５に示すように、現行の高度衛星放送方式における１６ＡＰＳＫでは第１，第２ビットのＣ／Ｎ対ＢＥＲ特性がほぼ同等の特性であり、また第３，第４ビットのＣ／Ｎ対ＢＥＲ特性がほぼ同等の特性である。このため、図４（ａ）に示す実施例１のように全て上から下へ一方向に読み出した場合は、各スロットが同じ訂正能力を有するビット割り当てになってしまうため、スロット間でＣ／Ｎ対ＢＥＲ特性の偏りが出てしまうことになる。

一方、図４（ｂ）に示す実施例２ではビット読み出しに関して上から下、下から上へと交互に読み出すため、１６ＡＰＳＫのシンボルを構成するビット “１”〜“４”は、各スロットに対し一様なビット割り当てとはならず、その１６ＡＰＳＫのＣ／Ｎ対ＢＥＲ特性の偏りによる影響を回避することができる。

計算機シミュレーションで計算した実施例１，２に係るスロット間インターリーブ処理による改善効果を表１に示す。

シミュレーションは変調方式１６ＡＰＳＫ、符号化率９３／１２０の信号に対して行い、誤り訂正エラーが発生するまでのバーストエラーの許容長を「スロット間インターリーブ処理なし」、実施例１の「スロット間インターリーブ処理あり（一方向読み出し）」、及び実施例２の「スロット間インターリーブ処理あり（交互読み出し）」のそれぞれについて計算した。実施例１，２のいずれにおいても、バーストエラー耐性を高めることができることが確認できた。更に、実施例２の交互読み出しとすることでより一層、その耐性を高めることができることが確認できた。従って、実施例１，２のスロット間インターリーブ処理により、連続的なバーストエラーを複数スロットに分散することが有効であることが分かる。

（その他の実施例）
前述した実施例１では、１フレーム内の先頭のスロットから末尾のスロットの順に（上から下へ向かう方向に）、ビット読み出し（或いはビット書き込み）を行う例を説明したが、１フレーム内の末尾のスロットから先頭のスロットの順に（下から上へ向かう方向に）、ビット読み出し（或いはビット書き込み）を行う構成としてもよい。実施例２においても同様に、下から上へ向かう方向と上から下へ向かう方向を入れ替えてビット読み出し（或いはビット書き込み）を行う構成としてもよい。

また、前述した実施例２では、交互にビット読み出し（或いはビット書き込み）を行う例を説明したが、上述した表１に示す実施例１，２の効果を考慮すれば、そのビット読み出し（或いはビット書き込み）の方向として、上から下、下から上の割合を必ずしも１：１の交互とせずとも１：２や１：３の不均等の所定割合（ただし、送受間で既知とする順序）としても効果があることが明確に予想される。従って、実施例２では、フレーム内に当該配列されたスロットの連続性を維持してスロット毎に１ビットずつ順番に読み出す際に（即ち、各スロットのビット列の方向に対し直交する方向で順番に読み出す際に）、所定割合で逆方向に転じる二方向とするよう構成すればよい。

ただし、１６ＡＰＳＫでは特に、図５に示すようなＣ／Ｎ対ＢＥＲ特性が得られる点を考慮すれば、ビット読み出し（或いはビット書き込み）の方向を１：１の割合で逆方向に転じる二方向とするのが好適であり、更に、処理構成の負担を軽減させるためには、実施例２のように所定割合を１対１として交互に転じる二方向とすることが最も効果があることが想定される。

上述の実施形態では特定の例を基に説明したが、本発明は上述の実施形態の例に限定されない。例えば上述した例では、外符号をＢＣＨ（６５５３５，６５１６７）短縮符号とする例を説明したが、他の誤り訂正符号でもよい。また、１６ＡＰＳＫのみ交互の読み出し方向（書き込み方向）のスロット間インターリーブ処理とし、他の変調方式の際には一方向の読み出し方向（書き込み方向）のスロット間インターリーブ処理とするなど、変調方式に応じてスロット間インターリーブ処理のビット読み出し（或いは書き込み）の方向及びその割合を送受間で予め定めるか、又は伝送制御信号を用いてその割合情報を伝送することで選択適用可能な構成とすることもできる。

本発明によれば、スロット間インターリーブ処理を施すことにより、連続的に発生するバーストエラーに対する耐性を高めることができるので、ＬＤＰＣ符号を用いた送信装置及び受信装置の用途に有用である。

１０ 送信装置
１１ ＢＣＨ符号化部
１２ エネルギー拡散部
１３ ＬＤＰＣ符号化部
１４ ビットインターリーバー
１５ ＩＱマッピング部
１６ 直交変調部
１７ スロット間インターリーバー
２０ 受信装置
２１ 直交復調部
２２ ＩＱデマッピング部
２３ ビットデインターリーバー
２４ ＬＤＰＣ復号部
２５ エネルギー逆拡散部
２６ ＢＣＨ復号部
２７ スロット間デインターリーバー

Claims (2)

1. 所定の変調方式に応じたスロット数のフレームを構成し各スロットを外符号及び内符号の誤り訂正方式の連接符号を用いて符号化し当該所定の変調方式により変調してデジタル信号を送信する送信装置であって、
   前記フレーム内で配列され前記連接符号を用いて符号化した各スロットに対し、変調方式及びＬＤＰＣ符号化率に応じたブロックインターリーブを施すビットインターリーバーの前処理として、各スロットの第１ビットから各スロットの前記内符号の符号長に相当する最終ビットまで当該配列されたスロットの連続性を維持してスロット毎に１ビットずつ順番に読み出すことによりスロット間インターリーブ処理を施すスロット間インターリーブ処理手段と、
   前記スロット間インターリーブ処理を施した各スロットに対し、変調方式及びＬＤＰＣ符号化率に応じたブロックインターリーブを施すビットインターリーバーと、
   前記スロット間インターリーブ処理手段及び前記ビットインターリーバーを経て得られるビット列のデジタル信号について前記所定の変調方式に応じたマッピング処理を施して変調した変調波を生成する変調手段と、を備え、
   前記スロット間インターリーブ処理手段は、
   各スロットのビット列の配列方向に対し当該配列されたスロットの連続性を維持してスロット毎に１ビットずつ順番に読み出す際に一方向とする手段と、
   各スロットのビット列の配列方向に対し当該配列されたスロットの連続性を維持してスロット毎に１ビットずつ順番に読み出す際に所定割合で逆方向に転じる二方向とする手段と、を有し、
   変調方式に応じて各スロットのビット列の配列方向に対し当該配列されたスロットの連続性を維持してスロット毎に１ビットずつ順番に読み出す際に一方向とするか、所定割合で逆方向に転じる二方向とするかについて、送受間で予め定めるか、又は伝送制御信号を用いて割合情報として伝送することにより選択可能に構成され、
   前記所定の変調方式が１６ＡＰＳＫの際に、前記所定割合を１対１として交互に転じる二方向とするよう構成されていることを特徴とする送信装置。
2. 請求項１に記載の送信装置から当該変調波を受信する受信装置であって、
   前記変調波を受信して前記所定の変調方式に応じた復調処理を施し、前記スロット間インターリーブ処理手段及び前記ビットインターリーバーによるビット列のデジタル信号を復元する復調手段と、
   復元した該ビット列のデジタル信号に対し、前記ビットインターリーバーによるブロックインターリーブの逆処理を施すビットデインターリーバーと、
   前記ビットデインターリーバーの後処理として、前記スロット間インターリーブ処理手段による各スロットに対する読み出し方向と同一方向で、当該デジタル信号のビット列を再構成するスロットに書き込むことによりデインターリーブ処理を施すスロット間デインターリーブ処理手段と、を備え、
   前記スロット間デインターリーブ処理手段は、変調方式に応じて各スロットのビット列の配列方向に対し当該配列されたスロットの連続性を維持してスロット毎に１ビットずつ順番に読み出す際に一方向とするか、所定割合で逆方向に転じる二方向とするかについて、送受間で予め定められているか、又は前記伝送制御信号から取得した割合情報を基に選択するように構成され、
   前記所定の変調方式が１６ＡＰＳＫの際には、前記所定割合を１対１として交互に転じる二方向とするよう構成されていることを特徴とする受信装置。