JP6600429B2 - 送信装置及び受信装置 - Google Patents

送信装置及び受信装置 Download PDF

Info

Publication number
JP6600429B2
JP6600429B2 JP2019015948A JP2019015948A JP6600429B2 JP 6600429 B2 JP6600429 B2 JP 6600429B2 JP 2019015948 A JP2019015948 A JP 2019015948A JP 2019015948 A JP2019015948 A JP 2019015948A JP 6600429 B2 JP6600429 B2 JP 6600429B2
Authority
JP
Japan
Prior art keywords
check matrix
modulation
ldpc
transmission
parity check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019015948A
Other languages
English (en)
Other versions
JP2019068482A (ja
Inventor
陽一 鈴木
明記 橋本
祥次 田中
健一 土田
武史 木村
敬文 松▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Publication of JP2019068482A publication Critical patent/JP2019068482A/ja
Application granted granted Critical
Publication of JP6600429B2 publication Critical patent/JP6600429B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/1177Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033Theoretical methods to calculate these checking codes
    • H03M13/036Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615Use of computational or mathematical techniques
    • H03M13/616Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6356Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Multimedia (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Description

関連出願の相互参照
本出願は、2013年11月15日に出願された日本国特許出願2013−236956号の優先権を主張するものであり、この先の出願の開示全体をここに参照のために取り込む。
本発明は、衛星放送及び地上放送並びに固定通信及び移動通信の技術分野に関するものであり、特に、デジタルデータの送信装置及び受信装置に関する。
デジタル伝送方式では、各サービスで利用可能な周波数帯域幅において、より多くの情報が伝送可能なよう、多値変調方式がよく用いられる。周波数利用効率を高めるには、変調信号1シンボル当たりに割り当てるビット数(変調次数)を高めるのが有効であるが、周波数1Hzあたりに伝送可能な情報速度の上限値と信号対雑音比の関係はシャノン限界で制限される。衛星伝送路を用いた情報の伝送形態の一例として、衛星デジタル放送が挙げられる。
衛星デジタル放送においては、衛星中継器のハードウェア制限上、電力効率のよいTWTA(進行波管増幅器)がよく用いられる。また、限られた衛星中継器のハードウェア制限を最大限生かすため、衛星中継器出力が最大となるよう、飽和領域で増幅器を動作させることが望ましい。しかし、増幅器で発生する歪は伝送劣化につながるため、電力増幅器で発生する歪で生じる伝送劣化に強い耐性をもつ変調方式として、位相シフトキーイング(PSK:Phase Shift Keying)がよく利用される。現在日本では衛星デジタル放送の伝送方式としてISDB−Sとよばれる伝送方式が用いられ、BPSK,QPSK,8PSKといったPSK変調が利用可能である。
また、欧州の伝送方式であるDVB−S2では振幅位相シフトキーイング(APSK)も利用可能とし、さらなる周波数利用効率の改善を図った変調方式の実用化が成されている。例えば、16APSKであれば周波数利用効率は最大4bps/Hzであり、32APSKであれば最大5bps/Hz伝送することが可能である。
現在利用されている衛星デジタル放送では、誤り訂正符号を用いた受信装置における情報訂正が行われている。パリティビットと呼ばれる冗長信号を送るべき情報に付加することで信号の冗長度(符号化率)を制御し、雑音に対する耐性を上げることが可能である。誤り訂正符号と変調方式は密接に関わっており、信号対雑音比に対する周波数利用効率の理論的な上限値はシャノン限界と呼ばれる。シャノン限界に迫る性能を有する強力な誤り訂正符号の一つとしてLDPC(Low Density Parity Check)符号が1962年にギャラガーによって提案されている(例えば、非特許文献1参照)。
LDPC符号は、非常に疎な検査行列H(検査行列の要素が0と1からなり、且つ1の数が非常に少ない)により定義される線形符号である。
LDPC符号は符号長を大きくし、適切な検査行列を用いることによりシャノン限界に迫る伝送特性が得られる強力な誤り訂正符号であり、DVB−S2や、ARIB STD−B44に記載の高度広帯域衛星デジタル放送の伝送方式(以下、高度衛星放送方式と呼ぶ。例えば、非特許文献2参照)及び、広帯域無線アクセス規格IEEE802.16eにおいてもLDPC符号が採用されている。多値APSK変調とLDPC符号をはじめとする強力な誤り訂正符号を組み合わせることで、より高い周波数利用効率の伝送が可能となってきている。
高度衛星放送方式を例にした場合、本方式におけるLDPC符号の符号長は、前方向誤り訂正方式(FEC:Forward Error Correction)フレームで構成され、44880ビットであり、BPSK限界(信号点配置をBPSKとした場合の信号対雑音比に対する周波数利用効率の理論的な上限値)から約1dB以内の性能を有することが示されている(例えば、非特許文献3参照)。
また、高度衛星放送方式においては、LDPC符号化率として、41/120(≒1/3)、49/120(≒2/5)、61/120(≒1/2)、73/120(≒3/5)、81/120(≒2/3)、89/120(≒3/4)、97/120(≒4/5)、101/120(≒5/6)、105/120(≒7/8)、及び、109/120(≒9/10)が定められ(例えば、非特許文献2参照)、これら以外にも、11/40のLDPC符号化率が提案されている(例えば、特許文献1,2参照)。
特許第4688841号明細書 特許第4856608号明細書
R. G Gallager, "Low Density Parity Check Codes," in Research Monograph series Cambridge, MIT Press, 1963 "高度広帯域衛星デジタル放送の伝送方式 標準規格 ARIB STD-B44 1.0版、[online]、平成21年7月29日策定、ARIB、[平成25年10月30日検索]、インターネット〈URL:http://www.arib.or.jp/english/html/overview/doc/2-STD-B44v1_0.pdf〉 鈴木他, "高度BSデジタル放送用LDPC符号の設計"、映像情報メディア学会誌、一般社団法人映像情報メディア学会、映像情報メディア vol.62、No.12、2008年12月1日、pp.1997-2004
ここで、LDPC符号の性能を高めるためには、特許文献1,2に示されるように、符号化率の選択だけでなく、各符号化率に適した検査行列初期値テーブルを定める必要がある。特に、LDPC符号に多値変調を適用した場合の所要C/Nは、シャノン限界(及び、各変調方式の限界値)で示される所要C/Nに対してギャップが拡大する傾向がある。このため、例えば16APSKや32APSKの採用を鑑みた場合、適切なLDPC符号化率及び検査行列初期値テーブルを採用することが、要望される所要C/Nにおいて周波数利用効率の向上を実現する上で重要な技術課題となる。
本発明は、上述のとおり、多値変調を適用時のLDPC符号の性能改善を図り、耐雑音性に優れたデジタルデータの送信装置及び受信装置を提供することを目的とする。
本発明に係る送信装置及び受信装置において、符号化器及び復号器はLDPC符号率93/120の特性を効果的に改善させる検査行列初期値テーブルを用いてLDPC符号に関する処理を実行する。また、本発明に係る送信装置及び受信装置は、それぞれ当該LDPC符号率93/120の検査行列初期値テーブルを用いたLDPC符号に関して変調方式毎に選択的にビット読み出し方向を制御して動作するビットインターリーブ処理部及び変調方式毎に選択的にビット書き込み方向を制御して動作するデインターリーブ処理部を備えるように構成する。
即ち、符号化器は、符号化率毎に固有の検査行列を用いてデジタルデータをLDPC符号化する符号化器であって、44880ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率93/120に応じた情報長に対応する部分行列の1の要素を、列方向に374列毎の周期で配置して構成した検査行列を用いてLDPC符号化を行う。前記符号化率93/120の検査行列初期値テーブル(表1)は、以下の表からなることを特徴とする。
Figure 0006600429
Figure 0006600429
本発明に係る送信装置は、上記符号化器により符号化したデータを、変調方式が32APSK時には逆方向で読み出すように動作するビットインターリーブ処理部を備えることを特徴とする。
また、本発明に係る受信装置は、本発明に係る送信装置により符号化されたデータを、変調方式が32APSK時には逆方向で書き込むように動作するデインターリーブ処理部と、前記デインターリーブ処理部により処理されたデータを、前記検査行列に基づいてLDPC復号する復号器と、を備えることを特徴とする。
本発明によれば、要望される所要C/Nにおいて、LDPC符号の性能を高め周波数利用効率の向上を実現することが可能となる。
本発明による一実施例の伝送システムにおける多重フレームの構成を示す図である。 本発明による一実施例の伝送システムにおける送信装置のブロック図である。 本発明による一実施例の伝送システムにおける受信装置のブロック図である。 本発明による一実施例の変調波信号の一例を示す図である。 LDPC符号用検査行列の基本構造を示す図である。 本発明による一実施例の符号化器の処理過程を示すフローチャートである。 本発明による一実施例の伝送システムにおける検査行列初期値テーブル(符号化率93/120)の説明図である。 本発明による一実施例の送信装置における送信信号を生成するフローチャートである。 本発明による一実施例の送信装置におけるM値変調におけるビットインターリーブ処理の構成図である。 本発明による一実施例の受信装置における復号器の処理過程を示すフローチャートである。 本発明による一実施例の受信装置における受信信号を生成するフローチャートである。 本発明による一実施例の受信装置におけるM値変調におけるデインターリーブ処理の構成図である。 本発明に係るLDPC符号化率93/120の際のLDPC符号検査行列の仕様を示す図である。 本発明に係るLDPC符号化率93/120のLDPC符号検査行列適用時のビットインターリーブの読み出し方向を示す図である。 16APSKの信号点配置を示す図である。 32APSKの信号点配置を示す図である。 本発明に係る16APSKにおけるLDPC符号化率93/120のLDPC符号検査行列適用時の半径比の好適例を示す図である。 本発明に係る32APSKにおけるLDPC符号化率93/120のLDPC符号検査行列適用時の半径比の好適例を示す図である。 本発明に係る検査行列初期値テーブル(表1)によるLDPC符号化率93/120に関するπ/2シフトBPSK変調時のC/N対BER特性を示す図である。 本発明に係る検査行列初期値テーブル(表1)によるLDPC符号化率93/120に関するQPSK変調時のC/N対BER特性を示す図である。 本発明に係る検査行列初期値テーブル(表1)によるLDPC符号化率93/120に関する8PSK変調時のC/N対BER特性を示す図である。 本発明に係る検査行列初期値テーブル(表1)によるLDPC符号化率93/120に関する16APSK変調時のC/N対BER特性を示す図である。 本発明に係る検査行列初期値テーブル(表1)によるLDPC符号化率93/120に関する32APSK変調時のC/N対BER特性を示す図である。 本発明に係るLDPC符号化率93/120における変調方式別の所要C/Nを例示する図である。 本発明に係るLDPC符号化率93/120における変調方式8PSKのインターリーバの構成を示す図である。 本発明に係るLDPC符号化率93/120における変調方式16APSKのインターリーバの構成を示す図である。 本発明に係るLDPC符号化率93/120における変調方式32APSKのインターリーバの構成を示す図である。 本発明に係るLDPC符号化率93/120における変調方式8PSKのデインターリーバの構成を示す図である。 本発明に係るLDPC符号化率93/120における変調方式16APSKのデインターリーバの構成を示す図である。 本発明に係るLDPC符号化率93/120における変調方式32APSKのデインターリーバの構成を示す図である。
以下、本発明による一実施例の伝送システムを説明する。本発明による一実施例の伝送システムは、本発明に係る符号化器及び変調器を有する送信装置と、本発明に係る復調器及び復号器を有する受信装置から構成される。特に、本発明においては、既存のLDPC符号化率のみでは十分な伝送性能が得られない場合を考慮して、新たにLDPC符号率93/120を定めるとともに、このLDPC符号率93/120に対して有効な検査行列初期値テーブル(表1)を導き出したことに伴い、伝送性能を有利に改善する16APSKや32APSKなどの多値変調時におけるビットインターリーブ、デインターリーブ及び変調マッピングを最適化した点にある。したがって、本発明に係る送信装置及び受信装置は、特許文献1,2に開示されるものと同様の機能を有するが、本発明に係る符号化器及び復号器がLDPC符号率93/120のLDPC符号に関する処理を備える点、本発明に係る符号化器及び復号器がLDPC符号率93/120の特性を効果的に改善させる検査行列初期値テーブルを用いてLDPC符号に関する処理を実行する点、本発明に係る送信装置及び受信装置が、それぞれ当該LDPC符号率93/120の検査行列初期値テーブルを用いたLDPC符号に関して変調方式毎に選択的にビット読み出し方向を制御して動作するビットインターリーブ処理部、変調方式毎に選択的にビット書き込み方向を制御して動作するデインターリーブ処理部を備える点、及び、本発明に係る送信装置の変調器及び受信装置の復調器が変調方式(特に、多値変調)に応じて、当該LDPC符号率93/120の検査行列初期値テーブルを用いたLDPC符号に適した半径比で変調シンボルを選択的に割り当てるマッピング処理を備える点で相違することに留意する。
(伝送システム)
まず、本実施例の伝送システムで用いる多重フレームの構成について説明する。
(多重フレーム構成)
図1は、本実施例の複数変調・時分割多重型伝送システムで用いる多重フレームの構成を示す図である。本発明による実施例の送信装置(図2を参照。詳細については後述する。)は、図1に示す多重フレーム構成を用いることにより、伝送方式及び符号化率を指定し、符号化及び変調を行なう。そして、本発明による実施例の受信装置(図3を参照。詳細については後述する。)は、このフレーム構成に基づいて、復調及び誤り訂正符号の復号を行なう。
図1に示すように、この多重フレーム構成において、スロットは制御情報、データ、外符号パリティ、スタッフビット及び内符号パリティにより構成され、その長さはSIビット、1フレームを構成するスロット数はN本となっている。また、スロットとは別に、同期、パイロット、及びTMCCとその誤り訂正パリティも備えており、その長さは、それぞれSyビット、Plビット及びTビットとなっており、スロット#1〜#N/Eでは、それぞれSy×N/E、Pl×N/E及びT×N/Eのビット数が割り当てられている。
ここで、スタッフビットは、バイト単位での処理をしやすくするために必要な場合のみ挿入されるビットである。このため、バイト単位での処理をしやすくする必要がない場合には挿入されない。例えば、制御情報として確保できるビット数が182ビットだったとし、その後にデータがXバイト後続したとする。この場合、制御情報は182ビット=22バイト+6ビットとなるため、バイト単位を基本として処理しようとすると、後続するバイト単位のデータをわざわざ2ビットシフトして、制御情報末尾の6ビットと接続して書き込む必要が生じ、受信装置側ではこの接続を元に戻し、元のバイト単位のデータに復元する必要が生じる。このような場合、制御情報に使えるビット数のうち、6ビットは情報伝送に使わないスタッフビットとする方がハードウェア化の点でメリットが大きい。
本実施例に係る多重フレーム構成では、内符号パリティをも包含している。このため、ダミースロットを挿入する規則は、デジタル変調方式(以下、単に変調方式とも称する)自体の周波数利用効率のみを考慮すればよい。
また、既知の多重フレーム構成と異なり、後述するように、利用対象とする変調方式に割り当てられるダミースロット数が、符号化率に依存することなく決定される。尚、伝送制御信号(即ち、TMCC信号)には、伝送の制御を行なう情報(以下、伝送制御情報とも称する)が書き込まれており、各スロットに対し、伝送モードを指定できる、伝送モードに対応した値を有する。ここでいう伝送モードは、変調方式と内符号符号化率の組み合わせとして指定できるものである。
図1において、Nはフレームあたりのスロット数を示している。実際のNの値としては、1スロットあたりのビットレートを満たすように設定される。
例えば、構成しようとする伝送システムで採用する変調方式群のうち最大効率の変調方式が、8PSK(3bps/Hz)、16APSK(又は16QAM、4bps/Hz)及び32APSK(又は32QAM、5bps/Hz)の場合、2bps/Hzで48スロットとすると、それぞれ1.5倍、2倍及び2.5倍となることから、スロット数Nはそれぞれ、48スロット×1.5=72スロット、48スロット×2=96スロット、及び48スロット×2.5=120スロットとすることが望ましい。
同期、パイロット並びにTMCC及びその誤り訂正パリティの領域の下にダミー(Dummy)領域を設けているのは、採用する変調方式群のうち最大効率の変調方式で伝送される主信号に対しては、一般に効率の低い変調方式を採用することが多く、その分だけ余分に変調シンボルを占有することになるから、この時間領域を確保しておくためである。尚、ダミー領域は仮想的なものであり、この領域のデータは実際には伝送されないことから、これに対応するメモリ領域を装備する必要はない。また、ダミーの量を規定しているEの値は、採用する変調方式群のうち最大効率の変調方式の周波数利用効率に対する、これらの信号を伝送する変調方式の周波数利用効率の比である。例えば、採用する変調方式群のうち最大効率の変調方式が32APSK(または32QAM、5bps/Hz)で、これらの信号を伝送する変調方式がBPSK(1bps/Hz)であった場合、Eの値は5となる。同様に、採用する変調方式群のうち最大効率の変調方式が16APSK(又は16QAM、4bps/Hz)で、これらの信号を伝送する変調方式がBPSK(1bps/Hz)であった場合、Eの値は4となる。
スロット長Slは、符号の長さ(符号長)に依存する。特許文献1,2や非特許文献3に記載されているように、44880とすることが望ましい。これは、データとLDPCパリティとの配分を柔軟に行なうために、制御情報と外符号パリティとスタッフビットのビット数の和として、LDPCの周期Mt(=374)の整数倍とすることを意図している。従って、以下、複数の変調方式で1スロットのデータをバイト単位で効率的に処理できるように、スロット長Slは44880の多重フレーム構造を扱う場合の送信装置及び受信装置について説明する。
次に、本発明による実施例の送信装置について説明する。
(送信装置)
図2は、本発明による実施例の送信装置1の構成を示す図である。この送信装置1は、フレーム生成部10、LDPC符号化部11−1,11−2、BCH符号化部11−3,11−4、エネルギー拡散部12,13、スイッチ14、マッピング部15及び時分割多重/直交変調部16を備え、データストリームを送信する場合に、図1に示した多重フレームの信号を生成してから変調波信号を生成するまでの一連の処理を行う。以下、LDPC符号化部11−1,11−2は、単に符号化器とも称し、マッピング部15及び時分割多重/直交変調部16によりマッピング部15で割り当てられたシンボルを変調する処理ブロックを、単に変調器とも称する。
フレーム生成部10は、スロットSIビットについて、制御信号と、データと、BCH符号化部11−3により制御情報とデータが符号化された外符号パリティと、スタッフビットと、符号化器11−1により制御情報、データ、及び外符号パリティ及びスタッフビットがLDPC符号化された内符号パリティとにより構成したスロット#1〜#Nからなるフレームを生成し、エネルギー拡散部12に出力する。また、フレーム生成部10は、TMCC信号について、BCH符号化部11−4によりBCHパリティを生成し、さらに符号化器11−2によりLDPCパリティを生成する。尚、フレーム生成部10により生成される多重フレームは、スロット数N、ダミーの量を規定するE、スロット長Sl、同期ビット長Sy、パイロットビット長Pl、並びにTMCC及びパリティビット長Tが前述した数になるように生成される。
BCH符号化部11−3,11−4は、外符号として、必要に応じて設けられる誤り訂正符号化処理であり、所定のデータに対してBCH符号化を施す。BCH符号化の符号化処理は、非特許文献2に規定されているものと同様とすることができ、その詳細は省略する。
符号化器11−1,11−2は、内符号として、所定のデータ又はBCH符号化データに対して、周期MtのLDPC符号化を施す。尚、本発明に係る符号化器11−1,11−2の検査行列を用いたLDPC符号化についての詳細は、後述する。
エネルギー拡散部12は、フレーム生成部10により生成されたスロット#1〜#Nを入力し、これらのデータ等全体に対して、エネルギー拡散(ビットランダム化)を行なう。これは、擬似ランダムな「1」及び「0」のパターンを、M系列を使って発生させ、これとスロット内のデータとでMOD2により加算することにより実現する。これにより、「1」又は「0」が連続することがなくなることから、後述する受信装置において、同期再生の安定化を図ることができる。なお、LDPC符号化部11−1で付加されるパリティビットは、エネルギー拡散後の信号を元に算出した場合も、十分な拡散効果が期待できることから、LDPC符号化部11−1の処理と、エネルギー拡散部12の処理は、順序交換が可能であり、この場合、受信装置においても、送信装置側と対となる信号処理を行う。
エネルギー拡散部13は、フレーム生成部10により生成された各スロットに対応する#1〜#N/Eの所定の制御情報(図1に示すTビット内の情報)を入力し、エネルギー拡散部12とともに、これらのデータ等全体に対して、エネルギー拡散(ビットランダム化)を行なう。なお、LDPC符号化部11−2で付加されるパリティビットは、エネルギー拡散後の信号を元に算出した場合も、十分な拡散効果が期待できることから、LDPC符号化部11−2の処理と、エネルギー拡散部13の処理は、順序交換が可能であり、この場合、受信装置においても、送信装置側と対となる信号処理を行う。
スイッチ14は、同期及びパイロット信号を適宜挿入しながら、スロット#1〜#Nを各種変調方式に応じて切り換え、マッピング部15により、TMCC同期で指定された変調方式によるマッピングを行なう。
時分割多重/直交変調部16は、フレーム単位の時分割多重を行い、直交変調を施して、変調波信号を生成する。
例えば、最大効率の変調方式を32APSK(又は32QAM)とし、N=120、E=5、Sl=44880、Sy=120、Pl=160、T=1320とした場合、変調波信号は、1フレーム分の情報を#1〜#120の変調スロットに分割して伝送される(図4参照)。奇数番号の変調スロットは、まずπ/2シフトBPSK変調されたスロット同期Sync1(24シンボル)又はその反転パターン!Sync1(24シンボル)及び当該変調スロットの変調方式に対応したパイロット信号(32シンボル)が伝送される。続いて、TMCC信号により指定された変調方式で変調された、映像・音声・データ放送等が多重された主信号データ(136シンボル)と、π/2シフトBPSK変調されたTMCC信号(4シンボル)とが交互に66回伝送される。偶数番号の変調スロットは、まずπ/2シフトBPSK変調されたスロット同期Sync2(24シンボル)及び当該変調スロットの変調方式に対応したパイロット信号(32シンボル)が伝送される。続いて、TMCC信号により指定された変調方式で変調された、映像・音声・データ放送等が多重された主信号データ(136シンボル)と、π/2シフトBPSK変調されたTMCC信号(4シンボル)とが交互に66回伝送される。
上記の同期パターンSync1、及びその反転パターン!Sync1、Sync2は擬似同期を避けるために、それ自体が鋭い自己相関ピークを持つものであるとともに、互いに低い相互相関を持つものである必要がある。このような符号として、Sync1として0x52f866=010100101111100001100110、そのビット反転パターン!Sync1として0xad0799=101011010000011110011001、Sync2として0x36715a=001101100111000101011010とすると擬似同期の少ない受信が可能となる。
このような処理を、120変調スロット分繰り返して行うことにより、TMCC信号に書き込まれた情報が後述する受信装置2へ伝送される。受信装置2は、TMCC信号の情報を絶えず監視することにより、送信装置1において様々な伝送制御が行われたとしても、それに追従して受信方式等を切り替えることができる。
次に、本発明による実施例の受信装置について説明する。
(受信装置)
図3は、本発明による実施例の受信装置2の構成を示す図である。この受信装置2は、チャンネル選択部20、直交検波部21、伝送制御信号復号部22、復号器23、エネルギー逆拡散部24及び外符号復号部(BCH復号部)25を備えている。
チャンネル選択部20は、送信装置1からの変調波信号を受信し、所定の周波数帯のチャンネルを選択し、そのチャンネルの信号を直交検波部21で扱うI成分(In-phase)信号、Q成分(Quadrature-phase)信号からなるベースバンド信号に変換して出力する。
直交検波部21は、チャンネル選択部20により選択されたチャンネルのベースバンド信号を入力し、同期ベースバンド信号に変換する。
伝送制御信号復号部22は、直交検波部21により変換された同期ベースバンド信号を入力し、まずスロット同期Sync2、次いでフレーム同期!Sync1およびSync1を検出し、それを基準として、周期的に多重されているπ/2シフトBPSK変調波であるTMCC信号の位置も検出する。また、TMCC信号により伝送される変調方式・誤り訂正の情報についての検出もここで行う。伝送制御信号復号部22により復号された情報は、直交検波部21、復号器23、エネルギー逆拡散部24及び外符号復号部25に入力される。
復号器23は、LDPC復号器として構成され、直交検波部21から同期ベースバンド信号が入力されると共に、伝送制御信号復号部22により検出された変調方式・誤り訂正の情報が入力され、各変調方式に合わせた復号を行なう。尚、本発明に係る復号器23の検査行列を用いたLDPC復号についての詳細は後述する。
エネルギー逆拡散部24は、送信装置1のエネルギー拡散部12,13において擬似ランダム符号がMOD2により加算された処理を元に戻すため、再度同じ擬似ランダム符号をMOD2により加算し、エネルギー逆拡散処理を行う。
外符号復号部25は、送信装置1の外符号符号化部11−3,11−4で、例えばBCH符号化した信号に対し、復号を行なう。
以上のように、本発明による実施例において、送信装置1及び受信装置2は、長い符号長を持つLDPCのような誤り訂正符号にも対応することができ、且つ、変調方式と符号化率とを自由に組み合わせることができる。従って、MPEG−2 TS及びその他のデジタルデータストリームを効率良く伝送することが可能である。
次に、上述の複数変調・時分割多重型伝送システムにおいて、本発明に係る符号化器及び復号器、並びに送信装置及び受信装置の処理過程を説明する。
まず、本実施例の符号化器11−1,11−2の処理過程について説明する。
(符号化器の処理過程)
検査行列Hの符号長N=44880と設定する。また、検査行列HにLDGM構造を適用する。H=[H|H]であり、部分行列Hとして、列重みが符号化率毎に大小2種類の値(列重み種類数は3種類以上としてもよい)で構成される行列を適用する。Hは下三角構造を持つ部分行列であり、Hの行重みは1行目が1で残りの行重みは全て2、列重みは全ての列で2(ただし、最後列のみ1)である階段行列である。
図5に検査行列Hの基本構造を示す。この場合、情報長44880×R(R:LDPC符号化率)=N(検査行列の符号長)−P、パリティ長P=44880×(1−R)である。
図6を参照しながら、符号化器11−1,11−2の処理をステップS101〜S106について説明する。
ステップS101で、所定の符号化率が決定される。例えば、符号化率93/120の検査行列を用いてLDPC符号化を行なうことが設定される。
ステップS102で、ステップS101にて決定された符号化率に該当する、予め定められた検査行列初期値テーブル(例えば、符号化率93/120用の表1)を用意する。符号化器11−1,11−2が、所定のメモリ領域(図示せず)に格納された検査行列初期値テーブルを読み出すとして説明する。検査行列初期値テーブルの説明図を図7に示す。検査行列初期値テーブルは検査行列の列方向の1の行番号(行番号の先頭値を0とする)をその列が持つ列重みの数だけ、上から1+374×0列目、1+374×1列目、1+374×2列目、・・・1+374×k列目の順に記載したものである。kの値は符号化率によって異なる。符号化率93/120の場合、k=92である。情報長(N−P)とkとの間には、式(1)の関係が成り立つ。
N−P=(k+1)×374 (1)
符号化率93/120の場合、検査行列の列重みは1列目から5236列目までは9、検査行列の列重みは5237列目から6358列目までは8、6359列目から34782列目までは3の3種類の値で構成される。検査行列初期値テーブルの列重みに着目すると、上から14行目までが列重み9に相当し、14行目から17行目までが列重み8に相当する。同様に、18行目から93行目までが列重み3に相当する。
表1の場合、1行目は521、781、2081、2419、3589、5877、6085、6267、6657であり、これは検査行列の1列目の1の行位置が521番目、781番目、2081番目、2419番目、3589番目、5877番目、6085番目、6267番目、6657番目にあることを示している。これら読み出した行番号をhi−jで現すと、h1−1=521、h1−2=781、h1−3=2081、h1−4=2419、h1−5=3589、h1−6=5877、h1−7=6085、h1−8=6267、及びh1−9=6657となる。ここで、hi−jのiは検査行列初期値テーブルの行番号であり、hi−jのjは検査行列初期値テーブルの列番号である。
次に、所定のメモリ領域から読み出した検査行列初期値テーブルの1行目に記載された検査行列の行番号及び式(2)を用いて、検査行列の2列目〜374列目の検査行列行方向要素リストHq−jを求める(q=2〜374)。Hq−jは検査行列Hのq列目の1の行番号を示す。Hq−jのjは列重みの要素数の順番を示す。従って、列重み9の場合、j=1〜9である。q=1は検査行列初期値テーブルの1行目を用いることになる。
q−j= mod{(hi−j+ mod((q−1),374)) × Q),P} (2)
ここで、mod(x,y)はxをyで割った余りを意味する。式(2)のQは、符号化率毎に異なる値をもち、Qは式(3)で求められる。
Q=P/374 (3)
検査行列の2列目(q=2)を式(2)に従って計算して得られた値を検査行列2列目の行番号として使用する。同様にq=3〜374についても式(2)による計算を行い、検査行列1列目から374列目までの検査行列の行番号が求まる。
ステップS103で、検査行列初期値テーブルの2行目からk+1行目(最終行)まで用いて、上述の方法で検査行列の列方向の行番号を全て計算する。以上により検査行列Hの列方向の1の行番号が全て決定し、検査行列Hの1の要素位置が全て確定する。
ステップS104で、ステップS103にて求めた検査行列Hを所定のメモリ領域から読み出し、ステップS105で、検査行列HがLDGM構造を用いているため、式(4)によりパリティビット列Pを順次決定する。
H・C=0 (4)
(i=1〜44880)は符号語であり、C = [I|P]である。情報ビット列Iに対するパリティビット列Pが、式(4)から逐次的に算出できるため、符号語Cを構成させることができるようになる。尚、式(4)におけるTは転置行列を示す。
ステップS106で、情報ビット列IにステップS105にて求めたパリティビット列Pを付加し、1スロットの符号語C(i=1〜44880)を構成する。
他の符号化率の条件で符号化する場合は、検査行列初期値テーブルを変更することにより、ステップS101〜ステップS106の処理によって符号化をすることが可能である。このように、検査行列は、符号化率毎に固有の行列であって、予め定めた検査行列初期値テーブル(例えば、表1)を初期値として、符号化率に応じた情報長に対応する部分行列の1の要素を、列方向に374列毎の周期で配置して構成される。従って、本符号化器11−1は44880ビットを符号長としていることから、本実施例の伝送システムで示されるスロット構造の符号長44880ビットのケースに本実施例の符号化器11−1を適用した場合、スロット毎に符号化率を変更して符号化を行うことが可能となる。
続いて、本実施例の送信装置の処理過程について説明する。
(送信装置の処理過程)
送信装置の送信信号生成過程を、図8を参照して説明する。
ステップS201で、フレーム生成部10により、所定の変調方式及び符号化率が決定される。例えば、決定した変調方式及び符号化率は、伝送モードの情報を含む伝送制御情報としてTMCC信号により受信装置2に伝送される。
ステップS202で、情報ビット列I(i=1〜n)を用意する。ここで、情報ビット列Iは0と1から構成されるビット列であり、符号化率によって情報ビット列Iの長さnは異なる。想定される情報ビット列としては、MPEG−2 TSストリーム等が挙げられる。また、伝送性能をより高めるために情報ビット列Iは事前に別の誤り訂正符号(BCH符号化又はリードソロモン符号化などのブロック符号化に限らず、畳み込み符号又は別のLDPC符号でもよい)によって符号化された信号を用いることも可能である(ステップS203)。
ステップS204で、前述したように、符号化器11−1によって情報ビットI(i=1〜n)に対しLDPC符号化を行い、1スロットの符号語C(i=1〜44880)を生成する。
ステップS205で、スイッチ14により、横方向が44880/M、縦方向がMに相当する2次元構造をもつ一時メモリを用意し、符号語C(i=1〜44880)を先頭から一時メモリの横方向に44880/Mビット記録する操作を縦方向にM回行う。ここでMは変調次数に相当し、位相変調の場合、QPSKではM=2、8PSKではM=3、16APSKではM=4、32APSKではM=5である。記録終了後、記録した符号語C(i=1〜44880)を一時メモリの横方向の先頭から縦方向に向かってMビット読み出す操作を横方向に44880/M回繰り返す。以上の操作をビットインターリーブ処理という。ビットインターリーブ処理部による、M値変調におけるビットインターリーブ処理の構成図を図9に示す。
ステップS206で、マッピング部15により、一時メモリから読み出したビットインターリーブ処理が施された符号語C(i=1〜44880)をMビット毎に変調方式で定める各位相点へ配置し、変調シンボルを生成する。また、Mは変調次数に相当するため、上記操作により符号語C(i=1〜44880)をすべて過不足なく各位相点へ配置することが可能となる。
ステップS207で、時分割多重/直交変調部16により、ステップS206における変調シンボルを用いて直交変調を行い、送信信号(即ち、変調波信号)を生成する。
以上のステップS201〜ステップS207の処理を繰り返す事で、本送信装置1から44880ビット毎に変調方式及び符号化率を変更し、44880ビット毎にLDPC符号化した送信信号の生成が可能となる。
本符号化器11−1は44880ビットを基本単位としており、また、44880は1,2,3,4,5,6,8,10,11,12,15,16等の値で割り切れる値である。よって本送信装置は変調次数Mとして非常に多様な値を用いることが可能であり、BPSK(π/2シフトBPSK)、QPSK、8PSK、16APSK(16QAM)、32APSK(32QAM)、64QAM、256QAM、1024QAM等非常に多様な多値変調方式に対応可能である。よって、本送信装置により非常に柔軟な変調方式及び符号化率を組み合わせた信号送信が可能となる。尚、ステップ204のLDPC符号化に用いた検査行列のための検査行列初期値テーブルは、補助情報として送信装置1から受信装置2に送信することができ、或いはまた、受信装置2により予め保持させてもよい。或いは、送信装置1から受信装置2に検査行列自体を送信することができ、又は、検査行列自体を受信装置2により予め保持させてもよい。
続いて、本実施例の復号器の処理過程について説明する。
(復号器の処理過程)
図10に、本発明による一実施例の受信装置における復号器の処理過程を示す。また、以下の説明では簡単のため、変調方式はBPSKなどの2値変調を想定する。
ステップS301で、復調器(即ち、図3に示す直交検波部21)を経て復号した伝送制御情報から符号化率情報を読み出し、当該符号化率に相当する検査行列を決定する。
以下、シンボル番号をi、ビット番号をnと表記する。また、送信シンボルxiを構成するビットをxn,i、受信シンボルyiを構成するビットyn,iの尤もらしさを表す指標である対数尤度比をλn,iと表記する。
ステップS302で、送信シンボルxiに相当する送信ビットxn,i及び受信シンボルyiに基づいて対数尤度比λn,i(2値変調の場合、i=1〜44880、n=1〜44880)を算出する。対数尤度比λn,iとは送るビット0と1の確からしさの比の自然対数であり、xiに相当する送信ビットxn,i及び受信シンボルyiを用いて式(5)で表される。
λn,i= ln{P(yi|xn,i=0)/P(yi|xn,i=1)} (5)
2値変調以外の多値変調を用いる場合、例えば、16APSKのような16値変調を利用する場合には、シンボルxiを構成するビット数は4であるから、シンボルxiを構成するビットをx0,i、x1,i、x2,i、およびx3,i、各ビットの対数尤度比をλ0,i、λ1,i、λ2,i、およびλ3,iとすれば、
λ0,i= ln{P(yi|x0,i=0)/P(yi|x0,i=1)}
λ1,i= ln{P(yi|x1,i=0)/P(yi|x1,i=1)}
λ2,i= ln{P(yi|x2,i=0)/P(yi|x2,i=1)}
λ3,i= ln{P(yi|x3,i=0)/P(yi|x3,i=1)}
を計算する。
また、例えば、32APSKのような32値変調を利用する場合には、シンボルを構成するビット数は5であるから、シンボルxiを構成するビットをx0,i、x1,i、x2,i、x3,i、およびx4,i、各ビットの対数尤度比をλ0,i、λ1,i、λ2,i、λ3,i、およびλ4,iとすれば、
λ0,i= ln{P(yi|x0,i=0)/P(yi|x0,i=1)}
λ1,i= ln{P(yi|x1,i=0)/P(yi|x1,i=1)}
λ2,i= ln{P(yi|x2,i=0)/P(yi|x2,i=1)}
λ3,i= ln{P(yi|x3,i=0)/P(yi|x3,i=1)}
λ4,i= ln{P(yi|x4,i=0)/P(yi|x4,i=1)}
を計算する。
ステップS303で、ステップS302において求めた対数尤度比を用いてsum−product復号法等によるLDPC復号法を行なう。この際、復号器23は、送信装置1の符号化器11−1,11−2において決定した検査行列を用いて復号を行う。復号器23で、符号化器11−1,11−2の場合と同様に、検査行列初期値テーブルを用いて検査行列を算出しても良い。反復復号回数は任意の値とする。また、LDPC復号においてはsum−product復号法以外にもmin−sum復号法等多様な手段が提案されているが、検査行列を用いた対数尤度比を最大化する手法においては本発明の方法は適用可能である。
ステップS304で、ステップS303において復号した復号語C’(i=1〜44880)を出力する。ステップS305で、復号器によるLDPC復号化が終了するまで、順次復調された信号についてステップS301〜S304を繰り返し、全ての復号が終了すれば(図示Yes)、一連のLDPC復号処理が終了する。
続いて、本実施例の受信装置の処理について説明する。図11に、受信装置2の処理過程を示す。
(受信装置の処理過程)
ステップS401で、送信装置1から送信された変調信号を受信し復調器(即ち、図3に示す直交検波部21)により復調する。
ステップS402で、予め、受信する変調信号の変調方式及び符号化率を決定しておき、チャンネル選択部20及び直交検波部21を経て復調したTMCC信号から、伝送制御信号復号部22で復号することにより伝送制御情報を読み出す。これにより、伝送制御情報の伝送モード情報から、変調方式及び符号化率の情報を読み出すことができる。
ステップS403で、チャンネル選択部20及び直交検波部21により、受信装置2が受信した信号を復調し、受信シンボルy(i=1〜44880/M)を生成する。
ステップS404で、復号器23により、受信シンボルy(i=1〜44880/M)から対数尤度比λn,i(n=1〜44880)を計算する。対数尤度比λn,iの計算は本復号器のステップS302の処理と同じである。
ステップS405で、復号器23又は他のデインターリーブ処理部(図示せず)により、横方向がM、縦方向が44880/Mに相当する2次元構造をもつ一時メモリを用意し、対数尤度比λn,iを先頭から一時メモリの横方向にM記録する操作を縦方向に44880/M回繰り返す。一例として、デインターリーブ処理部による、M値変調におけるデインターリーブ処理の構成図を図12に示す。記録終了後、一時メモリの横方向の先頭から縦方向に向かって対数尤度比λn,iを44880/Mビット毎に読み出す操作を横方向にM回読み出す。以上の操作をデインターリーブ処理という。
ステップS406で、復号器23により、ステップS405において読み出したデインターリーブ処理後の対数尤度比λn,iを用いて、LDPC復号を行い、復号語C’(i=1〜44880)を出力し、情報ビット列I’(i=1〜44880−P)を出力する。
ステップS407で、送信装置1においてLDPC符号に連接して他の誤り訂正符号で情報ビット列を符号化していた場合(例えば、BCH符号)は、情報ビット列I’(i=1〜44880−P)を用いて、外符号復号部25により、用いた誤り訂正符号に対応した復号処理を行い、復号結果を出力する。BCH符号を用いた場合は、LDPC復号した情報ビット列I’(i=1〜44880−P)のビット列からシンドローム計算を実施し、バーレンカンプ・マッシィ法等により、正味の情報ビット列を復号することが可能である。
以上、ステップS401〜ステップS407を繰り返すことにより、本実施例の送信装置1で生成した送信信号を44880ビット単位で受信することが可能となる。
このように、受信装置2は、送信装置1において生成した多様な符号化率及び変調方式の組み合わせに対応した送信信号を受信し、本発明に係る検査行列に基づくLDPC符号の伝送特性を有して、多様な符号化率及び変調方式の信号を受信することが可能となる。
ここで、本発明に係る送信装置1及び受信装置2は、特許文献1及び2の機能を同様に有するが、特許文献1及び2の技法とは異なる構成として、本発明に係る符号化器11−1及び復号器23がLDPC符号率93/120のLDPC符号に関する処理を備え、LDPC符号率93/120の特性を効果的に改善させる検査行列初期値テーブルを用いてLDPC符号に関する処理を実行することを可能とする点にある。また、本発明に係る送信装置1及び受信装置2が、それぞれ当該LDPC符号率93/120の検査行列初期値テーブルを用いたLDPC符号に関して変調方式毎に選択的にビット読み出し方向を制御して動作するビットインターリーブ処理部及び変調方式毎に選択的にビット書き込み方向を制御して動作するデインターリーブ処理部を備え、本発明に係る送信装置1の変調器及び受信装置2の復調器が変調方式(特に、多値変調)に応じて、当該LDPC符号率93/120の検査行列初期値テーブルを用いたLDPC符号に適した半径比で変調シンボルを選択的に割り当てるマッピング処理を備える点にある。
図13に、LDPC符号化率93/120の際のLDPC符号検査行列の仕様を示す。また、図14に、LDPC符号化率93/120のLDPC符号検査行列適用時のビットインターリーブの読み出し方向を、図25から図27に、LDPC符号化率93/120の際の8PSK,16APSK,32APSKのインターリーバの構成を、図28から図30に、LDPC符号化率93/120の際の8PSK,16APSK,32APSKのデインターリーバの構成を示す。既存のビットインターリーブでは、符号化率に応じて順方向・逆方向の選択的な制御を行うことがあるが、本発明に係る符号化率93/120では、変調方式に応じて順方向・逆方向の選択的な制御を行うように構成する。これは、シンボルを構成するビットのうちMSB側(順方向)から読み出すかLSB側(逆方向)から読み出すかの相違であるが、32APSKを用いる場合、送信装置1のビットインターリーブにおいては、LSB側から読み出し、受信装置2のデインターリーブにおいては、LSB側から書き込むことで、訂正能力の向上を図ることが可能である。
図15は、16APSKの信号点配置を示す図である。16APSKでは、半径がRの外周円に12個の信号点、半径がR(R>R)の内周円に4個の信号点を配し、外周円上の信号点の位相間隔は30度、内周円の信号点の位相間隔は90度で、内周円の4つの信号点の位相角上に、外周円の信号点のうち4つの信号点が配置される。16APSKの半径比(「リング比」とも称される。)γは、R/Rで与えられる。
一方、図16は、32APSKの信号点配置を示す図である。32APSKは、半径がRの外周円に16個の信号点、半径がR(R>R)の第1内周円に4個の信号点、半径がR(R>R)の第2内周円に12個の信号点を配し、外周円上の信号点の位相間隔は22.5度、第1内周円の信号点の位相間隔は90度、第2内周円の信号点の位相間隔は30度で、第1内周円の4つの信号点の位相角上に、第2内周円上及び外周円上の信号点のうちそれぞれ4つの信号点が配置される。32APSKの半径比γ,γは、それぞれR/R及びR/Rで与えられる。
ここで、符号化率93/120のLDPC符号に対して好適な結果をもたらす半径比は、例えば、上述した検査行列初期値テーブル(表1)を用いた検査行列Hから得られるLDPC符号の16APSK及び32APSKのそれぞれにおいて、LDPC符号化された変調信号を送信したときのBERを計測するシミュレーションにより、BERを最小にする値を求めることで定めることができる。
より具体的は、符号化率93/120のLDPC符号に対して、16APSKにおいては、LDPC符号化率93/120のLDPC符号検査行列適用時の半径比γを2.87とし(図17参照)、32APSKにおいてはLDPC符号化率93/120のLDPC符号検査行列適用時の半径比γ,γを、それぞれ2.87,5.33とする(図18参照)。後述する図19〜図23の結果から分かるように、上記の検査行列初期値テーブル(表1)によるLDPC符号化率93/120のLDPC符号の符号語に対して、図17及び図18で示される半径比で割り当てられた多値変調シンボルを伝送する際、伝送劣化を抑え好適な結果をもたらすことが分かった。
図19〜図23は、検査行列初期値テーブル(表1)によるLDPC符号化率93/120についてC/N対BER特性を計算機シミュレーションにより計算した変調方式毎のC/N対BER特性について示している。尚、図19〜図23は、非特許文献2(ARIB STD B44)に基づくBCH符号(訂正能力12ビット)による誤り訂正後の結果であり、復号アルゴリズムは、sum−product復号法(例えば、非特許文献1参照)を利用した。sum−product復号法の復号反復回数は50回である。図19〜図23を参照して分かるように、LDPC符号化率93/120は、LDPC符号化率89/120(≒3/4)と、LDPC符号化率97/120(≒4/5)との間で推移するC/N対BER特性が得られることから、LDPC符号化率89/120(≒3/4)と、LDPC符号化率97/120(≒4/5)などの既存のLDPC符号化率に対してより自由度のある伝送性能を提供できるようになる。また、LDPC符号化率93/120における変調方式別の所要C/Nについて図24に示す。所要C/Nは、図19〜図23の結果を基に、非特許文献2(ARIB STD B44)における参考資料2:A2.5の技法により算出した。
図24の結果から、本発明に係る送信装置1及び受信装置2を用いることで、符号長44880ビットにおいてLDPC符号特有の高い符号化利得が得られることが分かる。したがって、白色雑音に対する耐性の優れた情報伝送が可能となる。
以上のように、送信装置1は、LDPC符号化部11−1にて、LDPC符号化率93/120で検査行列初期値テーブル(表1)による検査行列Hを用いてLDPC符号化を行うことにより、誤り訂正の性能を向上させることができる。
さらに、送信装置1は、マッピング部15にて、LDPC符号化率93/120で検査行列初期値テーブル(表1)による検査行列Hを用いて得られるLDPC符号を、前述した最適値の半径比(γ,γ,γ)の信号点にマッピングすることにより、伝送特性の劣化を防止することができるようになる。
上述した実施例に関して、符号化器及び復号器、並びに送信装置及び受信装置として機能するコンピュータを構成させ、符号化器及び復号器、並びに送信装置及び受信装置の各手段を機能させるためのプログラムを好適に用いることができる。具体的には、各手段を制御するための制御部をコンピュータ内の中央演算処理装置(CPU)で構成でき、且つ、各手段を動作させるのに必要となるプログラムを適宜記憶する記憶部を少なくとも1つのメモリで構成させることができる。即ち、そのようなコンピュータに、CPUによって該プログラムを実行させることにより、上述した各手段の有する機能を実現させることができる。更に、各手段の有する機能を実現させるためのプログラムを、前述の記憶部(メモリ)の所定の領域に格納させることができる。そのような記憶部は、装置内部のRAM又はROMなどで構成させることができ、或いは又、外部記憶装置(例えば、ハードディスク)で構成させることもできる。また、そのようなプログラムは、コンピュータで利用されるOS上のソフトウェア(ROM又は外部記憶装置に格納される)の一部で構成させることができる。更に、そのようなコンピュータに、各手段として機能させるためのプログラムは、コンピュータ読取り可能な記録媒体に記録することができる。また、上述した各手段をハードウェア又はソフトウェアの一部として構成させ、各々を組み合わせて実現させることもできる。
上述の実施例については代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換することができることは当業者に明らかである。例えば、LDPC符号化と組み合わされる場合の他の誤り訂正符号化として、BCH符号化以外に、リードソロモン符号化などのブロック符号化のみならず、畳込み符号化であってもよく、又は他のLDPC符号化を組み合わせても良い。従って、本発明は、上述の実施例によって制限するものと解するべきではなく、特許請求の範囲によってのみ制限される。
本発明による符号化器及び復号器、並びに送信装置及び受信装置は、各種伝送方式においてLDPC符号の符号長が異なる場合において、複数種類のデジタル変調方式を時分割多重する伝送システムにおいて有用である。
1 送信装置
2 受信装置
10 フレーム生成部
11−1,11−2 符号化器(LDPC符号化)
11−3,11−4 外符号符号化部(BCH符号化)
12,13 エネルギー拡散部
14 スイッチ
15 変調マッピング部
16 時分割多重/直交変調部
20 チャンネル選択部
21 直交検波部
22 伝送制御信号復号部
23 復号器(LDPC復号)
24 エネルギー逆拡散部
25 外符号復号部(BCH復号)

Claims (2)

  1. 符号化率毎に固有の検査行列を用いてデジタルデータをLDPC符号化する符号化器を備える送信装置であって、
    44880ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率93/120に応じた情報長に対応する部分行列の1の要素を、列方向に374列毎の周期で配置して構成した検査行列を用いてLDPC符号化を行う符号化器と、
    前記符号化器により符号化したデータを、変調方式が32APSK時には逆方向で読み出すように動作するビットインターリーブ処理部と、を備え、
    前記符号化率93/120の検査行列初期値テーブルは、
    Figure 0006600429
    Figure 0006600429
    からなる送信装置。
  2. 請求項1に記載の送信装置により符号化されたデータを、変調方式が32APSK時には逆方向で書き込むように動作するデインターリーブ処理部と、
    前記デインターリーブ処理部により処理されたデータを、前記検査行列に基づいてLDPC復号する復号器と、
    を備える受信装置。
JP2019015948A 2013-11-15 2019-01-31 送信装置及び受信装置 Active JP6600429B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013236956 2013-11-15
JP2013236956 2013-11-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015547645A Division JP6539209B2 (ja) 2013-11-15 2014-11-13 符号化器、復号器、送信装置及び受信装置

Publications (2)

Publication Number Publication Date
JP2019068482A JP2019068482A (ja) 2019-04-25
JP6600429B2 true JP6600429B2 (ja) 2019-10-30

Family

ID=53057094

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2015547645A Active JP6539209B2 (ja) 2013-11-15 2014-11-13 符号化器、復号器、送信装置及び受信装置
JP2019015945A Active JP6600428B2 (ja) 2013-11-15 2019-01-31 送信装置及び受信装置
JP2019015948A Active JP6600429B2 (ja) 2013-11-15 2019-01-31 送信装置及び受信装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2015547645A Active JP6539209B2 (ja) 2013-11-15 2014-11-13 符号化器、復号器、送信装置及び受信装置
JP2019015945A Active JP6600428B2 (ja) 2013-11-15 2019-01-31 送信装置及び受信装置

Country Status (4)

Country Link
US (1) US10020821B2 (ja)
EP (1) EP3070850B1 (ja)
JP (3) JP6539209B2 (ja)
WO (1) WO2015072145A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6691407B2 (ja) * 2016-03-28 2020-04-28 日本放送協会 送信装置及び受信装置
CN115189735B (zh) 2016-06-30 2024-03-26 松下电器(美国)知识产权公司 发送方法以及发送设备
US10110256B2 (en) * 2016-09-16 2018-10-23 Micron Technology, Inc. Apparatuses and methods for staircase code encoding and decoding for storage devices
JP6885027B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885030B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885029B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885028B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6909015B2 (ja) * 2017-02-23 2021-07-28 日本放送協会 送信装置及び受信装置
US11012091B2 (en) * 2017-03-13 2021-05-18 Sony Corporation Transmitting apparatus and transmission method, receiving apparatus and reception method, and program
JP7563026B2 (ja) * 2020-07-31 2024-10-08 富士通株式会社 通信装置および通信システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8306070B2 (en) * 2005-12-02 2012-11-06 Broadcom Corporation Method and system for speed negotiation for twisted pair links using intelligent E-FIFO in fibre channel systems
US9270414B2 (en) * 2006-02-21 2016-02-23 Digital Fountain, Inc. Multiple-field based code generator and decoder for communications systems
EP1998454A4 (en) * 2006-03-17 2010-04-28 Mitsubishi Electric Corp COMMUNICATION DEVICE, DECODING DEVICE, INFORMATION TRANSMITTING METHOD, AND DECODING METHOD
JP4688841B2 (ja) 2007-03-20 2011-05-25 日本放送協会 符号化器及び復号器、並びに送信装置及び受信装置
JP4855348B2 (ja) 2007-06-28 2012-01-18 ソニー株式会社 符号化器及び復号器、並びに送信装置及び受信装置
JP4856608B2 (ja) 2007-09-07 2012-01-18 日本放送協会 送信装置及び受信装置、並びに送信方法
WO2009031529A1 (ja) 2007-09-07 2009-03-12 Nippon Hoso Kyokai 送信装置及び受信装置、並びに送信方法
JP5320964B2 (ja) * 2008-10-08 2013-10-23 ソニー株式会社 サイクリックシフト装置、サイクリックシフト方法、ldpc復号装置、テレビジョン受像機、及び、受信システム
JP5542580B2 (ja) * 2010-08-25 2014-07-09 日本放送協会 送信装置及び受信装置
JP5601182B2 (ja) * 2010-12-07 2014-10-08 ソニー株式会社 データ処理装置、及びデータ処理方法
US9564990B1 (en) * 2012-10-16 2017-02-07 Inphi Corporation Pulse amplitude modulation (PAM) data communication with forward error correction
US9762262B2 (en) * 2014-06-18 2017-09-12 Alcatel Lucent Hardware-efficient syndrome extraction for entangled quantum states

Also Published As

Publication number Publication date
JP2019068482A (ja) 2019-04-25
EP3070850B1 (en) 2019-07-17
US10020821B2 (en) 2018-07-10
US20170302296A9 (en) 2017-10-19
EP3070850A1 (en) 2016-09-21
JP6600428B2 (ja) 2019-10-30
JP2019068481A (ja) 2019-04-25
EP3070850A4 (en) 2017-07-19
WO2015072145A1 (ja) 2015-05-21
JPWO2015072145A1 (ja) 2017-03-16
US20160294417A1 (en) 2016-10-06
JP6539209B2 (ja) 2019-07-03

Similar Documents

Publication Publication Date Title
JP6600428B2 (ja) 送信装置及び受信装置
JP4688841B2 (ja) 符号化器及び復号器、並びに送信装置及び受信装置
JP6615395B2 (ja) 送信装置及び受信装置
JP2015130602A (ja) データ処理装置及びデータ処理方法
JP7049095B2 (ja) 符号化器、復号器、送信装置及び受信装置
KR20150116378A (ko) 데이터 처리 장치, 및 데이터 처리 방법
EP2510623A2 (en) Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
KR20150116764A (ko) 데이터 처리 장치, 및 데이터 처리 방법
KR102325951B1 (ko) 송신 장치 및 그의 쇼트닝 방법
JP4856608B2 (ja) 送信装置及び受信装置、並びに送信方法
JP4855348B2 (ja) 符号化器及び復号器、並びに送信装置及び受信装置
JP7240136B2 (ja) インターリーバ、デインターリーバ、送信装置、受信装置、及びこれらのプログラム
JP6940988B2 (ja) 符号化器、復号器、送信装置及び受信装置
JP6940989B2 (ja) 符号化器、復号器、送信装置及び受信装置
JP6940990B2 (ja) 符号化器、復号器、送信装置及び受信装置
JP2023050166A (ja) 符号化器、復号器、送信装置及び受信装置
JP2019012911A (ja) 符号化器、復号器、送信装置及び受信装置
JP2019071602A (ja) 符号化器、復号器、送信装置及び受信装置
JP2019012910A (ja) 符号化器、復号器、送信装置及び受信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191004

R150 Certificate of patent or registration of utility model

Ref document number: 6600429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250