JP2019068482A - 送信装置及び受信装置 - Google Patents

Abstract

【課題】耐雑音性に優れたデジタルデータの送信装置及び受信装置を提供する。【解決手段】送信装置は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率９３／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う符号化器と、符号化器により符号化したデータを、変調方式が８ＰＳＫ時及び１６ＡＰＳＫ時には順方向で読み出すように動作するビットインターリーブ処理部を備える。受信装置は、送信装置により符号化されたデータを、変調方式が８ＰＳＫ時及び１６ＡＰＳＫ時には順方向で書き込むように動作するデインターリーブ処理部と、デインターリーブ処理部により処理されたデータを、検査行列に基づいてＬＤＰＣ復号する復号器と、を備える。【選択図】図７

Description

関連出願の相互参照

本出願は、２０１３年１１月１５日に出願された日本国特許出願２０１３−２３６９５６号の優先権を主張するものであり、この先の出願の開示全体をここに参照のために取り込む。

本発明は、衛星放送及び地上放送並びに固定通信及び移動通信の技術分野に関するものであり、特に、デジタルデータの送信装置及び受信装置に関する。

デジタル伝送方式では、各サービスで利用可能な周波数帯域幅において、より多くの情報が伝送可能なよう、多値変調方式がよく用いられる。周波数利用効率を高めるには、変調信号１シンボル当たりに割り当てるビット数（変調次数）を高めるのが有効であるが、周波数１Ｈｚあたりに伝送可能な情報速度の上限値と信号対雑音比の関係はシャノン限界で制限される。衛星伝送路を用いた情報の伝送形態の一例として、衛星デジタル放送が挙げられる。

衛星デジタル放送においては、衛星中継器のハードウェア制限上、電力効率のよいＴＷＴＡ（進行波管増幅器）がよく用いられる。また、限られた衛星中継器のハードウェア制限を最大限生かすため、衛星中継器出力が最大となるよう、飽和領域で増幅器を動作させることが望ましい。しかし、増幅器で発生する歪は伝送劣化につながるため、電力増幅器で発生する歪で生じる伝送劣化に強い耐性をもつ変調方式として、位相シフトキーイング（ＰＳＫ：Phase Shift Keying）がよく利用される。現在日本では衛星デジタル放送の伝送方式としてＩＳＤＢ−Ｓとよばれる伝送方式が用いられ、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫといったＰＳＫ変調が利用可能である。

また、欧州の伝送方式であるＤＶＢ−Ｓ２では振幅位相シフトキーイング（ＡＰＳＫ）も利用可能とし、さらなる周波数利用効率の改善を図った変調方式の実用化が成されている。例えば、１６ＡＰＳＫであれば周波数利用効率は最大４ｂｐｓ／Ｈｚであり、３２ＡＰＳＫであれば最大５ｂｐｓ／Ｈｚ伝送することが可能である。

現在利用されている衛星デジタル放送では、誤り訂正符号を用いた受信装置における情報訂正が行われている。パリティビットと呼ばれる冗長信号を送るべき情報に付加することで信号の冗長度（符号化率）を制御し、雑音に対する耐性を上げることが可能である。誤り訂正符号と変調方式は密接に関わっており、信号対雑音比に対する周波数利用効率の理論的な上限値はシャノン限界と呼ばれる。シャノン限界に迫る性能を有する強力な誤り訂正符号の一つとしてＬＤＰＣ（Low Density Parity Check）符号が１９６２年にギャラガーによって提案されている（例えば、非特許文献１参照）。

ＬＤＰＣ符号は、非常に疎な検査行列Ｈ（検査行列の要素が０と１からなり、且つ１の数が非常に少ない）により定義される線形符号である。

ＬＤＰＣ符号は符号長を大きくし、適切な検査行列を用いることによりシャノン限界に迫る伝送特性が得られる強力な誤り訂正符号であり、ＤＶＢ−Ｓ２や、ＡＲＩＢ ＳＴＤ−Ｂ４４に記載の高度広帯域衛星デジタル放送の伝送方式（以下、高度衛星放送方式と呼ぶ。例えば、非特許文献２参照）及び、広帯域無線アクセス規格ＩＥＥＥ８０２．１６ｅにおいてもＬＤＰＣ符号が採用されている。多値ＡＰＳＫ変調とＬＤＰＣ符号をはじめとする強力な誤り訂正符号を組み合わせることで、より高い周波数利用効率の伝送が可能となってきている。

高度衛星放送方式を例にした場合、本方式におけるＬＤＰＣ符号の符号長は、前方向誤り訂正方式（ＦＥＣ：Forward Error Correction）フレームで構成され、４４８８０ビットであり、ＢＰＳＫ限界（信号点配置をＢＰＳＫとした場合の信号対雑音比に対する周波数利用効率の理論的な上限値）から約１ｄＢ以内の性能を有することが示されている（例えば、非特許文献３参照）。

また、高度衛星放送方式においては、ＬＤＰＣ符号化率として、４１／１２０（≒１／３）、４９／１２０（≒２／５）、６１／１２０（≒１／２）、７３／１２０（≒３／５）、８１／１２０（≒２／３）、８９／１２０（≒３／４）、９７／１２０（≒４／５）、１０１／１２０（≒５／６）、１０５／１２０（≒７／８）、及び、１０９／１２０（≒９／１０）が定められ（例えば、非特許文献２参照）、これら以外にも、１１／４０のＬＤＰＣ符号化率が提案されている（例えば、特許文献１，２参照）。

特許第４６８８８４１号明細書 特許第４８５６６０８号明細書

R. G Gallager, "Low Density Parity Check Codes," in Research Monograph series Cambridge, MIT Press, 1963 "高度広帯域衛星デジタル放送の伝送方式 標準規格 ARIB STD-B44 1.0版、［online］、平成21年7月29日策定、ARIB、［平成25年10月30日検索］、インターネット〈URL：http://www.arib.or.jp/english/html/overview/doc/2-STD-B44v1_0.pdf〉 鈴木他, "高度ＢＳデジタル放送用ＬＤＰＣ符号の設計"、映像情報メディア学会誌、一般社団法人映像情報メディア学会、映像情報メディア vol.62、No.12、2008年12月1日、pp.1997-2004

ここで、ＬＤＰＣ符号の性能を高めるためには、特許文献１，２に示されるように、符号化率の選択だけでなく、各符号化率に適した検査行列初期値テーブルを定める必要がある。特に、ＬＤＰＣ符号に多値変調を適用した場合の所要Ｃ／Ｎは、シャノン限界（及び、各変調方式の限界値）で示される所要Ｃ／Ｎに対してギャップが拡大する傾向がある。このため、例えば１６ＡＰＳＫや３２ＡＰＳＫの採用を鑑みた場合、適切なＬＤＰＣ符号化率及び検査行列初期値テーブルを採用することが、要望される所要Ｃ／Ｎにおいて周波数利用効率の向上を実現する上で重要な技術課題となる。

本発明は、上述のとおり、多値変調を適用時のＬＤＰＣ符号の性能改善を図り、耐雑音性に優れたデジタルデータの送信装置及び受信装置を提供することを目的とする。

本発明に係る送信装置及び受信装置において、符号化器及び復号器はＬＤＰＣ符号率９３／１２０の特性を効果的に改善させる検査行列初期値テーブルを用いてＬＤＰＣ符号に関する処理を実行する。また、本発明に係る送信装置及び受信装置は、それぞれ当該ＬＤＰＣ符号率９３／１２０の検査行列初期値テーブルを用いたＬＤＰＣ符号に関して変調方式毎に選択的にビット読み出し方向を制御して動作するビットインターリーブ処理部及び変調方式毎に選択的にビット書き込み方向を制御して動作するデインターリーブ処理部を備えるように構成する。

即ち、符号化器は、符号化率毎に固有の検査行列を用いてデジタルデータをＬＤＰＣ符号化する符号化器であって、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率９３／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う。前記符号化率９３／１２０の検査行列初期値テーブル（表１）は、以下の表からなることを特徴とする。

本発明に係る送信装置は、上記符号化器により符号化したデータを、変調方式が３２ＡＰＳＫ時には逆方向で読み出すように動作するビットインターリーブ処理部を備えることを特徴とする。

また、本発明に係る受信装置は、本発明に係る送信装置により符号化されたデータを、変調方式が３２ＡＰＳＫ時には逆方向で書き込むように動作するデインターリーブ処理部と、前記デインターリーブ処理部により処理されたデータを、前記検査行列に基づいてＬＤＰＣ復号する復号器と、を備えることを特徴とする。

本発明によれば、要望される所要Ｃ／Ｎにおいて、ＬＤＰＣ符号の性能を高め周波数利用効率の向上を実現することが可能となる。

本発明による一実施例の伝送システムにおける多重フレームの構成を示す図である。 本発明による一実施例の伝送システムにおける送信装置のブロック図である。 本発明による一実施例の伝送システムにおける受信装置のブロック図である。 本発明による一実施例の変調波信号の一例を示す図である。 ＬＤＰＣ符号用検査行列の基本構造を示す図である。 本発明による一実施例の符号化器の処理過程を示すフローチャートである。 本発明による一実施例の伝送システムにおける検査行列初期値テーブル（符号化率９３／１２０）の説明図である。 本発明による一実施例の送信装置における送信信号を生成するフローチャートである。 本発明による一実施例の送信装置におけるＭ値変調におけるビットインターリーブ処理の構成図である。 本発明による一実施例の受信装置における復号器の処理過程を示すフローチャートである。 本発明による一実施例の受信装置における受信信号を生成するフローチャートである。 本発明による一実施例の受信装置におけるＭ値変調におけるデインターリーブ処理の構成図である。 本発明に係るＬＤＰＣ符号化率９３／１２０の際のＬＤＰＣ符号検査行列の仕様を示す図である。 本発明に係るＬＤＰＣ符号化率９３／１２０のＬＤＰＣ符号検査行列適用時のビットインターリーブの読み出し方向を示す図である。 １６ＡＰＳＫの信号点配置を示す図である。 ３２ＡＰＳＫの信号点配置を示す図である。 本発明に係る１６ＡＰＳＫにおけるＬＤＰＣ符号化率９３／１２０のＬＤＰＣ符号検査行列適用時の半径比の好適例を示す図である。 本発明に係る３２ＡＰＳＫにおけるＬＤＰＣ符号化率９３／１２０のＬＤＰＣ符号検査行列適用時の半径比の好適例を示す図である。 本発明に係る検査行列初期値テーブル（表１）によるＬＤＰＣ符号化率９３／１２０に関するπ／２シフトＢＰＳＫ変調時のＣ／Ｎ対ＢＥＲ特性を示す図である。 本発明に係る検査行列初期値テーブル（表１）によるＬＤＰＣ符号化率９３／１２０に関するＱＰＳＫ変調時のＣ／Ｎ対ＢＥＲ特性を示す図である。 本発明に係る検査行列初期値テーブル（表１）によるＬＤＰＣ符号化率９３／１２０に関する８ＰＳＫ変調時のＣ／Ｎ対ＢＥＲ特性を示す図である。 本発明に係る検査行列初期値テーブル（表１）によるＬＤＰＣ符号化率９３／１２０に関する１６ＡＰＳＫ変調時のＣ／Ｎ対ＢＥＲ特性を示す図である。 本発明に係る検査行列初期値テーブル（表１）によるＬＤＰＣ符号化率９３／１２０に関する３２ＡＰＳＫ変調時のＣ／Ｎ対ＢＥＲ特性を示す図である。 本発明に係るＬＤＰＣ符号化率９３／１２０における変調方式別の所要Ｃ／Ｎを例示する図である。 本発明に係るＬＤＰＣ符号化率９３／１２０における変調方式８ＰＳＫのインターリーバの構成を示す図である。 本発明に係るＬＤＰＣ符号化率９３／１２０における変調方式１６ＡＰＳＫのインターリーバの構成を示す図である。 本発明に係るＬＤＰＣ符号化率９３／１２０における変調方式３２ＡＰＳＫのインターリーバの構成を示す図である。 本発明に係るＬＤＰＣ符号化率９３／１２０における変調方式８ＰＳＫのデインターリーバの構成を示す図である。 本発明に係るＬＤＰＣ符号化率９３／１２０における変調方式１６ＡＰＳＫのデインターリーバの構成を示す図である。 本発明に係るＬＤＰＣ符号化率９３／１２０における変調方式３２ＡＰＳＫのデインターリーバの構成を示す図である。

以下、本発明による一実施例の伝送システムを説明する。本発明による一実施例の伝送システムは、本発明に係る符号化器及び変調器を有する送信装置と、本発明に係る復調器及び復号器を有する受信装置から構成される。特に、本発明においては、既存のＬＤＰＣ符号化率のみでは十分な伝送性能が得られない場合を考慮して、新たにＬＤＰＣ符号率９３／１２０を定めるとともに、このＬＤＰＣ符号率９３／１２０に対して有効な検査行列初期値テーブル（表１）を導き出したことに伴い、伝送性能を有利に改善する１６ＡＰＳＫや３２ＡＰＳＫなどの多値変調時におけるビットインターリーブ、デインターリーブ及び変調マッピングを最適化した点にある。したがって、本発明に係る送信装置及び受信装置は、特許文献１，２に開示されるものと同様の機能を有するが、本発明に係る符号化器及び復号器がＬＤＰＣ符号率９３／１２０のＬＤＰＣ符号に関する処理を備える点、本発明に係る符号化器及び復号器がＬＤＰＣ符号率９３／１２０の特性を効果的に改善させる検査行列初期値テーブルを用いてＬＤＰＣ符号に関する処理を実行する点、本発明に係る送信装置及び受信装置が、それぞれ当該ＬＤＰＣ符号率９３／１２０の検査行列初期値テーブルを用いたＬＤＰＣ符号に関して変調方式毎に選択的にビット読み出し方向を制御して動作するビットインターリーブ処理部、変調方式毎に選択的にビット書き込み方向を制御して動作するデインターリーブ処理部を備える点、及び、本発明に係る送信装置の変調器及び受信装置の復調器が変調方式（特に、多値変調）に応じて、当該ＬＤＰＣ符号率９３／１２０の検査行列初期値テーブルを用いたＬＤＰＣ符号に適した半径比で変調シンボルを選択的に割り当てるマッピング処理を備える点で相違することに留意する。

（伝送システム）
まず、本実施例の伝送システムで用いる多重フレームの構成について説明する。

（多重フレーム構成）
図１は、本実施例の複数変調・時分割多重型伝送システムで用いる多重フレームの構成を示す図である。本発明による実施例の送信装置（図２を参照。詳細については後述する。）は、図１に示す多重フレーム構成を用いることにより、伝送方式及び符号化率を指定し、符号化及び変調を行なう。そして、本発明による実施例の受信装置（図３を参照。詳細については後述する。）は、このフレーム構成に基づいて、復調及び誤り訂正符号の復号を行なう。

図１に示すように、この多重フレーム構成において、スロットは制御情報、データ、外符号パリティ、スタッフビット及び内符号パリティにより構成され、その長さはＳＩビット、１フレームを構成するスロット数はＮ本となっている。また、スロットとは別に、同期、パイロット、及びＴＭＣＣとその誤り訂正パリティも備えており、その長さは、それぞれＳｙビット、Ｐｌビット及びＴビットとなっており、スロット＃１〜＃Ｎ／Ｅでは、それぞれＳｙ×Ｎ／Ｅ、Ｐｌ×Ｎ／Ｅ及びＴ×Ｎ／Ｅのビット数が割り当てられている。

ここで、スタッフビットは、バイト単位での処理をしやすくするために必要な場合のみ挿入されるビットである。このため、バイト単位での処理をしやすくする必要がない場合には挿入されない。例えば、制御情報として確保できるビット数が１８２ビットだったとし、その後にデータがＸバイト後続したとする。この場合、制御情報は１８２ビット＝２２バイト＋６ビットとなるため、バイト単位を基本として処理しようとすると、後続するバイト単位のデータをわざわざ２ビットシフトして、制御情報末尾の６ビットと接続して書き込む必要が生じ、受信装置側ではこの接続を元に戻し、元のバイト単位のデータに復元する必要が生じる。このような場合、制御情報に使えるビット数のうち、６ビットは情報伝送に使わないスタッフビットとする方がハードウェア化の点でメリットが大きい。

本実施例に係る多重フレーム構成では、内符号パリティをも包含している。このため、ダミースロットを挿入する規則は、デジタル変調方式（以下、単に変調方式とも称する）自体の周波数利用効率のみを考慮すればよい。

また、既知の多重フレーム構成と異なり、後述するように、利用対象とする変調方式に割り当てられるダミースロット数が、符号化率に依存することなく決定される。尚、伝送制御信号（即ち、ＴＭＣＣ信号）には、伝送の制御を行なう情報（以下、伝送制御情報とも称する）が書き込まれており、各スロットに対し、伝送モードを指定できる、伝送モードに対応した値を有する。ここでいう伝送モードは、変調方式と内符号符号化率の組み合わせとして指定できるものである。

図１において、Ｎはフレームあたりのスロット数を示している。実際のＮの値としては、１スロットあたりのビットレートを満たすように設定される。

例えば、構成しようとする伝送システムで採用する変調方式群のうち最大効率の変調方式が、８ＰＳＫ（３ｂｐｓ／Ｈｚ）、１６ＡＰＳＫ（又は１６ＱＡＭ、４ｂｐｓ／Ｈｚ）及び３２ＡＰＳＫ（又は３２ＱＡＭ、５ｂｐｓ／Ｈｚ）の場合、２ｂｐｓ／Ｈｚで４８スロットとすると、それぞれ１．５倍、２倍及び２．５倍となることから、スロット数Ｎはそれぞれ、４８スロット×１．５＝７２スロット、４８スロット×２＝９６スロット、及び４８スロット×２．５＝１２０スロットとすることが望ましい。

同期、パイロット並びにＴＭＣＣ及びその誤り訂正パリティの領域の下にダミー（Ｄｕｍｍｙ）領域を設けているのは、採用する変調方式群のうち最大効率の変調方式で伝送される主信号に対しては、一般に効率の低い変調方式を採用することが多く、その分だけ余分に変調シンボルを占有することになるから、この時間領域を確保しておくためである。尚、ダミー領域は仮想的なものであり、この領域のデータは実際には伝送されないことから、これに対応するメモリ領域を装備する必要はない。また、ダミーの量を規定しているＥの値は、採用する変調方式群のうち最大効率の変調方式の周波数利用効率に対する、これらの信号を伝送する変調方式の周波数利用効率の比である。例えば、採用する変調方式群のうち最大効率の変調方式が３２ＡＰＳＫ（または３２ＱＡＭ、５ｂｐｓ／Ｈｚ）で、これらの信号を伝送する変調方式がＢＰＳＫ（１ｂｐｓ／Ｈｚ）であった場合、Ｅの値は５となる。同様に、採用する変調方式群のうち最大効率の変調方式が１６ＡＰＳＫ（又は１６ＱＡＭ、４ｂｐｓ／Ｈｚ）で、これらの信号を伝送する変調方式がＢＰＳＫ（１ｂｐｓ／Ｈｚ）であった場合、Ｅの値は４となる。

スロット長Ｓｌは、符号の長さ（符号長）に依存する。特許文献１，２や非特許文献３に記載されているように、４４８８０とすることが望ましい。これは、データとＬＤＰＣパリティとの配分を柔軟に行なうために、制御情報と外符号パリティとスタッフビットのビット数の和として、ＬＤＰＣの周期Ｍｔ（＝３７４）の整数倍とすることを意図している。従って、以下、複数の変調方式で１スロットのデータをバイト単位で効率的に処理できるように、スロット長Ｓｌは４４８８０の多重フレーム構造を扱う場合の送信装置及び受信装置について説明する。

次に、本発明による実施例の送信装置について説明する。

（送信装置）
図２は、本発明による実施例の送信装置１の構成を示す図である。この送信装置１は、フレーム生成部１０、ＬＤＰＣ符号化部１１−１，１１−２、ＢＣＨ符号化部１１−３，１１−４、エネルギー拡散部１２，１３、スイッチ１４、マッピング部１５及び時分割多重／直交変調部１６を備え、データストリームを送信する場合に、図１に示した多重フレームの信号を生成してから変調波信号を生成するまでの一連の処理を行う。以下、ＬＤＰＣ符号化部１１−１，１１−２は、単に符号化器とも称し、マッピング部１５及び時分割多重／直交変調部１６によりマッピング部１５で割り当てられたシンボルを変調する処理ブロックを、単に変調器とも称する。

フレーム生成部１０は、スロットＳＩビットについて、制御信号と、データと、ＢＣＨ符号化部１１−３により制御情報とデータが符号化された外符号パリティと、スタッフビットと、符号化器１１−１により制御情報、データ、及び外符号パリティ及びスタッフビットがＬＤＰＣ符号化された内符号パリティとにより構成したスロット＃１〜＃Ｎからなるフレームを生成し、エネルギー拡散部１２に出力する。また、フレーム生成部１０は、ＴＭＣＣ信号について、ＢＣＨ符号化部１１−４によりＢＣＨパリティを生成し、さらに符号化器１１−２によりＬＤＰＣパリティを生成する。尚、フレーム生成部１０により生成される多重フレームは、スロット数Ｎ、ダミーの量を規定するＥ、スロット長Ｓｌ、同期ビット長Ｓｙ、パイロットビット長Ｐｌ、並びにＴＭＣＣ及びパリティビット長Ｔが前述した数になるように生成される。

ＢＣＨ符号化部１１−３，１１−４は、外符号として、必要に応じて設けられる誤り訂正符号化処理であり、所定のデータに対してＢＣＨ符号化を施す。ＢＣＨ符号化の符号化処理は、非特許文献２に規定されているものと同様とすることができ、その詳細は省略する。

符号化器１１−１，１１−２は、内符号として、所定のデータ又はＢＣＨ符号化データに対して、周期ＭｔのＬＤＰＣ符号化を施す。尚、本発明に係る符号化器１１−１，１１−２の検査行列を用いたＬＤＰＣ符号化についての詳細は、後述する。

エネルギー拡散部１２は、フレーム生成部１０により生成されたスロット＃１〜#Ｎを入力し、これらのデータ等全体に対して、エネルギー拡散（ビットランダム化）を行なう。これは、擬似ランダムな「１」及び「０」のパターンを、Ｍ系列を使って発生させ、これとスロット内のデータとでＭＯＤ２により加算することにより実現する。これにより、「１」又は「０」が連続することがなくなることから、後述する受信装置において、同期再生の安定化を図ることができる。なお、ＬＤＰＣ符号化部１１−１で付加されるパリティビットは、エネルギー拡散後の信号を元に算出した場合も、十分な拡散効果が期待できることから、ＬＤＰＣ符号化部１１−１の処理と、エネルギー拡散部１２の処理は、順序交換が可能であり、この場合、受信装置においても、送信装置側と対となる信号処理を行う。

エネルギー拡散部１３は、フレーム生成部１０により生成された各スロットに対応する＃１〜＃Ｎ／Ｅの所定の制御情報（図１に示すＴビット内の情報）を入力し、エネルギー拡散部１２とともに、これらのデータ等全体に対して、エネルギー拡散（ビットランダム化）を行なう。なお、ＬＤＰＣ符号化部１１−２で付加されるパリティビットは、エネルギー拡散後の信号を元に算出した場合も、十分な拡散効果が期待できることから、ＬＤＰＣ符号化部１１−２の処理と、エネルギー拡散部１３の処理は、順序交換が可能であり、この場合、受信装置においても、送信装置側と対となる信号処理を行う。

スイッチ１４は、同期及びパイロット信号を適宜挿入しながら、スロット＃１〜＃Ｎを各種変調方式に応じて切り換え、マッピング部１５により、ＴＭＣＣ同期で指定された変調方式によるマッピングを行なう。

時分割多重／直交変調部１６は、フレーム単位の時分割多重を行い、直交変調を施して、変調波信号を生成する。

例えば、最大効率の変調方式を３２ＡＰＳＫ（又は３２ＱＡＭ）とし、Ｎ＝１２０、Ｅ＝５、Ｓｌ＝４４８８０、Ｓｙ＝１２０、Ｐｌ＝１６０、Ｔ＝１３２０とした場合、変調波信号は、１フレーム分の情報を＃１〜＃１２０の変調スロットに分割して伝送される（図４参照）。奇数番号の変調スロットは、まずπ／２シフトＢＰＳＫ変調されたスロット同期Ｓｙｎｃ１（２４シンボル）又はその反転パターン!Ｓｙｎｃ１（２４シンボル）及び当該変調スロットの変調方式に対応したパイロット信号（３２シンボル）が伝送される。続いて、ＴＭＣＣ信号により指定された変調方式で変調された、映像・音声・データ放送等が多重された主信号データ（１３６シンボル）と、π／２シフトＢＰＳＫ変調されたＴＭＣＣ信号（４シンボル）とが交互に６６回伝送される。偶数番号の変調スロットは、まずπ／２シフトＢＰＳＫ変調されたスロット同期Ｓｙｎｃ２(２４シンボル)及び当該変調スロットの変調方式に対応したパイロット信号（３２シンボル）が伝送される。続いて、ＴＭＣＣ信号により指定された変調方式で変調された、映像・音声・データ放送等が多重された主信号データ（１３６シンボル）と、π／２シフトＢＰＳＫ変調されたＴＭＣＣ信号（４シンボル）とが交互に６６回伝送される。

上記の同期パターンＳｙｎｃ１、及びその反転パターン！Ｓｙｎｃ１、Ｓｙｎｃ２は擬似同期を避けるために、それ自体が鋭い自己相関ピークを持つものであるとともに、互いに低い相互相関を持つものである必要がある。このような符号として、Ｓｙｎｃ１として０ｘ５２ｆ８６６=０１０１００１０１１１１１００００１１００１１０、そのビット反転パターン!Ｓｙｎｃ１として０ｘａｄ０７９９＝１０１０１１０１０００００１１１１００１１００１、Ｓｙｎｃ２として０ｘ３６７１５ａ＝００１１０１１００１１１０００１０１０１１０１０とすると擬似同期の少ない受信が可能となる。

このような処理を、１２０変調スロット分繰り返して行うことにより、ＴＭＣＣ信号に書き込まれた情報が後述する受信装置２へ伝送される。受信装置２は、ＴＭＣＣ信号の情報を絶えず監視することにより、送信装置１において様々な伝送制御が行われたとしても、それに追従して受信方式等を切り替えることができる。

次に、本発明による実施例の受信装置について説明する。

（受信装置）
図３は、本発明による実施例の受信装置２の構成を示す図である。この受信装置２は、チャンネル選択部２０、直交検波部２１、伝送制御信号復号部２２、復号器２３、エネルギー逆拡散部２４及び外符号復号部（ＢＣＨ復号部）２５を備えている。

チャンネル選択部２０は、送信装置１からの変調波信号を受信し、所定の周波数帯のチャンネルを選択し、そのチャンネルの信号を直交検波部２１で扱うＩ成分（In-phase）信号、Ｑ成分（Quadrature-phase）信号からなるベースバンド信号に変換して出力する。

直交検波部２１は、チャンネル選択部２０により選択されたチャンネルのベースバンド信号を入力し、同期ベースバンド信号に変換する。

伝送制御信号復号部２２は、直交検波部２１により変換された同期ベースバンド信号を入力し、まずスロット同期Ｓｙｎｃ２、次いでフレーム同期！Ｓｙｎｃ１およびＳｙｎｃ１を検出し、それを基準として、周期的に多重されているπ／２シフトＢＰＳＫ変調波であるＴＭＣＣ信号の位置も検出する。また、ＴＭＣＣ信号により伝送される変調方式・誤り訂正の情報についての検出もここで行う。伝送制御信号復号部２２により復号された情報は、直交検波部２１、復号器２３、エネルギー逆拡散部２４及び外符号復号部２５に入力される。

復号器２３は、ＬＤＰＣ復号器として構成され、直交検波部２１から同期ベースバンド信号が入力されると共に、伝送制御信号復号部２２により検出された変調方式・誤り訂正の情報が入力され、各変調方式に合わせた復号を行なう。尚、本発明に係る復号器２３の検査行列を用いたＬＤＰＣ復号についての詳細は後述する。

エネルギー逆拡散部２４は、送信装置１のエネルギー拡散部１２，１３において擬似ランダム符号がＭＯＤ２により加算された処理を元に戻すため、再度同じ擬似ランダム符号をＭＯＤ２により加算し、エネルギー逆拡散処理を行う。

外符号復号部２５は、送信装置１の外符号符号化部１１−３,１１−４で、例えばＢＣＨ符号化した信号に対し、復号を行なう。

以上のように、本発明による実施例において、送信装置１及び受信装置２は、長い符号長を持つＬＤＰＣのような誤り訂正符号にも対応することができ、且つ、変調方式と符号化率とを自由に組み合わせることができる。従って、ＭＰＥＧ−２ ＴＳ及びその他のデジタルデータストリームを効率良く伝送することが可能である。

次に、上述の複数変調・時分割多重型伝送システムにおいて、本発明に係る符号化器及び復号器、並びに送信装置及び受信装置の処理過程を説明する。

まず、本実施例の符号化器１１−１，１１−２の処理過程について説明する。

（符号化器の処理過程）
検査行列Ｈの符号長Ｎ＝４４８８０と設定する。また、検査行列ＨにＬＤＧＭ構造を適用する。Ｈ＝［Ｈ_Ａ｜Ｈ_Ｂ］であり、部分行列Ｈ_Ａとして、列重みが符号化率毎に大小２種類の値（列重み種類数は３種類以上としてもよい）で構成される行列を適用する。Ｈ_Ｂは下三角構造を持つ部分行列であり、Ｈ_Ｂの行重みは１行目が１で残りの行重みは全て２、列重みは全ての列で２（ただし、最後列のみ１）である階段行列である。

図５に検査行列Ｈの基本構造を示す。この場合、情報長４４８８０×Ｒ（Ｒ：ＬＤＰＣ符号化率）＝Ｎ（検査行列の符号長）−Ｐ、パリティ長Ｐ＝４４８８０×（１−Ｒ）である。

図６を参照しながら、符号化器１１−１，１１−２の処理をステップＳ１０１〜Ｓ１０６について説明する。

ステップＳ１０１で、所定の符号化率が決定される。例えば、符号化率９３／１２０の検査行列を用いてＬＤＰＣ符号化を行なうことが設定される。

ステップＳ１０２で、ステップＳ１０１にて決定された符号化率に該当する、予め定められた検査行列初期値テーブル（例えば、符号化率９３／１２０用の表１）を用意する。符号化器１１−１，１１−２が、所定のメモリ領域（図示せず）に格納された検査行列初期値テーブルを読み出すとして説明する。検査行列初期値テーブルの説明図を図７に示す。検査行列初期値テーブルは検査行列の列方向の１の行番号（行番号の先頭値を０とする）をその列が持つ列重みの数だけ、上から１＋３７４×０列目、１＋３７４×１列目、１＋３７４×２列目、・・・１＋３７４×ｋ列目の順に記載したものである。ｋの値は符号化率によって異なる。符号化率９３／１２０の場合、ｋ＝９２である。情報長（Ｎ−Ｐ）とｋとの間には、式（１）の関係が成り立つ。

Ｎ−Ｐ＝（ｋ＋１）×３７４ （１）

符号化率９３／１２０の場合、検査行列の列重みは１列目から５２３６列目までは９、検査行列の列重みは５２３７列目から６３５８列目までは８、６３５９列目から３４７８２列目までは３の３種類の値で構成される。検査行列初期値テーブルの列重みに着目すると、上から１４行目までが列重み９に相当し、１４行目から１７行目までが列重み８に相当する。同様に、１８行目から９３行目までが列重み３に相当する。

表１の場合、１行目は５２１、７８１、２０８１、２４１９、３５８９、５８７７、６０８５、６２６７、６６５７であり、これは検査行列の１列目の１の行位置が５２１番目、７８１番目、２０８１番目、２４１９番目、３５８９番目、５８７７番目、６０８５番目、６２６７番目、６６５７番目にあることを示している。これら読み出した行番号をｈ_ｉ−ｊで現すと、ｈ_１−１＝５２１、ｈ_１−２＝７８１、ｈ_１−３＝２０８１、ｈ_１−４＝２４１９、ｈ_１−５＝３５８９、ｈ_１−６＝５８７７、ｈ_１−７＝６０８５、ｈ_１−８＝６２６７、及びｈ_１−９＝６６５７となる。ここで、ｈ_ｉ−ｊのｉは検査行列初期値テーブルの行番号であり、ｈ_ｉ−ｊのｊは検査行列初期値テーブルの列番号である。

次に、所定のメモリ領域から読み出した検査行列初期値テーブルの１行目に記載された検査行列の行番号及び式（２）を用いて、検査行列の２列目〜３７４列目の検査行列行方向要素リストＨ_ｑ−ｊを求める（ｑ＝２〜３７４）。Ｈ_ｑ−ｊは検査行列Ｈのｑ列目の１の行番号を示す。Ｈ_ｑ−ｊのｊは列重みの要素数の順番を示す。従って、列重み９の場合、ｊ＝１〜９である。ｑ＝１は検査行列初期値テーブルの１行目を用いることになる。

Ｈ_ｑ−ｊ＝ ｍｏｄ｛（ｈ_ｉ−ｊ+ ｍｏｄ((ｑ−１),３７４)) × Ｑ）,Ｐ｝ （２）

ここで、ｍｏｄ（ｘ，ｙ）はｘをｙで割った余りを意味する。式（２）のＱは、符号化率毎に異なる値をもち、Ｑは式（３）で求められる。

Ｑ＝Ｐ／３７４ （３）

検査行列の２列目（ｑ＝２）を式（２）に従って計算して得られた値を検査行列２列目の行番号として使用する。同様にｑ＝３〜３７４についても式（２）による計算を行い、検査行列１列目から３７４列目までの検査行列の行番号が求まる。

ステップＳ１０３で、検査行列初期値テーブルの２行目からｋ＋１行目（最終行）まで用いて、上述の方法で検査行列の列方向の行番号を全て計算する。以上により検査行列Ｈの列方向の１の行番号が全て決定し、検査行列Ｈの１の要素位置が全て確定する。

ステップＳ１０４で、ステップＳ１０３にて求めた検査行列Ｈを所定のメモリ領域から読み出し、ステップＳ１０５で、検査行列ＨがＬＤＧＭ構造を用いているため、式（４）によりパリティビット列Ｐを順次決定する。

Ｈ・Ｃ^Ｔ＝０ （４）

Ｃ_ｉ（ｉ＝１〜４４８８０）は符号語であり、Ｃ ＝ ［Ｉ｜Ｐ］である。情報ビット列Ｉ_ｉに対するパリティビット列Ｐ_ｉが、式（４）から逐次的に算出できるため、符号語Ｃ_ｉを構成させることができるようになる。尚、式（４）におけるＴは転置行列を示す。

ステップＳ１０６で、情報ビット列Ｉ_ｉにステップＳ１０５にて求めたパリティビット列Ｐ_ｉを付加し、１スロットの符号語Ｃ_ｉ（ｉ＝１〜４４８８０）を構成する。

他の符号化率の条件で符号化する場合は、検査行列初期値テーブルを変更することにより、ステップＳ１０１〜ステップＳ１０６の処理によって符号化をすることが可能である。このように、検査行列は、符号化率毎に固有の行列であって、予め定めた検査行列初期値テーブル（例えば、表１）を初期値として、符号化率に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成される。従って、本符号化器１１−１は４４８８０ビットを符号長としていることから、本実施例の伝送システムで示されるスロット構造の符号長４４８８０ビットのケースに本実施例の符号化器１１−１を適用した場合、スロット毎に符号化率を変更して符号化を行うことが可能となる。

続いて、本実施例の送信装置の処理過程について説明する。

（送信装置の処理過程）
送信装置の送信信号生成過程を、図８を参照して説明する。

ステップＳ２０１で、フレーム生成部１０により、所定の変調方式及び符号化率が決定される。例えば、決定した変調方式及び符号化率は、伝送モードの情報を含む伝送制御情報としてＴＭＣＣ信号により受信装置２に伝送される。

ステップＳ２０２で、情報ビット列Ｉ_ｉ（ｉ＝１〜ｎ）を用意する。ここで、情報ビット列Ｉ_ｉは０と１から構成されるビット列であり、符号化率によって情報ビット列Ｉ_ｉの長さｎは異なる。想定される情報ビット列としては、ＭＰＥＧ−２ ＴＳストリーム等が挙げられる。また、伝送性能をより高めるために情報ビット列Ｉ_ｉは事前に別の誤り訂正符号（ＢＣＨ符号化又はリードソロモン符号化などのブロック符号化に限らず、畳み込み符号又は別のＬＤＰＣ符号でもよい）によって符号化された信号を用いることも可能である（ステップＳ２０３）。

ステップＳ２０４で、前述したように、符号化器１１−１によって情報ビットＩ_ｉ（ｉ＝１〜ｎ）に対しＬＤＰＣ符号化を行い、１スロットの符号語Ｃ_ｉ（ｉ＝１〜４４８８０）を生成する。

ステップＳ２０５で、スイッチ１４により、横方向が４４８８０／Ｍ、縦方向がＭに相当する２次元構造をもつ一時メモリを用意し、符号語Ｃ_ｉ（ｉ＝１〜４４８８０）を先頭から一時メモリの横方向に４４８８０／Ｍビット記録する操作を縦方向にＭ回行う。ここでＭは変調次数に相当し、位相変調の場合、ＱＰＳＫではＭ＝２、８ＰＳＫではＭ＝３、１６ＡＰＳＫではＭ＝４、３２ＡＰＳＫではＭ＝５である。記録終了後、記録した符号語Ｃ_ｉ（ｉ＝１〜４４８８０）を一時メモリの横方向の先頭から縦方向に向かってＭビット読み出す操作を横方向に４４８８０／Ｍ回繰り返す。以上の操作をビットインターリーブ処理という。ビットインターリーブ処理部による、Ｍ値変調におけるビットインターリーブ処理の構成図を図９に示す。

ステップＳ２０６で、マッピング部１５により、一時メモリから読み出したビットインターリーブ処理が施された符号語Ｃ_ｉ（ｉ＝１〜４４８８０）をＭビット毎に変調方式で定める各位相点へ配置し、変調シンボルを生成する。また、Ｍは変調次数に相当するため、上記操作により符号語Ｃ_ｉ（ｉ＝１〜４４８８０）をすべて過不足なく各位相点へ配置することが可能となる。

ステップＳ２０７で、時分割多重／直交変調部１６により、ステップＳ２０６における変調シンボルを用いて直交変調を行い、送信信号（即ち、変調波信号）を生成する。

以上のステップＳ２０１〜ステップＳ２０７の処理を繰り返す事で、本送信装置１から４４８８０ビット毎に変調方式及び符号化率を変更し、４４８８０ビット毎にＬＤＰＣ符号化した送信信号の生成が可能となる。

本符号化器１１−１は４４８８０ビットを基本単位としており、また、４４８８０は１，２，３，４，５，６，８，１０，１１，１２，１５，１６等の値で割り切れる値である。よって本送信装置は変調次数Ｍとして非常に多様な値を用いることが可能であり、ＢＰＳＫ（π／２シフトＢＰＳＫ）、ＱＰＳＫ、８ＰＳＫ、１６ＡＰＳＫ（１６ＱＡＭ）、３２ＡＰＳＫ（３２ＱＡＭ）、６４ＱＡＭ、２５６ＱＡＭ、１０２４ＱＡＭ等非常に多様な多値変調方式に対応可能である。よって、本送信装置により非常に柔軟な変調方式及び符号化率を組み合わせた信号送信が可能となる。尚、ステップ２０４のＬＤＰＣ符号化に用いた検査行列のための検査行列初期値テーブルは、補助情報として送信装置１から受信装置２に送信することができ、或いはまた、受信装置２により予め保持させてもよい。或いは、送信装置１から受信装置２に検査行列自体を送信することができ、又は、検査行列自体を受信装置２により予め保持させてもよい。

続いて、本実施例の復号器の処理過程について説明する。

（復号器の処理過程）
図１０に、本発明による一実施例の受信装置における復号器の処理過程を示す。また、以下の説明では簡単のため、変調方式はＢＰＳＫなどの２値変調を想定する。

ステップＳ３０１で、復調器（即ち、図３に示す直交検波部２１）を経て復号した伝送制御情報から符号化率情報を読み出し、当該符号化率に相当する検査行列を決定する。

以下、シンボル番号をｉ、ビット番号をｎと表記する。また、送信シンボルｘ_iを構成するビットをｘ_ｎ,i、受信シンボルｙ_iを構成するビットｙ_ｎ,iの尤もらしさを表す指標である対数尤度比をλ_ｎ,iと表記する。

ステップＳ３０２で、送信シンボルｘ_iに相当する送信ビットｘ_ｎ,i及び受信シンボルｙ_iに基づいて対数尤度比λ_ｎ,i（２値変調の場合、i＝１〜４４８８０、ｎ＝１〜４４８８０）を算出する。対数尤度比λ_ｎ,iとは送るビット０と１の確からしさの比の自然対数であり、ｘ_iに相当する送信ビットｘ_ｎ,i及び受信シンボルｙ_iを用いて式（５）で表される。

λ_ｎ,i＝ ｌｎ｛Ｐ（ｙ_i｜ｘ_ｎ,i＝０）／Ｐ（ｙ_i｜ｘ_ｎ,i＝１）｝ （５）

２値変調以外の多値変調を用いる場合、例えば、１６ＡＰＳＫのような１６値変調を利用する場合には、シンボルｘ_iを構成するビット数は４であるから、シンボルｘ_iを構成するビットをｘ_0,i、ｘ_1,i、ｘ_2,i、およびｘ_3,i、各ビットの対数尤度比をλ_0,i、λ_1,i、λ_2,i、およびλ_3,iとすれば、
λ_0,i＝ ｌｎ｛Ｐ（ｙ_i｜ｘ_0,i＝０）／Ｐ（ｙ_i｜ｘ_0,i＝１）｝
λ_1,i＝ ｌｎ｛Ｐ（ｙ_i｜ｘ_1,i＝０）／Ｐ（ｙ_i｜ｘ_1,i＝１）｝
λ_2,i＝ ｌｎ｛Ｐ（ｙ_i｜ｘ_2,i＝０）／Ｐ（ｙ_i｜ｘ_2,i＝１）｝
λ_3,i＝ ｌｎ｛Ｐ（ｙ_i｜ｘ_3,i＝０）／Ｐ（ｙ_i｜ｘ_3,i＝１）｝
を計算する。

また、例えば、３２ＡＰＳＫのような３２値変調を利用する場合には、シンボルを構成するビット数は５であるから、シンボルｘ_iを構成するビットをｘ_0,i、ｘ_1,i、ｘ_2,i、ｘ_3,i、およびｘ_4,i、各ビットの対数尤度比をλ_0,i、λ_1,i、λ_2,i、λ_3,i、およびλ_4,iとすれば、
λ_0,i＝ ｌｎ｛Ｐ（ｙ_i｜ｘ_0,i＝０）／Ｐ（ｙ_i｜ｘ_0,i＝１）｝
λ_1,i＝ ｌｎ｛Ｐ（ｙ_i｜ｘ_1,i＝０）／Ｐ（ｙ_i｜ｘ_1,i＝１）｝
λ_2,i＝ ｌｎ｛Ｐ（ｙ_i｜ｘ_2,i＝０）／Ｐ（ｙ_i｜ｘ_2,i＝１）｝
λ_3,i＝ ｌｎ｛Ｐ（ｙ_i｜ｘ_3,i＝０）／Ｐ（ｙ_i｜ｘ_3,i＝１）｝
λ_4,i＝ ｌｎ｛Ｐ（ｙ_i｜ｘ_4,i＝０）／Ｐ（ｙ_i｜ｘ_4,i＝１）｝
を計算する。

ステップＳ３０３で、ステップＳ３０２において求めた対数尤度比を用いてsum−product復号法等によるＬＤＰＣ復号法を行なう。この際、復号器２３は、送信装置１の符号化器１１−１，１１−２において決定した検査行列を用いて復号を行う。復号器２３で、符号化器１１−１，１１−２の場合と同様に、検査行列初期値テーブルを用いて検査行列を算出しても良い。反復復号回数は任意の値とする。また、ＬＤＰＣ復号においてはsum−product復号法以外にもmin−sum復号法等多様な手段が提案されているが、検査行列を用いた対数尤度比を最大化する手法においては本発明の方法は適用可能である。

ステップＳ３０４で、ステップＳ３０３において復号した復号語Ｃ’_ｉ（ｉ＝１〜４４８８０）を出力する。ステップＳ３０５で、復号器によるＬＤＰＣ復号化が終了するまで、順次復調された信号についてステップＳ３０１〜Ｓ３０４を繰り返し、全ての復号が終了すれば（図示Ｙｅｓ）、一連のＬＤＰＣ復号処理が終了する。

続いて、本実施例の受信装置の処理について説明する。図１１に、受信装置２の処理過程を示す。

（受信装置の処理過程）
ステップＳ４０１で、送信装置１から送信された変調信号を受信し復調器（即ち、図３に示す直交検波部２１）により復調する。

ステップＳ４０２で、予め、受信する変調信号の変調方式及び符号化率を決定しておき、チャンネル選択部２０及び直交検波部２１を経て復調したＴＭＣＣ信号から、伝送制御信号復号部２２で復号することにより伝送制御情報を読み出す。これにより、伝送制御情報の伝送モード情報から、変調方式及び符号化率の情報を読み出すことができる。

ステップＳ４０３で、チャンネル選択部２０及び直交検波部２１により、受信装置２が受信した信号を復調し、受信シンボルｙ_ｉ（ｉ＝１〜４４８８０／Ｍ）を生成する。

ステップＳ４０４で、復号器２３により、受信シンボルｙ_ｉ（ｉ＝１〜４４８８０／Ｍ）から対数尤度比λ_ｎ,i（ｎ＝１〜４４８８０）を計算する。対数尤度比λ_ｎ,iの計算は本復号器のステップＳ３０２の処理と同じである。

ステップＳ４０５で、復号器２３又は他のデインターリーブ処理部（図示せず）により、横方向がＭ、縦方向が４４８８０／Ｍに相当する２次元構造をもつ一時メモリを用意し、対数尤度比λ_ｎ,iを先頭から一時メモリの横方向にＭ記録する操作を縦方向に４４８８０／Ｍ回繰り返す。一例として、デインターリーブ処理部による、Ｍ値変調におけるデインターリーブ処理の構成図を図１２に示す。記録終了後、一時メモリの横方向の先頭から縦方向に向かって対数尤度比λ_ｎ,iを４４８８０／Ｍビット毎に読み出す操作を横方向にＭ回読み出す。以上の操作をデインターリーブ処理という。

ステップＳ４０６で、復号器２３により、ステップＳ４０５において読み出したデインターリーブ処理後の対数尤度比λ_ｎ,iを用いて、ＬＤＰＣ復号を行い、復号語Ｃ’_ｉ（ｉ＝１〜４４８８０）を出力し、情報ビット列Ｉ’_ｉ（ｉ＝１〜４４８８０−Ｐ）を出力する。

ステップＳ４０７で、送信装置１においてＬＤＰＣ符号に連接して他の誤り訂正符号で情報ビット列を符号化していた場合（例えば、ＢＣＨ符号）は、情報ビット列Ｉ’_ｉ（ｉ＝１〜４４８８０−Ｐ）を用いて、外符号復号部２５により、用いた誤り訂正符号に対応した復号処理を行い、復号結果を出力する。ＢＣＨ符号を用いた場合は、ＬＤＰＣ復号した情報ビット列Ｉ’_ｉ（ｉ＝１〜４４８８０−Ｐ）のビット列からシンドローム計算を実施し、バーレンカンプ・マッシィ法等により、正味の情報ビット列を復号することが可能である。

以上、ステップＳ４０１〜ステップＳ４０７を繰り返すことにより、本実施例の送信装置１で生成した送信信号を４４８８０ビット単位で受信することが可能となる。

このように、受信装置２は、送信装置１において生成した多様な符号化率及び変調方式の組み合わせに対応した送信信号を受信し、本発明に係る検査行列に基づくＬＤＰＣ符号の伝送特性を有して、多様な符号化率及び変調方式の信号を受信することが可能となる。

ここで、本発明に係る送信装置１及び受信装置２は、特許文献１及び２の機能を同様に有するが、特許文献１及び２の技法とは異なる構成として、本発明に係る符号化器１１−１及び復号器２３がＬＤＰＣ符号率９３／１２０のＬＤＰＣ符号に関する処理を備え、ＬＤＰＣ符号率９３／１２０の特性を効果的に改善させる検査行列初期値テーブルを用いてＬＤＰＣ符号に関する処理を実行することを可能とする点にある。また、本発明に係る送信装置１及び受信装置２が、それぞれ当該ＬＤＰＣ符号率９３／１２０の検査行列初期値テーブルを用いたＬＤＰＣ符号に関して変調方式毎に選択的にビット読み出し方向を制御して動作するビットインターリーブ処理部及び変調方式毎に選択的にビット書き込み方向を制御して動作するデインターリーブ処理部を備え、本発明に係る送信装置１の変調器及び受信装置２の復調器が変調方式（特に、多値変調）に応じて、当該ＬＤＰＣ符号率９３／１２０の検査行列初期値テーブルを用いたＬＤＰＣ符号に適した半径比で変調シンボルを選択的に割り当てるマッピング処理を備える点にある。

図１３に、ＬＤＰＣ符号化率９３／１２０の際のＬＤＰＣ符号検査行列の仕様を示す。また、図１４に、ＬＤＰＣ符号化率９３／１２０のＬＤＰＣ符号検査行列適用時のビットインターリーブの読み出し方向を、図２５から図２７に、ＬＤＰＣ符号化率９３／１２０の際の８ＰＳＫ，１６ＡＰＳＫ，３２ＡＰＳＫのインターリーバの構成を、図２８から図３０に、ＬＤＰＣ符号化率９３／１２０の際の８ＰＳＫ，１６ＡＰＳＫ，３２ＡＰＳＫのデインターリーバの構成を示す。既存のビットインターリーブでは、符号化率に応じて順方向・逆方向の選択的な制御を行うことがあるが、本発明に係る符号化率９３／１２０では、変調方式に応じて順方向・逆方向の選択的な制御を行うように構成する。これは、シンボルを構成するビットのうちＭＳＢ側（順方向）から読み出すかＬＳＢ側（逆方向）から読み出すかの相違であるが、３２ＡＰＳＫを用いる場合、送信装置１のビットインターリーブにおいては、ＬＳＢ側から読み出し、受信装置２のデインターリーブにおいては、ＬＳＢ側から書き込むことで、訂正能力の向上を図ることが可能である。

図１５は、１６ＡＰＳＫの信号点配置を示す図である。１６ＡＰＳＫでは、半径がＲ_２の外周円に１２個の信号点、半径がＲ_１（Ｒ_２＞Ｒ_１）の内周円に４個の信号点を配し、外周円上の信号点の位相間隔は３０度、内周円の信号点の位相間隔は９０度で、内周円の４つの信号点の位相角上に、外周円の信号点のうち４つの信号点が配置される。１６ＡＰＳＫの半径比（「リング比」とも称される。）γは、Ｒ_２／Ｒ_１で与えられる。

一方、図１６は、３２ＡＰＳＫの信号点配置を示す図である。３２ＡＰＳＫは、半径がＲ_３の外周円に１６個の信号点、半径がＲ_１（Ｒ_３＞Ｒ_１）の第１内周円に４個の信号点、半径がＲ_２（Ｒ_２＞Ｒ_１）の第２内周円に１２個の信号点を配し、外周円上の信号点の位相間隔は２２．５度、第１内周円の信号点の位相間隔は９０度、第２内周円の信号点の位相間隔は３０度で、第１内周円の４つの信号点の位相角上に、第２内周円上及び外周円上の信号点のうちそれぞれ４つの信号点が配置される。３２ＡＰＳＫの半径比γ_１，γ_２は、それぞれＲ_２／Ｒ_１及びＲ_３／Ｒ_１で与えられる。

ここで、符号化率９３／１２０のＬＤＰＣ符号に対して好適な結果をもたらす半径比は、例えば、上述した検査行列初期値テーブル（表１）を用いた検査行列Ｈから得られるＬＤＰＣ符号の１６ＡＰＳＫ及び３２ＡＰＳＫのそれぞれにおいて、ＬＤＰＣ符号化された変調信号を送信したときのＢＥＲを計測するシミュレーションにより、ＢＥＲを最小にする値を求めることで定めることができる。

より具体的は、符号化率９３／１２０のＬＤＰＣ符号に対して、１６ＡＰＳＫにおいては、ＬＤＰＣ符号化率９３／１２０のＬＤＰＣ符号検査行列適用時の半径比γを２．８７とし（図１７参照）、３２ＡＰＳＫにおいてはＬＤＰＣ符号化率９３／１２０のＬＤＰＣ符号検査行列適用時の半径比γ_１，γ_２を、それぞれ２．８７，５．３３とする（図１８参照）。後述する図１９〜図２３の結果から分かるように、上記の検査行列初期値テーブル（表１）によるＬＤＰＣ符号化率９３／１２０のＬＤＰＣ符号の符号語に対して、図１７及び図１８で示される半径比で割り当てられた多値変調シンボルを伝送する際、伝送劣化を抑え好適な結果をもたらすことが分かった。

図１９〜図２３は、検査行列初期値テーブル（表１）によるＬＤＰＣ符号化率９３／１２０についてＣ／Ｎ対ＢＥＲ特性を計算機シミュレーションにより計算した変調方式毎のＣ／Ｎ対ＢＥＲ特性について示している。尚、図１９〜図２３は、非特許文献２（ＡＲＩＢ ＳＴＤ Ｂ４４）に基づくＢＣＨ符号（訂正能力１２ビット）による誤り訂正後の結果であり、復号アルゴリズムは、sum−product復号法（例えば、非特許文献１参照）を利用した。sum−product復号法の復号反復回数は５０回である。図１９〜図２３を参照して分かるように、ＬＤＰＣ符号化率９３／１２０は、ＬＤＰＣ符号化率８９／１２０（≒３／４）と、ＬＤＰＣ符号化率９７／１２０（≒４／５）との間で推移するＣ／Ｎ対ＢＥＲ特性が得られることから、ＬＤＰＣ符号化率８９／１２０（≒３／４）と、ＬＤＰＣ符号化率９７／１２０（≒４／５）などの既存のＬＤＰＣ符号化率に対してより自由度のある伝送性能を提供できるようになる。また、ＬＤＰＣ符号化率９３／１２０における変調方式別の所要Ｃ／Ｎについて図２４に示す。所要Ｃ／Ｎは、図１９〜図２３の結果を基に、非特許文献２（ＡＲＩＢ ＳＴＤ Ｂ４４）における参考資料２：Ａ２．５の技法により算出した。

図２４の結果から、本発明に係る送信装置１及び受信装置２を用いることで、符号長４４８８０ビットにおいてＬＤＰＣ符号特有の高い符号化利得が得られることが分かる。したがって、白色雑音に対する耐性の優れた情報伝送が可能となる。

以上のように、送信装置１は、ＬＤＰＣ符号化部１１−１にて、ＬＤＰＣ符号化率９３／１２０で検査行列初期値テーブル（表１）による検査行列Ｈを用いてＬＤＰＣ符号化を行うことにより、誤り訂正の性能を向上させることができる。

さらに、送信装置１は、マッピング部１５にて、ＬＤＰＣ符号化率９３／１２０で検査行列初期値テーブル（表１）による検査行列Ｈを用いて得られるＬＤＰＣ符号を、前述した最適値の半径比（γ，γ_１，γ_２）の信号点にマッピングすることにより、伝送特性の劣化を防止することができるようになる。

上述した実施例に関して、符号化器及び復号器、並びに送信装置及び受信装置として機能するコンピュータを構成させ、符号化器及び復号器、並びに送信装置及び受信装置の各手段を機能させるためのプログラムを好適に用いることができる。具体的には、各手段を制御するための制御部をコンピュータ内の中央演算処理装置（ＣＰＵ）で構成でき、且つ、各手段を動作させるのに必要となるプログラムを適宜記憶する記憶部を少なくとも１つのメモリで構成させることができる。即ち、そのようなコンピュータに、ＣＰＵによって該プログラムを実行させることにより、上述した各手段の有する機能を実現させることができる。更に、各手段の有する機能を実現させるためのプログラムを、前述の記憶部（メモリ）の所定の領域に格納させることができる。そのような記憶部は、装置内部のＲＡＭ又はＲＯＭなどで構成させることができ、或いは又、外部記憶装置（例えば、ハードディスク）で構成させることもできる。また、そのようなプログラムは、コンピュータで利用されるＯＳ上のソフトウェア（ＲＯＭ又は外部記憶装置に格納される）の一部で構成させることができる。更に、そのようなコンピュータに、各手段として機能させるためのプログラムは、コンピュータ読取り可能な記録媒体に記録することができる。また、上述した各手段をハードウェア又はソフトウェアの一部として構成させ、各々を組み合わせて実現させることもできる。

上述の実施例については代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換することができることは当業者に明らかである。例えば、ＬＤＰＣ符号化と組み合わされる場合の他の誤り訂正符号化として、ＢＣＨ符号化以外に、リードソロモン符号化などのブロック符号化のみならず、畳込み符号化であってもよく、又は他のＬＤＰＣ符号化を組み合わせても良い。従って、本発明は、上述の実施例によって制限するものと解するべきではなく、特許請求の範囲によってのみ制限される。

本発明による符号化器及び復号器、並びに送信装置及び受信装置は、各種伝送方式においてＬＤＰＣ符号の符号長が異なる場合において、複数種類のデジタル変調方式を時分割多重する伝送システムにおいて有用である。

１ 送信装置
２ 受信装置
１０ フレーム生成部
１１−１，１１−２ 符号化器（ＬＤＰＣ符号化）
１１−３，１１−４ 外符号符号化部（ＢＣＨ符号化）
１２，１３ エネルギー拡散部
１４ スイッチ
１５ 変調マッピング部
１６ 時分割多重／直交変調部
２０ チャンネル選択部
２１ 直交検波部
２２ 伝送制御信号復号部
２３ 復号器（ＬＤＰＣ復号）
２４ エネルギー逆拡散部
２５ 外符号復号部（ＢＣＨ復号）

Claims (2)

1. 符号化率毎に固有の検査行列を用いてデジタルデータをＬＤＰＣ符号化する符号化器を備える送信装置であって、
   ４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率９３／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う符号化器と、
   前記符号化器により符号化したデータを、変調方式が３２ＡＰＳＫ時には逆方向で読み出すように動作するビットインターリーブ処理部と、を備え、
   前記符号化率９３／１２０の検査行列初期値テーブルは、
   

   

   

   からなる送信装置。
2. 請求項１に記載の送信装置により符号化されたデータを、変調方式が３２ＡＰＳＫ時には逆方向で書き込むように動作するデインターリーブ処理部と、
   前記デインターリーブ処理部により処理されたデータを、前記検査行列に基づいてＬＤＰＣ復号する復号器と、
   を備える受信装置。
   

Images