JP6689423B2 - 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP6689423B2
JP6689423B2 JP2019040305A JP2019040305A JP6689423B2 JP 6689423 B2 JP6689423 B2 JP 6689423B2 JP 2019040305 A JP2019040305 A JP 2019040305A JP 2019040305 A JP2019040305 A JP 2019040305A JP 6689423 B2 JP6689423 B2 JP 6689423B2
Authority
JP
Japan
Prior art keywords
layer
gate insulating
insulating layer
semiconductor device
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019040305A
Other languages
English (en)
Other versions
JP2019091941A (ja
Inventor
清水 達雄
達雄 清水
良介 飯島
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2019091941A publication Critical patent/JP2019091941A/ja
Application granted granted Critical
Publication of JP6689423B2 publication Critical patent/JP6689423B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors

Description

本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料としてSiC(炭化珪素)が期待されている。SiCはSi(シリコン)と比較して、バンドギャップが3倍、破壊電界強度が約10倍、熱伝導率が約3倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
しかし、例えば、SiCを用いてMISFET(Meatl Insulator Semiconductor Field Effect Transistor)を形成する場合、半導体とゲート絶縁層との間に存在する界面準位の密度がSiと比較して大きくなる。このため、電荷の移動度が低下し、MISFETのオン抵抗が高くなるという問題がある。
上記問題を解決するため、例えば、SiCと絶縁膜との界面に、界面準位を終端するためのN(窒素)やリン(P)等の元素を導入する方法がある。この方法を用いた場合、N(窒素)やリン(P)がn型ドーパントとして働き、nチャネル型のMISFETの閾値が低下する恐れがある。
SiCMOSFETの誤動作を起こさないためには、動作温度(例えば200℃)に於いて、少なくとも3V以上の閾値が必要であり、5V以上が望ましい。そういった中、窒素やリンの終端では、1V程度に落ちてしまうのが現状である。
特開2011−228429号公報
本発明が解決しようとする課題は、高い閾値を実現可能な半導体装置、インバータ回路、駆動装置、車両、及び、昇降機を提供することにある。
実施形態の半導体装置は、p型のSiC層と、ゲート電極と、前記SiC層と前記ゲート電極との間のゲート絶縁層と、を備え、前記ゲート絶縁層が、Ge(ゲルマニウム)、B(ボロン)、Al(アルミニウム)、Ga(ガリウム)、In(インジウム)、Be(ベリリウム)、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群の少なくとも一つの元素と、C(炭素)を含み、前記ゲート絶縁層中の前記元素の最大濃度が、前記ゲート絶縁層中のC(炭素)の最大濃度の80%以上120%以下である
第1の実施形態の半導体装置を示す模式断面図。 第1の実施形態のSiC半導体の結晶構造を示す図。 第1の実施形態のSiC層、ゲート絶縁層及びゲート電極部分の拡大図。 第1の実施形態の作用及び効果の説明図。 第2の実施形態のSiC層、ゲート絶縁層及びゲート電極部分の拡大図。 第3の実施形態のSiC層、ゲート絶縁層及びゲート電極部分の拡大図。 第4の実施形態のSiC層、ゲート絶縁層及びゲート電極部分の拡大図。 第4の実施形態の作用及び効果の説明図。 第5の実施形態の半導体装置を示す模式断面図。 第6の実施形態の駆動装置の模式図。 第7の実施形態の車両の模式図。 第8の実施形態の車両の模式図。 第9の実施形態の昇降機の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、n、n、n及び、p、p、pの表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちnはnよりもn型の不純物濃度が相対的に高く、nはnよりもn型の不純物濃度が相対的に低いことを示す。また、pはpよりもp型の不純物濃度が相対的に高く、pはpよりもp型の不純物濃度が相対的に低いことを示す。なお、n型、n型を単にn型、p型、p型を単にp型と記載する場合もある。
(第1の実施形態)
本実施形態の半導体装置は、第1の面を備えるp型のSiC層と、ゲート電極と、SiC層の第1の面とゲート電極との間に設けられ、第1の層と、第1の層よりも酸素密度の高い第2の層と、第1の層と第2の層との間に設けられ、N(窒素)、P(リン)、As(ヒ素)、Sb(アンチモン)、Bi(ビスマス)の群から選ばれる少なくとも一つの第1の元素を含有し、第1の元素の濃度の第1のピークを有する第1の領域と、を有するゲート絶縁層と、を備える。
図1は、本実施形態の半導体装置であるMISFETの構成を示す模式断面図である。このMISFET100は、pウェルとソース領域をイオン注入で形成する、Double Implantation MOSFET(DIMOSFET)である。また、MISFET100は、電子をキャリアとするnチャネル型のMOSFETである。
このMISFET100は、n型のSiC基板12を備えている。本明細書ではSiC基板12等の面に対し、図1における上側の面を表面、下側の面を裏面と称する。
SiC基板12は、例えば、不純物濃度1×1018cm−3以上1×1020cm−3以下の、例えばN(窒素)をn型不純物として含む4H−SiCのSiC基板である。
図2は、SiC半導体の結晶構造を示す図である。SiC半導体の代表的な結晶構造は、4H−SiCのような六方晶系である。六角柱の軸方向に沿うc軸を法線とする面(六角柱の頂面)の一方が(0001)面である。(0001)面と等価な面を、シリコン面と称し{0001}面と表記する。シリコン面にはSi(シリコン)が配列している。
六角柱の軸方向に沿うc軸を法線とする面(六角柱の頂面)の他方が(000−1)面である。(000−1)面と等価な面を、カーボン面と称し{000−1}面と表記する。カーボン面にはC(炭素)が配列している。
一方、六角柱の側面(柱面)が、(1−100)面と等価な面であるm面、すなわち{1−100}面である。また、隣り合わない一対の稜線を通る面が(11−20)面と等価な面であるa面、すなわち{11−20}面である。m面及びa面には、Si(シリコン)及びC(炭素)の双方が配列している。
以下、SiC基板12の表面がシリコン面に対し0度以上8度以下傾斜した面、裏面がカーボン面に対し0度以上8度以下傾斜した面である場合を例に説明する。
SiC基板12の表面上には、例えば、n型不純物の不純物濃度5×1015以上2×1016cm−3以下のn型のドリフト層14が形成されている。ドリフト層14は、例えば、SiC基板12上にエピタキシャル成長により形成されたSiCのエピタキシャル成長層である。
ドリフト層14の表面も、シリコン面に対し0度以上8度以下傾斜した面である。ドリフト層14の膜厚は、例えば、5μm以上100μm以下である。
ドリフト層14の一部表面には、例えば、p型不純物の不純物濃度5×1015cm−3以上1×1017cm−3以下のp型のpウェル領域(SiC層)16が形成されている。pウェル領域16の深さは、例えば0.6μm程度である。pウェル領域16は、MISFET100のチャネル領域として機能する。
pウェル領域(SiC層)16の表面(第1の面)も、シリコン面に対し0度以上8度以下傾斜した面である。
pウェル領域16の一部表面には、例えばn型不純物の不純物濃度1×1018cm−3以上1×1022cm−3cm−3以下のn型のソース領域18が形成されている。ソース領域18の深さは、pウェル領域16の深さよりも浅く、例えば0.3μm程度である。
また、pウェル領域16の一部表面であって、ソース領域18の側方に、例えば、p型不純物の不純物濃度1×1018cm−3以上1×1022cm−3以下のp型のpウェルコンタクト領域20が形成されている。pウェルコンタクト領域20の深さは、pウェル領域16の深さよりも浅く、例えば0.3μm程度である。
ドリフト層14及びpウェル領域(SiC層)16の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁層28を有している。
そして、ゲート絶縁層28上には、ゲート電極30が形成されている。ゲート電極30には、例えば、ドーピングされたポリシリコン等が適用可能である。ゲート電極30上には、例えば、シリコン酸化膜で形成される層間絶縁膜32が形成されている。
ゲート電極30下の、ソース領域18とドリフト層14とに挟まれるpウェル領域16がMISFET100のチャネル領域として機能する。
ゲート絶縁層28は、ゲート電極30とpウェル領域(SiC層)16との間に設けられる。ゲート絶縁層28の膜厚は、例えば、30nm以上300nm以下である。また、ゲート絶縁層28のシリコン酸化膜換算膜厚は、例えば、30nm以上60nm以下である。
図3は、本実施形態のp型のSiC層、ゲート絶縁層及びゲート電極部分の拡大図である。
ゲート絶縁層28は、第1の層28a、第2の層28b、第1の領域40を備える。第2の層28bは、第1の層28aとゲート電極30との間に設けられる。第2の層28bは、第1の層28a上に設けられる。第2の層28bは、ゲート電極30に接している。
第1の層28a及び第2の層28bは、例えば、酸化物又は酸窒化物である。第1の層28a及び第2の層28bは、例えば、酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化ハフニウムアルミニウム、酸化ジルコニウムアルミニウム、ハフニウムシリケート、ジルコニウムシリケートの群から選ばれる材料である。
第2の層28bの酸素密度は、第1の層28aの酸素密度よりも高い。第1の層28aは、例えば、酸化シリコンであり、第2の層28bは、例えば、酸化シリコンより誘電率の高い高誘電率膜である。第2の層28bは、例えば、酸化ハフニウムである。
第1の領域40は、第1の層28aと第2の層28bとの間に設けられる。第1の領域40は、第1の層28aと第2の層28bとの界面近傍に設けられる。第1の領域40は、N(窒素)、P(リン)、As(ヒ素)、Sb(アンチモン)、Bi(ビスマス)の群から選ばれる少なくとも一つの第1の元素を含有する。
そして、第1の領域40は、第1の元素の濃度の第1のピークを有する。第1のピークの半値全幅は1nm以下であることが望ましい。第1のピークの半値全幅は0.5nm以下であることが望ましい。
第1の元素の濃度のピークから1nm以上離れた位置の濃度は、十分に小さく、1×1018cm−3以下であることが望ましい。元素の濃度は、SIMSにて確認できるが、各元素の検出限界以下(およそ1×1017cm−3以下)であることがより好ましい。
第1の元素は、第1の層28aと第2の層28bとの界面に偏析している。第1の元素は、酸素密度が高い第2の層28bを構成する金属元素と結合している。
第1のピークの第1の元素の濃度が4×1019cm−3以上6.4×1022cm−3以下であることが望ましい。
なお、酸素密度、第1の元素の濃度及びその分布は、例えば、SIMS(Secondary Ion Mass Spectrometry)により求めることが可能である。
本実施例では、第2の層28bの酸素密度は、第1の層28aの酸素密度よりも高いとしているが、上層の膜の酸素密度を、下層の膜の酸素密度よりも低くしても問題はなく、酸素密度が違う膜の積層となっている点が重要である。次の実施形態にて示している。
MISFET100は、ソース領域18とpウェルコンタクト領域20とに電気的に接続される導電性のソース電極34を備えている。ソース電極34は、pウェル領域16に電位を与えるpウェル電極としても機能する。
ソース電極34は、例えば、Ni(ニッケル)のバリアメタル層と、バリアメタル層上のAl(アルミニウム)のメタル層との積層で構成される。Niのバリアメタル層とAlのメタル層とは反応により合金を形成していてもよい。
また、SiC基板12のドリフト層14と反対側、すなわち、裏面側には、導電性のドレイン電極36が形成されている。ドレイン電極36は、例えば、Ni(ニッケル)である。
なお、本実施形態において、n型不純物は例えば、N(窒素)やP(リン)が好ましいが、As(ヒ素)あるいはSb(アンチモン)等を適用することも可能である。また、p型不純物は例えば、Al(アルミニウム)が好ましいが、B(ボロン)、Ga(ガリウム)、In(インジウム)等を適用することも可能である。
以下、本実施形態の半導体装置の作用及び効果について説明する。
SiCのMISFETでは、SiC層とゲート絶縁層との界面の界面準位に起因して、キャリアの移動度が低下し、オン抵抗が高くなるという問題がある。このため、例えば、SiC層と絶縁膜との界面に、界面準位を終端するためのN(窒素)やリン(P)を導入する方法がある。この方法を用いた場合、N(窒素)やリン(P)がn型ドーパントとして働き、nチャネル型のMISFETでは閾値が低下する恐れがある。このため、nチャネル型のMISFETでは電子の高い移動度と高い閾値との両立が求められている。
図4は、本実施形態の作用及び効果の説明図である。本実施形態では、第1の領域40に固定された負電荷が存在する。この固定負電荷によりnチャネル型のMISFETの閾値が上昇する。よって、高い閾値を備えるMISFETが実現できる。
本実施形態では、ゲート絶縁層28が、酸素密度の異なる第1の層28aと第2の層28bとの積層構造となっている。発明者による第一原理計算の結果、酸素密度の異なる膜の界面では、N(窒素)、P(リン)、As(ヒ素)、Sb(アンチモン)、Bi(ビスマス)から選ばれる第1の元素が、電子をトラップすることにより安定化することが判明した。N(窒素)、P(リン)、As(ヒ素)、Sb(アンチモン)、Bi(ビスマス)から選ばれる第1の元素は、電子をトラップして、酸素密度の異なる第1の層28aと第2の層28bとの界面の酸素欠陥に固定される。したがって、固定負電荷が形成される。そして、第1の元素は、酸素密度がより高い膜を構成する金属元素と結合している。
第1のピークの濃度は、4×1019cm−3以上6.4×1022cm−3以下であることが望ましい。上記範囲を下回ると、固定負電荷による閾値上昇効果が得られない恐れがある。また、上記範囲を超えて第1の元素を膜中に導入することは困難である。なお、第1のピークの濃度とは、第1のピークの頂部の濃度である。
また、第2の層28bが、つまり、酸素密度の高い側の膜がゲート電極30に接していることが望ましい。例えば、第2の層28bが、酸化ハウニウムや酸化ジルコニウムのような高誘電率の金属酸化物の場合、第2の層28bとゲート電極30との間で、フェルミレベルのピン止め効果が生じ、更に、MISFETの閾値が上昇するからである。
次に、本実施形態の半導体装置の製造方法について、図1、図3を参照しつつ説明する。特に、ゲート絶縁層28の製造方法について説明する。第1の元素がN(窒素)である場合を例に説明する。
まず、SiC層16上に熱酸化により酸化シリコン膜を形成する。この酸化シリコン膜が第1の層28aとなる。次に、窒素プラズマ処理で酸化シリコン膜表面を窒化する。
次に、酸化ハフニウム膜をCVD法により堆積する。この酸化ハフニウム膜が、第2の層28bとなる。その後、窒素雰囲気中でアニールを行う。このアニールにより、酸化シリコン膜表面のN(窒素)が、酸化シリコン膜表面(第1の層)28aと酸化ハフニウム膜(第2の層)28bとの界面に電子をトラップして偏析し、固定負電荷となる。
その後、例えば、多結晶シリコンのゲート電極が形成される。
その他の工程については、公知の製造方法を適用することにより、図1、図3に示したMISFET100が形成される。
なお、例えば、第1の元素がP(リン)、As(ヒ素)、Sb(アンチモン)やBi(ビスマス)である場合には、窒素プラズマで酸化シリコン膜表面を窒化する処理に代えて、ホスフィン(PH)、アルシン(AH)、スチビン(SbH)やビスムチン(BiH)を流して、P(リン)、As(ヒ素)、Sb(アンチモン)やBi(ビスマス)を酸化シリコン膜表面に吸着させる処理を行えば良い。もちろんN(窒素)の場合に、NH3を酸化シリコン膜表面に吸着させる処理を行っても良い。
本実施形態によれば、高い閾値を実現するnチャネル型のMISFETが実現できる。
(第2の実施形態)
本実施形態の半導体装置は、第1の層と第2の層の上下が反転していること以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については、記述を省略する。
図5は、本実施形態のp型のSiC層、ゲート絶縁層及びゲート電極部分の拡大図である。第2の層28b上に第1の層28aが形成される。
第2の層28bの酸素密度は、第1の層28aの酸素密度よりも高い。例えば、第1の層28aが酸化シリコン、第2の層28bが酸化ハフニウムである。
第1の領域40は、第2の層28bと第1の層28aとの間に設けられる。第1の領域40は、第2の層28bと第1の層28aとの界面近傍に設けられる。第1の領域40は、N(窒素)、P(リン)、As(ヒ素)、第1の層28aとSb(アンチモン)、Bi(ビスマス)の群から選ばれる少なくとも一つの第1の元素を含有する。
本実施形態でも、第1の実施形態同様、第1の領域40に固定された負電荷が存在する。この負電荷によりnチャネル型のMISFETの閾値が上昇する。よって、高い閾値を備えるMISFETが実現できる。
本実施形態によれば、高い閾値を実現するnチャネル型のMISFETが実現できる。
(第3の実施形態)
本実施形態の半導体装置は、SiC層とゲート絶縁層との間に設けられ、N(窒素)、P(リン)、As(ヒ素)、Sb(アンチモン)、Bi(ビスマス)の群から選ばれる少なくとも一つの第2の元素を含有し、第2の元素の濃度の第2のピークを有する第2の領域を、更に備える以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については、記述を省略する。
図6は、本実施形態のp型のSiC層、ゲート絶縁層及びゲート電極部分の拡大図である。SiC層16とゲート絶縁層28との間に第2の領域50が、更に設けられる。
第2の領域50は、N(窒素)、P(リン)、As(ヒ素)、Sb(アンチモン)、Bi(ビスマス)の群から選ばれる少なくとも一つの第2の元素を含有する。第2の領域50は、第2の元素の濃度の第2のピークを有する。
第2のピークの半値全幅が1nm以下であることが望ましい。第2のピークの半値全幅は0.5nm以下であることが望ましい。第2の元素は、SiC層16とゲート絶縁層28との界面に偏析している。
第2の元素の濃度のピークから1nm以上離れた位置の濃度は、十分に小さく、1×1018cm−3以下であることが望ましい。元素の濃度は、SIMSにて確認できるが、各元素の検出限界以下(およそ1×1017cm−3以下)であることがより好ましい。
次に、本実施形態の半導体装置の製造方法について、図1、図6を参照しつつ説明する。特に、ゲート絶縁層28の製造方法について説明する。第1の元素及び第2の元素がN(窒素)である場合を例に説明する。
まず、SiC層16上に熱酸化により酸化シリコン膜を形成する。この酸化シリコン膜が第1の層28aとなる。
次に、酸化シリコン膜を、例えば、一酸化窒素(NO)雰囲気中で酸窒化する。この酸窒化により、SiC層16と酸化シリコン膜との界面にN(窒素)が偏析した第2の領域50が形成される。
次に、窒素プラズマ処理を行い、酸化シリコン膜表面を窒化する。
次に、酸化ハフニウム膜をCVD法により堆積する。この酸化ハフニウム膜が、第2の層28bとなる。その後、窒素雰囲気中でアニールを行う。このアニールにより、酸化シリコン膜表面のN(窒素)が、酸化シリコン膜(第1の層)28aと酸化ハフニウム膜(第2の層)28bとの界面に偏析し、固定負電荷となる。
その後、例えば、多結晶シリコンのゲート電極が形成される。
その他の工程については、公知の製造方法を適用することにより、図1、図6に示したMISFETが形成される。
第2の元素は、SiC層16とゲート絶縁層28との界面に存在する界面準位を終端する。したがって、第2の領域50を設けることで、電子の移動度が向上する。よって、MISFETのオン抵抗が低減する。
また、第1の実施形態同様、第1の領域40を設けることで、MISFETの閾値が上昇する。
本実施形態によれば、高い移動度と高い閾値との両立が可能なnチャネル型のMISFETが実現できる。
なお、プロセス整合性の観点から、第1の元素と第2の元素は、同一の元素であることが望ましい。
また、SiC層16の表面(第1の面)が(0001)面に対し0度以上8度以下傾斜する面である場合には、第2の元素がP(リン)、As(ヒ素)、Sb(アンチモン)またはBi(ビスマス)であることが望ましい。最表面にSiが配列するシリコン面では、P(リン)、As(ヒ素)、Sb(アンチモン)またはBi(ビスマス)を用いることで、終端構造が安定するからである。特に安価であることからP或いはAsが好ましい。例えばPを用いる場合、基板上にPHを載せ、酸化膜を形成し、その上に再びPHを載せ、そしてHfOを形成するといった製造方法が有効である。
また、SiC層16の表面(第1の面)が(000−1)面に対し0度以上8度以下傾斜する面、又は、第1の面が<0001>方向に対し0度以上8度以下傾斜する面である場合には、第2の元素がN(窒素)であることが望ましい。最表面に、C(炭素)が配列する、カーボン面、m面、a面等では、N(窒素)を用いることで、終端構造が安定するからである。この場合、薄い熱酸化膜を形成して、その上にHfOを形成し、NO窒化を一度行うことで、第1の領域40、及び第2の領域50に窒素を導入することも可能である。それぞれの位置に於いて窒素が安定であるため、それぞれの領域にて、上記のピークを持った構造となる。
なお、第2のピークの濃度は、4×1019cm−3以上6.4×1022cm−3以下であることが望ましい。上記範囲を下回ると、第2の元素の界面終端による移動度向上の効果が得られない恐れがある。また、上記範囲を超えて第2の元素を界面に導入することは困難である。なお、第2のピークの濃度とは、第2のピークの頂部の濃度である。
なお、第2の元素の濃度及びその分布は、例えば、SIMSにより求めることが可能である。
(第4の実施形態)
本実施形態の半導体装置は、ゲート絶縁層が、第1の層と第2の層の積層構造を複数層備えること以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については、記述を省略する。
図7は、本実施形態のp型のSiC層、ゲート絶縁層及びゲート電極部分の拡大図である。図7に示すように、ゲート絶縁層28は、第1の層28aと第2の層28bの積層構造を2層備えている。そして、第1の領域40を3層備えている。
図8は、本実施形態の作用及び効果の説明図である。本実施形態では、第1の層28aと第2の層28bの積層構造を2層備え、固定負電荷も3層形成される。MISFETの閾値の上昇は固定負電荷の層数に比例する。したがって、本実施形態によれば、第1の実施形態と比較して、更に、MISFETの閾値が上昇する。
なお、ここでは、第1の層28aと第2の層28bの積層構造を2層備える場合を例に説明したが、3層以上とすることも可能である。特に、高耐圧のSiC−MISFETでは、ゲート絶縁層厚を厚くすることに対する自由度が高いため、積層回数を増加させて閾値を上昇させることが容易である。
(第5の実施形態)
本実施形態の半導体装置は、p型のSiC層と、ゲート電極との間に設けられ、Ge(ゲルマニウム)、B(ボロン)、Al(アルミニウム)、Ga(ガリウム)、In(インジウム)、Be(ベリリウム)、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる少なくとも一つの元素と、C(炭素)を含むゲート絶縁層と、を備える。ゲート絶縁層の構成が異なる以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については、記述を省略する。
図9は、本実施形態の半導体装置であるMISFETの構成を示す模式断面図である。このMISFET200は、pウェルとソース領域をイオン注入で形成するDIMOSFETである。また、MISFET200は、電子をキャリアとするnチャネル型のMOSFETである。
ゲート絶縁層128は、Ge(ゲルマニウム)、B(ボロン)、Al(アルミニウム)、Ga(ガリウム)、In(インジウム)、Be(ベリリウム)、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる少なくとも一つの元素を膜中に含有する。また、ゲート絶縁層128は、C(炭素)を含む。
ゲート絶縁層128中の上記元素の最大濃度が、1×1018cm−3以上であることが望ましく、1×1019cm−3以上であることより望ましく、1×1020cm−3以上であることが更に望ましい。上記元素の最大濃度は、例えば、5×1020cm−3以下である。
ゲート絶縁層128中のC(炭素)の最大濃度が、1×1018cm−3以上であることが望ましく、1×1019cm−3以上であることより望ましく、1×1020cm−3以上であることが更に望ましい。C(炭素)の最大濃度は、例えば、5×1020cm−3以下である。
次に、本実施形態の半導体装置の製造方法について、図9を参照しつつ説明する。特に、ゲート絶縁層128の製造方法について説明する。上記元素がB(ボロン)である場合を例に説明する。
まず、SiC層16上にB(ボロン)を含有するアモルファスシリコン膜を、例えば、CVD法により堆積する。そして、このアモルファスシリコン膜を熱酸化して、Bを高い濃度で含有する酸化シリコン膜を形成する。
熱酸化の際に、SiC層16表面からC(炭素)が酸化シリコン膜内に拡散する。このCと、酸化シリコン膜中のB及びOが結合して複合体となり固定負電荷を形成する。
その後、例えば、多結晶シリコンのゲート電極が形成される。
その他の工程については、公知の製造方法を適用することにより、図9に示したMISFET200が形成される。
発明者による第一原理計算の結果、Ge(ゲルマニウム)、B(ボロン)、Al(アルミニウム)、Ga(ガリウム)、In(インジウム)、Be(ベリリウム)、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる元素は、絶縁膜中、特に、酸化シリコン膜中で、C(炭素)及びO(酸素)と結合して、複合体を形成することで安定になることが明らかになった。そして、この複合体は、シリコン酸化膜中で電子をトラップして負の固定電荷を形成することで安定にあることも明らかとなった。
上記複合体によって形成される固定負電荷によりnチャネル型のMISFETの閾値が上昇する。よって、高い閾値を備えるMISFETが実現できる。
上記元素は、C(炭素)と1:1の量比で結合して複合体を形成する。したがって、上記元素の最大濃度が、C(炭素)の最大濃度の80%以上120%以下であることが望ましい。
また、上記元素は、C(炭素)と結合して複合体を形成しているため、ゲート絶縁層中の所定の位置での上記元素の濃度が、ゲート絶縁層中の上記所定の位置でのC(炭素)の濃度の80%以上120%以下であることが望ましい。例えば、膜厚方向にSIMS測定を行った場合に測定される濃度が、測定を行った範囲で、同一の位置(第1の位置)で上記元素の濃度がC(炭素)の濃度の80%以上120%以下であることが望ましい。
本実施形態によれば、高い閾値を実現するnチャネル型のMISFETが実現できる。
(第6の実施形態)
本実施形態のインバータ回路及び駆動装置は、第1の実施形態の半導体装置を備える駆動装置である。
図10は、本実施形態の駆動装置の模式図である。駆動装置300は、モーター140と、インバータ回路150を備える。
インバータ回路150は、第1の実施形態のMISFET100をスイッチング素子とする3個の半導体モジュール100a、100b、100cで構成される。3個の半導体モジュール100a、100b、100cを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。インバータ回路150から出力される交流電圧により、モーター140が駆動する。
本実施形態によれば、高い閾値を有するMISFETを備えることで、インバータ回路150及び駆動装置300の動作が安定する。
(第7の実施形態)
本実施形態の車両は、第1の実施形態の半導体装置を備える車両である。
図11は、本実施形態の車両の模式図である。本実施形態の車両400は、鉄道車両である。車両400は、モーター140と、インバータ回路150を備える。インバータ回路150は、第1の実施形態の半導体モジュール100と同一構成の3個の半導体モジュールで構成される。3個の半導体モジュールを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により車両400の車輪90が回転する。
本実施形態によれば、高い閾値を有するMISFETを備えることで、車両400の動作が安定する。
(第8の実施形態)
本実施形態の車両は、第1の実施形態の半導体装置を備える車両である。
図12は、本実施形態の車両の模式図である。本実施形態の車両1000は、自動車である。車両1000は、モーター140と、インバータ回路150を備える。
インバータ回路150は、第1の実施形態のMISFET100をスイッチング素子とする3個の半導体モジュール100a、100b、100cで構成される。3個の半導体モジュール100a、100b、100cを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。
インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により車両1000の車輪90が回転する。
本実施形態によれば、高い閾値を有するMISFETを備えることで、車両1000の信頼性が向上する。
(第9の実施形態)
本実施形態の昇降機は、第1の実施形態の半導体装置を備える昇降機である。
図13は、本実施形態の昇降機(エレベータ)の模式図である。本実施形態の昇降機1100は、かご1010、カウンターウエイト1012、ワイヤロープ1014、巻上機1016、モーター140と、インバータ回路150を備える。
インバータ回路150は、第1の実施形態のMISFET100をスイッチング素子とする3個の半導体モジュール100a、100b、100cで構成される。3個の半導体モジュール100a、100b、100cを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。
インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により巻上機1016が回転し、かご1010が昇降する。
本実施形態によれば、高い閾値を有するMISFETを備えることで、昇降機1100の信頼性が向上する。
以上、第1乃至第5の実施形態では、炭化珪素の結晶構造として4H−SiCの場合を例に説明したが、本発明は6H−SiC、3C−SiC等、その他の結晶構造の炭化珪素に適用することも可能である。
また、第1乃至第5の実施形態では、nチャネル型のプレーナ型のMISFETを例に説明したが、nチャネル型のトレンチ型のMISFETにも本発明を適用することは可能である。また、nチャネル型のIGBT(Insulated Gate Bipolar Transistor)にも本発明を適用することは可能である。
また、第7乃至第9の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
また、本発明を、シリコンの{111}面に対し0度以上8度以下傾斜する面上に形成されるゲート絶縁層を備える半導体装置に適用することも可能である。また、本発明を、ダイヤモンドの{111}面に対し0度以上8度以下傾斜する面上に形成されるゲート絶縁層を備える半導体装置に適用することも可能である。
従来の電荷トラップ膜では、電荷の注入作業が必要だが、高密度で入れることが出来るというメリットもある。従来の電荷トラップ膜では、時間が経つにつれ、電荷が放出されてしまい、閾値が低下するという問題がある。これは、トラップ状態が、それ程安定ではないことを意味している。
それに対し、本発明では、ゲート絶縁層中に安定なマイナス固定電荷を形成することが出来る。非常に安定であるため、絶縁膜中から電荷の出入りはない。唯一の問題は、トラップ量を、それ程高く出来ない点である。しかし、その点は、多重の積層にしたり、厚膜を形成し膜全体にトラップを形成するようにしたりして密度を上げることで解決できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
16 pウェル領域(SiC層)
28 ゲート絶縁層
28a 第1の層
28b 第2の層
30 ゲート電極
40 第1の領域
50 第2の領域
100 MISFET(半導体装置)
140 モーター
150 インバータ回路
200 MISFET(半導体装置)
300 駆動装置
400 車両
1000 車両
1100 昇降機

Claims (8)

  1. p型のSiC層と、
    ゲート電極と、
    前記SiC層と前記ゲート電極との間のゲート絶縁層と、を備え、
    前記ゲート絶縁層が、Ge(ゲルマニウム)、B(ボロン)、Al(アルミニウム)、Ga(ガリウム)、In(インジウム)、Be(ベリリウム)、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群の少なくとも一つの元素と、C(炭素)を含み、
    前記ゲート絶縁層中の前記元素の最大濃度が、前記ゲート絶縁層中のC(炭素)の最大濃度の80%以上120%以下である半導体装置。
  2. p型のSiC層と、
    ゲート電極と、
    前記SiC層と前記ゲート電極との間のゲート絶縁層と、を備え、
    前記ゲート絶縁層が、Ge(ゲルマニウム)、B(ボロン)、Al(アルミニウム)、Ga(ガリウム)、In(インジウム)、Be(ベリリウム)、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群の少なくとも一つの元素と、C(炭素)を含み、
    前記ゲート絶縁層の膜厚方向に測定を行った場合に測定される濃度が、測定を行った範囲で、同一の位置で前記元素の濃度が、C(炭素)の濃度の80%以上120%以下である半導体装置。
  3. 前記ゲート絶縁層中の前記元素の最大濃度が、1×1018cm−3以上5×10 20 cm −3 以下である請求項1又は請求項2記載の半導体装置。
  4. 前記ゲート絶縁層中のC(炭素)の最大濃度が、1×1018cm−3以上5×10 20 cm −3 以下である請求項1乃至請求項3いずれか一項記載の半導体装置。
  5. 請求項1乃至請求項いずれか一項記載の半導体装置を備えるインバータ回路。
  6. 請求項1乃至請求項いずれか一項記載の半導体装置を備える駆動装置。
  7. 請求項1乃至請求項いずれか一項記載の半導体装置を備える車両。
  8. 請求項1乃至請求項いずれか一項記載の半導体装置を備える昇降機。
JP2019040305A 2015-03-24 2019-03-06 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Active JP6689423B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015061801 2015-03-24
JP2015061801 2015-03-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015236875A Division JP6526549B2 (ja) 2015-03-24 2015-12-03 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Publications (2)

Publication Number Publication Date
JP2019091941A JP2019091941A (ja) 2019-06-13
JP6689423B2 true JP6689423B2 (ja) 2020-04-28

Family

ID=57131818

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015236875A Active JP6526549B2 (ja) 2015-03-24 2015-12-03 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2019040305A Active JP6689423B2 (ja) 2015-03-24 2019-03-06 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015236875A Active JP6526549B2 (ja) 2015-03-24 2015-12-03 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (1)

Country Link
JP (2) JP6526549B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6478752B2 (ja) 2015-03-24 2019-03-06 株式会社東芝 半導体装置及びその製造方法
JP6444789B2 (ja) 2015-03-24 2018-12-26 株式会社東芝 半導体装置及びその製造方法
JP6692306B2 (ja) 2017-02-09 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6728097B2 (ja) * 2017-04-24 2020-07-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6728096B2 (ja) 2017-04-24 2020-07-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6773629B2 (ja) * 2017-11-22 2020-10-21 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ
JP6957428B2 (ja) * 2018-09-14 2021-11-02 株式会社東芝 半導体装置、及び、半導体装置の製造方法
WO2021185554A1 (en) * 2020-03-17 2021-09-23 Abb Power Grids Switzerland Ag Insulated gate structure, wide bandgap material power device with the same and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150875A (ja) * 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及び薄膜形成方法
DE60239828D1 (de) * 2001-11-30 2011-06-01 Panasonic Corp Ür
JP2005136386A (ja) * 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体,その製造方法及び半導体装置
JP4635470B2 (ja) * 2004-04-19 2011-02-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2006019608A (ja) * 2004-07-05 2006-01-19 Matsushita Electric Ind Co Ltd Misfetデバイス
JP2007288172A (ja) * 2006-03-24 2007-11-01 Hitachi Ltd 半導体装置
JP5292968B2 (ja) * 2008-07-23 2013-09-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5316428B2 (ja) * 2010-01-12 2013-10-16 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5524103B2 (ja) * 2011-02-07 2014-06-18 株式会社東芝 半導体装置
US9000448B2 (en) * 2011-03-29 2015-04-07 Hitachi, Ltd. Silicon carbide semiconductor device
US9269580B2 (en) * 2011-06-27 2016-02-23 Cree, Inc. Semiconductor device with increased channel mobility and dry chemistry processes for fabrication thereof
JP5646569B2 (ja) * 2012-09-26 2014-12-24 株式会社東芝 半導体装置
WO2014103186A1 (ja) * 2012-12-27 2014-07-03 パナソニック株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP6526549B2 (ja) 2019-06-05
JP2016181671A (ja) 2016-10-13
JP2019091941A (ja) 2019-06-13

Similar Documents

Publication Publication Date Title
JP6689423B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US9685551B2 (en) Semiconductor device and inverter circuit
US10923568B2 (en) Semiconductor device, inverter circuit, and vehicle
JP6602263B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6168945B2 (ja) 半導体装置およびその製造方法
JP6552950B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US9673315B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2016157762A (ja) 半導体装置及びその製造方法
JP6189261B2 (ja) 半導体装置およびその製造方法
US9679971B2 (en) Semiconductor device
US10714610B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6552951B2 (ja) 半導体装置、インバータ回路、駆動装置、車両及び、昇降機
US10217811B1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11201223B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer
JP2017216305A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN108417633B (zh) 半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、车辆以及升降机
JP6606020B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7005847B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7072148B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2020155486A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200407

R151 Written notification of patent or utility model registration

Ref document number: 6689423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151