JP6682558B2 - 検査及び計量システム用の電気可制御アパーチャ付センサ - Google Patents

Description

本願は、可視、ＵＶ、深ＵＶ（ＤＵＶ）、真空ＵＶ（ＶＵＶ）、極端ＵＶ（ＥＵＶ）及びＸ線波長での輻射の感知並びに電子その他の帯電粒子の感知に適したラインセンサ及びそれに連携する電子回路に関し、またそうしたラインセンサを動作させる方法に関する。これらのセンサ及び回路は、フォトマスク、レティクル及び半導体ウェハ上のフィーチャ（形状素）を検査及び／又は計測するのに用いられるそれをはじめ、検査及び計量システムでの使用にひときわ適している。

（関連出願）
本願は、２０１５年５月１４日付米国暫定特許出願第６２／１６１，４５０号及び２０１５年６月８日付米国暫定特許出願第６２／１７２，２４２号に基づく優先権を主張する出願であるので、この参照を以てそれらを本願に繰り入れることにする。

本願は、発明者が同じで係属中であり「共焦点ライン検査光学系」(CONFOCAL LINE INSPECTION OPTICAL SYSTEM)と題する２０１５年４月２１日付米国特許出願第１４／６９１９６６号（出願公開第２０１５／０３６９７５０号）並びに「背面照明リニアセンサを用いる検査システム」(INSPECTION SYSTEM USING BACK SIDE ILLUMINATED LINEAR SENSOR)と題する２００７年５月２５日付米国特許出願第１１／８０５，９０７号（出願公開第２０１１／００７３９８２号）に関連する出願であるので、この参照を以てそれらを本願に繰り入れることにする。

集積回路業界では、検査ツールの感度をどんどん高め、これまでになく小さな欠陥及び粒子を検出できるようにすることが求められており、また半導体ウェハ上の小さなフィーチャの寸法を正確に計測できる高精度計量ツールが求められている。半導体業界で現在製造されている半導体デバイスでのフィーチャ寸法は、２０ｎｍ程度かそれを下回る寸法である。数年以内には、この業界で製造されるデバイスのフィーチャ寸法が５ｎｍ程度になるであろう。粒子や欠陥のサイズがほんの数ｎｍでもウェハ歩留まりが下がりかねないし、フィーチャ寸法の変化が１ｎｍの数十分の１かそれを下回る変化であっても、トランジスタやメモリデバイスの電気的性能に大きな変化又は故障が生じかねない。

ＣＭＯＳ製造にて用いられる諸素材及び構造の全て又は大半をそれらツールで検査又は計測できるのなら、半導体検査及び計量ツールは大変に役立ちうる。異なる素材及び構造の反射率は互いに大きく異なるものである。柔軟性を持たせるためには、半導体検査及び計量ツールにて用いられる波長及び／又は照光角及び集光角を複数にすればよい。どの角度を用いるかの選択に際しては、通常、検査又は計測対象物に従い光路内の適正な場所へと相応形状及び寸法のアパーチャが換装されることとなる。

本発明に関連する種類の様々な検査及び計量ツールが、例えば、「ローノイズセンサ及びローノイズセンサを用いた検査システム」(A Low-Noise Sensor And An Inspection System Using A Low-Noise Sensor)と題する２０１４年５月８日付米国特許出願第１４／２７３，４２４号、「高密度ディジタイザ」(High-density digitizer)と題する２０１２年２月１日付米国特許出願第１３／３６４，３０８号、「パルス照明を用いた移動画像の高速捕捉方法及び装置」(Method and apparatus for high speed acquisition of moving images using pulsed illumination)と題する２０１３年１２月４日付米国特許出願第１４／０９６，９１１号、「電子衝撃型電荷結合デバイス及びＥＢＣＣＤ検出器を用いた検査システム」(Electron-bombarded charge-coupled device and inspection systems using EBCCD detectors)と題する２０１２年１２月１０日付米国特許出願第１３／７１０，３１５号、「ホウ素層付背面照明センサ」(Back-illuminated sensor with boron layer)と題する２０１３年３月１０日付米国特許出願第１３／７９２，１６６号、「ホウ素層付シリコン基板を有するフォトカソード」(Photocathode including silicon substrate with boron layer)と題する２０１３年７月２２日付米国特許出願第１３／９４７，９７５号、「高速検査用局所駆動及び信号処理回路付ＴＤＩセンサモジュール」(TDI sensor modules with localized driving and signal processing circuitry for high speed inspection)と題する２００９年１０月７日付特許文献１、「高スループット検査システムに適したセンサ用抗反射被覆」(Anti-reflective coating for sensors suitable for high throughput inspection systems)と題する２００９年６月１日付特許文献２、「ＴＤＩセンサの連続クロッキング」(Continuous clocking of TDI sensors)と題する２００９年１０月２７日付特許文献３、並びに「ＴＤＩセンサ連続クロッキング装置」(Apparatus for continuous clocking of TDI sensors)と題する２０１１年５月３１日付特許文献４にて開示されている。これらの出願及び特許をこの参照を以て本願に繰り入れることにする。

アパーチャ（絞り）は機械的装置であり多大な空間を占めかねない。アパーチャの機械的運動には１ｍｓｅｃの数十又は数百分の一がかかりかねず、複数個のアパーチャで以てデータを集めることが必要な検査又は計測が低速になる。既存の検査又は計量システムに対しアパーチャを付加又は置換し新たな又は優れた能力を提供することは、空間的制約があるので難しかろう。

米国特許出願公開第２０１０／０１８８６５５号明細書 米国特許出願公開第２０１０／０３０１４３７号明細書 米国特許第７，６０９，３０９号明細書 米国特許第７，９５２，６３３号明細書 米国特許出願公開第２００９／０１８０１７６号明細書 米国特許出願公開第２００７／０００２４６５号明細書 米国特許第５，９９９，３１０号明細書 米国特許第７，５２５，６４９号明細書 米国特許出願公開第２０１３／０１１４０８５号明細書 米国特許第５，６０８，５２６号明細書 米国特許第６，２９７，８８０号明細書 米国特許第６，６０８，６７６号明細書 米国特許第６，２０１，６０１号明細書 米国特許出願公開第２０１３／１６３４６号明細書 米国特許第５，１８１，０８０号明細書 米国特許第４，９９９，０１４号明細書 米国特許第５，８７７，８５９号明細書 米国特許第６，４２９，９４３号明細書

"Multiparameter Measurements of Thin Films Using Beam-Profile Reflectivity," Fanton et al., Journal of Applied Physics, Vol.73, No.11, p.7035, 1993 "Simultaneous Measurement of Six Layers in a Silicon on Insulator Film Stack Using Spectrophotometry and Beam Profile Reflectometry," Leng et al.,Journal of Applied Physics, Vol.81, No.8, page 3570, 1997

そのため、既存の検査又は計量システムの動作中に各画素の感光領域のサイズを迅速且つ確実に調整できる可調アパーチャ付リニアセンサ、特に従来手法に係る上掲の短所のうち幾つか又は全てが克服される要領でそれを行えるものへのニーズが高まっている。

本発明が目指しているのは、リニアセンサにおける画素アパーチャサイズの電気的な制御、特に非単調な電圧プロファイルを生成しその電圧プロファイルによって有効感光領域、即ち各画素による計測に際しそこから光電子が収集される領域を可制御的に調整（縮小又は拡大）することによる制御である。各画素は長尺な抵抗性制御ゲートを備える画素であり、半導体基板のうちその画素の抵抗性制御ゲートの下側（隣）にある部分によって、各画素の最高感光領域が定まる。従来型センサと同じく、制御電圧をそれぞれ端部電極を介し各画素の抵抗性制御ゲートの相対する端部に印加すると、その画素の感光領域内に相応な電界が生じるので、入射光がその画素の感光領域に入射したことにより生じた光電子が、当該相応な電界によって１個又は複数個の電荷蓄積領域へと追いやられる（駆逐される）ことになる。本発明では、１個又は複数個の中央配置制御電極が、各画素の抵抗性制御ゲートを過ぎり抵抗性制御ゲートの２個の端部間に配され、それに連携する制御回路が、２個の端部電極に印加されるそれに比べ負な制御電圧を指定された中央電極に印加し、非単調な（例．二部分型の）電圧プロファイルをそれによって選択的に生成するよう、構成される。即ち、その非単調電圧プロファイルに応じ画素内に生じる電界により、その画素の感光領域の第１部分即ち中央寄りのアパーチャ制御電極の第１側に存する部分で生じた光電子がその抵抗性制御ゲートの第１端の方へと追いやられ、またその画素の感光領域の第２部分即ち中央寄りのアパーチャ制御電極の第２側に存する部分で生じた光電子がその抵抗性制御ゲートの他端（第２端）の方へと追いやられる。こうして、非単調電圧プロファイルが生成され、抵抗性制御ゲートの第１端から集められた光電子電荷のみがそれに続き計測されるため、各画素の感光領域の有効サイズが、その画素の感光領域の第１部分のみが含まれるよう可制御的に調整されることとなる。

サンプル（試料）を高速で検査又は計測する方法も開示される。本方法は、輻射をサンプル上に差し向け（指向させ）集束（合焦）させるステップと、そのサンプルから輻射を受け取り受け取った輻射をラインセンサへと差し向けるステップと、を有する。受け取る輻射は散乱輻射でも反射輻射でもよい。そのラインセンサ内にある抵抗性制御ゲートの長手方向を過ぎる電位勾配を電極により発生させ、その電位勾配の働きで抵抗性制御ゲートが発生させる電界によって、そのセンサ内の光電子を１個又は複数個の蓄積領域へと差し向ける。制御回路を然るべく構成し、抵抗性制御ゲートの中央寄りに存する１個又は複数個の電極にはより負な電圧、端部に位置する電極にはより正な電圧を印加することで電界、特にセンサの一領域にて生成された光電子を蓄積領域へと付勢（駆逐）する一方でそのセンサの他領域にて生成された光電子がその蓄積領域に達しないようにする電界を発生させる。

本検査方法は、更に、抵抗性ゲートに付された諸電極に作用する電圧を実行中の検査又は計測に従い設定するステップを、有する方法とすることができる。ある実施形態によれば、それらの電圧を検査中又は計測中に変化させて集光プロセスを最適化することや、それら電圧を用い検査前校正期間中に各画素の有効アパーチャサイズを調整してセンサの全画素に均一なアパーチャサイズを持たせることができる。

サンプルを検査するシステムも開示される。本システムは、照明源と、光検出を実行するよう構成されたデバイスと、照明源からの光をサンプルへと差し向けそのサンプルからの出射光又は反射光を上記デバイスに差し向けるよう構成された光学系と、駆動回路と、を備える。そのラインセンサは、それを過ぎる電位勾配を有する抵抗性ゲートが組み込まれていて、自センサ内の光電子をその電位勾配により蓄積領域へと差し向けるセンサとする。そのラインセンサは、抵抗性ゲートに付された複数個の電極を備え、センサの一領域から蓄積領域へと光電子が向かうよう、それでいて他の光電子がその蓄積領域に達しないよう、それら電極により電位勾配を調整可能なセンサとする。駆動回路は、それら複数個の電極のうち１個又は複数個に作用する電圧を設定することで、そのセンサのどの領域から光電子が蓄積領域へと差し向けられるかを制御する。

ある実施形態によれば、ラインセンサを、更に半導体膜を備えるものとすることができる。他の実施形態によれば、その半導体膜を、同半導体膜の第１面上に形成された諸回路素子と、同半導体膜の第２面上に堆積された純ホウ素層と、を備えるものとすることができる。更に他の実施形態によれば、そのラインセンサを電子衝撃型ラインセンサで以て構成することができる。更に他の実施形態に係るシステムは、複数個のラインセンサを備えるものとすることができる。更に他の実施形態によれば、そのラインセンサを、光ナイフエッジその他の機械的アパーチャ構造を備え、電気的アパーチャ調整を利用しその機械的アパーチャ構造の誤整列（ミスアライメント）を正すもの、ひいては整列（アライメント）を簡略化し且つ製造コストを低減するものとすることができる。更に他の実施形態によれば、上記ナイフエッジ又はアパーチャをコンピュータ制御下で可動なものとし、コンピュータによる様々な検査モードの選択を、当該ナイフエッジその他の機械的アパーチャを適正に配置すること並びにラインセンサの抵抗性ゲート上の諸電極に作用する電圧を設定することにより行えるものとすることができる。

サンプルをステージによって支持し、そのステージを検査中に光学系に対し動かすようにすればよい。センサからの電荷の読み出しをそのステージの運動に同期させるのがよい。

この例の検査システムは、１個又は複数個の照明路を備え、様々な入射角及び／又は様々なアジマス角から、及び／又は、様々な波長及び／又は偏光状態で以て、その照明路によりサンプルを照明するものとすることができる。この例の検査システムは、１個又は複数個の集光路を備え、サンプルによって様々な方向に反射又は散乱された光をその集光路により集め、及び／又は、様々な波長及び／又は様々な偏光状態に対しその集光路が感応するものとすることができる。

検査又は計量システム例を示す図である。 ライン照明及び１個又は複数個の集光チャネル付の検査システム例を示す図である。 ライン照明及び１個又は複数個の集光チャネル付の検査システム例を示す図である。 直交照明及び斜行照明付の検査システム例を示す図である。 複数個の計測サブシステムを有する計量システム例を示す図である。 本発明のある実施形態に係る検査システム例及びそれに備わるラインセンサの概要を示す図である。 本発明の代替的実施形態に係り抵抗性制御ゲートに印加されうる電圧プロファイル例を示す図である。 本発明の代替的実施形態に係り抵抗性制御ゲートに印加されうる電圧プロファイル例を示す図である。 本発明の代替的実施形態に係り抵抗性制御ゲートに印加されうる電圧プロファイル例を示す図である。 本発明の代替的実施形態に係り抵抗性制御ゲートに印加されうる電圧プロファイル例を示す図である。 本発明の他の具体的実施形態に係るラインセンサ例の画素を示す断面図である。 本発明の他の具体的実施形態に係るラインセンサ例の画素の概要を示す断面図である。

本願には、半導体検査及び計量システム用の秀逸なセンサが記載されている。以下の記述を提示する目的は、本件技術分野に習熟した者（いわゆる当業者）が、特定の用途及びそれへの諸要請を踏まえ本発明を実施及び使用できるようにすることにある。本願中で用いられている方向指示語例えば「上部」、「下部」、「上方」、「下方」、「より上」、「上へ」、「より下」、「下降」及び「下へ」は記述目的で位置関係を提示することを意図するものであり、絶対的な座標系を指定することを意図するものではない。いわゆる当業者には、記載されている諸実施形態に対する様々な修正が追々明らかになるであろうし、本願中で規定されている一般的諸原理は他の諸実施形態にも適用可能である。このように、本発明は、図示及び記述されている特定の諸実施形態への限定を旨とするものではなく、本願記載の原理及び新規特徴と齟齬しない最大の技術的範囲に従う。

図１に、サンプル１０８例えばウェハ、レティクル又はフォトマスクを検査又は計測するよう構成された検査又は計量システムの例１００を示す。サンプル１０８をステージ１１２上に配置しそのステージ１１２により運動を付与することで、サンプル１０８の諸領域を光学系の下方に来させることができる。ステージ１１２はＸ−Ｙステージ又はＲ−θステージで以て構成することができる。ある種の実施形態によれば、検査中にステージ１１２によってサンプル１０８の高さを調整し、合焦状態を保つことができる。他の諸実施形態によれば、対物レンズ１０５を調整して合焦状態を保つことができる。

照明源１０２は１個又は複数個のレーザ及び／又は広帯域光源を備えるものとすることができる。照明源１０２はＤＵＶ及び／又はＶＵＶ輻射を発するものとすることができる。対物レンズ１０５を備える光学系１０３は、輻射をサンプル１０８に差し向け（指向させ）その上に集束（合焦）させる。光学系１０３は、ミラー、レンズ、偏光子及び／又はビームスプリッタをも備えるものとすることができる（簡略化のため図示せず）。サンプル１０８から反射又は散乱されてきた光は、光学系１０３によって集光、指向及び集束され、検出器アセンブリ１０４内にあるセンサ１０６上へと向かう。

検出器アセンブリ１０４は本願記載のセンサのうち少なくとも１個を備えている。ある実施形態では、センサ１０６の出力が情報処理システム１１４に供給され、そこでその出力が分析される。情報処理システム１１４は、キャリア媒体１１６上に格納可能なプログラム命令１１８により構成設定される。ある実施形態では、情報処理システム１１４によって検査又は計量システム１００及びセンサ１０６が制御され、ひいては本願記載の方法に従いサンプル１０８上の構造が検査又は計測される。

ある実施形態によれば、照明源１０２を連続光源とすること、例えばアーク灯、レーザ励起プラズマ光源又はＣＷレーザとすることができる。他の実施形態によれば、照明源１０２をパルス光源とすること、例えばモード同期レーザ、Ｑスイッチレーザ又はＱスイッチレーザ励起プラズマ光源とすることができる。検査又は計量システム１００にＱスイッチレーザが組み込まれている実施形態では、検出器アセンブリ１０４内の１個又は複数個のラインセンサがそのレーザパルスに対し同期化される。

ある実施形態に係る検査又は計量システム１００では、サンプル１０８上のラインが照明され、１個又は複数個の暗視野及び／又は明視野集光チャネルにて散乱光及び／又は反射光が集められる。この実施形態における検出器アセンブリ１０４はラインセンサ又は電子衝撃型ラインセンサを備えるものがよい。例えば、本実施形態のシステム１００にて、本願記載の抵抗性ゲート構造を用い、散乱光及び／又は反射光の集光対象部分を選ぶのがよい。

諸実施形態に係る検査又は計量システム１００の更なる詳細については、「ウェハ検査システム」(Wafer inspection system)と題する２０１２年７月９日日付米国特許出願第１３／５５４９５４号、「小型カタディオプトリック対物系を用いたスプリット場検査システム」(Split field inspection system using small catadioptric objectives)と題する２００９年７月１６日付特許文献５、「カタディオプトリック光学系内レーザ暗視野照明用ビーム送給システム」(Beam delivery system for laser dark-field illumination in a catadioptric optical system)と題する２００７年１月４日付特許文献６、「広域ズーム能力を有する超広帯域ＵＶ顕微イメージングシステム」(Ultra-broadband UV microscope imaging system with wide range zoom capability)と題する１９９９年１２月７日付特許文献７、「二次元イメージングを伴うレーザ照明を用いた表面検査システム」(Surface inspection system using laser line illumination with two dimensional imaging)と題する２００９年４月２８日付特許文献８、「動的に調整可能な半導体計量システム」(Dynamically Adjustable Semiconductor Metrology System)と題しＷａｎｇ ｅｔ ａｌ．を発明者とする２０１３年５月９日付特許文献９、「集束ビーム分光エリプソメトリ方法及びシステム」(Focused Beam Spectroscopic Ellipsometry Method and System)と題しＰｉｗｏｎｋａ−Ｃｏｒｌｅ ｅｔ ａｌ．を発明者とする１９９７年３月４日付特許文献１０、並びに「半導体上の多層薄膜スタックを分析する装置」(Apparatus for Analysing Multi-Layer Thin Film Stacks on Semiconductors)と題しＲｏｓｅｎｃｗａｉｇ ｅｔ ａｌ．を発明者とする２００１年１０月２日付特許文献１１に記載がある。これらの特許及び特許出願全てをこの参照を以て本願に繰り入れることにする。

図２Ａ及び図２Ｂに、本発明の他の例示的諸実施形態に係りセンサが組み込まれている暗視野検査システム及び／又は本願記載の方法の諸態様を示す。図２Ａでは、照明光学系２０１に備わるレーザシステム２２０によって生成された光２０２がミラー又はレンズ２０３によって集束され、検査対象ウェハ又はフォトマスク（サンプル）２１１の表面上でライン２０５の態をなす。集光光学系２１０は、ライン２０５から散乱されてくる光を、レンズ及び／又はミラー２１２及び２１３を用いセンサ２１５へと差し向ける。集光光学系２１０の光軸２１４はライン２０５の照明面外にある。ある種の実施形態では、光軸２１４をライン２０５に対しほぼ直交させる。センサ２１５はアレイセンサ例えばリニアアレイセンサを備えている。センサ２１５を本願記載のセンサを備えるものとすること、及び／又は、本願記載の方法のうち一つを用いサンプル２１１を検査することができる。

図２Ｂに、複数個の暗視野集光系２３１、２３２及び２３３を有し各集光系が図２Ａの集光光学系２１０とほぼ同様な実施形態を示す。集光系２３１、２３２及び２３３は、図２Ａの照明光学系２０１とほぼ同様の照明光学系との組合せで用いることができる。各集光系２３１、２３２及び２３３には本願記載のセンサが１個又は複数個組み込まれている。サンプル２１１はステージ２２１上に支持され、そのステージ２２１によってその検査対象エリアが光学系の下方へと動かされる。ステージ２２１をＸ−Ｙステージ又はＲ−θステージを以て構成すれば、好ましいことに、検査中にほぼ連続的にそのステージ２２１を動かしサンプルの広範囲を最短のデッドタイムで以て検査することができる。

図２Ａ及び図２Ｂに示した実施形態に係る検査システムの更なる詳細については、先に引用されており係属中であり「共焦点ライン検査光学系」(Confocal Line Inspection Optical System)と題しＷａｎｇ ｅｔ ａｌ．を発明者とする２０１５年４月２１日付米国特許出願第１４／６９１，９６６号、「二次元イメージングを伴うレーザ照明を用いた表面検査システム」(Surface inspection system using laser line illumination with two dimensional imaging)と題する２００９年４月２８日付特許文献８、並びに「表面上のアノマリ及び／又はフィーチャを検出するシステム」(System for detecting anomalies and/or features of a surface)と題する２００３年８月１９日日付特許文献１２に記載されている。これら特許及び特許出願全てをこの参照を以て本願に繰り入れることにする。

図３Ａに、直交照明ビーム，斜行照明ビーム双方を用いサンプル上の粒子又は欠陥を検出するよう構成されている検査システム３００を示す。この構成ではレーザシステム３３０によってレーザビーム３０１が供給される。レンズ３０２はビーム３０１を集束させて空間フィルタ３０３に通す。レンズ３０４はそのビームを平行光化し偏向ビームスプリッタ３０５へと伝搬させる。ビームスプリッタ３０５は、直交する第１成分及び第２成分のうち第１偏光成分を直交照明チャネル、第２偏光成分を斜行照明チャネルへと通す。直交照明チャネル３０６では第１偏光成分が光学系３０７によって集束され、ミラー３０８によってサンプル３０９の表面方向へと反射される。サンプル３０９（例えばウェハ又はフォトマスク）によって散乱された輻射は放物面ミラー３１０によって集められ、センサ３１１方向へと集束される。

斜行照明チャネル３１２では第２偏光成分がビームスプリッタ３０５によってミラー３１３へと反射され、そのビームがミラー３１３によって反射され、半波長板３１４を通り、光学系３１５によってサンプル３０９方向へと集束される。斜行チャネル３１２内の斜行照明ビームに由来する輻射がサンプル３０９によって散乱され、放物面ミラー３１０によって集められ、センサ３１１方向へと集束される。センサ３１１及び被照明エリア（サンプル３０９上にあり直交照明チャネル及び斜行照明チャネルに由来しているもの）が、放物面ミラー３１０の焦点にあることが望ましい。

放物面ミラー３１０は、サンプル３０９からの散乱輻射を平行光化して平行光化ビーム３１６の態にする。その平行光化ビーム３１６が対物系３１７により集束され、検光子３１８を介しセンサ３１１方向に通される。なお、放物面形状以外の形状を有する湾曲鏡面も用いることができる。器具３２０によってビーム・サンプル３０９間相対運動を引き起こすこと、ひいてはサンプル３０９の表面を過ぎりスポットによりスキャンさせることができる。センサ３１１は本願記載のセンサ１個又は複数個で以て構成することができる。「サンプル検査システム」(Sample inspection system)と題する２００１年３月１３日付特許文献１３、並びに「ウェハ検査」(Wafer Inspection)と題しＲｏｍａｎｏｖｓｋｙ ｅｔ ａｌ．を発明者とする特許文献１４には、検査システム３００の更なる態様及び細部が記載されている。これらの文献をこの参照を以て本願に繰り入れることにする。

図３Ｂに、複数個の計測サブシステムを有し本願記載のセンサが１個又は複数個組み込まれている計量システムの例３５０を示す。計量システム３５０は、ビームプロファイルエリプソメータ（ＢＰＥ）１０、ビームプロファイルリフレクトメータ（ＢＰＲ）１２、広帯域反射分光計（ＢＲＳ）１４、深紫外反射分光計（ＤＵＶ）１６、広帯域分光エリプソメータ（ＢＳＥ）１８及び参照エリプソメータ２を備えている。これら６個の光学計測装置で利用される光源は最少で３個、即ちレーザ２０及び９０並びに白色光源２２にすることができる。レーザ２０はプローブビーム２４、白色光源２２はプローブビーム２６を発生させる（プローブビーム２６はレンズ２８によって平行光化されミラー２９によってプローブビーム２４と同じ経路沿いに差し向けられる）。レーザ２０として理想的なのは、可視又は近ＩＲ波長、例えば６７０ｎｍ付近の波長で３ｍＷの直線偏向ビームを発する固体レーザダイオードである。白色光源２２として理想的なのは、約２００ｎｍ〜８００ｎｍ以上のスペクトラムをカバーする多色ビームをもたらす広帯域レーザ励起プラズマランプである。プローブビーム２４／２６はミラー３０によって反射され、ミラー４２を経てサンプル４へと通される。

プローブビーム２４／２６は、レンズ３２又はレンズ３３で以てサンプルの表面上へと集束される。その好適な実施形態では２個のレンズ３２／３３がタレット（図示せず）内に実装され、プローブビーム２４／２６の経路内へとそのレンズを交互に移動可能とされる。レンズ３２は高い数値開口（０．９０ＮＡオーダのそれ）を有する顕微対物レンズであるので、サンプル表面に対する入射角の大きな広がりを生成すること並びに約１μｍ直径のスポットサイズを生成することができる。レンズ３３はより低い数値開口（０．１〜０．４ＮＡオーダのそれ）を有する反射レンズであり、深ＵＶ光を約１０〜１５μｍのスポットサイズまで集束させることができる。

ビームプロファイルエリプソメトリ（ＢＰＥ）については、この参照を以て本願に繰り入れられるところの１９９３年１月１９日付特許文献１５に記載がある。ＢＰＥ１０は１／４波長板３４、偏光子３６、レンズ３８及びクアッド検出器４０を備えている。動作時には、直線偏向されているプローブビーム２４をレンズ３２によってサンプル４上へと集束させる。サンプル表面から反射されてきた光は、レンズ３２内を上方に抜け、ミラー４２、３０及び４４を通り、ミラー４６によってＢＰＥ１０内へと差し向けられる。この反射プローブビームにおける光線の位置が、サンプルの表面に対する個別の入射角に対応している。１／４波長板３４は、そのビームの偏光状態のうち一方の位相を９０°遅延させる。直線偏光子３６は、そのビームの二通りの偏光状態を互いに干渉させる。最大信号を得たいなら、この偏光子３６の軸を、１／４波長板３４の高速軸及び低速軸に対し４５°の角度に向けるべきである。検出器４０は放射方向に配置された４個の象限を有するクアッドセル検出器、即ち各象限によってプローブビームの１／４が中途捕獲されプローブビームのうちその象限に射突する部分のパワーに比例する個別の出力信号が生成される検出器である。各象限からの出力信号はプロセッサ４８に送られる。特許文献１５にて論じられている通り、ビームの偏光状態の変化を監視することにより、エリプソメトリ情報例えばΨ及びΔを求めることができる。

ビームプロファイルリフレクトメトリ（ＢＰＲ）については、この参照を以て本願に繰り入れられるところの１９９１年３月１２日付特許文献１６にて論じられている。ＢＰＲ１２は、レンズ５０と、ビームスプリッタ５２と、サンプルの反射率を計測するための２個のリニア検出器アレイ５４及び５６とを備えている。動作時には、直線偏向されているプローブビーム２４をレンズ３２によってサンプル４上へと集束させ、そのビーム内の様々な光線をある範囲の入射角にてサンプル表面に射突させる。サンプル表面から反射されてきた光は、レンズ３２内を上方に抜け、ミラー４２及び３０を通り、ミラー４４によってＢＰＲ１２内へと差し向けられる。この反射プローブビームにおける光線の位置が、サンプルの表面に対する個別の入射角に対応している。レンズ５０はそのビームを空間的、二次元的に拡大する。ビームスプリッタ５２によりビームのｓ成分とｐ成分とが分離されるため、また検出器アレイ５４及び５６が互いに直交する向きであるため、ｓ偏光についての情報とｐ偏光についての情報を分離することができる。入射角が大きな光線ほどアレイの両端に近いところに落着するであろう。検出器アレイ内の各素子の出力は別々の入射角に対応するものとなろう。検出器アレイ５４／５６では、その反射プローブビームを過ぎる強度が、サンプル表面に対する入射角に関連付けて計測される。検出器アレイ５４／５６は、本願記載の如く抵抗性ゲートを有する１個又は複数個のラインセンサを備えるものとすることができる。プロセッサ４８は検出器アレイ５４／５６の出力を受け取り、薄膜層８の厚み及び屈折率を、諸種モデリングアルゴリズムを利用し、これら角度依存的な強度計測結果に基づき導出する。反復プロセス例えば最小自乗当てはめルーチンを用いる最適化ルーチンが通常は採用される。この種の最適化ルーチンの一例が非特許文献１に記載されている。別例が非特許文献２に現れている。

広帯域反射分光計（ＢＲＳ）１４ではサンプル４が同時に複数通りの光波長で以て探査される。ＢＲＳ１４はレンズ３２を用いると共に広帯域分光計５８を備えており、その広帯域分光計５８は本件技術分野にて周知であり用いられている任意種類のものにすることができる。この分光計５８はレンズ６０、アパーチャ６２、散光素子６４及び検出器アレイ６６を備えている。動作中には、白色光源２２からのプローブビーム２６をレンズ３２によりサンプル４上へと集束させる。そのサンプルの表面から反射されてきた光は、レンズ３２内を上方に抜け、ミラー４２によって（ミラー８４を介し）分光計５８へと差し向けられる。レンズ６０はそのプローブビームを集束させ、分析するサンプル表面上の視野内にスポットを定めるアパーチャ６２内に通す。散光素子６４、例えば回折格子、プリズム又はホログラフィック板は、そのビームを、波長に応じて角度的に、検出器アレイ６６内の個別検出器素子の方向へと分散させる。それら検出器素子によって、プローブビームに含まれる様々な波長の光の光強度が好ましくは同時に計測される。好適な実施形態では検出器アレイ６６が本願記載のラインセンサを備える。更に、散光素子６４を然るべく構成することで、ある方向については波長に応じ、それと直交する方向についてはサンプル表面に対する入射角に応じ光を分散させることもでき、ひいては波長，入射角双方に関連付けての同時計測が可能となる。そうした実施形態では、検出器アレイ６６を、本願記載の如く構成された抵抗性ゲート付ラインセンサを備えるものにすることで、それぞれ別の入射角域に対応する２組又は３組のスペクトルを同時に集めるようにすることができる。プロセッサ４８は、検出器アレイ６６によって計測された強度情報を処理する。

深紫外反射分光（ＤＵＶ）ではサンプルが同時に複数通りの紫外光波長で以て探査される。ＤＵＶ１６では、ＢＲＳ１４でのそれと同じ分光計５８を用いプローブビーム２６が分析されるけれども、ＤＵＶ１６で用いられるのが集束レンズ３２ではなく反射レンズ３３である点で異なっている。ＤＵＶ１６を動作させる際には、反射レンズ３３がプローブビーム２６に対し整列するようレンズ３２／３３入りのタレットを回動させる。反射レンズ３３が必要なのは、ソリッドな対物レンズではＵＶ光をサンプル上へと十分集束させられないからである。

広帯域分光エリプソメトリ（ＢＳＥ）については、この参照を以て本願に繰り入れられＡｓｐｎｅｓ ｅｔ ａｌ．を発明者とする係属中の１９９９年３月２日付特許文献１７にて論じられている。ＢＳＥ（１８）は、偏光子７０、集束ミラー７２、平行光化ミラー７４、回動補償器７６及び検光子８０を備えている。動作時には、ミラー８２はプローブビーム２６の少なくとも一部分を偏光子７０へと差し向け、その偏光子７０はそのプローブビームについて既知の偏光状態、好ましくは直線偏向を発生させる。ミラー７２はそのビームをある斜行角にて、理想的にはサンプル表面の法線に対し７０°オーダの角度にて、サンプル表面上へと集束させる。周知のエリプソメトリ原理によれば、サンプルとの相互作用を経たビームである反射ビームは、一般に、そのサンプルの膜８及び基板６の組成及び厚みに応じた直線偏向円偏向混合状態を呈することとなろう。この反射ビームはミラー７４により平行光化され、そのミラー７４によって回動補償器７６へと差し向けられる。補償器７６は、互いに直交偏向されており対をなしている光ビーム成分間に相対的な位相遅延δ（位相差）をもたらす。補償器７６は、そのビームの伝搬方向に対しほぼ平行な軸を中心にして、好ましくは電動モータ７８により、角速度ωで回動される。検光子８０好ましくはもう１個の直線偏光子では、自身に入射する偏光状態同士を混合させる。検光子８０による送出光を計測することによって、その反射プローブビームの偏光状態を判別することができる。ミラー８４はそのビームを分光計５８へと差し向け、補償器／検光子コンビネーションを通過した反射プローブビームに含まれる様々な波長の光の強度を、その分光計５８が検出器６６上で同時に計測する。先に説明した通り、検出器６６は、本願記載の抵抗性ゲート付ラインセンサを備えるものにするのが好ましい。プロセッサ４８は検出器６６の出力を受け取り、その検出器６６により計測された強度情報を波長との関係で且つその回動軸を中心にした補償器７６のアジマス（回動）角との関係で処理することで、特許文献１７に記載の如くサンプル特性例えばエリプソメトリ値Ψ及びΔを解明する。

検出器／カメラ８６をミラー４６の上方に配置し、それを用いサンプル４の反射ビームのずれを看取して整列及び集束目的に資することができる。

ＢＰＥ１０、ＢＰＲ１２、ＢＲＳ１４、ＤＵＶ１６及びＢＳＥ１８を校正すべく、計量システム３５０は、参照サンプル４と併用でき波長的に安定な校正用参照エリプソメータ２を備えている。エリプソメータ２は光源９０、偏光子９２、レンズ９４及び９６、回動補償器９８、検光子３５２並びに検出器３５４を備えている。

光源９０は、既知の安定波長且つ安定強度を有する擬似単色プローブビーム３５６を供給する。ビーム３５６の波長は既知の定数又は計測値であり、システム３５０内の光学計測装置をエリプソメータ２によって正確に校正することができるよう、プロセッサ４８に供給されている。

ビーム３５６は偏光子９２と相互作用して既知の偏光状態を発生させる。ある好適な実施形態では偏光子９２が直線偏光子とされ、その直線偏光子が水晶ローションプリズムで形成されるが、一般的には、偏向が直線である必要はなく完全偏向である必要すらもない。偏光子９２を方解石で製作してもよい。偏光子９２のアジマス角は、その偏光子９２から出射される直線偏向ビームに係る電気的ベクトルの平面が入射面に対しある既知の角度（これはビーム３５６の方向とサンプル４の表面に対する法線とにより定まる）となるよう方向設定されている。Ｐ偏光成分及びＳ偏光成分の反射強度がほぼ平衡したときに感度が最適になることからすれば、このアジマス角は３０°オーダになるよう選ぶのが望ましい。ご理解頂くべきことに、光源９０から発せられる光が都合のよい既知の偏光状態を有しているなら偏光子９２は省略することができる。

ビーム３５６は、レンズ９４によってある斜行角にてサンプル４上へと集束される。素材のブルースター角又は擬似ブルースター角の付近でサンプル特性に対する感度が最高になることからすれば、サンプル表面の法線に対し７０°オーダの角度にて、ビーム３５６をサンプル４上に入射させるのが理想的である。周知のエリプソメトリ原理によれば、サンプルとの相互作用を経たビームである反射ビームは、一般に、入射ビームの直線偏光状態とは対照的な直線偏向円偏向混合状態を呈することとなろう。レンズ９６は、サンプル４での反射を経たビーム３５６を平行光化する。

ビーム３５６は、その後、回動補償器（リターダ）９８に通され、互いに直交偏向されており対をなしている光ビーム成分間に、その回動補償器９８によって相対位相遅延δ_ｒ（位相差）がもたらされる。位相差の量は、波長、補償器を形成するのに使用された素材の分散特性、並びにその補償器の厚みの関数である。補償器９８は、ビーム３５６の伝搬方向に対しほぼ平行な軸を中心にして、好ましくは電動モータ３５１により、角速度ω_ｒで回動される。補償器９８は任意の従来型波長板補償器例えば水晶製のそれとすることができる。補償器９８の厚み及び素材は、所望位相差のビームが誘起されるように選ぶ。約９０°の位相差が通常は好都合である。

ビーム３５６は、その後、自身に入射した偏光状態を混合させる働きのある検光子３５２と相互作用する。この実施形態では検光子３５２がもう１個の直線偏光子、好ましくは入射面に対し４５°のアジマス角をなすそれとされる。とはいえ、入来する偏光状態を適切に混ぜ合わせる働きのある任意の光学デバイスを、検光子として用いることができる。検光子３５２は水晶ローション又はウォラストンプリズムとするのが望ましい。

ご理解頂くべきことに、補償器９８は、（図６に示す如く）サンプル４・検光子３５２間に配置することも、サンプル４・偏光子９２間に配置することもできる。これもまた注記すべきことに、偏光子７０、レンズ９４／９６、補償器９８及び検光子３５２の全てを、その作成中に、光源９０によって供給される特定波長の光向けに最適化することにより、エリプソメータ２の正確性が高まる。

ビーム３５６は、その後、その補償器／検光子コンビネーションを通過したビームの強度を計測する検出器３５４に入射する。プロセッサ４８は、検出器３５４によって計測された強度情報を処理することで、検光子との相互作用を経た光の偏光状態、ひいてはそのサンプルのエリプソメトリパラメタを判別する。この情報処理の一環として、その回動軸を中心とした補償器のアジマス（回動）角に関連付けてビーム強度が計測される。こうして強度を補償器回動角の関数に関連付けて計測することは、補償器角速度が通常は既知且つ定数であるため、実効的には、ビーム３５６の強度を時間に関連付けて計測することである。

この参照を以て本願に繰り入れられＲｏｓｅｎｃｗａｉｇ ｅｔ ａｌ．を発明者とする２００１年１０月２日付特許文献１１には、計量システム３５０が更に詳細に記載されている。この参照を以て本願に繰り入れられＯｐｓａｌ ｅｔ ａｌ．を発明者とする２００２年８月６日付特許文献１８には、スキャタロメトリ計測向けに計量システム３５０をどのように用いればよいかが記載されている。この参照を以て本願に繰り入れられＰｉｗｏｎｋａ−Ｃｏｒｌｅ ｅｔ ａｌ．を発明者とする１９９７年３月４日付特許文献１０には、計量システム３５０の代替的実施形態として、分光エリプソメータ及び分光光度計が組み込まれたものが記載されている。それら分光エリプソメータ及び分光光度計の一方又は双方に、本願記載の抵抗性ゲート付ラインセンサを組み込むことができる。

図４に、本発明のある例示的実施形態に従いサンプル４０１を検査又は計測するシステム４００の概要を示す。システム４００は、大略、輻射（例．光）Ｌを生成するよう構成された照明源４０２と、照明源４０２からサンプル４０１へと輻射Ｌを差し向けるよう且つサンプル４０１から出射又は反射されてきた輻射をセンサ４１０へと差し向けるよう構成された光学システム（光学系）４０５と、を備えている。システム４００は制御回路４５０をも備えており、これは、センサ４１０上に統合すること（即ちセンサ４１０の一部とすること）もセンサ４１０とは別体に製造することも可能である。

ラインセンサ４１０は半導体基板４１１（例．ｐドープエピタキシャルシリコン）の上面４１２上に作り込まれており、大略、上面４１２の上方に形成された４個の感光画素４２０−１〜４２０−４と、少なくとも３個の長尺なアパーチャ制御電極４３０Ａ、４３０Ｂ及び４３１と、１個又は複数個の読み出し回路４４０Ａ及び４４０Ｂと、を備えている。いわゆる当業者には追々ご認識頂けるように、記述されているセンサは本発明に係る新規な特徴を述べるため大きく簡略化されているのであり、現実のラインセンサでは更なる回路構造が設けられ且つかなり多数の画素が利用される。

図４に示すように、画素４２０−１〜４２０−４は長方形又は正方形の形状でありロー（行）をなして配列されている。画素４２０−１〜４２０−４は、それぞれ、抵抗性ポリシリコン制御ゲート４２１−１〜４２１−４及びバッファ／転送ゲート４２３Ａ及び４２３Ｂを備えている。抵抗性制御ゲート４２１−１〜４２１−４は、全体として長尺な低濃度ドープポリシリコン構造であり、介在する誘電体層（図示せず）によって上面４１２に付されると共に、長手方向（即ちＸ軸方向沿いに測った方向）に沿い一方の端部とその逆側の端部との間に延設されている。例えば、画素４２０−１の抵抗性制御ゲート４２１−１は長手（Ｘ軸）方向に沿い第１端部４２１−１Ａ・第２端部４２１−１Ｂ間に延設されている。抵抗性制御ゲート４２１−１〜４２１−４は、通常、幅方向に沿い互いにつながっている（即ち図４中のＹ軸方向に延びる途切れのないポリシリコン層の諸部分によりそれら制御ゲートが形成されている）が、実施形態によってはギャップによって分断されることもある。各抵抗性制御ゲート４２１−１〜４２１−４はその画素の連携先全感光（最高感光）領域を定めるゲートであり、基板４１１のうち各抵抗性制御ゲートの下方に位置する部分によってそうした連携先感光領域が概ね形成される。例えば、図４に示すように、画素４２０−１の連携先感光領域４１５_{４２０−１}は、基板４１１の対応部分即ち抵抗性制御ゲート４２１−１の下方に存する部分によって形成される。バッファ／転送ゲート４２３Ａ及び４２３Ｂは抵抗性制御ゲート４２１−１〜４２１−４の端部に対し隣り合わせに位置しており、既知技術を用い基板４１１上に作り込まれると共に、センサ４１０の動作中に画素４２０−１〜４２０−４によって集められた電荷の格納及び転送が可能となるよう構成されている。例えば、画素４２０−１のバッファ／転送ゲート４２３−１Ａは、制御ゲート４２１−１の端部４２１−１Ａの下方に電荷蓄積領域４１７_{４２０−１Ａ}即ちセンサ動作の積分期間中に電荷が集まる領域を生成するよう構成されると共に、集まった電荷をセンサ動作の読み出し期間中に電荷蓄積領域４１７_{４２０−１Ａ}から読み出し領域４１９_{４２０−１Ａ}へと（例．転送領域４１８_{４２０−１Ａ}を介し）転送可能とするよう構成されている。

本発明のある態様によれば、アパーチャ制御信号がアパーチャ制御電極４３０Ａ、４３０Ｂ及び４３１を介し抵抗性制御ゲート４２１−１〜４２１−４に印加されるよう、ひいては抵抗性制御ゲート４２１−１〜４２１−４によって画素４２０−１〜４２０−４の感光領域内に電界が生成されるよう、制御回路４５０が構成される。アパーチャ制御電極４３０Ａ、４３０Ｂ及び４３１は長尺な（例．金属製の）構造であり、画素４２０−１〜４２０−４を過ぎり平行に延びると共に、抵抗性制御ゲート４２１−１〜４２１−４の対応領域に電気的に接続されている。例えば、第１端部電極４３０Ａは抵抗性制御ゲート４２１−１の第１端部４２１−１Ａに接触しており、第２端部電極４３０Ｂは各抵抗性制御ゲート例えば４２１−１の第２端部４２１−１Ｂに接触しており、また中央電極４３１は第１端部電極４３０Ａ・第２端部電極４３０Ｂ間に位置すると共に制御ゲート４２１−１の中央領域に接触している。センサの動作中には、制御回路４５０によって、第１アパーチャ制御信号Ｖ_４３０Ａが第１端部電極４３０Ａ上に、第２アパーチャ制御信号Ｖ_４３０Ｂが第２端部電極４３０Ｂ上に、そして第３アパーチャ制御信号Ｖ_４３１が中央電極４３１上に印加される。諸動作期間のうち非単調電圧プロファイルが望まれる期間には、アパーチャ制御信号Ｖ_４３０Ａ及びＶ_４３０Ｂがアパーチャ制御信号Ｖ４３１よりも正になるよう（即ちより正な電圧レベルを有することとなるよう）、制御回路４５０によって同時に、アパーチャ制御信号Ｖ_４３０Ａ、Ｖ_４３０Ｂ及びＶ_４３１が生成されアパーチャ制御電極４３０Ａ、４３０Ｂ及び４３１上に印加される。例えば、アパーチャ制御信号Ｖ_４３０Ａ及びＶ_４３０Ｂは０Ｖの電圧レベルで以て生成され、アパーチャ制御信号Ｖ_４３１は−５Ｖの電圧レベルで以て生成される。各抵抗性制御ゲートの端部に対しより正な電圧レベル、各抵抗性制御ゲートの中央領域に対しより負な電圧レベルを印加することにより各抵抗性制御ゲートにて電界が発生し、連携先感光領域内で生成された光電子がその電界によって複数個の電荷蓄積領域のうち１個へと追いやられる（駆逐される）。例えば、図４に示すように、アパーチャ制御信号Ｖ_４３０Ａ、Ｖ_４３１及びＶ_４３０Ｂの作用で抵抗性制御ゲート４２１−１にて非単調電圧プロファイルＥ_{４２０−１}（“Ｖ”字状電位図で示されるそれ）が生じ、その作用で発生する電界によって連携先感光領域４１５_{４２０−１}が二部分４１５_{４２０−１Ａ}及び４１５_{４２０−１Ｂ}、即ち概ね非単調電圧プロファイルＥ_{４２０−１}の負ピーク値を挟み逆側に位置する二部分へと実効的に分割される。センサ４１０を非単調電圧プロファイルＥ_{４２０−１}で以て動作させると、感光部分４１５_{４２０−１Ａ}内で生成された光電子（例．光電子Ｐ１）が、その非単調電圧プロファイルＥ_{４２０−１}により生成された電界によって電荷収集領域４１７_{４２０−１Ａ}内へと追いやられ、感光部分４１５_{４２０−１Ｂ}内で生成された光電子（例．光電子Ｐ２）がその電界によって電荷収集領域４１７_{４２０−１Ｂ}内へと追いやられる。その上で、ある電荷収集領域群内に集まった電荷のみを（例．電荷収集領域４１７_{４２０−１Ａ}から）読み出し計測すること並びにその他の電荷収集領域群内（例．電荷収集領域４１７_{４２０−１Ｂ}内）に集まった電荷を無視（例．破棄）することにより、画素４２０−１〜４２０−４のアパーチャサイズが、感光部分４１５_{４２０−１Ａ}のそれへと実効的に縮小されることになる。従って、本発明によれば、長尺な電気的接続（電極）４３０Ａ、４３０Ｂ及び４３１を各抵抗性ゲート上の相異なる部位に接触させ、それにより電位勾配（電界）を生成可能としているので、画素４２０−１〜４２０−４のアパーチャサイズを電気的に制御することができる。抵抗性ゲートにて非単調電圧プロファイルを生成するにはこうした電気的接続が３個以上必要である。

画素４２０−１〜４２０−４のすぐ隣には、電荷結合デバイス（ＣＣＤ）読み出しレジスタ４４４Ａを備える読み出し回路４４０Ａが少なくとも１個ある。各読み出しレジスタ４４４Ａは電荷変換増幅器４４６Ａ及びバッファ４４７Ａに接続されており、それにより出力信号４５８が生成されている。読み出しレジスタ４４４Ａの制御は複数個のクロック信号４５４及び４５５によって行われており、これらは制御回路４５０により他の制御信号（図示せず）、例えばバッファゲート制御信号及び転送ゲート制御信号と併せ生成されている。クロック信号４５４及び４５５によって生成される二位相クロックを示したが、三位相クロックや四位相クロックを用いる読み出しレジスタも本件技術分野で知られており、用いることができよう。

同じく図４に示すように、動作中には、照明源４０２によって生成された光Ｌが光学システム（光学系）４０５を介しサンプル４０１上へと差し向けられ、サンプル４０１から出射又は反射されてきた方向転換済の光が、同じく光学系４０５を介しセンサ４１０へと差し向けられて、センサ４１０にその下面（底面）４１３経由で入射する。本実施形態のある態様によれば、サンプル４０１からの輻射（光）Ｌを共焦点像の態でセンサ４１０へと差し向けるよう光学系４０５が構成される。ある具体的実施形態では、光学系４０５が、サンプル４０１から見て対応する角度域内に位置する輻射をセンサ４１０へと差し向けるよう、ひいては同様の構造的部位又は角度から送られてきた光が各画素の感光領域の同様の部位に向かうよう構成される。例えば、光学系４０５は、サンプル４０１からセンサ４１０へと差し向けられた第１角度域α１内の光第１部分Ｌ１を画素４２０−１の連携先感光領域４１５_{４２０−１}の第１感光部分４１５_{４２０−１Ａ}内に差し向ける一方、サンプル４０１からセンサ４１０へと差し向けられた第２角度域α２内の光第２部分Ｌ２を感光領域４１５_{４２０−１}の第２感光部分４１５_{４２０−１Ｂ}内に差し向けるよう、構成されている。なお、第２感光部分４１５_{４２０−１Ｂ}よりも第１感光部分４１５_{４２０−１Ａ}の方が抵抗性制御ゲート４２１−１の第１端部４２１−１Ａに近く、第１感光部分４１５_{４２０−１Ａ}よりも第２感光部分４１５_{４２０−１Ｂ}の方が第２端部４２１−１Ｂに近い。輻射（光）Ｌが各感光部分に入射し吸収されることで光電子が生じ、その光電子が、積分期間中に集められ更に後続の読み出し期間中に順次計測される。例えば、図４中の第１光電子Ｐ１は光部分Ｌ１に反応して感光領域４１５_{４２０−１}の第１感光部分４１５_{４２０−１Ａ}内で生じたものであり、第２光電子Ｐ２は光部分Ｌ２に反応して第２感光部分４１５_{４２０−１Ｂ}内で生じたものである。各画素４２０−１〜４２０−４内のどの部位にて光電子が蓄積されるかは、抵抗性制御ゲート４２１−１〜４２１−４上に生じる電圧プロファイルによって制御される。例えば、０Ｖ値を有するアパーチャ制御信号Ｖ_４３０Ａ及びＶ_４３０Ｂ並びに負の５Ｖ（−５Ｖ）値を有するアパーチャ制御信号Ｖ_４３１によって抵抗性制御ゲート４２１−１を制御すると、抵抗性制御ゲート４２１−１によって連携先感光領域４１５_{４２０−１}内に非単調電圧プロファイルＥ_{４２０−１}が生成され、そのプロファイルＥ_{４２０−１}によって、光第１部分Ｌ１により第１感光部分４１５_{４２０−１Ａ}内で生成された第１光電子Ｐ１が第１電荷蓄積領域４１７_{４２０−１Ａ}内に追いやられるのと同時に、光第２部分Ｌ２により第２感光部分４１５_{４２０−１Ｂ}内で生成された第２光電子Ｐ２が第２電荷蓄積領域４１７_{４２０−１Ｂ}内に追いやられる。積分期間の終期には、バッファ／転送ゲート４２３Ａ−１によって、電荷蓄積領域４１７_{４２０−１Ａ}から転送領域４１８_{４２０−１Ａ}内へ、更に読み出しレジスタ４４４Ａ−１の対応領域４１９_{４２０−１Ａ}内へという、蓄積済光電子電荷の転送が制御される。その上で、制御回路４５０により生成されるクロック信号４５４及び４５５を利用し、あるレジスタ４４４Ａから次のレジスタへ、そして最終段のレジスタから電荷変換増幅器４４６Ａ及びバッファ４４７Ａへと、電荷の転送がシーケンシャルに制御される。その結果、上述の要領で各画素４２０−１〜４２０−４によって捕捉された電荷が転じて電圧又は電流出力信号４５８として制御回路４５０へと出力される。

代替的な諸実施形態では、第２感光部分（例．図４中の感光部分４１５_{４２０−１Ｂ}）に進入した光電子により生成された電荷が破棄（即ち接地への結合等で消去）されるか、選択されている感光部分（例．図４中の感光部分４１５_{４２０−１Ａ}）に進入した光電子により生成された電荷と同時にその電荷が読み出される。第２感光部分からの電荷の読み出しを行えるようにするため、センサ４１０では、オプションたる第２読み出し回路４４０Ｂを画素４２０−１〜４２０−４の第２端側に配置し、それに備わるレジスタ、増幅器及びバッファを転送ゲート４２３Ｂに結合させ、更に読み出し回路４４０Ａを参照し上述した要領でそれらを機能させるようにしている。

図４には、アパーチャ制御電極４３０Ａ、４３０Ｂ及び４３１を用いサンプル４０１からの様々な角度での輻射を選択するすべを示したが、これに代わる実施形態として、制御電極４３０Ａ、４３０Ｂ及び４３１を用いサンプル４０１の諸部位からの輻射を選択できるよう光学系４０５を構成するものがある。

図５Ａ〜図５Ｄは、４個以上のアパーチャ制御電極を用い抵抗性制御ゲートにて様々な電圧プロファイルを生成することで様々な非単調電圧プロファイルを生成するすべを示す概略図である。

図５Ａに、４個のアパーチャ制御電極（即ち抵抗性制御ゲート５２１の長手方向に沿い部位Ａ及びＤに存する端部電極５２５Ａ及び５２５Ｄ並びに抵抗性制御ゲート５２１の長手方向に沿い部位Ｂ及びＣに存する２個の中央電極５２５Ｂ及び５２５Ｃ）により抵抗性制御ゲート５２１（参考のため破線で示す）に適用することができる、様々な電圧体系を示す。図４を参照して上述したそれと同じ要領で電極５２５Ａ〜５２５Ｄに様々な電圧を印加して抵抗性制御ゲート５２１内の諸部位間に電位差を発生させ、ひいては抵抗性制御ゲート５２１により様々な電界を発生させることで、有効画素アパーチャサイズを調整することができる。抵抗性制御ゲート５２１に印加できる様々な電位の例を図５Ａ中に線５０１、５０３及び５０５で示す。ある実施形態では、サンプルを検査する（例．そのフィーチャを検出及び／又は計測する）プロセスのさなかに、電極５２５Ａ〜５２５Ｄに印加されるアパーチャ制御信号（電圧）を変化させること（例．線５０１、５０３及び５０５により示されるそれの間で変化させること）で、個別期間中に抵抗性制御ゲート５２１により生成される電界を変化させる。

図５Ａにて線５０１により示されている電圧プロファイルは、部位Ｄ（これは端部電極５２５Ｄの在処に相当する）での−５Ｖと部位Ａ（これは端部電極５２５Ａの在処に相当する）での０Ｖとを結ぶ略直線的電圧勾配を呈している。部位Ｂ及びＣ（これらは中央電極５２５Ｂ及び５２５Ｃの在処に相当する）の電圧は０Ｖ値と−５Ｖ値の中間である。部位Ａ及びＤに印加される電圧によって抵抗性制御ゲート５２１に沿った略直線的電圧勾配がもたらされるので、略直線的電圧勾配５０１が欲しいときに部位Ｂ及びＣの中央電極５２５Ｂ及び５２５Ｃを駆動する必要は必ずしもない。電圧を抵抗性制御ゲート５２１に作用させると、基板内で制御ゲート５２１の直下にある感光領域の表面付近に電荷が誘起され、その結果その基板内に電位勾配（電界）が発生する。電子は負に帯電しているので、各光電子はその周辺で最も正な電位に向かい速やかに移動してゆく。従って、図５Ａの線５０１により示されるそれのような略直線的勾配では、光電子が部位Ａ付近だけに蓄積してゆく。部位Ａはコンタクト５２５Ａの在処に相当しているので、この略直線的電位勾配により、対応画素の感光領域内で生成された光電子をほぼ全て、電極５２５Ａの下にある電荷蓄積領域内に蓄積させることができ、それら蓄積された電荷を、図４を参照して上述した要領で読み出しレジスタへと順次転送することができる。

図５Ａ中の線５０３は、本発明のある例示的実施形態に従い抵抗性制御ゲート５２１上に生成される第２の電圧プロファイルを表している。部位Ｂは、関連するアパーチャ制御信号を中央電極５２５Ｂに印加することで−５Ｖに保持されており、部位Ａ及びＤは端部電極５２５Ａ及び５２５Ｄを用い０Ｖに保持されている。部位Ｃは、−５Ｖと０Ｖの間にある中間電圧例えば−約２．５Ｖになるよう電極５２５Ｃによって駆動してもよいし、浮動したままにさせてもよい。この状態では有効画素アパーチャサイズが部位Ａ・部位Ｂ間に定まる。即ち、基板内で抵抗性制御ゲート５２１の下方、部位Ａ・部位Ｂ間に生じた光電子が、その領域で最も正な電位たる部位Ａの下方へと速やかに移動してゆく。基板内で抵抗性制御ゲート５２１の下方、部位Ｂ・部位Ｄ間に生じた光電子は、画素中のその領域で最も正な電位たる部位Ｄ（例．電極５２５Ｄの下方）に隣り合う電荷蓄積領域へと速やかに移動してゆく。部位Ａ付近に蓄積された電荷は読み出しレジスタ、例えば図４に示したレジスタ４４４Ａ−１内へと画素外読み出しすることができる。部位Ｄに蓄積された電荷は、例えば部位Ｄ付近に配したオーバフロードレイン又はスカパドレインで以て集めることで破棄してもよいし、それに代え第２の読み出し回路例えば図４に示した回路４４０Ｂ内へと画素外読み出ししてもよい。この電圧勾配は、センサのうち部位Ａ・部位Ｂ間にぶつかる光に対応する信号をセンサに集める一方、センサのうち部位Ｂ・部位Ｄ間にぶつかる光に対応する信号を分離させ又は破棄する点で、あたかもアパーチャ又はビームディバイダのように作用するものであり、その作用によって実効的に、センサのうち部位Ｂ・部位Ｄ間に到来する光が阻止又は分離される一方、センサのうち部位Ａ・部位Ｂ間に到来する光が出力信号例えば図４に示した出力信号４５８のところへ送られることとなる。機械的アパーチャと異なり、このアパーチャを収容するために余計な物理的空間がセンサ前方で必要とされることはない。更に、これら電圧勾配が電気的に制御されるので、それらを非常に迅速に、例えば機械的アパーチャを切り替えうる時間に比べ非常に短い数μｓｅｃ以下で切り替えることができる。

図５Ａ中の線５０５は、抵抗性制御ゲート５２１上の電圧プロファイルの更に別の例を示すと共に、抵抗性制御ゲート５２１に印加される電圧を変化させることで画素アパーチャサイズを調整するやり方を示すものである。この場合、関連するアパーチャ制御信号を電極５２５Ｃに印加することによって部位Ｃが−５Ｖに保持される一方、部位Ａ及びＤが端部電極５２５Ａ及び５２５Ｄによって０Ｖに保持される（部位Ｂは浮動し又は中間電圧に保持される）。この状態では有効画素アパーチャサイズが部位Ａ・部位Ｃ間となる。即ち、基板内で抵抗性制御ゲート５２１の下方、電極５２５Ａ・電極５２５Ｃ間にて生じた光電子が、電極５２５Ａの下方にありその領域で最も正な電位たる電荷蓄積領域へと、速やかに移動してゆく。基板内で抵抗性制御ゲート５２１の下方、電極５２５Ｃ・電極５２５Ｄ間にて生じた光電子は、電極５２５Ｄの下方にあり画素のその領域にて最も正な電位たる電荷蓄積領域へと、速やかに移動してゆく。部位Ａ付近に蓄積されている電荷は読み出しレジスタ、例えば図４に示したレジスタ４４４Ａ−１内へと画素外読み出しすることができ、部位Ｄ付近に蓄積されている電荷は読み出し回路例えば図４に示した回路４４０Ａ内へと読み出し又は破棄することができる。

図５Ａの例では、抵抗性制御ゲート５２１に印加される電圧勾配を４個のコンタクト（電極）５２５Ａ、５２５Ｂ、５２５Ｃ及び５２５Ｄによって制御するので４個の部位Ａ、Ｂ、Ｃ及びＤが利用されるが、（図４に示した例示的実施形態の如く）３個のコンタクトを用いることもできるであろうし、（後述の諸実施形態にて示す如く）５個以上のコンタクトを用いることもできる。コンタクトが３個なら、画素全体を選択して出力に振り向けることもできるし、その画素を二部分に分割することもできる（“アパーチャ”が１個）。コンタクトが４個なら、画素全体に加え、二通りの“アパーチャ”サイズ又は二通りの画素分割を選択対象にすることができる。コンタクトが５個以上なら三通り以上の“アパーチャ”サイズが可能となろう。

図５Ｂに、抵抗性制御ゲート５３１の長手方向に沿い五通りの部位（Ａ、Ｂ、Ｃ、Ｄ及びＥ）にそれぞれ配された５個のアパーチャ制御電極（即ちいずれも参照のため破線で示してある端部電極５３５Ａ及び５３５Ｅ並びに３個の中央電極５３５Ｂ、５３５Ｃ及び５３５Ｄ）によって抵抗性制御ゲート５３１に適用することができる、様々な電圧体系を示す。図４及び図５Ａを参照して上述したそれと同様の要領に従い、制御回路（図示せず）により電極５３５Ａ〜５３５Ｅに様々な電圧を印加することで抵抗性制御ゲート５３１内の諸部位間に電位差を発生させ、ひいては抵抗性制御ゲート５３１によって関連する電界を発生させることで有効画素アパーチャサイズを調整することができる。図５Ｂ中の線５１０及び５１３は、図４のラインセンサ４１０と同様なラインセンサの対応画素の一部をなす抵抗性制御ゲート５３１に印加される、非単調電圧プロファイルを二例示すものである。

図５Ｂ中の線５１０は第１期間中に生成される電圧プロファイルを示すものであり、その電圧プロファイルは、部位Ｃ（中央電極５３５Ｃ）での−５Ｖと部位Ａ及びＥ（端部電極５３５Ａ及び５３５Ｅ）での０Ｖを結ぶ二通りの略直線的電圧勾配で構成されている。この期間中には、部位Ｂ及びＤに存する中央電極５３５Ｂ及び５３５Ｄを、浮動させる等して、０Ｖ値と−５Ｖ値の中間たる電圧に保つ。基板内で抵抗性制御ゲート５３１の下方、部位Ａ・部位Ｃ間にて生じた光電子は、（端部電極５３５Ａの下方にあり）その領域で最も正な電位たる部位Ａの付近にある電荷蓄積領域へと、速やかに移動してゆく。基板内で抵抗性制御ゲート５３１の下方、部位Ｃ・部位Ｅ間にて生じた光電子は、画素のその領域にて最も正な電位たる部位Ｅの下方へと速やかに移動してゆく。この期間の終期には、部位Ａ付近に蓄積されている電荷を読み出しレジスタ、例えば図４に示したレジスタ４４４Ａ−１内へと画素外読み出しすることができる。部位Ｅ付近に蓄積されている電荷は、例えば、部位Ｅ付近に配されているオーバフロードレイン又はスカパドレインで以て集めることで破棄してもよいし、それに代え、第２の読み出し回路例えば図４に示した回路４４０Ｂ内へと画素外読み出ししてもよい。

図５Ｂ中の線５１３は（例．第１期間に続く又は先立つ）第２期間中に生成される第２の電圧プロファイルを示すものであり、その電圧プロファイルは、部位Ｂ及びＤに存する電極５３５Ｂ及び５３５Ｄに対しより負な電圧（例．−５Ｖ）を印加するのと同時に部位Ａ、Ｃ及びＥに存する電極５３５Ａ、５３５Ｃ及び５３５Ｅに対しより正な電圧（例．０Ｖ）を印加することにより、四通りの略直線的電圧勾配で構成されている。基板内で抵抗性ゲート５３１の下方、部位Ａ・部位Ｂ間にて生じた光電子は、その領域にて最も正な電位たる部位Ａの下方へと速やかに移動してゆく。基板内で抵抗性制御ゲート５３１の下方、部位Ｄ・部位Ｅ間にて生じた光電子は、画素のその領域にて最も正な電位たる領域Ｅの下方へと速やかに移動してゆく。基板内で抵抗性ゲート５３１の下方、部位Ｂ・部位Ｄにて生じた光電子は、その領域にて最も正な電位たる部位Ｃの下方へと速やかに移動してゆく。部位Ａ付近に蓄積されている電荷は読み出しレジスタ、例えば図４に示したレジスタ４４４Ａ−１内へと画素外読み出しすることができる。部位Ｅ付近に蓄積されている電荷は第２の読み出し回路、例えば図４に示した回路４４０Ｂ内へと画素外読み出しすることができる。部位Ｃ付近に蓄積されている電荷は、例えばまず抵抗性制御ゲート５３１上の電圧プロファイルを（例．図５Ａに示した５０１又は図５Ｂに示した５１０等のプロファイルへと）変化させることで、部位Ｃに蓄積されている電荷を一方又は双方の端寄り部位Ａ及び／又はＥへと追いやることによって、画素外に順次読み出すことができる。電荷がその画素の片側又は両側へと移動し終わった暁には、読み出し回路例えば図４に示した回路４４０Ａ又は４４０Ｂへとそれを転送することができる。このような要領により、そのセンサが読み出し回路を２個（即ち図４に示した回路４４０Ａ又は４４０Ｂ）しか有していなくても三通りの画像データ値を同時に集めうるよう、センサを構成することができる。

図５Ｃに、抵抗性制御ゲート５４１の長手方向に沿い五通りの部位（Ａ、Ｂ、Ｃ、Ｄ及びＥ）にそれぞれ配された５個のアパーチャ制御電極（即ち端部電極５４５Ａ及び５４５Ｅ並びに３個の中央電極５４５Ｂ、５４５Ｃ及び５４５Ｄ）によって、図４のラインセンサ４１０と同様なラインセンサの対応画素の一部をなす抵抗性制御ゲート５４１に適用することができる、様々な電圧体系を示す。この例では、中央電極５４５Ｂ、５４５Ｃ及び５４５Ｄが、各画素の有効アパーチャサイズにインクリメンタルな微調整を施せるよう、部位Ｅの方向にずらされている。具体的には、図４及び図５Ａを参照して上述したそれと同様の要領に従い、制御回路（図示せず）により電極５４５Ａ〜５４５Ｅに様々な電圧を印加することで抵抗性制御ゲート５４１内の諸部位間に電位差を発生させ、ひいては抵抗性制御ゲート５４１によって関連する電界を発生させることで各画素の有効画素アパーチャサイズが調整されるようにしている。図５Ｃ中の線５１４、５１５及び５１６は、端部電極５４５Ａ及び５４５Ｅに相対的に正な電圧（例．０Ｖ）を印加し、中央電極５４５Ｂ、５４５Ｃ及び５４５Ｄにはそれに代え対応する相対的に負な電圧（例．−５Ｖ）を印加することで生成される、非単調電圧プロファイルを三例示すものであり、これにより、相対的に小さなアパーチャサイズ（即ち部位Ａ・部位Ｂ間）、中庸なアパーチャサイズ（即ち部位Ａ・部位Ｃ間）及び相対的に大きなアパーチャサイズ（即ち部位Ａ・部位Ｄ間）をそれぞれ生成することができる。前掲の例で説明した通り、部位Ａに蓄積された電荷は各期間の終期に順次読み出される。図５Ｃに示した手法を用いることで、センサの全画素の有効アパーチャサイズを微調整して集光を最適化することや、そのセンサの全画素が均一なアパーチャサイズを有することとなるよう校正期間中に各画素の有効アパーチャサイズを調整することができる。

図５Ｄに、抵抗性制御ゲート５５１の長手方向に沿い五通りの部位（Ａ、Ｂ、Ｃ、Ｄ及びＥ）にそれぞれ配された５個のアパーチャ制御電極（即ち端部電極５５５Ａ及び５５５Ｅ並びに３個の中央電極５５５Ｂ、５５５Ｃ及び５５５Ｄ）によって、図４のラインセンサ４１０と同様なラインセンサの対応画素の一部をなす抵抗性制御ゲート５５１に適用することができる、様々な電圧体系を示す。この例では、中央電極５５５Ｂ及び５５５Ｄが、フリンジ電界の生成によって各画素の有効アパーチャに更なるインクリメンタルな微調整を施せるよう、中央電極５５５Ｃ（中央の部位Ｃ）寄りに配されている。具体的には、図４及び図５Ａを参照して上述したそれと同様の要領に従い、中央電極５５５Ｃに対し負電圧（例．−５Ｖ）、端部電極５５５Ａ及び５５５Ｅに対しより正な電圧（例．０Ｖ）を印加することによって、線５１７により表される対称“Ｖ”字状の非単調電圧プロファイルが生成されている（中央電極５５５Ｂ及び５５５Ｄは浮動している）。有効画素アパーチャのエッジを右に（即ち部位Ｅの方に）シフトさせるため中央電極５５５Ｂに中間調整電圧（例．−２．５Ｖ）を印加すると、線５１８で示されている電圧プロファイルがもたらされるため、部位Ｅの方にシフトした相応な非対称電界が抵抗性ゲート電極５４１によって生成されることとなる。逆に、有効画素アパーチャのエッジを左に（即ち部位Ａの方に）シフトさせるため中央電極５５５Ｄに中間調整電圧（例．−２．５Ｖ）を印加すると、線５１９で示されている電圧プロファイルがもたらされるため、部位Ａの方にシフトした相応な非対称電界が抵抗性ゲート電極５４１によって生成されることとなる。図５Ｄに示した手法を用い、中央電極５５５Ｂ及び５５５Ｄに印加される調整電圧を変化させることにより、画素エッジの在処を動作中に連続的に調整することができる。

図５Ａ〜図５Ｄの例では−５Ｖ・０Ｖ間に跨がる電圧勾配を示したが、これは役立てることができる電圧域の一例に過ぎない。例えば、およそ−６Ｖ・−１Ｖ間に跨がる電圧勾配やおよそ−４Ｖ・＋１Ｖ間に跨がる電圧勾配でも、−５Ｖ・０Ｖ間に跨がる勾配とほぼ同様の効果が得られるであろうし、またそれを代わりに用いることができるであろう。約５Ｖなる電圧差は、約１００μｍ長の画素向けに都合のよい値であるが、より小さな電圧差を用いることが可能であろうし、とりわけその画素が約１００μｍより短い場合はそうであろう。その電圧差を５Ｖ超にすることもできよう。大きめの電圧差は、その画素が約１５０μｍより長い場合にひときわ役立つであろう。電圧値が必須的に０Ｖ参照の任意選択を基準とすることにも注意されたい。０Ｖ参照として最も普通に選ばれるのは接地であるが、電子その他の帯電粒子の検出等、その用途によっては、接地とは別の電位でセンサ全体を浮動させることもありうる。本願中で用いられている例示的な電圧の場合、明示されていない限りは、その上に光（又は帯電粒子）が入射するセンサの表面が０Ｖを挟み数Ｖの範囲内であると想定することができる。

図６に、本発明の他の具体的実施形態に係るラインセンサ例６００の断面を示す。センサ６００は、シリコンウェハ（図示せず）上に成長させた半導体膜６０１（例．低濃度ｐドープエピタキシャルシリコンの層）内に作り込まれ、更にその背面からの研磨又はエッチングに供されている。エピタキシャルシリコン６０１におけるドーパント濃度は約２×１０^１３原子ｃｍ^−３以下が望ましい。

光６９９はセンサ６００上に下側から入射する。ある実施形態によれば、数ｎｍ厚（例えば約２ｎｍ〜約６ｎｍ厚）の純ホウ素層６０２をエピタキシャルシリコン６０１の底面（被照明面）上に堆積させることで、センサ６００の酸化を防ぐこと、並びにＤＵＶ輻射及び帯電粒子への露出による損傷に対しセンサ６００を強靱化することができる。ＤＵＶ光は半導体ウェハ上の小フィーチャの検査及び計測向けにとりわけ有用であるので、ＤＵＶ輻射への連続露出下で複数年の寿命を呈するセンサは、半導体検査及び計量システムにおいてはひときわ有用となる。別の実施形態では純ホウ素層６０２が省略される。そうした実施形態は、センサ６００上に入射するＤＵＶの平均パワー密度が十分に低くセンサ劣化を抑えることができる場合、例えばＤＵＶパワー密度が約２０μＷｃｍ^−２未満である場合に有用であろう（一般に短波長な光ほど損傷を及ぼしやすいので、極短波長で低めのパワー密度を用いるシステムでは純ホウ素層６０２から受益できるであろうし、波長が長めで高めのパワー密度を用いる別のシステムではホウ素層６０２無しでも許容可能なセンサ寿命が得られるであろう）。

底面上への純ホウ素層６０２の堆積中に一部のホウ素がシリコン内に拡散するため、純ホウ素層６０２と隣り合わせに、ほんの数ｎｍ厚程の高濃度ｐドープシリコン層６０３が形成される。ある実施形態では、純ホウ素層６０２の堆積直後に数分に亘りセンサ６００込みのウェハを高温例えば約８００℃〜約９００℃の温度に保持することによって、これが行われる。この高濃度ｐドープシリコン層６０３は、シリコンの背面付近で生じたあらゆる光電子をその底面から退けるビルトイン電界を発生させる。シリコン表面から１０〜１５ｎｍ内にて大半のＤＵＶ輻射が吸収されるので、このビルトイン電界は非常に重要である。それら光電子のうち幾ばくかが表面に達した場合に、それらが再結合して失われるためセンサ６００の量子効率（ＱＥ）が下がる蓋然性が、高いからである。光電子をシリコン表面から特に迅速に退け、ＤＵＶ波長でのＱＥを高くするには、強いビルトイン電界が必要である。純ホウ素層６０２がないセンサでは、イオンインプランテーションその他のドーピング技術を用い高濃度ｐドープシリコン層６０３を発生させねばならない。

ある好適な実施形態では抗反射被覆６８０が下面６１３の下方に形成される（例．ホウ素被覆６０２上に堆積されるか、純ホウ素被覆６０２がない実施形態ではエピタキシャルシリコン６０１の下面６１３上に直に堆積される）。ホウ素及びシリコンは共にＤＵＶ光に対し高い吸収係数を有しているのでそれらは光を強く反射する。抗反射層６８０を用いることでセンサ６００のＱＥを大きく改善することができる。抗反射被覆６８０は、誘電素材例えば二酸化シリコン、酸化アルミニウム及びフッ化マグネシウムの層を１個又は複数個備えるものとすることができる。ＤＵＶ波長で動作させる必要がないセンサの場合、ここで列記したもののほか二酸化ハフニウム及び窒化シリコンを初めとする広範な素材を抗反射被覆６８０向けに用いることができる。

帯電粒子センサでは、通常、抗反射被覆が必要でない。そうしたセンサでは、層６８０を省略することや、層６８０を薄い導電被覆例えば数ｎｍ厚の耐熱金属層を備えるものにすることができる。

エピタキシャルシリコン６０１の上面上には誘電体層６０８が堆積又は成長されている。誘電体層６０８は二酸化シリコン層を備える構成でもよいし、２個又は３個の層を備える構成、例えば窒化シリコン・オン・二酸化シリコンや二酸化シリコン・オン・窒化シリコン・オン・二酸化シリコンとしてもよい。通常、誘電体層６０８の厚みは約５０ｎｍ〜約２００ｎｍの範囲内である。ｎ型シリコン層６０４は、光電子を集めるための埋込チャネルとして前面の下に生成されている。

誘電体層６０８の頂部には複数個のゲート電極例えば６３０、６３５及び６４０が堆積、パターニングされている。通常、これらゲート電極はポリシリコン又はアルミニウムで形成されるが、他の金属及び半金属化合物（例えばＴｉＮ）を初めとする他の導電素材を用いることもできる。それらゲート電極に対しては電気的接続例えば６３１、６３６及び６４１をなすことができる。図６では抵抗性ゲート６２０の左側にあるゲート電極例えば６３０、６３５及び６４０のみが示されているが、抵抗性ゲート６２０の右側にも同様の構造を設け、図４中に読み出し回路４４０Ａ及び４４０Ｂで示した如く画素の両側からの読み出しを可能としてもよい。

好適な諸実施形態では、図示の通り例えば６３２にてゲート電極同士を重ね合わせることで、それら電極の縁付近におけるフリンジ電界の抑圧及び制御が図られる。それらゲート電極は誘電素材（図示せず）によって分離させる。

抵抗性ゲート６２０、好ましくは非ドープ又は低濃度ドープ多結晶シリコン（ポリシリコン）で形成されるそれは感光画素に重なっている。その抵抗性ゲート上の諸部位に対して複数通りの電気的接続がなされる。それらの接続（即ちコンタクト）を６２１Ａ、６２１Ｂ、６２１Ｃ及び６２１Ｄにより模式的に示す。４個の電気的接続が示されているが、３個用いるか、４個用いるか或いは５個以上用いるかは、何通りの集光モードが必要かによって左右されよう。先に説明した通り、抵抗性ゲート６２０内に電圧勾配を発生させるため、その抵抗性ゲート６２０に接続されている様々なコンタクト６２１Ａ、６２１Ｂ、６２１Ｃ、６２１Ｄに対しては様々な電圧が印加される。図５Ａ及び図５Ｂに示した通り、それらコンタクトに様々な電圧が印加される結果として、抵抗性ゲートの長手方向沿いの諸部位に様々な電圧が現れる。エピタキシャルシリコン６０１の表面での電位は、抵抗性ゲート６２０上の対応する部位の電圧に従い、部位によって違ってくる。こうした電位の違いによりエピタキシャル層６０１内に生じる電界によって、光電子がどこに集まるかが制御される。エピタキシャル層６０１が低濃度にドーピングされているので、自由キャリアはほとんど存在せず、表面付近の電荷に発する電界がエピタキシャル層６０１の全て又はほとんど全てに亘り延びることとなる。

例えばコンタクト６２１Ａがコンタクト６２１Ｄより正、コンタクト６２１Ｂ及び６２１Ｃが中間電圧であり、その結果抵抗性ゲート６２０のうちコンタクト６２１Ｄ・コンタクト６２１Ａ間の部位上に略直線的電圧勾配が現れている場合、エピタキシャルシリコン６０１内電界によって光電子がコンタクト６２１Ａの下方にある部位へと追いやられることになる。

バッファゲート６３０が６２１Ａよりも負な電圧に保持されているなら、電子がバッファゲート６３０の下方に移動することはなかろう。蓄積されている電荷を読み出すには、例えばコンタクト６２１Ａに印加される電圧よりも正な電圧をコンタクト６３１に印加することによって、バッファゲート６３０に作用する電圧を上昇させればよい。相応な電圧をコンタクト６３６に印加し、それによって転送ゲート６３５上の電位を上昇させることで、バッファゲート６３０の下方から転送ゲート６３５の下方へと電子を移動させることができる。転送ゲート６３５上の電位が上昇するのと同時に又は僅かに遅くバッファゲート６３０上の電位を低下させることによって、画素から転送ゲート６３５の下方への電子の直接転送を阻止することができる。必要に応じ、オプション的な更なる転送ゲート、バッファゲート又は読み出しレジスタ例えば６４０を組み込むこともできる。最終的には、電子が浮動拡散領域（図示せず）へと転送されひいては出力増幅器に接続されることになる。

バッファゲート、転送ゲート、読み出しレジスタ、浮動拡散領域及び出力増幅器はＣＣＤにて周知であるので、ここでは更に詳細な記述をしないことにする。図６に示した構成は、単にラインセンサの動作を説明するために例示されたものである。本発明の技術的範囲から離隔することなく、様々な構成の読み出し構造を採ることができる。ある例示的実施形態では、バッファゲートを欠く単一の転送ゲートが用いられよう。他の例示的実施形態では複数個のバッファゲートが用いられよう。更に他の例示的実施形態では、読み出しレジスタが用いられず、個別の画素又は画素対がバッファ及び転送ゲートを介し別々の出力に接続されることとなりうる。広く用いられている半導体製造プロセスの詳細、特に本発明と直接に関わらないそれについては、記述の複雑化を避けるため盛り込まれていない。

図７は、基板７０１の背面に接し又はこれを覆うように配された楔状光ナイフエッジ（機械的アパーチャ構造）７６０を備えるリニアセンサ７００の画素、特にサンプルからセンサ７００へと反射その他で差し向けられた光部分が光ナイフエッジ７６０によって阻止されるそれを示す概略断面図である。前述の諸実施形態と同じく、基板７０１の前面の上方にある誘電体層７０８上には抵抗性制御ゲート７２１が形成されており、抵抗性制御ゲート７２１の上面上には複数個のアパーチャ制御電極７２５Ａ〜７２５Ｆが配されている。ある実施形態では、この参照を以てその全容が本願に繰り入れられ、本願出願人を出願人とし、係属中であり、「共焦点ライン検査光学系」(CONFOCAL LINE INSPECTION OPTICAL SYSTEM)と題する２０１５年４月２１日付米国特許出願出願第１４／６９１，９６６号にて教示されているスリット開口フィルタを用い、光ナイフエッジ７６０が実現される。本実施形態によれば、電極７２５Ａ〜７２５Ｆに印加されるアパーチャ制御電圧の調整を行えるよう、ひいては抵抗性制御ゲート７２０内に生じる非単調電圧プロファイルＥ_７２０によってアパーチャが調整されて光ナイフエッジ７６０の誤整列が正されるよう、システム７００の制御回路（図示せず）が構成されているため、整列プロセスが大きく簡略化されることになる。

上述した本発明の様々な構造実施形態及び方法実施形態は専ら本発明の諸原理を例証するためのものであり、本発明の技術的範囲を記載されている特定の諸実施形態に限定する趣旨のものではない。例えば、抵抗性ゲートに対し５個以上又は３個以下の接続をなしてもよい。ある実施形態に係るサンプル検査又は計測方法では、サンプルに対する検査又は計測の全継続期間に亘り、センサ上の抵抗性ゲートのコンタクトに一組の電圧が印加されよう。他の実施形態に係るサンプル検査又は計測方法では、そのサンプル上の部位によるパターンの違いに対処するため、抵抗性ゲートのコンタクトに印加される電圧が単一サンプルの検査又は計測中に調整されよう。

これもまたご理解頂けるように、センサ及び方法についての記述のうち光の検出についての記述は、赤外、可視光、紫外、極端ＵＶ及びＸ線を初めとする様々な波長の電磁輻射の検出にも、また帯電粒子例えば電子の検出にも適用することができる。

即ち、本発明は、後掲の特許請求の範囲及びそれらの均等物によってのみ限定される。

Claims (23)

1. サンプルを検査する方法であって、
   サンプル上へと輻射を差し向け集束させるステップと、
   サンプルから受け取った輻射をラインセンサへと差し向けるステップであり、そのラインセンサが基板上に位置する複数個の画素を備え、各画素が、基板の上面に付されていてその画素の連携先感光領域の上方に位置する抵抗性制御ゲートを備え、受け取った輻射を差し向ける一環として上記複数個の画素それぞれの連携先感光領域へと上記差し向けられた光を入射させるステップと、
   所定のアパーチャ制御信号を用い各画素の抵抗性制御ゲートを駆動するステップであり、抵抗性制御ゲートによって連携先感光領域内に生成される電界により、各画素の第１感光部分内で光第１部分により生成された第１光電子が各抵抗性制御ゲートの第１端部の隣にある第１電荷蓄積領域内へと追いやられ且つ各画素の第２感光部分内で光第２部分により生成された第２光電子が各抵抗性制御ゲートの第２端部の隣にある第２電荷蓄積領域内へと追いやられるように駆動するステップと、
   を有する方法。
2. 請求項１に記載の方法であって、更に、所定期間中に第１電荷蓄積領域内に蓄積された第１光電子を計測するステップを有する方法。
3. 請求項２に記載の方法であって、輻射を差し向けるステップが、更に、サンプルから各画素の連携先感光領域の第１感光部分内へと差し向けられた共焦点像第１部分と、サンプルから各画素の連携先感光領域の第２感光部分内へと差し向けられた共焦点像第２部分と、を含む共焦点像を生成するステップを含む方法。
4. 請求項２に記載の方法であって、輻射を差し向けるステップが、更に、サンプルから見て第１角度域内に位置する輻射第１部分を各画素の連携先感光領域の第１感光部分内へと差し向けるステップと、サンプルから見て第２角度域内に位置する輻射第２部分を各画素の連携先感光領域の第２感光部分内へと差し向けるステップと、を含む方法。
5. 請求項１に記載の方法であって、各画素の抵抗性制御ゲートを駆動するステップが、各抵抗性制御ゲートの一方の端部及びその逆側にある端部に接する第１及び第２端部電極上に第１及び第２アパーチャ制御信号を発生させるステップと、各抵抗性制御ゲートの中央部分に接する少なくとも１個の中央電極上に第３アパーチャ制御信号を発生させるステップと、を含む方法。
6. 請求項５に記載の方法であって、抵抗性制御ゲートを駆動するステップが、更に、
   第１期間中に、第１及び第２アパーチャ制御信号が第３アパーチャ制御信号よりも正になるようそれら第１、第２及び第３制御信号を生成するステップと、
   第２期間中に、上記第１制御信号が上記第２及び第３制御信号よりも正になるようそれら第１、第２及び第３制御信号を生成するステップと、
   を含む方法。
7. 請求項１に記載の方法であって、各画素の抵抗性制御ゲートを駆動するステップが、各抵抗性制御ゲートの対応する端部にそれぞれ接する第１及び第２端部電極上に第１及び第２アパーチャ制御信号を発生させるステップと、各抵抗性制御ゲートの対応する中央部分にそれぞれ接する第１、第２及び第３中央電極上にそれぞれ第３、第４及び第５アパーチャ制御信号を発生させるステップと、を含み、第１、第２及び第４アパーチャ制御信号を第３及び第５アパーチャ制御信号よりも正として各画素の抵抗性制御ゲートにより連携先感光領域内に電界を発生させ、その電界によって、第１光電子を第１電荷蓄積領域内へと追いやり第２光電子を第２電荷蓄積領域内へと追いやると共に、各画素の第３感光部分内で光第３部分により生成された第３光電子を第１電荷蓄積領域・第２電荷蓄積領域間にある第３電荷蓄積領域内へと追いやる方法。
8. 請求項７に記載の方法であって、輻射を差し向けるステップが、更に、サンプルから見て第１角度域内に位置する輻射第１部分を各画素の連携先感光領域の第１感光部分内へと差し向けるステップと、サンプルから見て第２角度域内に位置する輻射第２部分を各画素の連携先感光領域の第２感光部分内へと差し向けるステップと、サンプルから見て第３角度域内に位置する輻射第３部分を各画素の連携先感光領域の第３感光部分内へと差し向けるステップと、を含む方法。
9. 請求項１に記載の方法であって、
   上記ラインセンサが、基板の下面とサンプルとの間に位置する機械的アパーチャ構造を備え、
   抵抗性制御ゲートを駆動するステップが、上記電界を調整することでその機械的アパーチャ構造の誤整列を正すステップを含む方法。
10. センサであって、
    上面及びその逆側にある下面を有する基板と、
    基板上に位置する複数個の画素であり、各画素が、上記上面に付されていてその画素の連携先感光領域の上方にある抵抗性制御ゲート、抵抗性制御ゲートの第１端部の隣にある第１転送ゲート、並びに抵抗性制御ゲートの第２端部の隣にある第２転送ゲート、を備える複数個の画素と、
    上記複数個の画素の抵抗性制御ゲートを過ぎり平行に延びる複数個の長尺なアパーチャ制御電極であり、各抵抗性制御ゲートの第１端部に接する第１端部電極、各抵抗性制御ゲートの第２端部に接する第２端部電極、並びに各抵抗性制御ゲートに接していて第１端部電極・第２端部電極間にある１個又は複数個の中央電極、を含む複数個のアパーチャ制御電極と、
    上記複数個のアパーチャ制御電極を介し上記複数個の画素の抵抗性制御ゲート上にアパーチャ制御信号を同時印加するよう構成された制御回路であり、第１及び第２端部電極に印加される第１及び第２アパーチャ制御信号を少なくとも１個の中央電極に印加される第３アパーチャ制御信号よりも正として各抵抗性制御ゲートにより連携先感光領域内に電界を発生させ、各画素の第１感光部分内で光第１部分により生成された第１光電子をその電界によって各抵抗性制御ゲートの第１端部の隣にある第１電荷蓄積領域内へと追いやると共に、各画素の第２感光部分内で光第２部分により生成された第２光電子をその電界によって各抵抗性制御ゲートの第２端部の隣にある第２電荷蓄積領域内へと追いやる制御回路と、
    を備えるセンサ。
11. 請求項１０に記載のセンサであって、更に、複数個の読み出しレジスタを有し各読み出しレジスタが上記複数個の画素のうち連携先画素の第１転送ゲートに可動作結合されている読み出し回路を備え、
    上記制御回路が、更に、上記複数個の画素及び読み出し回路を作動させることで、読み出し動作中に上記複数個の画素の第１転送ゲートを介し第１電荷蓄積領域から上記複数個の読み出しレジスタへと第１光電子を転送させるよう構成されているセンサ。
12. 請求項１０に記載のセンサであって、
    上記１個又は複数個の中央電極が少なくとも３個の中央電極を含み、
    上記制御回路が、各画素の第３感光部分内で光第３部分により生成された第３光電子が上記電界により第１電荷蓄積領域・第２電荷蓄積領域間にある第３電荷蓄積領域内へと追いやられるように、アパーチャ制御信号を生成するよう、構成されているセンサ。
13. 請求項１０に記載のセンサであって、上記基板がエピタキシャルシリコン層を備えるセンサであり、更に、そのエピタキシャルシリコン層の下面の下方に形成された純ホウ素層を備えるセンサ。
14. 請求項１０に記載のセンサであって、上記基板がエピタキシャルシリコン層を備えるセンサであり、更に、そのエピタキシャルシリコン層の下面の下方に形成された抗反射層を備えるセンサ。
15. サンプルを検査又は計測するシステムであって、
    光を生成するよう構成された照明源と、
    その光を照明源からサンプルへと差し向け更にそのサンプルからセンサへと差し向けるよう構成された光学系と、
    センサと、
    を備え、そのセンサが、
    上面及びその逆側にある下面を有する基板と、
    基板上に位置する複数個の画素であり、各画素が、上記上面に付されていてその画素の連携先感光領域の上方に位置する抵抗性制御ゲートを備える複数個の画素と、
    上記複数個の画素それぞれの抵抗性制御ゲートを過ぎり平行に延びその抵抗性制御ゲートに電気的に接続されている少なくとも３個のアパーチャ制御電極であり、各抵抗性制御ゲートの第１端部及びその逆側にある第２端部を過ぎりそれぞれ延びる第１及び第２端部電極、並びに第１端部電極・第２端部電極間に位置する１個又は複数個の中央電極、を含む少なくとも３個のアパーチャ制御電極と、
    上記少なくとも３個のアパーチャ制御電極を介し上記複数個の画素の抵抗性制御ゲート上へとアパーチャ制御信号を同時印加することで、各抵抗性制御ゲートにより連携先感光領域内に電界を生成し、その連携先感光領域に入射した光により生成された光電子をその電界により少なくとも２部分に分離させるよう構成された制御回路と、
    を備えるシステム。
16. 請求項１５に記載のシステムであって、上記センサが、上記複数個の画素の一方の側及びそれとは逆の側にそれぞれ位置する第１及び第２読み出し回路を備えるシステム。
17. 請求項１６に記載のシステムであって、
    上記１個又は複数個の中央電極が複数個の中央電極を含み、
    上記制御回路が、アパーチャ制御信号の組合せを複数通り生成し、ある組合せから別の組合せへと切り替えることで上記電界を調整可能とするよう構成されているシステム。
18. 請求項１６に記載のシステムであって、
    上記１個又は複数個の中央電極が少なくとも３個の中央電極を含み、
    上記制御回路が、光電子が少なくとも三部分に分割されるようにアパーチャ制御信号を生成するよう構成されているシステム。
19. 請求項１８に記載のシステムであって、
    上記光学系が、更に、サンプルからセンサへと第１角度域内で差し向けられた光第１部分を各画素の連携先感光領域の第１感光部分内へと差し向けるよう、且つサンプルからセンサへと第２角度域内で差し向けられた光第２部分を各画素の連携先感光領域の第２感光部分内へと差し向けるよう構成されており、
    上記抵抗性制御ゲートによって上記電界が生成され、各画素の第１感光部分内で光第１部分により生成された第１光電子がその電界によって各抵抗性制御ゲートの第１端部の隣にある第１電荷蓄積領域内へと追いやられ、各画素の第２感光部分内で光第２部分により生成された第２光電子がその電界によって各抵抗性制御ゲートの第２端部の隣にある第２電荷蓄積領域内へと付勢されるシステム。
20. 請求項１５に記載のシステムであって、上記基板が半導体膜を備え、上記センサが、更に、その半導体膜の下面上に位置する純ホウ素層を備えるシステム。
21. 請求項１５に記載のシステムであって、上記基板が半導体膜を備え、上記センサが、更に、その半導体膜の下面上に位置する抗反射層を備えるシステム。
22. 請求項１５に記載のシステムであって、サンプルから受光するよう構成された少なくとも２個のセンサを備えるシステム。
23. 請求項１５に記載のシステムであって、更に、上記基板の下面の隣に位置する機械的アパーチャ構造であり、サンプルからの光の一部分がその機械的アパーチャ構造により阻止される機械的アパーチャ構造を備え、
    上記制御回路が、更に、上記センサに対する機械的アパーチャ構造の誤整列を踏まえ上記電界を調整するよう構成されているシステム。