JP6653024B2 - 集積回路モジュール及び集積回路モジュールを内蔵するスマートカード - Google Patents
集積回路モジュール及び集積回路モジュールを内蔵するスマートカード Download PDFInfo
- Publication number
- JP6653024B2 JP6653024B2 JP2018545149A JP2018545149A JP6653024B2 JP 6653024 B2 JP6653024 B2 JP 6653024B2 JP 2018545149 A JP2018545149 A JP 2018545149A JP 2018545149 A JP2018545149 A JP 2018545149A JP 6653024 B2 JP6653024 B2 JP 6653024B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- contact pads
- opening
- chip
- coupling holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008878 coupling Effects 0.000 claims description 165
- 238000010168 coupling process Methods 0.000 claims description 165
- 238000005859 coupling reaction Methods 0.000 claims description 165
- 239000000758 substrate Substances 0.000 claims description 97
- 239000008393 encapsulating agent Substances 0.000 claims description 57
- 239000003566 sealing material Substances 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 38
- 239000004020 conductor Substances 0.000 claims description 36
- 238000005304 joining Methods 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 239000000853 adhesive Substances 0.000 claims description 24
- 230000001070 adhesive effect Effects 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 19
- 238000007789 sealing Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 238000005192 partition Methods 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 238000005538 encapsulation Methods 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 description 13
- 239000000565 sealant Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000013536 elastomeric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
- G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14678—Contact-type imagers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07737—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
- G06K19/07754—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being galvanic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Geometry (AREA)
- Credit Cards Or The Like (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Pinball Game Machines (AREA)
- Combinations Of Printed Boards (AREA)
Description
第1面と第2面とを有し、前記第1面から前記第2面まで延びる複数のシングル結合穴及び一対の複数結合穴を有する非導電性基板と、
前記基板の前記第1面上に配置され、第1ペアを含む複数の導電性コンタクトパッドと、
前記基板の前記第2面上に配置された第1ICチップと、
前記シングル結合穴及び前記一対の複数結合穴を通り、少なくともいくつかの前記コンタクトパッドを前記第1ICチップに電気的に接続する複数の第1導体素子と、
前記第1ICチップ、前記第1導体素子、及び前記コンタクトパッドの前記第1ペア上に堆積された封止材と、を有し、
前記第1導体素子は、前記一対の複数結合穴をそれぞれ通り、前記コンタクトパッドの前記第1ペアを前記第1ICチップに電気的に接続する前記第1導体素子の第1ペアを含み、
前記コンタクトパッドの前記第1ペア上に堆積された前記封止材は、前記一対の複数結合穴のそれぞれを、前記コンタクトパッドの前記第1ペア上の第1接合領域及び隣接する第2接合領域でそれぞれ境界をなす第1及び隣接する第2接合チャネルに分け、前記封止材が前記第1接合領域を密封し、前記第1ICチップへの電気的な接続を確立するための表面を提供するための前記第2接合領域が前記第2接合チャネルを介して露出され、
前記封止材は、前記第1接合領域と前記第2接合領域との間に前記基板を設けることなく、前記第1接合領域と前記第2接合領域とを互いに仕切る。
モジュールキャビティ及びアンテナコイルを有するカード本体と、
一対のアンテナ接続素子と、
前記キャビティ内に配置された集積回路(IC)モジュールと、を有し、
前記ICモジュールは、
第1面と第2面とを有し、前記第1面から前記第2面まで延びる複数のシングル結合穴及び一対の複数結合穴を有する非導電性基板と、
前記基板の前記第1面上に配置され、第1ペアを含む複数の導電性コンタクトパッドと、
前記基板の前記第2面上に配置された第1ICチップと、
前記シングル結合穴及び前記複数結合穴の第1ペアを通り、少なくともいくつかの前記コンタクトパッドを前記第1ICチップに電気的に接続する複数の第1導体素子と、
前記第1ICチップ、前記第1導体素子、及び前記コンタクトパッドの前記第1ペア上に堆積された封止材と、を有し、
前記第1導体素子は、前記一対の複数結合穴をそれぞれ通り、前記コンタクトパッドの前記第1ペアを前記第1ICチップに電気的に接続する前記第1導体素子の第1ペアを含み、
前記コンタクトパッドの前記第1ペア上に堆積された前記封止材は、前記一対の複数結合穴のそれぞれを、前記コンタクトパッドの前記第1ペア上の第1接合領域及び隣接する第2接合領域でそれぞれ境界をなす第1及び隣接する第2接合チャネルに分け、前記封止材は前記第1接合領域を密封し、
前記第2接合チャネルでは、前記一対のアンテナ接続素子のうちの1つが前記第2接合チャネルを通って前記アンテナコイルと前記第2接合領域との間を接続し、前記アンテナコイルと前記第1ICチップとの間の電気的な接続を確立し、
前記封止材は、前記第1接合領域と前記第2接合領域との間に前記基板を設けることなく、前記第1接合領域と前記第2接合領域とを互いに仕切る。
第1面と第2面とを有し、前記第1面から前記第2面まで延びる複数のシングル結合穴及び一対の複数結合穴を有する非導電性基板を用意する工程と、前記基板の前記第1面上に第1ペアを含む複数の導電性コンタクトパッドを配置する工程と、前記基板の前記第2面上に第1ICチップを配置する工程と、複数の第1導体素子を前記シングル結合穴及び前記一対の複数結合穴に通し、少なくともいくつかの前記コンタクトパッドを前記第1ICチップに電気的に接続する工程と、を含む工程と、
前記第1ICチップ、前記第1導体素子、及び前記コンタクトパッドの前記第1ペア上に封止材を堆積する工程と、を有し、
複数の第1導体素子を前記シングル結合穴及び前記一対の複数結合穴に通し、少なくともいくつかの前記コンタクトパッドを前記第1ICチップに電気的に接続する工程は、前記第1導体素子の第1ペアを前記一対の複数結合穴にそれぞれ通し、前記コンタクトパッドの前記第1ペアを前記第1ICチップに電気的に接続する工程を有し、
前記封止材を堆積する工程では、
前記一対の複数結合穴のそれぞれを、前記コンタクトパッドの前記第1ペア上の第1接合領域及び隣接する第2接合領域でそれぞれ境界をなす第1及び隣接する第2接合チャネルに分け、
前記第1接合領域と前記第2接合領域との間に前記基板を設けることなく、前記第1接合チャネルを定めるように、かつ、前記第1ICチップとの電気的な接続を確立するための表面を提供するための前記第2接合領域が前記第2接合チャネルを介して露出するように前記第1接合領域を前記封止材で密封することによって、前記第1接合領域と前記第2接合領域とを仕切る。
モジュールキャビティ及びアンテナコイルを有するカード本体を用意する工程と、
本発明の第1態様又は本発明の第1態様にかかる他の実施形態のICモジュールを用意する工程と、
前記複数結合穴の前記第1ペアのそれぞれの穴内の前記第2接合チャネルを通るアンテナ接続素子を用い、前記コンタクトパッドの前記第1ペアのうちの1つを、その前記第2接合領域を介して、前記アンテナコイルに電気的に接続する工程と、
前記基板の前記第2面に接着剤を塗布する工程と、
前記基板の前記第2面が前記カード本体の前記モジュールキャビティに面した状態で前記カード本体に前記ICモジュールを埋め込む工程と、を有する。
モジュールキャビティ及びアンテナコイルを有するカード本体を用意する工程と、
請求項1〜14のいずれか1項のICモジュールを用意する工程と、
前記コンタクトパッドの前記第1ペアのそれぞれの前記第2接合領域上に、アンテナ接続素子を堆積する工程と、
前記アンテナ接続素子を溶融して前記第2接合領域に接合する工程と、
前記基板の前記第2面に接着剤を塗布する工程と、
前記基板の前記第2面が前記カード本体の前記モジュールキャビティに面した状態で前記カード本体の前記モジュールキャビティ内に前記ICモジュールを配置し、前記アンテナコイルに近接して前記アンテナ接続素子を配置する工程と、
前記カード本体及び前記ICモジュールに熱及び圧力を同時に加える工程と、を有し、
前記熱及び圧力を同時に加える工程では、
加えられた前記熱を用いて前記アンテナ接続素子を溶融することにより、前記アンテナ接続素子を前記アンテナコイルに電気的に接続するとともに、前記接着剤を活性化させ、
加えられた前記圧力及び活性化させた前記接着剤を用いて、前記ICモジュールを前記カード本体に接合する。
第1面と第2面とを有し、前記第1面から前記第2面まで延びる複数のシングル結合穴及び一対の複数結合穴を有する非導電性基板と、
前記基板の前記第1面上に配置され、第1ペアを含む複数の導電性コンタクトパッドと、を有し、
前記基板の前記第2面は、その上に第1ICチップが配置されるように構成されており、
少なくともいくつかの前記コンタクトパッドは、前記シングル結合穴及び前記一対の複数結合穴を通る複数の第1導体素子を介して前記第1ICチップに電気的に接続されるように構成されており、前記コンタクトパッドの前記第1ペアは、前記一対の複数結合穴を通る前記第1導体素子の第1ペアを介して前記第1ICチップに電気的に接続されるように構成されており、
前記複数結合穴のそれぞれは、前記コンタクトパッドの前記第1ペア上に堆積される封止材によって、前記コンタクトパッドの前記第1ペアのそれぞれの上の第1接合領域及び隣接する第2接合領域でそれぞれ境界をなす第1及び第2接合チャネルに分けられるように構成されており、前記封止材は、前記第1接合領域を密封するとともに、前記第2接合チャネルを介して、前記第1ICチップへの電気的な接続を確立するための表面を提供するための前記第2接合領域を露出させるように堆積されており、
前記第1接合領域と前記第2接合領域とは、前記第1接合領域と前記第2接合領域との間に前記基板を設けることなく、前記封止材によって、互いに仕切られている。
Claims (51)
- 第1面と第2面とを有し、前記第1面から前記第2面まで延びる複数のシングル結合穴及び一対の複数結合穴を有する非導電性基板と、
前記基板の前記第1面上に配置され、第1ペアを含む複数の導電性コンタクトパッドと、
前記基板の前記第2面上に配置された第1ICチップと、
前記シングル結合穴及び前記一対の複数結合穴を通り、少なくともいくつかの前記コンタクトパッドを前記第1ICチップに電気的に接続する複数の第1導体素子と、
前記第1ICチップ、前記第1導体素子、及び前記コンタクトパッドの前記第1ペア上に堆積された封止材と、を有し、
前記第1導体素子は、前記一対の複数結合穴をそれぞれ通り、前記コンタクトパッドの前記第1ペアを前記第1ICチップに電気的に接続する前記第1導体素子の第1ペアを含み、
前記コンタクトパッドの前記第1ペア上に堆積された前記封止材の縁は、前記一対の複数結合穴のそれぞれを、前記コンタクトパッドの前記第1ペア上の第1接合領域及び隣接する第2接合領域でそれぞれ境界をなす封止された第1接合チャネル及び隣接する非封止の第2接合チャネルに分け、前記第1導体素子の前記第1ペアは前記一対の複数結合穴の前記第1接合領域をそれぞれ通り、さらに前記封止材が前記第1接合領域を密封し、前記第1ICチップへの電気的な接続を確立するための表面を提供するための前記第2接合領域が前記第2接合チャネルを介して露出され、
前記封止材は、前記第1接合領域と前記第2接合領域との間に前記基板を設けることなく、前記第1接合領域と前記第2接合領域とを互いに仕切る
接触及び非接触インタフェースの両方を有するスマートカード用集積回路(IC)モジュール。 - 前記第1導体素子は、前記第1導体素子の第2ペアを含み、
前記封止材は、前記一対の複数結合穴の前記第1接合チャネルをそれぞれ通るとともに前記コンタクトパッドの前記第1ペアを前記第1ICチップに電気的に接続する前記第1導体素子の前記第2ペア上にさらに堆積されている
請求項1に記載のICモジュール。 - 前記基板の前記第2面上に配置された第2ICチップと、
前記一対の複数結合穴の前記第1接合チャネルをそれぞれ通るとともに前記コンタクトパッドの前記第1ペアを前記第2ICチップに電気的に接続する一対の第2導体素子と、をさらに有し、
前記封止材が、前記一対の第2導体素子上にさらに堆積されている
請求項1に記載のICモジュール。 - 前記第2接合領域は、第1接合領域よりも少なくとも2倍大きい
請求項1〜3のいずれか1項に記載のICモジュール。 - 前記コンタクトパッドは、前記コンタクトパッドの前記第1ペアの他に、コンタクトパッドの2つの相互排他的なペアを含み、
前記コンタクトパッドの前記第1ペアは、前記コンタクトパッドの2つの前記相互排他的なペア間にそれぞれ並べられている
請求項1〜4のいずれか1項に記載のICモジュール。 - 前記コンタクトパッドの前記第1ペア以外の前記コンタクトパッドは、前記基板の第1対向縁部に沿って配置されており、
前記コンタクトパッドの前記第1ペア及び前記コンタクトパッドの2つの前記相互排他的なペアは、前記基板の第2対向縁部に沿って配置されており、
前記第1対向縁部と前記第2対向縁部とは互いに交差している
請求項5に記載のICモジュール。 - 前記コンタクトパッドの前記第1ペアは、該コンタクトパッドの該第1ペア以外の前記コンタクトパッドと重ならない
請求項1〜4のいずれか1項に記載のICモジュール。 - 前記コンタクトパッドの前記第1ペアは、将来使用する目的でISO7816によって指定されたコンタクトパッドと重ならない
請求項7に記載のICモジュール。 - 前記一対の複数結合穴のそれぞれが、互いに流動的に連結されて前記第1接合領域及び前記第2接合領域にそれぞれ対向して位置する第1開口及び第2開口で少なくとも形成されており、
前記第1開口の幅は前記第2開口の幅に比べて狭められている
請求項1〜8のいずれか1項に記載のICモジュール。 - 前記一対の複数結合穴のうちの少なくとも1つの前記第1開口は、隣接する前記コンタクトパッドに形成されている2つの前記シングル結合穴間の距離以上の長さを有する
請求項9に記載のICモジュール。 - 前記一対の複数結合穴のうちの少なくとも1つの前記第1開口は、前記第1ICチップと少なくとも1つの前記シングル結合穴との間に配置されている
請求項9又は10に記載のICモジュール。 - 前記第1ICチップは複数の側部を有し、
前記一対の複数結合穴のうちの少なくとも1つの前記第1開口は、前記第1ICチップの少なくとも1つの前記側部によって定められる輪郭に少なくとも部分的に沿って配置されている
請求項9〜11のいずれか1項に記載のICモジュール。 - 前記複数結合穴は、前記第1開口と前記第2開口との間に流動的に連結される第3開口を有し、
前記第3開口の幅は、前記第1開口の幅及び前記第2開口の幅に比べて狭められている
請求項9〜12のいずれか1項に記載のICモジュール。 - 前記一対の複数結合穴のそれぞれは、2つの円形が部分的に重なる開口で形成されている
請求項1〜8のいずれか1項に記載のICモジュール。 - モジュールキャビティ及びアンテナコイルを有するカード本体と、
一対のアンテナ接続素子と、
前記キャビティ内に配置された集積回路(IC)モジュールと、を有し、
前記ICモジュールは、
第1面と第2面とを有し、前記第1面から前記第2面まで延びる複数のシングル結合穴及び一対の複数結合穴を有する非導電性基板と、
前記基板の前記第1面上に配置され、第1ペアを含む複数の導電性コンタクトパッドと、
前記基板の前記第2面上に配置された第1ICチップと、
前記シングル結合穴及び前記一対の複数結合穴を通り、少なくともいくつかの前記コンタクトパッドを前記第1ICチップに電気的に接続する複数の第1導体素子と、
前記第1ICチップ、前記第1導体素子、及び前記コンタクトパッドの前記第1ペア上に堆積された封止材と、を有し、
前記第1導体素子は、前記一対の複数結合穴をそれぞれ通り、前記コンタクトパッドの前記第1ペアを前記第1ICチップに電気的に接続する前記第1導体素子の第1ペアを含み、
前記コンタクトパッドの前記第1ペア上に堆積された前記封止材の縁は、前記一対の複数結合穴のそれぞれを、前記コンタクトパッドの前記第1ペア上の第1接合領域及び隣接する第2接合領域でそれぞれ境界をなす封止された第1接合チャネル及び隣接する非封止の第2接合チャネルに分け、前記第1導体素子の前記第1ペアは前記一対の複数結合穴の前記第1接合チャネルをそれぞれ通り、さらに前記封止材は前記第1接合領域を密封し、
前記第2接合チャネルでは、前記一対のアンテナ接続素子のうちの1つが前記第2の接合チャネルを通って前記アンテナコイルと前記第2の接合領域との間を接続し、前記アンテナコイルと前記第1ICチップとの間の電気的な接続を確立し、
前記封止材は、前記第1接合領域と前記第2接合領域との間に前記基板を設けることなく、前記第1接合領域と前記第2接合領域とを互いに仕切る
接触及び非接触インタフェースの両方を有するスマートカード。 - 前記第1導体素子は、前記第1導体素子の第2ペアを含み、
前記封止材は、前記一対の複数結合穴の前記第1接合チャネルをそれぞれ通るとともに前記コンタクトパッドの前記第1ペアを前記第1ICチップに電気的に接続する前記第1導体素子の前記第2ペア上にさらに堆積されている
請求項15に記載のスマートカード。 - 前記基板の前記第2面上に配置された第2ICチップと、
前記一対の複数結合穴の前記第1接合チャネルをそれぞれ通るとともに前記コンタクトパッドの前記第1ペアを前記第2ICチップに電気的に接続する一対の第2導体素子と、をさらに有し、
前記封止材が前記一対の第2導体素子上にさらに堆積されている
請求項15に記載のスマートカード。 - 前記アンテナ接続素子は、剛性導体バンプ、半田バンプ、導体ディスク、又は導電性接着剤を含む可撓性導体バンプを含む
請求項15〜17のいずれか1項に記載のスマートカード。 - 前記第2接合領域は、前記第1接合領域よりも少なくとも2倍大きい
請求項15〜18のいずれか1項に記載のスマートカード。 - 前記コンタクトパッドは、前記コンタクトパッドの前記第1ペアの他に、コンタクトパッドの2つの相互排他的なペアを含み、
前記コンタクトパッドの前記第1ペアは、前記コンタクトパッドの2つの前記相互排他的なペア間にそれぞれ並べられている
請求項15〜19のいずれか1項に記載のスマートカード。 - 前記コンタクトパッドの前記第1ペア以外の前記コンタクトパッドは、前記基板の第1対向縁部に沿って配置されており、
前記コンタクトパッドの前記第1ペア及び前記コンタクトパッドの2つの前記相互排他的なペアは、前記基板の第2対向縁部に沿って配置されており、
前記第1対向縁部と前記第2対向縁部とは互いに交差している
請求項20に記載のスマートカード。 - 前記コンタクトパッドの前記第1ペアは、該コンタクトパッドの該第1ペア以外の前記コンタクトパッドと重ならない
請求項15〜19のいずれか1項に記載のスマートカード。 - 前記コンタクトパッドの前記第1ペアは、将来使用する目的でISO7816によって指定されたコンタクトパッドと重ならない
請求項22に記載のスマートカード。 - 前記一対の複数結合穴のそれぞれが、互いに流動的に連結されて前記第1接合領域及び前記第2接合領域にそれぞれ対向して位置する第1開口及び第2開口で少なくとも形成されており、
前記第1開口の幅は前記第2開口の幅に比べて狭められている
請求項15〜23のいずれか1項に記載のスマートカード。 - 前記一対の複数結合穴のうちの少なくとも1つの前記第1開口は、隣接する前記コンタクトパッドに形成されている2つの前記シングル結合穴間の距離以上の長さを有する
請求項24に記載のスマートカード。 - 前記一対の複数結合穴のうちの少なくとも1つの前記第1開口は、前記第1ICチップと少なくとも1つの前記シングル結合穴との間に配置されている
請求項24又は25に記載のスマートカード。 - 前記第1ICチップは複数の側部を有し、
前記一対の複数結合穴のうちの少なくとも1つの前記第1開口は、前記第1ICチップの少なくとも1つの前記側部によって定められる輪郭に少なくとも部分的に沿って配置されている
請求項24〜26のいずれか1項に記載のスマートカード。 - 前記複数結合穴は、前記第1開口と前記第2開口との間に流動的に連結される第3開口を有し、
前記第3開口の幅は、前記第1開口の幅及び前記第2開口の幅に比べて狭められている
請求項24〜27のいずれか1項に記載のスマートカード。 - 前記一対の複数結合穴のそれぞれは、2つの円形が部分的に重なる開口で形成されている
請求項15〜23のいずれか1項に記載のスマートカード。 - 第1面と第2面とを有し、前記第1面から前記第2面まで延びる複数のシングル結合穴及び一対の複数結合穴を有する非導電性基板を用意する工程と、前記基板の前記第1面上に第1ペアを含む複数の導電性コンタクトパッドを配置する工程と、前記基板の前記第2面上に第1ICチップを配置する工程と、複数の第1導体素子を前記シングル結合穴及び前記一対の複数結合穴に通し、少なくともいくつかの前記コンタクトパッドを前記第1ICチップに電気的に接続する工程と、を含む工程と、
前記第1ICチップ、前記第1導体素子、及び前記コンタクトパッドの前記第1ペア上に封止材を堆積する工程と、を有し、
複数の第1導体素子を前記シングル結合穴及び前記一対の複数結合穴に通し、少なくともいくつかの前記コンタクトパッドを前記第1ICチップに電気的に接続する工程は、前記第1導体素子の第1ペアを前記一対の複数結合穴にそれぞれ通し、前記コンタクトパッドの前記第1ペアを前記第1ICチップに電気的に接続する工程を有し、
前記封止材を堆積する工程では、
前記封止材の端によって、前記一対の複数結合穴のそれぞれを、前記コンタクトパッドの前記第1ペア上の第1接合領域及び隣接する第2接合領域でそれぞれ境界をなす封止された第1接合チャネル及び隣接する非封止の第2接合チャネルに分け、前記第1導体素子の前記第1ペアを前記一対の複数結合穴の前記第1接合チャネルにそれぞれ通し、
前記第1接合領域と前記第2接合領域との間に前記基板を設けることなく、前記第1接合チャネルを定めるように、かつ、前記第1ICチップへの電気的な接続を確立するための表面を提供するための前記第2接合領域が前記第2接合チャネルを介して露出するように前記第1接合領域を前記封止材で密封することによって、前記第1接合領域と前記第2接合領域とを仕切る
接触及び非接触インタフェースの両方を有するスマートカード用の集積回路(IC)モジュールの製造方法。 - 前記第1ICチップ、前記第1導体素子、及び前記コンタクトパッドの前記第1ペア上に前記封止材を堆積する工程は、
前記一対の複数結合穴の前記第1の接合チャネルをそれぞれ通るとともに前記コンタクトパッドの前記第1ペアを前記第1ICチップに電気的に接続する前記第1導体素子の第2ペア上に前記封止材を堆積する工程をさらに含む
請求項30に記載のICモジュールの製造方法。 - 前記基板は、該基板の前記第2面上に配置された第2ICチップを有し、
前記第1ICチップ、前記第1導体素子、及び前記コンタクトパッドの前記第1ペア上に前記封止材を堆積する工程は、前記第2ICチップ上と、前記一対の複数結合穴の前記第1接合チャネルをそれぞれ通るとともに前記コンタクトパッドの前記第1ペアを前記第2ICチップに電気的に接続する一対の第2導体素子上とに前記封止材を堆積する工程をさらに含む
請求項30に記載のICモジュールの製造方法。 - 前記一対の複数結合穴のそれぞれが、第1開口及び第2開口で形成されており、前記第1開口及び前記第2開口はこれらの間に設けられた第3開口によって流動的に連結されており、
前記第1ICチップ、前記第1導体素子、及び前記コンタクトパッドの前記第1ペア上に前記封止材を堆積する工程は、前記第1開口を介して前記封止材を供給する工程と、少なくとも前記第2開口に比べて幅が狭められている前記第3開口によって前記封止材が前記第2開口内へ流れることを防止する工程と、をさらに含む
請求項30〜32のいずれか1項に記載のICモジュールの製造方法。 - 前記第1ICチップ、前記第1導体素子、及び前記コンタクトパッドの前記第1ペア上に前記封止材を堆積する工程の前に、
前記コンタクトパッドの前記第1ペアのそれぞれの上にダム材料を堆積して、前記第1接合領域の周囲を定める工程をさらに含み、
前記第1ICチップ、前記第1導体素子、及び前記コンタクトパッドの前記第1ペア上に前記封止材を堆積する工程は、前記第1接合領域を密封する領域内に前記封止材を堆積する工程をさらに含む
請求項30〜32のいずれか1項に記載のICモジュールの製造方法。 - モジュールキャビティ及びアンテナコイルを有するカード本体を用意する工程と、
請求項1〜14のいずれか1項に記載のICモジュールを用意する工程と、
前記一対の複数結合穴のそれぞれの穴内の前記第2接合チャネルを通るアンテナ接続素子を用い、前記コンタクトパッドの前記第1ペアのうちの1つを、その前記第2接合領域を介して、前記アンテナコイルに電気的に接続する工程と、
前記基板の前記第2面に接着剤を塗布する工程と、
前記基板の前記第2面が前記カード本体の前記モジュールキャビティに面した状態で前記カード本体に前記ICモジュールを埋め込む工程と、を有する
接触及び非接触インタフェースの両方を有するスマートカードの製造方法。 - 前記複数結合穴の前記第1ペアのそれぞれの穴内の前記第2接合チャネルを通るアンテナ接続素子を用い、前記コンタクトパッドの前記第1ペア上の前記第2接合領域を介して、前記コンタクトパッドの前記第1ペアのうちの1つを前記アンテナコイルに電気的に接続する工程は、
前記第2接合領域上に、導体ペーストである前記アンテナ接続素子を堆積する工程と、
前記導体ペーストに熱を加え、前記導体ペーストを前記第2接合領域及び前記アンテナコイルの露出端子に接合する工程と、をさらに含む
請求項35に記載のスマートカードの製造方法。 - 前記複数結合穴の前記第1ペアのそれぞれの穴内の前記第2接合チャネルを通る前記アンテナ接続素子を用い、前記コンタクトパッドの前記第1ペア上の前記第2接合領域を介して、前記コンタクトパッドの前記第1ペアのうちの1つを前記アンテナコイルに電気的に接続する工程は、
前記カード本体上に設けられて前記アンテナコイルに電気的に接続されるカード側アンテナコンタクトパッド上に、前記アンテナ接続素子を堆積する工程をさらに含む
請求項35に記載のスマートカードの製造方法。 - 前記アンテナ接続素子は、剛性導体バンプ、半田バンプ、導体ディスク、又は導電性接着剤を含む可撓性導体バンプを含む
請求項35に記載のスマートカードの製造方法。 - モジュールキャビティ及びアンテナコイルを有するカード本体を用意する工程と、
請求項1〜14のいずれか1項に記載のICモジュールを用意する工程と、
前記コンタクトパッドの前記第1ペアのそれぞれの前記第2接合領域上に、アンテナ接続素子を堆積する工程と、
前記アンテナ接続素子を溶融して前記第2接合領域に接合する工程と、
前記基板の前記第2面に接着剤を塗布する工程と、
前記基板の前記第2面が前記カード本体の前記モジュールキャビティに面した状態で前記カード本体の前記モジュールキャビティ内に前記ICモジュールを配置し、前記アンテナコイルに近接して前記アンテナ接続素子を配置する工程と、
前記カード本体及び前記ICモジュールに熱及び圧力を同時に加える工程と、を有し、
前記熱及び圧力を同時に加える工程では、
加えられた前記熱を用いて前記アンテナ接続素子を溶融することにより、前記アンテナ接続素子を前記アンテナコイルに電気的に接続するとともに、前記接着剤を活性化させ、
加えられた前記圧力及び活性化させた接着剤を用いて、前記ICモジュールを前記カード本体に接合する
接触及び非接触インタフェースの両方を有するスマートカードの製造方法。 - 前記アンテナ接続素子は導体ペースト又は導体リボンを含む
請求項39に記載のスマートカードの製造方法。 - 第1面と第2面とを有し、前記第1面から前記第2面まで延びる複数のシングル結合穴及び一対の複数結合穴を有する非導電性基板と、
前記基板の前記第1面上に配置され、第1ペアを含む複数の導電性コンタクトパッドと、を有し、
前記基板の前記第2面は、その上に第1ICチップが配置されるように構成されており、
少なくともいくつかの前記コンタクトパッドは、前記シングル結合穴及び前記一対の複数結合穴を通る複数の第1導体素子を介して前記第1ICチップに電気的に接続されるように構成されており、前記コンタクトパッドの前記第1ペアは、前記一対の複数結合穴を通る前記第1導体素子の第1ペアを介して前記第1ICチップに電気的に接続されるように構成されており、
前記複数結合穴のそれぞれは、前記コンタクトパッドの前記第1ペア上に堆積される封止材の端によって、前記コンタクトパッドの前記第1ペアのそれぞれの上の第1接合領域及び隣接する第2接合領域でそれぞれ境界をなす封止された第1接合チャネル及び隣接する非封止の第2接合チャネルに分けられるように構成されており、前記第1導体素子の前記第1ペアは、前記一対の複数結合穴の前記第1接合チャネルをそれぞれ横切るように構成されており、さらに前記封止材は、前記第1接合領域を密封するとともに、前記第2接合チャネルを介して、前記第1ICチップへの電気的な接続を確立するための表面を提供するための前記第2接合領域を露出させるように堆積されており、
前記第1接合領域と前記第2接合領域とは、前記第1接合領域と前記第2接合領域との間に前記基板を設けることなく、前記封止材によって、互いに仕切られている
接触及び非接触インタフェースの両方を有するスマートカードでの使用に適した片面めっき集積回路(IC)キャリアテープ。 - 前記コンタクトパッドは、前記コンタクトパッドの前記第1ペアの他に、コンタクトパッドの2つの相互排他的なペアを含み、
前記コンタクトパッドの前記第1ペアは、前記コンタクトパッドの2つの前記相互排他的なペア間にそれぞれ並べられている
請求項41に記載のICキャリアテープ。 - 前記コンタクトパッドの前記第1ペア以外の前記コンタクトパッドは、前記基板の第1対向縁部に沿って配置されており、
前記コンタクトパッドの前記第1ペア及び前記コンタクトパッドの2つの前記相互排他的なペアは、前記基板の第2対向縁部に沿って配置されており、
前記第1対向縁部と前記第2対向縁部とは互いに交差している
請求項42に記載のICキャリアテープ。 - 前記コンタクトパッドの前記第1ペアは、該コンタクトパッドの該第1ペア以外の前記コンタクトパッドと重ならない
請求項41〜43のいずれか1項に記載のICキャリアテープ。 - 前記コンタクトパッドの前記第1ペアは、将来使用する目的でISO7816によって指定されたコンタクトパッドと重ならない
請求項44に記載のICキャリアテープ。 - 前記一対の複数結合穴のそれぞれが、互いに流動的に連結されて前記第1接合領域と前記第2接合領域とにそれぞれ対向して位置する第1開口及び第2開口で少なくとも形成されており、
前記第1開口の幅は前記第2開口の幅に比べて狭められている
請求項41〜45のいずれか1項に記載のICキャリアテープ。 - 前記一対の複数結合穴のうちの少なくとも1つの前記第1開口は、隣接する前記コンタクトパッドに形成されている2つの前記シングル結合穴間の距離以上の長さを有する
請求項46に記載のICキャリアテープ。 - 前記一対の複数結合穴のうちの少なくとも1つの前記第1開口は、前記第1ICチップの配置に適した前記基板の前記第2面上の領域と少なくとも1つのシングル結合穴との間に配置されている
請求項46又は47に記載のICキャリアテープ。 - 前記一対の複数結合穴のうちの少なくとも1つの前記第1開口は、第1ICチップの配置に適した領域の少なくとも1つの側部によって定められる輪郭に少なくとも部分的に沿って配置されている
請求項46〜48のいずれか1項に記載のICキャリアテープ。 - 前記複数結合穴は、前記第1開口と前記第2開口との間に流動的に連結される第3開口を有し、
前記第3開口の幅は、前記第1開口の幅及び前記第2開口の幅に比べて狭められている
請求項46〜49のいずれか1項に記載のICキャリアテープ。 - 前記一対の複数結合穴のそれぞれは、2つの円形が部分的に重なる開口で形成されている
請求項41〜45のいずれか1項に記載のICキャリアテープ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/SG2017/050423 WO2019045638A1 (en) | 2017-08-28 | 2017-08-28 | INTEGRATED CIRCUIT MODULES AND INTELLIGENT CARDS INCORPORATING THEM |
SGPCT/SG2017/050423 | 2017-08-28 | ||
PCT/SG2018/050074 WO2019045642A1 (en) | 2017-08-28 | 2018-02-15 | INTEGRATED CIRCUIT MODULES AND INTELLIGENT CARDS INCORPORATING THE SAME INTEGRATED CIRCUIT MODULES |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020505658A JP2020505658A (ja) | 2020-02-20 |
JP6653024B2 true JP6653024B2 (ja) | 2020-02-26 |
Family
ID=65527291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018545149A Active JP6653024B2 (ja) | 2017-08-28 | 2018-02-15 | 集積回路モジュール及び集積回路モジュールを内蔵するスマートカード |
Country Status (17)
Country | Link |
---|---|
US (1) | US10565487B2 (ja) |
EP (2) | EP3723005B1 (ja) |
JP (1) | JP6653024B2 (ja) |
KR (1) | KR102047203B1 (ja) |
CN (1) | CN109729733B (ja) |
AU (1) | AU2018213981B2 (ja) |
BR (1) | BR112019001161B1 (ja) |
CA (1) | CA3015300C (ja) |
ES (1) | ES2816559T3 (ja) |
MX (1) | MX2018012180A (ja) |
PH (1) | PH12018501842B1 (ja) |
PL (1) | PL3475882T3 (ja) |
RU (1) | RU2715170C1 (ja) |
SG (1) | SG11201806717YA (ja) |
UA (1) | UA120809C2 (ja) |
WO (2) | WO2019045638A1 (ja) |
ZA (1) | ZA201805784B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3073307B1 (fr) * | 2017-11-08 | 2021-05-28 | Oberthur Technologies | Dispositif de securite tel qu'une carte a puce |
US11088087B2 (en) * | 2018-07-25 | 2021-08-10 | Stmicroelectronics, Inc. | Micro module with a support structure |
FR3098324B1 (fr) * | 2019-07-04 | 2021-09-24 | Smart Packaging Solutions | Module électronique pour carte à puce |
CN111626395A (zh) * | 2020-05-29 | 2020-09-04 | 东信和平科技股份有限公司 | 一种双界面安全芯片卡及制作方法 |
FR3115904B1 (fr) | 2020-10-30 | 2023-11-17 | Linxens Holding | Procédé de fabrication d’un module de carte à puce avec composant électronique soudé |
WO2022144508A1 (fr) | 2020-12-31 | 2022-07-07 | Smart Packaging Solutions | Module électronique pour carte à puce |
DE102021002072A1 (de) * | 2021-04-20 | 2022-10-20 | Giesecke+Devrient Mobile Security Gmbh | Chipmodul und Chipkarte sowie Verfahren zu deren Herstellung |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2788646B1 (fr) * | 1999-01-19 | 2007-02-09 | Bull Cp8 | Carte a puce munie d'une antenne en boucle, et micromodule associe |
KR20020011361A (ko) | 2001-12-27 | 2002-02-08 | 최완균 | 집적회로 카드 및 이에 사용되는 회로 기판 |
DE102004028218B4 (de) * | 2004-06-09 | 2006-06-29 | Giesecke & Devrient Gmbh | Verfahren zur Herstellung eines tragbaren Datenträgers |
FR2880160B1 (fr) * | 2004-12-28 | 2007-03-30 | K Sa As | Module electronique double face pour carte a puce hybride |
RU71477U1 (ru) * | 2007-08-22 | 2008-03-10 | Владимир Иванович Громов | Многовыводной матричный по размерам кристалла корпус большой интегральной схемы |
MY159909A (en) * | 2007-09-14 | 2017-02-15 | Toppan Printing Co Ltd | Antenna sheet, transponder and book form |
US20150235122A1 (en) * | 2012-08-30 | 2015-08-20 | David Finn | Dual interface card with metallized layer |
US9634391B2 (en) * | 2011-08-08 | 2017-04-25 | Féinics Amatech Teoranta | RFID transponder chip modules |
US9622359B2 (en) * | 2011-08-08 | 2017-04-11 | Féinics Amatech Teoranta | RFID transponder chip modules |
US20150269474A1 (en) * | 2011-08-08 | 2015-09-24 | David Finn | Rfid transponder chip modules |
CN102446868A (zh) * | 2011-12-28 | 2012-05-09 | 上海长丰智能卡有限公司 | 一种新型双界面智能卡模块及其实现方式 |
US20150269477A1 (en) * | 2012-08-30 | 2015-09-24 | David Finn | Dual-interface hybrid metal smartcard with a booster antenna or coupling frame |
US9536188B2 (en) * | 2014-04-01 | 2017-01-03 | Nxp B.V. | Dual-interface IC card components and method for manufacturing the dual-interface IC card components |
WO2015157196A1 (en) * | 2014-04-07 | 2015-10-15 | Tiger Tool International Incorporated | Power head for vacuum systems |
US9390365B2 (en) * | 2014-04-10 | 2016-07-12 | American Banknote Corporation | Integrated circuit module for a dual-interface smart card |
FR3021145B1 (fr) * | 2014-05-14 | 2018-08-31 | Linxens Holding | Procede de fabrication d'un circuit pour module de carte a puce et circuit pour module de carte a puce |
KR101576444B1 (ko) * | 2015-07-30 | 2015-12-10 | (주)와이솔 | 압전 소자를 이용한 버튼 장치 |
EP3151167B1 (en) * | 2015-09-30 | 2020-05-20 | Nxp B.V. | Dual-interface ic card module |
EP3159831B1 (en) * | 2015-10-21 | 2018-10-03 | Nxp B.V. | Dual-interface ic card |
CN205845082U (zh) * | 2016-06-17 | 2016-12-28 | 北京同方微电子有限公司 | 一种新型双界面智能卡条带 |
-
2017
- 2017-08-28 WO PCT/SG2017/050423 patent/WO2019045638A1/en active Application Filing
-
2018
- 2018-02-15 PL PL18755387T patent/PL3475882T3/pl unknown
- 2018-02-15 EP EP20176638.3A patent/EP3723005B1/en active Active
- 2018-02-15 JP JP2018545149A patent/JP6653024B2/ja active Active
- 2018-02-15 AU AU2018213981A patent/AU2018213981B2/en active Active
- 2018-02-15 US US16/082,253 patent/US10565487B2/en active Active
- 2018-02-15 WO PCT/SG2018/050074 patent/WO2019045642A1/en active Application Filing
- 2018-02-15 MX MX2018012180A patent/MX2018012180A/es unknown
- 2018-02-15 RU RU2018133093A patent/RU2715170C1/ru active
- 2018-02-15 KR KR1020187025151A patent/KR102047203B1/ko active IP Right Grant
- 2018-02-15 UA UAA201809420A patent/UA120809C2/uk unknown
- 2018-02-15 CA CA3015300A patent/CA3015300C/en active Active
- 2018-02-15 CN CN201880001499.4A patent/CN109729733B/zh active Active
- 2018-02-15 SG SG11201806717YA patent/SG11201806717YA/en unknown
- 2018-02-15 ES ES18755387T patent/ES2816559T3/es active Active
- 2018-02-15 BR BR112019001161-7A patent/BR112019001161B1/pt active IP Right Grant
- 2018-02-15 EP EP18755387.0A patent/EP3475882B1/en active Active
- 2018-08-29 PH PH12018501842A patent/PH12018501842B1/en unknown
- 2018-08-29 ZA ZA2018/05784A patent/ZA201805784B/en unknown
Also Published As
Publication number | Publication date |
---|---|
MX2018012180A (es) | 2019-07-01 |
KR102047203B1 (ko) | 2019-11-21 |
RU2715170C1 (ru) | 2020-02-25 |
BR112019001161B1 (pt) | 2021-11-09 |
WO2019045638A1 (en) | 2019-03-07 |
CA3015300C (en) | 2019-07-09 |
EP3475882A1 (en) | 2019-05-01 |
ZA201805784B (en) | 2019-05-29 |
KR20190087991A (ko) | 2019-07-25 |
UA120809C2 (uk) | 2020-02-10 |
EP3475882B1 (en) | 2020-08-12 |
CN109729733A (zh) | 2019-05-07 |
US10565487B2 (en) | 2020-02-18 |
CA3015300A1 (en) | 2019-02-15 |
EP3475882A4 (en) | 2019-09-04 |
AU2018213981B2 (en) | 2019-07-11 |
BR112019001161A2 (pt) | 2019-04-30 |
PH12018501842A1 (en) | 2019-05-15 |
ES2816559T3 (es) | 2021-04-05 |
CN109729733B (zh) | 2020-02-21 |
WO2019045642A1 (en) | 2019-03-07 |
JP2020505658A (ja) | 2020-02-20 |
SG11201806717YA (en) | 2019-04-29 |
EP3723005B1 (en) | 2024-05-29 |
EP3723005A1 (en) | 2020-10-14 |
PH12018501842B1 (en) | 2019-05-15 |
US20190294943A1 (en) | 2019-09-26 |
PL3475882T3 (pl) | 2021-01-11 |
AU2018213981A1 (en) | 2019-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6653024B2 (ja) | 集積回路モジュール及び集積回路モジュールを内蔵するスマートカード | |
US10685275B2 (en) | Method for fabricating a smart card device | |
US11222861B2 (en) | Dual-interface IC card module | |
US10366320B2 (en) | Dual-interface IC card | |
AU2015326677A1 (en) | Chip card manufacturing method, and chip card obtained by said method | |
JP4952266B2 (ja) | デュアルインターフェースicカードとその製造方法、接触・非接触兼用icモジュール | |
JP3877988B2 (ja) | 半導体装置 | |
JP2007114991A (ja) | 複合icカードと複合icカード用icモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20181126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181126 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20181126 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6653024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |