JP6649718B2 - 増幅器 - Google Patents

Description

本発明は、電気信号を増幅する増幅器に関し、例えば光受信器に用いられるトランスインピーダンスアンプを含む増幅器に関する。

近年、光通信に用いられる光受信器では、フォトダイオード等の受光素子で生じた光電流（電流信号）を電圧信号に変換するとともに信号強度を増幅するトランスインピーダンスアンプ（Ｔｒａｎｓｉｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ，以下「ＴＩＡ」とも称する。）が用いられている。

光受信器は、高データレート、且つ微小な強度の光信号を適切に受信できることが望まれるため、低ノイズ且つ広帯域な特性を有するＴＩＡが望まれている。一般的に、ノイズ特性と帯域特性とはトレードオフの関係にあり、例えば、ＴＩＡの帯域を過度に広げた場合には、ノイズ帯域も同様に広がるため、総ノイズ量が増加し、光受信器の受信感度は低下する。一方、ＴＩＡの帯域を狭めた場合であっても、信号の立ち上がり時間および立ち下がり時間が長くなるため、信号の論理レベルの判定が難しくなり、光受信器の受信感度は低下する。

したがって、従来のＴＩＡでは、光受信器の受信感度が最適となるＴＩＡの帯域をノイズ特性および必要なデータレートから予測し、その予測した目標値に基づいてＴＩＡを設計していた。具体的には、従来のＴＩＡでは、動作速度に対して約６〜７割の帯域に設定する報告が数多くなされており、例えば非特許文献１には、１０．３Ｇｂｐｓ動作速度を実現するためにＴＩＡの帯域を６．７ＧＨｚに設定する場合が開示されている。

M. Nakamura et al., Burst-mode optical receiver ICs for broadband access networks", Bipolar/BiCMOS Circuits and Technology Meeting, 2010 pp. 21-28.

一般に、ＴＩＡは半導体集積回路によって作製される。そのため、半導体プロセスの製造バラつき等により、実際に作製したＴＩＡの帯域が目標値からずれることがあった。ＴＩＡの帯域が目標値からずれた場合、以下に示す種々の問題が生じる。

例えば、作製したＴＩＡの帯域が目標値からずれた場合、上述したように、ＴＩＡの受信感度が低下するおそれがある。また、ＴＩＡを半導体集積回路よって実現する場合、半導体集積回路は一回の試作に費やされる時間や費用が大きいため、作製したＴＩＡの帯域が目標値からずれた場合に、それを修正してＴＩＡを再設計するには、莫大な開発費用と時間が必要となる。また、作製したＴＩＡの帯域が目標値よりも過度に広帯域であった場合には、受信感度が低下するだけでなく、半導体集積回路内部や実装基板等において形成される寄生素子に基づく高周波帯の共振点における信号成分が過度に増幅され、意図しない発振現象が生じるおそれもある。更に、ＴＩＡの帯域特性が半導体プロセスの製造バラつきに依存してバラつくと、ＴＩＡの歩留まりが低下し、高コストになるおそれもある。

本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、増幅器の帯域特性の最適化を可能にすることにある。

本発明に係る増幅器は、電流信号を電圧信号に変換して出力するトランスインピーダンスアンプが形成され、実装基台に搭載された半導体チップと、半導体チップの出力端子に接続され、半導体チップの高域側の遮断周波数よりも低い遮断周波数を有するフィルタ回路を備え、フィルタ回路は、固定電位と半導体チップの出力端子との間に接続されたキャパシタと、キャパシタと直列に接続されたインダクタとを含み、キャパシタは、実装基台の裏面に接続されたフレキシブルケーブル上に搭載されたチップ型のコンデンサ素子であって、コンデンサ素子の一方の電極は、フレキシブルケーブルの出力端子用配線に接続された実装基台に搭載された実装基台を貫通する信号ピンを介してトランスインピーダンスアンプの出力端子とボンディングワイヤによって接続され、コンデンサ素子の他方の電極は、固定電位に接続され、インダクタは、コンデンサ素子内部の寄生インダクタおよびボンディングワイヤの何れか一方または双方によって構成されており、半導体チップは、出力端子として一組の差動出力端子を有し、フィルタ回路は、差動出力端子毎に設けられていることを特徴とする。

本発明に係る増幅器は、電流信号を電圧信号に変換して出力するトランスインピーダンスアンプが形成され、出力端子とその反転出力端子を有し、実装基台に搭載された半導体チップと、半導体チップの出力端子と反転出力端子に接続され、半導体チップの高域側の遮断周波数よりも低い遮断周波数を有するフィルタ回路を備え、フィルタ回路は、半導体チップの出力端子と反転出力端子の間に接続されたキャパシタと、キャパシタと直列に接続された第１インダクタと第２インダクタとを含み、キャパシタは、実装基台の裏面に接続されたフレキシブルケーブル上に搭載されたチップ型のコンデンサ素子であって、コンデンサ素子の一方の電極は、フレキシブルケーブルの出力端子用配線に接続された実装基台を貫通する信号ピンを介してトランスインピーダンスアンプの出力端子とボンディングワイヤによって接続され、コンデンサ素子の他方の電極は、フレキシブルケーブルの反転出力端子用配線に接続された実装基台を貫通するもう一つの信号ピンを介してトランスインピーダンスアンプの反転出力端子とボンディングワイヤによって接続され、第１インダクタと第２インダクタとは、コンデンサ素子の寄生インダクタおよびボンディングワイヤのいずれか一方または双方によって構成されていることを特徴とする。

上記増幅器において、フィルタ回路の共振周波数が、ビットレートの７０％以上となるようにしてもよい。

なお、上記説明では、一例として、発明の構成要素に対応する図面上の構成要素を、括弧を付した参照符号によって表している。

本発明によれば、増幅器の帯域特性を最適化することが可能となる。

図１は、実施の形態１に係る増幅器の回路構成を示す図である。 図２は、実施の形態１に係る増幅器におけるフィルタ回路の回路構成例を示す図である。 図３は、実施の形態１に係る増幅器におけるフィルタ回路の別の回路構成例を示す図である。 図４は、実施の形態１に係る増幅器の具体的な構成例を示す図である。 図５は、実施の形態１に係る増幅器の周波数特性を示す図である。 図６は、実施の形態２に係る増幅器の具体的な構成例を示す図である。 図７は、実施の形態３に係る増幅器の回路構成を示す図である。 図８は、実施の形態３に係る増幅器の具体的な構成例を示す図である。 図９は、実施の形態４に係る増幅器の回路構成を示す図である。

以下、本発明の実施の形態について図を参照して説明する。

≪実施の形態１≫
図１は、実施の形態１に係る増幅器の回路構成を示す図である。
同図に示される増幅器１００は、例えば、光通信システムや無線通信システム等の受信装置用の増幅器である。具体的に、増幅器１００は、例えば光通信システムの受信装置おいて、伝送路（光ファイバ）から送られた光信号からフォトダイオードの光−電流変換によって変換された電流信号を電圧信号に変換するとともに、後段の回路（例えば、アナログ・デジタル変換器およびデジタルシグナルプロセッサ等）で処理可能な電圧振幅まで線形増幅するための増幅器である。

具体的に、増幅器１００は、トランスインピーダンスアンプ（ＴＩＡ）２０が形成された半導体チップ２とフィルタ回路（ＦＬＴＲ）３とが、基体１に実装されることによって実現されている。

基体１は、電子部品を実装するための部材である。基体１としては、電子部品を載置するための載置面を有する円柱形状または多面体の基台、およびプリント基板等を例示することができる。基体１には、例えば、ＴＩＡ２０に信号Ｉｉｎを入力するための入力端子ＩＮと、ＴＩＡ２０の出力信号Ｖｏｕｔ，Ｖｏｕｔｘを出力するための出力端子ＯＵＴ，ＯＵＴＸが形成されている。

ＴＩＡ２０は、例えば、光ファイバ等の伝送路から送信された光信号からフォトダイオードの光−電流変換によって変換された電流信号Ｉｉｎを入力し、電流信号Ｉｉｎを電圧信号Ｖｏｕｔ，Ｖｏｕｔｘに変換する回路である。ＴＩＡ２０は、増幅器１００として要求される帯域よりも広い帯域を有している。
なお、本実施の形態では、ＴＩＡ２０が、一つの入力端子と一対の差動出力端子を有する単相入力／差動出力の増幅回路であるとして説明する。

ＴＩＡ２０は、例えば、公知のＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）製造プロセスによって半導体チップ（半導体基板）２上に形成された半導体集積回路として構成されている。

半導体チップ２には、ＴＩＡ２０の他に、外部端子として電極ＴＩ，ＴＯ，ＴＯＸが形成されている。電極ＴＩ，ＴＯ，ＴＯＸは、例えば、ボンディングワイヤ（例えば金ワイヤ）を圧着するためのボンディングパッドである。

電極Ｔ１は、半導体チップ２上においてＴＩＡ２０の入力端子に接続されるとともに、基体１上において入力端子ＩＮと接続されている。電極ＴＯは、半導体チップ２上においてＴＩＡ２０の一方の差動出力端子（例えば非反転出力端子）に接続され、基体１上において出力端子ＯＵＴと接続されている。電極ＴＯＸは、半導体チップ２上においてＴＩＡ２０の他方の差動出力端子（例えば反転出力端子）に接続され、基体１上において出力端子ＯＵＴＸと接続されている。

フィルタ回路３Ａ，３Ｂは、ＴＩＡ２０の差動出力端子毎に設けられている。具体的に、フィルタ回路３Ａは、固定電位ＶｃｍとＴＩＡ２０の一方の差動出力端子（電極ＴＯ）との間に接続され、フィルタ回路３Ｂは、固定電位ＶｃｍとＴＩＡ２０の他方の差動出力端子（電極ＴＯＸ）との間に接続されている。

ここで、固定電位Ｖｃｍは、例えばグラウンド電位（０Ｖ）であり、信号Ｖｏｕｔ，Ｖｏｕｔｘ等のＡＣ信号の基準となる電位である。固定電位Ｖｃｍが供給される信号配線は、例えば基体１に形成されている。

フィルタ回路３Ａ，３Ｂは、ＴＩＡ２０の高域側の遮断周波数よりも低い遮断周波数を持つ帯域特性を有している。フィルタ回路３Ａ，３Ｂは、例えばローパスフィルタである。図２および図３に、フィルタ回路３Ａ、３Ｂの回路構成例を示す。

図２は、実施の形態１に係る増幅器におけるフィルタ回路の回路構成例を示す図である。
図２に示されるように、フィルタ回路３Ａは、固定電位ＶｃｍとＴＩＡ２０の一方の差動出力端子（電極ＴＯ）との間に接続されたキャパシタＣ１を含み、フィルタ回路３Ｂは、固定電位ＶｃｍとＴＩＡ２０の他方の差動出力端子（電極ＴＯＸ）との間に接続されたキャパシタＣ２を含む。キャパシタＣ１，Ｃ２は、例えばチップ型のコンデンサ素子であり、互いの容量値は等しい。

図３は、実施の形態１に係る増幅器におけるフィルタ回路の別の回路構成例を示す図である。
図３に示されるように、フィルタ回路３Ａは、ＴＩＡ２０の一方の差動出力端子（電極ＴＯ）と固定電位Ｖｃｍとの間に、直列に接続されたキャパシタＣ１とインダクタＬ１とを含む。また、フィルタ回路３Ｂは、ＴＩＡ２０の他方の差動出力端子（電極ＴＯＸ）と固定電位Ｖｃｍとの間に、直列に接続されたキャパシタＣ２とインダクタＬ２とを含む。ここで、例えば、キャパシタＣ１とキャパシタＣ２とは互いに容量値が等しく、インダクタＬ１とインダクタＬ２とは互いにインダクタンスが等しい。

次に、実施の形態１に係る増幅器１００の具体的な構成について説明する。
図４は、実施の形態１に係る増幅器１００の具体的な構成例を示す図である。
同図には、図３に示したＬＣ直列回路から成るフィルタ回路３Ａ，３Ｂを有する増幅器１００の具体的な構成が示されている。

図４に示されるように、増幅器１００は、基体１としての金属材料から構成された基台１Ａの載置面１Ａａ上に、半導体チップ２とキャパシタＣ１，Ｃ２とを実装することによって実現することができる。

基台１Ａの載置面１Ａａは、固定電位Ｖｃｍ（例えばグラウンド電位）に接続されている。また、基台１Ａには、増幅器１００の入力端子ＩＮ，出力端子ＯＵＴ，出力端子ＯＵＴＸとしての、高周波伝送用の高速信号ピン１１Ａ，１１Ｂ，１１Ｃを有している。各高速信号ピン１１Ａ〜１１Ｃは、基台１Ａの載置面１Ａａとその裏面とを貫通して基台１Ａに固定されている。なお、各高速信号ピン１１Ａ〜１１Ｃは、固定電位Ｖｃｍとは絶縁されている。

キャパシタＣ１、Ｃ２は、チップ型のコンデンサ素子であって、例えば直方体形状に形成され、コンデンサ素子の複数の面のうち向かい合う一組の面に電極が夫々形成されている。図４に示すように、キャパシタＣ１、Ｃ２は、一方の電極が形成された面と載置面１Ａａとが接するように、例えば半田付けにより基台１Ａに接合されている。これにより、キャパシタＣ１，Ｃ２の他方の電極が形成された面は、載置面１Ａａとの接合面に対して反対側に配置される。

半導体チップ２は、電極ＴＩ、ＴＯ、ＴＯＸが形成された面の反対側の面が載置面１Ａａと接するように、基台１Ａに固定されている。

電極Ｔ１は、ボンディングワイヤによって、入力端子ＩＮとしての高速信号ピン１１Ｃに接続されている。電極ＴＯは、出力端子ＯＵＴとしての高速信号ピン１１Ａを介してキャパシタＣ１の他方の電極に接続され、電極ＴＯＸは、高速信号ピン１１Ｂを介してキャパシタＣ２の他方の電極に接続されている。

具体的には、図４に示されるように、電極ＴＯと高速信号ピン１１Ａとがボンディングワイヤ１２Ａによって接続されるとともに、その高速信号ピン１１ＡとキャパシタＣ１の他方の電極とがボンディングワイヤ１３Ａによって接続される。また、電極ＴＯＸと１つの高速信号ピン１１Ｂとがボンディングワイヤ１２Ｂによって接続されるとともに、高速信号ピン１１ＢとキャパシタＣ２の他方の電極とがボンディングワイヤ１３Ｂによって接続される。

ここで、ボンディングワイヤ１３Ａ，１３Ｂは、ワイヤ長に比例した寄生インダクタンスが生じ、インダクタンス素子として機能する。すなわち、インダクタＬ１，Ｌ２は、ボンディングワイヤ１３Ａ，１３Ｂによって夫々実現され、インダクタＬ１，Ｌ２のインダクタンスは、ボンディングワイヤ１３Ａ，１３Ｂの夫々のワイヤ長によって調整することができる。

次に、実施の形態１に係る増幅器１００の作用および効果について説明する。
図５は、実施の形態１に係る増幅器の周波数特性を示す図である。
同図において、縦軸はトランスインピーダンスのゲインＺｔを示し、横軸は周波数ｆｒｅｑ〔ＧＨｚ〕を示している。また、同図には、図３に示した増幅器１００におけるＴＩＡ２０の遮断周波数（ゲインがピーク値から３ｄＢ低下する周波数であり、以下「−３ｄＢ帯域」とも称する。）を９．８０ＧＨｚとし、キャパシタＣ１，Ｃ２の容量値をＣ１＝Ｃ２＝５００ｆＦとし、インダクタＬ１，Ｌ２のインダクタンスを可変したときの増幅器１００の周波数特性が示されている。例えば、参照符号３０１は、Ｌ１＝Ｌ２＝５００ｐＨとしたときの増幅器１００の周波数特性であり、参照符号３０２は、Ｌ１＝Ｌ２＝７５０ｐＨとしたときの増幅器１００の周波数特性であり、参照符号３０３は、Ｌ１＝Ｌ２＝１ｎＨとしたときの増幅器１００の周波数特性である。また、比較例として、フィルタ回路３Ａ、３Ｂを有していないＴＩＡ２０のみから成る増幅器の周波数特性を参照符号３０４によって示している。

図５に示されるように、フィルタ回路３Ａ、３Ｂを有していないＴＩＡ２０のみから成る増幅器の−３ｄＢ帯域が９．８０ＧＨｚであるのに対し、Ｌ１＝Ｌ２＝５００ｐＨとした場合には、増幅器１００の−３ｄＢ帯域が６．０７ＧＨｚとなる。また、Ｌ１＝Ｌ２＝７５０ｐＨとした場合には、増幅器１００の−３ｄＢ帯域が６．７２ＧＨｚとなり、Ｌ１＝Ｌ２＝１ｎＨとした場合には、増幅器１００の−３ｄＢ帯域が７．６４ＧＨｚとなる。

図５から理解されるように、ＴＩＡ２０にフィルタ回路３Ａ、３Ｂを接続することにより、ＴＩＡ２０による広い帯域がフィルタ回路３Ａ、３Ｂによって制限されるので、増幅器１００の回路全体の帯域を低下させることができる。また、フィルタ回路３Ａ、３ＢのインダクタＬ１、Ｌ２のインダクタンス値、すなわちフィルタ回路３Ａ、３Ｂの回路定数を調整することによって、増幅器１００の帯域を調整することができる。例えば、増幅器１００の帯域を７ＧＨｚ程度に設定したい場合には、５００ｆＦの容量Ｃ１、Ｃ２と５００ｐＨ〜７５０ｐＨ程度のインダクタＬ１、Ｌ２を設ければよい。

なお、図５の周波数特性３０１〜３０３に示されるように、インダクタンスＬ１（Ｌ２）およびキャパシタＣ１（Ｃ２）よって生じる共振点を超える周波数帯において、再びゲインが高くなる傾向が表れているが、フィルタ回路３Ａ，３Ｂがない場合の周波数特性３０４に比べると利得が低いので、後段に接続される回路（例えばリミッティングアンプ等）の帯域が過度に広過ぎない限りは、上記周波数帯域のゲインは抑制され、ノイズ帯域として作用することはないと考えられる。また、インダクタおよびキャパシタはそれ自体がノイズを発生することはないため、ＬＣ直列回路で構成したフィルタ回路３Ａ，３Ｂを接続することによるノイズ特性劣化は、無視できるほど小さいと考えられる。

以上のように、実施の形態１に係る増幅器１００によれば、増幅器として要求される帯域よりも広い帯域を有するＴＩＡ２０に、ＴＩＡ２０の高域側の遮断周波数よりも低い遮断周波数を有するフィルタ回路３Ａ，３Ｂを接続することにより、ＴＩＡ２０の帯域を低減することができるので、要求された帯域を満足する増幅器１００を実現することが容易となる。すなわち、半導体チップ２に形成したＴＩＡ２０の帯域が目標値からずれた場合であっても、半導体チップ２に外付けしたフィルタ回路３Ａ，３Ｂの回路定数（図２の場合はキャパシタＣ１、Ｃ２の容量値、図３の場合は、キャパシタＣ１，Ｃ２およびインダクタＬ１，Ｌ２の何れか一方または双方）を調整することによって、増幅器１０の帯域を目標値に合せ込むことができる。これにより、適切な帯域特性を有する増幅器を実現することができるので、光受信器の受信感度を最適化することができる。

また、実施の形態１に係る増幅器１００によれば、外付けのフィルタ回路３Ａ，３Ｂによって帯域特性を調整することができるので、ＴＩＡ２０の帯域の設計値と実測値との間に多少のズレが生じた場合であっても、ＴＩＡ２０の半導体チップの製造後において、要求される帯域を満足するように増幅器１００の帯域特性を調整することができる。これにより、ＴＩＡ２０の半導体集積回路の設計時に広めに帯域設計を行うことが可能となり、上記半導体集積回路の設計条件を緩和することができる。

また、実施の形態１に係る増幅器１００によれば、フィルタ回路３Ａ，３Ｂの回路定数を調節することにより増幅器１００の帯域を調節することができるので、一種類の広帯域なＴＩＡ２０を用意するだけで、様々な帯域要求に応じた増幅器１００を実現することができる。例えば、図４に示したように、フィルタ回路３Ａ，３ＢのインダクタＬ１，Ｌ２をボンディングワイヤで形成し、ボンディングワイヤのワイヤ長を調節すれば、半導体チップ２とキャパシタＣ１，Ｃ２のコンデンサ素子を交換することなく、様々な帯域の増幅器１００を実現することができる。

また、実施の形態１に係る増幅器１００によれば、半導体プロセスのバラつき等によってＴＩＡ２０の帯域特性が変動した場合であっても、上述のように後工程（外付けのフィルタ回路３Ａ，３Ｂの設置）によって必要な帯域を調整すればよいので、ＴＩＡ２０の生産性（歩留まり）が向上し、低コスト化が可能となる。
以上のように、実施の形態１に係る増幅器１００によれば、増幅器１００の開発費用の削減と開発期間の短縮が可能となる。

また、実施の形態１に係る増幅器１００によれば、ＴＩＡ２０の差動出力端子にフィルタ回路３Ａ，３Ｂが接続するので、ＥＳＤ（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）による電流を逃がす信号経路として、増幅器１００の出力信号配線とグラウンドとの間にフィルタ回路３Ａ，３Ｂを介した信号経路を形成することができる。これによれば、ＴＩＡ２０の出力にフィルタ回路３Ａ，３Ｂを有していない従来の増幅器のように、ＥＳＤによる電流を逃がすための信号経路として、上記出力信号配線とグラウンドとの間にＴＩＡの半導体チップを介した信号経路のみが形成される構成に比べて、ＥＳＤ耐性の強化を図ることができる。

また、実施の形態１に係る増幅器１００によれば、増幅器１００のインピーダンスマッチングを改善することが可能となる。

例えば、図２に示す増幅器１００において、ＴＩＡ２０のパッケージ、ステムや、増幅器１００と後段の回路とを接続するフレキシブルケーブル上の配線、およびボンディングワイヤによる信号配線の誘導性が強い場合（特性インピーダンス＞５０Ωの場合）には、キャパシタから成るフィルタ回路３Ａ，３Ｂ（図３）の容量性が付加されることによって、増幅器１００の出力信号配線の全体の特性インピーダンスを５０Ωに近づけることができるので、増幅器１００と後段の接続される回路とのインピーダンスマッチングを改善することが可能となる。

また、例えば、図３に示す増幅器１００において、ＴＩＡ２０の出力パッド（電極ＴＯ，ＴＯＸ）と高速信号ピン１１Ａ，１１Ｂとの間のボンディングワイヤ１２Ａ，１２Ｂや、高速信号ピン１１Ａ，１１Ｂによって形成される増幅器１００の出力信号配線の誘導性が強い場合（特性インピーダンス＞５０Ωの場合）には、直列ＬＣフィルタから成るフィルタ回路３Ａ，３Ｂの容量性が付加されることによって増幅器１００の出力信号配線の全体の特性インピーダンスを５０Ωに近づけることができるので、増幅器１００の後段に接続される回路とのインピーダンスマッチングを改善することが可能となる。

実施の形態１に係る増幅器１００において、フィルタ回路３Ａ，３ＢのインダクタＬ１，Ｌ２をボンディングワイヤで形成することにより、ＴＩＡ２０の半導体チップ２とキャパシタＣ１，Ｃ２のコンデンサ素子を交換することなく、ボンディングワイヤのワイヤ長を調節することで、増幅器１００の帯域を調節することができる。

また、実施の形態１に係る増幅器１００によれば、フィルタ回路３Ａ，３Ｂを接続することにより、設計値以上の広帯域なＴＩＡ２０が出来上がった場合等に問題となる発振現象の発生を防ぐことも可能となる。

また、実施の形態１に係る増幅器１００によれば、フィルタ回路３Ａ，３ＢをＬＣ直列回路によって実現することにより（図３参照）、フィルタ回路３Ａ，３Ｂをキャパシタのみ、または抵抗およびキャパシタによって構成するローパスフィルタに比べて、−６ｄＢ／ｏｃｔの傾きよりも急峻なロールオフ特性を実現することができ、より高感度な光受信器を実現することができる。

なお、実施の形態１に係る増幅器１００として図４に具体的な構成例を示したが、フィルタ回路３Ａ，３ＢのインダクタＬ１，Ｌ２をボンディングワイヤによって実現する構成であれば、基台１Ａの種類や形状およびコンデンサ素子の位置等は、これに限定されない。

≪実施の形態２≫
図６は、実施の形態２に係る増幅器１０１の具体的な構成例を示す図である。
実施の形態２に係る増幅器１０１は、ＴＩＡ２０の出力に接続されるＬＣ直列回路から成るフィルタ回路３Ａ，３ＢのインダクタＬ１，Ｌ２をチップ型のコンデンサ素子内部の寄生インダクタによって実現する点において、実施の形態１に係る増幅器１００と相違する。

実施の形態２に係る増幅器１０１の回路構成は、図３に示した実施の形態１に係る増幅器１００と同様である。なお、実施の形態２に係る増幅器１０１において、実施の形態１に係る増幅器１００と同様の構成要素には同一の符号を付し、その詳細な説明を省略する。

図６に示すように、増幅器１０１は、基体１としての基板１Ｂの載置面１Ｂａ上に、半導体チップ２とキャパシタＣ１，Ｃ２とを実装することによって構成されている。

基板１Ｂは、例えばプリント基板であり、基板１Ｂの載置面１Ｂａには、金属材料から成る配線パターン１５Ａ〜１５Ｅが形成されている。配線パターン１５Ａ，１５Ｂは、固定電位Ｖｃｍ（例えばグラウンド電位）に接続されている。配線パターン１５Ｃは、増幅器１０１の入力端子ＩＮとして機能し、配線パターン１５Ｄは、増幅器１０１の出力端子ＯＵＴとして機能し、配線パターン１５Ｅは、増幅器１０１の出力端子ＯＵＴＸとして機能する。

キャパシタＣ１、Ｃ２は、例えば、横置き用のチップ型のコンデンサ素子である。上記コンデンサ素子は、例えば直方体形状を有し、長手方向の一端と他端に電極が夫々形成されている。図６に示すように、キャパシタＣ１は、一方の電極が配線パターン１５Ａ上に配置され、他方の電極が配線パターン１５Ｄ上に配置されている。また、キャパシタＣ２は、一方の電極が配線パターン１５Ｂ上に配置され、他方の電極が配線パターン１５Ｅ上に配置されている。キャパシタＣ１、Ｃ２と配線パターン１５Ａ、１５Ｂ、１５Ｄ、および１５Ｅとは、例えば半田付けにより接合されている。

半導体チップ２は、電極ＴＩ、ＴＯ、ＴＯＸが形成された面の反対側の面と載置面１Ｂａとが接するように、基板１Ｂに固定されている。

電極Ｔ１は、配線パターン１５Ｂにボンディングワイヤによって接続されている。電極ＴＯは、配線パターン１５Ｄにボンディングワイヤ１２Ａによって接続され、電極ＴＯＸは、配線パターン１５Ｅにボンディングワイヤ１２Ｂによって接続されている。

ここで、フィルタ回路３Ａ，３ＢのインダクタＬ１，Ｌ２は、キャパシタＣ１，Ｃ２を構成する横置き用のチップ型のコンデンサ素子の寄生インダクタスによって実現されている。一般に、チップ型のコンデンサ素子は内部に寄生インダクタンスを有している。特に、実装基板等の平面方向に２つの電極を並べて実装する横置き用のチップ型のコンデンサ素子の場合、数百ｐＨ程度の大きな寄生インダクタンスを有していることが多い。そこで、実施の形態では、この寄生インダクタンスをインダクタＬ１，Ｌ２として利用する。

図６において、配線パターン１５Ｄと配線パターン１５Ａとの間には、キャパシタＣ１を構成するチップ型のコンデンサ素子内部の寄生インダクタンスによるインダクタＬ１とキャパシタＣ１とから成るＬＣ直列回路が形成される。同様に、配線パターン１５Ｅと配線パターン１５Ｂとの間には、キャパシタＣ２を構成するチップ型のコンデンサ素子内部の寄生インダクタンスによるインダクタＬ２とキャパシタＣ２とから成るＬＣ直列回路が形成される。

インダクタＬ１，Ｌ２のインダクタンスは、キャパシタＣ１，Ｃ２を構成する横置き用のチップ型のコンデンサ素子の物理形状によって決定される。一般に、チップ型のコンデンサ素子の物理形状は、ボンディングワイヤの形状よりも加工精度が高いため、より精度の高い安定したインダクタンスを得ることが可能となる。

以上、実施の形態２に係る増幅器１０１によれば、実施の形態１に係る増幅器１００と同様に、適切な帯域特性を有する増幅器を実現することができるので、光受信器の受信感度を最適化することができ、増幅器の開発費用の削減と開発期間の短縮が可能となる。

また、実施の形態２に係る増幅器１０１によれば、フィルタ回路３Ａ，３ＢのインダクタＬ１，Ｌ２を、キャパシタＣ１，Ｃ２を構成する横置き用のチップ型のコンデンサ素子の寄生インダクタンスを利用するので、より精度の高い安定したインダクタＬ１，Ｌ２を実現することができ、増幅器１０１の帯域をより高精度に定めることが可能となる。

また、実施の形態２に係る増幅器１０１によれば、増幅器１０１のインピーダンスマッチングを改善することが可能となる。例えば、図６において、ＴＩＡ２０の出力パッド（電極ＴＯ，ＴＯＸ）と配線パターン１５Ｄ，１５Ｅとの間のボンディングワイヤや、当該配線パターン１５Ｄ，１５Ｅによって形成される増幅器１０１の出力信号配線の誘導性が強い（特性インピーダンス＞５０Ω）場合には、直列ＬＣフィルタから成るフィルタ回路３Ａ，３Ｂの容量性が付加されることによって、上記出力信号配線の全体の特性インピーダンスを５０Ωに近づけることができるので、増幅器１０１に接続される後段の回路とのインピーダンスマッチングを改善することが可能となる。

なお、実施の形態２に係る増幅器１０１として図６に具体的な構成例を示したが、チップ型のコンデンサ素子の寄生インダクタンスを利用したフィルタ回路を用いるのであれば、基体１の種類や形状およびコンデンサ素子の位置等は、これに限定されない。

例えば、図４に示した基台１Ａを用い、その基台１Ａの載置面１Ａａと裏面を貫通する高速信号ピン１１Ａ，１１ＢとＴＩＡ２０の電極ＴＯ，ＴＯＸとをボンディングワイヤによって夫々接続し、高速信号ピン１１Ａ，１１Ｂの上記裏面側にフレキシブルケーブル等を接続することで増幅器を構成し、そのフレキシブルケーブルに形成された差動出力信号線とフレキシブルケーブルに形成されたグラウンド線との間にキャパシタＣ１，Ｃ２として横置き用のチップ型のコンデンサ素子を載置してもよい。

≪実施の形態３≫
図７は、実施の形態３に係る増幅器１０２の回路構成を示す図である。
実施の形態３に係る増幅器１０２は、ＴＩＡ２０の差動出力端子（電極ＴＯ，ＴＯＸ）に接続されるフィルタ回路３Ａ，３Ｂの代わりに、上記差動出力端子間にＬＣ直列回路を接続する点において、実施の形態１に係る増幅器１００と相違する。

なお、実施の形態３に係る増幅器１０２において、実施の形態１，２に係る増幅器１００，１０１と同様の構成要素には同一の符号を付し、その詳細な説明を省略する。

図７に示すように、実施の形態３に係る増幅器１０２は、ＴＩＡ２０の電極ＴＯ，ＴＯＸ（出力端子ＯＵＴ，ＯＵＴＸ）との間に接続されたフィルタ回路４を有する。フィルタ回路４は、一端が電極ＴＯおよび出力端子ＯＵＴに接続されたインダクタＬ３と、一端が電極ＴＯＸおよび出力端子ＯＵＴＸに接続されたインダクタＬ４と、インダクタＬ３の他端とインダクタＬ４の他端との間に接続されたキャパシタＣ３とを含む。

フィルタ回路４によれば、キャパシタＣ３は、実施の形態１，２におけるフィルタ回路３Ａ，３ＢにおけるキャパシタＣ１，Ｃ２に対して２倍の容量値に見えるため、インダクタＬ３＝Ｌ４＝Ｌ１＝Ｌ２とし、キャパシタＣ３＝Ｃ１／２＝Ｃ２／２とすることにより、フィルタ回路４はフィルタ回路３Ａ，３Ｂと同様の帯域特性となる。

図８は、実施の形態３に係る増幅器１０２の具体的な構成を示す図である。
図８に示すように、増幅器１０２は、基体１としての基板１Ｃの載置面１Ｂａ上に、半導体チップ２とキャパシタＣ３とが実装される。

基板１Ｃは、例えばプリント基板であり、基板１Ｃの載置面１Ｃａには、金属材料から成る配線パターン１６Ａ〜１６Ｅが形成されている。配線パターン１６Ａ，１６Ｂは、固定電位Ｖｃｍ（例えばグラウンド電位）に接続されている。

キャパシタＣ３は、例えば横置き用のチップ型のコンデンサ素子である。上記コンデンサ素子は、例えば直方体形状を有し、長手方向の一端と他端に電極が夫々形成されている。図８に示すように、キャパシタＣ１は、一方の電極が配線パターン１６Ｄ上に配置され、他方の電極が配線パターン１６Ｅ上に配置されている。キャパシタＣ３と配線パターン１６Ｄ、１６Ｅとは、例えば半田付けにより接合されている。

半導体チップ２は、上述した図６の場合と同様に、電極ＴＩ、ＴＯ、ＴＯＸが形成された面の反対側の面を下にして基板１Ｂの載置面１Ｂａ上に固定されている。

電極Ｔ１は、配線パターン１６Ｃにボンディングワイヤによって接続されている。電極ＴＯは、配線パターン１６Ｄにボンディングワイヤ１７Ａによって接続され、電極ＴＯＸは、配線パターン１６Ｅにボンディングワイヤ１７Ｂによって接続されている。

キャパシタＣ３は、チップ型のコンデンサ素子によって構成される。これにより、実施の形態２に係る増幅器１０１と同様に、このコンデンサ素子内部の寄生インダクタンスがフィルタ回路４のインダクタＬ３，Ｌ４として機能する。

以上、実施の形態３に係る増幅器１０２によれば、実施の形態１に係る増幅器１００と同様に、適切な帯域特性を有する増幅器を実現することができるので、光受信器の受信感度を最適化することができ、増幅器の開発費用の削減と開発期間の短縮が可能となる。

また、実施の形態３に係る増幅器１０２によれば、ＴＩＡ２０に接続するフィルタ回路に必要なコンデンサ素子の数が上記実施の形態１，２の増幅器１００，１０１に比べて半分となるため、より低コストになる。

なお、実施の形態３に係る増幅器１０２として図８に具体的な構成例を示したが、図７に示した回路を実現することができる構成であれば、図８の構成例に限定されない。例えば、図４に示した金属材料から形成される基台１Ａ上に、キャパシタＣ３としての横置き用のチップ型のコンデンサ素子とＴＩＡ２０の半導体チップ２とを載置する構成であってもよい。また、基台１Ａの載置面１ＡａにＴＩＡ２０の半導体チップ２を載置し、ＴＩＡ２０の差動出力端子と上記載置面１Ａａの裏面に形成された高速信号ピンとをフレキシブルケーブル等によって接続することによって増幅器を構成し、そのフレキシブルケーブルに形成されたＴＩＡ２０の差動出力信号線間にキャパシタＣ３として横置き用のチップ型のコンデンサ素子を載置してもよい。

≪実施の形態４≫
図９は、実施の形態４に係る増幅器１０３の回路構成を示す図である。
実施の形態４に係る増幅器１０３は、ＴＩＡ２０の出力端子（電極ＴＯ，ＴＯＸ）に接続されるＬＣ直列回路から成るフィルタ回路のキャパシタＣ１，Ｃ２を可変容量素子によって実現する点において、実施の形態１に係る増幅器１００と相違する。
なお、実施の形態４に係る増幅器１０３において、実施の形態１に係る増幅器１００と同様の構成要素には同一の符号を付し、その詳細な説明を省略する。

図９に示すように、実施の形態４に係る増幅器１０３は、ＴＩＡ２０の電極ＴＯ（出力端子ＯＵＴ）と固定電位Ｖｃｍとの間に接続されたフィルタ回路５Ａと、ＴＩＡ２０の電極ＴＯＸ（出力端子ＯＵＴＸ）と固定電位Ｖｃｍとの間に接続されたフィルタ回路５Ｂとを有する。

フィルタ回路５Ａは、一端が電極ＴＯおよび出力端子ＯＵＴに接続されたインダクタＬ１と、一端が固定電位Ｖｃｍに接続され、他端がインダクタＬ１の他端に接続されたキャパシタＣＶ１とを含む。また、フィルタ回路５Ｂは、一端が電極ＴＯＸおよび出力端子ＯＵＴＸに接続されたインダクタＬ２と、一端が固定電位Ｖｃｍに接続され、他端がインダクタＬ２の他端に接続されたキャパシタＣＶ２とを含む。

ここで、キャパシタＣＶ１，ＣＶ２は容量値が可変のコンデンサ素子である。これによれば、キャパシタＣＶ１，ＣＶ２を調節することによって、増幅器１０３の帯域を調整することができる。

実施の形態４に係る増幅器１０３によれば、実施の形態１に係る増幅器１００と同様に、適切な帯域特性を有する増幅器を実現することができるので、光受信器の受信感度を最適化することができ、増幅器の開発費用の削減と開発期間の短縮が可能となる。

また、実施の形態４に係る増幅器１０３によれば、キャパシタＣＶ１，ＣＶ２の容量値を調節することができるので、フィルタ回路５Ａ，５Ｂの実装後であっても、増幅器１０３の帯域を調整することができる。例えば、インダクタＬ２の製造上または実装上のバラつきによってインダクタンスが変化してしまう場合等において、フィルタ回路４の実装後にキャパシタＣＶ１，ＣＶ２の容量値を調節することによって、増幅器１０３の帯域を一定に保つことができる。また、例えば、光受信器が複数のデータレートの信号を扱うような場合に、増幅器１０３の帯域を各データレートに最適な帯域特性となるように調整することができる。

以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、上記実施の形態では、ＴＩＡ２０が単相入力／差動出力の増幅回路である場合を例示したが、ＴＩＡ２０の入力および出力が“単相”であるか“差動”であるかは特に限定されない。例えば、単相出力のＴＩＡを有する増幅器において、当該ＴＩＡの単相出力端子に上記フィルタ回路を接続することにより、上述した増幅器１００と同様の効果が得られる。

また、上記実施の形態において、フィルタ回路３Ａ，３ＢのインダクタＬ１，Ｌ２のインダクタンスを変化させることで、増幅器１００全体の−３ｄＢ帯域を調整する場合を例示したが、これに限られず、キャパシタＣ１，Ｃ２の容量値を変化させてもよい。これによれば、上記と同様に、増幅器１００の帯域を調整することができる。

また、上記実施の形態において、フィルタ回路５Ａ，５Ｂを構成するキャパシタＣ１，Ｃ２を可変容量素子で実現する場合を例示したが、図２に示したフィルタ回路３Ａ，３ＢのキャパシタＣ１や、図７に示したフィルタ回路４のキャパシタＣ３も同様に、可変容量素子で実現してもよい。

また、上記実施の形態において、インダクタンスＬ１〜Ｌ４を、ボンディングワイヤおよびチップ型のコンデンサ素子内部の寄生インダクタンスの何れか一方のインダクタンス成分によって実現する場合を例示したが、これに限られず、ボンディングワイヤおよびチップ型のコンデンサ素子内部の寄生インダクタンスの双方を組み合わせたインダクタンス成分によって実現してもよい。

また、上記実施の形態において、キャパシタＣ１〜Ｃ３が横置き用のチップ型のコンデンサ素子である場合を例示したが、寄生インダクタを有するコンデンサ素子であれば、これに限定されるものではない。

また、上記実施の形態において、半導体チップ２にＴＩＡ２０および電極ＴＩ，ＴＯ，ＴＯＸが形成される場合を例示したが、ＴＩＡ２０および電極ＴＩ，ＴＯ，ＴＯＸに加えて、その他の回路や電極等が半導体チップ２に形成されていてもよい。

１００，１０１，１０２，１０３…増幅器，１…基体、１Ａ…基台、１Ｂ，１Ｃ…基板、２…半導体チップ、２０…ＴＩＡ、３Ａ，３Ｂ，４，５Ａ，５Ｂ…フィルタ回路、１１Ａ，１１Ｂ，１１Ｃ…高速信号ピン、１２Ａ，１２Ｂ，１３Ａ，１３Ｂ，１７Ａ，１７Ｂ…ボンディングワイヤ、１５Ａ，１５Ｂ，１５Ｃ，１５Ｄ，１５Ｅ，１６Ａ，１６Ｂ，１６Ｃ，１６Ｄ，１６Ｅ…配線パターン、ＴＯ，ＴＯＸ，ＴＩ…電極、Ｃ１，Ｃ２，Ｃ３，ＣＶ１，ＣＶ２…キャパシタ、Ｌ１，Ｌ２，Ｌ３，Ｌ４…インダクタ。

Claims (3)

1. 電流信号を電圧信号に変換して出力するトランスインピーダンスアンプが形成され、実装基台に搭載された半導体チップと、
   前記半導体チップの出力端子に接続され、前記半導体チップの高域側の遮断周波数よりも低い遮断周波数を有するフィルタ回路を備え、
   前記フィルタ回路は、固定電位と前記半導体チップの前記出力端子との間に接続されたキャパシタと、前記キャパシタと直列に接続されたインダクタとを含み、
   前記キャパシタは、前記実装基台の裏面に接続されたフレキシブルケーブル上に搭載されたチップ型のコンデンサ素子であって、
   前記コンデンサ素子の一方の電極は、前記フレキシブルケーブルの出力端子用配線に接続された実装基台に搭載された前記実装基台を貫通する信号ピンを介して前記トランスインピーダンスアンプの前記出力端子とボンディングワイヤによって接続され、
   前記コンデンサ素子の他方の電極は、前記固定電位に接続され、
   前記インダクタは、前記コンデンサ素子内部の寄生インダクタおよび前記ボンディングワイヤの何れか一方または双方によって構成されており、
   前記半導体チップは、前記出力端子として一組の差動出力端子を有し、
   前記フィルタ回路は、前記差動出力端子毎に設けられている
   ことを特徴とする増幅器。
   
2. 電流信号を電圧信号に変換して出力するトランスインピーダンスアンプが形成され、出力端子とその反転出力端子を有し、実装基台に搭載された半導体チップと、
   前記半導体チップの出力端子と反転出力端子に接続され、前記半導体チップの高域側の遮断周波数よりも低い遮断周波数を有するフィルタ回路を備え、
   前記フィルタ回路は、前記半導体チップの前記出力端子と前記反転出力端子の間に接続されたキャパシタと、前記キャパシタと直列に接続された第１インダクタと第２インダクタとを含み、
   前記キャパシタは、前記実装基台の裏面に接続されたフレキシブルケーブル上に搭載されたチップ型のコンデンサ素子であって、
   前記コンデンサ素子の一方の電極は、前記フレキシブルケーブルの出力端子用配線に接続された前記実装基台を貫通する信号ピンを介して前記トランスインピーダンスアンプの前記出力端子とボンディングワイヤによって接続され、前記コンデンサ素子の他方の電極は、前記フレキシブルケーブルの反転出力端子用配線に接続された前記実装基台を貫通するもう一つの信号ピンを介して前記トランスインピーダンスアンプの前記反転出力端子とボンディングワイヤによって接続され、
   前記第１インダクタと第２インダクタとは、前記コンデンサ素子の寄生インダクタおよび前記ボンディングワイヤのいずれか一方または双方によって構成されている
   ことを特徴とする増幅器。
   
3. 請求項１または２に記載の増幅器において、
   前記フィルタ回路の共振周波数が、ビットレートの７０％以上となる、
   ことを特徴とする増幅器。