JP6781670B2

JP6781670B2 - 増幅器

Info

Publication number: JP6781670B2
Application number: JP2017118863A
Authority: JP
Inventors: 正史野河; 慎介中野; 広明三条; 十林　正俊; 正俊十林; 義和卜部; 雅広遠藤
Original assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Current assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Priority date: 2017-06-16
Filing date: 2017-06-16
Publication date: 2020-11-04
Anticipated expiration: 2037-06-16
Also published as: US10804857B2; CN110249523B; WO2018230229A1; JP2019004381A; CN110249523A; US20190393841A1

Description

本発明は、増幅器に関し、より詳細には、光受信器に用いられ、電流信号を電圧信号に変換して増幅するトランスインピーダンスアンプを含む増幅器に関する。

光通信に用いられる光受信器では、フォトダイオード（Photo Diode、以下ＰＤと略す）等の受光素子により受光した光信号を電流信号に変換する。次に、トランスインピーダンスアンプ（Transimpedance Amplifier、以下ＴＩＡと略す）に代表される電気増幅器により、電流信号を電圧信号に変換するとともに信号強度を増幅している。

光受信器では、最小受信感度が最重要なパラメータの一つであり、可能な限り微小な強度の光信号を受信できることが望まれている。また、ＴＩＡに代表される光受信器用の電気増幅器は、低ノイズの特性であることが望まれる。加えて、光信号を適切に光電変換するためには、信号のビットレートに応じた十分な広帯域特性を必要とする。しかしながら、ノイズ特性と帯域特性にはトレードオフの関係がある。ＴＩＡの帯域を受信信号に比べて過剰に広く設定すると、ノイズ帯域も広がり、ＴＩＡの出力に現れるノイズ量が増えて、光受信器の受信感度が低下する。一方、ＴＩＡの帯域が狭すぎると、ノイズ量は減るが、ＴＩＡ出力信号の立ち上がりおよび立ち下がり時間が長くなり、符号間干渉によって信号の論理レベルの判定が困難になり、光受信器の受信感度が低下する。

従って、ＴＩＡ等の光受信器用の増幅器を設計する際には、光受信器の受信感度が最適になるよう、符号間干渉が起こらない程度に帯域が設定される。通過域の利得が３ｄＢ低くなるまでの周波数範囲を−３ｄＢ帯域といい、低域通過特性の場合には、信号速度の０．６から０．８倍の遮断周波数となるように設計されることが多い。例えば、非特許文献１には、１０．３Ｇｂ／ｓの信号速度に対して、６．７ＧＨｚの−３ｄＢ帯域（遮断周波数）を有するＴＩＡの設計例が開示されている。

図１に、従来のＴＩＡの回路ブロックを示す。非特許文献１に記載されたＴＩＡの回路ブロックを簡略化している。ＴＩＡ１０は、トランスインピーダンス段１１、中間バッファ１２および出力バッファ１３が順に接続されている。光信号を受光したＰＤから出力される電流信号Ｉｉｎは、トランスインピーダンス段１１にて電圧信号に変換され、その電圧信号が中間バッファ１２により増幅される。次に、出力バッファ１３により、次段に接続されるリミッティングアンプ（Limiting Amplifier、以下ＬＡと略す）に、増幅された電圧信号が伝送される。ここでは、ＬＡは図示せず、ＬＡの入力終端抵抗Ｒｔのみを示した。もちろん、出力バッファに増幅機能を持たせてもよい。出力バッファと終端抵抗Ｒｔ間の容量Ｃａｃは、ＡＣ結合用の容量であり、ＴＩＡとＬＡの接続に用いられる。

従来のＴＩＡの利得は、−３ｄＢ帯域より高い周波数では、各段の極の位置にも依存するが、概ね−６０ｄＢ／ｄｅｃａｄｅの割合で減衰していく。

M. Nakamura, et al., "Burst-mode Optical Receiver ICs for Broadband Access Networks," IEEE Bipolar/BiCMOS Circuits and Technology Meeting, Oct. 2010, pp.21-28.

上述したように、ＴＩＡ等の増幅器の帯域が過度に広いと、ＴＩＡの出力に現れるノイズが大きくなって受信感度が低下する。そのため、信号速度の０．６から０．８倍の−３ｄＢ帯域を確保しつつ、−３ｄＢ帯域より高い周波数では急峻に利得を減衰させることが受信感度を高めるために望ましい。

しかしながら、従来のＴＩＡは、各段の極の位置に依存するが、高々−６０ｄＢ／ｄｅｃａｄｅ程度の減衰しか得られず、低ノイズ化には限界があった。例えば、回路の段数を増やすと減衰率を高めることができるが、−３ｄＢ帯域が低下しやすくなるため、信号波形の劣化が生じやすく、かつ、消費電力も増大するという問題があった。

さらに、光受信器の低コスト化のために安価なパッケージや基板等にＴＩＡを実装すると、ＴＩＡやパッケージの寄生素子によって、高周波帯に意図しない共振現象が発現し、受信器が発振する恐れもある。この点からも、−３ｄＢ帯域より高い周波数では利得を急峻に減衰させ、共振現象の増幅を抑えて受信器の発振を抑制したい。

また、従来のＴＩＡでは、−３ｄＢ帯域が主にトランジスタ等の能動デバイスによって決まるので、半導体プロセスの製造ばらつき、温度変動、電源変動によって帯域特性がばらつきやすく、歩留まりが低下しやすいという問題もあった。

本発明の目的は、帯域特性を最適化し、発振の可能性を低減し、帯域特性のばらつきの少ない、ＴＩＡに代表される増幅器を実現することにある。

本発明は、このような目的を達成するために、一実施態様は、入力される電流信号を電圧信号に変換して増幅する増幅器において、前記電流信号を電圧信号に変換するトランスインピーダンス段と、前記トランスインピーダンス段の出力に接続され、変換された電圧信号を増幅する第１のバッファと、前記第１のバッファの出力に接続されたフィルタと、前記フィルタの出力に接続された第２のバッファとを備え、前記フィルタは、インダクタおよび第１の容量の並列回路であり、共振周波数が前記第１のバッファの出力の−３ｄＢ帯域より高く、前記電気信号の信号速度の最高速度の１倍から２倍の範囲の周波数であり、一端が前記並列回路の出力に接続され、他端が基準電位に接続された第２の容量をさらに含み、前記第２の容量の値は、前記増幅器の利得の周波数特性におけるピーク値が直流利得に対して６ｄＢ以内になる下限値と、前記増幅器の−３ｄＢ帯域が信号速度の０．６から０．８倍となる上限値とから決められていることを特徴とする。

以上説明したように、本発明によれば、通過する電気信号の最高速度の１倍から２倍の範囲に共振周波数を有するフィルタにより、−３ｄＢ帯域より高い周波数における増幅器の利得を急峻に減衰させることができる。これにより、増幅器の出力に現れるノイズが低減され、より高感度な光受信器を構成することができる。

また、利得を急峻に減衰させることにより、増幅器が実装されるパッケージなどの寄生素子による意図しない共振現象の増幅が抑えられ、発振を抑制できる。

さらに、主として受動素子により−３ｄＢ帯域が決められるので、帯域特性のばらつきを低減することができ、加えて、これらの効果を、消費電力の増加無しに実現することができる。

従来のＴＩＡの回路ブロックを示す図である。本発明の一実施形態にかかるＴＩＡの回路ブロックを示す図である。本実施形態にかかるＴＩＡ内部の周波数特性を示す図である。本発明の実施例１にかかるＴＩＡの回路ブロックを示す図である。実施例１にかかるＴＩＡの利得の周波数特性を示す図である。実施例１にかかるＴＩＡの出力ノイズの周波数特性を示す図である。実施例１にかかるＴＩＡの容量Ｃ１の値を変えたときの利得の周波数特性を示す図である。本発明の実施例２にかかるＴＩＡの回路ブロックを示す図である。実施例２にかかるＴＩＡのスイッチを切り替えたときの利得の周波数特性を示す図である。本発明の実施例３にかかるＴＩＡの回路ブロックを示す図である。本発明の実施例４にかかるＴＩＡの回路ブロックを示す図である。本発明の実施例５にかかるＴＩＡの回路ブロックを示す図である。本発明の実施例６にかかるＴＩＡの回路ブロックを示す図である。本発明の実施例７にかかるＴＩＡの回路ブロックを示す図である。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。

図２に、本発明の一実施形態にかかるＴＩＡの回路ブロックを示す。ＴＩＡ２０は、電流信号を電圧信号に変換するトランスインピーダンス段２１、中間バッファ２２、フィルタ２４および出力バッファ２３が順に接続されている。ＴＩＡ２０は、光通信用の受信器に用いられ、光信号を受光するＰＤのアノードがＴＩＡ２０の入力でもあるトランスインピーダンス段２１の入力に接続されている。ＴＩＡ２０の出力である出力バッファ２３の出力には、ＬＡ（図示しない）がＡＣ結合により接続される。容量ＣａｃはＡＣ結合用の容量であり、抵抗ＲｔはＬＡの入力終端抵抗を表す。

フィルタ２４は、インダクタと容量の並列回路であり、共振現象により信号強度を減衰させる。共振周波数は、信号速度（複数速度の信号を取り扱うときはそのうちの最高速度）の１倍から２倍の範囲の周波数（例えば、信号速度が１０Ｇｂ／ｓなら１０ＧＨｚから２０ＧＨｚの周波数）である。

図３に、本実施形態にかかるＴＩＡ内部の周波数特性を示す。図３（ａ）は中間バッファ２２の出力の利得特性、図３（ｂ）はフィルタ２４の通過特性、図３（ｃ）は出力バッファ２３の入力の利得特性を示す。ここで、図中のｆ０はフィルタ２４における共振周波数であり、図３（ｂ）に示すように、ｆ０においてフィルタを通過する信号が遮断される。中間バッファ２２の出力は、図３（ａ）に示すように、ｆ３ｄＢ１より高い周波数において、利得が一定の割合で減衰していく（ｆ３ｄＢ１は中間バッファ２２における出力の−３ｄＢ帯域）。信号がフィルタ２４を通過すると、フィルタ２４の効果により、図３（ｃ）に示すように、ｆ３ｄＢ２を超える周波数で利得を急峻に減衰させることができる（ｆ３ｄＢ２は出力バッファ２３における入力−３ｄＢ帯域）。なお、図３（ｃ）には、図３（ａ）に示す中間バッファ２２の出力の利得特性を比較のため点線で示した。また、ｆ３ｄＢ２≦ｆ３ｄＢ１である。

図３に示したように、本実施形態においては、−３ｄＢ帯域を超える周波数において、増幅器の利得を急峻に減衰させることができる。これにより、高周波側のノイズを抑えることができ、より高感度な受信器を実現できる。

ここで、信号とノイズの関係について整理しておく。光通信において１０Ｇｂ／ｓ程度までの速度には、一般的にＮＲＺ（Non Return to Zero）信号が使われている。ＮＲＺ信号は、低周波から信号速度の０．５倍の周波数まで（１０Ｇｂ／ｓの場合は５ＧＨｚまで）に信号パワーの８０％以上が含まれ、信号速度の０．７５倍の周波数まで（１０Ｇｂ／ｓの場合は７．５ＧＨｚまで）に信号パワーの９０％以上が含まれる。従って、上述したとおり、−３ｄＢ帯域を信号速度の０．６から０．８倍に設定すれば、情報の伝達に必要なパワーを確保することができる。

一方、ノイズ、特にショットノイズ、熱ノイズはホワイトノイズであり、信号が含まれる周波数を超えた高い周波数までスペクトルが広がっている。従って、−３ｄＢ帯域が過剰に広いと、信号がほとんど含まれず、ノイズのみが存在する周波数帯に利得を有することになる。このため、ノイズのみが増幅されて信号対ノイズ比（ＳＮ比）が低下し、受信器の感度を劣化させる。従って、−３ｄＢ帯域より高い周波数、すなわち、信号伝送に不要な周波数帯において利得を急峻に落とすことは、受信器の高感度化に効果がある。

ここで、ｆ０の範囲について考察する。上述したように、ｆ０は信号速度の１倍から２倍の間の周波数に設定する。もし、ｆ０が信号速度の１倍より低いと、増幅器の−３ｄＢ帯域を信号速度の０．６から０．８倍に保つことが難しくなる。一方、ｆ０が信号速度の２倍より高いと、その領域の周波数ではフィルタを用いずとも利得は小さくなっているので、フィルタのノイズ低減効果は小さくなる。従って、ｆ０を信号速度の１倍から２倍に設定することが好適となる。

高周波の利得を抑えることによるさらなる効果として、次の点も挙げられる。すなわち、パッケージや基板に増幅器を実装したときに、パッケージ、基板、半導体チップなどに含まれる寄生素子により、意図しない共振現象が発現しても、共振の増幅を抑えられ、高周波帯における発振を抑えることができる。これにより、安価なパッケージ等を使うことができるので、受信器の低コスト化につながる効果がある。

また、本実施形態においては、フィルタの前段と後段にはそれぞれ中間バッファと出力バッファが接続されるので、増幅器の入力端子および出力端子からはフィルタが直接見えない。これにより、フィルタが、増幅器の入力インピーダンスと出力インピーダンスに影響を与えることはなく、信号反射等によって特性が劣化することがない。

図４に、本発明の実施例１にかかるＴＩＡの回路ブロックを示す。ＴＩＡ３０は、トランスインピーダンス段３１、中間バッファ３２、フィルタ３４および出力バッファ３３が順に接続されている。実施例１においては、図２に示した実施形態のフィルタ２４を、インダクタＬ１と容量Ｃ１からなる並列共振器と容量Ｃ２とを備えたフィルタ３４として構成した。並列共振器の一端がフィルタ３４の入力に、他端がフィルタ３４の出力になり、容量Ｃ２の一端がフィルタ３４の出力に接続され、他端が基準電位（例えば、グラウンド電位）に接続されている。中間バッファ３２の出力抵抗をＲＳ、電圧源の電圧をＶ１とする。また、フィルタ３４の出力電圧をＶ２、出力バッファ３３の入力容量をＣＬとする。

図５に、実施例１にかかるＴＩＡの利得の周波数特性を示す。ＴＩＡ３０のトランスインピーダンス変換利得Ｚｔ（＝Ｖｏｕｔ／Ｉｉｎ）の周波数特性の計算結果である。実線は、図４に示した実施例１のＴＩＡ３０の変換利得であり、点線は、図１の従来のＴＩＡ１０の変換利得である。縦軸は相対値で示した。ここでは、信号速度１０Ｇｂ／ｓを想定し、フィルタ３４のＬ１とＣ１の並列共振回路の共振周波数ｆ０が信号速度の約１．５倍の周波数となるように、Ｌ１＝４００ｐＨ，Ｃ１＝３００ｆＦとした。このとき、共振周波数は、
ｆ０＝１／（２π＊√（Ｌ１＊Ｃ１））＝１４．５ＧＨｚ
となる。このｆ０において共振回路のインピーダンスが大きくなるので（理想的には無限大になる）信号が通りにくくなり、概ね１０ＧＨｚより高い周波数でＺｔを急峻に減衰させることができる。

フィルタ３４の容量Ｃ２は、ｆ０より低い周波数でＺｔに不要なピークが出ないようにする役割を果たす。ピークの大きさは、概ね３ｄＢ以下、大きくとも６ｄＢ程度以下が望ましい。容量Ｃ２の値に関しては、例えば、次のような考え方で設定できる。まず、図４中のＶ１とＶ２の電位の関係が次の（１）式で表される。

ここで、ωは角周波数である。一方、フィルタが無い場合（従来のＴＩＡの場合）のＶ１，Ｖ２の関係は、次の（２）式となる。

ここで、容量Ｃ２の下限値の目安は、（１）式が（２）式に比べて、概ね３から６ｄＢ以上の大きさのピークを持たないように決めればよい。容量Ｃ２の上限値の目安は、信号速度の０．６から０．８倍の−３ｄＢ帯域を確保できるように決めればよい。このように、容量Ｃ２値の範囲を求め、最終的には、前後の回路ブロックも含めたＴＩＡ３０全体と、ＴＩＡ３０の実装も含めた実使用条件を考慮して、Ｌ１，Ｃ１も含め、Ｃ２の値を決めればよい。

図５の周波数特性は、信号速度（ここでは１０Ｇｂ／ｓ）の０．８倍である８ＧＨｚの−３ｄＢ帯域を確保しつつ、利得Ｚｔにピークが出ないようにした場合の例である。また、容量Ｃ２については、共振周波数ｆ０を超えた周波数における利得も従来例より下げることができるという効果もある。

このように、高周波側の利得を急峻に減衰させることができるので、高周波側のノイズを抑えることができ、より高感度な受信器を実現できる。また、実施例１においても、高周波の利得を抑えることにより、パッケージ等の意図しない共振の増幅を抑えられる効果があることは明らかである。

図６に、実施例１にかかるＴＩＡの出力ノイズの周波数特性を示す。ＴＩＡ３０の出力端子に現れるノイズの周波数特性の計算結果である。実線は、図４に示した実施例１のＴＩＡ３０の出力ノイズであり、点線は、図１の従来のＴＩＡ１０の出力ノイズである。ここでは簡単のため、抵抗によるノイズのみを考慮したが、トランジスタ等の能動素子を含めてもこの傾向は変わらない。この計算結果からも本実施例１により増幅器の出力ノイズが低減されていることが分かる。

実施例１において、従来のＴＩＡからの追加の素子はインダクタと容量だけである。これによる効果として帯域特性のばらつきを抑えられる点も挙げられる。ここで、利得を急峻に落とす特性を決めているのは、インダクタと容量の受動素子である。インダクタの値は、ほぼ、その形状によって決まるのでばらつきは小さく、容量の値のばらつきも高々１０％程度であるので、帯域特性のばらつきを小さくすることができる。トランジスタ等の能動素子で帯域特性が決まる場合、そのばらつきは５０〜１００％程度まで変わることがあるのに対して、実施例１による帯域特性の安定化の効果は大きい。また、追加の素子はインダクタと容量だけであり、インダクタおよび容量自体はノイズ源にならないので、追加素子によるノイズの増加はない。加えて、消費電力の増加無しに、これまで述べてきた効果を得ることができる。

ところで、ＬＣ並列共振回路のフィルタ３４の代わりに、ＬＣ直列共振回路を中間バッファの出力と基準電位（例えば、グラウンド電位）との間に配しても、同様の効果が得られる。しかしながら、以下の理由によりフィルタ３４の方が有利となる。第１に、ＬＣ直列共振回路の場合、共振周波数より低い周波数において直列共振回路を構成する容量Ｃが中間バッファの負荷容量として見えてしまうので、増幅器の−３ｄＢ帯域が低下しやすい。第２に、ＬＣ並列共振回路のＱ値は、
Ｑ_parallel＝（１／Ｇ）＊√（Ｃ／Ｌ）（Ｇは並列寄生コンダクタンス）
ＬＣ直列共振回路のＱ値は、
Ｑ_series＝（１／Ｒ）＊√（Ｌ／Ｃ）（Ｒは直列寄生抵抗）
と表される。利得を急峻に落とすためには、並列共振回路の場合は容量Ｃを大きく、インダクタＬを小さくした方がよい。直列共振回路の場合はその逆に容量Ｃを小さく、インダクタＬを大きくした方がよい。しかしながら、大きなＬの値を実現して直列共振回路のＱ値を高めようとすると、インダクタの物理的なサイズを大きくする必要があり、特に、半導体集積回路上で実現する場合に不利となる。一方、容量はインダクタに比べれば小さな面積で実現できる。これらの理由により、ＬＣ並列共振回路の方が、ＬＣ直列共振回路に比べて優位である。

図７に、実施例１にかかるＴＩＡの容量Ｃ１の値を変えたときの利得の周波数特性を示す。実線は、図４に示した実施例１のＴＩＡ３０の変換利得であり、フィルタ３４のＬ１＝４００ｐＨとして、容量Ｃ１を変えたときの変換利得である。ここでは、Ｃ１＝１８０ｆＦ，３００ｆＦ，５００ｆＦの場合の特性を示し、共振周波数はそれぞれ、１８．８ＧＨｚ，１４．５ＧＨｚ，１１．３ＧＨｚである。なお、Ｃ１＝３００ｆＦの特性は、図５に示した変換利得の再掲である。また、−３ｄＢ帯域が同じになるように、フィルタ３４のＣ２の値を調整した。点線は、図１の従来のＴＩＡ１０の変換利得である。

図７に示すように、ＬＣ並列共振回路の共振周波数ｆ０を信号速度１０Ｇｂ／ｓの１倍から２倍の周波数に設定することにより、−３ｄＢ帯域の周波数を保ちながら、それを超える周波数での利得を急峻に減衰させ、低ノイズ、高感度の増幅器を実現することができる。共振周波数が信号速度の１倍より小さくなると−３ｄＢ帯域を保つことが難しくなり、２倍より大きくなると−３ｄＢ帯域を超える周波数において利得を下げる効果が小さくなる。従って、共振周波数を信号速度の１倍から２倍の周波数に設定することが好適であることは、すでに述べた通りである。

図８に、本発明の実施例２にかかるＴＩＡの回路ブロックを示す。ＴＩＡ４０は、トランスインピーダンス段４１、中間バッファ４２、フィルタ４４および出力バッファ４３が順に接続されている。実施例２においては、図４に示した実施例１のフィルタ３４の容量Ｃ２に代えて、複数の容量を並列に接続し、スイッチにより切り替える構成とした。ここでは、容量Ｃ２１，Ｃ２２，Ｃ２３と３つの容量を配し、これらの容量とフィルタ４４の出力（出力バッファ４３の入力）との間に、スイッチＳＷ１，ＳＷ２，ＳＷ３を配した。スイッチＳＷ１，ＳＷ２，ＳＷ３は、それぞれ、制御信号Ｖｃ１，Ｖｃ２，Ｖｃ３によってオンとオフとを切り替えられる。これらスイッチのオンとオフにより、容量の接続と切断を切替えられる。これらのスイッチは、例えば、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタによって構成することができる。この構成により、様々な信号速度に最適な−３ｄＢ帯域を有するＴＩＡを実現することができる。信号速度が速いときは接続状態にある容量値の合計を小さく、信号速度が遅いときは接続状態にある容量値の合計を大きくすればよい。

図９に、実施例２にかかるＴＩＡのスイッチを切り替えたときの利得の周波数特性を示す。実線は、図８に示した実施例２のＴＩＡ４０の変換利得であり、フィルタ４４の容量Ｃ２１，Ｃ２２，Ｃ２３を、それぞれ７０ｆＦ，８００ｆＦ，１７００ｆＦの場合の特性を示す。フィルタ４４の並列共振回路のＬ１，Ｃ１は、実施例１のＴＩＡ３０と―同じく、それぞれ４００ｐＨ，３００ｆＦとした。点線は、図１の従来のＴＩＡ１０の変換利得である。

実線で示した特性は、Ｖｃ１からＶｃ３の制御信号により、ＳＷ１のみオンにした場合、ＳＷ２のみオンにした場合、ＳＷ３のみオンにした場合のそれぞれの容量値に対応した周波数特性を表す。このとき、−３ｄＢ帯域は８ＧＨｚ，１．８ＧＨｚ，０．９ＧＨｚとなり、信号速度として、例えば、１０Ｇｂ／ｓ，２．５Ｇｂ／ｓ，１．２５Ｇｂ／ｓにそれぞれ好適となる。

このように、実施例２によれば、複数の容量と、制御信号によりオン／オフできるスイッチとを備えることにより、−３ｄＢ帯域を変えることができ、複数速度に対応することができる。実施例２においても、不要な周波数帯域の利得を急峻に減衰させることにより、低ノイズ、高感度で、意図しない発振を抑え、周波数特性にばらつきの少ないＴＩＡを実現することができるという、これまでと同様の効果が得られる。

ここでは、３つの容量と３つのスイッチとして説明したが、必要な信号速度の種類に応じて、容量とスイッチの数を増減することも可能である。また、同時にオンになるのは１つのスイッチであるとして説明したが、スイッチのオン／オフを自由に組み合わせることももちろん可能であり、容量とスイッチの数をｎとすると、２のｎ乗の種類の信号速度に対応できることは明らかである。また、複数個の容量全てにスイッチを配することは必須ではなく、少なくとも１つの容量にスイッチを配し、常に信号線に接続された容量があっても、発明の効果を損なうものではない。

図１０に、本発明の実施例３にかかるＴＩＡの回路ブロックを示す。ＴＩＡ５０は、トランスインピーダンス段５１、中間バッファ５２、フィルタ５４および出力バッファ５３が順に接続されている。実施例３においては、図８に示した実施例２のＴＩＡ４０に速度検出回路５５を付加した。ＴＩＡ５０の出力信号を速度検出回路５５に分岐して信号速度を検出し、その検出結果によって、制御信号Ｖｃ１，Ｖｃ２，Ｖｃ３を出力し、スイッチをオン・オフして複数の信号速度に対応する。

スイッチがオンして接続される容量の値が、信号速度が速いときは小さくなるように、信号速度が遅いときは大きくなるようにすることにより、複数の信号速度に最適な−３ｄＢ帯域を持たせることができる。実施例３では、これまで述べた効果に加え、外部からの制御信号なしに、信号速度に対して最適な帯域を自動的に設定できるという効果がある。これにより、外付けの制御用ＬＳＩなどの回路が不要となると同時に、制御用ＬＳＩと増幅器との間の配線も不要になるので、実装時の低コスト化にも効果がある。なお、フィルタ５４における容量とスイッチの数、スイッチのオン／オフの組み合わせは、実施例２と同様に拡張が可能である。

図１１に、本発明の実施例４にかかるＴＩＡの回路ブロックを示す。ＴＩＡ６０は、トランスインピーダンス段６１、中間バッファ６２、フィルタ６４および出力バッファ６３が順に接続されている。実施例４においては、図４に示した実施例１のフィルタ３４の容量Ｃ２を、可変容量Ｃ２ｖに置き換え、アナログの制御信号Ｖｃｖによって可変容量Ｃ２ｖの容量値を変える構成とした。可変容量Ｃ２ｖは、例えば、ＭＯＳバラクタ、バラクタダイオードによって構成される。

実施例４によれば、制御信号Ｖｃｖの電位調整により可変容量Ｃ２ｖの容量値を変えることができるので、種々の信号速度に最適な−３ｄＢ帯域を設定することができる。図８に示した実施例２と比べると、実施例２では、固定容量値（フィルタ４４のＣ２１，Ｃ２２，Ｃ２３）の組合せの範囲でしか帯域設定ができないのに対し、実施例４では連続的に帯域設定ができるという利点がある。例えば、ＴＩＡ６０を製造した後に、新たな信号速度が追加になっても、可変容量Ｃ２ｖの可変範囲内で、制御信号Ｖｃｖの制御により新たな信号速度に対応した−３ｄＢ帯域を設定することができる。

図１２に、本発明の実施例５にかかるＴＩＡの回路ブロックを示す。ＴＩＡ７０は、トランスインピーダンス段７１、中間バッファ７２、フィルタ７４および出力バッファ７３が順に接続されている。実施例５においては、図１１に示した実施例４のＴＩＡ６０に速度検出回路７５を付加した。ＴＩＡ７０の出力信号を速度検出回路７５に分岐して信号速度を検出し、その検出結果によって、制御信号Ｖｃｖを出力し、可変容量Ｃ２ｖの容量値を可変して複数の信号速度に対応する。検出した信号速度が速いときは容量値を小さく、信号速度が遅いときは容量値を大きくするように制御することにより、種々の信号速度に最適な−３ｄＢ帯域を設定することができる。

実施例５においても、実施例３と同様に、外付けの制御用ＬＳＩなどの回路が不要となると同時に、制御用ＬＳＩと増幅器との間の配線も不要になるので、実装時の低コスト化にも効果がある。

図１３に、本発明の実施例６にかかるＴＩＡの回路ブロックを示す。実施例１−５においては、中間バッファから出力バッファに至る伝送経路を単相信号により伝送したが、実施例６では差動信号を伝送する構成とする。ＴＩＡ８０は、トランスインピーダンス段８１、中間バッファ８２、フィルタ８４および出力バッファ８３が順に接続されている。中間バッファ８２は差動出力を有し、フィルタ８４および出力バッファ８３は差動の入出力を有している。

フィルタ８４は、正相信号の経路に、インダクタＬ１ｐと容量Ｃ１ｐからなる並列共振器と、容量Ｃ２ｐとを含み、逆相信号の経路に、インダクタＬ１ｎと容量Ｃ１ｎからなる並列共振器と、容量Ｃ２ｎとを含む。中間バッファの正相側出力は、インダクタＬ１ｐと容量Ｃ１ｐからなるＬＣ並列共振回路の一端に接続され、ＬＣ並列共振回路の他端は出力バッファの正相側入力と容量Ｃ２ｐの一端に接続される。容量Ｃ２ｐの他端は基準電位（例えば、グラウンド電位）に接続される。中間バッファの逆相側出力は、インダクタＬ１ｎと容量Ｃ１ｎからなるＬＣ並列共振回路の一端に接続され、ＬＣ並列共振回路の他端は出力バッファの逆相側入力と容量Ｃ２ｎの一端に接続される。容量Ｃ２ｎの他端は基準電位（例えば、グラウンド電位）に接続される。

実施例６によっても、ＬＣ並列共振回路により−３ｄＢ帯域を超える周波数において利得を急峻に減衰させることにより、出力ノイズの低減、発振の抑制、周波数特性のばらつき低減を、消費電力の増加無しに実現できるという、これまで説明してきた単相信号のときと同じ効果が得られることは明らかである。

また、実施例２，３のように複数の容量とスイッチを備えた構成としたり、実施例４，５のように可変容量を備えた構成とし、複数の信号速度に対応できる構成に拡張することもできる。

図１４に、本発明の実施例７にかかるＴＩＡの回路ブロックを示す。ＴＩＡ９０は、トランスインピーダンス段９１、中間バッファ９２、フィルタ９４および出力バッファ９３が順に接続されている。実施例７では、図１３に示した実施例６において、フィルタ８４の正相逆相のそれぞれのＬＣ並列共振回路の出力と基準電位との間に挿入された容量Ｃ２ｐ，Ｃ２ｎに代えて、正相逆相のそれぞれの出力間を繋ぐ容量Ｃ２ｃを備えた。

容量Ｃ２ｃの容量値を、容量Ｃ２ｐ，Ｃ２ｎの半分の値にすることにより、同じ周波数特性が得られる。よって、実施例６に比べて、容量の占める面積を小さくすることができる点が優れている。実施例７においても、これまで述べてきた効果が得られることは明らかであり、容量Ｃ２ｃを複数の容量とスイッチに置き換えたり、可変容量に置き換えたりすることにより、複数の信号速度に対応可能とすることも容易である。

（増幅器への応用）
ここまで、高感度を必要とする増幅器の例としてＴＩＡを挙げて説明してきたが、ＴＩＡであることは必須ではなく、他の増幅器であっても、本実施形態の効果は得られる。例えば、初段は、トランスインピーダンス段ではなく電圧増幅段とし、中間バッファを入力バッファとする構成であってもよい。中間バッファの出力がフィルタの入力に接続され、フィルタの出力が出力バッファの入力に接続され、フィルタがこれまで述べてきた周波数特性を備えていればよい。これにより、信号帯域外の利得を急峻に減衰させることができ、低ノイズ、高感度であり、意図しない発振現象が抑えられ、帯域特性のばらつきを低減できる増幅器を実現すことができる。加えて、消費電力の増加無しに、かつ、増幅器の入出力インピーダンスに影響を与えずに、上述した本実施形態の効果を得ることができる。

また、中間バッファと出力バッファの両方、または一方が、複数段のバッファからなる多段構成を取っていても、本実施形態の効果が得られることは明らかである。

さらに、中間バッファ、ＬＣ並列共振回路、出力バッファが同一半導体チップ上に搭載されていると、より効果を発揮することができる。これらの回路ブロックが別個の半導体チップ上にあると、１〜１０Ｇｂ／ｓ級の高速信号伝送では、各チップ間のインピーダンス整合が難しくなる。特に、ＬＣ並列共振回路と前後の回路ブロック間とのインピーダンス整合が難しく、反射等の影響により、信号波形の劣化を生ずる恐れがある。同一半導体チップ上に形成されていれば、ブロック間の接続の長さは高々１００μｍ程度であるので、１０Ｇｂ／ｓ級の信号伝送では、容易にインピーダンス整合をとることができる。

また、上述したように、ＬＣ並列共振回路は、中間バッファと出力バッファとに挟まれているので、同一半導体チップ上に形成されていれば、増幅器チップの入出力端子からはＬＣ並列共振回路が直接見えない。よって、入出力の反射特性に影響を与えず、信号が劣化することはない。もちろん、実施例１−７のようにトランスインピーダンス段を初段に備えたＴＩＡでも、同一半導体上に集積化することで同様の効果を発揮する。

１０，２０，３０，４０，５０，６０，７０，８０，９０ＴＩＡ
１１，２１，３１，４１，５１，６１，７１，８１，９１トランスインピーダンス段
１２，２２，３２，４２，５２，６２，７２，８２，９２中間バッファ
１３，２３，３３，４３，５３，６３，７３，８３，９３出力バッファ
２４，３４，４４，５４，６４，７４，８４，９４フィルタ
５５，７５速度検出回路

Claims

入力される電流信号を電圧信号に変換して増幅する増幅器において、
前記電流信号を電圧信号に変換するトランスインピーダンス段と、
前記トランスインピーダンス段の出力に接続され、変換された電圧信号を増幅する第１のバッファと、
前記第１のバッファの出力に接続されたフィルタと、
前記フィルタの出力に接続された第２のバッファとを備え、
前記フィルタは、インダクタおよび第１の容量の並列回路であり、共振周波数が前記第１のバッファの出力の−３ｄＢ帯域より高く、前記変換された電圧信号の信号速度の最高速度の１倍から２倍の範囲の周波数であり、一端が前記並列回路の出力に接続され、他端が基準電位に接続された第２の容量をさらに含み、前記第２の容量の値は、前記増幅器の利得の周波数特性におけるピーク値が直流利得に対して６ｄＢ以内になる下限値と、前記増幅器の−３ｄＢ帯域が信号速度の０．６から０．８倍となる上限値とから決められていることを特徴とする増幅器。
前記第２の容量は、一端が前記並列回路の出力に接続され、他端が基準電位に接続された複数の容量からなり、前記複数の容量のそれぞれの一端と前記並列回路の出力との間の少なくとも１つにスイッチが挿入されていることを特徴とする請求項１に記載の増幅器。
前記第２のバッファの出力に接続され、前記変換された電圧信号の信号速度を検出し、検出された信号速度に応じて前記少なくとも１つのスイッチを制御する速度検出回路をさらに備えたことを特徴とする請求項２に記載の増幅器。
前記スイッチは、ＭＯＳトランジスタによって構成されていることを特徴とする請求項２または３に記載の増幅器。
前記第２の容量は、可変容量であることを特徴とする請求項１に記載の増幅器。
前記第２のバッファの出力に接続され、前記変換された電圧信号の信号速度を検出し、検出された信号速度に応じて前記可変容量を制御する速度検出回路をさらに備えたことを特徴とする請求項５に記載の増幅器。
前記可変容量は、ＭＯＳバラクタまたはバラクタダイオードによって構成されていることを特徴とする請求項５または６に記載の増幅器。
前記第１のバッファの出力および前記第２のバッファの入力は、差動信号を伝送する構成であり、正相信号の経路と逆相信号の経路の各々に前記フィルタを含むことを特徴とする請求項１ないし７のいずれかに記載の増幅器。
前記第１のバッファ、前記フィルタ、および前記第２のバッファは、同一の半導体チップ上に搭載されていることを特徴とする請求項１ないし８のいずれかに記載の増幅器。