JP6637171B2 - ビデオウォールのためのモジュール - Google Patents

ビデオウォールのためのモジュール Download PDF

Info

Publication number
JP6637171B2
JP6637171B2 JP2018522587A JP2018522587A JP6637171B2 JP 6637171 B2 JP6637171 B2 JP 6637171B2 JP 2018522587 A JP2018522587 A JP 2018522587A JP 2018522587 A JP2018522587 A JP 2018522587A JP 6637171 B2 JP6637171 B2 JP 6637171B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting chip
power line
contact
emitting chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018522587A
Other languages
English (en)
Other versions
JP2018535451A (ja
Inventor
アレクサンダー マルティン
アレクサンダー マルティン
トーマス シュヴァルツ
トーマス シュヴァルツ
フランク ジンゲル
フランク ジンゲル
アンドレアス プルーセル
アンドレアス プルーセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2018535451A publication Critical patent/JP2018535451A/ja
Application granted granted Critical
Publication of JP6637171B2 publication Critical patent/JP6637171B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Description

本発明は、請求項１に係るビデオウォールのためのモジュールに関する。
従来技術において複数の発光チップが配置されたビデオウォールのためのモジュールが開示されている。そこでは、個々の発光チップをマトリクス回路によって駆動することが知られている。この目的で、電力線が列および行として配置され、各発光チップは列の電力線および行の電力線と接続されている。
本発明の目的は、改善されたビデオウォールのためのモジュールを提供することである。
本発明の目的は、特許請求項１に係るモジュールによって達成される。モジュールのさらなる実施形態は従属請求項で特定される。
ここで説明するモジュールの利点の１つは、２つの発光チップを含む画素が設けられており、この２つの発光チップには、電圧供給のための４つの異なる電力線が設けられている。このように、画素の２つの発光チップに異なる電圧が供給されうる。この結果、発光チップがそれぞれ光を発するために必要な電圧が、発光チップに供給されうる。
さらなる一実施形態において、画素は３つの発光チップを含んでおり、画素の３つの発光チップに３つの異なる電圧が供給される。したがって、画素の２つを超える発光チップにも、それぞれ必要な電圧が供給されうる。
さらなる一実施形態において、画素は３つの発光チップを含んでおり、２つの発光チップには同じ電圧が供給され、第３の発光チップには異なる電圧が供給される。
選択する実施形態によっては、発光チップの正電源のための電力線が第１の面に通されうる一方、発光チップの負電源のための電力線は第２の面に通されている。電力線はキャリア、特に回路基板の異なる面に配置されうる。
さらなる一実施形態において、異なる面、およびそこに含まれる電力線がメッキ貫通孔（ｐｌａｔｅｄ−ｔｈｒｏｕｇｈ ｈｏｌｅ）を介して共通の接続面に導かれている。このようにモジュールのコンパクトな構成が可能である。
さらなる一実施形態において、発光チップは列として配置されており、それぞれ、列の少なくとも２つの発光チップ、特に３つの発光チップが組み合わされて画素を形成する。この実施形態では、異なる正電圧を供給する第１および第２の電力線が列の反対側に配置されている。このように電力線の経路が短いコンパクトな構成が達成されうる。
さらなる一実施形態において、第１および第３の電力線が、表面メタライゼーションとして具現化されており、表面メタライゼーションは条片領域およびコンタクト領域を含んでおり、発光チップはコンタクト領域に配置されており、コンタクト領域は発光チップよりも小さい領域である。このように、異なる発光チップのコンタクト領域の間に十分な側方間隔が設けられている。
さらなる一実施形態において、発光チップは、コンタクト領域に割り当てられる側に側方段差構造を有している。このように、コンタクト領域に割り当てられる発光チップの領域が減らされる。これによっても、隣接するコンタクト領域の間、または隣接する発光チップのコンタクト領域の間の側方間隔を広げることが可能である。
さらなる一実施形態において、隣接する発光チップのコンタクト領域の間に電気絶縁材が設けられている。この結果、隣接するコンタクト領域の電気絶縁が向上される。少なくとも第１および第２の電力線の２つのコンタクト領域の間において、絶縁層がキャリアに設けられており、絶縁層はコンタクト領域上に開口を有しており、発光チップは開口に配置されている。選択する実施形態によっては、モジュールの上面全体に絶縁層が設けられうる。
さらなる一実施形態において、発光チップは、導電コンタクトフィルムによってコンタクト領域に接続されている。この結果、導電領域の正確な境界画定が達成されうる。このため、隣接するコンタクト領域間での所望の側方間隔、したがって隣接するコンタクト領域間での所望の電気絶縁が確実に達成されうる。
選択する実施形態によっては、発光チップは、はんだ接合部、特にＡｕＳｎはんだ接合部によってコンタクト領域に接合されうる。はんだ接合部の固相線温度は２６０℃を超える。このように、その後のモジュールの回路基板へのＳＭＴ実装時に、この時モジュールが２６０℃まで加熱される可能性があるが、発光チップがキャリアまたはコンタクト領域から分離しないことが達成される。さらに、発光チップは、摩擦圧接接合によって、および／または金、錫、および銀を含有するはんだ材料を用いたはんだ付けによってコンタクト領域に接合されうる。
一実施形態において、絶縁ウェブ（ｉｎｓｕｌａｔｉｏｎ ｗｅｂ）が、第１と第２の電力線のコンタクト領域の間に設けられている。これによって、第１と第２の電力線の間の電気絶縁が向上されうる。
一実施形態において、発光チップは、導電接着剤フィルムによって電力線のコンタクト領域に固定されている。この結果、ほとんど空間をとらずに、しかも正確に画定される。
一実施形態において、発光チップは、発光チップの下面の領域がより小さく形成されるように、電力線のコンタクト領域に面する下面に段差構造を有している。この結果、側方において必要とされる空間が減らされる。
一実施形態において、発光チップの少なくとも１つは、電気絶縁性接着剤によって機械的にコンタクト領域に固定されており、発光チップの金属製コンタクトの先端は、接着剤を貫通してコンタクト領域と電気コンタクトしている。
一実施形態において、絶縁層の開口に発光チップが少なくとも２つ配置されている。この結果、開口における発光チップのより接近した配置が可能となる。２つの発光チップは、同じ波長または異なる波長の光を出射するように構成されうる。例えば、１つの発光チップが緑色光を出射し、他方の発光チップが青色光を出射しうる。また、選択する実施形態によっては、開口に２つを超える発光チップ、特に３つ以上の発光チップを配置することも可能である。例えば、１つの発光チップが緑色光を出射し、第２の発光チップが青色光を出射し、第３の発光チップが赤色光を出射しうる。
本発明の上述した特性、特徴、および利点と、これらを達成する方法は、それぞれ図面を参照しながら以下にさらに詳しく説明する例示的な実施形態に関連して、さらに明確かつ容易に理解されるであろう。
図１は、ビデオウォールのためのモジュールの等価回路図からの抜粋を示す。 図２は、ビデオウォールのためのモジュールのさらなる実施形態の等価回路図からの抜粋の概略図である。 図３は、ビデオウォールのためのモジュールのさらなる実施形態の等価回路図からの抜粋を示す。 図４は、モジュールの個々の発光チップを駆動する制御回路の概略図である。 図５はキャリアの導体路構造の概略図である。 図６は、モジュールのさらなる実施形態の導体路面からの抜粋の概略図である。 図７は、画素の概略的な側面図である。 図８は、モジュールの画素のさらなる実施形態の概略図である。 図９は、画素の第３の実施形態の概略図である。 図１０は、モジュールの画素の第４の実施形態の概略図である。 図１１は、モジュールの導体路構造の概略図である。 図１２は、図１１からの拡大した抜粋を示す。 図１３は、モジュールのさらなる実施形態の導体路構造からの部分的な抜粋の概略図である。 図１４は、絶縁層を含むモジュールからの部分的な抜粋の概略図である。 図１５は、絶縁層を含むさらなるモジュールからの部分的な抜粋の概略図である。 図１６は、絶縁層を含むさらなるモジュールからの部分的な抜粋の概略図である。 図１７は、絶縁層を含むさらなるモジュールからの部分的な抜粋の概略図である。
図１は、ビデオウォールのための発光チップ３および４を含むモジュール１の等価回路図を概略図で示す。モジュール１は複数の画素２を含む。各画素２は、少なくとも１つの発光チップ、特に２つ以上の発光チップ３および４を含んでいる。図示の例示的な実施形態では、各画素２は、第１および第２の発光チップ３および４を含んでいる。画素２の第１の発光チップ３は、第１のアノード端子１１によって第１の電力線２１に接続されている。画素２の第２の発光チップ４は、第２のアノード端子１２によって第２の電力線２２に接続されている。第１の発光チップ３の第１のカソード端子１３は、第３の電力線３１に接続されている。画素２の第２の発光チップ４は、第２のカソード端子１４によって第４の電力線３２に接続されている。
第３および第４の電力線３１および３２は、接地電位に接続されている。第１および第２の電力線２１および２２は、アースに対して異なる大きさの正電位に接続されている。例えば、第１の電力線２１は２．６Ｖに接続され、第２の電力線２１は３．７Ｖに接続されうる。したがって、赤色光を発する第１の発光チップ３には、例えば必要とされる電圧２．６Ｖが供給される。青色光または緑色光を発する第２の発光チップ４には、例えば電圧３．７Ｖが供給される。モジュール１は、同一に構成され、その発光チップ３および４が対応する電力線に接続されている複数の画素２を含んでいる。画素は、列および行として配置されうる。また、第１および第２の電力線は、列として配置され、第３および第４の電力線は行として配置される。
図２は、画素２が第１の発光チップ３、第２の発光チップ４、および第３の発光チップ５を含む、さらなる実施形態を示している。画素２の第１の発光チップ３は、図１のように、第１の電力線２１に接続されている。画素２の第２の発光チップ４は、図１のように第２の電力線２２に接続されている。第３の発光チップ５は、第３のアノード端子１５によって第２の電力線２２に接続されている。第３の発光チップ５はさらに、第３のカソード端子１６によって第５の電力線３３に接続されている。この結果、第２および第３の発光チップ４および５には、同じ電圧、特に３Ｖ以上３．７Ｖ以下の範囲の電圧が供給される。第３および第４の電力線３１および３２と同様に、第５の電力線３３も接地されている。モジュールの全ての画素２はこのように相互接続されている。この例示的な実施形態において、第２の発光チップ４は、例えば緑色光を発する発光ダイオードである。第３の発光チップ５は、例えば青色光を発する発光ダイオードである。画素は、列および行として配置されうる。また、第１および第２の電力線は列として配置され、第３、第４、および第５の電力線は行として配置される。
選択する実施形態によっては、モジュール１は、図３の実施形態にしたがって構成される複数の画素２も含んでいる。この実施形態では、画素は、第１、第２、および第３の発光チップ３、４、および５を含んでおり、アノード端子１１、１２、および１５は異なる電力線、つまり第１、第２、および第６の電力線２１、２２、および３４に接続されている。このため、この実施形態では、画素２の各発光チップ３、４、および５には異なる電圧が供給されうる。３つの発光チップ３、４、および５のカソード端子１３、１４、および１６は、異なる電力線３１、３２、および３３に接続されており、電力線３１、３２、および３３は接地されている。
選択する実施形態によっては、画素の３つを超える発光チップに、アノード端子によって異なる電力線を用いて、異なる供給電圧を供給することも可能である。
選択する実施形態によっては、異なる数の発光チップを含む様々な画素が１つのモジュールにおいて組み合わされうる。さらに、１つの画素の発光チップのグループ毎に同一の電圧が供給されうる。
図４は、図２にしたがって構築されたモジュール１の個々の画素を駆動する回路構成を概略図で示す。モジュール１は、画素２の第３、第４、および第５の全ての電力線３１、３２、および３３に接地電位を供給するドライバ回路４０に接続されている。ここで、個々の電力線を接地する、または接地を解除するスイッチが設けられうる。
また、第１の電力線２１に接続され、画素２の第１の電力線２１に第１の正電圧、例えば２．５Ｖを供給する、第１のマルチプレクサ４１が設けられている。さらに、画素の第２の電力線２２に接続され、第２の電力線２２に第２の正電圧、例えば３．６Ｖを供給する、第２のマルチプレクサ４２が設けられている。第１および第２のマルチプレクサ４１および４２、ならびにドライバ回路４０は、選択する駆動によってはモジュール１の個々の画素および個々の発光チップを駆動するように構成されている。
図５は、キャリア５０に載置された伝導面を概略図で示す。キャリア５０は、例えば基板として、または回路基板として形成されうる。発光チップ３、４、および５は、キャリア５０の第１、第２、および第３の列５１、５２、および５３に配置されている。列は相互に平行に配置されている。それぞれ、一列に配置された３つの発光チップ３、４、および５は、組み合わされて画素２を構成する。選択する実施形態によっては、異なる列の画素が組み合わされて１つの画素を構成することも可能である。さらに、各画素は、より多い、またはより少ない発光チップを含みうる。この実施形態では、各画素２は第１、第２、および第３の発光チップ３、４、および５を含んでいる。画素は、列に垂直な線状に配置されている。例えば、第１の発光チップ３は赤色光を出射し、第２の発光チップ４は緑色光を出射し、第３の発光チップ５は青色光を出射する。
図示の例では、発光チップ３、４、および５は垂直型発光チップとして構成されており、アノード端子が発光チップ３、４、および５の下面に形成され、カソード端子１３、１４、および１６が上面に形成されている。図示の実施形態では、第１の電力線２１は、それぞれ列５１、５２、および５３の左側に形成されている。第２の電力線２２は、それぞれ列の右側に配置されている。また、図示の実施形態では、メッキ貫通孔６１、６２、および６３が、第２の電力線２２と隣接する第１の電力線２１との間に設けられている。メッキ貫通孔は、キャリア５０のより深い面、またはキャリア５０の下面に導かれうる。第１および第２の電力線２１および２２は、金属製導体路として形成されている。図示の実施形態では、発光チップ３、４、および５は、対応する第１の電力線２１、または対応する第２の電力線２２に下面、つまりアノード端子によって接続されている。この目的で、導電層４６、特に導電接着剤層が設けられている。選択する実施形態によっては、アノード端子が発光チップ３、４、および５の上面に、カソード端子が下面にも配置されうる。
さらなる実施形態において、発光チップ３、４、および５のアノード端子および／またはカソード端子は、先端部を有する粗面、または平坦でない面を有する金属材料から形成されている。アノード端子を含む、および／またはカソード端子を含む発光チップ３、４、および５の下面は、導体路の対応するコンタクト領域８１、８２、および８３に、電気絶縁性接着剤層によって機械的に固定されている。アノード端子および／またはカソード端子の粗面または平坦でない面は、それぞれのコンタクト領域８１、８２、および８３に割り当てられており、アノード端子および／またはカソード端子の少なくとも個々の先端部、または表面の一部が電気絶縁性接着剤層を貫通して、割り当てられたコンタクト領域と電気コンタクトしている。
さらなる実施形態において、アノード端子およびカソード端子の両方が、発光チップ３、４、および５の下面に配置されうる。この実施形態では、アノード端子のコンタクトおよびカソード端子のコンタクトの双方のために、対応するコンタクト領域がキャリアに設けられている。また、この実施形態では、発光チップのアノード端子は、第１のコンタクト領域に導電接続されており、発光チップのカソード端子は第２のコンタクト領域に導電接続されている。このような導電接続は、導電接着剤を介して、またははんだ材料を介して行われうる。さらに、このような導電接続は、電気絶縁性接着剤、および絶縁性接着剤を貫通して割り当てられたコンタクト領域にコンタクトする先端部を有する平坦でない面または粗面を含むアノード端子およびカソード端子を介しても行われうる。
図６は、電力線２１および２２、ならびに画素２の発光チップ３、４、および５の配置は図５と一致するが、発光チップ３、４、および５は水平型発光ダイオードとして構成されている、さらなる実施形態を示す。水平型発光ダイオードの場合、アノード端子１１、１２、および１５、ならびにカソード端子１３、１４、および１６の両者が、上面に形成されている。したがって、この実施形態では、アノード端子１１、１２、および１５も、接続線（ｌｉｎｅ ｃｏｎｎｅｃｔｉｏｎｓ）７１、７２、および７３を介してそれぞれ第１または第２の電力線２１または２２に接続されなければならない。接続線は、例えばボンドワイヤとして形成されうる。例えば、サファイアを含むキャリアに配置された、ＡｌＧａＩｎＰを含む発光チップを形成することが可能である。また、導電基板を含む発光チップの場合、発光チップ３、４、および５の下面とその下に配置された電力線２１および２２との間に電気絶縁材を形成することも好都合でありうる。電気絶縁材は、例えば電気絶縁性接着剤層４５として形成されうる。接着剤層によって、発光チップ３、４、および５はキャリア５０に機械的に接合されうる。さらに、追加の電気接続線が、カソード端子１３、１４、および１６と、第３、第４、および第５の電力線との間に必要となる。第３、第４、および第５の電力線は第１および第２の電力線２１および２２とは異なる面に配置されているので、メッキ貫通孔６１、６２、および６３がこの目的で用いられうる。しかしながら、より明瞭にするため貫通孔は図６には図示していない。
図７は、第１の実施形態の画素を概略的な側面図で示し、第１の電力線２１の第１のコンタクト領域８１、第２の電力線２２の第２のコンタクト領域８２、および第２の電力線２２の第３のコンタクト領域８３が図示されている。図７では、発光チップ３、４、および５は垂直型発光ダイオードとして形成されており、アノード端子１１、１２、および１５は発光チップ３、４、および５の下面に設けられている。この結果、発光チップ３、４、および５のアノード端子１１、１２、および１５は、対応するコンタクト領域８１、８２、および８３に導電接続されている。この目的で、例えばはんだペーストを含むはんだパッドなどの導電層４６が、アノード端子を含む発光チップ３、４、および５の下面とコンタクト領域８１、８２、および８３の上面との間に設けられている。はんだペーストは、例えば打ち抜きまたは印刷で載置されうる。導電接続部を形成するために、導電接着剤、特にプリンタブル接着剤が発光チップのアノード端子とコンタクト領域との間に載置されうる。選択する実施形態によっては、コンタクト領域８１、８２、および８３は、少なくとも一方向または両方向において、発光チップ３、４、および５と同じサイズの領域、またはより小さい領域でありうる。
この結果、コンタクト領域８１、８２、および８３の間の比較的大きな側方距離が達成される。したがって、必要な空間が小さくなると共に、比較的良好な電気絶縁がもたらされうる。
さらなる実施形態では、コンタクト領域８１、８２、および８３は、少なくとも一方向または両方向において、発光チップ３、４、および５より大きな領域である。特に、２つ以上の発光チップにコンタクト領域が１つ設けられうる。
また、垂直型の発光チップは、カソード端子を下面に、アノード端子を上面にも含みうる。
図８は、画素のさらなる実施形態を概略的な側面図で示す。この実施形態では、発光チップ３、４、および５も垂直型発光ダイオードとして形成されており、この実施形態では、カソード端子１３、１４、および１６は下面に形成され、アノード端子は上面に形成されている。さらにこの実施形態では、発光チップ３、４、および５は、発光チップ３、４、および５がコンタクト領域８１、８２、および８３にもたれかかる領域が、コンタクト領域８１、８２、および８３の部分よりも小さくなるように、下面、つまりカソード端子１３、１４、および１６が形成される面に段差構造を有している。また、電気コンタクト材料は段差構造９１に取り込まれている。このことによっても、発光チップの実装時に、電気コンタクト材料が隣接するコンタクト領域まで側方に押し出されることが防止される。
また、この実施形態では、垂直型の発光チップは、カソード端子を下面に、アノード端子を上面に含みうる。
図９は、図７にしたがって形成された画素の一実施形態のさらなる概略図であるが、各絶縁ウェブ９２、９３、９４、および９５がコンタクト領域８１、８２、および８３の間に配置されている。絶縁ウェブは、例えばフォトリソグラフィでパターン化が可能なエポキシ（ＳＵ８）などの電気絶縁材料から形成されうる。側方における電気絶縁の向上が、絶縁ウェブの配置によって達成される。
図１０は、発光チップ３、４、および５が導電フィルム１００によってコンタクト領域８１、８２、および８３と電気コンタクトされている画素の一実施形態のさらなる概略図である。導電フィルムの使用によって、側方におけるコンタクト領域８１、８２、および８３の間での電気領域の境界が確実に画定される。
選択する実施形態によっては、絶縁性接着剤も、特に発光チップが水平型の発光ダイオードとして構成される場合に、発光チップの実装に使用されうる。しかしながら、この場合でも、電気コンタクトがそれぞれアノード端子またはカソード端子と、割り当てられたコンタクト領域との間で確実に生じるように考慮されなければならない。
また、選択する実施形態によっては、発光チップは、例えば加熱した装着ヘッドによって、予熱した電力線を備えるキャリア、電力線の対応するコンタクト領域に押圧され、はんだ金属を用いてはんだ付けされうる。
さらに、選択する実施形態によっては、コンタクト領域８１、８２、および８３と、発光チップ３、４、および５のアノード端子との間の電気コンタクトは、例えば発光チップ側の金表面およびコンタクト領域の金表面を用いた摩擦圧接接合によって達成されうる。
さらに、発光チップは、はんだ接合部、特にＡｕＳｎはんだ接合部によってコンタクト領域に接合されうる。はんだ接合部の固相線温度は２６０℃を超える。このように、はんだ接合部は２６０℃まで固体であり、液化しない。温度が２６０℃を超えたときだけ、はんだ接合部は軟化し、液化する。このため、その後のモジュールの回路基板へのＳＭＴ実装時に、この時モジュールが２６０℃まで加熱される可能性があるが、発光チップがキャリアまたはコンタクト領域から分離しないことが達成される。
図１１は、モジュール１からの抜粋を概略図で示し、複数の画素２がキャリア５０に配置されている。画素２は、破線で示される格子状に配置されている。各画素２は、第１および第２の電力線２１および２２を介して正電圧が供給される３つの発光チップ３、４、および５を含んでいる。発光チップは、垂直型の発光ダイオードとして構成されており、アノード端子が下面に配置され、カソード端子が上面に配置されている。アノード端子は電力線のコンタクト領域に接続されている。カソード端子の電気接続は、詳細に図示していない。第１および第２の電力線２１および２２は、互いに平行に配置されている。また、第１および第２の電力線２１および２２の組が複数、相互に並んで配置されている。第１のコンタクト領域８１が第１の電力線２１に配置され、第１の発光チップ３がそのコンタクト領域に配置されている。第２および第３のコンタクト領域８２および８３が、第２の電力線２２に配置されており、それぞれ第２および第３の発光チップ４および５が、第２および第３のコンタクト領域に配置されている。画素２は、第１、第２、および第３の発光チップ３、４、および５を含んでいる。画素２は、境界線によって正方形として概略的に示されている。選択する実施形態によっては、各画素２は、より多い、またはより少ない発光チップも含みうる。
再分配導体路（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ ｃｏｎｄｕｃｔｏｒ ｔｒａｃｋ）１１０が第１と第２の電力線２１と２２との間に設けられており、図示の例示的な実施形態では金属製の導体路として形成されている。再分配導体路１１０は、発光チップのカソード端子に接地電位を供給するために用いられる。個々の接続線は、明示していない。また、第１の電力線２１は、第１のメッキ貫通孔２５を有する。第１のメッキ貫通孔２５は、キャリア５０内で上向きにまたは下向きに、またはキャリア５０の下面でさらなる配線面へと導かれている。再分配導体路１１０は、さらなる配線面へと上向きまたは下向きのいずれかに導かれた第２のメッキ貫通孔２６を含んでいる。
図１２は、ビデオウォールのためのモジュール１のさらなる実施形態の画素２を示し、画素は実質的に図１１の画素２にしたがって構築されているが、この実施形態では、再分配導体路１１０が第１と第２の電力線２１と２２との間には配置されておらず、第１の電力線が、再分配導体路１１０と第２の電力線２２との間に配置されている。
図１３は、ビデオウォールのためのモジュール１の画素２のさらなる実施形態を示し、画素は実質的に図１１の画素２にしたがって形成されている。しかしながら、第５、第６、および第７の絶縁ウェブ９６、９７、および９８がさらに形成されている。第５の絶縁ウェブ９６は、再分配導体路１１０と第１のコンタクト領域８１との間に配置されている。ここで、第５の絶縁ウェブ９６は、第１のコンタクト領域８１の全長にわたって延在している。このように、再分配導体路１１０と第１のコンタクト領域８１と間の電気絶縁の向上が達成される。また、第６の絶縁ウェブ９７は、第１のコンタクト領域８１と第２のコンタクト領域８２との間に配置されている。このように、第１と第２のコンタクト領域８１と８２との間の電気絶縁の向上が達成される。さらに、第７の絶縁ウェブ９８は、画素２の端部に隣接するように形成されている。第７の絶縁ウェブ９８は、第２および第３のコンタクト領域８２および８３の部分にわたって延在している。同一に構成されたさらなる画素が、図示の画素に隣接するように設けられている。このように第７の絶縁ウェブ９８は、図示した画素の第２および第３のコンタクト領域８２および８３と、隣接する画素の再分配導体路１１０との間の電気絶縁を向上する。図１１から１３に示す発光チップ３、４、および５は、垂直型発光チップとして形成されており、アノード端子が下面に形成され、カソード端子が上面に形成されている。
図１４は、図１３と実質的に一致するさらなる実施形態を示すが、この実施形態では絶縁層９９が絶縁ウェブの代わりに設けられている。絶縁層９９は、キャリア５０、電力線２１および２２、再分配導体路１１０、および第２のメッキ貫通孔２６に配置されている。絶縁層９９は、コンタクト領域８１、８２、および８３上に開口１３０を有しており、発光チップ３、４、および５は開口に配置されている。さらに、絶縁層９９は、例えばアライメント構造１２０を含む。絶縁層は、コンタクト領域の部分にのみ開口を有して、またはモジュール全領域にわたって配置されうる。
図１５は、図１４にしたがったモジュールからの抜粋を示すが、この実施形態では第２および第３の発光チップ４および５は、絶縁層９９の開口１３０に共に配置されている。このため、２つの発光チップ４および５の配置が、図１４の配置と比較して短い距離で達成される。第２の発光チップ４は、緑色光を発するように構成されうる。第３の発光チップ５は、青色光を発するように構成されうる。選択する実施形態によっては、第２および第３の発光チップは、同じ波長の光も発しうる。また、第２および第３の発光チップは、緑色光または青色光とは異なる波長の光を発するようにも構成されうる。さらに、選択する実施形態によっては、２つを超える発光チップ、特に３つ以上の発光チップを共通の開口に配置することも可能である。例えば、１つの発光チップが緑色光を出射し、第２の発光チップが青色光を出射し、第３の発光チップが赤色光を出射しうる。絶縁層は、コンタクト領域の部分にのみ開口を有して、またはモジュール全領域にわたって配置されうる。
図１６は、図５のモジュールからの抜粋を示すが、この実施形態では、モジュールの伝導面が、絶縁層９９で覆われている。絶縁層９９は、開口１３０を有している。第１の発光チップ３は、絶縁層９９の開口１３０に配置されている。第２および第３の発光チップ４および５は、絶縁層９９のさらなる開口１３０に配置されている。選択する実施形態によっては、２つを超える発光チップ、特に３つ以上の発光チップを１つの開口に配置することも可能である。例えば、１つの発光チップが緑色光を出射し、第２の発光チップが青色光を出射し、第３の発光チップが赤色光を出射しうる。絶縁層は、コンタクト領域の部分にのみ開口を有して、またはモジュール全領域にわたって配置されうる。
図１７は、図５のモジュールからの抜粋を示すが、この実施形態では、モジュールの伝導面が、絶縁層９９で覆われている。絶縁層９９は、開口１３０を有している。第１の発光チップ３は、絶縁層９９の開口１３０に配置されている。第２の発光チップ４は、絶縁層９９の第２の開口１３０に配置されている。第３の発光チップ５は、絶縁層９９の第３の開口１３０に配置されている。絶縁層は、コンタクト領域の部分にのみ開口を有して、またはモジュール全領域にわたって配置されうる。
類似の方法で、図６のモジュールが開口１３０を有する絶縁層９９で覆われて、発光チップが開口１３０に配置されることも可能である。
好ましい例示的な実施形態に基づき本発明をより具体的に図示し、詳細に説明した。しかしながら、本発明は開示した例に限定されない。むしろ当業者であれば、開示した例に基づき本発明の保護範囲から逸脱することなく他の変形形態を得ることができる。
［関連出願］
本特許出願は、独国特許出願第１０２０１５１１９６５３．０号の優先権を主張するものであり、この文書の開示内容は参照により本明細書に援用される。
１ モジュール
２ 画素
３ 第１の発光チップ
４ 第２の発光チップ
５ 第３の発光チップ
１１ 第１のアノード端子
１２ 第２のアノード端子
１３ 第１のカソード端子
１４ 第２のカソード端子
１５ 第３のアノード端子
１６ 第３のカソード端子
２１ 第１の電力線
２２ 第２の電力線
２５ メッキ貫通孔
２６ 第２のメッキ貫通孔
３１ 第３の電力線
３２ 第４の電力線
３３ 第５の電力線
３４ 第６の電力線
４０ ドライバ回路
４１ 第１のマルチプレクサ
４２ 第２のマルチプレクサ
４５ 接着剤層
４６ 導電層
５０ キャリア
５１ 第１の列
５２ 第２の列
５３ 第３の列
６１ 第１のメッキ貫通孔
６２ 第２のメッキ貫通孔
６３ 第３のメッキ貫通孔
７１ 第１の接続線
７２ 第２の接続線
７３ 第３の接続線
８１ 第１のコンタクト領域
８２ 第２のコンタクト領域
８３ 第３のコンタクト領域
９１ 段差構造
９２ 第１の絶縁ウェブ
９３ 第２の絶縁ウェブ
９４ 第３の絶縁ウェブ
９５ 第４の絶縁ウェブ
９６ 第５の絶縁ウェブ
９７ 第６の絶縁ウェブ
９８ 第７の絶縁ウェブ
９９ 絶縁層
１００ フィルム
１１０ 再分配導体路
１２０ アライメント構造
１３０ 開口

Claims (14)

  1. 複数の画素（２）を含むキャリア（５０）を備え、各画素は少なくとも１つの第１および１つの第２の発光チップで形成されており、各発光チップ（３、４、５）は、第１および第２の電気端子（１１、１２、１３、１４、１５、１６）を含んでおり、
    前記画素（２）の前記第１の発光チップ（３）は、前記第１の電気端子（１１）によって第１の電力線（２１）に接続されており、
    前記画素（２）の前記第１の発光チップは、前記第２の電気端子（１３）によって第３の電力線（３１）に接続されており、
    前記画素（２）の前記第２の発光チップ（４）は、前記第１の電気端子（１２）によって第２の電力線（２２）に接続されており、
    前記画素（２）の前記第２の発光チップ（４）は、前記第２の電気端子（１４）によって第４の電力線（３２）に接続されており、
    前記第１および／または第２の電力線（２１、２２）は、表面メタライゼーションとして具現化されており、前記表面メタライゼーションはコンタクト領域（８１、８２、８３）を含み、前記発光チップ（３、４、５）は前記コンタクト領域（８１、８２、８３）に配置されており、少なくとも前記第１と第２の電力線（２１、２２）の前記コンタクト領域（８１、８２、８３）の間において、絶縁層（９９）がキャリア（５０）に設けられており、前記絶縁層（９９）は、前記コンタクト領域（８１、８２、８３）上に開口（１３０）を有しており、前記発光チップ（３、４、５）は前記開口（１３０）に配置されている、
    ビデオウォールのためのモジュール（１）。
  2. 前記画素（２）はそれぞれ第３の発光チップ（５）を含んでおり、前記第３の発光チップ（５）は、第１および第２の電気端子（１５、１６）を含んでおり、前記第３の発光チップ（５）は、前記第１の電気端子（１５）によって前記第１の電力線に接続されており、前記第３の発光チップ（５）は、前記第２の電気端子（１６）によって第５の電力線（３３）に接続されている、
    請求項１に記載のモジュール。
  3. 前記画素（２）はそれぞれ第３の発光チップ（５）を含んでおり、前記第３の発光チップ（５）は、第１および第２の電気端子（１５、１６）を含んでおり、前記第３の発光チップ（５）は、前記第１の電気端子（１５）によって第６の電力線（３４）に接続されており、前記第３の発光チップ（５）は、前記第２の電気端子（１６）によって第５の電力線（３３）に接続されている、
    請求項１に記載のモジュール。
  4. 前記第１の電力線（２１）および前記第２の電力線（２２）は、前記第１および第２の発光チップ（３、４）の前記第１の電気端子（１１、１２）が形成された第１の面に通されており、前記第３、第４、および第５の電力線（３１、３２、３３）は、前記第１、第２および第３の発光チップ（３、４、５）の前記第２の電気端子（１３、１４、１６）が形成された第２の面に通されている、
    請求項２または３に記載のモジュール。
  5. 前記第１、第２および第３の発光チップ（３、４、５）は、前記絶縁層（９９）の少なくとも１つの側面に対して横方向に距離をおいて配置されている、
    請求項１から４のいずれか１項に記載のモジュール。
  6. 前記第１の発光チップ（３）の１つの電気端子は、ワイヤボンドを介して前記第１または前記第３の電力線（２１、３１）に接続されている、
    請求項１から４のいずれか１項に記載のモジュール。
  7. 前記発光チップ（３、４、５）は、前記発光チップ（３、４、５）がその全面で前記コンタクト領域（８１、８２、８３）にもたれかからないように、前記コンタクト領域（８１、８２、８３）に面する側に段差構造を有している、
    請求項１から６のいずれか１項に記載のモジュール。
  8. 前記画素（２）の前記発光チップ（３、４、５）の間において、前記発光チップ（３、４、５）相互の電気絶縁を向上するために、絶縁バリア（９２〜９９）が少なくとも部分的に前記キャリア（５０）に設けられている、
    請求項１から７のいずれか１項に記載のモジュール。
  9. 導電コンタクトフィルム（１００）が、前記コンタクト領域（８１、８２、８３）と割り当てられた前記発光チップ（３、４、５）との間に配置されており、前記導電コンタクトフィルム（１００）は、前記発光チップを前記コンタクト領域（８１、８２、８３）に電気接続している、
    請求項１から８のいずれか１項に記載のモジュール。
  10. 前記発光チップ（３、４、５）は、はんだ接合部、特にＡｕＳｎはんだ接合部によって前記コンタクト領域（８１、８２、８３）にはんだ付けされており、前記はんだ接合部の固相線温度は２６０℃を超える、
    請求項７から９のいずれか１項に記載のモジュール。
  11. 前記発光チップ（３、４、５）は、摩擦圧接接合によって前記コンタクト領域（８１、８２、８３）に接合されている、および／または、前記発光チップ（３、４、５）は、はんだ付けによって前記コンタクト領域（８１、８２、８３）に接合されている、
    請求項７または８に記載のモジュール。
  12. 絶縁ウェブ（９２〜９８）が、前記第１と第２の電力線（２１、２２）のコンタクト領域（８１、８２、８３）の間に設けられている、
    請求項７から１１のいずれか１項に記載のモジュール。
  13. 前記発光チップ（３、４、５）は、電気絶縁性接着剤によって機械的に前記コンタクト領域（８１、８２、８３）に固定されており、前記発光チップ（３、４、５）の金属製コンタクトの先端は前記接着剤を貫通して前記コンタクト領域（８１、８２、８３）と電気コンタクトしている、
    請求項７から９のいずれか１項に記載のモジュール。
  14. 前記発光チップ（３、４、５）の少なくとも２つが前記絶縁層（９９）の開口（１３０）に配置されている、
    請求項１から１３のいずれか１項に記載のモジュール。
JP2018522587A 2015-11-13 2016-11-11 ビデオウォールのためのモジュール Active JP6637171B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015119653.0A DE102015119653A1 (de) 2015-11-13 2015-11-13 Modul für eine Videowand
DE102015119653.0 2015-11-13
PCT/EP2016/077489 WO2017081289A1 (de) 2015-11-13 2016-11-11 Modul für eine videowand

Publications (2)

Publication Number Publication Date
JP2018535451A JP2018535451A (ja) 2018-11-29
JP6637171B2 true JP6637171B2 (ja) 2020-01-29

Family

ID=57345912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018522587A Active JP6637171B2 (ja) 2015-11-13 2016-11-11 ビデオウォールのためのモジュール

Country Status (6)

Country Link
US (1) US10553148B2 (ja)
EP (1) EP3374986B1 (ja)
JP (1) JP6637171B2 (ja)
CN (1) CN108352147B (ja)
DE (1) DE102015119653A1 (ja)
WO (1) WO2017081289A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015118433A1 (de) 2015-10-28 2017-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
CN207834349U (zh) * 2018-01-16 2018-09-07 漳州立达信光电子科技有限公司 一种led封装结构

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53134967U (ja) 1977-03-31 1978-10-25
JPS5552857U (ja) * 1978-09-29 1980-04-09
JPS5567179A (en) * 1978-11-14 1980-05-21 Matsushita Electric Ind Co Ltd Luminous display device
JPS59181384A (ja) * 1983-03-31 1984-10-15 株式会社東芝 発光表示装置
EP0427052B1 (de) * 1989-11-09 1993-03-31 Oerlikon-Contraves AG Verfahren zur Herstellung von Hybridschaltungen mit einem Array aus gleichen elektronischen Elementen
JPH08202289A (ja) * 1995-01-31 1996-08-09 Mitsubishi Cable Ind Ltd 多色ディスプレイ装置
JPH09148629A (ja) * 1995-11-17 1997-06-06 Stanley Electric Co Ltd Ｌｅｄドットマトリクス表示器
JP3707279B2 (ja) * 1998-03-02 2005-10-19 松下電器産業株式会社 半導体発光装置
JP2000022219A (ja) * 1998-07-03 2000-01-21 Stanley Electric Co Ltd Ｌｅｄチップおよび該ｌｅｄチップを具備するｌｅｄランプ
JP2000252062A (ja) * 1999-03-04 2000-09-14 Pioneer Electronic Corp 発光ディスプレイパネルの製造方法
JP4385481B2 (ja) * 2000-03-31 2009-12-16 ソニー株式会社 表示装置
JP3675358B2 (ja) * 2001-05-17 2005-07-27 日立エーアイシー株式会社 表示体およびそれに使用したプリント配線板の製造方法
TW589663B (en) * 2003-05-12 2004-06-01 Au Optronics Corp Flat panel display and manufacturing method thereof
KR100685404B1 (ko) * 2004-10-11 2007-02-22 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
US20100295088A1 (en) * 2008-10-02 2010-11-25 Soraa, Inc. Textured-surface light emitting diode and method of manufacture
JP2010245365A (ja) * 2009-04-08 2010-10-28 Sony Corp 半導体発光素子組立体の製造方法、半導体発光素子、電子機器、及び、画像表示装置
KR101295358B1 (ko) * 2011-03-16 2013-08-12 삼성전자주식회사 액정 표시 장치 및 이에 구비되는 엘이디 모듈
CN103542310A (zh) 2012-07-12 2014-01-29 达昌电子科技(苏州)有限公司 灯条的制造方法
JP2014027214A (ja) 2012-07-30 2014-02-06 Ushio Inc 光源ユニット
DE102012109460B4 (de) * 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
US9029880B2 (en) * 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
JP2016512344A (ja) * 2013-03-11 2016-04-25 深セン市奥拓電子股▲分▼有限公司 高解像度ｌｅｄディスプレイ及びその超微細ドットピッチを有する表面実装型ｌｅｄコンビネーションランプ
US9711489B2 (en) * 2013-05-29 2017-07-18 Cree Huizhou Solid State Lighting Company Limited Multiple pixel surface mount device package
CN103489378A (zh) * 2013-09-11 2014-01-01 深圳市安华隆科技有限公司 一种led显示方法及运用该显示方法的led显示牌
US9748446B2 (en) * 2013-10-11 2017-08-29 Semicon Light Co., Ltd. Semiconductor light emitting device
TWI642170B (zh) * 2013-10-18 2018-11-21 半導體能源研究所股份有限公司 顯示裝置及電子裝置
JP6289179B2 (ja) * 2014-03-12 2018-03-07 スタンレー電気株式会社 半導体発光装置
US10056323B2 (en) * 2014-04-24 2018-08-21 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
US9799719B2 (en) * 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
CN104465639B (zh) * 2014-11-27 2018-07-20 深圳市奥伦德科技股份有限公司 点阵式led及其封装工艺及led显示屏
JP2016133590A (ja) * 2015-01-19 2016-07-25 ソニー株式会社 表示装置及び電子機器

Also Published As

Publication number Publication date
CN108352147A (zh) 2018-07-31
WO2017081289A1 (de) 2017-05-18
US20180322824A1 (en) 2018-11-08
CN108352147B (zh) 2021-02-26
EP3374986A1 (de) 2018-09-19
DE102015119653A1 (de) 2017-05-18
US10553148B2 (en) 2020-02-04
EP3374986B1 (de) 2019-09-04
JP2018535451A (ja) 2018-11-29

Similar Documents

Publication Publication Date Title
US20200154564A1 (en) Light-emitting module
US10720413B2 (en) LED package, LED module and method for manufacturing LED package
JP6497647B2 (ja) 表示装置及び表示装置の製造方法
JP6653022B2 (ja) ビデオウォールモジュールおよびビデオウォールモジュールの製造方法
US11023194B2 (en) Modular module
US10937936B2 (en) LED display unit group and display panel
JP2007311398A (ja) 発光装置
JP6637171B2 (ja) ビデオウォールのためのモジュール
CN111430339A (zh) 一种led显示单元组及显示面板
CN109755232B (zh) 一种优化型的四合一led显示模组及其显示屏
WO2015032603A1 (de) Optoelektronisches bauelement, optoelektronische vorrichtung und verfahren zum herstellen einer optoelektronischen vorrichtung
JP7392129B2 (ja) 表示デバイスおよび表示ユニット
US8791493B2 (en) Light emitting diode package and method for manufacturing the same
KR20140038881A (ko) 발광다이오드 모듈 및 그 제작방법
US20190067170A1 (en) Surface mounted type leadframe and photoelectric device with multi-chips
US20040264184A1 (en) Full-color light emitting device with four leads
KR20130068389A (ko) 발광 다이오드 칩 어레이
JP6486726B2 (ja) 発光モジュール
CN113745263B (zh) 显示面板、其制作方法及显示装置
US20210066387A1 (en) Light-emitting device
US20220069184A1 (en) Semiconductor light emitting device and method for manufacturing the same
CN101400197B (zh) 具覆晶结构的发光二极管装置
US20100157547A1 (en) Electronic device module
JP2016096322A (ja) 発光装置
US8680541B2 (en) LED structure and the LED package thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190814

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190814

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191219

R150 Certificate of patent or registration of utility model

Ref document number: 6637171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250