JP6607578B2 - 磁気抵抗効果素子及び磁気メモリ - Google Patents

磁気抵抗効果素子及び磁気メモリ Download PDF

Info

Publication number
JP6607578B2
JP6607578B2 JP2016570710A JP2016570710A JP6607578B2 JP 6607578 B2 JP6607578 B2 JP 6607578B2 JP 2016570710 A JP2016570710 A JP 2016570710A JP 2016570710 A JP2016570710 A JP 2016570710A JP 6607578 B2 JP6607578 B2 JP 6607578B2
Authority
JP
Japan
Prior art keywords
recording layer
layer
length
effect element
magnetoresistive effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016570710A
Other languages
English (en)
Other versions
JPWO2016117664A1 (ja
Inventor
英夫 佐藤
慎也 石川
俊輔 深見
正二 池田
文▲礼▼ 松倉
英男 大野
哲郎 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Publication of JPWO2016117664A1 publication Critical patent/JPWO2016117664A1/ja
Application granted granted Critical
Publication of JP6607578B2 publication Critical patent/JP6607578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

この発明は、磁気抵抗効果素子及び磁気メモリに関する。
小さい電流で磁化反転が可能な不揮発性の記憶素子として、スピン注入書き込みによる磁化反転を利用する構成の磁気メモリが注目されている。
スピン注入による磁化反転を利用する磁気メモリは、磁気トンネル接合素子（ＭＴＪ素子）により構成され、磁化の向きが固定された参照層（固定層）と、磁化の向きが変化する記録層（自由層）とが、トンネル絶縁膜を介して積層された構成を有する（例えば、特許文献１、２参照）。
研究の初期の段階では、磁気抵抗効果素子としては、参照層及び記録層の磁化の方向が膜面に平行な面内磁化方式のものが多く研究されていた。しかし、面内磁化方式の磁気抵抗効果素子の場合、性能指数（反転効率）が小さいという問題がある。
性能指数とは、熱安定性指数と書き込み電流の比（熱安定性指数／書き込み電流）で表される指数である。熱安定性指数は、記録データの熱に対する耐性を示し、不揮発性メモリとして、データを長期間保持するためには、熱安定性指数が大きいことが望ましい。例えば、特許文献３には、磁気抵抗効果素子の高い熱安定性を実現させるための技術が開示されている。一方、書き込み電流は、小さい方が省電力の観点から望ましい。従って、熱安定性指数／書き込み電流で表される性能指数は、大きい方が望ましい。
特開２００４−２５９９１３号公報 特開２００６−９３４３２号公報 特開２００７−２９４７３７号公報
Ｈ．Ｋｕｂｏｔａ ｅｔ ａｌ．，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ Ｖｏｌ．８９，０３２５０５（２００６） Ｓ．Ｙａｋａｔａ ｅｔ ａｌ．，Ｊｏｕｒｎａｌ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ．１０５，０７Ｄ１３１（２００９） Ｐ．Ｋｈａｌｉｌｉ Ａｍｉｒｉ ｅｔ ａｌ．，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ Ｖｏｌ．９８、１１２５０７（２０１１） Ｊｕｎ Ｈａｙａｋａｗａ ｅｔ ａｌ．，ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ Ｏｎ Ｍａｇｎｅｔｉｃｓ，４０、１９６２（２００９）
面内磁化方式の磁気抵抗効果素子は、性能指数が小さいという問題がある。換言すれば、面内磁化方式の磁気抵抗効果素子は、記録データを長期間保持できず、記録データの書き換えに大きな書き込み電流が必要となる。
性能指数を向上するため、近時、磁化の方向が強磁性膜の膜面に垂直な垂直磁化方式の磁気抵抗効果素子が研究されている。しかし、垂直磁気異方性を示す磁性材料は限られている。このため、垂直磁化方式の磁気抵抗効果素子は、材料の選択が制限されるという問題がある。このため、面内磁化方式で、性能指数の高い磁気抵抗効果素子が求められている。
本発明は、こうした実情に鑑みてなされたものであり、性能指数の高い面内磁化方式の磁気抵抗効果素子及び磁気メモリを提供することを目的とする。
上記目的を達成するために、本発明の磁気抵抗効果素子は、
強磁性体から構成され、磁化の方向が膜面方向を向いた参照層と、
強磁性体から構成され、磁化の方向が膜面方向を向いた記録層と、
前記参照層と前記記録層との間に配置された障壁層と、
を備え、
前記記録層の膜厚／前記記録層の短軸の長さ＞０．３であることを特徴とする。
前記記録層の膜厚／前記記録層の短軸の長さ＜１であることが望ましい。
前記記録層の長軸の長さ／前記記録層の短軸の長さ＞１．５であることが望ましい。
前記記録層の長軸の長さ／前記記録層の短軸の長さ＜４であることが望ましい。
前記記録層の短軸の長さ＜３０ｎｍであることが望ましい。
例えば、前記記録層の膜厚／前記記録層の短軸の長さ＞０．３であることにより、性能指数が１．５μＡ−１以上であり、熱安定性指数は６０以上、想定書き込み電流は４０μＡ以下である。
また、本発明の磁気メモリは、上述の磁気抵抗効果素子をメモリセルとして備える磁気メモリである。
本発明によれば、記録層の膜厚／記録層の短軸の長さ＞０．３である。このようなサイズ比とすることにより、高い性能指数を得ることができ、高性能の磁気抵抗効果素子とそれをメモリセルとして使用する磁気メモリを得ることができる。
本発明の実施の形態に係る磁気抵抗効果素子の積層構造を示す図である。 実施の形態に係る磁気抵抗効果素子の平面構造を示す図である。 実施の形態に係る磁気抵抗効果素子を含む磁気メモリ回路の構成を示す図である。 （ａ）と（ｂ）は、磁気抵抗効果素子の平行状態（低抵抗状態）と反平行状態（高抵抗状態）とを説明するための図である。 熱安定性指数とデータ保持時間との関係を示すグラフである。 反磁界係数と膜厚／短軸長の比の関係を表すグラフである。 本願発明の実施の形態に係る磁気抵抗効果素子の特性を、複数サイズの記録層について示す図であり、（ａ）は、記録層の膜厚と熱安定性指数との関係を示す図、（ｂ）は、記録層の膜厚と書き込み電流との関係を示す図、（ｃ）は、記録層の膜厚と性能指数との関係を示す図である。 （ａ）〜（ｄ）は、実施の形態に係る磁気抵抗効果素子の記録層の平面形状の他の例を示す図である。 （ａ）と（ｂ）は、記録層の平面形状が長方形の場合以外の、長軸の長さ（長軸長）Ｄｙと短軸の長さ（短軸長）Ｄｘの求め方を説明するための図である。 実施の形態に係る磁気抵抗効果素子の他の構造の例を示す図である。 実施の形態に係る磁気抵抗効果素子の他の構造の例を示す図である。 実施の形態に係る磁気抵抗効果素子の他の構造の例を示す図である。
以下、本発明の実施の形態に係る磁気抵抗効果素子とそれを用いた磁気メモリを説明する。
本実施形態に係る磁気抵抗効果素子１０は、図１に示すように、積層された基板層（電極層）１１と、参照層（固定層）１２と、障壁層１３と、記録層（自由層）１４と、電極層１５とを備える。
基板層１１はＴａ等の金属等から構成される。
参照層１２は、膜面に平行な方向に磁化容易軸を有する強磁性体から構成され、磁化Ｍｆの方向が一方向に固定されている。
参照層１２を構成する材料としては、例えば、Ｆｅ，Ｃｏ，Ｎｉ等の３ｄ遷移金属を含む材料を使用できる。より具体的には、Ｆｅ，Ｃｏ，Ｎｉなどの３ｄ遷移金属、Ｆｅ-Ｃｏ，Ｆｅ-Ｎｉ，Ｃｏ-Ｎｉ，Ｆｅ-Ｃｏ-Ｎｉ，Ｃｏ-Ｆｅ-Ｂ，Ｆｅ-Ｂ，Ｃｏ-Ｂなどの３ｄ遷移金属を含む合金などを用いることができる。これらに、Ｂ，Ｃ，Ｎ，Ｏ，Ａｌ，Ｓｉ，Ｐ，Ｇａ，Ｇｅなどの材料を添加して、所望の電気特性や構造が得られるように調整することもできる。
また、参照層１２は、積層フェリ結合を発現する積層構造から構成されてもよい。この場合、結合層としては、Ｒｕを用いることが望ましい。
さらに、参照層１２は、反強磁性層を含んでも良い。この場合、より強固に磁化を固定することができる。使用可能な反強磁性体としては、Ｉｒ−Ｍｎ，Ｐｔ−Ｍｎ合金等がある。
障壁層１３は、絶縁体から構成され、トンネル障壁を構成する。障壁層１３の材料としては、例えば、ＭｇＯ，Ａｌ２Ｏ３等の酸素を含む絶縁膜，ＡｌＮ等を使用できる。
記録層１４は、膜面に平行な方向に磁化容易軸を有する強磁性体から構成された層であり、磁化Ｍｇの方向がスピン注入書き込みにより変化する。
記録層１４を構成する材料としては、例えば、Ｆｅ，Ｃｏ，Ｎｉ等の３ｄ遷移金属を含む材料を使用できる。より具体的には、Ｆｅ，Ｃｏ，Ｎｉなどの３ｄ遷移金属、Ｆｅ-Ｃｏ，Ｆｅ-Ｎｉ，Ｃｏ-Ｎｉ，Ｆｅ-Ｃｏ-Ｎｉ，Ｃｏ-Ｆｅ-Ｂ，Ｆｅ-Ｂ，Ｃｏ-Ｂなどの３ｄ遷移金属を含む合金などを用いることができる。また、適宜、Ｂ，Ｃ，Ｎ，Ｏ，Ａｌ，Ｓｉ,Ｐ，Ｇａ，Ｇｅなどの材料を添加して、所望の電気特性や構造が得られるように調整することもできる。
電極層１５は、金属などの導体から構成される。電極層１５は、例えば、Ｔａから構成される。
本実施の形態では、記録層１４は、図２に示すように楕円形状を有する。楕円の長軸をＹ軸、短軸をＸ軸、膜厚方向をＺ軸とする。記録層１４のＹ軸方向の長さ、即ち長軸の長さ（長軸長）をＤｙ、Ｘ軸方向の長さ、即ち、短軸の長さ（短軸長）をＤｘ、また、膜厚（厚さ）をｔとする。なお、一般には、障壁層１３と参照層１２も、パターニング時の変形などを除けば、ほぼ同様の構成を有する。ただし、同一の形状及び構成である必要はない。
本実施の形態においては、１．５μＡ−１以上の高い性能指数を得る一方で、トレードオフの関係にある他の条件との整合をとるため、記録層１４に関し、１≧膜厚ｔ／短軸長Ｄｘ＞０．３、４＞長軸長Ｄｙ／短軸長Ｄｘ＞１．５、の条件を満たすサイズに形成されている。その詳細については後述する。
磁気抵抗効果素子１０の一実施例では、参照層１２は、電極１１側から、ＰｔＭｎ層（１５ｎｍ）／ＣｏＦｅ層（２．５ｎｍ）／Ｒｕ層（０．９ｎｍ）／ＣｏＦｅＢ層（１．５ｎｍ）／の積層体から構成される。
障壁層１３は、ＭｇＯ層（１〜２ｎｍ）から構成される。
記録層１４は、ＣｏＦｅＢ層から構成され、１≧膜厚ｔ／短軸長Ｄｘ＞０．３、４＞長軸長Ｄｙ／短軸長Ｄｘ＞１．５、の条件を満たすサイズに形成されている。
例えば、膜厚ｔは１０ｎｍ，短軸長Ｄｘ＝１０ｎｍ（４〜１６ｎｍ）、長軸長Ｄｙ＝２８ｎｍ（１５〜３５ｎｍ）に形成される。
基板層１１と電極層１５は、それぞれ、Ｔａ（５ｎｍ）から構成される。
次に、上記構成を有する磁気抵抗効果素子１０をメモリセルとして用いた磁気メモリ回路１００について図３を参照して説明する。
図３に示すように、磁気メモリ回路１００は、磁気抵抗効果素子１０と選択トランジスタ２０とを１ビット分のメモリセルとして、メモリセルが、マトリクス状に配列された構造を有する。
選択トランジスタ２０のソース電極はソース線ＳＬに、ドレイン電極は磁気抵抗効果素子１０の基板層１１に、ゲート電極はワード線ＷＬにそれぞれ電気的に接続されている。また、磁気抵抗効果素子１０の電極層１５は、ビット線ＢＬに接続されている。
図４（ａ）に示すように、参照層１２の磁化Ｍｆの方向と記録層１４の磁化Ｍｒの方向が互いに平行で同一方向（Ｐ状態）のとき、基板層１１と電極層１５との間が低抵抗になる。一方、図４（ｂ）に示すように、反平行（平行で反対方向：ＡＰ状態）のとき高抵抗になる。この抵抗値の高低をビット情報の「０」と「１」に対応させる。この実施形態では、低抵抗に「０」を、高抵抗に「１」を割り当てることとする。
磁気抵抗効果素子１０に情報を書き込む場合、書き込み対象の磁気抵抗効果素子１０に接続されたワード線ＷＬの電圧を制御して、対応する選択トランジスタ２０をオンする。続いて、ビット線ＢＬとソース線ＳＬとの間に印加する電圧を調整して、磁気抵抗効果素子１０を流れる書き込み電流Ｉｗの向きと大きさを制御して、スピン注入磁化反転によって所望のデータを書き込む。
書き込み電流Ｉｗが記録層１４から参照層１２に流れるとき、記録層１４の磁化Ｍｇは参照層１２の磁化Ｍｆに対して平行になり、書き込み電流Ｉｗが参照層１２から記録層１４に流れるとき、記録層１４の磁化は参照層１２の磁化に対して反平行になる。
一方、読み出し時には、ワード線ＷＬに選択電圧を印加して選択トランジスタ２０をオンし、さらに、ビット線ＢＬとソース線ＳＬの間に読み出し電圧を印加する。印加した読み出し電圧に対する読み出し電流の値により、磁気抵抗効果素子１０の抵抗の高低が求められ、これにより、記録されているデータが読み出される。
次に、上記構成を有する本実施形態の磁気抵抗効果素子１０が、従来の場合に比べて、性能指数に優れている点を説明する。
図１、２に示した構成の磁気抵抗効果素子１０の書き込み電流Ｉｗと熱安定性指数Δは式（１）と式（２）で表される。
ＩＷ＝α・［ｅ／（ｈ−・ｇ（θ））］（Ｍｓ・Ｖ）［Ｍｓ／（２μ０）（（Ｎｚ−Ｎｘ）＋（Ｎｚ−Ｎｙ））］ ・・・（１）
Δ＝［（Ｎｘ−Ｎｙ）／２］・［Ｍｓ２Ｖ／（２μ０ｋＢＴ）］ ・・・（２）
ここで、Ｎｚ＝｛１−（Ｎｘ＋Ｎｙ）｝
ｇ（θ）＝Ｐ／｛２・（１＋Ｐ２ｃｏｓθ）｝
である。
α：ダンピング定数、ｈ−：ディラック定数、ｅ：素電荷、Ｍｓ：飽和磁化、Ｖ：体積、μ０：真空の透磁率、Ｎｙ：Ｙ軸方向（長軸方向）の反磁界係数、Ｎｘ：Ｘ軸方向の反磁界係数、Ｎｚ：膜厚方向の反磁界係数、Ｐ：スピン分極率、θ：記録層と参照層の磁化の相対角度（０若しくはπ）、ｋＢ：ボルツマン定数、Ｔ：絶対温度である。
ここでは、ダンピング定数αを標準的な０．００５、スピン分極率Ｐを標準的な０．４５とする。
以降の説明において、書き込み電流Ｉｗは、θ＝０とπの場合の平均値を用いる。
はじめに、面内磁化方式の従来例での問題点を述べる。従来例では、例えば非特許文献１において、Ｄｘ＝７０ｎｍ、Ｄｙ＝１６０ｎｍ、ｔ＝２ｎｍが用いられている。この場合、数値計算からＮｚ＝０．９４、Ｎｘ＝０．０５、Ｎｙ＝０．０１と求まる。また、飽和磁化を非特許文献１で報告されている１．３８Ｔを用いると、式（１）と式（２）から、書き込み電流Ｉｗと熱安定性指数Δは、それぞれ４３４μＡと１０２と求まる。したがって、性能指数Δ／Ｉｗの値は０．２４μＡ−１となる。
このような低い性能指数は、磁気トンネル接合を用いたメモリを作製するためには、好適ではない。このため、非特許文献２、３では強磁性体と酸化物の界面に由来する界面磁気異方性を利用して性能指数を向上させる試みがなされている。また、特許文献２、３ならびに非特許文献４では、積層構造を工夫して、性能指数を向上させる試みがなされている。しかし、これまでの報告において得られている最大の性能指数は、非特許文献４で報告されている１．４であり、この値は後述するように磁気トンネル接合を用いたメモリを実現するには不十分である。
これに対して、本発明では、発明者は膜厚と短軸長の比に着目した。従来例で性能指数が小さい物理的な要因は、膜厚と短軸長の比が小さいために、ＮｘとＮｙが小さくＮｚが大きいことである。これらは、式（１）と式（２）から明らかなように、熱安定性指数Δを減少させ、書き込み電流Ｉｗを増加させるために、結果として性能指数を低下させる。発明者は、膜厚と短軸長の比を大きくすることで、Ｎｚを小さくし、またＮｘとＮｙを大きくすることができ、結果としてΔ／Ｉｗを大きくできることを見出した。以下に、具体的な計算結果に基づき、本発明の効果を示す。
記録層１４の短軸長Ｄｘ×長軸長Ｄｙを７×１４ｎｍ２、８×１７ｎｍ２、１０×２０ｎｍ２、１１×２３ｎｍ２、１３×２５ｎｍ２、１４×２８ｎｍ２、の６通りの値としたときについてそれぞれ、Ｎｘ、Ｎｙ，Ｎｚを求めて、膜厚と短軸長の比に対して整理すると、図６（ａ）〜（ｃ）のようになる。膜厚と短軸長の比の増加に伴い、Ｎｘ、Ｎｙは増加し、Ｎｚは減少することが分かる。従来の構造では、膜厚／短軸長の比は、大きいものでも０．０６程度であり、本研究で用いる構造に比べると、非常に小さいことがわかる。
次に、これらのＮｘ、Ｎｙ、Ｎｚの値と、式（１）と式（２）を用いて、熱安定性指数Δと書き込み電流Ｉｗを計算し、膜厚ｔに対して示したものが、図７（ａ）と（ｂ）である。なお、ここで飽和磁化は、ＣｏＦｅＢの一般的な値である１．３Ｔとした。
図７（ａ）、（ｂ）から明らかなように熱安定性指数Δはある膜厚（≒ｔ）においてピークを取る一方で、書き込み電流Ｉｗは膜厚に対して単調増加関数となっている。従って、熱安定性指数Δがピークを取る膜厚の近傍となるように設計することによって高い性能指数を得られる。実際に性能指数＝Δ／Ｉｗを計算すると、図７（ｃ）に示すようになる。
また、磁気抵抗効果素子１０を不揮発性メモリとして使用するためには、データの保持期間を１０年以上とする必要がある（例えば、ＩＴＲＳ（Ｔｈｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）の２０１１＿ＥＲＤ３の、ＳＴＴ−ＭＲＡＭに関する推奨値参照）。
一方、図５に示すように、熱安定性指数Δとデータ保持時間τとの間には、相関があり、保持期間１０年を満たすためには、熱安定性指数Δは最低４０程度必要である。さらに、素子間のばらつき（材質のばらつき、製造工程のばらつきを含む）、使用環境の差などを考慮すると、熱安定性指数Δは６０以上の値が望ましい。
また、選択トランジスタ２０のゲート幅と流せる電流には相関があり、例えば、半導体メモリであるＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）の性能向上が難しくなる技術世代であるゲート幅４０ｎｍでは、流せる電流は４０μＡが限界である。また、将来、選択トランジスタ２０が小型化（高集積化）されると、書き込み電流Ｉｗをより小さくする必要がある。
従って、選択トランジスタ２０のゲート幅が４０ｎｍの場合、性能指数Δ／Ｉｗは最低でも、Δ／Ｉｗ＝６０／４０μＡ≒１．５μＡ−１が必要となる。技術世代が進み、ゲート幅が小さくなると、さらに大きな性能指数が必要となる。
しかしながら、従来の面内磁化方式の磁気抵抗効果素子で、このような大きな性能指数を達成したものは報告されておらず、せいぜい１．４程度が限界である。
一方、図７（ｃ）上で、性能指数Δ／Ｉｗが１．５μＡ−１以上となる条件を求めると、記録層１４のサイズが１４×２８ｎｍ２のときの条件が最も厳しく、４．２／１４≒０．３となる。
さらに、より詳細なシミュレートと実験により、記録層１４の膜厚ｔ／短軸長Ｄｘ＞０．３とすることにより、性能指数が１．５μＡ−１以上となり、磁気メモリとして優れた特性が得られることが確認された。
一方、膜厚ｔ＞短軸長Ｄｘとした場合、記録層１４の磁化の向きが反転する際に、熱エネルギーによる磁化反転が膜面内では生じず、磁化がＺ軸方向（膜面に垂直方向）に回転してしまい、熱安定性指数が減少する。この結果、膜厚ｔを大きくしても、性能指数Δ／Ｉｗはピークを過ぎると逆に減少してしまう。このため、ｔ＜Ｄｘが望ましい。
この点から、１＞ｔ／Ｄｘという条件が得られる。
さらに、記録層１４の面内磁化Ｍｇが安定して維持されるように、記録層１４の長軸長Ｄｙと短軸長Ｄｘとは、４＞Ｄｙ／Ｄｘ＞１．５となることが望ましい。Ｄｙ／Ｄｘを４以上としても、磁気異方性の増加が熱安定性指数の増加に寄与しないために、無駄である。長軸長Ｄｙと短軸長Ｄｘを上述した範囲とすると、無駄が少なくなり、高集積化・小型化に適している。一方、Ｄｙ／Ｄｘが１．５以下となると、磁気異方性が小さいために、十分な熱安定性指数が得られなくなる。
また、短軸長Ｄｘの増加は、膜厚ｔの増加を意味し、膜厚ｔの増加は、エッチング時間の増加を引き起こす。したがって、現在のエッチング技術を用いる場合、メモリの作製時間の観点から、さらに、磁気トンネル接合の上に形成されるマスクの厚みとの関係から、短軸長Ｄｘ＜３０ｎｍが望ましい。
なお、Ｄｘ＞３０ｎｍであっても高い性能指数を得ることは原理的には可能である。しかし、従来の面内磁化方式で用いられているような７０ｎｍ程度のＤｘの場合、高い性能指数を得るためには膜厚ｔを３０ｎｍ程度以上とする必要がある。この場合、高い性能指数を得ることは可能であり、図７に示すように熱安定性指数は数１００〜数１０００と十分に大きくなる。一方で、書き込み電流は数１００〜数１０００μＡと過剰に大きくなる。このような大きな電流を素子に通電することは事実上不可能である。言い換えると、Ｄｘが大きいときは大きな性能指数を有さなくても熱安定性指数の必要値である６０を得ることができ、また、そのときの書き込み電流も妥当な範囲内に設計することができる。
実際、図７（ａ）〜（ｃ）に示すように、従来の面内磁化方式の磁気抵抗効果素子で用いている設計値は、ピークよりも遥かに左側に位置しており、従来の方法においても、熱安定性指数の必要値を満たしながら書き込み電流を妥当な値以下に抑えることは可能であった。しかし、最先端の半導体製造プロセスに混載し、より高集積な磁気メモリを実現するためにはＤｘを小さくする必要がある。このため、従来の設計思想で十分大きな熱安定性指数と十分小さな書き込み電流を実現することは困難であった。これが開発の中心が面内磁化方式から垂直磁化方式へとシフトしたことの所以である。
これに対して、本発明では面内磁化方式においても異なる設計思想を用いることによって好適な性能が得られることを見出し、その好適な設計範囲を見出した点に本質があり、この点で従来の面内磁化方式の磁気抵抗効果素子とは一線を画するものである。
以上説明したように、本実施の形態に係る磁気抵抗効果素子１０は、
ｉ）参照層１２と記録層１４との磁化の方向が膜面に平行な面内磁化方式のものである。
ｉｉ）記録層１４の膜厚ｔと短軸長Ｄｘの比ｔ／Ｄｘが０．３より大きいため、１．５μＡ−１以上の性能指数を得ることができる。これにより、小さい書き込み電流Ｉｗを確保しつつ、１０年以上のデータ保持期間を確保できる。
ｉｉｉ）また、記録層１４の膜厚ｔと短軸長Ｄｘとの比ｔ／Ｄｘが１未満であるため、磁化反転の際のエネルギーロスを抑えることができる。
ｉｖ）さらに、記録層１４の長軸長Ｄｙと短軸長Ｄｘとの比Ｄｙ／Ｄｘが１．５より大きいという条件を満たすことにより、磁化Ｍｇを安定して維持できる。
一方、記録層１４の長軸長Ｄｙと短軸長Ｄｘとの比Ｄｙ／Ｄｘが４未満であることより、記録層１４のサイズに無駄が少なく、高集積化・小型化に適している。
ｖ）記録層１４の短軸長Ｄｘが３０ｎｍ以下という条件を満たしているので、製造工程におけるエッチング時間の増加を抑制し、記録層１４を安定して製造することができる。また、導入可能な書き込み電流を得ることができる。
記録層１４の平面形状は、楕円形に限定されず、図８（ａ）〜（ｄ）に示すように、任意の形状を選択することができる。このような場合には、図９（ａ）、（ｂ）に示すように、記録層１４の平面形状に外接し、且つ、面接の最も小さい長方形１０４を描き、長方形１０４の長辺の延びる方向を磁化容易軸とし、長方形の長辺を長軸の長さＤｙ、長方形の短辺を短軸の長さＤｘとすればよい。また、図中の例では、すべてＸ軸とＹ軸に線対称な形状となっているが、これが非対称な形となっても、本発明の効果は得られる。
記録層１４の平面形状に応じて、熱安定性指数Δと書き込み電流Ｉｗを求める式（１）と式（２）は変化するが、何れにしても、上記の条件式ｔ／Ｄｘ＞０．３を満たすことにより、１．５μＡ−１以上の性能指数を得ることができる。
磁気抵抗効果素子の構成も図１、図２に示す構成に限定されない。
例えば、図１０に示すように、第２の参照層３１と第２の障壁層３２を配置してもよい。
また、図１１に示すように、非磁性層４２と第２の記録層４１を配置してもよい。この場合、非磁性層４２は、第１の記録層１４と第２の記録層４１の間に磁気的な結合を与えるように膜厚や材料が調整される。
さらに、図１２に示すように、非磁性層６２、記録層６１、障壁層６４、参照層６３を配置してもよい。
記録層が複数配置されている全ての記録層の合計の膜厚が、上記条件を満たすようにすればよい。
以上、本発明は、上記実施形態の説明および図面によって限定されるものではなく、上記実施形態および図面に適宜変更等を加えることは可能である。
本出願は、２０１５年１月２２日に出願された日本国特許出願２０１５−１０１８６号に基づくものであり、その明細書、特許請求の範囲、図面および要約書を含むものである。上記日本国特許出願における開示は、その全体が本明細書中に参照として含まれる。
１０ 磁気抵抗効果素子
１１ 基板層（電極層）
１２ 参照層（固定層）
１３ 障壁層（絶縁層）
１４ 記録層（自由層）
１５ 電極層
２０ 選択トランジスタ
ＷＬ ワード線
ＢＬ ビット線
ＳＬ ソース線

Claims (7)

  1. 強磁性体から構成され、磁化の方向が膜面方向を向いた参照層と、
    強磁性体から構成され、磁化の方向が膜面方向を向いた記録層と、
    前記参照層と前記記録層との間に配置された障壁層と、
    を備える磁気抵抗効果素子であって、
    前記記録層の膜厚／前記記録層の短軸の長さ＞０．３であり、
    前記記録層の膜厚／前記記録層の短軸の長さ＜１であり、
    性能指数が１．５μＡ-1以上であり、
    熱安定性指数が６０以上、想定書き込み電流は４０μＡ以下である、
    ことを特徴とする、
    磁気抵抗効果素子。
  2. 強磁性体から構成され、磁化の方向が膜面方向を向いた参照層と、
    強磁性体から構成され、磁化の方向が膜面方向を向いた記録層と、
    前記参照層と前記記録層との間に配置された障壁層と、
    を備える磁気抵抗効果素子であって、
    前記記録層の膜厚／前記記録層の短軸の長さ＞０．３であり、
    前記記録層の膜厚／前記記録層の短軸の長さ＜１であり、
    前記記録層の短軸の長さが１４ｎｍ以下である、
    ことを特徴とする、
    磁気抵抗効果素子。
  3. 強磁性体から構成され、磁化の方向が膜面方向を向いた参照層と、
    強磁性体から構成され、磁化の方向が膜面方向を向いた記録層と、
    前記参照層と前記記録層との間に配置された障壁層と、
    を備える磁気抵抗効果素子であって、
    前記記録層の膜厚／前記記録層の短軸の長さ＞０．３であり、
    前記記録層の膜厚／前記記録層の短軸の長さ＜１であり、
    前記記録層の短軸の長さ＜３０ｎｍであり、
    熱安定性指数は６０以上である、
    ことを特徴とする、
    磁気抵抗効果素子。
  4. 前記記録層の膜厚／前記記録層の短軸の長さ＞０．３であることにより、性能指数が１．５μＡ-1以上であり、
    熱安定性指数は６０以上、想定書き込み電流は４０μＡ以下である、
    ことを特徴とする請求項２又は３に記載の磁気抵抗効果素子。
  5. 前記記録層の長軸の長さ／前記記録層の短軸の長さ＞１．５であることを特徴とする、
    請求項１〜４のいずれか１項に記載の磁気抵抗効果素子。
  6. 前記記録層の長軸の長さ／前記記録層の短軸の長さ＜４であることを特徴とする、
    請求項５に記載の磁気抵抗効果素子。
  7. 請求項１〜６のいずれか１項に記載の磁気抵抗効果素子をメモリセルとして備える磁気メモリ。
JP2016570710A 2015-01-22 2016-01-21 磁気抵抗効果素子及び磁気メモリ Active JP6607578B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015010186 2015-01-22
JP2015010186 2015-01-22
PCT/JP2016/051758 WO2016117664A1 (ja) 2015-01-22 2016-01-21 磁気抵抗効果素子及び磁気メモリ

Publications (2)

Publication Number Publication Date
JPWO2016117664A1 JPWO2016117664A1 (ja) 2017-11-02
JP6607578B2 true JP6607578B2 (ja) 2019-11-20

Family

ID=56417194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016570710A Active JP6607578B2 (ja) 2015-01-22 2016-01-21 磁気抵抗効果素子及び磁気メモリ

Country Status (3)

Country Link
US (1) US10263180B2 (ja)
JP (1) JP6607578B2 (ja)
WO (1) WO2016117664A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165451A (ja) * 2002-11-13 2004-06-10 Sony Corp 磁気記憶素子及び磁気記憶素子の記録方法
JP2004259913A (ja) 2003-02-26 2004-09-16 Sony Corp 環状体の製造方法および磁気記憶装置およびその製造方法
JP2006093432A (ja) 2004-09-24 2006-04-06 Sony Corp 記憶素子及びメモリ
JP2006108565A (ja) * 2004-10-08 2006-04-20 Toshiba Corp 磁気抵抗効果素子及び磁気記録装置
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
JP2007294737A (ja) 2006-04-26 2007-11-08 Hitachi Ltd トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US20090302403A1 (en) * 2008-06-05 2009-12-10 Nguyen Paul P Spin torque transfer magnetic memory cell
JP5814680B2 (ja) * 2011-07-29 2015-11-17 株式会社東芝 磁気抵抗素子及び磁気メモリ

Also Published As

Publication number Publication date
JPWO2016117664A1 (ja) 2017-11-02
US10263180B2 (en) 2019-04-16
WO2016117664A1 (ja) 2016-07-28
US20170324030A1 (en) 2017-11-09

Similar Documents

Publication Publication Date Title
JP5867030B2 (ja) 記憶素子、記憶装置
JP6182993B2 (ja) 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
TW201805944A (zh) 磁性記憶體
US20100140726A1 (en) Method and system for providing magnetic elements having enhanced magnetic anisotropy and memories using such magnetic elements
CN106953005B (zh) 磁性元件和存储装置
JP2005093488A (ja) 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法
JP2009027177A (ja) Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法
KR20080070597A (ko) 자기 저항 소자 및 자기 메모리
JP2009252878A (ja) 磁気記憶装置
JP5461683B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2011210830A (ja) 磁気記憶素子および磁気記憶装置
JP2007305882A (ja) 記憶素子及びメモリ
WO2013080436A1 (ja) 記憶素子、記憶装置
JP7169683B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JPWO2010100728A1 (ja) 磁気メモリ
JP2013115400A (ja) 記憶素子、記憶装置
JP5492144B2 (ja) 垂直磁化磁気抵抗効果素子及び磁気メモリ
JP2008153527A (ja) 記憶素子及びメモリ
JP2013115399A (ja) 記憶素子、記憶装置
JP2006516808A (ja) 端部領域において磁気状態が安定している磁性書込み線を有するｍｒａｍセル
JP2013115412A (ja) 記憶素子、記憶装置
KR101881933B1 (ko) 자성구조체와 그 형성방법 및 자성구조체를 포함하는 메모리소자
US20070133264A1 (en) Storage element and memory

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191016

R150 Certificate of patent or registration of utility model

Ref document number: 6607578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250