JP6599032B1 - 入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム - Google Patents

入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム Download PDF

Info

Publication number
JP6599032B1
JP6599032B1 JP2018568984A JP2018568984A JP6599032B1 JP 6599032 B1 JP6599032 B1 JP 6599032B1 JP 2018568984 A JP2018568984 A JP 2018568984A JP 2018568984 A JP2018568984 A JP 2018568984A JP 6599032 B1 JP6599032 B1 JP 6599032B1
Authority
JP
Japan
Prior art keywords
information
input
signal
unit
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018568984A
Other languages
English (en)
Other versions
JPWO2019155560A1 (ja
Inventor
恒平 山下
智 浮穴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6599032B1 publication Critical patent/JP6599032B1/ja
Publication of JPWO2019155560A1 publication Critical patent/JPWO2019155560A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/26—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light
    • G01D5/32—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light
    • G01D5/34—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light the beams of light being detected by photocells
    • G01D5/36—Forming the light into pulses
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1157—I-O used either as input or as output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14006—Safety, monitoring in general
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/37—Measurements
    • G05B2219/37224—Inspect wafer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Programmable Controllers (AREA)

Abstract

入出力制御ユニット（１２０）は、ストレージと入出力制御部（１２６）とアナログ信号入力インタフェース（１２９）とパルス信号入力インタフェース（１２７Ａ）とを備える。入出力制御部（１２６）は、トリガ信号を生成するパルス信号入力ブロック（１４１１）と、アナログ信号をアナログディジタル変換することによりウェハ厚さ情報を生成するＡ／Ｄ変換ブロック（１４３１）と、トリガ信号に同期して、ウェハ厚さ情報を、ストレージにおける予め設定されたテーブルＡに格納するロガーブロック（１５０１）と、ディジタル信号から継続的にカウント値を示すカウント値情報を生成して出力するカウンタブロック（１４６１）と、トリガ信号に同期して、カウント値情報を、ウェハ厚さ情報と対応づけて、ストレージ（１２４）におけるテーブルＴＢに格納するロガーブロック（１５０２）と、を有する。

Description

本発明は、入出力制御ユニット、プログラマブルロジックコントローラおよび検査システムに関する。
エンコーダからのパルス信号に基づいて同期制御信号を生成する同期制御信号生成ユニットと、カウンタユニットと、アナログ入力ユニットと、ＣＰＵユニットとを備えるプログラマブルコントローラが提案されている（例えば特許文献１参照）。ここで、カウンタユニットは、同期制御信号に同期したタイミングで、エンコーダからのパルス信号のパルスのカウント値を内部メモリにラッチする。アナログ入力ユニットは、同期制御信号に同期したタイミングで、センサから出力されるアナログ信号の信号レベルを示す値を内部メモリにラッチする。ＣＰＵユニットは、同期制御信号に同期して、カウンタユニットの内部メモリにラッチされているカウント値、アナログ入力ユニットの内部メモリにラッチされているアナログ信号の信号レベルを示す値を、バス通信線を介して読み取る。
国際公開第２０１４／２０７８２５号
特許文献１に記載されたプログラマブルコントローラでは、ＣＰＵユニットが、同期制御信号の各周期において、毎回各内部メモリにラッチされているカウント値、アナログ信号の信号レベルを示す値を読み取る。従って、同期制御信号の周期を、ＣＰＵユニットがカウント値、アナログ信号の信号レベルを示す値を読み取る時間よりも長くする必要がある。即ち、同期制御信号の周期は、ＣＰＵユニットの処理の速度により制約を受ける。従って、プログラマブルロジックコントローラの処理時間が必然的に長くなり、それを使用した製造装置では、タクト時間の低減を図ることが難しかった。また、特許文献１に記載されたプログラマブルコントローラでは、カウンタユニットの内部メモリおよびアナログ入力ユニットの内部メモリのそれぞれに複数の格納領域が設けられていない。従って、ＣＰＵユニットは、カウンタユニットの内部メモリおよびアナログ入力ユニットの内部メモリそれぞれの１つの格納領域に格納されたデータを、新たに格納領域へ転送されるデータにより上書きされる前に、随時各内部メモリから読み出す必要がある。このため、プログラマブルロジックコントローラの処理時間が長くなってしまう。
本発明は、上記事由に鑑みてなされたものであり、プログラマブルロジックコントローラの処理速度を向上させることができる入出力制御ユニット、プログラマブルロジックコントローラおよび検査システムを提供することを目的とする。
上記目的を達成するために、本発明に係る入出力制御ユニットは、
記憶部と、
入出力制御部と、
第１機器に接続され前記第１機器から入力される第１信号を前記入出力制御部へ出力する第１入力インタフェースと、
第２機器に接続され前記第２機器から入力される第２信号を前記入出力制御部へ出力する第２入力インタフェースと、を備え、
前記入出力制御部は、
トリガ信号を生成するトリガ出力部と、
前記トリガ信号に同期して、前記第１信号に基づく第１情報を、前記記憶部における予め設定された複数の第１格納領域に格納する第１ロガーブロックと、
前記トリガ信号に同期して、前記第２信号に基づく第２情報を、前記第１情報と対応づけて、前記記憶部における予め設定された複数の第２格納領域に格納する第２ロガーブロックと、を有する。
本発明によれば、入出力制御部が、トリガ信号に同期して、第１信号に基づく第１情報を、複数の第１格納領域に格納する第１ロガーブロックと、トリガ信号に同期して、第２信号に基づく第２情報を、第１情報と対応づけて、複数の第２格納領域に格納する第２ロガーブロックと、を有する。これにより、ＣＰＵユニットは、例えば１つの格納領域に格納された第１情報または第２情報を、新たにその格納領域へ転送される第１情報または第２情報により上書きされる前に、随時読み出す処理を実行する必要がない。そして、入出力制御ユニットは、同時に取得したディジタル情報とカウント情報とを互いに対応づけて記憶部に記憶させることができる。従って、例えばＣＰＵユニットの処理速度に関わらずトリガ信号の周期を短縮することができるので、その分、短い周期でディジタル情報とカウント情報との同時取得が可能となり、本発明に係る入出力制御ユニットを備えるプログラマブルロジックコントローラの処理速度を向上させることができる。
本発明の実施の形態に係るウェハ厚さ検査システムを示す図 実施の形態に係るウェハ厚さ検査システムの一部を示す図 実施の形態に係るプログラマブルロジックコントローラの構成を示すブロック図 実施の形態に係る入出力制御部の構成を示すブロック図 実施の形態に係るパーソナルコンピュータの構成を示すブロック図 実施の形態に係るウェハ厚さ検査システムの初期設定時における動作を示すシーケンス図 実施の形態に係る判定基準情報の一例を示す図 実施の形態に係るポインタテーブル情報の一例を示す図 実施の形態に係る入出力制御ユニットの制御ブロック図 実施の形態に係るストレージが記憶するテーブルの一例を示す図 実施の形態に係るＰＬＣの入出力制御ユニットの演算部が実行するウェハ厚さ判定処理の流れの一例を示すフローチャート 実施の形態に係るウェハ厚さ判定処理の判定結果の一例を示す図 実施の形態に係るウェハ厚さ判定処理の判定結果の一例を示す図 比較例に係るプログラマブルロジックコントローラの動作を説明するためのタイムチャート 実施の形態に係るプログラマブルロジックコントローラの動作を説明するためのタイムチャート 変形例に係る入出力制御ユニットの制御ブロック図 変形例に係るプログラマブルロジックコントローラの動作を説明するためのタイムチャート
以下、本発明の一実施の形態に係るプログラマブルロジックコントローラについて図面を参照しながら説明する。本実施の形態に係るプログラマブルロジックコントローラの入出力制御ユニットは、複数の汎用回路ブロックを有する入出力制御部と、外部から入力される第１信号を入出力制御部へ出力する第１入力インタフェースと、外部から入力される第２信号を入出力制御部へ出力する第２入力インタフェースと、を備える。本実施の形態では、第１信号がアナログ信号であり、第２信号がパルス信号である。また、第１入力インタフェースが、アナログ信号入力インタフェースであり、第２入力インタフェースが、パルス信号入力インタフェースである。また、入出力制御ユニットは、更に、大容量のストレージを備える。そして、入出力制御部は、同時に入力される第１信号と第２信号とのそれぞれについて並列処理を実行することにより同時に複数種類の情報、即ち、第１信号に基づく第１情報と第２信号に基づく第２情報とを生成する。そして、入出力制御部は、複数種類の情報を生成する毎にそれらをストレージに順次記憶させる。ここで、ストレージは、複数の第１情報を格納するための複数の第１格納領域と、複数の第２情報を格納するための複数の第２格納領域と、を有する。ストレージは、第１情報と第２情報とをそれぞれ共通の相対アドレスで管理し、互いに対応づけた形で記憶する。また、入出力制御ユニットは、ストレージが記憶する複数種類の情報について、予め設定された判定情報に基づいて判定を行う判定部を備える。
例えば図１に示すように、本実施の形態に係るプログラマブルロジックコントローラ（以下、「ＰＬＣ（Programmable Logic Controller）」と称する。）１０は、ウェハ厚さ検査ユニット１６とともにウェハ厚さ検査システムを構成する。
ウェハ厚さ検査ユニット１６は、ターンテーブル１６１と、レーザ変位センサ１６２と、エンコーダ１６３と、近接センサ１６４と、を備える。ここで、レーザ変位センサ１６２が、特許請求の範囲に記載の第１機器に相当し、エンコーダ１６３が特許請求の範囲に記載の第２機器に相当し、近接センサ１６４が、特許請求の範囲に記載の第３機器に相当する。また、ウェハ厚さ検査ユニット１６は、ターンテーブル１６１の回転動作のオンオフを切り替えるためのスイッチ１６５と、ターンテーブル１６１に設けられた真空チャック（図示せず）の吸着状態を切り替えるためのバルブ１６６と、を備える。ターンテーブル１６１、レーザ変位センサ１６２、エンコーダ１６３、近接センサ１６４、スイッチ１６５およびバルブ１６６は、通信線Ｌ２を介してＰＬＣ１０の入出力インタフェース１２０ａに接続されている。このウェハ厚さ検査システムは、ウェハ厚さ検査ユニット１６のターンテーブル１６１上に載置されたウェハＷを回転させながらレーザ変位センサ１６２でウェハＷの厚さを測定する。
レーザ変位センサ１６２は、図２に示すように、ターンテーブル１６１の上方に配置され、アナログ信号である電流信号を出力する。この電流信号は、例えばウェハＷの厚さを反映した電流値を示す信号である。エンコーダ１６３は、例えば光電方式のロータリエンコーダであり円盤状のターンテーブル１６１の周囲に設けられている。エンコーダ１６３は、例えばターンテーブル１６１の回転に伴い回転するスリット円板と、フォトトランジスタと、を有し、ターンテーブル１６１の回転に伴いスリット円板のスリットを通過した光をフォトトランジスタで受光しそれに応じたパルス信号を出力する。エンコーダ１６３は、ターンテーブル１６１の回転に伴って連続的にパルス信号を出力する。このパルス信号は、ターンテーブルの回転速度に応じてパルスの発生頻度が増減する信号である。そして、エンコーダ１６３から出力されるパルス信号に含まれるパルスをカウントして得られるカウント値は、ターンテーブル１６１の初期位置からの回転角度、即ち、ウェハＷの回転角度に比例して増加する。近接センサ１６４は、ウェハＷの接近を検知するセンサであり、例えばターンテーブル１６１の周部上方に配置され、ウェハＷ上の近接センサ１６４との距離が予め設定された距離以下になるとパルス信号を出力する。
図１に戻って、ＰＬＣ１０は、ベースユニット１１０と、ＣＰＵ（Central Processing Unit）ユニット１００と、入出力制御ユニット１２０と、を備える。ＣＰＵユニット１００には、ＵＳＢインタフェースであるＰＣインタフェース１０３が設けられている。また、入出力制御ユニット１２０には、ウェハ厚さ検査ユニット１６と通信線Ｌ２を介して接続される入出力インタフェース１２０ａが設けられている。ベースユニット１１０は、図３に示すように、例えばＣＰＵユニット１００と入出力制御ユニット１２０との間での情報の送受信を行うためのバス通信線１１１を備える。また、ベースユニット１１０は、ＣＰＵユニット１００および入出力制御ユニット１２０の裏側に配置される板面部を有し、板面部においてコネクタ（図示せず）を介してＣＰＵユニット１００および入出力制御ユニット１２０と接続されている。
ＣＰＵユニット１００は、予め設定されたパラメータ１０２ａとラダープログラム１０２ｂとを記憶するメモリ１０２と、パラメータ１０２ａに従ってラダープログラム１０２ｂを実行する演算部１０１と、を備える。演算部１０１は、ＣＰＵとＣＰＵの作業領域となるＲＡＭ（Random Access Memory）とを有する。メモリ１０２は、例えば磁気ディスク、半導体フラッシュメモリ等の不揮発性メモリである。また、ＣＰＵユニット１００は、例えばＵＳＢ（Universal Serial Bus）インタフェースであるＰＣインタフェース１０３と、バス通信線１１１を介した通信を行うための通信バスインタフェース１０４と、を備える。
入出力制御ユニット１２０は、演算部１２１と、内部メモリ１２２と、不揮発性メモリ１２３と、ストレージ１２４と、複数の汎用回路ブロックを有する再構成可能集積回路である入出力制御部１２６と、を備える。不揮発性メモリ１２３およびストレージ１２４は、例えば磁気ディスク、半導体フラッシュメモリ等である。また、入出力制御ユニット１２０は、バス通信線１１１を介した通信を行うための通信バスインタフェース１２５を備える。更に、入出力制御ユニット１２０は、パルス信号入力インタフェース１２７Ａ、１２７Ｂと、ディジタル信号出力インタフェース１２８と、アナログ信号入力インタフェース１２９と、アナログ信号出力インタフェース１３０と、を備える。
パルス信号入力インタフェース１２７Ａは、エンコーダ１６３から入力される第２信号であるパルス信号を入出力制御部１２６へ出力する第２入力インタフェースである。パルス信号入力インタフェース１２７Ｂは、近接センサ１６４から入力される第３信号であるパルス信号を入出力制御部１２６へ出力する第３入力インタフェースである。ディジタル信号出力インタフェース１２８は、入出力制御部１２６から入力されるディジタル信号をスイッチ１６５へ出力する。アナログ信号入力インタフェース１２９は、レーザ変位センサ１６２から入力されるアナログ信号を入出力制御部１２６へ出力する。アナログ信号出力インタフェース１３０は、入出力制御部１２６から入力されるアナログ信号をバルブ１６６へ出力することにより、バルブ１６６を駆動する。
入出力制御部１２６は、図４に示すように、フィルタブロック１４５１〜１４５ｘ、カウンタブロック１４６１〜１４６ｙ、論理演算ブロック１４７１〜１４７ｚ、四則演算ブロック１４８１〜１４８ｖ、比較演算ブロック１４９１〜１４９ｕおよびロガーブロック１５０１〜１５０ｗを有する。また、入出力制御部１２６は、パルス信号入力ブロック１４１１〜１４１ｑ、ディジタル信号出力ブロック１４２１〜１４２ｒ、Ａ／Ｄ変換ブロック１４３１〜１４３ｐ、Ｄ／Ａ変換ブロック１４４１〜１４４ｏおよび回路ブロック切替バス１４０を有する。以後、これらの各種ブロックを適宜汎用回路ブロックと称する。これら複数の汎用回路ブロックは、並列処理を実行することによりナノ秒オーダの高速動作が可能となっている。回路ブロック切替バス１４０は、複数の汎用回路ブロックの組合せまたは使用順序を変更する機能を有する。複数の汎用回路ブロックは、それぞれレジスタに記憶された実行パラメータに基づいて動作する。また、入出力制御部１２６は、ナノ秒周期の内部制御クロックを出力するクロック出力部（図示せず）を有する。
パルス信号入力ブロック１４１１〜１４１ｑは、実行パラメータを記憶するレジスタ１４１１１〜１４１１ｑと、情報を入出力する入出力端子１４１２１〜１４１２ｑを有する。このうち、パルス信号入力ブロック１４１１、１４１２は、それぞれパルス信号入力インタフェース１２７Ａ、１２７Ｂからパルス信号が入力されると、それに応じたディジタル情報を、入出力端子１４１２１、１４１２２を介して各汎用回路ブロックへ出力する。
ディジタル信号出力ブロック１４２１〜１４２ｒは、実行パラメータを記憶するレジスタ１４２１１〜１４２１ｒと、情報を入出力する入出力端子１４２２１〜１４２２ｒと、を有する。このうち、ディジタル信号出力ブロック１４２１は、例えば演算部１２１から入出力端子１４２２１を介してディジタル情報が入力されると、それに応じたディジタル信号をディジタル信号出力インタフェース１２８へ出力する。
Ａ／Ｄ変換ブロック１４３１〜１４３ｐは、実行パラメータを記憶するレジスタ１４３１１〜１４３１ｐと、情報を入出力する入出力端子１４３２１〜１４３２ｐと、を有する。Ａ／Ｄ変換ブロック１４３１〜１４３ｐは、アナログ信号入力インタフェース１２９から入力されるアナログ信号を、その信号レベルに応じたディジタル値を示すディジタル情報に継続的に変換して出力する。即ち、Ａ／Ｄ変換ブロック１４３１〜１４３ｐは、アナログ信号をアナログディジタル変換することによりアナログ信号の信号レベルに対応するディジタル値を示すディジタル情報を生成するディジタル情報生成ブロックである。そして、Ａ／Ｄ変換ブロック１４３１〜１４３ｐは、変換して得られるディジタル情報を、入出力端子１４３２１〜１４３２ｐを介して各汎用回路ブロックへ出力する。
Ｄ／Ａ変換ブロック１４４１〜１４４ｏは、実行パラメータを記憶するレジスタ１４４１１〜１４４１ｏと、情報を入出力する入出力端子１４４２１〜１４４２ｏと、を有する。Ｄ／Ａ変換ブロック１４４１〜１４４ｏは、例えば演算部１２１から入出力端子１４４２１〜１４４２ｏを介して入力される、アナログ信号の信号レベルおよび極性を示すディジタル情報を、その信号レベルおよび極性に応じたアナログ信号に変換する。そして、Ｄ／Ａ変換ブロック１４４１〜１４４ｏは、変換して得られるアナログ信号を、アナログ信号出力インタフェース１３０へ出力する。
フィルタブロック１４５１〜１４５ｘは、実行パラメータを記憶するレジスタ１４５１１〜１４５１ｘと、情報を入出力する入出力端子１４５２１〜１４５２ｘと、を有する。フィルタブロック１４５１〜１４５ｘは、入出力制御部１２６へ入力される信号に含まれるノイズを除去する。
カウンタブロック１４６１〜１４６ｙは、実行パラメータを記憶するレジスタ１４６１１〜１４６１ ｙ と、情報を入出力する入出力端子１４６２１〜１４６２ｙと、を有する。カウンタブロック１４６１〜１４６ｙは、例えばパルス信号入力ブロック１４１１〜１４１ｑから入出力端子１４６２１〜１４６２ｙを介してパルス信号に対応するディジタル情報が入力されると、そのディジタル情報に基づいて、パルス信号に含まれるパルスをカウントする。カウンタブロック１４６１〜１４６ｙは、パルス信号に含まれるパルスを継続的にカウントして得られるカウント値を示すカウント情報を生成して出力する。
論理演算ブロック１４７１〜１４７ｚは、実行パラメータを記憶するレジスタ１４７１１〜１４７１ｚと、情報を入出力する入出力端子１４７２１〜１４７２ｚと、を有する。論理演算ブロック１４７１〜１４７ｚは、ビットデータについて、基本的な論理演算を実行する。ここで、基本的な論理演算としては、論理否定、論理積、論理和、排他的論理和、否定論理和、否定論理積が挙げられる。
四則演算ブロック１４８１〜１４８ｖは、実行パラメータを記憶するレジスタ１４８１１〜１４８１ｖと、情報を入出力する入出力端子１４８２１〜１４８２ｖと、を有する。四則演算ブロック１４８１〜１４８ｖは、ワードデータについて、和、差、積、商といった四則演算を実行する。
比較演算ブロック１４９１〜１４９uは、実行パラメータを記憶するレジスタ１４９１１〜１４９１uと、情報を入出力する入出力端子１４９２１〜１４９２uと、を有する。比較演算ブロック１４９１〜１４９uは、比較処理を実行する。
ロガーブロック１５０１〜１５０ｗは、実行パラメータを記憶するレジスタ１５０１１〜１５０１ｗと、情報を入出力する入出力端子１５０２１〜１５０２ｗと、を有する。また、ロガーブロック１５０１〜１５０ｗは、それらが処理を開始するトリガとなるトリガ信号が入力されるトリガ入力端子１５０３１〜１５０３ｗを有する。ロガーブロック１５０１〜１５０ｗは、トリガ入力端子１５０３１〜１５０３ｗに入力されるトリガ信号に同期して、各汎用回路ブロックが出力するビットデータまたはワードデータ形式のディジタル情報或いはカウント情報を取得し、ストレージ１２４に順次書き込んでいく。ここで、ロガーブロック１５０１〜１５０ｗは、後述するポインタテーブル情報に基づいて、トリガ信号に同期して、取得したディジタル情報或いはカウント情報をストレージ１２４における予め設定された記憶領域に順次書き込んでいく。
ストレージ１２４は、入出力制御部１２６のロガーブロック１５０１〜１５０ｗから転送されるディジタル情報とカウント情報とを記憶する。
内部メモリ１２２は、入出力制御部１２６が有する複数の汎用回路ブロックを動作させる順序を規定する動作パラメータ情報を記憶する。また、内部メモリ１２２は、ストレージ１２４における各ロガーブロック１５０１〜１５０ｗそれぞれがディジタル情報或いはカウント情報を書き込む記憶領域を規定するポインタテーブル情報ＬＰＴを記憶する。内部メモリ１２２および不揮発性メモリ１２３は、ディジタル情報が示す数値に対する予め設定された判定基準を示す判定基準情報を、ディジタル情報に対応づけられたカウント情報に対応づけて記憶する判定基準情報記憶部として機能する。
演算部１２１は、内部メモリ１２２が記憶する動作パラメータに基づいて、入出力制御部１２６が有する複数の汎用回路ブロックの再構成を実行する。具体的には、演算部１２１は、内部メモリ１２２が記憶する動作パラメータを解析して、汎用回路ブロックの組み合わせまたは使用順序、および動作内容を決定する。そして、演算部１２１は、決定した動作内容に応じて、入出力制御部１２６の各汎用回路ブロックのレジスタに実行パラメータを格納する。また、演算部１２１は、ストレージ１２４が記憶する、入出力制御部１２６から出力されたディジタル情報、カウント情報を用いて後述するウェハ検査処理を実行する。
図１に戻って、ＰＬＣ１０において実行されるプログラムの作成、ＰＬＣ１０の各種パラメータの設定およびＰＬＣ１０の動作状態の監視は、ＰＬＣ１０に通信線Ｌ１およびＰＣインタフェース１０３を介して接続されるＰＣ３０で行うことができる。
ＰＣ３０は、例えば汎用のパーソナルコンピュータであり、図５に示すように、ＣＰＵ３１と主記憶部３２と補助記憶部３３と入力部３４と表示部３５と通信インタフェース３６と各部を接続するバス３９とを備える。主記憶部３２は、揮発性メモリであり、ＣＰＵ３１の作業領域として使用される。補助記憶部３３は、磁気ディスク、半導体フラッシュメモリ等の不揮発性メモリであり、エンジニアリングツール４０を実現するためのプログラムを記憶する。そして、ＣＰＵが、このプログラムを補助記憶部３３から主記憶部３２に読み出して実行することにより、エンジニアリングツール４０が実現される。入力部３４は、例えばキーボードであり、ユーザが入力する各種操作情報を受け付けて、受け付けた操作情報をＣＰＵ３１へ出力する。表示部３５は、例えば液晶ディスプレイであり、ＣＰＵから入力された各種情報を表示する。通信インタフェース３６は、ＰＣ３０がＰＬＣ１０に通信線Ｌ１およびＰＣインタフェース１０３を介して接続された状態で、ＰＬＣ１０との間で情報の送受信を実行する。
エンジニアリングツール４０は、ＰＬＣ１０が実行するプログラムの生成、ＰＬＣ１０の動作内容の設定およびＰＬＣ１０の動作状態の監視を行う機能を有する。前述のウェハ厚さ検査システムの仕様に応じた入出力制御部１２６には、アナログ信号入力インタフェース１２９から入力される電流信号をＡ／Ｄ変換することにより電流信号の信号レベルに応じたディジタル値を示すディジタル情報を生成する機能が要求される。また、この入出力制御部１２６には、パルス信号入力インタフェース１２７Ａから入力されるパルス信号に含まれるパルスをカウントすることにより得られるカウント値を示すカウント情報を生成する機能が要求される。更に、この入出力制御部１２６には、生成したディジタル情報およびカウント情報をストレージ１２４における予め設定された記憶領域へ書き込む機能が要求される。エンジニアリングツール４０は、入出力制御部１２６がこれらの各種機能を発揮するように、複数の汎用回路ブロックを再構成するためのプログラムを生成する。また、エンジニアリングツール４０は、ストレージ１２４における、ディジタル情報およびカウント情報が書き込まれる領域を規定するポインタテーブル情報ＬＰＴも生成する。更に、エンジニアリングツール４０は、入出力制御ユニット１２０の演算部１２１がウェハＷの厚さを判定する際に仕様する判定基準情報も生成する。また、エンジニアリングツール４０は、ユーザにプログラムの作成、ＰＬＣ１０の動作内容の設定およびＰＬＣ１０の動作状態の監視を行うために必要な情報を提示するエンジニアリングツール画面を表示部３５に適宜表示させる。
エンジニアリングツール４０は、動作パラメータ生成部４１と、判定基準情報生成部４２と、ポインタテーブル生成部４３と、転送部４４と、を有する。動作パラメータ生成部４１は、ユーザが入力部３４を介して入力したロジック回路情報に基づいて、入出力制御部１２６の複数の汎用回路ブロックを用いて実現されるロジック回路の動作パラメータを示す動作パラメータ情報を生成する。ロジック回路情報は、ロジック回路の作図情報および設定情報を含むものである。動作パラメータ生成部４１は、生成した動作パラメータ情報ＤＡＭを補助記憶部３３に記憶させる。判定基準情報生成部４２は、入出力制御ユニット１２０のストレージ１２４が記憶する各種ディジタル情報を用いて、後述するウェハ検査処理を実行するために必要な判定基準情報を生成する。判定基準情報生成部４２は、生成した判定基準情報ＤＡＪを補助記憶部３３に記憶させる。
ポインタテーブル生成部４３は、動作パラメータ情報ＤＡＭに基づいて、入出力制御部１２６のロガーブロック１５０１〜１５０ｗそれぞれがストレージ１２４におけるディジタル情報或いはカウント情報を書き込む記憶領域を規定するポインタテーブル情報ＬＰＴを生成する。ポインタテーブル生成部４３は、生成したポインタテーブル情報ＬＰＴを補助記憶部３３に記憶させる。転送部４４は、ユーザが入力部３４に対して動作パラメータ情報ＤＡＭ、判定基準情報ＤＡＪおよびポインタテーブル情報ＬＰＴをＰＬＣ１０へ転送するための操作を受け付けると、補助記憶部３３が記憶するこれらの情報をＰＬＣ１０へ転送する。
次に、本実施の形態に係るウェハ厚さ検査システムに使用されるＰＬＣ１０の初期設定時における一連の動作について、図６を参照しながら説明する。ここで、ＰＣ３０においてエンジニアリングツール４０が起動しており、ＰＣ３０とＰＬＣ１０とが通信線Ｌ１を介して接続されているものとする。また、エンジニアリングツール４０は、表示部３５にエンジニアリングツール画面を表示させているものとする。まず、ユーザが表示部３５に表示されたエンジニアリングツール画面を参照しながら入力部３４を介して前述のロジック回路情報を入力したとする。この場合、動作パラメータ生成部４１が、入力されたロジック回路情報を受け付ける（ステップＳ１）。
次に、動作パラメータ生成部４１は、受け付けたロジック回路情報に基づいて、動作パラメータ情報ＤＡＭを生成して補助記憶部３３に記憶させる（ステップＳ２）。
続いて、ユーザが表示部３５に表示されたエンジニアリングツール画面を参照しながら入力部３４を介してウェハＷの厚さの判定基準に関する情報を入力したとする。この場合、判定基準情報生成部４２は、入力されたウェハＷの厚さの判定基準に関する情報を受け付ける（ステップＳ３）。その後、判定基準情報生成部４２は、入力されたウェハＷの判定基準に関する情報に基づいて、判定基準情報ＤＡＪを生成して補助記憶部３３に記憶させる（ステップＳ４）。ここで、判定基準情報ＤＡＪは、図７に示すように、ウェハＷの初期位置からの回転角度を示す情報と、各回転角度におけるウェハＷの厚さの上限基準値と下限基準値とを対応づけた情報である。図７に示す例では、ウェハＷの回転角度３６０／Ｎ度毎に判定基準値が設定されている。そして、回転角度を示す情報は、回転角度（３６０／Ｎ）×ｎ度が整数「ｎ」で表されている。
図６に戻って、次に、ポインタテーブル生成部４３は、動作パラメータ情報ＤＡＭに基づいて、入出力制御部１２６のロガーブロック１５０１〜１５０ｗそれぞれがストレージ１２４におけるディジタル情報或いはカウント情報を書き込む記憶領域を規定するポインタテーブル情報ＬＰＴを生成する（ステップＳ５）。
ここで、ポインタテーブル情報ＬＰＴは、例えば図８に示すように、ストレージ１２４の記憶領域であるテーブルの識別情報とそのテーブルの先頭物理アドレスとそのテーブルに格納される情報数（ワード数）という３つの要素を互いに対応づけるための情報である。各先頭物理アドレスは、ストレージ１２４内における、テーブル識別情報それぞれに対応するロガーブロック１５０１〜１５０ｗが使用する記憶領域の先頭物理アドレスを示している。そして、各ロガーブロック１５０１〜１５０ｗには、ストレージ１２４内において、対応する先頭物理アドレスを先頭として情報数で指定された大きさだけ連続した記憶領域が割り当てられる。ここで、全てのテーブルは、同じ大きさに設定されている。
図６に戻って、続いて、ユーザが、入力部３４に対して、動作パラメータ情報ＤＡＭ、判定基準情報ＤＡＪおよびポインタテーブル情報ＬＰＴをＰＬＣ１０へ転送するための転送操作を行ったとする。この場合、転送部４４は、転送操作を受け付ける（ステップＳ６）。そして、ＰＣ３０は、動作パラメータ情報ＤＡＭ、判定基準情報ＤＡＪおよびポインタテーブル情報ＬＰＴを、ＰＣインタフェース１０３を介してＣＰＵユニット１００へ転送する（ステップＳ７）。
その後、ＣＰＵユニット１００へ転送された動作パラメータ情報ＤＡＭ、判定基準情報ＤＡＪおよびポインタテーブル情報ＬＰＴは、通信バスインタフェース１０４、１２５およびバス通信線１１１を介して、入出力制御ユニット１２０へ転送される（ステップＳ８）。
次に、入出力制御ユニット１２０において、演算部１２１が、転送されてきた動作パラメータ情報ＤＡＭ、判定基準情報ＤＡＪおよびポインタテーブル情報ＬＰＴを、内部メモリ１２２に記憶する（ステップＳ９）。このとき、演算部１２１は、動作パラメータ情報ＤＡＭ、判定基準情報ＤＡＪおよびポインタテーブル情報ＬＰＴを不揮発性メモリ１２３にも記憶させる。このようにして、ウェハ厚さ検査システムに使用されるＰＬＣ１０の初期設定が完了する。
その後、演算部１２１は、ウェハ厚さ検査時において、内部メモリ１２２が記憶する動作パラメータ情報ＤＡＭおよびポインタテーブル情報ＬＰＴに基づいて、入出力制御部１２６の複数の汎用回路ブロックを再構成する。このとき、演算部１２１は、動作パラメータ情報ＤＡＭを解析して、汎用回路ブロックの組み合わせまたは使用順序、および動作内容を決定し、決定した動作内容に応じて、各汎用回路ブロックのレジスタに実行パラメータを格納する。
次に、本実施の形態に係るウェハ厚さ検査システムに使用されるＰＬＣ１０の入出力制御ユニット１２０のウェハ厚さ検査時における動作について、図９を参照しながら説明する。レーザ変位センサ１６２から出力されるアナログ信号である電流信号は、図９に示すように、アナログ信号入力インタフェース１２９に入力される。アナログ信号入力インタフェース１２９は、入力される電流信号を、Ａ／Ｄ変換ブロック１４３１へ出力する。Ａ／Ｄ変換ブロック１４３１は、入力される電流信号を、その電流信号の信号レベル、即ち、電流値の大きさを示す数値を示すディジタル情報に変換する。そして、Ａ／Ｄ変換ブロック１４３１は、電流信号の電流値を示すディジタル情報を、第１ロガーブロックであるロガーブロック１５０1の入出力端子１５０２1へ出力する。Ａ／Ｄ変換ブロック１４３１は、前述のクロック出力部から出力される内部制御クロックに同期して、電流信号をディジタル情報へ変換してロガーブロック１５０1の入出力端子１５０２1へ出力し続ける。
また、エンコーダ１６３から出力されるパルス信号は、パルス信号入力インタフェース１２７Ａに入力される。パルス信号入力インタフェース１２７Ａは、入力されるパルス信号を、パルス信号入力ブロック１４１1へ出力する。パルス信号入力ブロック１４１1は、入力されるパルス信号を、カウンタブロック１４６１へ出力する。カウンタブロック１４６１は、入力されるパルス信号に含まれるパルスをカウントし、カウント値を示すディジタル情報を生成する。そして、カウンタブロック１４６１は、カウント値を示すディジタル情報を、第２ロガーブロックであるロガーブロック１５０2の入出力端子１５０２2へ出力する。ここにおいて、カウンタブロック１４６１は、前述のナノ秒周期の内部制御クロックに同期して、カウント値を示すディジタル情報を、ロガーブロック１５０2の入出力端子１５０２2へ出力し続ける。更に、近接センサ１６４から出力されるパルス信号は、パルス信号入力インタフェース１２７Ｂに入力される。パルス信号入力インタフェース１２７Ｂは、入力されるパルス信号を、パルス信号入力ブロック１４１２へ出力する。パルス信号入力ブロック１４１２は、入力されるパルス信号を、そのままトリガ信号としてロガーブロック１５０1およびロガーブロック１５０2のトリガ入力端子１５０３1、１５０３2へ出力するトリガブロックとして機能する。即ち、パルス信号入力ブロック１４１２は、ロガーブロック１５０1およびロガーブロック１５０2へトリガ信号を出力するトリガ出力部として機能する。
ロガーブロック１５０１およびロガーブロック１５０２は、それぞれパルス信号の立ち上がりまたは立下り時点において入出力端子１５０２１、１５０２２に到達しているディジタル情報、カウント情報を取り込む。ここで、ロガーブロック１５０１の入出力端子１５０２１には、レーザ変位センサ１６２から出力される電流信号の電流値を示すディジタル情報、即ち、ウェハＷの厚さを示すディジタル情報が到達する。また、ロガーブロック１５０２の入出力端子１５０２２には、エンコーダ１６３から出力されるパルス信号に含まれるパルスのカウント値を示すディジタル情報、即ち、ウェハＷの初期位置からの回転角度を示すカウント情報が到達する。そして、ロガーブロック１５０１、ロガーブロック１５０２は、それぞれが使用するテーブルのテーブル識別情報に基づいて、ストレージ１２４における各テーブル識別情報に対応する記憶領域にウェハＷの厚さ、初期位置からの回転角度を示すカウント情報を書き込んでいく。
ここで、ポインタテーブル情報ＬＰＴが、図８に示すように、各テーブルの情報数が「１００００」に設定されているとすると、ロガーブロック１５０nは、０から９９９９の相対アドレスに基づいて、ストレージ１２４にアクセスする。そして、ロガーブロック１５０１の使用するテーブルのテーブル識別情報が「ＴＡ」に設定され、ロガーブロック１５０２の使用するテーブルのテーブル識別情報が「ＴＢ」に設定されているとする。この場合、ロガーブロック１５０１は、ストレージ１２４におけるテーブルＴＡに対応する複数の第１格納領域である複数の格納領域に、ウェハＷの厚さを示すディジタル情報を書き込んでいく。この複数の格納領域は、物理アドレス「１００００」から物理アドレス「１９９９９」の間の連続した物理アドレスで指定される格納領域である。また、ロガーブロック１５０２は、ストレージ１２４におけるテーブルＴＢに対応する複数の第２格納領域である複数の格納領域に、ウェハＷの初期位置からの回転角度を示すカウント情報を書き込んでいく。この複数の格納領域は、物理アドレス「２００００」から物理アドレス「２９９９９」の間の連続した物理アドレスで指定される格納領域である。そして、前述のディジタル情報が格納される格納領域の物理アドレスとテーブルＴＡに対応する記憶領域の先頭の格納領域の物理アドレス「１００００」との差分値で表される第１相対アドレスと、ディジタル情報に対応付けられたカウント情報が格納される格納領域の物理アドレスとテーブルＴＢに対応する記憶領域の先頭の格納領域の物理アドレス「２００００」との差分値で表される第２相対アドレスと、が互いに等しくなっている。このとき、ロガーブロック１５０１およびロガーブロック１５０２は、第１相対アドレスおよび第２相対アドレスからそれに対応する物理アドレスを参照して、ハードウェア処理によって高速にストレージ１２４へディジタル情報およびカウント情報を書き込む。これにより、例えば図１０に示すように、ストレージ１２４のテーブルＴＡ、ＴＢに対応する記憶領域それぞれに、ディジタル情報Ａ［０］からＡ［９９９９］、ディジタル情報Ｂ［０］からＢ［９９９９］が格納される。このようにして、ウェハＷの厚さを示すディジタル情報とウェハＷの初期位置からの回転角度を示すカウント情報という２種類の異なる情報が、同一の第１相対アドレスと第２相対アドレスとに基づいて、ストレージ１２４の互いに異なる記憶領域に同時に書き込まれていく。
また、ロガーブロック１５０１、１５０２は、１枚のウェハＷについて、１回転分のウェハＷの厚さおよび初期位置からの回転角度を示すディジタル情報の書き込みが完了すると、ウェハＷ１枚の検査が終了したことを通知する検査終了通知情報を演算部１２１へ出力する。
次に、本実施の形態に係るウェハ厚さ検査システムに使用されるＰＬＣ１０の入出力制御ユニット１２０の演算部１２１が実行するウェハ厚さ判定処理について、図１１を参照しながら説明する。このウェハ厚さ判定処理は、ウェハ厚さ検査システムに使用されるＰＬＣ１０について前述の初期設定が完了した後に実行される。まず、演算部１２１は、不揮発性メモリ１２３から判定基準情報を読み出す（ステップＳ１０１）。演算部１２１は、例えばＰＬＣ１０への電源投入時において、判定基準情報を不揮発性メモリ１２３から読み出して内部メモリ１２２に展開する。
次に、演算部１２１は、ロガーブロック１５０１およびロガーブロック１５０２から検査終了通知情報の入力が有ったか否かを判定する（ステップＳ１０２）。前述のように、ロガーブロック１５０１、１５０２によるウェハＷ１枚分のウェハＷの厚さ、初期位置からの回転角度を示すディジタル情報のストレージ１２４への書き込みが完了すると、検査終了通知情報が、演算部１２１に入力される。演算部１２１は、ロガーブロック１５０１、ロガーブロック１５０２から検査終了通知情報の入力が無いと判定すると（ステップＳ１０２：Ｎｏ）、後述のステップＳ１０５の処理を実行する。
一方、演算部１２１は、ロガーブロック１５０１、ロガーブロック１５０２から検査終了通知情報の入力が有ったと判定すると（ステップＳ１０２：Ｙｅｓ）、ウェハＷの厚さ判定を実行する（ステップＳ１０３）。ここでは、演算部１２１は、ウェハＷの各回転角度における厚さが例えば図７に示すような判定基準情報により示される上限基準値以下であり且つ下限基準値以上であるか否かを判定する。具体的には、演算部１２１は、ウェハＷの厚さおよびウェハＷの初期位置からの回転角度を示すディジタル情報それぞれが示すウェハ厚さＡｎおよび回転角度Ｂｎを順次取得するとともに、回転角度Ｂｎに対応する判定基準情報を検索する。そして、演算部１２１は、ウェハ厚さＡｎが回転角度Ｂｎに対応する判定基準情報が示す上限基準値ＡＵ以下であり且つ下限基準値ＡＬ以上であるか否かを判定する。演算部１２１は、例えば図１２に示すように、全ての回転角度Ｂｎについて、ウェハＷの厚さＡｎが上限基準値ＡＵ以下であり且つ下限基準値ＡＬ以上であれば、対応するウェハＷの厚さについて「ＯＫ」と判定する。一方、演算部１２１は、例えば図１３に示すように、回転角度Ｂ３について、ウェハ厚さＡ３が上限基準値ＡＵを超えている場合、対応するウェハＷの厚さについて「ＮＧ」と判定する。
このように、演算部１２１は、内部メモリ１２２のテーブルＴＡに対応する記憶領域およびテーブルＴＢに対応する記憶領域それぞれからディジタル情報およびカウント情報を取得し、判定基準情報に基づいて、取得したディジタル情報が示す数値が判定基準を満たすか否かを判定する判定部として機能する。
続いて、演算部１２１は、ウェハＷの厚さ判定の判定結果をストレージ１２４へ出力する（ステップＳ１０４）。
その後、演算部１２１は、ウェハ厚さ判定処理を終了するよう指令する終了指令が入力されたか否かを判定する（ステップＳ１０５）。ここで、終了指令は、例えばユーザがＰＬＣ１０を停止させるための操作を行うと、演算部１２１へ入力される。演算部１２１は、終了指令が入力されていないと判定すると（ステップＳ１０５：Ｎｏ）、再びステップＳ１０２の処理を実行する。一方、演算部１２１により終了指令が入力されたと判定されると（ステップＳ１０５：Ｙｅｓ）、ウェハ厚さ判定処理が終了する。これにより、ストレージ１２４には、ウェハ厚さ判定処理による各ウェハＷの厚さに関する判定結果を示す情報が記憶される。このストレージ１２４が記憶する各ウェハＷの厚さに関する判定結果を示す情報は、例えばＰＣ３０へ転送することができる。そして、ＰＣ３０においてウェハ厚さ検査処理用のプログラムが起動している場合、ＰＣ３０において、例えば図１２、図１３に示すように、ウェハＷの厚さの判定結果を、縦軸にウェハＷの厚さＡ、横軸にウェハＷの初期位置からの回転角度Ｂｎとしたグラフが表示部３５に表示されるようにしてもよい。そして、例えば図１３に示すように、判定結果が「ＮＧ」のウェハＷについて、判定結果が「ＮＧ」となった回転角度「Ｂ３」とウェハＷの厚さ「Ａ３」とを表示するようにしてもよい。
ところで、従来のＰＬＣでは、ＣＰＵユニットにおいて、ウェハＷの厚さを示すディジタル情報とウェハＷの回転角度を示すカウント情報とを対応づけるための処理が実行されることが一般的であった。従って、ＣＰＵユニットは、入出力制御ユニットからウェハＷの厚さを示すディジタル情報とウェハＷの回転角度を示すカウント情報とを取得するために、入出力制御ユニットとの間での同期処理と、入出力制御ユニットからディジタル情報およびカウント情報を随時読み出す処理と、を行う必要があった。ここで、随時読み出す処理とは、ＣＰＵユニットが、入出力制御ユニットの１組の格納領域に格納されたディジタル情報およびカウント情報を、その１組の格納領域へ転送される新たなディジタル情報およびカウント情報により上書きされる前に読み出す処理である。この従来のＰＬＣの比較例として、例えばＣＰＵユニット１００が、入出力制御ユニット１２０が取得したウェハＷの厚さを示すディジタル情報とウェハＷの回転角度を示すカウント情報とをメモリ１０２に記憶する構成が考えられる。この場合、ＣＰＵユニット１００は、入出力制御ユニット１２０において内部メモリ１２２の１組の格納領域に格納されている１組のディジタル情報およびカウント情報が内部メモリ１２２へ転送される新たな１組のディジタル情報およびカウント情報により上書きされる前に、随時内部メモリ１２２からバス通信線１１１を介してディジタル情報とカウント情報とを読み出す処理を実行する。例えば図１４Ａに示すように、ウェハＷの回転角度が変化する毎に、ロガーブロック１５０１、ロガーブロック１５０２によるディジタル情報、カウント情報の内部メモリ１２２への書き込み処理を行う期間ＷＭと、ディジタル情報およびカウント情報をＣＰＵユニット１００へ転送するための準備を実行するオーバーヘッド期間ＩＨ１と、ディジタル情報およびカウント情報を実際にＣＰＵユニット１００へ転送している転送期間ＩＨ２と、が発生する。そして、時刻ＴＣにおいて、演算部１２１に検査終了通知情報が入力されると、ウェハ厚さ判定期間ＪＰに移行する。この場合、ウェハＷ１枚のウェハ厚さの判定を開始してから完了するまでに、時間Ｔ９（＝（Ｔ９１＋Ｔ９２＋Ｔ９３）×Ｎ＋Ｔ９４）だけ要する。
これに対して、本実施の形態に係るＰＬＣ１０では、ロガーブロック１５０１が、ウェハＷの厚さを示すディジタル情報をストレージ１２４におけるテーブルＴＡに対応する記憶領域に順次書き込んでいく。また、ロガーブロック１５０２が、ウェハＷの初期位置からの回転角度を示すカウント情報を、ストレージ１２４におけるテーブルＴＢに対応する記憶領域に順次書き込んでいく。これにより、図１４Ｂに示すように、ウェハＷの回転角度が変化する毎に、ロガーブロック１５０１、ロガーブロック１５０２によるディジタル情報およびカウント情報のストレージ１２４への書き込み処理を行う期間ＷＭのみが発生する。そして、時刻ＴＣにおいて、演算部１２１に検査終了通知情報が入力されると、ウェハ厚さ判定期間ＪＰに移行する。そして、ウェハ厚さ判定が終了すると、判定結果を示す情報を入出力制御ユニット１２０からＣＰＵユニット１００へ転送するための準備を実行するオーバーヘッド期間ＩＨ１と判定結果を示す情報を転送する期間ＩＨ３とが発生する。特に、判定結果を示す情報が、ウェハ厚さ判定の結果が「ＯＫ」であるか「ＮＧ」であるかのみを示す情報であれば、その大きさはディジタル情報およびカウント情報よりも小さい。図１４Ｂでは、判定結果を示す情報が、ウェハ厚さ判定の結果が「ＯＫ」であるか「ＮＧ」であるかのみを示す情報である場合を示している。この場合、ウェハＷ１枚のウェハ厚さの判定を開始してから完了するまでに、時間Ｔ１（＝Ｔ１１×Ｎ＋Ｔ１４＋Ｔ１２＋Ｔ１３）だけを要する。ここで、時間Ｔ１１、Ｔ１２、Ｔ１４がそれぞれ時間Ｔ９１、Ｔ９２、Ｔ９４と同程度であり、時間Ｔ１３が時間Ｔ９３未満であるとすれば、本実施の形態に係るＰＬＣ１０の場合のウェハＷ１枚の厚さ検査に要する時間Ｔ１は、前述の比較例に係るＰＬＣに比べて時間（Ｔ９２＋Ｔ９３）×（Ｎ−１）以上短縮されることになる。従って、ウェハ厚さ検査システムの処理速度向上によるスループット向上を図ることができる。
以上説明したように、本実施の形態に係る入出力制御ユニット１２０によれば、ロガーブロック１５０１が、トリガ信号に同期して、ウェハＷの厚さを示すディジタル情報を、ストレージ１２４におけるテーブルＴＡに対応する記憶領域に転送する。また、ロガーブロック１５０２が、トリガ信号に同期して、ウェハＷの初期位置からの回転角度を示すカウント情報を、ウェハＷの厚さを示すディジタル情報と対応づけて、ストレージ１２４におけるテーブルＴＢに対応する記憶領域に転送する。これにより、例えばＣＰＵユニット１００が、入出力制御ユニット１２０において１組の格納領域に格納されたディジタル情報およびカウント情報を、新たに１組の格納領域に転送されるディジタル情報およびカウント情報により上書きされる前に、随時読み出す処理を行う必要がない。また、入出力制御ユニット１２０は、同時に取得したディジタル情報とカウント情報とを互いに対応づけてストレージ１２４に記憶させることができる。従って、例えばＣＰＵユニット１００の処理速度に関わらずトリガ信号の周期を短縮することができるので、その分、短い周期でディジタル情報とカウント情報との同時取得が可能となり、ＰＬＣ１０の処理速度、ひいてはウェハ厚さ検査システムの処理速度を向上させることができる。
また、本実施の形態に係る入出力制御ユニット１２０では、パルス信号入力ブロック１４１２が、近接センサ１６４からパルス信号入力インタフェース１２７Ｂを介して入力されるパルス信号を、そのままトリガ信号としてロガーブロック１５０1およびロガーブロック１５０2のトリガ入力端子１５０３1、１５０３2へ出力するトリガ出力部として機能する。これにより、近接センサ１６４によりウェハＷが検出されるタイミングと、ロガーブロック１５０１、１５０２によりウェハＷについてのディジタル情報の書き込みタイミングとのずれを低減することができる。従って、ウェハＷの厚さ判定の精度が向上するという利点がある。
また、本実施の形態に係るウェハ厚さ検査システムによれば、入出力制御ユニット１２０において、ストレージ１２４が記憶するウェハＷの厚さを示すディジタル情報とウェハＷの初期位置からの回転角度を示すカウント情報とを用いてウェハＷの厚さの判定を実行する。これにより、入出力制御ユニット１２０単体において、ウェハＷの厚さ測定からウェハＷの厚さが予め設定された判定基準情報が示す判定基準を満たしているか否かの判定までの一連の処理が実行可能となっている。つまり、ウェハＷの厚さ測定からウェハＷの厚さ判定までの一連の処理中にディジタル情報およびカウント情報をＣＰＵユニット１００へ転送する処理が不要となるので、その分、ウェハＷの厚さの判定を行う処理が高速化できるという利点がある。また、ウェハ厚さ検査システムの小規模化も図ることができる。
以上、本発明の実施の形態について説明したが、本発明は前述の実施の形態に限定されるものではない。例えば、図１５に示す入出力制御ユニット２１２０のように、ロガーブロック１５０１およびロガーブロック１５０２が、入出力制御部２１２６のカウンタブロック１４６２で生成したトリガ信号を用いて、ディジタル情報およびカウント情報を取り込むものであってもよい。この入出力制御ユニット２１２０の入出力制御部２１２６は、定周期で動作するリングカウンタとして機能するカウンタブロック１４６２と、比較演算ブロック１４９１と、を有する点が実施の形態に係る入出力制御部１２６と相違する。このカウンタブロック１４６２と、比較演算ブロック１４９１とが、それぞれ、ロガーブロック１５０１と、ロガーブロック１５０２と、へトリガ信号を出力するトリガ出力部として機能する。
ここで、レーザ変位センサ１６２から出力される電流信号は、アナログ信号入力インタフェース１２９に入力され、アナログ信号入力インタフェース１２９は、その電流信号をＡ／Ｄ変換ブロック１４３１へ出力する。Ａ／Ｄ変換ブロック１４３１は、入力される電流信号を、その電流信号の電流値、即ち、ウェハＷの厚さを示すディジタル情報に変換する。そして、Ａ／Ｄ変換ブロック１４３１は、そのディジタル情報を、ロガーブロック１５０1の入出力端子１５０２1へ出力する。また、エンコーダ１６３から出力されるパルス信号は、パルス信号入力インタフェース１２７Ａに入力され、パルス信号入力インタフェース１２７Ａは、そのパルス信号をカウンタブロック１４６ １ へ出力する。カウンタブロック１４６１は、入力されるパルス信号に含まれるパルスをカウントし、カウント値、即ち、ウェハＷの初期位置からの回転角度を示すカウント情報を生成する。そして、カウンタブロック１４６１は、そのカウント情報をロガーブロック１５０2の入出力端子１５０２2へ出力する。
更に、カウンタブロック１４６２は、カウント値を示すカウント情報を比較演算ブロック１４９１へ出力する。この比較演算ブロック１４９１には、予めカウント値に対するカウント閾値が設定されている。比較演算ブロック１４９１は、カウンタブロック１４６２から入力されるカウント情報が示すカウント値とカウント閾値とを比較する。そして、比較演算ブロック１４９１は、カウント値とカウント閾値とが一致した場合、パルス状のトリガ信号をロガーブロック１５０1およびロガーブロック１５０2のトリガ入力端子１５０３1、１５０３2へ出力する。ロガーブロック１５０１およびロガーブロック１５０２は、それぞれ比較演算ブロック１４９１から入力されるトリガ信号の立ち上がりまたは立下り時点において入出力端子１５０２１、１５０２２に到達しているディジタル情報またはカウント情報を取り込む。そして、ロガーブロック１５０１、ロガーブロック１５０２は、それぞれが使用するテーブルのテーブル識別情報に基づいて、ストレージ１２４における各テーブル識別情報に対応する記憶領域にディジタル情報またはカウント情報を書き込んでいく。
本構成によれば、入出力制御ユニット２１２０の外部からトリガ信号が入力されなくても、ディジタル情報およびカウント情報を任意のタイミングで同時に取得することが可能となる。
実施の形態では、入出力制御ユニット１２０が、内蔵のストレージ１２４を備え、ロガーブロック１５０１、１５０２が、アナログ信号の信号レベルに対応するディジタル情報とカウント情報とをストレージ１２４に転送する例について説明した。但し、これに限らず、例えば入出力制御ユニット１２０が、内蔵のストレージ１２４以外のいわゆる外付けのストレージを備え、ロガーブロック１５０１、１５０２が、アナログ信号の信号レベルに対応するディジタル情報とカウント情報とをこの外付けのストレージに転送するものであってもよい。
実施の形態では、判定基準情報がウェハＷの厚さの上限値および下限値を示すものである例について説明したが、判定基準情報が示す内容はこれに限定されない。例えば、判定基準情報がウェハＷの厚さの下限値のみ或いは上限値のみを示すものであってもよい。
実施の形態では、ＰＬＣ１０にウェハ厚さ検査ユニット１６が接続される例について説明したが、これに限らず、他のアナログ信号を出力する外部機器、他のパルス信号或いはディジタル信号を出力する外部機器がＰＬＣ１０に接続されていてもよい。
実施の形態では、入出力制御ユニット１２０の演算部１２１が、内部メモリ１２２からディジタル情報およびカウント情報を取得し、判定基準情報に基づいて、取得したディジタル情報が示す数値が判定基準を満たすか否かを判定する判定部として機能する例について説明した。但し、これに限らず、例えばＣＰＵユニット１００の演算部１０１が、判定部として機能するものであってもよい。この場合、演算部１０１は、通信バスインタフェース１０４、１２５およびバス通信線１１１を介して、入出力制御ユニット１２０のストレージ１２４のディジタル情報を記憶する記憶領域とカウント情報を記憶領域とのそれぞれからディジタル情報およびカウント情報を取得すればよい。ここで、ＣＰＵユニットは、ストレージ１２４の２つの記憶領域それぞれに、判定部による判定に必要な複数のディジタル情報および複数のカウント情報が格納された後、ストレージ１２４の２つの記憶領域それぞれから複数のディジタル情報および複数のカウント情報を纏めて取得するようにすればよい。また、この場合、ＣＰＵユニット１００のメモリ１０２が、判定基準情報を記憶している。そして、演算部１０１は、メモリ１０２が記憶する判定基準情報に基づいて、取得したディジタル情報が示す数値が判定基準を満たすか否かを判定する。
本変形例に係るＰＬＣでは、図１６に示すように、まず、ウェハＷの回転角度が変化する毎に、ロガーブロック１５０１、ロガーブロック１５０２によるディジタル情報およびカウント情報のストレージ１２４への書き込み処理を行う期間ＷＭが発生する。なお、図１６において、図１４Ａおよび図１４Ｂと同一の符号は図１４Ａおよび図１４Ｂにおける符号の意味と同じである。時刻ＴＣにおいて、演算部１２１に１枚のウェハＷについての全てのディジタル情報およびカウント情報のストレージ１２４への書き込みが完了したことを通知する書き込み完了通知情報が入力されたとする。この場合、ストレージ１２４に書き込まれたディジタル情報およびカウント情報をＣＰＵユニット１００へ転送するための準備を実行するオーバーヘッド期間ＩＨ１と、ディジタル情報およびカウント情報をＣＰＵユニット１００へ転送する転送時間ＩＨ４と、が発生する。その後、ＣＰＵユニット１００においてウェハＷの厚さを判定するウェハ厚さ判定期間ＪＰに移行する。この場合、ウェハＷ１枚のウェハ厚さの判定を開始してから完了するまでに、Ｔ２＝Ｔ１１×Ｎ＋Ｔ１２＋Ｔ２３＋Ｔ９４の時間だけを要する。ここで、時間Ｔ２３は、時間Ｔ９３×Ｎと同程度である。この場合、本変形例に係るＰＬＣのウェハＷ１枚の厚さ検査に要する時間Ｔ２は、前述の比較例に係るＰＬＣに比べて、Ｎ−１回のオーバーヘッド期間ＩＨ１の和に相当する時間Ｔ９２×（Ｎ−１）程度短縮されることになる。
本構成によれば、ストレージ１２４に書き込まれたディジタル情報およびカウント情報をＣＰＵユニット１００へ転送する回数を低減できるため、その分、ディジタル情報およびカウント情報をＣＰＵユニット１００へ転送するための準備に要する時間が短縮される。従って、ウェハ厚さ検査システムの処理速度向上によるスループット向上を図ることができる。また、本構成によれば、入出力制御ユニット１２０において、ディジタル情報およびカウント情報の内部メモリ１２２への転送処理と並行して、ＣＰＵユニット１００において、入出力制御ユニット１２０において取得されたディジタル情報が示す数値が判定基準を満たすか否かを判定することが可能となる。これにより、ディジタル情報およびカウント情報を取得する処理と、ディジタル情報が示す数値が判定基準を満たすか否かを判定する処理と、を含む一連の処理に要する時間を短縮することができる。
実施の形態では、第１信号がアナログ信号であり、第２信号がパルス信号であり、第１入力インタフェースが、アナログ信号入力インタフェースであり、第２入力インタフェースが、パルス信号入力インタフェースである例について説明した。但し、第１信号および第２信号はこれに限らず、例えば第１信号および第２信号が共にアナログ信号であってもよいし、第１信号および第２信号が共にディジタル信号であってもよい。この場合、第１入力インタフェースおよび第２入力インタフェースが、共にアナログ信号入力インタフェースまたはパルス信号入力インタフェースである構成とすればよい。
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。つまり、本発明の範囲は、実施の形態ではなく、請求の範囲によって示される。そして、請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。
本発明は、例えば半導体製造分野において使用されるＰＬＣの入出力制御ユニットに好適である。
１０ ＰＬＣ、１６ ウェハ厚さ検査ユニット、３０ パーソナルコンピュータ、３１ ＣＰＵ、３２ 主記憶部、３３ 補助記憶部、３４ 入力部、３５ 表示部、３６ 通信インタフェース、３９ バス、４０ エンジニアリングツール、４１ 動作パラメータ生成部、４２ 判定基準情報生成部、４３ ポインタテーブル生成部、４４ 転送部、１００ ＣＰＵユニット、１０１，１２１ 演算部、１０２ メモリ、１０２ａ パラメータ、１０２ｂ ラダープログラム、１０３ ＰＣインタフェース、１０４，１２５ 通信バスインタフェース、１１０ ベースユニット、１１１ バス通信線、１２０，２１２０ 入出力制御ユニット、１２０ａ 入出力インタフェース、１２２ 内部メモリ、１２３ 不揮発性メモリ、１２４ ストレージ、１２６，２１２６ 入出力制御部、１２７Ａ，１２７Ｂ パルス信号入力インタフェース、１２８ ディジタル信号出力インタフェース、１２９ アナログ信号入力インタフェース、１３０ アナログ信号出力インタフェース、１４０ 回路ブロック切替バス、１４１１〜１４１ｑ パルス信号入力ブロック、１４２１〜１４２ｒ ディジタル信号出力ブロック、１４３１〜１４３ｐ Ａ／Ｄ変換ブロック、１４４１〜１４４ｏ Ｄ／Ａ変換ブロック、１４５１〜１４５ｘ フィルタブロック、１４６１〜１４６ｙ カウンタブロック、１４７１〜１４７ｚ 論理演算ブロック、１４８１〜１４８ｖ 四則演算ブロック、１４９１〜１４９ｕ 比較演算ブロック、１５０１〜１５０ｗ ロガーブロック、１６１ ターンテーブル、１６２ レーザ変位センサ、１６３ エンコーダ、１６４ 近接センサ、１６５ スイッチ、１６６ バルブ、１４１１１〜１４１１ｑ、１４２１１〜１４２１ｒ、１４３１１〜１４３１ｐ、１４４１１〜１４４１ｏ、１４５１１〜１４５１ｘ、１４６１１〜１４６１ｙ、１４７１１〜１４７１ｚ、１４８１１〜１４８１ｖ、１４９１１〜１４９１ｕ、１５０１１〜１５０１ｗ レジスタ、１４１２１〜１４１２ｑ、１４２２１〜１４２２ｒ、１４３２１〜１４３２ｐ、１４４２１〜１４４２ｏ、１４５２１〜１４５２ｘ、１４６２１〜１４６２ｙ、１４７２１〜１４７２ｚ、１４８２１〜１４８２ｖ、１４９２１〜１４９２ｕ、１５０２１〜１５０２ｗ 入出力端子、１５０３１〜１５０３ｗ トリガ入力端子、ＤＡＪ 判定基準情報、ＤＡＭ 動作パラメータ情報、Ｌ１，Ｌ２ 通信線、ＬＰＴ ポインタテーブル情報、Ｗ ウェハ

Claims (15)

  1. 記憶部と、
    入出力制御部と、
    第１機器に接続され前記第１機器から入力される第１信号を前記入出力制御部へ出力する第１入力インタフェースと、
    第２機器に接続され前記第２機器から入力される第２信号を前記入出力制御部へ出力する第２入力インタフェースと、を備え、
    前記入出力制御部は、
    トリガ信号を生成するトリガ出力部と、
    前記トリガ信号に同期して、前記第１信号に基づく第１情報を、前記記憶部における予め設定された複数の第１格納領域に格納する第１ロガーブロックと、
    前記トリガ信号に同期して、前記第２信号に基づく第２情報を、前記第１情報と対応づけて、前記記憶部における予め設定された複数の第２格納領域に格納する第２ロガーブロックと、を有する、
    入出力制御ユニット。
  2. 前記第１信号は、アナログ信号であり、
    前記第２信号は、パルス信号であり、
    前記第１信号をアナログディジタル変換することにより前記第１信号の信号レベルに対応するディジタル値を示すディジタル情報を、前記第１情報として生成するディジタル情報生成ブロックと、
    前記第２信号に含まれるパルスをカウントして得られるカウント値を示すカウント情報を、前記第２情報として生成して出力するカウンタブロックと、を更に備える、
    請求項１に記載の入出力制御ユニット。
  3. 前記入出力制御部は、複数の汎用回路ブロックを有し、前記複数の汎用回路ブロックの組み合わせおよび使用順序を変更することにより再構成可能であり、
    前記複数の汎用回路ブロックの中から、前記トリガ出力部、前記ディジタル情報生成ブロック、前記第１ロガーブロック、前記カウンタブロックおよび前記第２ロガーブロックとして機能する汎用回路ブロックの選択が可能である、
    請求項２に記載の入出力制御ユニット。
  4. 第３機器に接続され前記第３機器から入力される第３信号を前記入出力制御部へ出力する第３入力インタフェースを更に備え、
    前記トリガ出力部は、前記第３信号を前記トリガ信号として出力するトリガブロックを有する、
    請求項１から３のいずれか１項に記載の入出力制御ユニット。
  5. 前記トリガ出力部は、
    リングカウンタとして機能するカウンタブロックと、
    前記カウンタブロックから出力されるカウント情報が示すカウント値が、予め設定された、前記カウント値に対するカウント閾値に一致する毎に前記トリガ信号を出力する比較演算ブロックと、を更に有する、
    請求項１から３のいずれか１項に記載の入出力制御ユニット。
  6. 前記複数の第１格納領域および前記複数の第２格納領域は、それぞれ連続した物理アドレスで指定される格納領域であり、
    前記第１情報が格納される第１格納領域の物理アドレスと前記複数の第１格納領域の先頭の物理アドレスとの差分値で表される第１相対アドレスと、前記第１情報に対応付けられた第２情報が格納される第２格納領域の物理アドレスと前記複数の第２格納領域の先頭の物理アドレスとの差分値で表される第２相対アドレスと、が互いに等しい、
    請求項１から５のいずれか１項に記載の入出力制御ユニット。
  7. 前記第１情報が示す数値に対する予め設定された判定基準を示す判定基準情報を前記第１情報に対応づけられた第２情報に対応づけて記憶する判定基準情報記憶部と、
    前記複数の第１格納領域および前記複数の第２格納領域それぞれから第１情報および第２情報を取得し、前記判定基準情報に基づいて、取得した前記第１情報が示す数値が前記判定基準を満たすか否かを判定する判定部と、を更に有する、
    請求項１に記載の入出力制御ユニット。
  8. 記憶部と、入出力制御部と、第１機器に接続され前記第１機器から入力される第１信号を前記入出力制御部へ出力する第１入力インタフェースと、第２機器に接続され前記第２機器から入力される第２信号を前記入出力制御部へ出力する第２入力インタフェースと、を有する入出力制御ユニットと、
    前記記憶部にアクセス可能なＣＰＵユニットと、を備え、
    前記入出力制御部は、
    トリガ信号を生成するトリガ出力部と、前記トリガ信号に同期して、前記第１信号に基づく第１情報を、前記記憶部における予め設定された複数の第１格納領域に格納する第１ロガーブロックと、前記トリガ信号に同期して、前記第２信号に基づく第２情報を、前記第１情報と対応づけて、前記記憶部における予め設定された複数の第２格納領域に格納する第２ロガーブロックと、を有する、
    プログラマブルロジックコントローラ。
  9. 前記ＣＰＵユニットは、前記記憶部の前記複数の第１格納領域および前記複数の第２格納領域それぞれから前記第１情報および前記第２情報を取得し、前記第１情報が示す数値に対する予め設定された判定基準を示す判定基準情報に基づいて、取得した前記第１情報が示す数値が前記判定基準を満たすか否かを判定する判定部を有する、
    請求項８に記載のプログラマブルロジックコントローラ。
  10. 前記ＣＰＵユニットは、前記複数の第１格納領域および前記複数の第２格納領域に、前記判定部による判定に必要な複数の第１情報および複数の第２情報が格納された後、前記複数の第１格納領域および前記複数の第２格納領域それぞれから前記複数の第１情報および前記複数の第２情報を纏めて取得する、
    請求項９に記載のプログラマブルロジックコントローラ。
  11. 第１機器と、
    第２機器と、
    記憶部、入出力制御部、前記第１機器に接続され前記第１機器から入力される第１信号を前記入出力制御部へ出力する第１入力インタフェースおよび前記第２機器に接続され前記第２機器から入力される第２信号を前記入出力制御部へ出力する第２入力インタフェースを有する入出力制御ユニットと、前記記憶部にアクセス可能なＣＰＵユニットと、を有するプログラマブルロジックコントローラと、を備え、
    前記入出力制御部は、
    トリガ信号を生成するトリガ出力部と、前記トリガ信号に同期して、前記第１信号に基づく第１情報を、前記記憶部における予め設定された複数の第１格納領域に格納する第１ロガーブロックと、前記トリガ信号に同期して、前記第２信号に基づく第２情報を、前記第１情報と対応づけて、前記記憶部における予め設定された複数の第２格納領域に格納する第２ロガーブロックと、を有する、
    検査システム。
  12. 前記入出力制御ユニットは、
    前記第１情報が示す数値に対する予め設定された判定基準を示す判定基準情報を前記第１情報に対応づけられた第２情報に対応づけて記憶する判定基準情報記憶部と、
    前記複数の第１格納領域および前記複数の第２格納領域それぞれから前記第１情報および前記第２情報を取得し、前記判定基準情報に基づいて、取得した前記第１情報が示す数値が前記判定基準を満たすか否かを判定する判定部と、を更に有する、
    請求項１１に記載の検査システム。
  13. 前記第１機器は、レーザ変位センサであり、
    前記第２機器は、エンコーダであり、
    前記第１信号は、ウェハの厚さを反映した信号であり、
    前記第２信号は、前記ウェハの回転角度を反映した信号であり、
    前記第１ロガーブロックは、前記トリガ信号に同期して、前記第１信号に基づく前記ウェハの厚さを反映した前記第１情報を、前記記憶部における予め設定された複数の第１格納領域に格納し、
    前記第２ロガーブロックは、前記トリガ信号に同期して、前記第２信号に基づく前記ウェハの回転角度を反映した前記第２情報を、前記第１情報と対応づけて、前記記憶部における予め設定された複数の第２格納領域に格納し、
    前記判定基準情報記憶部は、前記第１情報が示す前記ウェハの厚さを反映した数値に対する予め設定された判定基準を示す判定基準情報を前記第１情報に対応づけられた前記ウェハの回転角度を反映した第２情報に対応づけて記憶し、
    前記判定部は、前記複数の第１格納領域および前記複数の第２格納領域それぞれから前記第１情報および前記第２情報を取得し、前記判定基準情報に基づいて、取得した前記第１情報が示す前記ウェハの厚さを反映した数値が前記判定基準を満たすか否かを判定する、
    請求項１２に記載の検査システム。
  14. 第３機器を更に備え、
    前記入出力制御ユニットは、
    前記第３機器に接続され前記第３機器から入力される第３信号を前記入出力制御部へ出力する第３入力インタフェースを更に有し、
    前記トリガ出力部は、前記第３信号を前記トリガ信号として出力するトリガブロックを有する、
    請求項１１から１３のいずれか１項に記載の検査システム。
  15. 前記第３機器は、ウェハの接近を検知する近接センサであり、
    前記第３入力インタフェースは、前記第３機器に接続され前記第３機器から入力されるトリガ信号である第３信号を前記入出力制御部へ出力する、
    請求項１４に記載の検査システム。
JP2018568984A 2018-02-07 2018-02-07 入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム Active JP6599032B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/004268 WO2019155560A1 (ja) 2018-02-07 2018-02-07 入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム

Publications (2)

Publication Number Publication Date
JP6599032B1 true JP6599032B1 (ja) 2019-10-30
JPWO2019155560A1 JPWO2019155560A1 (ja) 2020-02-27

Family

ID=67548239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018568984A Active JP6599032B1 (ja) 2018-02-07 2018-02-07 入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム

Country Status (7)

Country Link
US (1) US11061839B2 (ja)
JP (1) JP6599032B1 (ja)
KR (1) KR102209021B1 (ja)
CN (1) CN111684373A (ja)
DE (1) DE112018006733T5 (ja)
TW (1) TWI683193B (ja)
WO (1) WO2019155560A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102511293B1 (ko) * 2020-08-28 2023-03-20 미쓰비시덴키 가부시키가이샤 제어 장치 및 화상 기록 방법
CN114415587B (zh) * 2022-01-20 2023-09-29 中国科学院上海高等研究院 一种测试站绝热真空数据采集控制系统及方法
CN116804863B (zh) * 2023-05-30 2024-01-30 苏州贝茵科技股份有限公司 一种自由切换输出功能的方法及控制器装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3987289A (en) * 1974-05-21 1976-10-19 South African Inventions Development Corporation Electrical signal processing
US4366427A (en) * 1980-04-22 1982-12-28 General Electric Company Protective method and apparatus for a controlled current inverter and motor control system
CN1804742A (zh) 2005-12-09 2006-07-19 东南大学 基于嵌入式加数字信号处理的电力电子数字控制平台
WO2007106085A1 (en) 2006-03-14 2007-09-20 Rockwell Automation Technologies, Inc. Configurable human-machine interface configuration method and system using a remote interface
JP5279534B2 (ja) 2009-01-30 2013-09-04 三菱電機株式会社 プログラマブルコントローラおよびデータ収集装置
JP5233801B2 (ja) 2009-04-01 2013-07-10 セイコーエプソン株式会社 記憶装置、ホスト回路、基板、液体容器、不揮発性のデータ記憶部に格納されたデータをホスト回路に送信する方法、ホスト回路と、前記ホスト回路と着脱可能な記憶装置を含むシステム
CN101660896B (zh) 2009-09-23 2013-04-17 中国电子科技集团公司第四十五研究所 基于红外光学干涉法的半导体晶圆膜厚检测装置
JP4973792B1 (ja) 2011-03-15 2012-07-11 オムロン株式会社 演算ユニット、出力制御方法、およびプログラム
US8856406B2 (en) * 2011-09-14 2014-10-07 Microchip Technology Incorporated Peripheral trigger generator
JP5730939B2 (ja) 2013-04-15 2015-06-10 中国電力株式会社 架線端部接続器具
DE112013007197T5 (de) 2013-06-25 2016-03-10 Mitsubishi Electric Corporation Programmierbare Steuerung
CN204086920U (zh) 2014-09-26 2015-01-07 上海步科自动化股份有限公司 一种可编程逻辑控制器
US20170322607A1 (en) 2014-12-03 2017-11-09 Mitsubishi Electric Corporation Programmable logic controller system
US10303149B2 (en) 2015-01-28 2019-05-28 Mitsubishi Electric Corporation Intelligent function unit and programmable logic controller system
JP6477178B2 (ja) 2015-04-06 2019-03-06 オムロン株式会社 Ｐｌｃ制御データ生成装置、ｐｌｃ制御データ生成方法、及び、ｐｌｃ制御データ生成プログラム
US10248099B2 (en) 2015-05-19 2019-04-02 Mitsubishi Electric Corporation Programmable logic controller, engineering tool, and engineering tool program
CN113671894B (zh) * 2015-11-05 2024-02-13 三菱电机株式会社 功能单元及控制装置
CN206074742U (zh) * 2016-09-30 2017-04-05 重庆同远能源技术有限公司 一种输电线路故障定位系统

Also Published As

Publication number Publication date
TWI683193B (zh) 2020-01-21
KR102209021B1 (ko) 2021-01-28
US11061839B2 (en) 2021-07-13
DE112018006733T5 (de) 2020-10-08
JPWO2019155560A1 (ja) 2020-02-27
CN111684373A (zh) 2020-09-18
KR20200096671A (ko) 2020-08-12
WO2019155560A1 (ja) 2019-08-15
TW201935155A (zh) 2019-09-01
US20200371975A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
JP6599032B1 (ja) 入出力制御ユニット、プログラマブルロジックコントローラおよび検査システム
CN108535507B (zh) 用于增量式编码器测速的计算机存储介质
JPH01320424A (ja) 可動機械要素の位置を検出する装置
TWI702799B (zh) 資料控制裝置、可程式邏輯控制器及資料控制裝置的資料控制方法
JP5982845B2 (ja) トレース制御装置及びトレース制御方法
CN102957426B (zh) 一种可程控旋转编码器的自适应电路
CN104133407A (zh) 一种用于增量式编码器的计数装置及计数方法
CN105527896A (zh) 十二通道隔离型测速板卡
JPS5814626B2 (ja) ジカンソクテイソウチ
JPS60135712A (ja) タ−ンテ−ブルの回転角度検出方法
JP3947017B2 (ja) ダイヤルパルス生成回路
CN105843755A (zh) 一种具有宽范围与高分辨特征的定时阵列
JPS636804B2 (ja)
JP4189729B2 (ja) タイマーカウント値の非同期読み出し方法及びタイマー
JP2563366B2 (ja) 信号周期計測装置
JP2008082798A (ja) 半導体集積回路装置
EP0024957A1 (en) Apparatus for determining the position of an object
SU1345121A1 (ru) Устройство дл измерени скольжени асинхронных электродвигателей
CN203672902U (zh) 一种光电码盘信息采集系统
JP4952546B2 (ja) 波形発生装置及び半導体試験装置
JPS59155715A (ja) デイジタル式多軸位置、速度検出装置
CN202221993U (zh) 用于可程控旋转编码器的自适应电路
JPS60187870A (ja) 半導体集積論理回路
JPH0323960B2 (ja)
JPS6093559A (ja) スキヤン方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181228

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20181228

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191001

R150 Certificate of patent or registration of utility model

Ref document number: 6599032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250