JP6589584B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6589584B2 JP6589584B2 JP2015222943A JP2015222943A JP6589584B2 JP 6589584 B2 JP6589584 B2 JP 6589584B2 JP 2015222943 A JP2015222943 A JP 2015222943A JP 2015222943 A JP2015222943 A JP 2015222943A JP 6589584 B2 JP6589584 B2 JP 6589584B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- main surface
- stacked body
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、支持基板上に設けられる金属層と、金属層上に設けられる半導体積層体と、半導体積層体上に設けられる電極と、を備え、金属層は、支持基板及び半導体積層体に接し、タングステン、モリブデン及びタンタルの内少なくとも1つを含み、金属層の厚さは、10nm〜60nmである半導体装置である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1は、第1実施形態に係る半導体装置を示す平面図である。図2は、図1のII−II線矢視断面図である。図1及び図2に示されるように、第1実施形態の半導体装置1は、支持基板2上に設けられるヘテロ接合バイポーラトランジスタ(HBT)である。半導体装置1は、支持基板(第2の支持基板)2に設けられる金属層3と、金属層3上に設けられる半導体積層体4と、半導体積層体4上に設けられる電極5〜7と、半導体積層体4及び電極5〜7を埋め込む絶縁層8と、配線層9〜11とを有する。
以下では、第2実施形態に係る半導体装置及びその製造方法について説明する。第2実施形態の説明において第1実施形態と重複する記載は省略し、第1実施形態と異なる部分を記載する。つまり、技術的に可能な範囲において、第2実施形態に第1実施形態の記載を適宜用いてもよい。
以下では、第3実施形態に係る半導体装置の製造方法について図15〜図17を用いながら説明する。図15(a)〜(c)、図16(a)〜(c)、及び図17(a)〜(c)は、第3実施形態に係る半導体装置の製造方法を説明する図である。なお、第3実施形態の説明において第1実施形態及び第2実施形態と重複する記載は省略し、第1実施形態及び第2実施形態と異なる部分を記載する。つまり、技術的に可能な範囲において、第3実施形態に第1実施形態及び第2実施形態の記載を適宜用いてもよい。
Claims (11)
- 支持基板上に設けられる金属層と、
前記金属層上に設けられる半導体積層体と、
前記半導体積層体上に設けられる電極と、
を備え、
前記金属層は、前記支持基板及び前記半導体積層体に接し、タングステン、モリブデン及びタンタルの内少なくとも1つを含み、前記金属層の厚さは、10nm〜60nmであり、
前記金属層は、前記半導体積層体の側面の少なくとも一部に延在する、
半導体装置。 - 前記半導体積層体は、
前記金属層上に設けられるサブコレクタ層と、
前記サブコレクタ層上に設けられるコレクタ層と、
前記コレクタ層上に設けられるベース層と、
前記ベース層上に設けられるエミッタ層と、
前記エミッタ層上に設けられるエミッタコンタクト層と、
を有する、請求項1に記載の半導体装置。 - 前記エミッタ層は、前記ベース層上の互いに分離した複数の領域にそれぞれ設けられる、請求項2に記載の半導体装置。
- 半導体基板上に半導体積層体を形成する工程と、
前記半導体積層体において前記半導体基板側と反対側の第1の主面上に第1の接着層を形成する工程と、
前記第1の接着層上に第1の支持基板を接着する工程と、
前記半導体基板を前記半導体積層体から除去する工程と、
前記半導体積層体において前記第1の主面に対向する第2の主面上に金属層を形成する工程と、
第2の支持基板に第2の接着層を形成する工程と、
前記金属層と前記第2の接着層とを互いに接着する工程と、
前記第1の支持基板を前記半導体積層体から除去する工程と、
前記第1の主面上に残存した前記第1の接着層を除去する工程と、
前記第1の主面上に第1のエッチングマスクを形成する工程と、
前記第1のエッチングマスクを用いて前記半導体積層体の一部をエッチングする工程と、
前記第1のエッチングマスクを除去する工程と、
前記第1の主面上に電極を形成する工程と、
を有し、
前記第2の主面上に前記金属層を形成する工程の前に、
前記第2の主面上に第2のエッチングマスクを形成する工程と、
前記第2のエッチングマスクを用いて前記半導体積層体の一部をエッチングすることにより、前記第2の主面側に段差を形成する工程と、
前記第2のエッチングマスクを除去する工程と、
をさらに有し、
前記第1の主面上に前記第1の支持基板を接着する工程と、前記金属層に前記第2の接着層を接着する工程との少なくとも一方は、原子拡散接合によって行われ、
前記金属層は、前記第2の主面及び前記段差の表面を覆って形成される、半導体装置の製造方法。 - 前記第2のエッチングマスクは、ウェットエッチング用マスクである、請求項4に記載の半導体装置の製造方法。
- 前記第1の主面上に前記第1の接着層を形成する工程では、前記第1の接着層は前記半導体積層体の外周側面に延在して形成される、請求項4または5に記載の半導体装置の製造方法。
- 半導体基板上に半導体積層体を形成する工程と、
前記半導体積層体において前記半導体基板側と反対側の第1の主面上に第1の接着層を形成する工程と、
前記第1の接着層上に第1の支持基板を接着する工程と、
前記半導体基板を前記半導体積層体から除去する工程と、
前記半導体積層体において前記第1の主面に対向する第2の主面上に金属層を形成する工程と、
第2の支持基板に第2の接着層を形成する工程と、
前記金属層と前記第2の接着層とを互いに接着する工程と、
前記第1の支持基板を前記半導体積層体から除去する工程と、
前記第1の主面上に残存した前記第1の接着層を除去する工程と、
前記第1の主面上に第1のエッチングマスクを形成する工程と、
前記第1のエッチングマスクを用いて前記半導体積層体の一部をエッチングする工程と、
前記第1のエッチングマスクを除去する工程と、
前記第1の主面上に電極を形成する工程と、
を有し、
前記第1の接着層を形成する工程の前に、前記半導体積層体の縁部を除去する工程をさらに備え、
前記第1の接着層を形成する工程では、前記第1の主面及び前記半導体積層体の露出した側面を覆うように前記第1の接着層を形成し、
前記第1の接着層を除去する工程では、前記半導体積層体の前記第1の主面及び前記側面を覆う前記第1の接着層を除去する、半導体装置の製造方法。 - 前記第1の主面上に前記第1の支持基板を接着する工程と、前記金属層に前記第2の接着層を接着する工程との少なくとも一方は、原子拡散接合によって行われる、請求項7に記載の半導体装置の製造方法。
- 前記第2の主面上に前記金属層を形成する工程の前に、
前記第2の主面上に第2のエッチングマスクを形成する工程と、
前記第2のエッチングマスクを用いて前記半導体積層体の一部をエッチングすることにより、前記第2の主面側に段差を形成する工程と、
前記第2のエッチングマスクを除去する工程と、
をさらに有し、
前記金属層は、前記第2の主面及び前記段差の表面を覆って形成される、請求項8に記載の半導体装置の製造方法。 - 前記第2のエッチングマスクは、ウェットエッチング用マスクである、請求項9に記載の半導体装置の製造方法。
- 前記第1の主面上に前記第1の接着層を形成する工程では、前記第1の接着層は前記半導体積層体の外周側面に延在して形成される、請求項7〜10のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/944,358 US20160141220A1 (en) | 2014-11-18 | 2015-11-18 | Hetero-bipolar transistor and method for producing the same |
US15/589,614 US10121761B2 (en) | 2014-11-18 | 2017-05-08 | Hetero-bipolar transistor and method for producing the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014233583 | 2014-11-18 | ||
JP2014233583 | 2014-11-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016103635A JP2016103635A (ja) | 2016-06-02 |
JP6589584B2 true JP6589584B2 (ja) | 2019-10-16 |
Family
ID=56088159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015222943A Active JP6589584B2 (ja) | 2014-11-18 | 2015-11-13 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6589584B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11069560B2 (en) | 2016-11-01 | 2021-07-20 | Shin-Etsu Chemical Co., Ltd. | Method of transferring device layer to transfer substrate and highly thermal conductive substrate |
WO2023112486A1 (ja) * | 2021-12-17 | 2023-06-22 | 株式会社村田製作所 | バイポーラトランジスタ及び半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152684A (ja) * | 1991-11-22 | 1993-06-18 | Fujitsu Ltd | 半導体発光装置 |
JP3439169B2 (ja) * | 2000-02-09 | 2003-08-25 | 三菱重工業株式会社 | 低損失トランジスタ |
JP2006303244A (ja) * | 2005-04-21 | 2006-11-02 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
US8860092B1 (en) * | 2008-09-22 | 2014-10-14 | Hrl Laboratories, Llc | Metallic sub-collector for HBT and BJT transistors |
JP6089162B2 (ja) * | 2011-04-19 | 2017-03-08 | 株式会社ムサシノエンジニアリング | 原子拡散接合方法及び前記方法で封止されたパッケージ型電子部品の製造方法 |
JP5667109B2 (ja) * | 2012-03-13 | 2015-02-12 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
-
2015
- 2015-11-13 JP JP2015222943A patent/JP6589584B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016103635A (ja) | 2016-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5667109B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
US10121761B2 (en) | Hetero-bipolar transistor and method for producing the same | |
JP2008078486A (ja) | 半導体素子 | |
JP2006100645A (ja) | GaN系半導体集積回路 | |
JP6589584B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4015504B2 (ja) | 半導体装置 | |
US11557551B2 (en) | Integrated circuit with a resistive material layer and a bipolar transistor, and production method of same | |
JP6348451B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
US9679996B2 (en) | Semiconductor device having buried region beneath electrode and method to form the same | |
JP2008182036A (ja) | 半導体装置の製造方法 | |
JP2015211182A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP2019102639A (ja) | 半導体装置 | |
JP2016171172A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP6447322B2 (ja) | 半導体素子及び半導体素子の製造方法 | |
JP2015211049A (ja) | ヘテロ接合バイポーラトランジスタの製造方法およびヘテロ接合バイポーラトランジスタ | |
JP6969487B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
JP6611182B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP6791828B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP6372412B2 (ja) | 半導体素子形成用基板、半導体素子形成用基板の製造方法、及び半導体素子の製造方法 | |
US20240194561A1 (en) | Hetero-junction bipolar transistor and method of manufacturing the same | |
JP7480854B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
WO2022239138A1 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP6235451B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP2006210633A (ja) | ヘテロ接合半導体装置及びその製造方法 | |
TW202349706A (zh) | 半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6589584 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |