JP6589584B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6589584B2
JP6589584B2 JP2015222943A JP2015222943A JP6589584B2 JP 6589584 B2 JP6589584 B2 JP 6589584B2 JP 2015222943 A JP2015222943 A JP 2015222943A JP 2015222943 A JP2015222943 A JP 2015222943A JP 6589584 B2 JP6589584 B2 JP 6589584B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
main surface
stacked body
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015222943A
Other languages
English (en)
Other versions
JP2016103635A (ja
Inventor
渡邉 昌崇
昌崇 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to US14/944,358 priority Critical patent/US20160141220A1/en
Publication of JP2016103635A publication Critical patent/JP2016103635A/ja
Priority to US15/589,614 priority patent/US10121761B2/en
Application granted granted Critical
Publication of JP6589584B2 publication Critical patent/JP6589584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
近年、通信機器等の高速化により、高速動作可能な半導体デバイスが求められている。このような半導体デバイスの一つとして、例えばヘテロ接合バイポーラトランジスタ(HBT)が知られている。例えば下記特許文献1には、半絶縁性のGaAs基板上に、n型GaAsコレクタ層と、p型GaAsベース層と、n型InGaP層及びn型AlGaAs層によって構成されるエミッタ層と、を順番に設けたHBTが開示されている。
平5−36713号公報
上述のHBT等の半導体デバイスは、使用により自己発熱する。この自己発熱により半導体デバイスの温度が上昇すると、熱暴走が発生するおそれがある。また、半導体デバイスの動作特性は高い温度依存性を有しており、半導体デバイスの温度が上昇するほど素子特性及び寿命が劣化する傾向にある。このため、半導体デバイスに蓄積される熱を好適に放出することが求められている。
本発明は、良好な放熱性を有する半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一側面に係る半導体装置は、支持基板上に設けられる金属層と、金属層上に設けられる半導体積層体と、半導体積層体上に設けられる電極と、を備え、金属層は、支持基板及び半導体積層体に接し、タングステン、モリブデン及びタンタルの内少なくとも1つを含み、金属層の厚さは、10nm〜60nmである。
本発明の他の一側面に係る半導体装置は、支持基板上に設けられる金属層と、金属層上に設けられる半導体積層体と、半導体積層体上に設けられる電極と、を備え、金属層は、半導体積層体及び支持基板に接し、半導体積層体の側面の少なくとも一部に延在する。
本発明の他の一側面に係る半導体装置の製造方法は、半導体基板上に半導体積層体を形成する工程と、半導体積層体において半導体基板側と反対側の第1の主面上に第1の接着層を形成する工程と、第1の接着層上に第1の支持基板を接着する工程と、半導体基板を半導体積層体から除去する工程と、半導体積層体において第1の主面に対向する第2の主面上に金属層を形成する工程と、第2の支持基板に第2の接着層を形成する工程と、金属層と第2の接着層とを互いに接着する工程と、第1の支持基板を半導体積層体から除去する工程と、第1の主面上に残存した第1の接着層を除去する工程と、第1の主面上に第1のエッチングマスクを形成する工程と、第1のエッチングマスクを用いて半導体積層体の一部をエッチングする工程と、第1のエッチングマスクを除去する工程と、第1の主面上に電極を形成する工程と、を有する。
本発明によれば、良好な放熱性を有する半導体装置及び半導体装置の製造方法を提供できる。
図1は、第1実施形態に係る半導体装置を示す平面図である。 図2は、図1のII−II線矢視断面図である。 図3(a)〜(c)は、第1実施形態に係る半導体装置の製造方法を説明する図である。 図4(a)〜(c)は、第1実施形態に係る半導体装置の製造方法を説明する図である。 図5(a)〜(c)は、第1実施形態に係る半導体装置の製造方法を説明する図である。 図6(a)〜(c)は、第1実施形態に係る半導体装置の製造方法を説明する図である。 図7は、第1実施形態の変形例の半導体装置を示す平面図である。 図8は、図7のVIII−VIII線矢視断面図である。 図9は、第2実施形態に係る半導体装置を示す平面図である。 図10は、図9のX−X線矢視断面図である。 図11(a)〜(c)は、第2実施形態に係る半導体装置の製造方法を説明する図である。 図12(a)〜(c)は、第2実施形態に係る半導体装置の製造方法を説明する図である。 図13(a)〜(c)は、第2実施形態に係る半導体装置の製造方法を説明する図である。 図14(a),(b)は、第2実施形態に係る半導体装置の製造方法を説明する図である。 図15(a)〜(c)は、第3実施形態に係る半導体装置の製造方法を説明する図である。 図16(a)〜(c)は、第3実施形態に係る半導体装置の製造方法を説明する図である。 図17(a)〜(c)は、第3実施形態に係る半導体装置の製造方法を説明する図である。
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、支持基板上に設けられる金属層と、金属層上に設けられる半導体積層体と、半導体積層体上に設けられる電極と、を備え、金属層は、支持基板及び半導体積層体に接し、タングステン、モリブデン及びタンタルの内少なくとも1つを含み、金属層の厚さは、10nm〜60nmである半導体装置である。
この半導体装置では、電極からの電流供給により半導体積層体内で発生した熱は、支持基板と半導体積層体とに接する金属層を介して支持基板に放出される。ここで、金属層は熱伝導率が比較的高いタングステン、モリブデン及びタンタルの内少なくとも一つを含み、当該金属層の厚さは10〜60nmであるので、金属層自体の熱伝導性が高くなっている。したがって、このような金属層を有する半導体装置は、良好な放熱性を有する。
また、金属層は、半導体積層体の側面の少なくとも一部に延在してもよい。この場合、半導体積層体内で発生した熱は、半導体積層体における支持基板と対向する面に加えて、半導体積層体の側面から金属層を介して支持基板に放出される。これにより、半導体装置は、より良好な放熱性を有する。
また、半導体積層体は、金属層上に設けられるサブコレクタ層と、サブコレクタ層上に設けられるコレクタ層と、コレクタ層上に設けられるベース層と、ベース層上に設けられるエミッタ層と、エミッタ層上に設けられるエミッタコンタクト層と、を有してもよい。この場合、半導体積層体内で発生した熱は、サブコレクタ層から金属層を介して支持基板に放出される。
また、エミッタ層は、ベース層上の互いに分離した複数の領域にそれぞれ設けられてもよい。この場合、半導体積層体内に流れる電流量を増加できる。
本願発明の他の一実施形態は、支持基板上に設けられる金属層と、金属層上に設けられる半導体積層体と、半導体積層体上に設けられる電極と、を備え、金属層は、半導体積層体及び支持基板に接し、半導体積層体の側面の少なくとも一部に延在するように設けられる半導体装置である。
この半導体装置では、電極からの電流供給により半導体積層体内で発生した熱は、支持基板と半導体積層体とに接する金属層を介して支持基板に放出される。ここで、半導体積層体内で発生した熱は、半導体積層体における支持基板と対向する面に加えて、半導体積層体の側面から金属層を介して支持基板に放出される。したがって、このような金属層を有する半導体装置は、良好な放熱性を有する。
また、半導体積層体は、金属層上に設けられるサブコレクタ層と、サブコレクタ層上に設けられるコレクタ層と、コレクタ層上に設けられるベース層と、ベース層上に設けられるエミッタ層と、エミッタ層上に設けられるエミッタコンタクト層と、を有してもよい。この場合、半導体積層体内で発生した熱は、サブコレクタ層から金属層を介して支持基板に放出される。
また、エミッタ層は、ベース層上の互いに分離した複数の領域にそれぞれ設けられてもよい。この場合、半導体積層体内に流れる電流量を増加できる。
本願発明の他の一実施形態は、半導体基板上に半導体積層体を形成する工程と、半導体積層体において半導体基板側と反対側の第1の主面上に第1の接着層を形成する工程と、第1の接着層上に第1の支持基板を接着する工程と、半導体基板を半導体積層体から除去する工程と、半導体積層体において第1の主面に対向する第2の主面上に金属層を形成する工程と、第2の支持基板に第2の接着層を形成する工程と、金属層と第2の接着層とを互いに接着する工程と、第1の支持基板を半導体積層体から除去する工程と、第1の主面上に残存した第1の接着層を除去する工程と、第1の主面上に第1のエッチングマスクを形成する工程と、第1のエッチングマスクを用いて半導体積層体の一部をエッチングする工程と、第1のエッチングマスクを除去する工程と、第1の主面上に電極を形成する工程と、を有する半導体装置の製造方法である。
この半導体装置の製造方法によれば、半導体積層体は金属層及び第2の接着層を介して第2の支持基板に保持されている。このような半導体積層体に電極からの電流供給により発生した熱は、金属層を介して第2の支持基板に放出される。したがって、このような方法によって製造される半導体装置は、良好な放熱性を有する。また、上記製造方法によれば、半導体基板よりも熱伝導性が高く、放熱効率のよい基板を第2の支持基板として用いることができる。さらに、上記製造方法によれば、半導体基板上に半導体積層体を形成し、当該半導体積層体を第1の支持基板によって支持した後に半導体基板を当該半導体積層体から除去できる。そして、第2の支持基板によって当該半導体積層体を支持した後に第1の支持基板を当該半導体積層体から除去できる。これにより、第2の支持基板に結晶性の高い半導体積層体を設けることができる。加えて、半導体基板を用いて製造した場合と同じ積層順序にて上記半導体積層体を形成することができるので、半導体積層体内における半導体層の特性の変化を抑制できる。
また、第1の主面上に第1の支持基板を接着する工程と、金属層に第2の接着層を接着する工程との少なくとも一方は、原子拡散接合によって行われてもよい。
また、第2の主面上に金属層を形成する工程の前に、第2の主面上に第2のエッチングマスクを形成する工程と、第2のエッチングマスクを用いて半導体積層体の一部をエッチングすることにより、第2の主面側に段差を形成する工程と、第2のエッチングマスクを除去する工程と、をさらに有し、金属層は、第2の主面及び段差の表面を覆って形成されてもよい。この場合、半導体積層体内で発生した熱は、半導体積層体における第2の支持基板と対向する第2の主面に加えて、当該第2の主面側に形成された段差の表面から金属層を介して第2の支持基板に放出される。これにより、上記方法によって製造される半導体装置は、より良好な放熱性を有する。
また、第2のエッチングマスクは、ウェットエッチング用マスクであってもよい。
また、第1の主面上に第1の接着層を形成する工程では、第1の接着層は半導体積層体の外周側面に延在して形成されてもよい。この場合、半導体基板を半導体積層体から除去する際に、半導体積層体の外周側面を第1の接着層によって保護することができる。
また、上記半導体装置の製造方法は、第1の接着層を形成する工程の前に、半導体積層体の縁部を除去する工程をさらに備え、第1の接着層を形成する工程では、第1の主面及び半導体積層体の露出した側面を覆うように第1の接着層を形成し、第1の接着層を除去する工程では、半導体積層体の第1の主面及び側面を覆う第1の接着層を除去してもよい。この場合、半導体基板及び第1の支持基板を除去する際に、半導体積層体の側面の強度を補強しつつ、半導体積層体が露出した側面側からエッチングされることを抑制できる。
[本願発明の実施形態の詳細]
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
図1は、第1実施形態に係る半導体装置を示す平面図である。図2は、図1のII−II線矢視断面図である。図1及び図2に示されるように、第1実施形態の半導体装置1は、支持基板2上に設けられるヘテロ接合バイポーラトランジスタ(HBT)である。半導体装置1は、支持基板(第2の支持基板)2に設けられる金属層3と、金属層3上に設けられる半導体積層体4と、半導体積層体4上に設けられる電極5〜7と、半導体積層体4及び電極5〜7を埋め込む絶縁層8と、配線層9〜11とを有する。
支持基板2は、高い熱伝導性を有する基板であり、例えばAlN基板(窒化アルミニウム基板)、Si基板(シリコン基板)、SiC基板(炭化ケイ素基板)又はダイヤモンド基板等である。支持基板2の厚さは、例えば20μm〜200μmである。支持基板2の熱伝導率は、例えばInP基板(インジウムリン基板)の熱伝導率よりも高いことが好ましい。支持基板2の熱伝導率は、例えば100W/(m・K)以上2000W/(m・K)以下である。
金属層3は、支持基板2及び半導体積層体4に接している。金属層3は、例えばタングステン、モリブデン及びタンタルの内少なくとも1つを含む金属層又は合金層である。金属層3の厚さは、10nm〜60nmである。金属層3の厚さが10nm以上である場合、半導体積層体4が支持基板2から剥離することを抑制できる。金属層3の厚さが60nm以下である場合、半導体積層体4で発生した熱が支持基板2に十分に伝達される。金属層3の厚さは、50nm以下であることが好ましく、45nm以下であることがより好ましく、40nm以下であることがさらに好ましい。
半導体積層体4は、例えばIII−V族化合物半導体によって構成される。半導体積層体4は、金属層3上に設けられるサブコレクタ層12と、サブコレクタ層12上に設けられるコレクタ層13と、コレクタ層13上に設けられるベース層14と、ベース層14上に設けられるエミッタ層15と、エミッタ層15上に設けられるエミッタコンタクト層16と、有する積層体である。
サブコレクタ層12は、金属層3に接しており、例えばn型のInP層である。サブコレクタ層12の厚さは、例えば300nmである。サブコレクタ層12内のSi(シリコン)の濃度は、例えば2×1019atoms/cm程度である。
コレクタ層13は、サブコレクタ層12の一部の領域に接しており、例えばn型のInAlGaAs層とn型のInP層との積層体である。InAlGaAs層の厚さは、例えば50nmであり、InP層の厚さは、例えば200nmである。コレクタ層13におけるInAlGaAs層内のSiの濃度は、例えば1×1017atoms/cm程度である。コレクタ層13におけるInP層内のSiの濃度は、例えば3×1016atoms/cm程度である。
ベース層14は、コレクタ層13に接しており、例えばp型のInGaAs層である。ベース層14の厚さは、例えば400nmである。ベース層14内のC(炭素)の濃度は、例えば5×1019atoms/cm程度である。
エミッタ層15は、ベース層14の一部の領域に接しており、例えばn型のInP層である。エミッタ層15の厚さは、例えば150nmである。エミッタ層15内のSiの濃度は、例えば2×1018atoms/cm程度である。
エミッタコンタクト層16は、エミッタ層15に接しており、例えばn型のInGaAs層である。エミッタコンタクト層16の厚さは、例えば250nmである。エミッタコンタクト層16内のSiの濃度は、例えば2×1019atoms/cm程度である。
電極5は、サブコレクタ層12の一部の領域に接しているコレクタ電極である。電極6はベース層1412の一部の領域に接しているベース電極である。電極7は、エミッタコンタクト層1612の一部の領域に接しているエミッタ電極である。電極5〜7のそれぞれは、例えば第1Pt層(白金層)、Ti層(チタン層)、第2Pt層、Au層(金層)が順に積層されることによって構成される。電極5〜7のそれぞれにおいて、第1Pt層の厚さは例えば10nmであり、Ti層の厚さは例えば30nmであり、第2Pt層の厚さは例えば30nmであり、Au層の厚さは例えば100nmである。
絶縁層8は、半導体積層体4を覆うように設けられており、例えばSiON膜(酸化窒化ケイ素膜)とSiN膜(窒化ケイ素膜)との積層体から構成される。絶縁層8は、SiOx膜(酸化ケイ素膜)又は有機樹脂層(例えばポリイミド層等)等が含まれていてもよい。絶縁層8には、開口部8a〜8cが設けられている。
配線層9は、絶縁層8の開口部8aを介して電極5に接続されている。配線層10は、絶縁層8の開口部8bを介して電極6に接続されている。配線層11は、絶縁層8の開口部8cを介して電極7に接続されている。配線層9〜11のそれぞれは、例えばTi層、Pt層、Au層が順に積層されることによって構成される。配線層9〜11のそれぞれにおいて、Ti層の厚さは例えば30nmであり、Pt層の厚さは例えば50nmであり、Au層の厚さは例えば500nmである。なお、本明細書における「接続」とは、直接的な接続に限らず、電気的な接続及び機能的な接続を含む。
次に、図3〜図6を用いながら第1実施形態に係る半導体装置の製造方法を説明する。図3(a)〜(c)、図4(a)〜(c)、図5(a)〜(c)、及び図6(a)〜(c)は、第1実施形態に係る半導体装置の製造方法を説明する図である。
まず、図3(a)に示されるように、第1ステップとして、半導体基板21上に保護層22、半導体積層体23、保護層24及び金属層(第1の接着層)25が順に積層された半導体基板21を準備すると共に、金属層27が形成された第1の支持基板26を準備する。第1ステップでは、半導体基板21上に、保護層22及び半導体積層体23を順に形成し、当該半導体積層体23において半導体基板21側と反対側の主面(第1の主面)23a上に、保護層24及び金属層25を順に形成する。
半導体基板21は、例えばIII−V族化合物半導体によって構成される。半導体基板21は、例えばInP基板である。保護層22は、半導体積層体23に対してエッチング選択性が高い半導体層である。保護層22は、例えば200nm程度の例えばInGaAs層である。保護層22は、エピタキシャル成長法によって形成される。
半導体積層体23は、半導体層31〜35を有している。半導体層31は、図2に示されるサブコレクタ層12に対応する層である。半導体層32は、図2に示されるコレクタ層13に対応する層である。半導体層33は、図2に示されるベース層14に対応する層である。半導体層34は、図2に示されるエミッタ層15に対応する層である。半導体層35は、図2に示されるエミッタコンタクト層16に対応する層である。半導体層31〜35は、例えばエピタキシャル成長法によって形成される。
保護層24は、半導体積層体23に対してエッチング選択性が高い半導体層である。保護層24は、例えば200nm程度のInP層である。保護層24は、エピタキシャル成長法によって形成される。金属層25,27は、例えばタングステン層等である。この金属層25,27は、例えばスパッタ法で成長される。このため、金属層25が、半導体積層体23の外周側面に形成される。この金属層25の厚さが5nm以上である場合、半導体積層体23の外周側面には、金属層25の一部である金属層が形成される。金属層25が5nm以上である場合、後述する第3ステップにて半導体基板21を半導体積層体23から除去する際に、半導体積層体23の外周側面の強度を補強し、好適に保護することができる。本実施形態では、半導体積層体23の外周側面だけでなく、半導体基板21及び保護層22の側面を覆うように金属層25を形成する。
次に、図3(b)に示されるように、第2ステップとして、金属層25に第1の支持基板26を接着する。具体的には、保護層24上の金属層25と金属層27とを互いに接着させることにより金属層28を形成し、第1の支持基板26を半導体積層体23に接着する。金属層25,27の接着は、例えば原子拡散接合によって行われる。原子拡散接合とは、金属層25,27を真空中でスパッタ法などによって形成した後、真空を維持した状態で互いに密着することで金属層25,27同士を接合することである。金属層25,27同士の接合を確実に行うために、密着する際に加熱及び加圧を行ってもよい。
次に、図3(c)に示されるように、第3ステップとして、半導体基板21を半導体積層体23から除去する。例えば、ドライエッチング又はウェットエッチングにより半導体基板21を除去する。この場合、保護層22によって半導体積層体23がエッチングされることを防ぐことができる。また、金属層が半導体積層体23の外周側面に形成されているので、半導体基板21を半導体積層体23から除去する際に、半導体積層体23の外周側面を保護することができる。これにより、半導体積層体23が外周からエッチングされるのを抑制することができる。
次に、図4(a)に示されるように、第4ステップとして、保護層22を半導体積層体23から除去した後、主面23aに対向する主面23b上に金属層29を形成すると共に、金属層(第2の接着層)41が形成された支持基板(第2の支持基板)2を準備する。支持基板2には、例えばタングステン層等の金属層41が形成されている。支持基板2の熱伝導率は、半導体基板21の熱伝導率よりも高い。
次に、図4(b)に示されるように、第5ステップとして、金属層29に支持基板2を接着する。具体的には、金属層29と金属層41とを互いに接着させることにより金属層3を形成し、これにより支持基板2を金属層29に接着する。金属層29,41の接着は、例えば原子拡散接合によって行われる。
次に、図4(c)に示されるように、第6ステップとして、第1の支持基板26を半導体積層体23から除去する。例えば、ドライエッチング又はウェットエッチングにより第1の支持基板26を除去する。この場合、金属層28によって半導体積層体23がエッチングされることを防ぐことができる。金属層28は、エッチストップ層として機能する。
次に、図5(a)に示されるように、第7ステップとして、半導体積層体23の主面23a上に残存した金属層28を除去する。この場合、保護層24によって半導体積層体23がエッチングされることを防ぐことができる。また、半導体積層体23の外周側面に残存する金属層を除去する。金属層28を除去した後、半導体積層体23の主面23a上の保護層24を除去する。なお、図5(a)と、以下にて詳細に説明する図5(b),(c)及び図6(a)〜(c)とに示される図は、図4(c)までに示されたデバイス形成領域(すなわち、半導体積層体23等)を拡大したものである。
次に、図5(b)に示されるように、第8ステップとして、主面23aの一部にエッチングマスク(第1のエッチングマスク)42を形成した後、半導体積層体23における半導体層34,35の一部をエッチングする。このエッチングは、例えばウェットエッチングである。これにより、半導体積層体4におけるエミッタ層15及びエミッタコンタクト層16を形成する(図2を参照)。このエッチングマスク42は、例えばシリコン化合物(SiN層又はSiOx層等)である。
次に、図5(c)に示されるように、第9ステップとして、エッチングマスク42を除去した後に、エミッタ層15、エミッタコンタクト層16、及び半導体層33の一部を覆うようにエッチングマスク43を形成する。エッチングマスク43を形成後、半導体積層体23における半導体層32,33の一部をエッチングする。このエッチングは、例えばウェットエッチングである。これにより、半導体積層体4におけるコレクタ層13及びベース層14を形成する(図2を参照)。この第9ステップでは、コレクタ層13、ベース層14、エミッタ層15及びエミッタコンタクト層16によるメサ構造が形成される。
次に、図6(a)に示されるように、第10ステップとして、エッチングマスク43を除去した後、半導体層31の一部と、コレクタ層13、ベース層14、エミッタ層15及びエミッタコンタクト層16とを覆うエッチングマスク44を形成する。半導体積層体23の主面23a上にエッチングマスク44を形成する。
次に、図6(b)に示されるように、第11ステップとして、エッチングマスク44を用いて半導体積層体23の一部をエッチングする。具体的には、半導体積層体23における半導体層31の一部をエッチングすることにより、サブコレクタ層12を形成する。このエッチングは、ウェットエッチングである。これにより、サブコレクタ層12、コレクタ層13、ベース層14、エミッタ層15及びエミッタコンタクト層16を有する半導体積層体4を形成する。第11ステップにおいて、半導体積層体4は、メサ構造(又はアイランド構造)を有する。半導体積層体4を形成した後、エッチングマスク44を用いて反応性イオンエッチング(RIE:Reactive Ion Etching)を実施し、支持基板2上であって半導体積層体4と重なっていない金属層3を除去する。
次に、図6(c)に示されるように、第12ステップとして、エッチングマスク43を除去した後に、エミッタコンタクト層16の一部の領域上(図3(a)に示される主面23aの一部上)に電極7を形成する。また、サブコレクタ層12の一部の領域上に電極5を形成し、ベース層14の一部の領域上に電極6を形成する。これにより、HBTである半導体装置1が完成する(図2を参照)。
以上に説明した、第1実施形態の製造方法によって得られた半導体装置1によって得られる効果について説明する。第1実施形態に係る製造方法によって形成された半導体装置1では、電極5〜7からの電流供給により半導体積層体4内で発生した熱は、支持基板2と半導体積層体4とに接し、金属層29,41によって構成される金属層3を介して支持基板2に放出される。ここで、金属層3は熱伝導率が比較的高いタングステン、モリブデン及びタンタルの内少なくとも一つを含み、当該金属層3の厚さは10〜60nmであるので、金属層3自体の熱伝導性が高くなっている。したがって、このような金属層3を有する半導体装置1は、良好な放熱性を有する。
加えて、上記製造方法によって形成された半導体装置1を支持する基板として、半導体基板21よりも熱伝導性が高く、放熱効率のよい支持基板2を用いることができる。さらに、上記製造方法によれば、半導体基板21上に半導体積層体23を形成し、当該半導体積層体23を第1の支持基板26によって支持した後に半導体基板21を当該半導体積層体23から除去できる。そして、支持基板2によって当該半導体積層体23を支持した後に第1の支持基板26を当該半導体積層体23から除去できる。これにより、支持基板2に結晶性の高い半導体積層体23を設けることができる。加えて、半導体基板21を用いて製造した場合と同じ積層順序にて上記半導体積層体23を形成することができるので、半導体積層体23内における半導体層31〜35の特性の変化を抑制できる。
また、半導体積層体4は、金属層3上に設けられるサブコレクタ層12と、サブコレクタ層12上に設けられるコレクタ層13と、コレクタ層13上に設けられるベース層14と、ベース層14上に設けられるエミッタ層15と、エミッタ層15上に設けられるエミッタコンタクト層16と、を有してもよい。この場合、半導体積層体4内で発生した熱は、サブコレクタ層12から金属層3を介して支持基板2に放出される。
また、半導体積層体23の主面23a上に第1の支持基板26を接着する工程と、金属層29に金属層41を接着する工程との少なくとも一方は、原子拡散接合によって行われてもよい。
また、半導体積層体23の主面23a上に金属層25を形成する工程では、金属層は半導体積層体23の外周側面に延在して形成されてもよい。この場合、半導体基板21を半導体積層体23から除去する際に、半導体積層体23の外周側面を金属層によって保護することができる。
図7は、第1実施形態の変形例の半導体装置を示す平面図である。図8は、図7のVIII−VIII線矢視断面図である。図8に示されるように、半導体装置1Aは、複数のエミッタ層15A,15Bを有してもよい。この場合、エミッタ層15A,15Bは、ベース層14上の互いに異なる領域に設けられている。ベース層14上の互いに分離した複数の領域にそれぞれ設けられる。エミッタ層15A上にはエミッタコンタクト層16Aが設けられており、エミッタ層15B上にはエミッタコンタクト層16Bが設けられている。エミッタコンタクト層16A上には電極7Aが設けられており、エミッタコンタクト層16B上には電極7Bが設けられている。この場合であっても、第1実施形態と同様の作用効果を奏する。加えて、半導体積層体4内に流れる電流量を増加できる。
(第2実施形態)
以下では、第2実施形態に係る半導体装置及びその製造方法について説明する。第2実施形態の説明において第1実施形態と重複する記載は省略し、第1実施形態と異なる部分を記載する。つまり、技術的に可能な範囲において、第2実施形態に第1実施形態の記載を適宜用いてもよい。
図9は、第2実施形態に係る半導体装置を示す平面図である。図10は、図9のX−X線矢視断面図である。図9及び図10に示されるように、半導体装置1Bには、支持基板2と半導体積層体4との間に金属層3Aが設けられている。金属層3Aは、支持基板2と半導体積層体4とに接すると共に、半導体積層体4の側面の少なくとも一部に延在している。具体的には、金属層3Aは、サブコレクタ層12の支持基板2側の主面12a及び側面12bを覆うように設けられている。
次に、図11〜図14を用いながら第2実施形態に係る半導体装置の製造方法を説明する。図11(a)〜(c)、図12(a)〜(c)、図13(a)〜(c)、及び図14(a),(b)は、第2実施形態に係る半導体装置の製造方法を説明する図である。
まず、図11(a)に示されるように、第1実施形態の第4ステップにて保護層22を半導体積層体23から除去した後であって金属層29を形成する前に、主面23b上にエッチングマスク(第2のエッチングマスク)51を形成する。このエッチングマスク51は、主面23bの一部を覆っているウェットエッチング用マスクである。
次に、図11(b)に示されるように、エッチングマスク51を用いて半導体積層体23の一部をエッチングすることにより、主面23b側に段差52を形成する。このエッチングは、例えばウェットエッチングである。また、半導体層31は、半導体積層体4におけるサブコレクタ層12になる。段差52を形成後、図11(c)に示されるように、エッチングマスク51を除去する。
次に、図12(a)に示されるように、段差52が形成された側の半導体積層体23に金属層29Aを形成する。半導体積層体23において、主面23b及び段差52の表面を覆うように金属層29Aを形成する。
次に、図12(b)に示されるように、金属層41を有する支持基板2を準備した後、図12(c)に示されるように、金属層29A上に支持基板2を接着する。具体的には、主面23b上の金属層29Aと、金属層41とを互いに接着させることにより、支持基板2を金属層29Aに接着する。金属層29A,41の接着は、例えば原子拡散接合によって行われる。
次に、図13(a)に示されるように、第1の支持基板26を半導体積層体23から除去した後、図13(b)に示されるように、半導体積層体23の主面23a上の金属層28及び保護層24を除去する。
次に、第1実施形態における第8ステップと同様にして、半導体積層体23における半導体層34,35の一部をエッチングし、半導体積層体4におけるエミッタ層15及びエミッタコンタクト層16を形成する(図10を参照)。そして、図13(c)に示されるようにエッチングマスク43を形成し、半導体積層体23における半導体層32,33の一部をエッチングする(図5(c)を参照)。これにより、サブコレクタ層12、コレクタ層13、ベース層14、エミッタ層15及びエミッタコンタクト層16を有する半導体積層体4を形成する。段差52の表面である半導体層32上に設けられている金属層29Aは、余剰部53として残存する。
次に、図14(a)に示されるように、金属層29Aにおける余剰部53と金属層41の一部とを除去する。例えば、反応性イオンエッチング(RIE:Reactive Ion Etching)によって、余剰部53及び金属層41の一部を除去する。余剰部53を除去することにより、半導体積層体4における電界集中及び短絡の発生を抑制できる。これにより、半導体積層体4の支持基板2側の主面及び側面の一部を覆う金属層3Aを形成する。余剰部53を除去後、図14(b)に示されるように、エッチングマスク43を除去する。エッチングマスク43を除去後、第1実施形態と同様にして電極5〜7を形成し、半導体装置1Bが完成する。
以上に説明した第2実施形態に係る製造方法によって形成される半導体装置1Bであっても、第1実施形態と同様の作用効果を奏することができる。加えて、半導体積層体4で発生した熱は、サブコレクタ層12における支持基板2と対向する主面12aに加えて、サブコレクタ層12の側面12bから金属層3Aを介して支持基板2に放出される。したがって、半導体装置1Bは、より良好な放熱性を有する。
(第3実施形態)
以下では、第3実施形態に係る半導体装置の製造方法について図15〜図17を用いながら説明する。図15(a)〜(c)、図16(a)〜(c)、及び図17(a)〜(c)は、第3実施形態に係る半導体装置の製造方法を説明する図である。なお、第3実施形態の説明において第1実施形態及び第2実施形態と重複する記載は省略し、第1実施形態及び第2実施形態と異なる部分を記載する。つまり、技術的に可能な範囲において、第3実施形態に第1実施形態及び第2実施形態の記載を適宜用いてもよい。
まず、図15(a)に示されるように、保護層22、半導体積層体23、及び保護層24のみが順に積層された半導体基板21を準備する。そして、保護層24上にエッチングマスク61を設ける。保護層24の一部は、エッチングマスク61から露出している。この露出した一部は、例えば半導体基板21の縁周辺に位置する保護層24の縁部24aである。なお、エッチングマスク61は、無機絶縁物から構成されてもよいし、有機樹脂から構成されてもよい。また、エッチングマスク61は、ドライエッチング用マスクでもよいし、ウェットエッチング用マスクでもよい。
次に、図15(b)に示されるように、エッチングマスク61から露出する保護層24と、当該保護層24に重なる半導体積層体23とを除去する。すなわち、保護層24の縁部24aと、半導体積層体23の縁部23cとを除去する。これにより、半導体積層体62と保護層63とを形成する。半導体積層体62と保護層63とを形成した後、エッチングマスク61を除去する。エッチングマスク61は、ドライエッチングによって除去されてもよいしウェットエッチングによって除去されてもよい。
次に、図15(c)に示されるように、金属層25Aを半導体基板21上に形成する。具体的には、露出した保護層22、半導体積層体62の側面62a(外周側面)、及び保護層63を覆うように金属層25Aを形成する。また、金属層27が形成された第1の支持基板26を準備する。
次に、図16(a)に示されるように、第1実施形態における第2ステップと同様に、金属層25Aに第1の支持基板26を接着する。具体的には、金属層25Aにおいて保護層63上に位置する部分と、金属層27とを互いに接着させることにより金属層28Aを形成し、第1の支持基板26を半導体積層体62に接着する。
次に、図16(b)に示されるように、第1実施形態における第3ステップ及び第4ステップと同様に、半導体基板21及び保護層22を除去する。半導体基板21及び保護層22は、ドライエッチングによって除去されてもよいしウェットエッチングによって除去されてもよい。金属層28Aにおいて保護層22に接していた部分は、余剰部64として残存する。
次に、図16(c)に示されるように、半導体積層体62における第1の支持基板26と反対側の主面62b上に金属層29Bを形成する。本実施形態では、余剰部64上にも金属層が形成されることにより当該余剰部64の厚さが大きくなっているが、余剰部64上に金属層が形成されなくてもよい。また、金属層41が形成された支持基板2を準備する。
次に、図17(a)に示されるように、第1実施形態における第5ステップと同様に、金属層29Bに支持基板2を接着する。具体的には、金属層29Bと金属層41とを互いに接着させることにより金属層3Bを形成し、支持基板2を半導体積層体62に接着する。
次に、図17(b)に示されるように、第1実施形態における第6ステップと同様に、第1の支持基板26を半導体積層体62から除去する。第1の支持基板26は、ドライエッチングによって除去されてもよいしウェットエッチングによって除去されてもよい。金属層3Bにおいて半導体積層体62と重なっていない部分は、余剰部65,66として残存する。半導体積層体62の積層方向において、余剰部65は支持基板2側に位置しており、余剰部66は保護層63側に位置している。
次に、図17(c)に示されるように、第1実施形態における第7ステップと同様に、金属層3Bの一部を除去する。具体的には、余剰部65,66を含む金属層3Bにおいて露出した部分を除去する。これにより、半導体積層体62及び保護層63が露出する。金属層3Bの当該一部を除去した後、半導体積層体62上の保護層63を除去する。
次に、第1実施形態における第8ステップ〜第12ステップと同様にして半導体積層体62を加工し、HBTである半導体装置を形成する。
以上に説明した第3実施形態に係る製造方法によって形成される半導体装置であっても、第1実施形態と同様の作用効果を奏することができる。加えて、第3実施形態では、半導体基板21及び保護層22を除去する際に、半導体積層体62の側面62aは金属層28Aに覆われている。このため、半導体基板21を半導体積層体62から除去する際に、半導体積層体62の側面62aの強度を補強して好適に保護することができる。同様に、第1の支持基板26を除去する際に、半導体積層体62の側面は金属層3Bに覆われている。これにより、半導体基板21、保護層22、及び第1の支持基板26を除去する際に、半導体積層体62が側面62a側からエッチングされることを抑制できる。
本発明による半導体基板の製造方法は、上述した実施形態及び変形例に限られるものではなく、他に様々な変形が可能である。例えば、第2実施形態に係る半導体装置1Bのエミッタ層は、第1実施形態の変化例のように、ベース層14上の互いに分離した複数の領域にそれぞれ設けられてもよい。また、上記実施形態に係る半導体装置は、HBTに限らず、例えば高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)等であってもよい。
また、上記実施形態及び変形例において、金属層25,27の接着は、原子拡散接合ではなくてBCB(ベンゾシクロブテン)を用いた接着であってもよい。
また、上記実施形態及び変形例において、半導体積層体23にはエッチストップ層が含まれていてもよい。例えば、当該エッチストップ層は、半導体積層体23における半導体層32と半導体層33との間に含まれており、半導体層33に対するエッチング選択性が非常に低いものとする。この場合、エッチストップ層は、半導体層32の過剰エッチングを抑制でき、半導体装置の特性変化を抑制できる。
また、上記実施形態及び変形例において、余剰部53,64〜66は必ずしも残存させなくてもよい。
また、上記実施形態及び変形例において、半導体基板21の縁及び縁近傍に半導体積層体を成長させなくてもよい。
1,1A,1B…半導体装置、2…支持基板(第2の支持基板)、3,3A,3B,27,28,28A,29,29A…金属層、4…半導体積層体、5〜7,7A,7B…電極、8…絶縁層、12…サブコレクタ層、12a…主面、12b…側面、13…コレクタ層、14…ベース層、15,15A,15B…エミッタ層、16,16A,16B…エミッタコンタクト層、21…半導体基板、22…保護層、23,62…半導体積層体、23a,23b…主面、24…保護層、25,25A…金属層(第1の接着層)、26…第1の支持基板、31〜35…半導体層、41…金属層(第2の接着層)、42…エッチングマスク(第1のエッチングマスク)、51…エッチングマスク(第2のエッチングマスク)、52…段差、53,64〜66…余剰部。

Claims (11)

  1. 支持基板上に設けられる金属層と、
    前記金属層上に設けられる半導体積層体と、
    前記半導体積層体上に設けられる電極と、
    を備え、
    前記金属層は、前記支持基板及び前記半導体積層体に接し、タングステン、モリブデン及びタンタルの内少なくとも1つを含み、前記金属層の厚さは、10nm〜60nmであり、
    前記金属層は、前記半導体積層体の側面の少なくとも一部に延在する
    半導体装置。
  2. 前記半導体積層体は、
    前記金属層上に設けられるサブコレクタ層と、
    前記サブコレクタ層上に設けられるコレクタ層と、
    前記コレクタ層上に設けられるベース層と、
    前記ベース層上に設けられるエミッタ層と、
    前記エミッタ層上に設けられるエミッタコンタクト層と、
    を有する、請求項1に記載の半導体装置。
  3. 前記エミッタ層は、前記ベース層上の互いに分離した複数の領域にそれぞれ設けられる、請求項に記載の半導体装置。
  4. 半導体基板上に半導体積層体を形成する工程と、
    前記半導体積層体において前記半導体基板側と反対側の第1の主面上に第1の接着層を形成する工程と、
    前記第1の接着層上に第1の支持基板を接着する工程と、
    前記半導体基板を前記半導体積層体から除去する工程と、
    前記半導体積層体において前記第1の主面に対向する第2の主面上に金属層を形成する工程と、
    第2の支持基板に第2の接着層を形成する工程と、
    前記金属層と前記第2の接着層とを互いに接着する工程と、
    前記第1の支持基板を前記半導体積層体から除去する工程と、
    前記第1の主面上に残存した前記第1の接着層を除去する工程と、
    前記第1の主面上に第1のエッチングマスクを形成する工程と、
    前記第1のエッチングマスクを用いて前記半導体積層体の一部をエッチングする工程と、
    前記第1のエッチングマスクを除去する工程と、
    前記第1の主面上に電極を形成する工程と、
    を有し、
    前記第2の主面上に前記金属層を形成する工程の前に、
    前記第2の主面上に第2のエッチングマスクを形成する工程と、
    前記第2のエッチングマスクを用いて前記半導体積層体の一部をエッチングすることにより、前記第2の主面側に段差を形成する工程と、
    前記第2のエッチングマスクを除去する工程と、
    をさらに有し、
    前記第1の主面上に前記第1の支持基板を接着する工程と、前記金属層に前記第2の接着層を接着する工程との少なくとも一方は、原子拡散接合によって行われ、
    前記金属層は、前記第2の主面及び前記段差の表面を覆って形成される、半導体装置の製造方法。
  5. 前記第2のエッチングマスクは、ウェットエッチング用マスクである、請求項に記載の半導体装置の製造方法。
  6. 前記第1の主面上に前記第1の接着層を形成する工程では、前記第1の接着層は前記半導体積層体の外周側面に延在して形成される、請求項4または5に記載の半導体装置の製造方法。
  7. 半導体基板上に半導体積層体を形成する工程と、
    前記半導体積層体において前記半導体基板側と反対側の第1の主面上に第1の接着層を形成する工程と、
    前記第1の接着層上に第1の支持基板を接着する工程と、
    前記半導体基板を前記半導体積層体から除去する工程と、
    前記半導体積層体において前記第1の主面に対向する第2の主面上に金属層を形成する工程と、
    第2の支持基板に第2の接着層を形成する工程と、
    前記金属層と前記第2の接着層とを互いに接着する工程と、
    前記第1の支持基板を前記半導体積層体から除去する工程と、
    前記第1の主面上に残存した前記第1の接着層を除去する工程と、
    前記第1の主面上に第1のエッチングマスクを形成する工程と、
    前記第1のエッチングマスクを用いて前記半導体積層体の一部をエッチングする工程と、
    前記第1のエッチングマスクを除去する工程と、
    前記第1の主面上に電極を形成する工程と、
    を有し、
    前記第1の接着層を形成する工程の前に、前記半導体積層体の縁部を除去する工程をさらに備え、
    前記第1の接着層を形成する工程では、前記第1の主面及び前記半導体積層体の露出した側面を覆うように前記第1の接着層を形成し、
    前記第1の接着層を除去する工程では、前記半導体積層体の前記第1の主面及び前記側面を覆う前記第1の接着層を除去する、半導体装置の製造方法。
  8. 前記第1の主面上に前記第1の支持基板を接着する工程と、前記金属層に前記第2の接着層を接着する工程との少なくとも一方は、原子拡散接合によって行われる、請求項7に記載の半導体装置の製造方法。
  9. 前記第2の主面上に前記金属層を形成する工程の前に、
    前記第2の主面上に第2のエッチングマスクを形成する工程と、
    前記第2のエッチングマスクを用いて前記半導体積層体の一部をエッチングすることにより、前記第2の主面側に段差を形成する工程と、
    前記第2のエッチングマスクを除去する工程と、
    をさらに有し、
    前記金属層は、前記第2の主面及び前記段差の表面を覆って形成される、請求項8に記載の半導体装置の製造方法。
  10. 前記第2のエッチングマスクは、ウェットエッチング用マスクである、請求項9に記載の半導体装置の製造方法。
  11. 前記第1の主面上に前記第1の接着層を形成する工程では、前記第1の接着層は前記半導体積層体の外周側面に延在して形成される、請求項7〜10のいずれか一項に記載の半導体装置の製造方法。
JP2015222943A 2014-11-18 2015-11-13 半導体装置及び半導体装置の製造方法 Active JP6589584B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/944,358 US20160141220A1 (en) 2014-11-18 2015-11-18 Hetero-bipolar transistor and method for producing the same
US15/589,614 US10121761B2 (en) 2014-11-18 2017-05-08 Hetero-bipolar transistor and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014233583 2014-11-18
JP2014233583 2014-11-18

Publications (2)

Publication Number Publication Date
JP2016103635A JP2016103635A (ja) 2016-06-02
JP6589584B2 true JP6589584B2 (ja) 2019-10-16

Family

ID=56088159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015222943A Active JP6589584B2 (ja) 2014-11-18 2015-11-13 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6589584B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069560B2 (en) 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate
WO2023112486A1 (ja) * 2021-12-17 2023-06-22 株式会社村田製作所 バイポーラトランジスタ及び半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152684A (ja) * 1991-11-22 1993-06-18 Fujitsu Ltd 半導体発光装置
JP3439169B2 (ja) * 2000-02-09 2003-08-25 三菱重工業株式会社 低損失トランジスタ
JP2006303244A (ja) * 2005-04-21 2006-11-02 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
US8860092B1 (en) * 2008-09-22 2014-10-14 Hrl Laboratories, Llc Metallic sub-collector for HBT and BJT transistors
JP6089162B2 (ja) * 2011-04-19 2017-03-08 株式会社ムサシノエンジニアリング 原子拡散接合方法及び前記方法で封止されたパッケージ型電子部品の製造方法
JP5667109B2 (ja) * 2012-03-13 2015-02-12 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法

Also Published As

Publication number Publication date
JP2016103635A (ja) 2016-06-02

Similar Documents

Publication Publication Date Title
JP5667109B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
US10121761B2 (en) Hetero-bipolar transistor and method for producing the same
JP2008078486A (ja) 半導体素子
JP2006100645A (ja) GaN系半導体集積回路
JP6589584B2 (ja) 半導体装置及び半導体装置の製造方法
JP4015504B2 (ja) 半導体装置
US11557551B2 (en) Integrated circuit with a resistive material layer and a bipolar transistor, and production method of same
JP6348451B2 (ja) ヘテロ接合バイポーラトランジスタ
US9679996B2 (en) Semiconductor device having buried region beneath electrode and method to form the same
JP2008182036A (ja) 半導体装置の製造方法
JP2015211182A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2019102639A (ja) 半導体装置
JP2016171172A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP6447322B2 (ja) 半導体素子及び半導体素子の製造方法
JP2015211049A (ja) ヘテロ接合バイポーラトランジスタの製造方法およびヘテロ接合バイポーラトランジスタ
JP6969487B2 (ja) バイポーラトランジスタおよびその製造方法
JP6611182B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP6791828B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP6372412B2 (ja) 半導体素子形成用基板、半導体素子形成用基板の製造方法、及び半導体素子の製造方法
US20240194561A1 (en) Hetero-junction bipolar transistor and method of manufacturing the same
JP7480854B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
WO2022239138A1 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP6235451B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2006210633A (ja) ヘテロ接合半導体装置及びその製造方法
TW202349706A (zh) 半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190902

R150 Certificate of patent or registration of utility model

Ref document number: 6589584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250