JP6585989B2 - 発光素子駆動装置 - Google Patents

Description

本発明は、発光素子駆動装置に関する。

従来、ＬＥＤ（発光ダイオード）などの発光素子を駆動する発光素子駆動装置が様々に開発されてきている。

ここで、従来の発光素子駆動装置の一例としてのＬＥＤドライバＩＣに含まれる定電流制御回路の構成を図９に示す。図９に示した従来の定電流制御回路１００は、ＬＥＤ１１０に流れるＬＥＤ電流ＩＬを一定となるように制御する回路である。定電流制御回路１００は、図９に示すように、エラーアンプ１０１、ＭＯＳトランジスタ１０２、抵抗１０３、スイッチ１０４、スイッチ１０５、スイッチ１０６、及びインバータ１０７を備えている。

定電流制御回路１００における接続関係を具体的に説明すれば、ｎチャネルＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）で構成されるＭＯＳトランジスタ１０２のドレインにはＬＥＤ１１０のカソードが接続され、ソースには抵抗１０３の一端が接続される。抵抗１０３の他端は接地電位の印加端に接続される。ＭＯＳトランジスタ１０２と抵抗１０３との接続点は、スイッチ１０５を介してエラーアンプ１０１の反転端子に接続される。エラーアンプ１０１の非反転端子には基準電圧Ｖｒｅｆが印加される。エラーアンプ１０１の出力端には、スイッチ１０４を介してＭＯＳトランジスタ１０２のゲートが接続されると共に、スイッチ１０６の一端が接続される。スイッチ１０６の他端には接地電位の印加端が接続される。

そして、パルス状のＰＷＭ（Pulse Width Modulation）信号Ｓｐｗｍが定電流制御回路１００に入力される。スイッチ１０４及び１０５は、ＰＷＭ信号Ｓｐｗｍのレベルに応じてオンオフが切替えられる。また、スイッチ１０６は、入力されたＰＷＭ信号Ｓｐｗｍを反転出力させるインバータ１０７の出力のレベルに応じてオンオフが切替えられる。

ＰＷＭ信号Ｓｐｗｍのオン期間（Ｈｉｇｈレベルの期間）では、スイッチ１０４及び１０５はオンとされ、スイッチ１０６はオフとされる。この状態では、ＬＥＤ電流ＩＬが抵抗１０３により電流・電圧変換されて生じるフィードバック電圧Ｖｂが基準電圧Ｖｒｅｆと一致するように、エラーアンプ１０１がＭＯＳトランジスタ１０２を駆動することで、ＬＥＤ電流ＩＬが一定となるよう制御される。一方、ＰＷＭ信号Ｓｐｗｍのオフ期間（Ｌｏｗレベルの期間）では、スイッチ１０４及び１０５はオフとされ、スイッチ１０６はオンとされる。これにより、ＭＯＳトランジスタ１０２はオフとされ、ＬＥＤ電流ＩＬは流れなくなる。

従って、ＰＷＭ信号Ｓｐｗｍのオンデューティ（一定周期に対するオン期間の比率）を調整することで、ＬＥＤ電流ＩＬが流れる期間が調整され、ＬＥＤ１１０の調光を行うことが可能となる。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２０１３−２２５５６８号公報

ここで、昨今、車両に搭載される表示装置である車載ディスプレイの普及が進んでいる。このような車載ディスプレイでは、昼間の車両走行と、夜間走行又はトンネル内での走行とで輝度を変化させる必要がある。具体的には、昼間走行時は輝度を高くし、夜間走行又はトンネル内走行では輝度を低くする必要がある。そして、特に瞳の色の薄いユーザ（欧米人など）に対応するため、輝度をより低く調整できる性能が要求されている。

従って、車載ディスプレイに備えられるバックライト装置に含まれるＬＥＤの調光比（＝最大輝度：最小輝度）としては、例えば２００００：１が要求される。例えば、このようなＬＥＤを駆動するものとして先述した従来の定電流制御回路１００を適用した場合、次のような課題が生じる。

ＰＷＭ信号Ｓｐｗｍの周期としては、ユーザにチラツキを認識させにくいものとしては５ｍｓ以下が要求される。例えば周期を５ｍｓとして、調光率（周期に対するオン期間の比率）が１／１００００の場合、ＰＷＭ信号Ｓｐｗｍのオン期間は５００ｎｓとなる。この場合のＰＷＭ信号ＳｐｗｍとＬＥＤ電流ＩＬの波形例を図１０のタイミングチャートに示す。ＰＷＭ信号ＳｐｗｍがＨｉｇｈレベルに立ち上がるタイミングｔ１０においてスイッチ１０４及び１０５がオンとされ、定電流制御回路１００による定電流制御が開始される。その後、タイミングｔ１１においてＬＥＤ電流ＩＬは設定電流Ｉｓｅｔに達して一定に制御される。そして、ＰＷＭ信号ＳｐｗｍがＬｏｗレベルに立ち下がるタイミングｔ１２において、スイッチ１０４及び１０５はオフ、スイッチ１０６がオンとされ、ＭＯＳトランジスタ１０２がオフとなり、ＬＥＤ電流ＩＬはゼロまで減少する。

即ち、タイミングｔ１０からｔ１１までの期間である応答遅延期間Ｔｄを経て、ＬＥＤ電流ＩＬは設定電流Ｉｓｅｔに達する。図１０のようにＰＷＭ信号Ｓｐｗｍのオン期間５００ｎｓよりも応答遅延期間Ｔｄが短いので、オン期間内にＬＥＤ電流ＩＬは設定電流Ｉｓｅｔに達することができる。

これに対し、上記と同じ周期５ｍｓで調光率１／２００００の場合、ＰＷＭ信号Ｓｐｗｍのオン期間は２５０ｎｓと短くなり、この場合の図１０と同様のタイミングチャートを図１１に示す。この場合、図１１に示すように、応答遅延期間Ｔｄ（タイミングｔ２０からｔ２２までの期間）がオン期間よりも長くなるので、ＰＷＭ信号ＳｐｗｍがＬｏｗレベルに立ち下がってＬＥＤ電流ＩＬがオフとされるタイミングｔ２１においてＬＥＤ電流ＩＬは設定電流Ｉｓｅｔに達することができない。

上記のような応答遅延時間Ｔｄが生じる原因について図１２のタイミングチャートを用いて説明する。図１２に示すように、ＰＷＭ信号Ｓｐｗｍが立ち上がったタイミングｔ３０においてスイッチ１０４及び１０５がオンとされ、エラーアンプ１０１の出力である電圧Ｖａは、或る応答速度をもって立ち上がる。初期はＭＯＳトランジスタ１０２を電流が流れないのでＬＥＤ電流ＩＬはゼロであるが、電圧Ｖａが立ち上がりの途中で閾値電圧Ｖａ１に達するタイミングｔ３１において、ＭＯＳトランジスタ１０２に電流が流れ始め、ＬＥＤ電流ＩＬが流れ始める。

ＬＥＤ電流ＩＬが上昇するに伴い、フィードバック電圧Ｖｂが上昇し、ＰＷＭ信号Ｓｐｗｍのオン期間中（仮に図１２の破線のようなオン期間の場合）にフォードバック電圧Ｖｂが基準電圧Ｖｒｅｆに達するタイミングｔ３３において、ＬＥＤ電流ＩＬは設定電流Ｉｓｅｔに達する。以降、ＬＥＤ電流ＩＬは設定電流Ｉｓｅｔとなるよう一定に制御される。

従って、応答遅延期間Ｔｄは、電圧Ｖａが立ち上がってＬＥＤ電流ＩＬが流れ始める電圧に達するまでの期間Ｔｄ１と、ＬＥＤ電流ＩＬが流れ始めてから設定電流Ｉｓｅｔに達するまでの期間Ｔｄ２との和で生じることとなる。

仮に図１３に示すように、エラーアンプ１０１の応答速度を高くして電圧Ｖａの立ち上がりを急峻にした場合、ＬＥＤ電流ＩＬにリンギングが生じてしまい、ユーザにとってはチラツキとして認識されてしまう。従って、このようなことを防止するには、図１２に示したようにエラーアンプ１０１の応答速度は或る程度低くする必要があり、或る程度の応答遅延期間Ｔｄが生じることが前提条件となる。

上記状況に鑑み、本発明は、低い調光率でも発光素子を適切に駆動することができ、調光範囲を拡大することが可能となる発光素子駆動装置を提供することを目的とする。

上記目的を達成するために本発明の一態様に係る発光素子駆動装置は、発光素子に流れる電流を一定とするよう制御する定電流制御回路と、
入力されるＰＷＭ信号の第１レベルとなる期間を延長した延長後ＰＷＭ信号を生成する延長回路と、を備え、
前記延長後ＰＷＭ信号の第１レベルとなる期間は前記定電流制御回路の駆動はオンとされ、前記延長後ＰＷＭ信号の第２レベルとなる期間は前記定電流制御回路の駆動はオフとされる構成としている（第１の構成）。

また、上記第１の構成において、前記延長回路は、
リングオシレータと、
前記リングオシレータの出力信号が入力されるクロック端子とＱバー端子と前記Ｑバー端子と短絡されたＤ端子を有した第１のＤ型フリップフロップと、
前記Ｑバー端子の出力信号が入力されるクロック端子とＱ端子と所定電圧が印加されたＤ端子を有した第２のＤ型フリップフロップと、
前記ＰＷＭ信号が入力される第１のインバータと、
第１のインバータの後段側に設けられる第２のインバータと、
リセット信号と前記第２のインバータの出力が入力される第１のＯＲ回路と、
前記第１のＯＲ回路の出力と前記Ｑ端子の出力が入力されて、その出力が前記リングオシレータに入力される第２のＯＲ回路と、
前記Ｑ端子の出力が入力される第３のインバータと、
前記第３のインバータの出力と前記第２のインバータの出力が入力される第３のＯＲ回路と、を備え、
前記第１のインバータの出力は、前記第２のＤ型フリップフロップのリセット端子に入力されることとしてもよい（第２の構成）。

また、上記第１又は第２の構成において、前記発光素子の電流流入端に印加される出力電圧に基づき、前記出力電圧が一定となるように、前記出力電圧を出力するスイッチング電源部におけるスイッチング素子を駆動制御する第１の駆動制御部を更に備えることとしてもよい（第３の構成）。

また、上記第３の構成において、前記第１の駆動制御部は、前記出力電圧を分圧した電圧と基準電圧が入力されるエラーアンプと、前記エラーアンプの出力と三角波を出力するオシレータの出力が入力されてＰＷＭ信号を出力するコンパレータと、前記コンパレータから出力される前記ＰＷＭ信号に基づいて制御されて前記スイッチング素子を駆動するドライバと、を備えることとしてもよい（第４の構成）。

また、上記第４の構成において、前記スイッチング電源部は昇降圧可能な構成であって複数のスイッチング素子を有し、
前記第１の駆動制御部は、前記コンパレータから出力される前記ＰＷＭ信号に基づいて制御されて前記複数のスイッチング素子を駆動する複数のドライバを備えることとしてもよい（第５の構成）。

また、上記第３〜第５のいずれかの構成において、前記発光素子の電流流出端に印加される流出端電圧に基づき、前記流出端電圧が一定となるように、前記スイッチング素子を駆動制御する第２の駆動制御部と、
前記ＰＷＭ信号の前記第１レベルとなる期間に応じて前記第１の駆動制御部と前記第２の駆動制御部との駆動を切替える切替制御回路と、を更に備えることとしてもよい（第６の構成）。

また、上記第６の構成において、前記第１の駆動制御部と前記第２の駆動制御部は、前記出力電圧を分圧した電圧が入力される第１端子と、前記流出端電圧が入力される第２端子と、基準電圧が入力されるエラーアンプを備え、
前記出力電圧を分圧した電圧が前記第１端子に入力される経路、及び前記流出端電圧が前記第２端子に入力される経路の接続・遮断は、前記切替制御回路から出力される切替信号に応じて切替えられることとしてもよい（第７の構成）。

また、上記第６又は第７の構成において、前記切替制御回路には、駆動を切替えるための前記ＰＷＭ信号の前記第１レベルとなる期間の閾値を設定するためのコンデンサを接続可能であることとしてもよい（第８の構成）。

また、上記第１〜第８のいずれかの構成において、前記定電流制御回路は、前記発光素子に接続されるトランジスタと、前記トランジスタに流れる電流を電圧に変換する抵抗と、基準電圧と前記抵抗により変換後の電圧が入力されて前記トランジスタを駆動するエラーアンプと、を備えることとしてもよい（第９の構成）。

また、本発明の別態様に係るバックライト装置は、発光素子と、前記発光素子を駆動する上記第１〜第９のいずれかの構成の発光素子駆動装置と、を備えることとしている。

また、本発明の別態様に係る車載ディスプレイは、上記構成のバックライト装置を備えることとしている。

本発明によると、低い調光率でも発光素子を適切に駆動することができ、調光範囲を拡大することが可能となる。

本発明の一実施形態に係るＬＥＤドライバＩＣの構成を示す図である。 本発明の一実施形態に係るＬＥＤ電流制御に関するタイミングチャートである。 本発明の一実施形態に係るオン期間延長回路の構成例を示す図である。 図４に示したオン期間延長回路の動作を示すタイミングチャートである。 本発明の一実施形態に係るＬＥＤドライバＩＣの動作（調光率が高い場合のモード）を示すタイミングチャートである。 本発明の一実施形態に係るＬＥＤドライバＩＣの動作（調光率が低い場合のモード）を示すタイミングチャートである。 本発明の一実施形態に係るバックライト装置の概略構成を示す側面図である。 本発明の一実施形態に係る車載ディスプレイが車両に配された様子を示す図である。 従来例に係る定電流制御回路の構成を示す図である。 従来例に係るＬＥＤ電流の挙動（ＰＷＭ信号のオン期間が比較的長い場合）を示すタイミングチャートである。 従来例に係るＬＥＤ電流の挙動（ＰＷＭ信号のオン期間が比較的短い場合）を示すタイミングチャートである。 ＬＥＤ電流の応答遅延を説明するためのタイミングチャートである。 エラーアンプの応答速度を高速にした場合のＬＥＤ電流の挙動を示すタイミングチャートである。

以下に本発明の一実施形態について図面を参照して説明する。ここでは、発光素子の一例としてＬＥＤを挙げる。本発明の一実施形態に係るＬＥＤドライバＩＣ（発光素子駆動装置の一例）の構成を図１に示す。

図１に示す本発明の一実施形態に係るＬＥＤドライバＩＣ５０は、ドライバＤＲ１、ドライバＤＲ２、ダイオードＤｂ、ドライバ制御部１、コンパレータ２、オシレータ３、エラーアンプ４、スイッチ５、スイッチ６、インバータ７、切替制御回路８、オン期間延長回路９、及び定電流制御回路１０を集積化して構成される半導体集積回路装置である。また、ＬＥＤドライバＩＣ５０は、外部との電気的な接続を確立するための複数の外部端子（図１では外部端子Ｔ１〜Ｔ７のみを代表的に明示）を有している。

また、ＬＥＤドライバＩＣ５０の外部には、スイッチング素子Ｑ１、スイッチング素子Ｑ２、ダイオードＤ１、ダイオードＤ２、コイルＬ１及びコンデンサＣ１からなる入力電圧Ｖｉｎを昇降圧可能なスイッチング電源部１０５と、出力電圧Ｖｏｕｔをフィードバックするための抵抗Ｒ１及びＲ２と、ＬＥＤ１１０が設けられる。

ｎチャネルＭＯＳＦＥＴで構成されるスイッチング素子Ｑ１のドレインには入力電圧Ｖｉｎが印加され、ソースにはダイオードＤ１のカソードが接続される。ダイオードＤ１のアノードは接地電位の印加端に接続される。スイッチング素子Ｑ１のゲートは、外部端子Ｔ２を介してドライバＤｒ１の出力端に接続される。

スイッチング素子Ｑ１とダイオードＤ１との接続点にはコイルＬ１の一端が接続され、コイルＬ１の他端には、ダイオードＤ２のアノードとｎチャネルＭＯＳＦＥＴで構成されるスイッチング素子Ｑ２のドレインが共通接続される。スイッチング素子Ｑ２のソースは接地電位の印加端に接続される。スイッチング素子Ｑ２のゲートは、外部端子Ｔ３を介してドライバＤｒ２の出力端に接続される。ダイオードＤ２のカソードには、コンデンサＣ１の一端が接続され、コンデンサＣ１の他端は接地電位の印加端に接続される。

また、スイッチング素子Ｑ１とコイルＬ１との接続点には、ブートストラップ用のコンデンサＣｂの一端が接続される。コンデンサＣｂの他端には、ブートストラップ用のダイオードＤｂのカソードと共にドライバＤｒ１の電源端が接続される。ダイオードＤｂのアノードには、内部電源電圧Ｖｒｅｇが印加される。また、ドライバＤｒ２の電源端にも内部電源電圧Ｖｒｅｇが印加される。

ドライバＤｒ１は、内部電源電圧Ｖｒｅｇによる充電によってブートストラップ用のコンデンサＣｂに生じた電圧（＝内部電源電圧Ｖｒｅｇ−ダイオードＤｂの順方向電圧）に入力電圧Ｖｉｎを加えた電圧を駆動信号としてスイッチング素子Ｑ１のゲートに出力することで、スイッチング素子Ｑ１をオンとする。また、ドライバＤｒ１は、接地電位を駆動信号としてスイッチング素子Ｑ１のゲートに出力することで、スイッチング素子Ｑ１をオフとする。ドライバＤｒ１は、ドライバ制御部１からの制御信号に応じて駆動信号を出力する。

また、ドライバＤｒ２は、内部電源電圧Ｖｒｅｇ及び接地電位をそれぞれ駆動信号としてスイッチング素子Ｑ２に出力することで、スイッチング素子Ｑ２をオンオフする。ドライバＤｒ２は、ドライバ制御部１からの制御信号に応じて駆動信号を出力する。

ここで、スイッチング素子Ｑ２をドライバＤｒ２によりオフを維持し、スイッチング素子Ｑ１をドライバＤｒ１によってオンオフ制御する場合、入力電圧Ｖｉｎを降圧して出力電圧Ｖｏｕｔを出力する降圧モードとなる。一方、スイッチング素子Ｑ１をドライバＤｒ１によってオンを維持し、スイッチング素子Ｑ２をドライバＤｒ２によってオンオフ制御する場合、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを出力する昇圧モードとなる。これらのモードは、アプリケーションによるＬＥＤ素子の段数やバッテリ電圧に応じて使い分けることとなる。

また、本実施形態では、ＬＥＤ１１０のアノードに印加される出力電圧Ｖｏｕｔ、又はＬＥＤ１１０のカソードに生じるカソード電圧Ｖｃをフォードバック制御によって安定化することが可能な構成となっている。

出力電圧Ｖｏｕｔを抵抗Ｒ１及びＲ２によって分圧して生じる電圧の印加端（抵抗Ｒ１とＲ２との接続点）は、外部端子Ｔ４及びスイッチ５を介してエラーアンプ４の第１非反転端子に接続される。また、ＬＥＤ１１０のカソードは、外部端子Ｔ５及びスイッチ６を介してエラーアンプ４の第２非反転端子に接続される。エラーアンプ４の反転端子には、所定の基準電圧Ｖｒｅｆ１が印加される。

エラーアンプ４の出力端は、コンパレータ２の反転端子に接続される。コンパレータ２の非反転端子には、三角波を生成するオシレータ３の出力端が接続される。コンパレータ２の出力端は、ドライバ制御部１の入力端に接続される。

切替制御回路８によってスイッチ５及びスイッチ６のオンオフが切替えられる。切替制御回路８の切替信号によってスイッチ５をオン、スイッチ６をオフとされると、エラーアンプ４は、第１非反転端子に入力される出力電圧Ｖｏｕｔの分圧された電圧と、反転端子に入力される基準電圧Ｖｒｅｆ１に基づいて出力信号をコンパレータ２に出力する。そして、コンパレータ２は、当該出力信号とオシレータ３から入力される三角波との比較に基づいてパルス状のＰＷＭ信号をドライバ制御部１に出力する。ドライバ制御部１がＰＷＭ信号に基づいてドライバＤｒ１又はＤｒ２を制御することで、スイッチング素子Ｑ１又はＱ２をオンオフ制御する。これにより、出力電圧Ｖｏｕｔは一定に制御される。

一方、切替制御回路８の切替信号によってスイッチ５をオフ、スイッチ６をオンとされると、エラーアンプ４は、第２非反転端子に入力されるカソード電圧Ｖｃと、反転端子に入力される基準電圧Ｖｒｅｆ１に基づいて出力信号をコンパレータ２に出力する。そして、上記と同様に生成されるＰＷＭ信号に基づいてスイッチング素子Ｑ１又はＱ２がオンオフ制御されることで、ＬＥＤ１１０のカソードに生じるカソード電圧Ｖｃを一定に制御することができる。これらの制御の切替えについては後に詳述する。

ＬＥＤドライバＩＣ５０が備える定電流制御回路１０は、図１に示すように、エラーアンプ１１、ＭＯＳトランジスタ１２、抵抗１３、スイッチ１４〜１６、及びインバータ１７を備えており、その構成は先述した定電流制御回路１００（図９）と同様であり、ここでは詳述しない。なお、エラーアンプ１１の非反転端子には基準電圧Ｖｒｅｆ２が印加される。また、ＭＯＳトランジスタ１２のドレインは、外部端子Ｔ５を介してＬＥＤ１１０のカソードと接続される。

次に、オン期間延長回路９について図２に示すタイミングチャートを用いて説明する。オン期間延長回路９には、外部端子７を介して外部よりＰＷＭ信号Ｓｐｗｍが入力される。図２に示すように、オン期間延長回路９は、入力されたＰＷＭ信号Ｓｐｗｍのオン期間Ｔｏｎを延長させたオン期間Ｔｏｎ＿ｄを有する信号である延長後ＰＷＭ信号Ｓｐｗ＿ｄを生成して出力する。

延長後ＰＷＭ信号Ｓｐｗｍ＿ｄに応じてスイッチ１４〜１６のオンオフが切替えられる。より具体的には、延長後ＰＷＭ信号Ｓｐｗｍ＿ｄのオン期間では、スイッチ１４及び１５はオンとされ、スイッチ１６はオフとされる。一方、延長後ＰＷＭ信号Ｓｐｗｍ＿ｄのオフ期間では、スイッチ１４及び１５はオフとされ、スイッチ１６はオンとされる。

これにより、図２に示すように、延長後ＰＷＭ信号Ｓｐｗｍ＿ｄがＨｉｇｈレベルに立ち上がるタイミングｔ０において、スイッチ１４及び１５がオンとされるが、先述したようにエラーアンプ１１の応答速度によってＬＥＤ電流ＩＬは初期ではゼロであり、途中のタイミングｔ１でＬＥＤ電流ＩＬは流れ始める。

ここで、ＰＷＭ信号Ｓｐｗｍの周期を例えば５ｍｓとして調光率を１／２００００とした場合、オン期間Ｔｏｎは２５０ｎｓと非常に短くなる。このような場合、ＰＷＭ信号ＳｐｗｍがＬｏｗレベルに立ち下がるタイミングｔ２においては、ＬＥＤ電流ＩＬは未だ設定電流Ｉｓｅｔに達していない。しかしながら、タイミングｔ２から延長後ＰＷＭ信号Ｓｐｗｍ＿ｄが立ち下がるタイミングｔ３までは、延長後ＰＷＭ信号Ｓｐｗｍ＿ｄがＨｉｇｈレベル（オン期間内）であるので、ＬＥＤ電流ＩＬはタイミングｔ２から更に上昇することができ、タイミングｔ３以前のタイミングｔ２’においてＬＥＤ電流ＩＬは設定電流Ｉｓｅｔに達することができる。

従って、本実施形態であれば、調光率が非常に低い場合でも、ＬＥＤ電流ＩＬを設定電流Ｉｓｅｔに到達させることが可能となり、ＬＥＤ１１０を適切に駆動することができる。

ここで、オン期間延長回路９の具体的な構成の一例を図３に示す。図３に示すオン期間延長回路９は、第１ＯＲ回路９１１、第２ＯＲ回路９１２、ＡＮＤ回路９１３、リングオシレータ９２、Ｄ型フリップフロップ９３、Ｄ型フリップフロップ９４、第３ＯＲ回路９５、及びインバータＩＶ１〜ＩＶ３を備えている。

リングオシレータ９２の出力端は、Ｄ型フリップフロップ９３のクロック端子に接続される。Ｄ型フリップフロップ９３のＱバー端子はＤ端子と短絡される。Ｄ型フリップフロップ９３のＱバー端子は、Ｄ型フリップフロップ９４のクロック端子に接続される。Ｄ型フリップフロップ９４のＤ端子には所定の電圧Ｖｃｃが印加される。Ｄ型フリップフロップ９４のＱ端子は、インバータＩＶ３の入力端に接続される。ＰＷＭ信号Ｓｐｗｍが入力されるインバータＩＶ１の後段側にはインバータＩＶ２が接続される。第３ＯＲ回路９５には、インバータＩＶ３の出力とインバータＩＶ２の出力がそれぞれ入力される。

インバータＩＶ１とインバータＩＶ２の接続点は、ＡＮＤ回路９１３の一方の入力端に接続されると共に、Ｄ型フリップフロップ９４の第１リセット端子に接続される。ＡＮＤ回路９１３の他方の入力端には、リセット信号Ｒｓが入力される。第１ＯＲ回路９１１の一方の入力端にはリセット信号Ｒｓが入力され、他方の入力端にはインバータＩＶ２の出力が入力される。第２ＯＲ回路９１２の一方の入力端には第１ＯＲ回路９１１の出力端が接続され、他方の入力端にはＤ型フリップフロップ９４のＱ端子が接続される。第２ＯＲ回路９１２の出力は、リングオシレータ９２に入力される。また、リセット信号Ｒｓは、Ｄ型フリップフロップ９４の第２リセット端子にも入力される。

このようなオン期間延長回路９の各部信号を示すタイミングチャートを図４に示す。図４において上段から順に、ＰＷＭ信号Ｓｐｗｍ、第２ＯＲ回路９１２の出力信号Ｓ０、リングオシレータ９２の出力信号Ｓ１、Ｄ型フリップフロップ９３のＱバー端子からの出力信号Ｓ２、Ｄ型フリップフロップ９４のＱ端子からの出力信号Ｓ３、第３ＯＲ回路９５の出力である延長後ＰＷＭ信号Ｓｐｗｍ＿ｄ、及びリセット信号Ｒｓの各波形例が示されている。リセット信号ＲｓはＨｉｇｈを維持しているものとする。

図４に示すように、ＰＷＭ信号Ｓｐｗｍがタイミングｔ３０において、ＨｉｇｈレベルからＬｏｗレベルへ立ち下がると、出力信号Ｓ０がＨｉｇｈレベルからＬｏｗレベルへ立ち下がり、リングオシレータ９２が起動される。そして、タイミングｔ３１において、リングオシレータ９２は、一定期間だけＨｉｇｈレベルを維持した出力信号Ｓ１を出力する。このときの出力信号Ｓ１の立ち上がりをトリガとしてＤ型フリップフロップ９３のＱバー端子からの出力信号Ｓ２はＨｉｇｈレベルからＬｏｗレベルへ立ち下がる。このとき、出力信号Ｓ３はＬｏｗレベルを維持され、延長後ＰＷＭ信号Ｓｐｗｍ＿ｄはＨｉｇｈレベルを維持される。

そして、タイミングｔ３２において、リングオシレータ９２の出力信号Ｓ１が再度、立ち上がると、出力信号Ｓ２はＬｏｗレベルからＨｉｇｈレベルへ立ち上がり、これをトリガとしてＤ型フリップフロップ９４のＱ端子からの出力信号Ｓ３はＬｏｗレベルからＨｉｇｈレベルへ立ち上がる。これにより、出力信号Ｓ０はＨｉｇｈとなるので、リングオシレータ９２は停止されて出力信号Ｓ１はＬｏｗレベルとなる。出力信号Ｓ３の立ち上がりにより、延長後ＰＷＭ信号Ｓｐｗｍ＿ｄは、ＨｉｇｈレベルからＬｏｗレベルへ立ち下がる。

そして、タイミングｔ３３において、ＰＷＭ信号ＳｐｗｍがＬｏｗレベルからＨｉｇｈレベルへ立ち上がると、ＬｏｗレベルとなったインバータＩＶ１の出力がＤ型フリップフロップ９４の第１リセット端子に入力され、Ｄ型フリップフロップ９４はリセットされ、そのＱ端子からの出力信号Ｓ３はＬｏｗレベルとされる。これにより、延長後ＰＷＭ信号Ｓｐｗｍ＿ｄは、ＬｏｗレベルからＨｉｇｈレベルへ立ち上がる。このとき、出力信号Ｓ０、Ｓ１、及びＳ２は、前の状態を維持する。以降、同様の動作の繰り返しとなる。

このような動作によって、延長後ＰＷＭ信号Ｓｐｗｍ＿ｄは、結果としてＰＷＭ信号Ｓｐｗｍのオン期間を期間Ｔ３０（タイミングｔ３０からｔ３２までの期間）だけ延長したものとなる。

次に、切替制御回路８による制御切替を含めたＬＥＤドライバＩＣ５０の動作について、図５及び図６に示すタイミングチャートを用いて説明する。

切替制御回路８には、外部端子Ｔ７を介して外部よりＰＷＭ信号Ｓｐｗｍが入力される。切替制御回路８は、入力されたＰＷＭ信号Ｓｐｗｍのオン期間を所定の閾値と比較することでスイッチ５及びスイッチ６のオンオフを切替える。なお、切替制御回路８に接続される外部端子Ｔ６に不図示のコンデンサを外部に接続し、当該コンデンサの容量によって上記閾値を設定することができる。

より具体的には、例えばＰＷＭ信号Ｓｐｗｍの周期を５ｍｓとして、オン期間が閾値１０μｓ（調光率１／５００）以上の場合、切替制御回路８はスイッチ５をオフ、スイッチ６をオンとする。この場合の各部信号波形の一例を図５のタイミングチャートに示す。

図５に示すように、タイミングｔ４０においてＰＷＭ信号Ｓｐｗｍ及び延長後ＰＷＭ信号Ｓｐｗｍ＿ｄがＨｉｇｈレベルに立ち上がると、スイッチ１４及び１５がオンとなり、ＬＥＤ電流ＩＬが設定電流Ｉｓｅｔまで立ち上がる。このとき、ＬＥＤ１１０に生じる順方向電圧は高くなるので、例えば出力電圧Ｖｏｕｔが３０Ｖ程度であると、例えばカソード電圧Ｖｃは１Ｖ程度となり、基準電圧Ｖｒｅｆ１が１Ｖとすると、カソード電圧Ｖｃが１Ｖで一定となるようＰＷＭ信号ＳＰがコンパレータ２により生成される。これにより、スイッチング素子Ｑ１又はＱ２がオンオフ制御される。

そして、ＬＥＤ電流ＩＬが設定電流Ｉｓｅｔとなるよう一定に制御されている間に、タイミングｔ４１においてＰＷＭ信号Ｓｐｗｍが立ち下がり、続いてタイミングｔ４２において延長後ＰＷＭ信号Ｓｐｗｍ＿ｄが立ち下がる。これにより、スイッチ１４及び１５はオフ、スイッチ１６はオンとされるので、ＬＥＤ電流ＩＬはゼロまで減少する。このとき、ＬＥＤ１１０に生じる順方向電圧が低くなり、上記の例では例えばカソード電圧Ｖｃは１０Ｖ程度に上昇する。従って、１Ｖである基準電圧Ｖｒｅｆ１よりもカソード電圧Ｖｃがかなり高くなり、ＰＷＭ信号ＳＰとしてはＬｏｗレベルが維持され、スイッチング素子Ｑ１又はＱ２はオフを維持される。

図５に示した制御方法であると、延長後ＰＷＭ信号Ｓｐｗｍ＿ｄのオン期間のみにおいてスイッチング制御を行うことになるので、調光率が低く、ＰＷＭ信号Ｓｐｗｍのオン期間が比較的短くなると、出力電圧Ｖｏｕｔを所定の電圧レベルに維持できない。

そこで、本実施形態では、例えばＰＷＭ信号Ｓｐｗｍの周期を５ｍｓとして、オン期間が閾値１０μｓ（調光率１／５００）より短い場合、切替制御回路８はスイッチ５をオン、スイッチ６をオフとする。この場合の各部信号の波形例を図６のタイミングチャートに示す。

このような制御モードであれば、図６に示すように、出力電圧Ｖｏｕｔを分圧した電圧に基づいてＰＷＭ信号ＳＰが生成される。従って、ＰＷＭ信号Ｓｐｗｍとは関わらずにＰＷＭ信号ＳＰが生成されて、出力電圧Ｖｏｕｔを所定の電圧に維持することができる。

また、図６に示すように、ＰＷＭ信号Ｓｐｗｍ及び延長後ＰＷＭ信号Ｓｐｗｍ＿ｄが立ち上がるタイミングｔ５０において、スイッチ１４及び１５がオンとされ、ＬＥＤ電流ＩＬが立ち上がるが、ＰＷＭ信号Ｓｐｗｍのオン期間が短いので、ＰＷＭ信号Ｓｐｗｍが立ち下がるタイミングｔ５１ではＬＥＤ電流ＩＬは設定電流Ｉｓｅｔに達しない。しかしながら、延長後ＰＷＭ信号Ｓｐｗｍ＿ｄのオン期間はタイミングｔ５２まで続くので、ＬＥＤ電流ＩＬはさらに上昇し、タイミングｔ５２以前のタイミングにおいて設定電流Ｉｓｅｔに達することができる。

＜バックライト装置への適用＞
以上説明した本発明の実施形態に係るＬＥＤドライバＩＣを適用する対象の一例として、バックライト装置について説明する。本発明の実施形態に係るＬＥＤドライバＩＣを適用可能なバックライト装置の構成例を図７に示す。なお、図７に示す構成は所謂エッジライト方式のものであり、これに限らず直下方式の構成でもよい。

図７に示すバックライト装置７０は、液晶パネル８１を背面から照明する照明装置である。バックライト装置７０は、ＬＥＤ光源部７１、導光板７２、反射板７３、及び光学シート類７４を備えている。ＬＥＤ光源部７１はＬＥＤやＬＥＤを実装する基板を含んでいる。ＬＥＤ光源部７１から出射された光は、導光板７２の側面から内部に入光される。例えばアクリル板で構成される導光板７２は、内部に入光された光を全反射させながら内部全体に導き、光学シート類７４が配される側の面から面状の光として出射させる。反射板７３は、導光板７２から漏れ出た光を反射させて導光板７２の内部へ戻す。光学シート類７４は、拡散シートやレンズシート等からなり、液晶パネル８１に照明する光の輝度均一化や輝度向上等を目的とする。

＜車載ディスプレイについて＞
上述した本発明の実施形態に係るＬＥＤドライバＩＣを適用したバックライト装置は、特に車載ディスプレイに搭載することが好適である。上記ＬＥＤドライバＩＣであればＬＥＤの調光範囲を拡大することが可能となるので、昼間の走行と、夜間の走行又はトンネル等内の走行とで輝度を調整する必要のある車載ディスプレイに適したものとなる。特に、調光率がかなり低く輝度が低い場合でも、ＬＥＤを適切に駆動することができるので、瞳の色の薄い運転者等のユーザ（欧米人など）に適した表示を行うことができる。

車載ディスプレイは、例えば図８に示す車載ディスプレイ８５のように、車両の運転席前方のダッシュボードに設けられる。車載ディスプレイ８５は、例えば、カーナビゲーション情報、車両後方の撮像画像、スピードメータ、燃料計、燃費計、シフトポジション等の各種画像を表示し、ユーザに様々な情報を伝えることが可能となる。

＜その他＞
なお、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、例えば車両用ＬＥＤドライバＩＣに利用することができる。

１ ドライバ制御部
２ コンパレータ
３ オシレータ
４ エラーアンプ
５ スイッチ
６ スイッチ
７ インバータ
８ 切替制御回路
９ オン期間延長回路
１０ 定電流制御回路
１１ エラーアンプ
１２ ＭＯＳトランジスタ
１３ 抵抗
１４ スイッチ
１５ スイッチ
１６ スイッチ
１７ インバータ
Ｄｒ１、Ｄｒ２ ドライバ
Ｄｂ ダイオード
Ｃｂ コンデンサ
Ｑ１、Ｑ２ スイッチング素子
Ｄ１、Ｄ２ ダイオード
Ｌ１ コイル
Ｃ１ コンデンサ
Ｒ１、Ｒ２ 抵抗
Ｔ１〜Ｔ７ 外部端子
５０ ＬＥＤドライバＩＣ
１０５ スイッチング電源部
１１０ ＬＥＤ
９１ ＯＲ回路
９２ リングオシレータ
９３、９４ Ｄ型フリップフロップ
９５ ＯＲ回路
７０ バックライト装置
７１ ＬＥＤ光源部
７２ 導光板
７３ 反射板
７４ 光学シート類
８１ 液晶パネル
８５ 車載ディスプレイ

Claims (18)

1. 発光素子に流れる電流を一定とするよう制御する定電流制御回路と、
   入力されるＰＷＭ信号の第１レベルとなる期間を延長した延長後ＰＷＭ信号を生成する延長回路と、を備え、
   前記延長後ＰＷＭ信号の第１レベルとなる期間は前記定電流制御回路の駆動はオンとされ、前記延長後ＰＷＭ信号の第２レベルとなる期間は前記定電流制御回路の駆動はオフとされ、
   前記延長回路は、
   リングオシレータと、
   前記リングオシレータの出力信号が入力されるクロック端子とＱバー端子と前記Ｑバー端子と短絡されたＤ端子を有した第１のＤ型フリップフロップと、
   前記Ｑバー端子の出力信号が入力されるクロック端子とＱ端子と所定電圧が印加されたＤ端子を有した第２のＤ型フリップフロップと、
   前記ＰＷＭ信号が入力される第１のインバータと、
   第１のインバータの後段側に設けられる第２のインバータと、
   リセット信号と前記第２のインバータの出力が入力される第１のＯＲ回路と、
   前記第１のＯＲ回路の出力と前記Ｑ端子の出力が入力されて、その出力が前記リングオシレータに入力される第２のＯＲ回路と、
   前記Ｑ端子の出力が入力される第３のインバータと、
   前記第３のインバータの出力と前記第２のインバータの出力が入力される第３のＯＲ回路と、を備え、
   前記第１のインバータの出力は、前記第２のＤ型フリップフロップのリセット端子に入力されることを特徴とする発光素子駆動装置。
2. 前記発光素子の電流流入端に印加される出力電圧に基づき、前記出力電圧が一定となるように、前記出力電圧を出力するスイッチング電源部におけるスイッチング素子を駆動制御する第１の駆動制御部を更に備えることを特徴とする請求項１に記載の発光素子駆動装置。
3. 前記第１の駆動制御部は、前記出力電圧を分圧した電圧と基準電圧が入力されるエラーアンプと、前記エラーアンプの出力と三角波を出力するオシレータの出力が入力されてＰＷＭ信号を出力するコンパレータと、前記コンパレータから出力される前記ＰＷＭ信号に基づいて制御されて前記スイッチング素子を駆動するドライバと、を備えることを特徴とする請求項２に記載の発光素子駆動装置。
4. 前記スイッチング電源部は昇降圧可能な構成であって複数のスイッチング素子を有し、
   前記第１の駆動制御部は、前記コンパレータから出力される前記ＰＷＭ信号に基づいて制御されて前記複数のスイッチング素子を駆動する複数のドライバを備えることを特徴とする請求項３に記載の発光素子駆動装置。
5. 前記発光素子の電流流出端に印加される流出端電圧に基づき、前記流出端電圧が一定となるように、前記スイッチング素子を駆動制御する第２の駆動制御部と、
   前記ＰＷＭ信号の前記第１レベルとなる期間に応じて前記第１の駆動制御部と前記第２の駆動制御部との駆動を切替える切替制御回路と、を更に備えることを特徴とする請求項２〜請求項４のいずれか１項に記載の発光素子駆動装置。
6. 前記第１の駆動制御部と前記第２の駆動制御部は、前記出力電圧を分圧した電圧が入力される第１端子と、前記流出端電圧が入力される第２端子と、基準電圧が入力されるエラーアンプを備え、
   前記出力電圧を分圧した電圧が前記第１端子に入力される経路、及び前記流出端電圧が前記第２端子に入力される経路の接続・遮断は、前記切替制御回路から出力される切替信号に応じて切替えられることを特徴とする請求項５に記載の発光素子駆動装置。
7. 前記切替制御回路には、駆動を切替えるための前記ＰＷＭ信号の前記第１レベルとなる期間の閾値を設定するためのコンデンサを接続可能であることを特徴とする請求項５又は請求項６に記載の発光素子駆動装置。
8. 発光素子に流れる電流を一定とするよう制御する定電流制御回路と、
   入力されるＰＷＭ信号の第１レベルとなる期間を延長した延長後ＰＷＭ信号を生成する延長回路と、を備え、
   前記延長後ＰＷＭ信号の第１レベルとなる期間は前記定電流制御回路の駆動はオンとされ、前記延長後ＰＷＭ信号の第２レベルとなる期間は前記定電流制御回路の駆動はオフとされ、
   前記発光素子の電流流入端に印加される出力電圧に基づき、前記出力電圧が一定となるように、前記出力電圧を出力するスイッチング電源部におけるスイッチング素子を駆動制御する第１の駆動制御部を更に備え、
   前記第１の駆動制御部は、前記出力電圧を分圧した電圧と基準電圧が入力されるエラーアンプと、前記エラーアンプの出力と三角波を出力するオシレータの出力が入力されてＰＷＭ信号を出力するコンパレータと、前記コンパレータから出力される前記ＰＷＭ信号に基づいて制御されて前記スイッチング素子を駆動するドライバと、を備え、
   前記スイッチング電源部は昇降圧可能な構成であって複数のスイッチング素子を有し、
   前記第１の駆動制御部は、前記コンパレータから出力される前記ＰＷＭ信号に基づいて制御されて前記複数のスイッチング素子を駆動する複数のドライバを備えることを特徴とする発光素子駆動装置。
9. 前記発光素子の電流流出端に印加される流出端電圧に基づき、前記流出端電圧が一定となるように、前記スイッチング素子を駆動制御する第２の駆動制御部と、
   前記ＰＷＭ信号の前記第１レベルとなる期間に応じて前記第１の駆動制御部と前記第２の駆動制御部との駆動を切替える切替制御回路と、を更に備えることを特徴とする請求項８に記載の発光素子駆動装置。
10. 前記第１の駆動制御部と前記第２の駆動制御部は、前記出力電圧を分圧した電圧が入力される第１端子と、前記流出端電圧が入力される第２端子と、基準電圧が入力されるエラーアンプを備え、
    前記出力電圧を分圧した電圧が前記第１端子に入力される経路、及び前記流出端電圧が前記第２端子に入力される経路の接続・遮断は、前記切替制御回路から出力される切替信号に応じて切替えられることを特徴とする請求項９に記載の発光素子駆動装置。
11. 前記切替制御回路には、駆動を切替えるための前記ＰＷＭ信号の前記第１レベルとなる期間の閾値を設定するためのコンデンサを接続可能であることを特徴とする請求項９又は請求項１０に記載の発光素子駆動装置。
12. 発光素子に流れる電流を一定とするよう制御する定電流制御回路と、
    入力されるＰＷＭ信号の第１レベルとなる期間を延長した延長後ＰＷＭ信号を生成する延長回路と、を備え、
    前記延長後ＰＷＭ信号の第１レベルとなる期間は前記定電流制御回路の駆動はオンとされ、前記延長後ＰＷＭ信号の第２レベルとなる期間は前記定電流制御回路の駆動はオフとされ、
    前記発光素子の電流流入端に印加される出力電圧に基づき、前記出力電圧が一定となるように、前記出力電圧を出力するスイッチング電源部におけるスイッチング素子を駆動制御する第１の駆動制御部と、
    前記発光素子の電流流出端に印加される流出端電圧に基づき、前記流出端電圧が一定となるように、前記スイッチング素子を駆動制御する第２の駆動制御部と、
    前記ＰＷＭ信号の前記第１レベルとなる期間に応じて前記第１の駆動制御部と前記第２の駆動制御部との駆動を切替える切替制御回路と、を更に備えることを特徴とする発光素子駆動装置。
13. 前記第１の駆動制御部は、前記出力電圧を分圧した電圧と基準電圧が入力されるエラーアンプと、前記エラーアンプの出力と三角波を出力するオシレータの出力が入力されてＰＷＭ信号を出力するコンパレータと、前記コンパレータから出力される前記ＰＷＭ信号に基づいて制御されて前記スイッチング素子を駆動するドライバと、を備えることを特徴とする請求項１２に記載の発光素子駆動装置。
14. 前記第１の駆動制御部と前記第２の駆動制御部は、前記出力電圧を分圧した電圧が入力される第１端子と、前記流出端電圧が入力される第２端子と、基準電圧が入力されるエラーアンプを備え、
    前記出力電圧を分圧した電圧が前記第１端子に入力される経路、及び前記流出端電圧が前記第２端子に入力される経路の接続・遮断は、前記切替制御回路から出力される切替信号に応じて切替えられることを特徴とする請求項１２又は請求項１３に記載の発光素子駆動装置。
15. 前記切替制御回路には、駆動を切替えるための前記ＰＷＭ信号の前記第１レベルとなる期間の閾値を設定するためのコンデンサを接続可能であることを特徴とする請求項６又は請求項１２〜請求項１４のいずれか１項に記載の発光素子駆動装置。
16. 前記定電流制御回路は、前記発光素子に接続されるトランジスタと、前記トランジスタに流れる電流を電圧に変換する抵抗と、基準電圧と前記抵抗により変換後の電圧が入力されて前記トランジスタを駆動するエラーアンプと、を備えることを特徴とする請求項１〜請求項１５のいずれか１項に記載の発光素子駆動装置。
17. 発光素子と、前記発光素子を駆動する請求項１〜請求項１６のいずれか１項に記載の発光素子駆動装置と、を備えることを特徴とするバックライト装置。
18. 請求項１７に記載のバックライト装置を備えることを特徴とする車載ディスプレイ。

Images