JP6579857B2 - 半導体装置、デバイス - Google Patents

半導体装置、デバイス Download PDF

Info

Publication number
JP6579857B2
JP6579857B2 JP2015155713A JP2015155713A JP6579857B2 JP 6579857 B2 JP6579857 B2 JP 6579857B2 JP 2015155713 A JP2015155713 A JP 2015155713A JP 2015155713 A JP2015155713 A JP 2015155713A JP 6579857 B2 JP6579857 B2 JP 6579857B2
Authority
JP
Japan
Prior art keywords
semiconductor
transistor
oxide
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015155713A
Other languages
English (en)
Other versions
JP2016039375A5 (ja
JP2016039375A (ja
Inventor
純平 桃
純平 桃
和貴 栗城
和貴 栗城
宏充 郷戸
宏充 郷戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015155713A priority Critical patent/JP6579857B2/ja
Publication of JP2016039375A publication Critical patent/JP2016039375A/ja
Publication of JP2016039375A5 publication Critical patent/JP2016039375A5/ja
Application granted granted Critical
Publication of JP6579857B2 publication Critical patent/JP6579857B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/14Arrangements or processes for adjusting or protecting hybrid or EDL capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/08Structural combinations, e.g. assembly or connection, of hybrid or EDL capacitors with other electric components, at least one hybrid or EDL capacitor being the main component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Secondary Cells (AREA)

Description

本発明の一態様は半導体装置および電子機器に関する。
又は、本発明の一態様は、物、方法、又は製造方法に関する。又は、本発明は、プロセス、マシン、マニュファクチャ、又は組成物(コンポジション・オブ・マター)に関する。また、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法又はそれらの製造方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
近年、使用者が携帯する電子機器や、使用者が装着する電子機器が盛んに開発されている。
使用者が携帯する電子機器や、使用者が装着する電子機器は、蓄電装置を電源として動作するため、消費電力を極力抑えている。特に電子機器にCPU(Central Processing Unit)が含まれている場合、CPUは動作時に多くの電力を消費するため、CPUの処理は消費電力に大きな影響を与える。
プラスチックもしくはプラスチックフィルム基板に高機能集積回路(CPUなど)を有し、無線で電力または信号の送受信を行う半導体装置が、特許文献1に記載されている。
また、CPUのレジスタを、酸化物半導体トランジスタを用いた記憶回路で作製し、消費電力の低減を行う半導体装置が、特許文献2に記載されている。
また、固体電解質を用いた電気二重層キャパシタ(EDLC:Electric Double−Layer Capacitor)を作製する技術が提案されている(特許文献3)。
特開2006−32927号公報 特開2013−251884号公報 特開2013−191769号公報
あるCPUを含む電子機器における消費電力の詳細を説明する。消費電力は、大きく分けてCPUによって消費される電力と、CPU周辺のシステムによって消費される電力と、電子機器の内外に接続された複数の入出力機器および周辺機器によって消費される電力と、に分けることができる。CPU周辺のシステムによって消費される電力には、コンバータでのロス、配線パターンでのロス、及びバスやコントローラなどでの消費電力などが含まれる。
また、電子機器が小型化、薄型化すると、バッテリーやEDLCなどの蓄電素子もその制限を受ける。しかし、上記蓄電素子は面積が小さくなると、容量が小さくなってしまう。従って、より小さなスペースに回路や蓄電素子などを収納することとなる。
また、蓄電素子は、充電または放電によって発熱し、周囲に熱的影響を及ぼす恐れがある。
電子機器が小型化して、より小さなスペースに回路や蓄電素子を収納するに従って、消費電力と発熱をどう制御するかが、課題の一つとなっている。
本発明の一態様は、新規な半導体装置、回路や蓄電素子が効率よく収納された半導体装置、消費電力が小さい半導体装置、または、発熱が抑えられた半導体装置を提案する。
また、本発明の一態様は、新規な構造の電子機器を提案する。具体的には、さまざまな外観形状にすることができる新規な構造の電子機器を提案する。より具体的には、体に装着して使用するウェアラブル型電子機器や、体内に埋め込んで使用する電子機器を提案する。
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
本発明の一態様は、第1のトランジスタと、第2のトランジスタと、電気二重層キャパシタと、を有する半導体装置である。第1のトランジスタ、第2のトランジスタ及び電気二重層キャパシタは、1つの基板に設けられることが好ましい。第1のトランジスタは、チャネル領域に第1の半導体を有する。第2のトランジスタは、チャネル領域に第2の半導体を有する。第2の半導体は、第1の半導体よりも広い禁制帯幅を有することが好ましい。電気二重層キャパシタは、固体電解質を有することが好ましい。
本発明の一態様は、第1のトランジスタと、第2のトランジスタと、電気二重層キャパシタと、を有する半導体装置である。第1のトランジスタ、第2のトランジスタ及び電気二重層キャパシタは、1つの基板に設けられることが好ましい。第1のトランジスタは、チャネル領域に第1の半導体を有する。第2のトランジスタは、チャネル領域に第2の半導体を有する。第2の半導体は、第1の半導体よりも広い禁制帯幅を有することが好ましい。電気二重層キャパシタは、イオン液体を含むことが好ましい。
上記態様において、第1の半導体はシリコンを含み、第2の半導体は酸化物半導体を含むことが好ましい。
上記態様において、電気二重層キャパシタは、無線で充電される機能を有することが好ましい。
上記態様において、基板に半導体基板を用いても良い。
上記態様において、基板に可撓性基板を用いても良い。
本発明の一態様は、上記態様に記載の半導体装置と、マイクロフォン、スピーカ、表示部、および操作キーのうちの少なくとも1つと、を有する電子機器である。
なお、本明細書等において、蓄電素子とは、蓄電機能を有する素子全般を指す。例えば、リチウムイオン二次電池、リチウムイオンキャパシタ、および電気二重層キャパシタなどを含む。
また、本明細書等において、蓄電装置とは、上記蓄電素子を含む装置全般を指す。
また、本明細書にて用いる「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域またはドレイン電極層)とソース(ソース端子、ソース領域またはソース電極層)の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
本発明の一態様により、新規な半導体装置を提供すること、回路や蓄電素子が効率よく収納された半導体装置を提供すること、消費電力が小さい半導体装置を提供すること、または、発熱が抑えられた半導体装置を提供することが可能になる。
また、本発明の一態様により、新規な構造の電子機器を提供することが可能になる。具体的には、さまざまな外観形状にすることができる新規な構造の電子機器を提供することが可能になる。より具体的には、体に装着して使用するウェアラブル型電子機器や、体内に埋め込んで使用する電子機器を提供することが可能になる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の構成例を示すブロック図。 半導体装置の構成例を示す断面図。 トランジスタの断面図。 半導体装置の構成例を示す断面図。 電気二重層キャパシタの構成例を示す上面図及び断面図。 電気二重層キャパシタの構成例を示す上面図及び断面図。 電気二重層キャパシタの構成例を示す上面図及び断面図。 電気二重層キャパシタの作製方法を説明する示す断面図。 電気二重層キャパシタの構成例を示す上面図及び断面図。 電気二重層キャパシタの構成例を示す断面図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す断面図及びエネルギーバンド図。 トランジスタの構成例を示す断面図。 トランジスタの構成例を示す断面図。 トランジスタの構成例を示す断面図。 電子機器の一例を示す斜視図。 電子機器の一例を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。 電子機器の一例を示す斜視図および上面図。 半導体装置の構成例を示す断面図。 トランジスタの構成例を示す上面図及び断面図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
(実施の形態1)
〈デバイスのブロック図〉
図1は、本発明の一態様であるデバイス10のブロック図を示している。
本実施の形態にかかるデバイス10は、制御モジュール15と、表示モジュール21と、通信モジュール26とを有する。制御モジュール15は、デバイス10全体の制御と、通信や、表示部16への情報の表示を制御するコントローラである。
制御モジュール15は、CPU11、蓄電素子12、レギュレータ13、および無線受信部14を有する。
また、表示モジュール21は、表示部16、表示駆動回路19、蓄電素子17、レギュレータ18、および無線受信部20を有する。
また、通信モジュール26は、通信回路22、蓄電素子23、レギュレータ24、および無線受信部25を有する。
レギュレータとは電子回路の一種であり、出力される電圧または電流を常に一定に保つように制御する回路のことである。レギュレータは、電力負荷の程度などによって、リニアレギュレータとスイッチングレギュレータの2種類に分類される。なお、スイッチングレギュレータはDCDCコンバータとも呼ばれる。
各モジュールは、それぞれレギュレータと蓄電素子を有している。各蓄電素子は充電することで連続使用時間を回復することが可能であり、無線充電ができるように回路が接続されている。各蓄電素子は、それぞれのレギュレータを介してそれぞれの無線受信部と電気的に接続される構成とする。各レギュレータは、接続されている蓄電素子から各機能回路に必要な電力または信号を供給する。また、各レギュレータは、接続されている蓄電素子が充電している時に、過充電などを防止する機能をもつ。
各モジュールの蓄電素子は、同じモジュール内の各機能回路と、同じ基板に設けられることが好ましい。このようにすることで、デバイス10を小型化、または薄膜化することができる。
デバイス10は、それぞれのモジュールを独立してオン状態、或いはオフ状態とすることができる。使用するモジュールのみを選択的に駆動させるオペレーティングシステムにより、デバイス10の省電力化を図ることができる。
例えば、使用者が通信機能を用いることなく、表示部16で情報を見る場合、通信モジュール26においては、通信回路22への電力を遮断し、蓄電素子23を使わないオフ状態とし、表示モジュール21及び制御モジュール15をオン状態とする。
さらに、静止画であれば、表示モジュール21及び制御モジュール15をオン状態として表示部16で静止画を表示させた後、静止画を表示させたまま制御モジュール15をオフ状態としても、表示モジュール21のみをオン状態として静止画を表示し続けることができる。この場合、静止画を表示しているものの制御モジュール15は動作させておらず、外から見て制御モジュール15の消費電力はゼロとみなすこともできる。なお、表示部16において、オフ電流の低い酸化物半導体(例えばIn、Ga、及びZnを含む酸化物材料など)トランジスタを用いる、または画素ごとにメモリを有する構成とすれば、静止画表示後に蓄電素子17からの電力供給を遮断しても一定時間の間であれば、静止画を表示しつづけることもできる。
このように、電子機器に使用する部品ごとに蓄電素子を設け、使用する部品のみを選択的に駆動させることで、省電力化を図ることができる。
各モジュールの蓄電素子には、EDLCが用いられることが好ましい。EDLCは、大容量でありながら急速充放電が可能な特徴を有している。そのため、デバイス10の高速動作を可能にすることができる。
また、上記EDLCの電解質は、固体で構成されることが好ましい。固体の電解質は、液体の電解質に比べて液漏れが無く、室温よりも高温で使用できるため、安全である。
また、上記EDLCは、電解質として難燃性及び難揮発性であるイオン液体を含むことが好ましい。イオン液体を用いることで、EDLCの内部短絡や、過充電等によって内部温度が上昇しても、蓄電素子の破裂や発火などを防ぐことができる。
なお、CPU11のレジスタに、酸化物半導体トランジスタを含むメモリセルを用いることが好ましい。CPU11に酸化物半導体トランジスタを用いることで、一時的にCPU11の動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、CPU11の動作を停止することができ、それにより消費電力を低減することができる。
また、レギュレータ13、18及び24に用いるトランジスタとして酸化物半導体トランジスタを用いると、オフ電流が小さいため、省電力化を図ることができる。特に、酸化物半導体トランジスタで制御回路が構成されたレギュレータ(DC−DCコンバータ)は、150℃以上の高温下でも動作可能である。よって、このような実施形態に係るDC−DCコンバータは、動作時に温度が上昇する可能性が高い電子機器に好適である。
本実施の形態では、表示モジュール21、制御モジュール15、及び通信モジュール26がそれぞれ蓄電素子を有する例を示したが、特にこれら3つの蓄電素子に限定されず、さらに機能モジュール及びその蓄電素子を加えて4つ以上の蓄電素子を有する電子機器としてもよい。
例えば、デバイス10の外装体をフレキシブルな材料とすれば、体に装着して使用するウェアラブル型デバイスを実現できる。その場合、小型の蓄電素子をデバイス10内部に分散させて配置することにより、一つの大きな蓄電素子を有するデバイスよりも重量感を軽減することができる。また、個々の小型の蓄電素子が発熱しても使用者の装着感を阻害しない。
次に、デバイス10に用いることが可能な半導体装置について、図2乃至図4を用いて説明を行う。
〈半導体装置の構成例1〉
図2は、同一基板に作製された、第1のトランジスタ720と、第2のトランジスタ730と、蓄電素子740と、を含む半導体装置1000の断面図を示している。第1のトランジスタ720は基板700に設けられ、第2のトランジスタ730は第1のトランジスタ720の上に設けられ、蓄電素子740は第2のトランジスタ730の上に設けられている。
第2のトランジスタ730のチャネル領域は、第1のトランジスタ720のチャネル領域と異なる半導体で構成されることが好ましい。特に、第2のトランジスタ730は、第1のトランジスタ720よりも、禁制帯幅が広い半導体(ワイドバンドギャップ半導体)で構成されることが好ましい。例えば、第1のトランジスタ720の半導体材料をシリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素などとし、第2のトランジスタ730の半導体材料を酸化物半導体とすることが好ましい。半導体材料として、単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。
蓄電素子740は、デバイス10の各モジュールに含まれる蓄電素子を表している。蓄電素子740には、充電することで連続使用時間を回復することが可能な蓄電素子が好ましい。特に、EDLCが好ましい。EDLCは、大容量でありながら急速充放電が可能な特徴を有している。そのため、半導体装置1000の高速動作を可能にする。
また、上記EDLCの電解質は、固体で構成されることが好ましい。固体の電解質は、液体の電解質に比べて液漏れが無く、室温よりも高温で使用できるため、安全である。
また、上記EDLCは、電解質として難燃性及び難揮発性であるイオン液体を含むことが好ましい。イオン液体を用いることで、EDLCの内部短絡や、過充電等によって内部温度が上昇しても、蓄電素子の破裂や発火などを防ぐことができる。
半導体装置1000は、基板700と、第1のトランジスタ720と、素子分離層727と、絶縁膜731と、第2のトランジスタ730と、絶縁膜732と、絶縁膜741と、蓄電素子740と、絶縁膜742と、プラグ701と、プラグ702と、プラグ703と、プラグ704と、配線705と、配線706と、配線707と、配線708とを有し、第1のトランジスタ720は、ゲート電極726と、ゲート絶縁膜724と、側壁絶縁層725と、ソース領域又はドレイン領域として機能する不純物領域721と、LDD(Lightly Doped Drain)領域やエクステンション領域として機能する不純物領域722と、チャネル領域723と、を有する。
不純物領域721の不純物濃度は、不純物領域722よりも高い。ゲート電極726および側壁絶縁層725をマスクとして用いて、不純物領域721及び不純物領域722を自己整合的に形成することができる。
基板700としては、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムからなる化合物半導体基板や、SOI(Silicon on Insulator)基板などを用いることができる。半導体基板を用いて形成されたトランジスタは、高速動作が容易である。なお、基板700としてp型の単結晶シリコン基板を用いた場合、基板700の一部にn型を付与する不純物元素を添加してn型のウェルを形成し、n型のウェルが形成された領域にp型のトランジスタを形成することも可能である。n型を付与する不純物元素としては、リン(P)、砒素(As)等を用いることができる。p型を付与する不純物元素としては、ボロン(B)等を用いることができる。
また、基板700は金属基板または絶縁基板上に半導体膜を設けたものでもよい。該金属基板として、例えば、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板などが挙げられる。該絶縁基板として、例えば、ガラス基板、石英基板、プラスチック基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。
なお、ある基板を用いて半導体素子を形成し、その後、別の基板に半導体素子を転置してもよい。半導体素子が転置される基板の一例としては、上述した基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
第1のトランジスタ720は素子分離層727により、基板700に形成される他のトランジスタと分離されている。
第1のトランジスタ720としてシリサイド(サリサイド)を有するトランジスタや、側壁絶縁層を有さないトランジスタを用いてもよい。シリサイド(サリサイド)を有する構造であると、ソース領域およびドレイン領域がより低抵抗化でき、半導体装置の高速化が可能である。また、低電圧で動作できるため、半導体装置の消費電力を低減することが可能である。
第2のトランジスタ730は、酸化物半導体トランジスタである。第2のトランジスタ730の詳細については、後述する実施の形態3で説明を行う。
ここで、下層に設けられる第1のトランジスタ720にシリコン系半導体材料を用いた場合、第1のトランジスタ720の半導体膜の近傍に設けられる絶縁膜中の水素はシリコンのダングリングボンドを終端し、第1のトランジスタ720の信頼性を向上させる効果がある。一方、上層に設けられる第2のトランジスタ730に酸化物半導体を用いた場合、第2のトランジスタ730の半導体膜の近傍に設けられる絶縁膜中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、第2のトランジスタ730の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いた第1のトランジスタ720の上層に酸化物半導体を用いた第2のトランジスタ730を積層して設ける場合、これらの間に水素の拡散を防止する機能を有する絶縁膜731を設けることは特に効果的である。絶縁膜731により、下層に水素を閉じ込めることで第1のトランジスタ720の信頼性が向上することに加え、下層から上層に水素が拡散することが抑制されることで第2のトランジスタ730の信頼性も同時に向上させることができる。
絶縁膜731としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア(YSZ)等を用いることができる。
また、酸化物半導体膜を含んで構成される第2のトランジスタ730を覆うように、第2のトランジスタ730上に水素の拡散を防止する機能を有する絶縁膜732を形成することが好ましい。絶縁膜732としては、絶縁膜731と同様の材料を用いることができ、特に酸化アルミニウムを適用することが好ましい。酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない遮断(ブロッキング)効果が高い。したがって、第2のトランジスタ730を覆う絶縁膜732として酸化アルミニウム膜を用いることで、第2のトランジスタ730に含まれる酸化物半導体膜からの酸素の脱離を防止するとともに、酸化物半導体膜への水および水素の混入を防止することができる。
プラグ701乃至プラグ704、及び配線705乃至配線707は、銅(Cu)、タングステン(W)、モリブデン(Mo)、金(Au)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、鉛(Pb)、錫(Sn)、鉄(Fe)、コバルト(Co)の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Cu−Mn合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがCuの拡散を抑制する機能を持つので好ましい。
蓄電素子740は、充電することで連続使用時間を回復することが可能な電気二重層キャパシタであり、且つ、固体電解質を含む全固体電池である。また、蓄電素子740は無線充電が可能となるように、レギュレータを介して無線受信部と電気的に接続されている。
また、蓄電素子740は、半導体製造プロセスを用いて作製してもよい。なお、半導体製造プロセスとは、成膜工程、結晶化工程、メッキ工程、洗浄工程、リソグラフィ工程、エッチング工程、研磨工程、不純物注入工程、熱処理工程など、半導体デバイスを製造するときに用いられる手法全般を表す。
なお、蓄電素子740の詳細については、後述する実施の形態2で説明を行う。
絶縁膜741は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ガリウム、酸化ランタン、酸化セシウム、酸化タンタルまたは酸化マグネシウムの一種以上を選択して、単層または積層で用いればよい。
蓄電素子740がリチウムを含む場合、絶縁膜741はリチウムの拡散を防ぐ(ブロックする)機能を有することが好ましい。蓄電素子740に含まれるリチウムが、可動イオンとして半導体素子(第1のトランジスタ720または第2のトランジスタ730)へ侵入すると、半導体素子の劣化を引き起こす。絶縁膜741がリチウムイオンをブロックすることで、信頼性の高い半導体装置を提供することができる。
蓄電素子740がリチウムを含む場合、絶縁膜741は、フッ素、塩素、臭素、ヨウ素などのハロゲンを含むことが好ましい。絶縁膜741がハロゲンを含むことで、アルカリ金属であるリチウムと容易に結合し、リチウムが絶縁膜741の中で固定化され、リチウムが絶縁膜741の外へ拡散することを防ぐことができる。
例えば、絶縁膜741として、窒化シリコンをCVD(Chemical Vapor Deposition)法で成膜した場合、原料ガス中に体積比で3%から6%、例えば5%ほどのハロゲンを含むガスを混入させておくと、得られる窒化シリコン膜中にハロゲンが取り込まれる。絶縁膜741に含まれるハロゲン元素は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる濃度を、1×1017atoms/cm以上、好ましくは1×1018atoms/cm以上、より好ましくは1×1019atoms/cm以上とする。
絶縁膜742は、蓄電素子740を保護する機能を有する。絶縁膜742としては、例えば樹脂(ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂など)、ガラス、アモルファス化合物、セラミックス等の絶縁性材料を用いることができる。また、樹脂の層間に、吸水層としてフッ化カルシウムなどを有する層を設けてもよい。絶縁膜742は、スピンコート法、インクジェット法などによって形成する事ができる。また、絶縁膜742は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ガリウム、酸化ランタン、酸化セシウム、酸化タンタルまたは酸化マグネシウムの一種以上を選択して、単層または積層で作製してもよい。
半導体装置1000は、蓄電素子740の上に、さらに半導体素子を作製してもよい、この場合、絶縁膜741と同様に、絶縁膜742にリチウムの拡散を防ぐ(ブロックする)機能を有することが好ましい。絶縁膜742がリチウムをブロックすることで、信頼性の高い半導体装置を提供することができる。
蓄電素子740の上に半導体素子を作製する場合、絶縁膜742は、絶縁膜741と同様に、フッ素、塩素、臭素、ヨウ素などのハロゲンを含むことが好ましい。絶縁膜742がハロゲンを含むことで、アルカリ金属であるリチウムと容易に結合し、リチウムが絶縁膜742の外へ拡散することを防ぐことができる。
なお、図2乃至図4において、符号及びハッチングパターンが与えられていない領域は絶縁体で構成された領域を表している。該領域には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。
図2の半導体装置1000は、蓄電素子740の上部に、ヒートシンク、水冷クーラー、冷却ファンなどの冷却装置を設けることが好ましい。冷却装置を設けることで、蓄電素子740の発熱による、半導体装置1000の誤動作を防ぐことができる。
図2の半導体装置1000は、蓄電素子740と第1のトランジスタ720及び第2のトランジスタ730との間に、エアギャップ(真空層の隙間)を設けてもよい。エアギャップを設けることで、蓄電素子740から発熱した熱が、第1のトランジスタ720及び第2のトランジスタ730まで伝わるのを防ぐことができ、熱による第1のトランジスタ720及び第2のトランジスタ730の誤動作を防ぐことができる。
図2は、蓄電素子740を、第1のトランジスタ720及び第2のトランジスタ730の上に設けているが、蓄電素子740を、第1のトランジスタ720と第2のトランジスタ730の間に設けてもよい。その場合、第1のトランジスタ720、蓄電素子740、第2のトランジスタ730の順に素子が形成されることになる。特に、蓄電素子740を作製する際に、第2のトランジスタ730を破壊するほどの高温な熱処理が必要な場合、蓄電素子740を形成してから第2のトランジスタ730を形成することが好ましい。
例えば、第1のトランジスタ720及び第2のトランジスタ730を用いて、図1のデバイス10に含まれるCPU11またはレギュレータ13などの回路を作製し、蓄電素子740をこれら回路と同一基板に作製することで、デバイス10を小型化又は薄膜化することが可能になる。
〈半導体装置の構成例2〉
図2では、第1のトランジスタ720がプレーナ型のトランジスタの場合を示したが、第1のトランジスタ720の形状はこれに限定されない。例えば、図3に示すように、FIN(フィン)型、またはTRI−GATE(トライゲート)型のトランジスタ750を、第1のトランジスタ720として用いてもよい。
図3は、トランジスタ750の断面図を示している。左側に示した断面図は、トランジスタ750のチャネル長方向の断面図を示し、右型に示した断面図は、トランジスタ750のチャネル幅方向の断面図を示している。
図3では、基板700の上に、絶縁膜757が設けられている。基板700は、先端の細い凸部(フィンともいう)を有する。なお、凸部の上には、絶縁膜が設けられていてもよい。その絶縁膜は、凸部を形成するときに、基板700がエッチングされないようにするためのマスクとして機能するものである。なお、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太い凸部であってもよい。基板700の凸部の上には、ゲート絶縁膜754が設けられ、その上には、ゲート電極756及び側壁絶縁層755が設けられている。基板700には、ソース領域又はドレイン領域として機能する不純物領域751と、LDD領域やエクステンション領域として機能する不純物領域752と、チャネル領域753が形成されている。なお、ここでは、基板700が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限定されない。例えば、SOI基板を加工して、凸部を有する半導体領域を形成しても構わない。
〈半導体装置の構成例3〉
図4に示した半導体装置1200は、第1のトランジスタ720及び蓄電素子740が第2のトランジスタ730の下層に設けられ、且つ第1のトランジスタ720と蓄電素子740が重ならないという点で、図2の半導体装置1000と相違する。
半導体装置1200は、図4に示した構成にすることで、第1のトランジスタ720と、蓄電素子740に接続されるプラグ及び配線を同時に作製することができ、工程を簡略化することができる。また、蓄電素子740を作製する際に、プラグ701または配線705が破壊される程の高温処理が必要な場合、図4の構成にすることで、プラグ701または配線705よりも蓄電素子740を先に形成することが可能になり好ましい。
なお、図4では、第1のトランジスタ720を形成した後に、蓄電素子740を形成しているが、蓄電素子740を先に形成してから、第1のトランジスタ720を形成してもよい。特に、蓄電素子740を形成する際に、第1のトランジスタ720が破壊される程の高温処理が必要な場合は、先に蓄電素子740を形成してから、第1のトランジスタ720を形成した方が好ましい。
半導体装置1200のその他の構成要素に関しては、半導体装置1000の記載を参照すればよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、実施の形態1で示した蓄電素子に用いることが可能な電気二重層キャパシタ(EDLC)の詳細及び構成例について、図を用いて詳述する。
〈蓄電素子の構成例1〉
図5(A)は、EDLC200の上面図であり、図5(A)における一点鎖線X−Yにおける断面図を図5(B)に示す。なお、図5(A)では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
図5(A)及び(B)に示すEDLC200は、絶縁膜201と、絶縁膜201上に形成された集電体層202と、集電体層202上に形成された活物質層203と、活物質層203上に形成された電解質層204と、電解質層204上に形成された活物質層205と、活物質層205上に形成された集電体層206と、を有する。集電体層202及び活物質層203は、正極及び負極の一方としての機能を有し、活物質層205及び集電体層206は、正極及び負極の他方としての機能を有する。さらに、少なくとも集電体層206上に、絶縁膜207が成膜され、絶縁膜207の開口部には、配線208が形成され、配線208は、集電体層206と電気的に接続されている。
絶縁膜201は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ガリウム、酸化ランタン、酸化セシウム、酸化タンタルまたは酸化マグネシウムの一種以上を選択して、単層または積層で用いればよい。
集電体層202及び集電体層206は、スパッタリング法、CVD法、ナノインプリント法、蒸着法、塗布法などにより形成することができる。スパッタリング法を用いた場合、RFではなくDC電源を用いて成膜することが好ましい。DC電源を用いたスパッタリング法は、成膜レートが大きく、そのためタクトが短くなり、好ましい。集電体層202及び集電体層206の膜厚は、例えば100nm以上100μm以下とすればよい。
集電体層202及び集電体層206は、例えば、導電材料などを用いることができる。導電材料として、例えば、金、白金、亜鉛、鉄、ニッケル、銅、アルミニウム、チタン、タンタル、マンガンの一種以上を選択して、単層または積層で用いればよい。また、上記金属の合金またはこれらを主成分とする化合物を含む導電膜を、単層または積層で用いてもよい。また、シリコン、ネオジム、スカンジウム、モリブデンなどの耐熱性を向上させる元素が添加されたアルミニウム合金を用いることができる。また、シリコンと反応してシリサイドを形成する金属元素で形成してもよい。シリコンと反応してシリサイドを形成する金属元素としては、ジルコニウム、チタン、ハフニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステン、コバルト、ニッケル等がある。
活物質層203及び活物質層205は、イオンを吸着・脱離させることが可能な高比表面積の材料を用いればよい。例えば炭素系材料を用いることができる。炭素系材料としては、活性炭、黒鉛、易黒鉛化性炭素(ソフトカーボン)、難黒鉛化性炭素(ハードカーボン)、カーボンナノチューブ、グラフェン、カーボンブラック等がある。黒鉛としては、メソカーボンマイクロビーズ(MCMB)、コークス系人造黒鉛、ピッチ系人造黒鉛等の人造黒鉛や、球状化天然黒鉛等の天然黒鉛がある。
また、活物質層203及び活物質層205の一方にイオンの吸着・脱離が可能な上記材料を用いて、活物質層203及び活物質層205の他方に、イオンを挿入・脱離させることが可能な材料を用いてもよい。イオンを挿入・脱離させることが可能な材料として、例えば、上述した炭素系材料が挙げられる。
また、活物質層203及び活物質層205の一方にイオンの吸着・脱離が可能な上記材料を用いて、活物質層203及び活物質層205の他方に、リチウムイオンと合金化・脱合金化反応が可能な材料を用いてもよい。リチウムイオンと合金化・脱合金化反応が可能な金属として、例えば、Ga、Si、Al、Ge、Sn、Pb、Sb、Bi、Ag、Zn、Cd、In等のうち少なくとも一つを含む材料を用いることができる。このような元素を用いた合金系材料としては、例えば、MgSi、MgGe、MgSn、SnS、VSn、FeSn、CoSn、NiSn、CuSn、AgSn、AgSb、NiMnSb、CeSb、LaSn、LaCoSn、CoSb、InSb、SbSn等がある。また、活物質層203及び活物質層205の他方には、SiO、SnO,SnO2などの酸化物を用いてもよい。
また、活物質層203及び、活物質層205は、活物質の密着性を高めるための結着剤(バインダ)、を有してもよい。
バインダとしては、例えば水溶性の高分子を含むことが好ましい。水溶性の高分子としては、例えば多糖類などを用いることができる。多糖類としては、カルボキシメチルセルロース(CMC)、メチルセルロース、エチルセルロース、ヒドロキシプロピルセルロースおよびジアセチルセルロース、再生セルロースなどのセルロース誘導体や、澱粉、などを用いることができる。
また、バインダとしては、スチレン−ブタジエンゴム(SBR)、スチレン・イソプレン・スチレンゴム、アクリロニトリル・ブタジエンゴム、ブタジエンゴム、エチレン・プロピレン・ジエン共重合体などのゴム材料を用いることが好ましい。これらのゴム材料は、前述の水溶性高分子と併用して用いると、さらに好ましい。
または、バインダとしては、ポリスチレン、ポリアクリル酸メチル、ポリメタクリル酸メチル(PMMA)、ポリアクリル酸ナトリウム、ポリビニルアルコール(PVA)、ポリエチレンオキシド(PEO)、ポリプロピレンオキシド、ポリイミド、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリエチレン、ポリプロピレン、イソブチレン、ポリエチレンテレフタレート、ナイロン、ポリフッ化ビニリデン(PVdF)、ポリアクリロニトリル(PAN)、等の材料を用いることが好ましい。
バインダは上記のうち二種類以上を組み合わせて使用してもよい。
また、活物質層203及び、活物質層205は、活物質層の導電性を高めるための導電助剤等を有してもよい。
導電助剤としては、例えば天然黒鉛、メソカーボンマイクロビーズ等の人造黒鉛、炭素繊維などを用いることができる。炭素繊維としては、例えばメソフェーズピッチ系炭素繊維、等方性ピッチ系炭素繊維等の炭素繊維を用いることができる。また炭素繊維として、カーボンナノファイバーやカーボンナノチューブなどを用いることができる。カーボンナノチューブは、例えば気相成長法などで作製することができる。また、導電助剤として、例えばカーボンブラック(アセチレンブラック(AB)など)又はグラフェンなどの炭素材料を用いることができる。また、例えば、銅、ニッケル、アルミニウム、銀、金などの金属粉末や金属繊維、導電性セラミックス材料等を用いることができる。
薄片状のグラフェンは、高い導電性を有するという優れた電気特性、及び柔軟性並びに機械的強度という優れた物理特性を有する。そのため、グラフェンを、導電助剤として用いることにより、活物質同士の接触点や、接触面積を増大させることができる。
なお、本明細書において、グラフェンは、単層のグラフェン、又は2層以上100層以下の多層グラフェンを含む。単層グラフェンとは、π結合を有する1原子層の炭素分子のシートのことをいう。また、酸化グラフェンとは、上記グラフェンが酸化された化合物のことをいう。なお、酸化グラフェンを還元してグラフェンを形成する場合、酸化グラフェンに含まれる酸素は全て脱離されずに、一部の酸素はグラフェンに残存する。グラフェンに酸素が含まれる場合、酸素の割合は、XPS(X線光電子分光法)で測定した場合にグラフェン全体の2%以上20%以下、好ましくは3%以上15%以下である。
活物質層203及び活物質層205の膜厚は、例えば100nm以上100μm以下とすればよい。
電解質層204は、スパッタ法、蒸着法、CVD法、レーザーアブレーション法、ガスデポジション法、塗布法、ゾル−ゲル法で形成することのできる固体電解質を用いることが好ましい。
電解質層204には、硫化物系固体電解質を用いることができる。例えば、Li11、Li3.250.95、Li10GeP12、Li3.25Ge0.250.75、LiS−P、LiS−GeS、LiS−SiS−LiPO、LiS−SiS−Ga、LiS−SiS−LiSiO、LiI−LiS−P、LiI−LiS−B、LiI−LiS−SiS、等のリチウム複合硫化物材料が挙げられる。
また、電解質層204には、酸化物系固体電解質を用いることができる。例えば、Li1.3Al0.3Ti1.7(PO、Li1.07Al0.69Ti1.46(PO、LiSiO−LiBO、Li2.9PO3.30.46、Li3.6Si0.60.4、Li1.5Al0.5Ge1.6(PO、LiO、LiCO、LiMoO、LiPO、LiVO、LiSiO、LLT(La2/3−xLi3xTiO)、LLZ(LiLaZr12)等が挙げられる。
また、電解質層204には、LiとBH を含む固体電解質を用いてもよい。例えば、LiBH、Li(BH0.750.25、Li(BH0.75Br0.25などの固体電解質が挙げられる。
また、電解質層204には、塗布法等により形成するPEO(ポリエチレンオキシド)等の高分子系固体電解質を用いてもよい。さらに、上述した無機系固体電解質と高分子系固体電解質を含む複合的な固体電解質を用いてもよい。
電解質層204の膜厚は、例えば100nm以上100μm以下とすればよい。
絶縁膜207は、EDLC200を保護する機能を有する。絶縁膜207としては、例えば樹脂(ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂など)、ガラス、アモルファス化合物、セラミックス等の絶縁性材料を用いることができる。また、樹脂の層間に、吸水層としてフッ化カルシウムなどを有する層を設けてもよい。絶縁膜207は、スピンコート法、インクジェット法などによって形成する事ができる。また、絶縁膜207は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ガリウム、酸化ランタン、酸化セシウム、酸化タンタルまたは酸化マグネシウムの一種以上を選択して、単層または積層で作製してもよい。
配線208は、銅(Cu)、タングステン(W)、モリブデン(Mo)、金(Au)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、鉛(Pb)、錫(Sn)、鉄(Fe)、コバルト(Co)の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。
また、図5(C)に示すように、電解質層204の中に、正極と負極が短絡しないように、セパレータ209を設けてもよい。セパレータ209は、空孔が設けられた絶縁体を用いることが好ましい。例えば、セルロース、ポリプロピレン、ポリエチレン等が挙げられる。
また、接続される半導体装置または電子機器に必要な電力量に応じて、複数のEDLC200を、直列および/または並列に接続してもよい。特に、積層された複数のEDLC200を直列および/または並列に接続することで、EDLCのエネルギー密度を大きくし、且つ占有面積を小さくできるので好ましい。
EDLC200を上記構成で作製することで、より安全で、信頼性が高い蓄電素子を提供できる。また、半導体素子との親和性が高く、微細な蓄電素子を提供することができる。
〈蓄電素子の構成例2〉
図6(A)は、EDLC210の上面図であり、図6(A)における一点鎖線X−Yにおける断面図を図6(B)に示す。なお、図6(A)では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
図6(A)及び(B)に示すEDLC210は、集電体層202及び活物質層203を島状に加工した後に、電解質層204、活物質層205及び集電体層206を形成している点で、図5のEDLC200と異なる。このようにすることで、正極と負極が短絡することを防ぐことができる。また、EDLC210は、集電体層206を配線として引き回している点で、EDLC200と異なる。
また、図6(C)に示すように、電解質層204の中に、正極と負極が短絡しないように、セパレータ209を設けてもよい。セパレータ209は、空孔が設けられた絶縁体を用いることが好ましい。例えば、セルロース、ポリプロピレン、ポリエチレン等が挙げられる。
その他の構成要素に関する詳細は、図5のEDLC200に関する記載を参照すればよい。
EDLC210を上記構成で作製することで、より安全で、信頼性が高い蓄電素子を提供できる。また、半導体素子との親和性が高く、微細な蓄電素子を提供することができる。
〈蓄電素子の構成例3〉
図7(A)は、EDLC220の上面図であり、図7(A)における一点鎖線X−Yにおける断面図を図7(B)に示す。なお、図7(A)では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
図7(A)及び(B)に示すEDLC220は、絶縁膜201と、絶縁膜201上に形成された集電体層202と、集電体層202上に形成された活物質層213と、活物質層213上に形成されたセパレータ214と、セパレータ214上に形成された活物質層215と、活物質層215上に形成された集電体層206と、を有する。集電体層202及び活物質層213は、正極及び負極の一方としての機能を有し、活物質層215及び集電体層206は、正極及び負極の他方としての機能を有する。さらに、少なくとも集電体層206上に、絶縁膜217が成膜され、絶縁膜217の開口部には、配線208が形成され、配線208は、集電体層206と電気的に接続されている。
活物質層213、セパレータ214及び活物質層215は、粒子状の物質で構成され、且つ、イオン液体を含むことが好ましい。
なお、図7(B)では、活物質層213、セパレータ214及び活物質層215が、丸の集合体で図示されているが、これは、各層が粒子状の物質で構成されていることを模式的に示すためである。図中の丸の数、大きさ又は形状は、実際の粒子の数、大きさ又は形状が反映されたものではない。
次に、EDLC220の作製方法について、図8を用いて説明を行う。
まず、絶縁膜201上に、集電体層202、活物質層213、セパレータ214、活物質層215、集電体層206を、成膜又は堆積する(図8(A))。
絶縁膜201、集電体層202及び集電体層206は、スパッタリング法、CVD法、ナノインプリント法、蒸着法、塗布法などにより形成することができる。
絶縁膜201、集電体層202及び集電体層206に用いることができる材料は、図5のEDLC200に関する記載を参照すればよい。
活物質層213及び活物質層215には、多孔質材料が用いられることが好ましい。上記材料として、例えば、活性炭、グラファイト等、炭素系の材料が挙げられる。
また、活物質層213及び活物質層215は、先述のバインダ及び導電助剤を有しても良い。
セパレータ214には、絶縁体の材料が用いられることが好ましい。上記材料として、例えば、酸化シリコンなどが挙げられる。
活物質層213、活物質層215及びセパレータ214を構成する粒子は、ガスデポジション法、又はエアロゾル化ガスデポジション法を用いて、堆積させることが好ましい。
次に、フォトリソグラフィを用いて、集電体層202、活物質層213、セパレータ214、活物質層215、集電体層206を、島状に加工する(図8(B))。なお、フォトリソグラフィの代わりに、シャドウマスク、電子ビーム露光等を用いて、図8(B)の形状を形成しても良い。
次に、電解液216を滴下し、活物質層213、セパレータ214及び活物質層215に、電解液216を含浸させる(図8(C))。
電解液216はEDLC220の電解質としての機能を有する。電解液216は、難燃性及び難揮発性であるイオン液体(常温溶融塩)を含むことが好ましい。イオン液体は一つ又は複数の種類を組み合わせて用いればよい。イオン液体を含む電解液216を用いることで、蓄電素子の内部短絡や、過充電等によって内部温度が上昇しても、蓄電素子の破裂や発火などを防ぐことができる。イオン液体は、カチオンとアニオンからなり、有機カチオンとアニオンとを含む。該有機カチオンとして、イミダゾリウムカチオン及びピリジニウムカチオン等の芳香族カチオンや、四級アンモニウムカチオン、三級スルホニウムカチオン、及び四級ホスホニウムカチオン等の脂肪族オニウムカチオンが挙げられる。また、該アニオンとして、1価のアミド系アニオン、1価のメチド系アニオン、フルオロスルホン酸アニオン、パーフルオロアルキルスルホン酸アニオン、テトラフルオロボレート、パーフルオロアルキルボレート、ヘキサフルオロホスフェート、またはパーフルオロアルキルホスフェート等が挙げられる。
例えば、イミダゾリウムカチオンの一例として、エチルメチルイミダゾリウム(EMI)カチオンが挙げられる。
例えば、四級アンモニウムカチオンの一例として、N−メチル−N−プロピルピロリジニウム(P13)カチオン、又は、N−メチル−N−プロピルピペリジニウム(PP13)カチオンが挙げられる。
また、上述のイオン液体に非プロトン性有機溶媒を混合して用いてもよい。非プロトン性有機溶媒としては例えば、エチレンカーボネート(EC)、プロピレンカーボネート(PC)、ブチレンカーボネート、クロロエチレンカーボネート、ビニレンカーボネート、γ−ブチロラクトン、γ−バレロラクトン、ジメチルカーボネート(DMC)、ジエチルカーボネート(DEC)、エチルメチルカーボネート(EMC)、ギ酸メチル、酢酸メチル、酪酸メチル、1,3−ジオキサン、1,4−ジオキサン、ジメトキシエタン(DME)、ジメチルスルホキシド、ジエチルエーテル、メチルジグライム、アセトニトリル、ベンゾニトリル、テトラヒドロフラン、スルホラン、スルトン等の1種、又はこれらのうちの2種以上を任意の組み合わせ及び比率で用いることができる。
また、電解液216にビニレンカーボネート、プロパンスルトン(PS)、tert−ブチルベンゼン(TBB)、フルオロエチレンカーボネート(FEC)、LiBOBなどの添加剤を添加してもよい。添加剤の濃度は、例えば溶媒全体に対して0.1weight%以上5weight%以下とすればよい。
また、電解液216に、リチウムイオンを含む溶質を加えても良い。例えばLiPF、LiClO、LiAsF、LiBF、LiAlCl、LiSCN、LiBr、LiI、LiSO、Li10Cl10、Li12Cl12、LiCFSO、LiCSO、LiC(CFSO、LiC(CSO、LiN(CFSO、LiN(CSO)(CFSO)、LiN(CSO等のリチウム塩を一種、又はこれらのうちの二種以上を任意の組み合わせ及び比率で用いることができる。
また、電解液216は、粒状のごみや電解液の構成元素以外の元素(以下、単に「不純物」ともいう。)の含有量が少ない高純度化された電解液を用いることが好ましい。具体的には、電解液に対する不純物の重量比を1%以下、好ましくは0.1%以下、より好ましくは0.01%以下とすることが好ましい。
図8(C)の工程は、減圧雰囲気で行うことが好ましい。減圧雰囲気で行うことで、活物質層213、セパレータ214及び活物質層215の内部に含まれる気体が素子の外へ放出され、代わりに電解液216が毛細管現象によって、素子の内部に浸透する。
電解液216はイオン液体を含むため、粘性が高く、減圧環境下でも、素子の内部に留まり、液漏れすることがない。
最後に、絶縁膜217及び配線208を形成する(図8(D))。
配線208は、図5のEDLC200の記載を参照すればよい。
絶縁膜217はEDLC220の保護層として機能する。絶縁膜217としては、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上を含む無機絶縁膜を用いることができる。また、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂も用いることもできる。
特に、絶縁膜217は、電解液216と反応しないことが好ましい。そのため、絶縁膜217としては、上述した絶縁体のうち無機絶縁膜を用いることが好ましい。
また、イオン液体を含む電解液216は、揮発性が低く、水と反応して劣化することもない。そのため、EDLC220が、水と反応して劣化する材料を他に含んでいなければ、EDLC220は大気に曝露された状態でもよい。この場合、絶縁膜217を設けなくても良い。
また、EDLC220が、水と反応して劣化する材料を含んでいる場合は、EDLC220を、減圧状態が保持された環境に置くことで、絶縁膜217を設けなくてもEDLC220の長期信頼性を確保することができる。
EDLC220を上記構成で作製することで、より安全で、信頼性が高い蓄電素子を提供できる。また、半導体素子との親和性が高く、微細な蓄電素子を提供することができる。
〈蓄電素子の構成例4〉
図9(A)は、EDLC230の上面図であり、図9(A)における一点鎖線X−Yにおける断面図を図9(B)に示す。なお、図9(A)では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
図9(A)及び(B)に示すEDLC230は、集電体層202及び活物質層213を島状に加工した後に、セパレータ214、活物質層215及び集電体層206を形成している点で、図7のEDLC220と異なる。このようにすることで、正極と負極が短絡することを防ぐことができる。また、EDLC230は、集電体層206を配線として引き回している点で、EDLC220と異なる。このようにすることで、製造工程を簡略化することができる。
その他の構成要素に関しては、図7のEDLC220に関する記載を参照すればよい。
EDLC230を上記構成で作製することで、より安全で、信頼性が高い蓄電素子を提供できる。また、半導体素子との親和性が高く、微細な蓄電素子を提供することができる。
〈蓄電素子の構成例5〉
図10(A)に示すEDLC240は、絶縁膜201と、絶縁膜201上に形成された集電体層202と、集電体層202上に形成された活物質層203と、活物質層203上に形成された電解質層204と、電解質層204上に形成された絶縁膜251と、電解質層204および絶縁膜251上に形成された活物質層205と、活物質層205上に形成された集電体層206と、を有し、集電体層202及び活物質層203は、正極及び負極の一方として機能し、集電体層206及び活物質層205は正極及び負極の他方として機能する。さらに、少なくとも集電体層206の上に、絶縁膜207が形成されている。
図10(A)に示すEDLC240において、絶縁膜251が電解質層204と活物質層205の間に存在することで、正極と負極の短絡を防ぐことができる。
絶縁膜251は、例えば、有機樹脂又は無機絶縁材料を用いることができる。有機樹脂としては、例えば、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、又はフェノール樹脂等を用いることができる。無機絶縁材料としては、酸化シリコン、酸化窒化シリコン等を用いることができる。絶縁膜251の作製が容易となるため、特に感光性の樹脂を用いることが好ましい。絶縁膜251の形成方法は、特に限定されず、例えば、フォトリソグラフィ法、スパッタ法、蒸着法、液滴吐出法(インクジェット法等)、印刷法(スクリーン印刷、オフセット印刷等)等を用いればよい。
EDLC240のその他の構成要素に関する詳細は、図5のEDLC200の記載を参照すればよい。
なお、EDLC240は図10(B)に示すように、活物質層203の上に、絶縁膜251を形成してもよい。
EDLC240を上記構成で作製することで、より安全で、信頼性が高い蓄電素子を提供できる。また、半導体素子との親和性が高く、微細な蓄電素子を提供することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、実施の形態1で示したトランジスタ730に適用可能なトランジスタの一例について説明する。
〈トランジスタの構成例1〉
図11(A)乃至図11(D)は、トランジスタ730の上面図および断面図である。図11(A)は上面図であり、図11(A)に示す一点鎖線Y1−Y2方向の断面が図11(B)に相当し、図11(A)に示す一点鎖線X1−X2方向の断面が図11(C)に相当し、図11(A)に示す一点鎖線X3−X4方向の断面が図11(D)に相当する。なお、図11(A)乃至図11(D)では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Y1−Y2方向をチャネル長方向、一点鎖線X1−X2方向をチャネル幅方向と呼称する場合がある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジスタの上面図において示されるチャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel Width)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面TEM像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
トランジスタ730は、基板640と、基板640上の絶縁膜651と、絶縁膜651上に形成された導電膜674と、絶縁膜651及び導電膜674上に形成された絶縁膜656と、絶縁膜656上に形成された絶縁膜652と、絶縁膜652上に、半導体661、半導体662の順で形成された積層と、半導体662の上面と接する導電膜671および導電膜672と、半導体661、半導体662、導電膜671および導電膜672と接する半導体663と、半導体663上の絶縁膜653および導電膜673と、導電膜673および絶縁膜653上の絶縁膜654と、絶縁膜654上の絶縁膜655を有する。なお、半導体661、半導体662および半導体663をまとめて、半導体660と呼称する。
導電膜671は、トランジスタ730のソース電極としての機能を有する。導電膜672は、トランジスタ730のドレイン電極としての機能を有する。
導電膜673は、トランジスタ730の第1のゲート電極としての機能を有する。
絶縁膜653は、トランジスタ730の第1のゲート絶縁膜としての機能を有する。
導電膜674は、トランジスタ730の第2のゲート電極としての機能を有する。
絶縁膜656及び絶縁膜652は、トランジスタ730の第2のゲート絶縁膜としての機能を有する。
導電膜674は、導電膜673と異なる電位を与えても良いし、同時に同じ電位を与えてもよい。また、場合によっては、導電膜674を省略してもよい。
図11(C)に示すように、半導体662の側面は、導電膜673に囲まれている。上記構成をとることで、導電膜673の電界によって、半導体662を電気的に取り囲むことができる(導電膜(ゲート電極)の電界によって、半導体を電気的に取り囲むトランジスタの構造を、surrounded channel(s−channel)構造とよぶ。)。そのため、半導体662の全体(バルク)にチャネルが形成される場合がある。s−channel構造は、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流(オン電流)を高くすることができる。また、s−channel構造は、高周波でも動作可能なトランジスタを提供することができる。
s−channel構造は、高いオン電流が得られるため、LSI(Large Scale Integration)など微細化されたトランジスタが要求される半導体装置に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタは、チャネル長が好ましくは10nm以上、1μm未満、さらに好ましくは10nm以上、100nm未満、さらに好ましくは10nm以上、60nm未満、さらに好ましくは10nm以上、30nm未満の領域を有する。
s−channel構造は、高いオン電流が得られるため、高周波での動作が要求されるトランジスタに適した構造といえる。該トランジスタを有する半導体装置は、高周波で動作可能な半導体装置とすることが可能となる。
また、s−channel構造は、高いオン電流が得られるため、電力制御用のトランジスタに適した構造といえる。s−channel構造を電力制御用のトランジスタに用いる場合は、高耐圧が要求されるため、チャネル長が長い方が好ましい。例えば、トランジスタは、チャネル長が好ましくは1μm以上、さらに好ましくは10μm以上、さらに好ましくは100μm以上の領域を有することが好ましい。
〈〈基板〉〉
基板640としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばSOI(Silicon On Insulator)基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板640として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板640に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板640として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板640が伸縮性を有してもよい。また、基板640は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板640の厚さは、例えば、5μm以上700μm以下、好ましくは10μm以上500μm以下、さらに好ましくは15μm以上300μm以下とする。基板640を薄くすると、半導体装置を軽量化することができる。また、基板640を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板640上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板640としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板640は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板640としては、例えば、線膨張率が1×10−3/K以下、5×10−5/K以下、または1×10−5/K以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン(PTFE)などがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板640として好適である。
〈〈下地絶縁膜〉〉
絶縁膜651は、基板640と導電膜674を電気的に分離させる機能を有する。
絶縁膜651に用いる材料として、酸化シリコン、窒化シリコン、酸化窒化シリコンまたは窒化酸化シリコンを含む材料を用いることが好ましい。または、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いる事ができる。なお、本明細書中において、酸化窒化物とは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また、絶縁膜651として、TEOS若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリコンを用いてもよい。
絶縁膜651は、スパッタリング法、CVD(Chemical Vapor Deposition)法(熱CVD法、MOCVD(Metal Organic CVD)法、PECVD(Plasma Enhanced CVD)法等を含む)、MBE(Molecular Beam Epitaxy)法、ALD(Atomic Layer Deposition)法、またはPLD(Pulsed Laser Deposition)法等で成膜してもよい。特に、当該絶縁膜をCVD法、好ましくはプラズマCVD法によって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らすには、熱CVD法、MOCVD法あるいはALD法が好ましい。
また、基板640に半導体基板を用いた場合、熱酸化膜で絶縁膜651を形成してもよい。
導電膜674は、銅(Cu)、タングステン(W)、モリブデン(Mo)、金(Au)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、鉛(Pb)、錫(Sn)、鉄(Fe)、コバルト(Co)、ルテニウム(Ru)、白金(Pt)、イリジウム(Ir)、ストロンチウム(Sr)の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Cu−Mn合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがCuの拡散を抑制する機能を持つので好ましい。
導電膜674の形成は、例えばスパッタリング法、CVD法(熱CVD法、MOCVD法、PECVD法等を含む)、MBE法、ALD法またはPLD法などを用いて形成することができる。
絶縁膜652は、酸化物を含むことが好ましい。特に加熱により一部の酸素が脱離する酸化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁膜652から脱離した酸素は酸化物半導体である半導体660に供給され、酸化物半導体中の酸素欠損を低減することが可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めることができる。
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、TDS(Thermal Desorption Spectroscopy)分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm以上、好ましくは3.0×1020atoms/cm以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。
例えば、絶縁膜652として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いることもできる。
絶縁膜652に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁膜652の成膜を行えばよい。または、成膜後の絶縁膜652に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。
例えば、成膜後の絶縁膜652に酸素(少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む)を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよい。
また、絶縁膜652を成膜した後、その上面の平坦性を高めるためにCMP法等を用いた平坦化処理を行ってもよい。
導電膜674と絶縁膜652との間に、絶縁膜656を設けてもよい。絶縁膜656は、絶縁膜652に含まれる酸素が、導電膜674に含まれる金属と結びつき、絶縁膜652に含まれる酸素が減少することを防ぐ機能を有する。
絶縁膜656は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有することが好ましい。絶縁膜656としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
〈〈半導体〉〉
次に、半導体661、半導体662、半導体663などに適用可能な半導体について説明する。
トランジスタ730は、非導通状態においてソースとドレインとの間を流れる電流(オフ電流)が低いことが好適である。ここでは、オフ電流が低いとは、室温において、ソースとドレインとの間の電圧を10Vとし、チャネル幅1μmあたりの規格化されたオフ電流が10×10−21A以下であることをいう。このようにオフ電流が低いトランジスタとしては、半導体に酸化物半導体を有するトランジスタが挙げられる。
半導体662は、例えば、インジウム(In)を含む酸化物半導体である。半導体662は、例えば、インジウムを含むと、キャリア移動度(電子移動度)が高くなる。また、半導体662は、元素Mを含むと好ましい。元素Mは、好ましくは、アルミニウム(Al)、ガリウム(Ga)、イットリウム(Y)またはスズ(Sn)などとする。そのほかの元素Mに適用可能な元素としては、ホウ素(B)、シリコン(Si)、チタン(Ti)、鉄(Fe)、ニッケル(Ni)、ゲルマニウム(Ge)、ジルコニウム(Zr)、モリブデン(Mo)、ランタン(La)、セリウム(Ce)、ネオジム(Nd)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)などがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。元素Mは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Mは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、半導体662は、亜鉛(Zn)を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
ただし、半導体662は、インジウムを含む酸化物半導体に限定されない。半導体662は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
半導体662は、例えば、エネルギーギャップが大きい酸化物を用いる。半導体662のエネルギーギャップは、例えば、2.5eV以上4.2eV以下、好ましくは2.8eV以上3.8eV以下、さらに好ましくは3eV以上3.5eV以下とする。
半導体662は、後述するCAAC−OS膜であることが好ましい。
例えば、半導体661および半導体663は、半導体662を構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体である。半導体662を構成する酸素以外の元素一種以上、または二種以上から半導体661および半導体663が構成されるため、半導体661と半導体662との界面、および半導体662と半導体663との界面において、界面準位が形成されにくい。
なお、半導体661がIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%より高く、さらに好ましくはInが25atomic%未満、Mが75atomic%より高いとする。半導体661をスパッタリング法で成膜する場合、上記の組成を満たすスパッタリングターゲットを用いることが好ましい。例えば、スパッタリングターゲットの原子数比はIn:M:Zn=1:3:2が好ましい。
また、半導体662がIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが25atomic%より高く、Mが75atomic%未満、さらに好ましくはInが34atomic%より高く、Mが66atomic%未満とする。半導体662をスパッタリング法で成膜する場合、上記の組成を満たすスパッタリングターゲットを用いることが好ましい。例えば、スパッタリングターゲットの原子数比はIn:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1が好ましい。特に、スパッタリングターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜される半導体662の原子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。
また、半導体663がIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%より高く、さらに好ましくはInが25atomic%未満、Mが75atomic%より高くする。なお、半導体663は、半導体661と同種の酸化物を用いても構わない。ただし、半導体661または/および半導体663がインジウムを含まなくても構わない場合がある。例えば、半導体661または/および半導体663が酸化ガリウムであっても構わない。
次に、半導体661、半導体662、および半導体663の積層により構成される半導体660の機能およびその効果について、図12(B)に示すエネルギーバンド構造図を用いて説明する。図12(A)は、図11(B)に示すトランジスタ730のチャネル部分を拡大した図で、図12(B)は、図12(A)にA1−A2の鎖線で示した部位のエネルギーバンド構造を示している。また、図12(B)は、トランジスタ730のチャネル領域のエネルギーバンド構造を示している。
図12(B)中、Ec652、Ec661、Ec662、Ec663、Ec653は、それぞれ、絶縁膜652、半導体661、半導体662、半導体663、絶縁膜653の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差(「電子親和力」ともいう。)は、真空準位と価電子帯上端のエネルギーとの差(イオン化ポテンシャルともいう。)からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータを用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:Ultraviolet Photoelectron Spectroscopy)装置を用いて測定できる。
絶縁膜652と絶縁膜653は絶縁体であるため、Ec653とEc652は、Ec661、Ec662、およびEc663よりも真空準位に近い(電子親和力が小さい)。
半導体662は、半導体661および半導体663よりも電子親和力の大きい酸化物を用いる。例えば、半導体662として、半導体661および半導体663よりも電子親和力の0.07eV以上1.3eV以下、好ましくは0.1eV以上0.7eV以下、さらに好ましくは0.15eV以上0.4eV以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、半導体663がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合[Ga/(In+Ga)]は、例えば、70%以上、好ましくは80%以上、さらに好ましくは90%以上とする。
このとき、ゲート電圧を印加すると、半導体661、半導体662、半導体663のうち、電子親和力の大きい半導体662にチャネルが形成される。
ここで、半導体661と半導体662との間には、半導体661と半導体662との混合領域を有する場合がある。また、半導体662と半導体663との間には、半導体662と半導体663との混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、半導体661、半導体662および半導体663の積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する(連続接合ともいう。)バンド構造となる。
このとき、電子は、半導体661中および半導体663中ではなく、半導体662中を主として移動する。上述したように、半導体661および半導体662の界面における界面準位密度、半導体662と半導体663との界面における界面準位密度を低くすることによって、半導体662中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることができる。
トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定される。電子の移動は、例えば、チャネル領域の物理的な凹凸が大きい場合にも阻害される。
トランジスタのオン電流を高くするためには、例えば、半導体662の上面または下面(被形成面、ここでは半導体661)の、1μm×1μmの範囲における二乗平均平方根(RMS:Root Mean Square)粗さが1nm未満、好ましくは0.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0.4nm未満とすればよい。また、1μm×1μmの範囲における平均面粗さ(Raともいう。)が1nm未満、好ましくは0.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0.4nm未満とすればよい。また、1μm×1μmの範囲における最大高低差(P−Vともいう。)が10nm未満、好ましくは9nm未満、さらに好ましくは8nm未満、より好ましくは7nm未満とすればよい。RMS粗さ、RaおよびP−Vは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムSPA−500などを用いて測定することができる。
または、例えば、チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される。
例えば、半導体662が酸素欠損(Vとも表記。)を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水素が入り込んだ状態をVHと表記する場合がある。VHは電子を散乱するため、トランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、半導体662中の酸素欠損を低減することで、トランジスタのオン電流を高くすることができる場合がある。
例えば、半導体662のある深さにおいて、または、半導体662のある領域において、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)で測定される水素濃度は、1×1016atoms/cm以上、2×1020atoms/cm以下、好ましくは1×1016atoms/cm以上、5×1019atoms/cm以下、より好ましくは1×1016atoms/cm以上、1×1019atoms/cm以下、さらに好ましくは1×1016atoms/cm以上、5×1018atoms/cm以下とする。
半導体662の酸素欠損を低減するために、例えば、絶縁膜652に含まれる過剰酸素を、半導体661を介して半導体662まで移動させる方法などがある。この場合、半導体661は、酸素透過性を有する層(酸素を透過させる層)であることが好ましい。
なお、トランジスタがs−channel構造を有する場合、半導体662の全体にチャネルが形成される。したがって、半導体662が厚いほどチャネル領域は大きくなる。即ち、半導体662が厚いほど、トランジスタのオン電流を高くすることができる。
また、トランジスタのオン電流を高くするためには、半導体663の厚さは小さいほど好ましい。半導体663は、例えば、10nm未満、好ましくは5nm以下、さらに好ましくは3nm以下の領域を有していればよい。一方、半導体663は、チャネルの形成される半導体662へ、隣接する絶縁体を構成する酸素以外の元素(水素、シリコンなど)が入り込まないようブロックする機能を有する。そのため、半導体663は、ある程度の厚さを有することが好ましい。半導体663は、例えば、0.3nm以上、好ましくは1nm以上、さらに好ましくは2nm以上の厚さの領域を有していればよい。また、半導体663は、絶縁膜652などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、半導体661は厚く、半導体663は薄いことが好ましい。半導体661は、例えば、10nm以上、好ましくは20nm以上、さらに好ましくは40nm以上、より好ましくは60nm以上の厚さの領域を有していればよい。半導体661の厚さを、厚くすることで、隣接する絶縁体と半導体661との界面からチャネルの形成される半導体662までの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、半導体661は、例えば、200nm以下、好ましくは120nm以下、さらに好ましくは80nm以下の厚さの領域を有していればよい。
例えば、半導体662と半導体661との間に、例えば、SIMS分析において、1×1016atoms/cm以上、1×1019atoms/cm未満、好ましくは1×1016atoms/cm以上、5×1018atoms/cm未満、さらに好ましくは1×1016atoms/cm以上、2×1018atoms/cm未満のシリコン濃度となる領域を有する。また、半導体662と半導体663との間に、SIMSにおいて、1×1016atoms/cm以上、1×1019atoms/cm未満、好ましくは1×1016atoms/cm以上、5×1018atoms/cm未満、さらに好ましくは1×1016atoms/cm以上、2×1018atoms/cm未満のシリコン濃度となる領域を有する。
また、半導体662の水素濃度を低減するために、半導体661および半導体663の水素濃度を低減すると好ましい。半導体661および半導体663は、SIMSにおいて、1×1016atoms/cm以上、2×1020atoms/cm以下、好ましくは1×1016atoms/cm以上、5×1019atoms/cm以下、より好ましくは1×1016atoms/cm以上、1×1019atoms/cm以下、さらに好ましくは1×1016atoms/cm以上、5×1018atoms/cm以下の水素濃度となる領域を有する。また、半導体662の窒素濃度を低減するために、半導体661および半導体663の窒素濃度を低減すると好ましい。半導体661および半導体663は、SIMSにおいて、1×1016atoms/cm以上、5×1019atoms/cm未満、好ましくは1×1016atoms/cm以上、5×1018atoms/cm以下、より好ましくは1×1016atoms/cm以上、1×1018atoms/cm以下、さらに好ましくは1×1016atoms/cm以上、5×1017atoms/cm以下の窒素濃度となる領域を有する。
上述の3層構造は一例である。例えば、半導体661または半導体663のない2層構造としても構わない。または、半導体661の上もしくは下、または半導体663上もしくは下に、半導体661、半導体662および半導体663として例示した半導体のいずれか一を有する4層構造としても構わない。または、半導体661の上、半導体661の下、半導体663の上、半導体663の下のいずれか二箇所以上に、半導体661、半導体662および半導体663として例示した半導体のいずれか一を有するn層構造(nは5以上の整数)としても構わない。
〈〈導電膜〉〉
導電膜671、導電膜672及び導電膜673は、銅(Cu)、タングステン(W)、モリブデン(Mo)、金(Au)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、鉛(Pb)、錫(Sn)、鉄(Fe)、コバルト(Co)、ルテニウム(Ru)、白金(Pt)、イリジウム(Ir)、ストロンチウム(Sr)の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Cu−Mn合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがCuの拡散を抑制する機能を持つので好ましい。
また、導電膜671及び導電膜672は、酸化イリジウム、酸化ルテニウム、ストロンチウムルテナイトなど、貴金属を含む導電性酸化物を用いることが好ましい。これらの導電性酸化物は、酸化物半導体と接しても酸化物半導体から酸素を奪うことが少なく、酸化物半導体の酸素欠損を作りにくい。
導電膜671、導電膜672及び導電膜673の形成は、例えばスパッタリング法、CVD法(熱CVD法、MOCVD法、PECVD法等を含む)、MBE法、ALD法またはPLD法などを用いて形成することができる。
〈〈ゲート絶縁膜〉〉
絶縁膜653には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁膜653は上記材料の積層であってもよい。なお、絶縁膜653に、ランタン(La)、窒素、ジルコニウム(Zr)などを、不純物として含んでいてもよい。
また、絶縁膜653の積層構造の一例について説明する。絶縁膜653は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜653の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。
〈〈保護絶縁膜〉〉
絶縁膜654は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜654を設けることで、半導体660からの酸素の外部への拡散と、外部から半導体660への水素、水等の入り込みを防ぐことができる。
絶縁膜654は、例えばスパッタリング法、CVD法(熱CVD法、MOCVD法、PECVD法等を含む)、MBE法、ALD法またはPLD法などを用いて形成することができる。特に、当該絶縁膜をCVD法、好ましくはプラズマCVD法によって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らすには、熱CVD法、MOCVD法あるいはALD法が好ましい。
絶縁膜654としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高いので絶縁膜654に適用するのに好ましい。また、酸化アルミニウム膜に含まれる酸素を半導体660に拡散させることもできる。
絶縁膜654の成膜後、加熱処理を行うことが好ましい。この加熱処理により、絶縁膜652等から半導体660に対して酸素を供給し、半導体660中の酸素欠損を低減することができる。またこのとき、絶縁膜652から脱離した酸素は、絶縁膜656及び絶縁膜654によってブロックされるため、当該酸素を効果的に閉じ込めることができる。そのため半導体660に供給しうる酸素の量を増大させることができ、半導体660中の酸素欠損を効果的に低減することができる。
続いて、絶縁膜655を形成する。絶縁膜655は、例えばスパッタリング法、CVD法(熱CVD法、MOCVD法、PECVD法等を含む)、MBE法、ALD法またはPLD法などを用いて形成することができる。特に、CVD法、好ましくはプラズマCVD法によって成膜すると、被覆性を良好なものとすることができるため好ましい。またプラズマによるダメージを減らすには、熱CVD法、MOCVD法あるいはALD法が好ましい。また絶縁膜655として有機樹脂などの有機絶縁材料を用いる場合には、スピンコート法などの塗布法を用いて形成してもよい。また、絶縁膜655を形成した後にその上面に対して平坦化処理を行うことが好ましい。
絶縁膜655には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、絶縁膜655には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。また、絶縁膜655は上記材料の積層であってもよい。
〈トランジスタの構成例2〉
図11で示したトランジスタ730は、導電膜673をエッチングで形成する際に、半導体663及び絶縁膜653を、同時にエッチングしてもよい。一例を図13に示す。
図13は、図11(B)において、導電膜673の下のみに、半導体663及び絶縁膜653が存在する場合である。
〈トランジスタの構成例3〉
図11で示したトランジスタ730は、導電膜671及び導電膜672が、半導体661の側面及び半導体662の側面と接していてもよい。一例を図14に示す。
図14は、図11(B)において、導電膜671及び導電膜672が、半導体661の側面及び半導体662の側面と接している場合である。
〈トランジスタの構成例4〉
図11で示したトランジスタ730は、導電膜671が、導電膜671a及び導電膜671bの積層構造としてもよい。また、導電膜672が、導電膜672a及び導電膜672bの積層構造としてもよい。一例として、図15に示す。
図15は、図11(B)において、導電膜671が、導電膜671a及び導電膜671bの積層構造とし、導電膜672が、導電膜672a及び導電膜672bの積層構造とした場合である。
導電膜671bおよび導電膜672bとしては、例えば、透明導電体、酸化物半導体、窒化物半導体または酸化窒化物半導体を用いればよい。導電膜671bおよび導電膜672bとしては、例えば、インジウム、スズおよび酸素を含む膜、インジウムおよび亜鉛を含む膜、インジウム、タングステンおよび亜鉛を含む膜、スズおよび亜鉛を含む膜、亜鉛およびガリウムを含む膜、亜鉛およびアルミニウムを含む膜、亜鉛およびフッ素を含む膜、亜鉛およびホウ素を含む膜、スズおよびアンチモンを含む膜、スズおよびフッ素を含む膜またはチタンおよびニオブを含む膜などを用いればよい。または、これらの膜が水素、炭素、窒素、シリコン、ゲルマニウムまたはアルゴンを含んでも構わない。
導電膜671bおよび導電膜672bは、可視光線を透過する性質を有しても構わない。または、導電膜671bおよび導電膜672bは、可視光線、紫外線、赤外線もしくはX線を、反射もしくは吸収することで透過させない性質を有しても構わない。このような性質を有することで、迷光によるトランジスタの電気特性の変動を抑制できる場合がある。
また、導電膜671bおよび導電膜672bは、半導体662などとの間にショットキー障壁を形成しない層を用いると好ましい場合がある。こうすることで、トランジスタのオン特性を向上させることができる。
導電膜671aおよび導電膜672aとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
なお、導電膜671bおよび導電膜672bは、導電膜671aおよび導電膜672aよりも高抵抗の膜を用いると好ましい場合がある。また、導電膜671bおよび導電膜672bは、トランジスタのチャネルよりも低抵抗の膜を用いると好ましい場合がある。例えば、導電膜671bおよび導電膜672bの抵抗率を、0.1Ωcm以上100Ωcm以下、0.5Ωcm以上50Ωcm以下、または1Ωcm以上10Ωcm以下とすればよい。導電膜671bおよび導電膜672bの抵抗率を上述の範囲とすることにより、チャネルとドレインとの境界部における電界集中を緩和することができる。そのため、トランジスタの電気特性の変動を低減することができる。また、ドレインから生じる電界に起因したパンチスルー電流を低減することができる。そのため、チャネル長の短いトランジスタにおいても、飽和特性を良好にすることができる。なお、ソースとドレインとが入れ替わらない回路構成であれば、導電膜671bおよび導電膜672bのいずれか一方のみ(例えば、ドレイン側)を配置するほうが好ましい場合がある。
〈酸化物半導体の結晶構造〉
次に、半導体662に適用可能な、酸化物半導体の結晶構造について説明を行う。
なお、本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられる。
なお、非単結晶酸化物半導体としては、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体、微結晶酸化物半導体などがある。
まずは、CAAC−OS膜について説明する。
CAAC−OS膜は、c軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって、CAAC−OS膜の明視野像および回折パターンの複合解析像(高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と略平行な方向から、CAAC−OS膜の断面の高分解能TEM像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
一方、試料面と略垂直な方向から、CAAC−OS膜の平面の高分解能TEM像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属されることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、InGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC−OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、CAAC−OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能TEM像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc−OS(nanocrystalline Oxide Semiconductor)膜と呼ぶ。また、nc−OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確認できない場合がある。
nc−OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、nc−OS膜に対しナノビーム電子回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、nc−OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
nc−OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−OS膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能TEM像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、XRD装置を用いた構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
なお、酸化物半導体膜は、nc−OS膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体(a−like OS:amorphous−like Oxide Semiconductor)膜と呼ぶ。
a−like OS膜は、高分解能TEM像において鬆(ボイドともいう。)が観察される場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。a−like OS膜は、TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なnc−OS膜であれば、TEMによる観察程度の微量な電子照射による結晶化はほとんど見られない。
なお、a−like OS膜およびnc−OS膜の結晶部の大きさの計測は、高分解能TEM像を用いて行うことができる。例えば、InGaZnOの結晶は層状構造を有し、In−O層の間に、Ga−Zn−O層を2層有する。InGaZnOの結晶の単位格子は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nmと求められている。そのため、高分解能TEM像における格子縞に着目し、格子縞の間隔が0.28nm以上0.30nm以下である箇所においては、それぞれの格子縞がInGaZnOの結晶のa−b面に対応する。
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、a−like OS膜の密度は78.6%以上92.3%未満となる。また、例えば、単結晶の密度に対し、nc−OS膜の密度およびCAAC−OS膜の密度は92.3%以上100%未満となる。なお、単結晶の密度に対し密度が78%未満となる酸化物半導体膜は、成膜すること自体が困難である。
上記について、具体例を用いて説明する。例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶InGaZnOの密度は6.357g/cmとなる。よって、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体膜において、a−like OS膜の密度は5.0g/cm以上5.9g/cm未満となる。また、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体膜において、nc−OS膜の密度およびCAAC−OS膜の密度は5.9g/cm以上6.3g/cm未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて算出することが好ましい。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、a−like OS膜、微結晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、本発明の一態様の電子機器について、図16を用いて説明を行う。
図16(A)乃至図16(F)は、電子機器を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005(電源スイッチ、又は操作スイッチを含む)、接続端子5006、センサ5007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン5008、等を有することができる。
図16(A)はモバイルコンピュータであり、上述したものの他に、スイッチ5009、赤外線ポート5010、等を有することができる。図16(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図16(C)はゴーグル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、イヤホン5013、等を有することができる。図16(D)は携帯型遊技機であり、上述したものの他に、記録媒体読込部5011、等を有することができる。図16(E)はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ5014、シャッターボタン5015、受像部5016、等を有することができる。図16(F)は携帯型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。
図16(A)乃至図16(F)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図16(A)乃至図16(F)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、複数の蓄電素子を内蔵し、無線充電できる無線受信部を有することを特徴とする。
また、図17(A)及び図17(B)に電子機器の使用例について説明する。
図17(A)は、車などの移動体の車内で情報端末を操作している例を示す。
5103はハンドルであり、内部にアンテナを有している。ハンドル5103内部のアンテナから電子機器5100に電力供給できるようにする。電子機器5100は複数の蓄電素子を有しており、そのうちの少なくとも一つが無線充電によって充電される。ハンドル5103に電子機器5100を固定できるような治具を設けてもよい。ハンドル5103に電子機器5100を固定すれば、ハンドフリーで電話、またはテレビ電話をかけることもできる。また、電子機器5100に設けたマイクで音声認証し、操縦者の音声によって車を操縦することもできる。
例えば、電子機器5100を停車中に操作して位置情報を表示部5102に表示させることができる。また、車の表示部5101に表示していない情報、例えばエンジン回転数、ハンドル角度、温度、タイヤ空気圧などを表示部5102に表示させてもよい。表示部5102はタッチ入力機能を有する。また、車外を撮影する1つまたは複数のカメラを用いて車外の様子を表示部5102に表示させることもでき、例えばバックモニターとしても用いることができる。また、居眠り運転を防止するために、車から走行速度などの情報を無線で受信し、走行速度をモニタリングしながら走行時は、電子機器5100から運転手を撮影し、目を閉じている状態が長いと電子機器5100を振動させる、または、警告音や、音楽が流れるようにする設定などを運転手が適宜選択できる。また、車の停止時には運転手の撮影を停止して省電力を図り、さらに停止中には無線で電子機器5100の蓄電素子を充電することができるようにしてもよい。
車などの移動体においては、上述したように様々な利用が考えられ、電子機器5100は、そのいろいろな機能を持たせるために多くのセンサや、複数のアンテナが内蔵されることが望まれる。車などの移動体は、電源を有しているが制限があり、移動体を駆動させる電力などを考慮すると、電子機器5100に使用する電力はなるべく少なく抑えることが好ましく、特に電気自動車などは電子機器5100が使用する消費電力によって走行距離が短くなる恐れがある。電子機器5100にいろいろな機能を持たせても同時に全ての機能を使用することは少なく、必要に応じて1つの機能または2つの機能だけ使用することが多い。機能ごとに蓄電素子を用意し、複数の蓄電素子を有する電子機器5100にいろいろな機能を持たせる場合、使用したい機能だけをオン状態としてそれぞれの機能に対応する蓄電素子から電力を供給することで省電力化が図れる。さらに、複数の蓄電素子のうち、停止している機能に対応する蓄電素子は、車に設けたアンテナから無線充電することができる。
また、図17(B)は、飛行機などの機内で情報端末を操作している例を示す。飛行機などの機内においては個人の情報端末を使用できる時間などが制限されることもあり、長時間のフライトである場合には飛行機に備え付けの情報端末が使用できることが望まれる。
電子機器5200は、映画やゲームや宣伝などの映像を表示する表示部5202を有しており、通信機能により飛行位置や、到着時間などをリアルタイムに取得できる情報端末である。また、表示部5202はタッチ入力機能を有する。
また、シート5201に設けられた凹部に電子機器5200をはめこみ、電子機器5200と重なる位置にアンテナ設置部5203を設け、はめ込んでいる間は無線充電できるようにする。また、電子機器5200は、使用者が体調不良などを乗務員に連絡したい場合の電話や連絡ツールとしても機能させることができる。電子機器5200に翻訳機能などを持たせておけば、乗務員とは言語の異なる乗員であっても電子機器5200の表示部5202を用いてコミュニケーションをとることができる。また、隣り合った言語の異なる乗員同士でも電子機器5200の表示部5202を用いてコミュニケーションをとることができる。また、例えば、乗員が寝ている間、表示部5202に「起こさないでください」と英語表示させ続ける、など伝言板としても機能させることもできる。
電子機器5200は、機能ごとに蓄電素子を複数有し、複数の蓄電素子を有する電子機器であり、使用したい機能だけをオン状態とし、使用していない機能をオフ状態とし、省電力化が図れる。さらに、複数の蓄電素子のうち、停止している機能に対応する蓄電素子は、アンテナ設置部5203から無線充電することができる。
また、機内においては、危険物は持ち込むことが困難であり、小型蓄電素子を複数有する電子機器5200は、安全性が高く、例え一つの蓄電素子が爆発したとしてもサイズが小さいため、被害を最小限に抑えることができる。また、故障、爆発、または破壊によって、一つの蓄電素子が使えなくなっても他の蓄電素子を用いることで電子機器5200が有する機能の一部は使用できる。
また、飛行機の電力系統の異常があった場合、複数のシートにそれぞれある電子機器5200の複数の蓄電素子を非常用に使用できるように設計してもよい。複数のシートにそれぞれある電子機器5200は全て同じ製品であり、同じ設計であるため、非常用電源として直列接続できるようにシステムを構築してもよい。
電子機器5200が有する複数の小型蓄電素子としては、リチウムポリマー電池などのリチウムイオン二次電池、リチウムイオンキャパシタ、電気二重層キャパシタ、レドックスキャパシタのいずれか一、または複数種用いることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態では、本発明の一態様である人工臓器の例を示す。
図18は、ペースメーカの一例を示す断面模式図である。
ペースメーカ本体5300は、蓄電素子5301a、5301bと、レギュレータと、制御回路と、アンテナ5304と、右心房へのワイヤ5302、右心室へのワイヤ5303とを少なくとも有している。
ペースメーカ本体5300は手術により体内に設置され、二本のワイヤは、人体の鎖骨下静脈5305を通過させて一方のワイヤ先端が右心室、もう一方のワイヤ先端が右心房に設置されるようにする。
また、アンテナ5304で電力が受信でき、その電力は複数の蓄電素子5301a、5301bに充電され、ペースメーカの交換頻度を少なくすることができる。ペースメーカ本体5300は複数の蓄電素子を有しているため、安全性が高く、一方が故障したとしてももう一方が機能させることができるため、補助電源としても機能する。また、ペースメーカに設ける蓄電素子をさらに複数に分けて薄型の蓄電素子とすれば、CPUなどを含む制御回路が設けられているプリント基板に搭載し、ペースメーカ本体5300の小型化や、ペースメーカ本体5300の厚さを薄くすることができる。
また、電力を受信できるアンテナ5304とは別に、生理信号を送信できるアンテナを有していてもよく、例えば、脈拍、呼吸数、心拍数、体温などの生理信号を外部のモニタ装置で確認できるような心臓活動を監視するシステムを構成してもよい。
本実施の形態により、小型化や薄型化が実現できれば、ペースメーカ本体5300を埋め込んだ場所に生じる凸部を目立たない大きさにすることができる。
なお、このペースメーカの設置方法も一例であって、心臓疾患に合わせて様々な形態となる場合がある。
また、本実施の形態は、ペースメーカに限定されない。ペースメーカよりも普及している人工臓器として人工内耳がある。人工内耳は音を電気信号に変え、蝸牛の中に入れた刺激装置で聴神経を直接刺激する装置である。
人工内耳は手術で耳の奥などに埋め込む第1の装置と、音をマイクで拾って埋め込んだ第1の装置へ送る第2の装置とで構成される。第1の装置と第2の装置は電気的には接続されておらず、ワイヤレスで送受信するシステムである。第1の装置は、音を変換した電気信号を受信するアンテナと、蝸牛に達するワイヤとを少なくとも有している。また、第2の装置は、音を電気信号に変換するための音声処理部と、その電気信号を第1の装置に送信する送信回路とを少なくとも有している。
本実施の形態では、第1の装置と第2の装置の両方に小型の蓄電素子を設けることで、人工内耳の小型化を図ることができる。
また、人工内耳は小児の段階で手術して埋め込むことが多く、小型化が望まれている。
本実施の形態により、人工内耳の小型化が実現できれば、人工内耳を埋め込んだ場所に生じる凸部を目立たない大きさにすることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態6)
本実施の形態では、本発明の一態様であるウェアラブルな電子機器の例を示す。
複雑な外形形状の電子機器とする場合、複数の小型の蓄電素子を適宜、所定の場所に配置させることで、電子機器の設計の自由度を上げることができる。図19(A)に示すように電子機器5400は、円筒形であり、人体に装着するためには、1つの蓄電素子よりも複数の蓄電素子に分けて適宜配置することで重量感を緩和させることができる。また、多くの機能を持たせると、待機時の蓄電素子の消費が多くなるため、機能ごとに蓄電素子を用意する。複数の蓄電素子を有する電子機器5400にいろいろな機能を持たせる場合、使用したい機能だけをオン状態としてそれぞれの機能に対応する蓄電素子から電力を供給することで省電力化が図れる。
図19(A)に示すように電子機器5400は、左腕の上腕部に位置する服5401の上から装着している。服5401としては、軍服、防護服、スーツ、制服、宇宙服などの袖のある服が挙げられる。装着する方法としては特に限定されないが、上腕部に重なる服に縫製加工によって縫い付ける方式や、上腕部に重なる服にマジックテープ(登録商標)などを設けて電子機器5400を貼り付ける方式、バンドや留め金などで固定する方式、帯状の板バネで巻きつける方式などがある。
また、電子機器5400はアンテナを有しており、電子機器5400を肌の上から装着し、無線充電を行っている場合の斜視図を図19(B)に示す。図19(B)では、上腕5402に電子機器5400を装着している。皮膚に接するため、電子機器5400の肌に触れる表面は、肌に優しいフィルムや、皮革、紙、布などの天然素材を用いることが好ましい。また、5412は、電力送信装置であり、電子機器5400に電波5413を用いて無線で充電を行うことができる。また、電子機器5400は、電力だけでなく、その他の情報も送受信できるアンテナや回路を設けることで、その他の情報も送受信できる。例えば、電子機器5400をスマートフォンのように用いることもできる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態7)
本実施の形態では、図20を用いて、本発明の一態様が適用可能な、電子デバイスの一例について説明する。
図20(A)は眼鏡型デバイス5500の上面図、図20(B)はその斜視図である。
眼鏡型デバイス5500は、装着時に使用者の側頭部に沿って配置される部分、以下テンプル部というが、左右のテンプル部それぞれに複数の蓄電素子5501を有する。
また眼鏡型デバイス5500は、端子部5504を有していてもよい。端子部5504から蓄電素子5501に充電をすることができる。また蓄電素子5501同士は電気的に接続されていることが好ましい。蓄電素子5501同士が電気的に接続されていることで、一つの端子部5504から全ての蓄電素子5501に充電をすることができる。
また眼鏡型デバイス5500は、表示部5502を有していてもよい。また制御部5503を有していてもよい。制御部5503により、蓄電素子5501の充放電を制御し、また表示部5502に表示する画像データを生成することができる。また制御部5503に無線通信機能を有するチップを搭載することで、外部とデータの送受信が行える。
また、図20(C)の上面図に示すように、表示部5502を有さない眼鏡型デバイス5510としてもよい。眼鏡型デバイス5510には、外付けの表示部5512を取り付けてもよい。眼鏡型デバイス5510に外付けの表示部5512を取り付けることで、使用者の目と表示部5512との距離を調整することが容易となる。
また、眼鏡型デバイス5510と、外付けの表示部5512との間で無線通信および無線給電を行ってもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態8)
本実施の形態では、実施の形態1で示したデバイス10に適用可能な半導体装置の一例について、図21及び図22を用いて説明を行う。
図21は、デバイス10に適用可能な半導体装置1300の断面図である。
半導体装置1300は、基板700と、トランジスタ300と、蓄電素子740と、絶縁膜741と、絶縁膜742と、配線743と、配線708と、を有している。
半導体装置1300は、同一基板にトランジスタ300と蓄電素子740が設けられている。
基板700、蓄電素子740、絶縁膜741、絶縁膜742、配線708の詳細については、図2に示す半導体装置1000の記載を参照すればよい。
配線743は、配線としての機能の他に、蓄電素子740の集電体としての機能を有してもよい。配線743の詳細については、図5に示す集電体層202の記載を参照すればよい。
なお、図21おいて、符号及びハッチングパターンが与えられていない領域は絶縁体で構成された領域を表している。該領域には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。
次にトランジスタ300の詳細について、図22を用いて説明を行う。
図22(A)及び図22(B)は、トランジスタ300の上面図および断面図である。図22(A)は上面図であり、図22(A)に示す一点鎖線A−B方向の断面が図22(B)に相当する。なお、図22(A)及び図22(B)では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線A−B方向をチャネル長方向と呼称する場合がある。
図22(B)に示すトランジスタ300は、第1のゲートとして機能する導電膜380と、第2のゲートとして機能する導電膜388と、半導体382と、ソース及びドレインとして機能する導電膜383及び導電膜384と、絶縁膜381と、絶縁膜385と、絶縁膜386と、絶縁膜387と、を有する。
導電膜380は、絶縁表面上に設けられる。導電膜380と、半導体382とは、絶縁膜381を間に挟んで、互いに重なる。また、導電膜388と、半導体382とは、絶縁膜385、絶縁膜386及び絶縁膜387を間に挟んで、互いに重なる。また、導電膜383及び導電膜384は、半導体382に、接続されている。
導電膜380及び導電膜388の詳細は、図11に示す導電膜673及び導電膜674の記載を参照すればよい。
導電膜380と導電膜388は、異なる電位が与えられてもよいし、同時に同じ電位が与えられてもよい。トランジスタ300は、第2のゲート電極として機能する導電膜388を設けることで、しきい値電圧を安定化させることが可能になる。なお、導電膜388は、場合によっては省略してもよい。
半導体382の詳細は、図11に示す半導体662の記載を参照すればよい。また、半導体382は、一層でも良いし、複数の半導体層の積層でも良い。
導電膜383及び導電膜384の詳細は、図11に示す導電膜671及び導電膜672の記載を参照すればよい。
絶縁膜381の詳細は、図11に示す絶縁膜653の記載を参照すればよい。
なお、図22(B)では、半導体382、導電膜383及び導電膜384上に、順に積層された絶縁膜385乃至絶縁膜387が設けられている場合を例示しているが、半導体382、導電膜383及び導電膜384上に設けられる絶縁膜は、一層でも良いし、複数の絶縁膜の積層でも良い。
半導体382に酸化物半導体を用いた場合、絶縁膜386は、化学量論的組成以上の酸素が含まれており、加熱により上記酸素の一部を半導体382に供給する機能を有する絶縁膜であることが望ましい。ただし、絶縁膜386を半導体382上に直接設けると、絶縁膜386の形成時に半導体382にダメージが与えられる場合、図22(B)に示すように、絶縁膜385を半導体382と絶縁膜386の間に設けると良い。絶縁膜385は、その形成時に半導体382に与えるダメージが絶縁膜386の場合よりも小さく、なおかつ、酸素を透過する機能を有する絶縁膜であることが望ましい。ただし、半導体382に与えられるダメージを小さく抑えつつ、半導体382上に絶縁膜386を直接形成することができるのであれば、絶縁膜385は必ずしも設けなくとも良い。
例えば、絶縁膜386及び絶縁膜385として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いることもできる。
絶縁膜387は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。或いは、絶縁膜387は、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。
絶縁膜は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、より高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶縁膜は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶縁膜は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
絶縁膜387が水、水素などの拡散を防ぐブロッキング効果を有する場合、パネル内の樹脂や、パネルの外部に存在する水、水素などの不純物が、半導体382に侵入するのを防ぐことができる。半導体382に酸化物半導体を用いる場合、酸化物半導体に侵入した水または水素の一部は電子供与体(ドナー)となるため、上記ブロッキング効果を有する絶縁膜387を用いることで、トランジスタ300の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
また、半導体382に酸化物半導体を用いる場合、絶縁膜387が酸素の拡散を防ぐブロッキング効果を有することで、酸化物半導体からの酸素が外部に拡散するのを防ぐことができる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるので、トランジスタ300の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
なお、トランジスタ300は、実施の形態1で示したトランジスタ730に適用してもよい。
半導体装置1300はデバイス10に適用可能である。例えば、トランジスタ300を用いて、図1のデバイス10に含まれる表示部16又は表示駆動回路19を作製し、蓄電素子740を用いて蓄電素子17を作製することで、デバイス10を小型化又は薄膜化することが可能になる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
10 デバイス
11 CPU
12 蓄電素子
13 レギュレータ
14 無線受信部
15 制御モジュール
16 表示部
17 蓄電素子
18 レギュレータ
19 表示駆動回路
20 無線受信部
21 表示モジュール
22 通信回路
23 蓄電素子
24 レギュレータ
25 無線受信部
26 通信モジュール
200 EDLC
201 絶縁膜
202 集電体層
203 活物質層
204 電解質層
205 活物質層
206 集電体層
207 絶縁膜
208 配線
209 セパレータ
210 EDLC
213 活物質層
214 セパレータ
215 活物質層
216 電解液
217 絶縁膜
220 EDLC
230 EDLC
240 EDLC
251 絶縁膜
300 トランジスタ
380 導電膜
381 絶縁膜
382 半導体
383 導電膜
384 導電膜
385 絶縁膜
386 絶縁膜
387 絶縁膜
388 導電膜
640 基板
651 絶縁膜
652 絶縁膜
653 絶縁膜
654 絶縁膜
655 絶縁膜
656 絶縁膜
660 半導体
661 半導体
662 半導体
663 半導体
671 導電膜
671a 導電膜
671b 導電膜
672 導電膜
672a 導電膜
672b 導電膜
673 導電膜
674 導電膜
700 基板
701 プラグ
702 プラグ
703 プラグ
704 プラグ
705 配線
706 配線
707 配線
708 配線
720 トランジスタ
721 不純物領域
722 不純物領域
723 チャネル領域
724 ゲート絶縁膜
725 側壁絶縁層
726 ゲート電極
727 素子分離層
730 トランジスタ
731 絶縁膜
732 絶縁膜
740 蓄電素子
741 絶縁膜
742 絶縁膜
743 配線
750 トランジスタ
751 不純物領域
752 不純物領域
753 チャネル領域
754 ゲート絶縁膜
755 側壁絶縁層
756 ゲート電極
757 絶縁膜
1000 半導体装置
1200 半導体装置
1300 半導体装置
5000 筐体
5001 表示部
5002 表示部
5003 スピーカ
5004 LEDランプ
5005 操作キー
5006 接続端子
5007 センサ
5008 マイクロフォン
5009 スイッチ
5010 赤外線ポート
5011 記録媒体読込部
5012 支持部
5013 イヤホン
5014 アンテナ
5015 シャッターボタン
5016 受像部
5100 電子機器
5101 表示部
5102 表示部
5103 ハンドル
5200 電子機器
5201 シート
5202 表示部
5203 アンテナ設置部
5300 ペースメーカ本体
5301a 蓄電素子
5301b 蓄電素子
5302 ワイヤ
5303 ワイヤ
5304 アンテナ
5305 鎖骨下静脈
5400 電子機器
5401 服
5402 上腕
5413 電波
5500 眼鏡型デバイス
5501 蓄電素子
5502 表示部
5503 制御部
5504 端子部
5510 眼鏡型デバイス
5512 表示部

Claims (3)

  1. 第1のトランジスタと、
    前記第1のトランジスタ上の第1の絶縁膜と、
    前記第1の絶縁膜上の第2のトランジスタと、
    前記第2のトランジスタ上の第2の絶縁膜と、
    前記第2の絶縁膜上の電気二重層キャパシタと、を有し、
    前記第1のトランジスタ、前記第2のトランジスタ及び前記電気二重層キャパシタは、1つの基板に設けられ、
    前記第1のトランジスタは、チャネル領域にシリコンを有し、
    前記第2のトランジスタは、チャネル領域に酸化物半導体を有し、
    前記電気二重層キャパシタは固体電解質を有し、
    前記電気二重層キャパシタはリチウムを有し、
    前記第2の絶縁膜はハロゲンを有し、
    前記第1のトランジスタと、前記第2のトランジスタと、前記電気二重層キャパシタとは、互いに電気的に接続していることを特徴とする半導体装置。
  2. 第1のトランジスタと、
    前記第1のトランジスタ上の第2の絶縁膜と、
    前記第2の絶縁膜上の電気二重層キャパシタと、
    前記第1のトランジスタ上及び前記電気二重層キャパシタ上の第1の絶縁膜と、
    前記第1の絶縁膜上の第2のトランジスタと、を有し、
    前記第1のトランジスタ、前記第2のトランジスタ及び前記電気二重層キャパシタは、1つの基板に設けられ、
    前記第1のトランジスタは、チャネル領域にシリコンを有し、
    前記第2のトランジスタは、チャネル領域に酸化物半導体を有し、
    前記電気二重層キャパシタはイオン液体を含み
    前記電気二重層キャパシタはリチウムを有し、
    前記第1の絶縁膜はハロゲンを有し、
    前記第2の絶縁膜はハロゲンを有し、
    前記第1のトランジスタと、前記第2のトランジスタと、前記電気二重層キャパシタとは、互いに電気的に接続していることを特徴とする半導体装置。
  3. 制御モジュールと表示モジュールと通信モジュールとを有するデバイスであって、
    各モジュールは、請求項1または請求項2に記載の半導体装置を有することを特徴とするデバイス。
JP2015155713A 2014-08-08 2015-08-06 半導体装置、デバイス Active JP6579857B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015155713A JP6579857B2 (ja) 2014-08-08 2015-08-06 半導体装置、デバイス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014162455 2014-08-08
JP2014162455 2014-08-08
JP2015155713A JP6579857B2 (ja) 2014-08-08 2015-08-06 半導体装置、デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019154595A Division JP6743258B2 (ja) 2014-08-08 2019-08-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2016039375A JP2016039375A (ja) 2016-03-22
JP2016039375A5 JP2016039375A5 (ja) 2018-09-06
JP6579857B2 true JP6579857B2 (ja) 2019-09-25

Family

ID=55267989

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2015155713A Active JP6579857B2 (ja) 2014-08-08 2015-08-06 半導体装置、デバイス
JP2019154595A Active JP6743258B2 (ja) 2014-08-08 2019-08-27 半導体装置
JP2020127963A Active JP6942226B2 (ja) 2014-08-08 2020-07-29 半導体装置
JP2021145660A Active JP7142135B2 (ja) 2014-08-08 2021-09-07 半導体装置
JP2022144467A Pending JP2023002509A (ja) 2014-08-08 2022-09-12 電池

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2019154595A Active JP6743258B2 (ja) 2014-08-08 2019-08-27 半導体装置
JP2020127963A Active JP6942226B2 (ja) 2014-08-08 2020-07-29 半導体装置
JP2021145660A Active JP7142135B2 (ja) 2014-08-08 2021-09-07 半導体装置
JP2022144467A Pending JP2023002509A (ja) 2014-08-08 2022-09-12 電池

Country Status (2)

Country Link
US (4) US10204898B2 (ja)
JP (5) JP6579857B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595955B2 (en) 2014-08-08 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including power storage elements and switches
JP6553444B2 (ja) 2014-08-08 2019-07-31 株式会社半導体エネルギー研究所 半導体装置
CN107104222B (zh) 2016-02-19 2021-09-21 株式会社半导体能源研究所 蓄电装置、蓄电系统
US10707531B1 (en) 2016-09-27 2020-07-07 New Dominion Enterprises Inc. All-inorganic solvents for electrolytes
WO2018167591A1 (ja) * 2017-03-13 2018-09-20 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP6790950B2 (ja) * 2017-03-22 2020-11-25 Tdk株式会社 状態検出装置
US10249695B2 (en) * 2017-03-24 2019-04-02 Apple Inc. Displays with silicon and semiconducting-oxide top-gate thin-film transistors
DE112018002191T5 (de) 2017-04-28 2020-01-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
TWI662664B (zh) * 2018-07-31 2019-06-11 韓商斗星產業股份有限公司 半導體固定用磁性帶
WO2020100330A1 (ja) * 2018-11-13 2020-05-22 国立大学法人茨城大学 半導体材料、赤外線受光素子及び半導体材料の製造方法
JP7436387B2 (ja) 2018-12-19 2024-02-21 株式会社半導体エネルギー研究所 二次電池の過放電防止回路、電子機器、二次電池モジュール
US11289475B2 (en) 2019-01-25 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
CN112317972B (zh) * 2020-09-30 2021-07-20 厦门大学 一种单向性耐高温焊接接头的低温快速制造方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0230907A3 (en) 1986-01-17 1989-05-31 Asahi Glass Company Ltd. Electric double layer capacitor having high capacity
CA1310431C (en) 1988-07-04 1992-11-17 Yoshio Nishi Information card with printed battery
JPH0714982A (ja) * 1993-06-21 1995-01-17 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH09129847A (ja) * 1995-11-02 1997-05-16 Nkk Corp 半導体記憶装置
JP2001223334A (ja) 2000-02-09 2001-08-17 Toshiba Corp 半導体装置製造方法および半導体装置
JP3708474B2 (ja) 2001-10-22 2005-10-19 松下電器産業株式会社 半導体装置
EP1363319B1 (en) 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
JP4757469B2 (ja) * 2002-05-17 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100358144C (zh) 2003-04-04 2007-12-26 松下电器产业株式会社 搭载电池的集成电路装置
JP3713036B2 (ja) * 2003-04-04 2005-11-02 松下電器産業株式会社 電池搭載集積回路装置
JP2004356262A (ja) 2003-05-28 2004-12-16 Renesas Technology Corp 半導体装置の製造方法
WO2005122280A1 (en) 2004-06-14 2005-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system
JP5072196B2 (ja) 2004-06-14 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007103129A (ja) 2005-10-03 2007-04-19 Geomatec Co Ltd 薄膜固体二次電池および薄膜固体二次電池の製造方法
US7608877B2 (en) 2005-12-06 2009-10-27 Canon Kabushiki Kaisha Circuit device having capacitor and field effect transistor, and display apparatus therewith
JP4500797B2 (ja) 2005-12-06 2010-07-14 キヤノン株式会社 キャパシタと電界効果型トランジスタとを有する回路装置及び表示装置
KR100771865B1 (ko) 2006-01-18 2007-11-01 삼성전자주식회사 스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자
JP2007266494A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体記憶装置
US7554621B2 (en) * 2006-06-26 2009-06-30 Panasonic Corporation Nanostructured integrated circuits with capacitors
JP2008181634A (ja) 2006-12-26 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
JP5210613B2 (ja) * 2006-12-27 2013-06-12 株式会社半導体エネルギー研究所 半導体装置
US20080158217A1 (en) 2006-12-28 2008-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
FI20070063A0 (fi) 2007-01-24 2007-01-24 Ronald Oesterbacka Orgaaninen kenttävaikutustransistori
WO2011048923A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
EP2491585B1 (en) 2009-10-21 2020-01-22 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR101969279B1 (ko) 2009-10-29 2019-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
KR101753927B1 (ko) 2009-11-06 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101693914B1 (ko) 2009-11-20 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI574259B (zh) * 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
JP5728651B2 (ja) 2011-05-17 2015-06-03 パナソニックIpマネジメント株式会社 三次元集積回路、プロセッサ、半導体チップおよび三次元集積回路の製造方法
JP6231735B2 (ja) 2011-06-01 2017-11-15 株式会社半導体エネルギー研究所 半導体装置
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
WO2013094547A1 (en) * 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013111757A1 (en) 2012-01-23 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6091905B2 (ja) 2012-01-26 2017-03-08 株式会社半導体エネルギー研究所 半導体装置
JP5981157B2 (ja) 2012-02-09 2016-08-31 株式会社半導体エネルギー研究所 半導体装置
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013191769A (ja) 2012-03-14 2013-09-26 Tohoku Univ 固体電気二重層キャパシタ
US9006024B2 (en) 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6186166B2 (ja) * 2012-05-02 2017-08-23 株式会社半導体エネルギー研究所 半導体装置
JP2014014341A (ja) 2012-07-11 2014-01-30 Kubota Corp コンバイン
US10287677B2 (en) * 2012-11-19 2019-05-14 The Regents Of The University Of California Methods of fabricating pillared graphene nanostructures
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20150107777A (ko) * 2013-01-11 2015-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 디바이스 충전 방법
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
US9275854B2 (en) * 2013-08-07 2016-03-01 Globalfoundries Inc. Compound semiconductor integrated circuit and method to fabricate same
US10319535B2 (en) * 2013-09-27 2019-06-11 Intel Corporation High voltage high power energy storage devices, systems, and associated methods
WO2015060133A1 (en) 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102529174B1 (ko) 2013-12-27 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9711994B2 (en) 2014-01-31 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Electronic device and its operation system
US10290908B2 (en) 2014-02-14 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US20150294991A1 (en) 2014-04-10 2015-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device

Also Published As

Publication number Publication date
JP6743258B2 (ja) 2020-08-19
JP2020191465A (ja) 2020-11-26
US20190157262A1 (en) 2019-05-23
US20160043070A1 (en) 2016-02-11
US10204898B2 (en) 2019-02-12
US11276685B2 (en) 2022-03-15
JP6942226B2 (ja) 2021-09-29
US10903206B2 (en) 2021-01-26
US11817453B2 (en) 2023-11-14
JP2022000908A (ja) 2022-01-04
JP2023002509A (ja) 2023-01-10
JP7142135B2 (ja) 2022-09-26
JP2020010049A (ja) 2020-01-16
US20220189950A1 (en) 2022-06-16
US20200402977A1 (en) 2020-12-24
JP2016039375A (ja) 2016-03-22

Similar Documents

Publication Publication Date Title
JP6743258B2 (ja) 半導体装置
JP7413490B2 (ja) 電子機器
JP6718002B2 (ja) 半導体装置
US10659860B2 (en) Headphones and headphone system
US20220190398A1 (en) Semiconductor device, battery pack, and electronic device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190827

R150 Certificate of patent or registration of utility model

Ref document number: 6579857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250