JP6564525B2 - 半導体チップパッケージ構造およびそのためのパッケージング方法 - Google Patents
半導体チップパッケージ構造およびそのためのパッケージング方法 Download PDFInfo
- Publication number
- JP6564525B2 JP6564525B2 JP2018506576A JP2018506576A JP6564525B2 JP 6564525 B2 JP6564525 B2 JP 6564525B2 JP 2018506576 A JP2018506576 A JP 2018506576A JP 2018506576 A JP2018506576 A JP 2018506576A JP 6564525 B2 JP6564525 B2 JP 6564525B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- support member
- protective substrate
- wafer
- ventilation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
- H10W76/42—Fillings
- H10W76/47—Solid or gel fillings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/026—Wafer-level processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/804—Containers or encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
Description
選択的には、半導体チップは、第1表面、および第1表面と反対の第2表面を有していてもよい。半導体チップは、複数の接触パッドと、複数の貫通孔とをさらに含んでもよい。複数の接触パッドは、機能領域に電気的に接続されている。複数の貫通孔は、半導体チップの第2表面から半導体チップを貫通している。複数の接触パッドは、複数の貫通孔を通して露出している。半導体チップは、絶縁層と、金属層と、ソルダーマスクとをさらに含んでもよい。絶縁層は、半導体チップの第2表面および複数の貫通孔の複数の側壁面を覆う。金属層は、絶縁層の表面上に配置され、複数の接触パッドに電気的に接続されている。ソルダーマスクは、金属層の表面上および絶縁層の表面上に配置されている。ソルダーマスクは、複数の開口部を含む。金属層の一部は、複数の開口部を通して露出している。半導体チップは、複数の外部突起をさらに含んでもよい。複数の外部突起は、複数の開口部を塞ぎ、ソルダーマスクの表面の外側に露出している。
本開示は、図面において示される複数の実施形態とともに以下で詳細に説明される。複数の実施形態は、本開示を限定することを目的とするものではなく、当業者による実施形態に従った構造、方法、あるいは機能への様々な変更は本開示の保護範囲に含まれる。
図3を参照しながら、まず、ウェハ1は、ウェハ1の第2表面102から薄くされて、
後続する貫通孔115のためのエッチングを容易にする。ウェハ1は、機械研磨加工、および化学機械研磨加工等によって薄くされてもよい。ウェハ1の第2表面102からウェハ1をエッチングして貫通孔(不図示)を形成する。ウェハ1の第1表面101の片側上の接触パッド112は、貫通孔115を通して露出している。絶縁層116は、ウェハ1の第2表面102上および貫通孔の複数の側壁上に形成されている。貫通孔の底の接触パッド112は、絶縁層116を通して露出している。絶縁層116は、ウェハ1の第2表面102にとっての電気絶縁を提供してもよい。絶縁層116は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素あるいは絶縁樹脂から作られていてもよい。接触パッド112に接続されている配線層113は、絶縁層116の表面上に形成されている。再配線層として、配線層113は、接触パッド112をウェハ1の第2表面102に接続して、外部回路に接続してもよい。配線層113は、金属膜を堆積させて当該金属膜をエッチングすることによって形成される。次に、開口部(不図示)を有するソルダーマスク117が、配線層113および絶縁層116の表面上に形成される。配線層113の表面の一部が開口部を通して露出している。ソルダーマスク117は、酸化ケイ素および窒化ケイ素のような絶縁誘電材料から作られて、配線層113を保護する。外部突起がソルダーマスク117の表面に形成されて、当該外部突起は開口部を満たす。本実施形態において外部突起は、はんだボール114である。はんだボール114は、銅、アルミニウム、金、錫、あるいは鉛のような金属材料から作られてもよい。
Claims (13)
- 機能領域を有する半導体チップと、
前記半導体チップの片側に配置されて前記機能領域を覆う保護基板と、
前記保護基板と前記半導体チップとの間に配置されて、前記機能領域を囲む支持部とを備え、
前記支持部は、外部支持部材と、前記外部支持部材の内側に配置された内部支持部材とを含み、
収容キャビティが、前記内部支持部材、前記半導体チップ、および前記保護基板の間に形成され、
中空キャビティが、前記内部支持部材、前記外部支持部材、前記半導体チップ、および前記保護基板の間に形成され、
前記内部支持部材には、少なくとも2つの第1換気構造が設けられ、
前記収容キャビティは、前記第1換気構造を通して前記中空キャビティと連通し、前記2つの第1換気構造の間の線は、前記機能領域の境界に位置している、半導体チップパッケージ。 - 前記外部支持部材には、少なくとも1つの第2換気構造が設けられ、
前記中空キャビティは、前記第2換気構造を通して前記外部支持部材の外側に連通し、前記第1換気構造および前記第2換気構造は、互いにずらされている、請求項1に記載の半導体チップパッケージ。 - 気流路が前記中空キャビティ内に形成され、前記気流路の中で空気が通流する方向に沿った少なくとも1つの前記第1換気構造と前記第2換気構造との間の距離は、前記気流路の長さの半分以上である、請求項2に記載の半導体チップパッケージ。
- 前記中空キャビティには、気流を遮断するための遮断部材が設けられ、少なくとも1つの前記第1換気構造および前記第2換気構造は、前記遮断部材の両側にそれぞれ配置されている、請求項2に記載の半導体チップパッケージ。
- 前記内部支持部材、前記外部支持部材、および前記遮断部材は、フォトレジストから作られている、請求項4に記載の半導体チップパッケージ。
- 前記第1換気構造は、開口部または貫通孔である、請求項1に記載の半導体チップパッケージ。
- 前記第2換気構造は、開口部または貫通孔である、請求項2に記載の半導体チップパッケージ。
- 前記半導体チップは、イメージセンサチップである、請求項1に記載の半導体チップパッケージ。
- 前記半導体チップは、第1表面、および前記第1表面と反対の第2表面を有し、
前記半導体チップは、
前記機能領域に電気的に接続された複数の接触パッドと、
前記半導体チップの前記第2表面から前記半導体チップを貫通する複数の貫通孔とを備え、前記複数の接触パッドは、前記複数の貫通孔を通して露出し、
前記半導体チップは、
前記半導体チップの前記第2表面および前記複数の貫通孔の側壁面を覆う絶縁層と、
前記絶縁層の表面上に配置され、前記複数の接触パッドに電気的に接続された金属層と、
前記金属層の表面上および前記絶縁層の表面上に配置されたソルダーマスクとをさらに備え、前記ソルダーマスクは、複数の開口部を含み、前記金属層の一部は、前記複数の開口部を通して露出し、
前記半導体チップは、前記複数の開口部を塞ぐ複数の外部突起をさらに備え、
前記複数の外部突起は、前記ソルダーマスクの表面の外側に露出している、請求項1に記載の半導体チップパッケージ。 - 請求項1から9のいずれか1項に記載の半導体チップパッケージのためのパッケージング方法であって、
前記パッケージング方法は、パッケージすべきウェハを提供することを含み、複数の半導体チップが前記ウェハ上でアレイ状に配置され、前記複数の半導体チップの各々は機能領域を有し、
前記パッケージング方法は、保護基板を提供するとともに、前記保護基板上でアレイ状に配置された複数の支持部を形成することをさらに含み、前記複数の支持部の各々は、前記複数の半導体チップの1つに対応し、
前記パッケージング方法は、前記保護基板を前記ウェハと整列させて積層することによって、前記保護基板と前記ウェハとを一体とすることをさらに含み、前記複数の支持部は前記保護基板と前記ウェハとの間に配置され、
前記複数の支持部の各々は、外部支持部材と、前記外部支持部材の内側に配置された内部支持部材とを含み、
収容キャビティが前記内部支持部材、前記半導体チップ、および前記保護基板の間に形成され、
中空キャビティが前記内部支持部材、前記外部支持部材、前記半導体チップ、および前記保護基板の間に形成され、
前記内部支持部材には、少なくとも2つの第1換気構造が設けられ、前記収容キャビティは、前記第1換気構造を通して前記中空キャビティと連通する、パッケージング方法。 - 前記保護基板上に前記複数の支持部を形成することは、
前記保護基板の複数の表面の1つの上にフォトレジスト膜を形成することと、
パターンマスクを用いて前記フォトレジスト膜上にパターン露光を行なうことと、
前記保護基板上に複数のフォトレジストパターンを形成するように現像することと、
前記複数のフォトレジストパターン上に焼付硬化を行なって前記複数の支持部を形成することとを含む、請求項10に記載のパッケージング方法。 - 前記保護基板上に前記複数の支持部を形成することは、
スクリーン印刷によって前記保護基板の複数の表面の1つの上に複数のフォトレジストパターンを形成することと、
前記複数のフォトレジストパターンを露光して現像することと、
前記複数のフォトレジストパターン上に焼付硬化を行なって前記複数の支持部を形成することとを含む、請求項10に記載のパッケージング方法。 - 前記保護基板上に前記複数の支持部を形成することは、
前記保護基板の複数の表面の1つの上に材料層を形成することと、
前記材料層をパターニングして前記材料層の一部を除去するとともに前記複数の支持部を形成することとを含む、請求項10に記載のパッケージング方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510505195.X | 2015-08-18 | ||
| CN201520620396.XU CN204991681U (zh) | 2015-08-18 | 2015-08-18 | 半导体芯片封装结构 |
| CN201510505195.XA CN105185751B (zh) | 2015-08-18 | 2015-08-18 | 半导体芯片封装结构及其封装方法 |
| CN201520620396.X | 2015-08-18 | ||
| PCT/CN2016/095416 WO2017028778A1 (zh) | 2015-08-18 | 2016-08-16 | 半导体芯片封装结构及其封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018525827A JP2018525827A (ja) | 2018-09-06 |
| JP6564525B2 true JP6564525B2 (ja) | 2019-08-21 |
Family
ID=58050670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018506576A Active JP6564525B2 (ja) | 2015-08-18 | 2016-08-16 | 半導体チップパッケージ構造およびそのためのパッケージング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10418296B2 (ja) |
| JP (1) | JP6564525B2 (ja) |
| TW (1) | TWI613766B (ja) |
| WO (1) | WO2017028778A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI631672B (zh) * | 2017-09-01 | 2018-08-01 | Kingpak Technology Inc. | 感測器封裝結構 |
| EP4135021A4 (en) | 2020-04-08 | 2024-01-03 | Sony Group Corporation | Semiconductor device and method for manufacturing semiconductor device |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5201960A (en) * | 1991-02-04 | 1993-04-13 | Applied Photonics Research, Inc. | Method for removing photoresist and other adherent materials from substrates |
| US6744109B2 (en) | 2002-06-26 | 2004-06-01 | Agilent Technologies, Inc. | Glass attachment over micro-lens arrays |
| JP2004119881A (ja) | 2002-09-27 | 2004-04-15 | Sony Corp | 半導体装置及びその製造方法 |
| US6773964B2 (en) | 2002-09-30 | 2004-08-10 | Koninklijke Philips Electronics N.V. | Integrated circuit package including sealed gaps and prevention of vapor induced failures and method of manufacturing the same |
| JP3830495B2 (ja) * | 2004-05-10 | 2006-10-04 | シャープ株式会社 | 半導体装置、半導体装置の製造方法及び光学装置用モジュール |
| WO2006107154A1 (en) * | 2005-03-16 | 2006-10-12 | Korea Advanced Institute Of Science And Technology | Integrated thin-film solar cells and method of manufacturing thereof and processing method of transparent electrode for integrated thin-film solar cells and structure thereof, and transparent substrate having processed transparent electrode |
| JP2008047889A (ja) | 2006-07-20 | 2008-02-28 | Fujikura Ltd | 半導体パッケージとその製造方法 |
| US9117714B2 (en) | 2007-10-19 | 2015-08-25 | Visera Technologies Company Limited | Wafer level package and mask for fabricating the same |
| US8125042B2 (en) | 2008-11-13 | 2012-02-28 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
| US8581386B2 (en) * | 2010-02-26 | 2013-11-12 | Yu-Lin Yen | Chip package |
| US8890268B2 (en) | 2010-02-26 | 2014-11-18 | Yu-Lung Huang | Chip package and fabrication method thereof |
| TWI441289B (zh) | 2011-02-25 | 2014-06-11 | 精材科技股份有限公司 | 晶片封裝體 |
| JP6067262B2 (ja) | 2012-07-06 | 2017-01-25 | キヤノン株式会社 | 半導体装置およびその製造方法、ならびにカメラ |
| JP2014030155A (ja) | 2012-07-31 | 2014-02-13 | Sharp Corp | 筐体および固体撮像装置 |
| CN103400807B (zh) | 2013-08-23 | 2016-08-24 | 苏州晶方半导体科技股份有限公司 | 影像传感器的晶圆级封装结构及封装方法 |
| CN104022046B (zh) | 2014-06-13 | 2017-07-11 | 中国科学院上海微系统与信息技术研究所 | 基于带状吸气剂的混合晶圆级真空封装方法及结构 |
| JP5825415B2 (ja) | 2014-09-12 | 2015-12-02 | 大日本印刷株式会社 | センサーパッケージおよびその製造方法 |
| CN104637967A (zh) | 2015-02-13 | 2015-05-20 | 苏州晶方半导体科技股份有限公司 | 封装方法及封装结构 |
| CN204991681U (zh) | 2015-08-18 | 2016-01-20 | 苏州晶方半导体科技股份有限公司 | 半导体芯片封装结构 |
| CN105185751B (zh) | 2015-08-18 | 2018-08-24 | 苏州晶方半导体科技股份有限公司 | 半导体芯片封装结构及其封装方法 |
-
2016
- 2016-08-16 US US15/748,647 patent/US10418296B2/en active Active
- 2016-08-16 TW TW105126082A patent/TWI613766B/zh active
- 2016-08-16 WO PCT/CN2016/095416 patent/WO2017028778A1/zh not_active Ceased
- 2016-08-16 JP JP2018506576A patent/JP6564525B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI613766B (zh) | 2018-02-01 |
| US20190006253A1 (en) | 2019-01-03 |
| US10418296B2 (en) | 2019-09-17 |
| WO2017028778A1 (zh) | 2017-02-23 |
| TW201717333A (zh) | 2017-05-16 |
| JP2018525827A (ja) | 2018-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11961867B2 (en) | Electronic device package and fabricating method thereof | |
| JP4265997B2 (ja) | 半導体装置及びその製造方法 | |
| CN103426838B (zh) | 晶片封装体及其形成方法 | |
| CN107146795A (zh) | 晶片封装体及其制造方法 | |
| TWI624039B (zh) | 晶片封裝體及其製造方法 | |
| TWI600125B (zh) | 晶片封裝體及其製造方法 | |
| TWI556379B (zh) | 半導體封裝件及其製法 | |
| TWI593121B (zh) | 感測器裝置及其形成方法 | |
| KR102103393B1 (ko) | 이미지 감지 칩 패키징 구조 및 패키징 방법 | |
| CN105185751B (zh) | 半导体芯片封装结构及其封装方法 | |
| TWI645553B (zh) | 影像傳感晶片的封裝方法以及封裝結構 | |
| JP6564525B2 (ja) | 半導体チップパッケージ構造およびそのためのパッケージング方法 | |
| US20160355393A1 (en) | Chip package and manufacturing method thereof | |
| TWI645478B (zh) | 半導體晶片的封裝方法以及封裝結構 | |
| CN204991681U (zh) | 半导体芯片封装结构 | |
| JP2003347471A (ja) | 半導体装置及びその製造方法 | |
| CN106098668A (zh) | 半导体芯片封装结构以及封装方法 | |
| KR100867521B1 (ko) | 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법 | |
| TWI664722B (zh) | 半導體結構及其製作方法 | |
| TWI667734B (zh) | 半導體晶片封裝結構及其封裝方法 | |
| KR102443830B1 (ko) | 전기 배선을 경로 설정하는 방법 및 그 구조물 | |
| CN103762202A (zh) | 芯片封装方法及封装结构 | |
| CN203746834U (zh) | 封装结构 | |
| TWI620286B (zh) | 晶片封裝體及其製造方法 | |
| KR20090120216A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20180410 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190726 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6564525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |