JP6564525B2 - 半導体チップパッケージ構造およびそのためのパッケージング方法 - Google Patents

半導体チップパッケージ構造およびそのためのパッケージング方法 Download PDF

Info

Publication number
JP6564525B2
JP6564525B2 JP2018506576A JP2018506576A JP6564525B2 JP 6564525 B2 JP6564525 B2 JP 6564525B2 JP 2018506576 A JP2018506576 A JP 2018506576A JP 2018506576 A JP2018506576 A JP 2018506576A JP 6564525 B2 JP6564525 B2 JP 6564525B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
support member
protective substrate
wafer
ventilation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018506576A
Other languages
English (en)
Other versions
JP2018525827A (ja
Inventor
之 奇 王
之 奇 王
湘 龍 劉
湘 龍 劉
遠 ▲ハオ▼ 徐
遠 ▲ハオ▼ 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201520620396.XU external-priority patent/CN204991681U/zh
Priority claimed from CN201510505195.XA external-priority patent/CN105185751B/zh
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Publication of JP2018525827A publication Critical patent/JP2018525827A/ja
Application granted granted Critical
Publication of JP6564525B2 publication Critical patent/JP6564525B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42Fillings
    • H10W76/47Solid or gel fillings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026Wafer-level processing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/804Containers or encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60Seals

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)

Description

本願は、中国特許出願番号201510505195.Xに基づく優先権、および中国特許出願番号201520620396.Xに基づく優先権を主張する。中国特許出願番号201510505195.Xは、「半導体チップパッケージ構造およびそのためのパッケージング方法」と題され、2015年8月18日に中国国家知識産権局へ出願されている。中国特許出願番号201520620396.Xは、「半導体チップパッケージ構造」と題され、2015年8月18日に中国国家知識産権局へ出願されている。両者は、その全体が参照により引用される。
本開示は、半導体の技術分野に関し、より特定的には、半導体チップパッケージおよび半導体チップのためのパッケージング方法に関する。
半導体チップは、パッケージされる必要があり、半導体チップがパッケージング技術を用いて保護されることにより、半導体チップが外部環境によって汚染されることが防止され得る。さらに、半導体チップ内の回路インターフェースも、パッケージング技術を用いて引き出されることによって、半導体チップと他の回路との間の接続が容易になる。
現在主流のパッケージング技術は、ウェハレベルチップサイズパッケージング(WLCSP)技術である。ウェハレベルチップサイズパッケージングにおいては、全ウェハがパッケージされて検査され、その後ウェハは、単一の完成したチップを得るために切断される。パッケージング技術を用いてパッケージされた単一の完成したチップのサイズは、単一のダイのサイズと同じであり、より軽く、より小さく、より短く、より薄く、そしてより安くというマイクロエレクトロニクス製品に対する市場の必要性を満たす。ウェハレベルチップサイズパッケージングは、現在のパッケージング分野において、注目の話題であるとともに将来の開発動向である。
図1が参照され、図1はウェハ1’を示す。ウェハ1’は、8インチ、12インチあるいは他のサイズのようなサイズを有するウェハレベル半導体チップである。ウェハ1’のサイズはここにおいては限定されない。複数のダイ11’は、ウェハ1’上にアレイ状に配置されている。ダイ11’は、イメージセンサ有する半導体チップである。図2が参照され、図2は保護基板2’がウェハ1’とともに整列されて積層された後に得られた構造の模式図である。保護基板2’の形状およびサイズは、ウェハ1’の形状およびサイズと同じである。実施形態においては、保護基板2’は、高透過率の光学ガラスであり、複数の支持部は、保護基板2’上にアレイ状に配置されている。ウェハ1’および保護基板2’は、複数の支持部の上端の接着剤をコーティングすることによって、整列されて積層される。複数の支持部は、ウェハ1’と保護基板2’との間に配置されて、ウェハ1’と保護基板2’との間にある程度の隙間を形成する。複数の支持部の各々は、1つのダイ11’に対応する。ダイ11’は、機能領域111’を有する。機能領域111’は、支持部によって囲まれる。一般的に、支持部は、二層構造あるいは多層構造を有する。そのことによって、支持部は、機能領域111’を分離するとともに保護し、ウェハ1’と保護基板2’との間に隙間を形成し、十分な支持力を提供する。支持部は、内部支持部材211’と外部支持部材212’とを含む。ウェハ1’および保護基板2’が一緒に積層される場合、閉じた収容キャビティ213’が内部支持部材211’、ウェハ1’、および保護基板2’の間に形成される。
本開示の実施形態による半導体チップパッケージが提供されることにより、支持部のクラッキングの問題が解決されるとともに、半導体チップパッケージの信頼性が向上する。
本開示の一実施形態による半導体チップパッケージが提供される。半導体チップパッケージは、機能領域を有する半導体チップと、保護基板と、支持部とを含む。保護基板は、半導体チップの片側に配置されて機能領域を覆う。支持部は、保護基板と半導体チップとの間に配置されて、機能領域を囲む。支持部は、外部支持部材と、外部支持部材の内側に配置された内部支持部材とを含む。収容キャビティが、内部支持部材、半導体チップ、および保護基板の間に形成されている。中空キャビティが、内部支持部材、外部支持部材、半導体チップ、および保護基板の間に形成されている。内部支持部材には、少なくとも1つの第1換気構造が設けられている。収容キャビティは、第1換気構造を通して中空キャビティと連通する。
本開示においては、換気構造が内部支持部材上に配置されていることにより、瞬間的な気化膨張によって生み出される圧力を効果的に開放し、支部部のクラッキングという問題を解決する。
選択的には、外部支持部材には、少なくとも1つの第2換気構造が設けられてもよい。中空キャビティは、第2換気構造を通して外部支持部材の外側に連通してもよい。第1換気構造および第2換気構造は、互いにずらされていてもよい。
選択的には、気流路が中空キャビティ内に形成されてもよい。第1換気構造と第2換気構造との距離は、気流路の長さの半分以上であってもよい。
選択的には、内部支持部材には、少なくとも2つの第1換気構造が設けられてもよい。2つの第1換気構造の間の線は、機能領域の境界に位置していてもよい。
選択的には、中空キャビティには、気流を遮断するための遮断部材が設けられてもよい。第1換気構造および第2換気構造は、遮断部材の両側にそれぞれ配置されていてもよい
選択的には、内部支持部材、外部支持部材、および遮断部材は、フォトレジストから作られていてもよい。
選択的には、第1換気構造は、開口部または貫通孔であってもよい。第2換気構造は、開口部または貫通孔であってもよい。開口部の高さは、内部支持部材の高さに等しくてもよい。貫通孔の高さは、内部支持部材の高さよりも小さくてもよい。
選択的には、半導体チップは、イメージセンサチップであってもよい。
選択的には、半導体チップは、第1表面、および第1表面と反対の第2表面を有していてもよい。半導体チップは、複数の接触パッドと、複数の貫通孔とをさらに含んでもよい。複数の接触パッドは、機能領域に電気的に接続されている。複数の貫通孔は、半導体チップの第2表面から半導体チップを貫通している。複数の接触パッドは、複数の貫通孔を通して露出している。半導体チップは、絶縁層と、金属層と、ソルダーマスクとをさらに含んでもよい。絶縁層は、半導体チップの第2表面および複数の貫通孔の複数の側壁面を覆う。金属層は、絶縁層の表面上に配置され、複数の接触パッドに電気的に接続されている。ソルダーマスクは、金属層の表面上および絶縁層の表面上に配置されている。ソルダーマスクは、複数の開口部を含む。金属層の一部は、複数の開口部を通して露出している。半導体チップは、複数の外部突起をさらに含んでもよい。複数の外部突起は、複数の開口部を塞ぎ、ソルダーマスクの表面の外側に露出している。
本開示の一実施形態による半導体チップのためのパッケージング方法が提供される。パッケージング方法は、パッケージすべきウェハを提供することを含む。複数の半導体チップがウェハ上でアレイ状に配置される。複数の半導体チップの各々は、機能領域を有する。パッケージング方法は、保護基板を提供するとともに、保護基板上でアレイ状に配置された複数の支持部を形成することをさらに含む。複数の支持部の各々は、複数の半導体チップの1つに対応する。パッケージング方法は、保護基板をウェハと整列させて積層することによって、保護基板とウェハとを一体とすることをさらに含む。複数の支持部は、保護基板とウェハとの間に配置される。複数の支持部の各々は、外部支持部材と、外部支持部材の内側に配置された内部支持部材とを含む。収容キャビティが内部支持部材、半導体チップ、および保護基板の間に形成される。中空キャビティが内部支持部材、外部支持部材、半導体チップ、および保護基板の間に形成される。内部支持部材には、少なくとも1つの第1換気構造が設けられる。収容キャビティは、第1換気構造を通して中空キャビティと連通する。
選択的には、保護基板上に複数の支持部を形成することは、保護基板の複数の表面の1つの上にフォトレジスト膜を形成することと、パターンマスクを用いてフォトレジスト膜上にパターン露光を行なうことと、保護基板上に複数のフォトレジストパターンを形成するように現像することと、複数のフォトレジストパターン上に焼付硬化を行なって複数の支持部を形成することとを含んでもよい。
選択的には、保護基板上に複数の支持部を形成することは、スクリーン印刷によって保護基板の複数の表面の1つの上に複数のフォトレジストパターンを形成することと、複数のフォトレジストパターンを露光して現像することと、複数のフォトレジストパターン上に焼付硬化を行なって複数の支持部を形成することとを含んでもよい。
選択的には、保護基板上に複数の支持部を形成することは、保護基板の複数の表面の1つの上に材料層を形成することと、材料層をパターニングして材料層の一部を除去するとともに複数の支持部を形成することとを含んでもよい。
従来技術によるウェハの概略的な構造図である。 保護基板が従来技術によるウェハとともに整列されて積層された後に得られた断面図である。 保護基板が本開示の一実施形態によるウェハとともに整列されて積層された後に得られた断面図である。 本開示の一実施形態による単一の完成したチップの概略的な上面図である。 本開示のもう1つの実施形態による単一の完成したチップの概略的な上面図である。 本開示のもう1つの実施形態による単一の完成したチップの概略的な上面図である。
実施形態の詳細な説明
本開示は、図面において示される複数の実施形態とともに以下で詳細に説明される。複数の実施形態は、本開示を限定することを目的とするものではなく、当業者による実施形態に従った構造、方法、あるいは機能への様々な変更は本開示の保護範囲に含まれる。
図3を参照しながら、ウェハ1は、アレイ状に配置された複数のダイを有する。複数の支持部は、保護基板2上でアレイ状に配置されている。ウェハ1は、保護基板2と整列されて積層されている。複数の支持部は、ウェハ1と保護基板2との間に配置されて、ウェハ1と保護基板2との間に隙間を形成する。複数の支持部の各々は、1つのダイに対応する。
ウェハ1は、第1表面101と、第1表面101と反対の第2表面102とを有する。ダイは、半導体チップである。選択的には、本開示の一実施形態において、ダイは、イメージセンサを有する半導体チップであってもよい。機能領域111と、機能領域111に電気的に接続された複数の接触パッド112は、ダイの片側に配置されている。機能領域111および接触パッド112は、ウェハ1の第1表面101上に配置されている。イメージセンサは、機能領域111内に配置されて、外部光を受けて外部光を電気信号に変換する。ウェハ1を貫通する貫通孔115は、接触パッド112に対応する位置に形成されている。電気的接続パッドがウェハ1の第2表面102上に配置されている。本開示の実施形態において、電気的接続パッドは、はんだボール114であってもよい。配線層113は、はんだボール114と接触パッド112との間に配置されて、はんだボール114を接触パッド112に電気的に接続している。電気信号は、接触パッド112、配線層113、およびはんだボール114を経由して、チップに電気的に接続されたPCB、あるいはチップに電気的に接続されたFPC上の他の回路へ伝達される。
保護基板2は、ダイの片側に配置されて機能領域111を覆っている。支持部は、機能領域111の周囲で機能領域111を囲む。支持部は、外部支持部材212と、外部支持部材212の内側に配置された内部支持部材211とを含む。ウェハ1が保護基板2とともに整列されて積層された後に、収容キャビティ213が内部支持部材211、ウェハ1および保護基板2の間に形成され、中空キャビティ214が内部支持部材211、外部支持部材212、ウェハ1および保護基板2の間に形成される。
ウェハ1がパッケージされて複数の完成した半導体チップに切り出された後、完成した半導体チップに対して一連の信頼性テストが行なわれる。信頼性テストは、吸湿テストおよび高温テストを含む。たとえば、パッケージされた完成した半導体チップは、或る期間、高湿度環境に置かれてから、或る期間、高温度環境に置かれて、チップの様々なパラメータがチェックされる。ここでは、テストは詳細に説明されない。
信頼性テストにおいては、支持部にクラックが生じるかが観察される。支持部にクラックが生じることは完成したチップの品質に影響を与える。支持部にクラックを生じさせる原因は、従来技術における完成した半導体チップの支持部が密閉構造を有することである。密閉空間において、完成した半導体チップ内の水蒸気が、突然の高温度環境で瞬間的に気化膨張し、支持部が衝撃を受けてひび割れる。特に、支持部に多層支持部材が設けられている場合、最内層内の支持部材が密閉されているなら、クラッキングは最内層内の支持部材において主に発生する。
本開示の実施形態によって提供される支持部を用いることにより、支持部材のクラッキングの問題を解消することができる。
本開示の一実施形態において、内部支持部材には、少なくとも1つの第1換気構造が設けられてもよい。収容キャビティが第1換気構造を通して中空キャビティと連通することによって、完成した半導体チップ内の水蒸気の瞬間的な気化膨張によって生み出される支持構造への圧力を開放する。本開示の一実施形態において、第1換気構造は、開口部であってもよい。
図4を参照しながら、機能領域111は、四角形であり、内部支持部材211は、π型であり、外部支持部材212は、四角形である。内部支持部材211には、開口部21,22が設けられている。収容キャビティ213が開口部21,22を通して中空キャビティ214に連通する。水蒸気の膨張によって生み出される圧力が効果的に開放されることにより、支持部のクラッキングが防止される。開口部21の幅、あるいは開口部22の幅は、内部支持部材211の対応する側の幅と同じである。開口部21の長さ、あるいは開口部22の長さは、内部支持部材211の対応する側の長さの5分の1以下である。このようにして、気圧を効果的に開放することができる。一方で、開口部が設けられた内部支持部材によって提供される支持力が開口部のない支持部材によって提供される支持力と多少異なる。
開口部21,22は、内部支持部材211の2つの対辺に配置され、開口部21と22との間の線は、内部支持部材211の他の辺に平行である。選択的には、本開示の実施形態においては、開口部21,22の各々は、開口部が設けられている辺の端部に設けられており、開口部21と22との間の線は、機能領域111の境界に位置する。このようにして、内部支持部材211は、機能領域111にとって十分な支持力を提供することができる。2つの開口部の間の線は、機能領域111を通過するよりむしろ機能領域111の境界に位置する。このようにして、内部支持部材211は効果的に機能領域111を保護することができ、半導体チップに外力の作用の下で2つの開口部の間の線に沿って亀裂が生じることが防止される。そのような構造を有する内部支持部材211は、機能領域111にとって一様な支持力を提供することができる。
図5を参照しながら、図5における内部支持部材221の構造は、図5における開口部23,24の位置が、図4における開口部21,22の位置と異なること以外は、図4における内部支持部材211の構造と同様である。
実際には、内部支持部材211の形状は、本開示の実施形態に限定されない。たとえば、内部支持部材221は、π型あるいは四角形であってもよい。2つの開口部の間の線がπ型の内部支持部材の反対の辺に平行かどうかは、2つの開口部の間の線が機能領域を通過しない、すなわち2つの開口部の間の線が機能領域の境界に位置している限り、本開示の実施形態に限定されない。本開示の実施形態において、2つの開口部の間の線は、π型の内部支持部材の反対の辺に対して或る程度の角度で傾いていてもよい。
図6を参照しながら、機能領域111は四角形であり、内部支持部材231は四角形であり、外部支持部材232は四角形である。内部支持部材231には、開口部25が形成されている。収容キャビティ213は、開口部25を通して中空キャビティ214と連通し、収容キャビティ213内の水蒸気の膨張によって生み出される圧力が効果的に開放される。外部支持部材232には、開口部26が形成されている。中空キャビティ214は、開口部26を通して外部支持部材232の外側と連通し、中空キャビティ214内の気圧が効果的に開放される。複数の換気構造が内部支持部材231および外部支持部材232の両方に配置されていることにより、高温蒸気が密閉された外部支持部材によって遮断されて収容キャビティ231の内部に戻ってくる場合に収容キャビティ213内の気圧を効果的に開放することができないという問題が効果的に解決される。
開口部25と26との間の距離が内部支持部材231と外部支持部材232との間の距離よりも大きいこと、すなわち、開口部25の位置が開口部26の位置からずらされていることにより、埃のような微粒子が開口部25,26を通って機能領域111に入ることが防止される。
通気路が中空キャビティ214に形成される。開口部26と25との間の距離を増加させることによって埃のような微粒子が機能領域111に入るのを防止することができる。選択的には、開口部26と25との間の距離は、中空キャビティ214に形成される通気路の長さの2分の1に設定される。
本実施形態においては、気流を遮断するための遮断部材230が、内部支持部材231と外部支持部材232との間に設けられている。開口部26,25、および遮断部材230を合理的に配置することにより、埃のような微粒子が収容キャビティ213の内側に入ることを防止することができる。図6において、開口部26,25は、中空キャビティ214内に形成された通路を第1通路および第2通路に分割する。第1通路の長さは第2通路の長さよりも短い。遮断部材230が第1通路に設けられた結果、開口部25,26は遮断部材230の両側にそれぞれ位置している。
埃のような微粒子が収容キャビティ213に入ることを防止するという効果は、第1通路の長さと第2通路の長さとの差が大きくなるほど良くなる。
内部支持部材と外部支持部材の両方が四角形であり、かつ遮断部材が設けられていない場合、内部支持部材に配置された開口部と外部支持部材に配置された開口部との最長距離は、中空キャビティに形成された通路の長さの2分の1である。内部支持部材がπ型であり、かつ外部支持部材が四角形である場合、内部支持部材に配置された開口部と外部支持部材に配置された開口部との最長距離は、中空キャビティ内に形成された通路の長さにほぼ等しい。
本開示の実施形態において、内部支持部材、外部支持部材および遮断部材は、フォトレジストから作られていてもよい。支持部を形成する工程は、1)スピンコーティングあるいはスプレー塗装によって保護基板2の複数の表面の1つの上にフォトレジスト膜を形成することと、2)パターンマスクを用いてフォトレジスト膜上にパターン露光を行なうことと、3)保護基板2上にフォトレジストパターンを形成するように現像することと、および4)フォトレジストパターン上に焼付硬化を行なうこととを含む。
実際には、フォトレジストパターンは、本開示においてはスクリーン印刷によって保護基板2の複数の表面の1つの上に形成されてもよい。
実際には、本開示の実施形態において、内部支持部材、外部支持部材、および遮断部材は、フォトレジストから作られていることに限定されず、他の材料から作られてもよい。保護基板の複数の表面の1つを覆う材料層が最初に形成される。材料層をパターニングし、材料層の一部を除去するとともに支持部を形成する。いくつかの実施形態においては、材料層は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素のような絶縁誘電材料から作られてもよい。析出工程を行なうことによって材料層を形成した後、エッチング工程を用いて材料層をパターニングして支持部を形成する。
いくつかの他の実施形態においては、支持部は保護基板をエッチングすることによって形成されてもよい。パターニングされたフォトレジスト層は、保護基板上に形成されてもよい。パターニングされたフォトレジスト層をマスクとして用いることによって保護基板をエッチングし、保護基板上に支持部を形成する。
保護基板2は、接着層を介してウェハ1とともに積層される。接着層が保護基板2上の支持部の上面に形成される。保護基板1をウェハ1とともに積層して、接着層を介して保護基板2とウェハ1とを一体とする。接着層は、接着効果だけではなく、絶縁密閉効果も実現することができる。接着層は、シリカゲル、エポキシ樹脂、ベンゾシクロブテン、および他のポリマー材料のような高分子接着剤から作られてもよい。
保護基板2がウェハ1とともに積層された後、ウェハ1がパッケージされる。
図3を参照しながら、まず、ウェハ1は、ウェハ1の第2表面102から薄くされて、
後続する貫通孔115のためのエッチングを容易にする。ウェハ1は、機械研磨加工、および化学機械研磨加工等によって薄くされてもよい。ウェハ1の第2表面102からウェハ1をエッチングして貫通孔(不図示)を形成する。ウェハ1の第1表面101の片側上の接触パッド112は、貫通孔115を通して露出している。絶縁層116は、ウェハ1の第2表面102上および貫通孔の複数の側壁上に形成されている。貫通孔の底の接触パッド112は、絶縁層116を通して露出している。絶縁層116は、ウェハ1の第2表面102にとっての電気絶縁を提供してもよい。絶縁層116は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素あるいは絶縁樹脂から作られていてもよい。接触パッド112に接続されている配線層113は、絶縁層116の表面上に形成されている。再配線層として、配線層113は、接触パッド112をウェハ1の第2表面102に接続して、外部回路に接続してもよい。配線層113は、金属膜を堆積させて当該金属膜をエッチングすることによって形成される。次に、開口部(不図示)を有するソルダーマスク117が、配線層113および絶縁層116の表面上に形成される。配線層113の表面の一部が開口部を通して露出している。ソルダーマスク117は、酸化ケイ素および窒化ケイ素のような絶縁誘電材料から作られて、配線層113を保護する。外部突起がソルダーマスク117の表面に形成されて、当該外部突起は開口部を満たす。本実施形態において外部突起は、はんだボール114である。はんだボール114は、銅、アルミニウム、金、錫、あるいは鉛のような金属材料から作られてもよい。
ウェハ1がパッケージされた後、ウェハ1は複数の完成した半導体チップに切断される。
本開示においては、内部支持部材に配置された第1換気構造および外部支持部材に配置された第2換気構造は、開口部に限定されず、貫通孔であってもよい。貫通孔の高さは、支持部の高さよりも低い。開口部の高さは、支持部の高さと同じである。貫通孔は、レーザエッチングによって形成されてもよい。
明細書は、単に明瞭さための実施形態に対応して記載されていると理解されるべきであって、各実施形態は、1つの独立した技術的解決法を単に含むものではない。当業者は、全体として明細書を理解すべきであって、明細書内の実施形態における技術的解決手段は、当業者にとって理解可能な他の実施形態を形成するように適宜組み合わされてもよい。
上述した詳細な説明は、単に本開示の実行可能な実施形態のためのものであって、本開示の保護範囲を限定することを目的とするものではない。いかなる均等な実施形態、あるいは本開示の技術および主旨から逸脱せずになされるいかなる変形例は、本開示の保護範囲に含まれるべきである。

Claims (13)

  1. 機能領域を有する半導体チップと、
    前記半導体チップの片側に配置されて前記機能領域を覆う保護基板と、
    前記保護基板と前記半導体チップとの間に配置されて、前記機能領域を囲む支持部とを備え、
    前記支持部は、外部支持部材と、前記外部支持部材の内側に配置された内部支持部材とを含み、
    収容キャビティが、前記内部支持部材、前記半導体チップ、および前記保護基板の間に形成され、
    中空キャビティが、前記内部支持部材、前記外部支持部材、前記半導体チップ、および前記保護基板の間に形成され、
    前記内部支持部材には、少なくとも2つの第1換気構造が設けられ、
    前記収容キャビティは、前記第1換気構造を通して前記中空キャビティと連通し、前記2つの第1換気構造の間の線は、前記機能領域の境界に位置している、半導体チップパッケージ。
  2. 前記外部支持部材には、少なくとも1つの第2換気構造が設けられ、
    前記中空キャビティは、前記第2換気構造を通して前記外部支持部材の外側に連通し、前記第1換気構造および前記第2換気構造は、互いにずらされている、請求項1に記載の半導体チップパッケージ。
  3. 気流路が前記中空キャビティ内に形成され、前記気流路の中で空気が通流する方向に沿った少なくとも1つの前記第1換気構造と前記第2換気構造との間の距離は、前記気流路の長さの半分以上である、請求項2に記載の半導体チップパッケージ。
  4. 前記中空キャビティには、気流を遮断するための遮断部材が設けられ、少なくとも1つの前記第1換気構造および前記第2換気構造は、前記遮断部材の両側にそれぞれ配置されている、請求項2に記載の半導体チップパッケージ。
  5. 前記内部支持部材、前記外部支持部材、および前記遮断部材は、フォトレジストから作られている、請求項に記載の半導体チップパッケージ。
  6. 前記第1換気構造は、開口部または貫通孔である、請求項1に記載の半導体チップパッケージ。
  7. 前記第2換気構造は、開口部または貫通孔である、請求項2に記載の半導体チップパッケージ。
  8. 前記半導体チップは、イメージセンサチップである、請求項1に記載の半導体チップパッケージ。
  9. 前記半導体チップは、第1表面、および前記第1表面と反対の第2表面を有し、
    前記半導体チップは、
    前記機能領域に電気的に接続された複数の接触パッドと、
    前記半導体チップの前記第2表面から前記半導体チップを貫通する複数の貫通孔とを備え、前記複数の接触パッドは、前記複数の貫通孔を通して露出し、
    前記半導体チップは、
    前記半導体チップの前記第2表面および前記複数の貫通孔の側壁面を覆う絶縁層と、
    前記絶縁層の表面上に配置され、前記複数の接触パッドに電気的に接続された金属層と、
    前記金属層の表面上および前記絶縁層の表面上に配置されたソルダーマスクとをさらに備え、前記ソルダーマスクは、複数の開口部を含み、前記金属層の一部は、前記複数の開口部を通して露出し、
    前記半導体チップは、前記複数の開口部を塞ぐ複数の外部突起をさらに備え、
    前記複数の外部突起は、前記ソルダーマスクの表面の外側に露出している、請求項1に記載の半導体チップパッケージ。
  10. 請求項1からのいずれか1項に記載の半導体チップパッケージのためのパッケージング方法であって、
    前記パッケージング方法は、パッケージすべきウェハを提供することを含み、複数の半導体チップが前記ウェハ上でアレイ状に配置され、前記複数の半導体チップの各々は機能領域を有し、
    前記パッケージング方法は、保護基板を提供するとともに、前記保護基板上でアレイ状に配置された複数の支持部を形成することをさらに含み、前記複数の支持部の各々は、前記複数の半導体チップの1つに対応し、
    前記パッケージング方法は、前記保護基板を前記ウェハと整列させて積層することによって、前記保護基板と前記ウェハとを一体とすることをさらに含み、前記複数の支持部は前記保護基板と前記ウェハとの間に配置され、
    前記複数の支持部の各々は、外部支持部材と、前記外部支持部材の内側に配置された内部支持部材とを含み、
    収容キャビティが前記内部支持部材、前記半導体チップ、および前記保護基板の間に形成され、
    中空キャビティが前記内部支持部材、前記外部支持部材、前記半導体チップ、および前記保護基板の間に形成され、
    前記内部支持部材には、少なくとも2つの第1換気構造が設けられ、前記収容キャビティは、前記第1換気構造を通して前記中空キャビティと連通する、パッケージング方法。
  11. 前記保護基板上に前記複数の支持部を形成することは、
    前記保護基板の複数の表面の1つの上にフォトレジスト膜を形成することと、
    パターンマスクを用いて前記フォトレジスト膜上にパターン露光を行なうことと、
    前記保護基板上に複数のフォトレジストパターンを形成するように現像することと、
    前記複数のフォトレジストパターン上に焼付硬化を行なって前記複数の支持部を形成することとを含む、請求項10に記載のパッケージング方法。
  12. 前記保護基板上に前記複数の支持部を形成することは、
    スクリーン印刷によって前記保護基板の複数の表面の1つの上に複数のフォトレジストパターンを形成することと、
    前記複数のフォトレジストパターンを露光して現像することと、
    前記複数のフォトレジストパターン上に焼付硬化を行なって前記複数の支持部を形成することとを含む、請求項10に記載のパッケージング方法。
  13. 前記保護基板上に前記複数の支持部を形成することは、
    前記保護基板の複数の表面の1つの上に材料層を形成することと、
    前記材料層をパターニングして前記材料層の一部を除去するとともに前記複数の支持部を形成することとを含む、請求項10に記載のパッケージング方法。
JP2018506576A 2015-08-18 2016-08-16 半導体チップパッケージ構造およびそのためのパッケージング方法 Active JP6564525B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201510505195.X 2015-08-18
CN201520620396.XU CN204991681U (zh) 2015-08-18 2015-08-18 半导体芯片封装结构
CN201510505195.XA CN105185751B (zh) 2015-08-18 2015-08-18 半导体芯片封装结构及其封装方法
CN201520620396.X 2015-08-18
PCT/CN2016/095416 WO2017028778A1 (zh) 2015-08-18 2016-08-16 半导体芯片封装结构及其封装方法

Publications (2)

Publication Number Publication Date
JP2018525827A JP2018525827A (ja) 2018-09-06
JP6564525B2 true JP6564525B2 (ja) 2019-08-21

Family

ID=58050670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018506576A Active JP6564525B2 (ja) 2015-08-18 2016-08-16 半導体チップパッケージ構造およびそのためのパッケージング方法

Country Status (4)

Country Link
US (1) US10418296B2 (ja)
JP (1) JP6564525B2 (ja)
TW (1) TWI613766B (ja)
WO (1) WO2017028778A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI631672B (zh) * 2017-09-01 2018-08-01 Kingpak Technology Inc. 感測器封裝結構
EP4135021A4 (en) 2020-04-08 2024-01-03 Sony Group Corporation Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5201960A (en) * 1991-02-04 1993-04-13 Applied Photonics Research, Inc. Method for removing photoresist and other adherent materials from substrates
US6744109B2 (en) 2002-06-26 2004-06-01 Agilent Technologies, Inc. Glass attachment over micro-lens arrays
JP2004119881A (ja) 2002-09-27 2004-04-15 Sony Corp 半導体装置及びその製造方法
US6773964B2 (en) 2002-09-30 2004-08-10 Koninklijke Philips Electronics N.V. Integrated circuit package including sealed gaps and prevention of vapor induced failures and method of manufacturing the same
JP3830495B2 (ja) * 2004-05-10 2006-10-04 シャープ株式会社 半導体装置、半導体装置の製造方法及び光学装置用モジュール
WO2006107154A1 (en) * 2005-03-16 2006-10-12 Korea Advanced Institute Of Science And Technology Integrated thin-film solar cells and method of manufacturing thereof and processing method of transparent electrode for integrated thin-film solar cells and structure thereof, and transparent substrate having processed transparent electrode
JP2008047889A (ja) 2006-07-20 2008-02-28 Fujikura Ltd 半導体パッケージとその製造方法
US9117714B2 (en) 2007-10-19 2015-08-25 Visera Technologies Company Limited Wafer level package and mask for fabricating the same
US8125042B2 (en) 2008-11-13 2012-02-28 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US8581386B2 (en) * 2010-02-26 2013-11-12 Yu-Lin Yen Chip package
US8890268B2 (en) 2010-02-26 2014-11-18 Yu-Lung Huang Chip package and fabrication method thereof
TWI441289B (zh) 2011-02-25 2014-06-11 精材科技股份有限公司 晶片封裝體
JP6067262B2 (ja) 2012-07-06 2017-01-25 キヤノン株式会社 半導体装置およびその製造方法、ならびにカメラ
JP2014030155A (ja) 2012-07-31 2014-02-13 Sharp Corp 筐体および固体撮像装置
CN103400807B (zh) 2013-08-23 2016-08-24 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
CN104022046B (zh) 2014-06-13 2017-07-11 中国科学院上海微系统与信息技术研究所 基于带状吸气剂的混合晶圆级真空封装方法及结构
JP5825415B2 (ja) 2014-09-12 2015-12-02 大日本印刷株式会社 センサーパッケージおよびその製造方法
CN104637967A (zh) 2015-02-13 2015-05-20 苏州晶方半导体科技股份有限公司 封装方法及封装结构
CN204991681U (zh) 2015-08-18 2016-01-20 苏州晶方半导体科技股份有限公司 半导体芯片封装结构
CN105185751B (zh) 2015-08-18 2018-08-24 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及其封装方法

Also Published As

Publication number Publication date
TWI613766B (zh) 2018-02-01
US20190006253A1 (en) 2019-01-03
US10418296B2 (en) 2019-09-17
WO2017028778A1 (zh) 2017-02-23
TW201717333A (zh) 2017-05-16
JP2018525827A (ja) 2018-09-06

Similar Documents

Publication Publication Date Title
US11961867B2 (en) Electronic device package and fabricating method thereof
JP4265997B2 (ja) 半導体装置及びその製造方法
CN103426838B (zh) 晶片封装体及其形成方法
CN107146795A (zh) 晶片封装体及其制造方法
TWI624039B (zh) 晶片封裝體及其製造方法
TWI600125B (zh) 晶片封裝體及其製造方法
TWI556379B (zh) 半導體封裝件及其製法
TWI593121B (zh) 感測器裝置及其形成方法
KR102103393B1 (ko) 이미지 감지 칩 패키징 구조 및 패키징 방법
CN105185751B (zh) 半导体芯片封装结构及其封装方法
TWI645553B (zh) 影像傳感晶片的封裝方法以及封裝結構
JP6564525B2 (ja) 半導体チップパッケージ構造およびそのためのパッケージング方法
US20160355393A1 (en) Chip package and manufacturing method thereof
TWI645478B (zh) 半導體晶片的封裝方法以及封裝結構
CN204991681U (zh) 半导体芯片封装结构
JP2003347471A (ja) 半導体装置及びその製造方法
CN106098668A (zh) 半导体芯片封装结构以及封装方法
KR100867521B1 (ko) 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법
TWI664722B (zh) 半導體結構及其製作方法
TWI667734B (zh) 半導體晶片封裝結構及其封裝方法
KR102443830B1 (ko) 전기 배선을 경로 설정하는 방법 및 그 구조물
CN103762202A (zh) 芯片封装方法及封装结构
CN203746834U (zh) 封装结构
TWI620286B (zh) 晶片封裝體及其製造方法
KR20090120216A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20180410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190726

R150 Certificate of patent or registration of utility model

Ref document number: 6564525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250