JP6559362B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP6559362B2 JP6559362B2 JP2018538788A JP2018538788A JP6559362B2 JP 6559362 B2 JP6559362 B2 JP 6559362B2 JP 2018538788 A JP2018538788 A JP 2018538788A JP 2018538788 A JP2018538788 A JP 2018538788A JP 6559362 B2 JP6559362 B2 JP 6559362B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- primary side
- power converter
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 76
- 239000003990 capacitor Substances 0.000 claims description 71
- 230000014509 gene expression Effects 0.000 claims description 62
- 230000010363 phase shift Effects 0.000 claims description 46
- 230000005540 biological transmission Effects 0.000 claims description 28
- 238000005457 optimization Methods 0.000 claims description 21
- 238000011156 evaluation Methods 0.000 claims description 17
- 238000004804 winding Methods 0.000 claims description 15
- 230000007704 transition Effects 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 9
- 230000002040 relaxant effect Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 3
- 101100126625 Caenorhabditis elegans itr-1 gene Proteins 0.000 description 41
- 239000004065 semiconductor Substances 0.000 description 36
- 238000004364 calculation method Methods 0.000 description 31
- 230000006870 function Effects 0.000 description 19
- 238000000034 method Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 229910000976 Electrical steel Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012067 mathematical method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33584—Bidirectional converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
- H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/0074—Plural converter units whose inputs are connected in series
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/0077—Plural converter units whose outputs are connected in series
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
本願は、直流電圧間で電力変換を行う電力変換装置に係り、特に、その発生損失の低減を図る技術に関するものである。
例えば、太陽光発電設備および蓄電池システムなどでは、双方向に直流電力を融通することのできるＤＣ／ＤＣ変換器が適用される。特に、ＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）方式ＤＣ／ＤＣ変換器は、フルブリッジインバータの交流側の端子を変圧器を介して接続する単純な構造であること、また、対称な回路構成が採用されることで双方向の電力伝送における特性が等しいことなどの特徴から、多くの場面で用いられている。
このＤＡＢ方式ＤＣ／ＤＣ変換器は、スイッチング素子と並列に接続されるスナバキャパシタと変圧器の漏れインダクタンスとの間の共振現象を利用することにより、特別な回路を追加したり特別な制御を行なうことなく、ソフトスイッチング動作、特に、ゼロ電圧スイッチング動作（ＺＶＳ）を達成してスイッチング損失を発生させないことが知られている。
しかし、例えば、変圧器電流が小さくなる軽負荷時また入出力の電圧が大きく異なる場合など、特定の条件下では、ソフトスイッチング動作が達成できず、ハードスイッチングとなる恐れがある。
しかし、例えば、変圧器電流が小さくなる軽負荷時また入出力の電圧が大きく異なる場合など、特定の条件下では、ソフトスイッチング動作が達成できず、ハードスイッチングとなる恐れがある。
このような技術課題について、幾つかの手法が提案されており、例えば、非特許文献１では、共振を発生させる補助回路を設け、この補助回路を用いて転流を行なうことにより、ソフトスイッチング動作が可能な運転領域の拡大を図っている。
また、例えば、特許文献１では、一次側のフルブリッジインバータと二次側のフルブリッジインバータとのそれぞれのデューティおよびそれぞれのインバータ間の位相差を調整することによりソフトスイッチング動作が可能な運転領域の拡大を図っている。
また、例えば、特許文献１では、一次側のフルブリッジインバータと二次側のフルブリッジインバータとのそれぞれのデューティおよびそれぞれのインバータ間の位相差を調整することによりソフトスイッチング動作が可能な運転領域の拡大を図っている。
Ｒ．Ｗ． Ｄｅ Ｄｏｎｃｋｅｒ ａｎｄ Ｊ．Ｐ． Ｌｙｏｎｓ， "Ｔｈｅ Ａｕｘｉｌｉａｒｙ Ｒｅｓｏｎａｎｔ Ｃｏｍｍｕｔａｔｅｄ Ｐｏｌｅ Ｃｏｎｖｅｒｔｅｒ" Ｃｏｎｆｅｒｅｎｃｅ Ｒｅｃｏｒｄ ｏｆ ｔｈｅ １９９０ ＩＥＥＥ Ｉｎｄｕｓｔｒｙ Ａｐｐｌｉｃａｔｉｏｎｓ Ｓｏｃｉｅｔｙ Ａｎｎｕａｌ Ｍｅｅｔｉｎｇ， ｖｏｌ．２， ｐｐ． １２２８−１２３５，（１９９０）
しかるに、上述の非特許文献１に開示された装置では、ＤＣ／ＤＣ変換器本来の部品構成に加え、同文献にある補助回路が必要となり部品点数が増加するという課題がある。
また、一般に、インバータのデューティおよびインバータ間の位相差とスイッチング素子および変圧器に流れるピーク電流との間には相関関係があるが、上述の特許文献１に開示された装置ではこれらが考慮されていないので、条件によりピーク電流が増加し導通損失の増大を招く恐れがある。
また、一般に、インバータのデューティおよびインバータ間の位相差とスイッチング素子および変圧器に流れるピーク電流との間には相関関係があるが、上述の特許文献１に開示された装置ではこれらが考慮されていないので、条件によりピーク電流が増加し導通損失の増大を招く恐れがある。
本願は、上記のような課題を解決するための技術を開示するものであり、部品点数を増加させることなく、ゼロ電圧スイッチング動作を達成しかつ導通損失の増大を抑制し得る電力変換装置を提供することを目的とするものである。
本願に開示される電力変換装置は、一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて電力変換器を制御する制御装置を備えたものであって、
電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、スナバキャパシタとインダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
電力変換器の一次側直流端子の電圧と二次側直流端子の電圧とインダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
制御装置は、動作点においてゼロ電圧スイッチング動作を実現する条件であって各スイッチング素子のスイッチングタイミングからデッドタイム期間中にスナバキャパシタの蓄積エネルギーの遷移が完了しかつ一次側ブリッジ回路および二次側ブリッジ回路に流れる電流が反転しない条件において、送電電力が送電電力の指令値に追従し、かつ、一次側ブリッジ回路および二次側ブリッジ回路の各スイッチング素子のスイッチングタイミングにおいてインダクタンス要素に流れる電流絶対値が最小となるように、一次側ブリッジ回路の一次側デューティ、二次側ブリッジ回路の二次側デューティおよび一次側ブリッジ回路と二次側ブリッジ回路との間の位相シフト量を生成するようにしたものである。
また、本願に開示される電力変換装置は、一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
前記制御装置は、前記動作点において前記ゼロ電圧スイッチング動作を実現する条件下で、前記一次側ブリッジ回路および前記二次側ブリッジ回路の前記各スイッチング素子のスイッチングタイミングにおいて前記インダクタンス要素に流れる電流絶対値をそれぞれ加算したものを評価関数とし、前記評価関数が最小となるように、前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成するようにしたものである。
また、本願に開示される電力変換装置は、一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
前記制御装置は、前記動作点において前記ゼロ電圧スイッチング動作を実現する条件下で、前記一次側ブリッジ回路および前記二次側ブリッジ回路の前記各スイッチング素子のスイッチングタイミングにおいて前記インダクタンス要素に流れる電流絶対値に対して前記電力変換装置の損失の寄与の度合いに基づいて重みづけをし、前記重みづけしたものをそれぞれ加算したものを評価関数とし、前記評価関数が最小となるように、前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成するようにしたものである。
また、本願に開示される電力変換装置は、一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
前記制御装置は、前記動作点において前記ゼロ電圧スイッチング動作を実現する条件下で、前記一次側ブリッジ回路および前記二次側ブリッジ回路の前記各スイッチング素子のスイッチングタイミングにおいて前記インダクタンス要素に流れる電流絶対値が最小となるように、前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成し、
前記動作点と前記一次側デューティ、前記二次側デューティおよび前記位相シフト量とを予め対応付けたルックアップテーブルを備え、前記制御装置は、前記指令値に基づく前記動作点に対応する前記一次側デューティ、前記二次側デューティおよび前記位相シフト量を前記ルックアップテーブルから読み取るようにしたものである。
また、本願に開示される電力変換装置は、一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
前記制御装置は、前記スナバキャパシタと前記インダクタンス要素との共振現象時に前記スナバキャパシタに流れる共振電流が時間的に変化しないと仮定し、前記動作点で指定された条件下において、前記ゼロ電圧スイッチング動作を実現するために必要な第一条件式を満たすように前記各スイッチング素子のスイッチングタイミングにおける電流の最小絶対値を演算するとともに、前記動作点で指定された前記送電電力の指令値または検出値を達成するための第二条件式を満たすように前記各スイッチング素子のスイッチングタイミングにおける電流値を演算し、前記第一条件式および前記第二条件式を共に満たす前記各スイッチング素子のスイッチングタイミングにおける電流値に基づき前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成するようにしたものである。
電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、スナバキャパシタとインダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
電力変換器の一次側直流端子の電圧と二次側直流端子の電圧とインダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
制御装置は、動作点においてゼロ電圧スイッチング動作を実現する条件であって各スイッチング素子のスイッチングタイミングからデッドタイム期間中にスナバキャパシタの蓄積エネルギーの遷移が完了しかつ一次側ブリッジ回路および二次側ブリッジ回路に流れる電流が反転しない条件において、送電電力が送電電力の指令値に追従し、かつ、一次側ブリッジ回路および二次側ブリッジ回路の各スイッチング素子のスイッチングタイミングにおいてインダクタンス要素に流れる電流絶対値が最小となるように、一次側ブリッジ回路の一次側デューティ、二次側ブリッジ回路の二次側デューティおよび一次側ブリッジ回路と二次側ブリッジ回路との間の位相シフト量を生成するようにしたものである。
また、本願に開示される電力変換装置は、一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
前記制御装置は、前記動作点において前記ゼロ電圧スイッチング動作を実現する条件下で、前記一次側ブリッジ回路および前記二次側ブリッジ回路の前記各スイッチング素子のスイッチングタイミングにおいて前記インダクタンス要素に流れる電流絶対値をそれぞれ加算したものを評価関数とし、前記評価関数が最小となるように、前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成するようにしたものである。
また、本願に開示される電力変換装置は、一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
前記制御装置は、前記動作点において前記ゼロ電圧スイッチング動作を実現する条件下で、前記一次側ブリッジ回路および前記二次側ブリッジ回路の前記各スイッチング素子のスイッチングタイミングにおいて前記インダクタンス要素に流れる電流絶対値に対して前記電力変換装置の損失の寄与の度合いに基づいて重みづけをし、前記重みづけしたものをそれぞれ加算したものを評価関数とし、前記評価関数が最小となるように、前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成するようにしたものである。
また、本願に開示される電力変換装置は、一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
前記制御装置は、前記動作点において前記ゼロ電圧スイッチング動作を実現する条件下で、前記一次側ブリッジ回路および前記二次側ブリッジ回路の前記各スイッチング素子のスイッチングタイミングにおいて前記インダクタンス要素に流れる電流絶対値が最小となるように、前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成し、
前記動作点と前記一次側デューティ、前記二次側デューティおよび前記位相シフト量とを予め対応付けたルックアップテーブルを備え、前記制御装置は、前記指令値に基づく前記動作点に対応する前記一次側デューティ、前記二次側デューティおよび前記位相シフト量を前記ルックアップテーブルから読み取るようにしたものである。
また、本願に開示される電力変換装置は、一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
前記制御装置は、前記スナバキャパシタと前記インダクタンス要素との共振現象時に前記スナバキャパシタに流れる共振電流が時間的に変化しないと仮定し、前記動作点で指定された条件下において、前記ゼロ電圧スイッチング動作を実現するために必要な第一条件式を満たすように前記各スイッチング素子のスイッチングタイミングにおける電流の最小絶対値を演算するとともに、前記動作点で指定された前記送電電力の指令値または検出値を達成するための第二条件式を満たすように前記各スイッチング素子のスイッチングタイミングにおける電流値を演算し、前記第一条件式および前記第二条件式を共に満たす前記各スイッチング素子のスイッチングタイミングにおける電流値に基づき前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成するようにしたものである。
本願に開示される電力変換装置は、以上のように、ゼロ電圧スイッチング動作を実現する条件下で電力変換器の損失が最小となるよう一次側デューティ、二次側デューティおよび位相シフト量を生成するようにしたので、部品点数を増加させることなく、ゼロ電圧スイッチング動作を達成してスイッチング損失が発生せず、かつ、導通損失の増大を抑制することが出来る。
実施の形態１．
図１は、実施の形態１による電力変換装置１００の構成を示す。図１の電力変換装置１００は、全体として、一次側直流電圧Ｖ１と二次側直流電圧Ｖ２との間で電力変換を行う電力変換器１０とこの電力変換器１０を制御する制御装置２０とから構成される。
図１は、実施の形態１による電力変換装置１００の構成を示す。図１の電力変換装置１００は、全体として、一次側直流電圧Ｖ１と二次側直流電圧Ｖ２との間で電力変換を行う電力変換器１０とこの電力変換器１０を制御する制御装置２０とから構成される。
電力変換器１０は、ＤＡＢ方式のＤＣ／ＤＣ変換器で、ここでは、一次側ブリッジ回路３ａと、二次側ブリッジ回路３ｂと、変圧器２とを備える。一次側ブリッジ回路３ａは、一次側直流電圧Ｖ１が印加される一次側直流端子５ａに接続された、半導体スイッチング素子１ｐ１と１ｎ１との直列接続体と半導体スイッチング素子１ｐ２と１ｎ２との直列接続体とを備える。
そして、半導体スイッチング素子１ｐ１と１ｎ１との中点と半導体スイッチング素子１ｐ２と１ｎ２との中点とが、それぞれ一次側ブリッジ回路３ａの一次側交流端子６ａを介して変圧器２の一次側巻線２ａに接続されている。
同様に、二次側ブリッジ回路３ｂは、二次側直流電圧Ｖ２が印加される二次側直流端子５ｂに接続された、半導体スイッチング素子１ｐ３と１ｎ３との直列接続体と半導体スイッチング素子１ｐ４と１ｎ４との直列接続体とを備える。
そして、半導体スイッチング素子１ｐ３と１ｎ３との中点と半導体スイッチング素子１ｐ４と１ｎ４との中点とが、それぞれ二次側ブリッジ回路３ｂの二次側交流端子６ｂを介して変圧器２の二次側巻線２ｂに接続されている。
そして、半導体スイッチング素子１ｐ３と１ｎ３との中点と半導体スイッチング素子１ｐ４と１ｎ４との中点とが、それぞれ二次側ブリッジ回路３ｂの二次側交流端子６ｂを介して変圧器２の二次側巻線２ｂに接続されている。
なお、一次側直流端子５ａおよび二次側直流端子５ｂには、それぞれの直流電圧を安定化させるためのキャパシタ４ａおよび４ｂを接続している。
また、図１の電力変換装置１００は、一次側と二次側との間で自由な電力変換が可能であり、その電力の送電方向は自由に制御可能である。
また、図１の電力変換装置１００は、一次側と二次側との間で自由な電力変換が可能であり、その電力の送電方向は自由に制御可能である。
図２は、図１の半導体スイッチング素子１ｐ１を例に、その内部構成を示す。ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＧＣＴ（Ｇａｔｅ Ｃｏｍｍｕｔａｔｅｄ Ｔｕｒｎ−ｏｆｆ）サイリスタ等の自己消弧型のスイッチング素子１１に、ダイオード（ＦＷＤ（Ｆｒｅｅｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ））１２が逆並列に接続され、さらに、スナバキャパシタ１３が並列に接続されて構成される。
以上の構成より、電力変換器１０は、一次側直流端子５ａから入力される直流電力を一次側ブリッジ回路３ａにて単相または複数相の交流、ここでは、単相交流へと変換し、変圧器２を介して二次側ブリッジ回路３ｂに送電し、二次側ブリッジ回路３ｂにて再度直流へと変換し、二次側直流端子５ｂへ送電する。
また、回路の対称性により、二次側直流端子５ｂより直流電力を入力した場合、二次側ブリッジ回路３ｂにて単相交流へと変換し、変圧器２を介して一次側ブリッジ回路３ａに送電し、一次側ブリッジ回路３ａにて再度直流へと変換し、一次側直流端子５ａへ送電する。
また、回路の対称性により、二次側直流端子５ｂより直流電力を入力した場合、二次側ブリッジ回路３ｂにて単相交流へと変換し、変圧器２を介して一次側ブリッジ回路３ａに送電し、一次側ブリッジ回路３ａにて再度直流へと変換し、一次側直流端子５ａへ送電する。
図３は、図１の制御装置２０の内部構成を示す。図３では、一次側直流電圧検出値（以下、適宜、一次側直流電圧と略称する）Ｖ１を、指令値である一次側直流電圧指令値Ｖ１＊に追従するよう電力変換器１０を制御する場合について説明する。
電圧制御器２０１は、制御系上位から与えられる一次側直流電圧指令値Ｖ１＊と図示しない電圧検出器からの一次側直流電圧Ｖ１とを入力し、一次側直流電圧Ｖ１が一次側直流電圧指令値Ｖ１＊に追従するよう送電電力指令値Ｐ＊を出力する。なお、ここでは、二次側直流電圧Ｖ２は、図示しないが、例えば、二次側直流端子５ｂに接続される装置により一定値に保持されているものとする。
電圧制御器２０１は、制御系上位から与えられる一次側直流電圧指令値Ｖ１＊と図示しない電圧検出器からの一次側直流電圧Ｖ１とを入力し、一次側直流電圧Ｖ１が一次側直流電圧指令値Ｖ１＊に追従するよう送電電力指令値Ｐ＊を出力する。なお、ここでは、二次側直流電圧Ｖ２は、図示しないが、例えば、二次側直流端子５ｂに接続される装置により一定値に保持されているものとする。
更に、電圧制御器２０１からの送電電力指令値Ｐ＊と一次側直流電圧Ｖ１と二次側直流電圧Ｖ２とを入力し、一次側ブリッジ回路３ａの半導体スイッチング素子１ｐ１等の通流率である一次側デューティｄ１、二次側ブリッジ回路３ｂの半導体スイッチング素子１ｐ３等の通流率である二次側デューティｄ２および一次側ブリッジ回路３ａと二次側ブリッジ回路３ｂとの間の位相シフト量φを出力するルックアップテーブル２０２を備える。
なお、このルックアップテーブル２０２に収納する情報である、送電電力指令値Ｐ＊と一次側直流電圧Ｖ１と二次側直流電圧Ｖ２とから一次側デューティｄ１、二次側デューティｄ２および位相シフト量φを求める要領については後段で詳述する。
なお、このルックアップテーブル２０２に収納する情報である、送電電力指令値Ｐ＊と一次側直流電圧Ｖ１と二次側直流電圧Ｖ２とから一次側デューティｄ１、二次側デューティｄ２および位相シフト量φを求める要領については後段で詳述する。
ゲート駆動回路２０３は、ルックアップテーブル２０２からの一次側デューティｄ１、二次側デューティｄ２および位相シフト量φを入力して各半導体スイッチング素子１ｐ１〜１ｎ４をオンオフ駆動するゲート信号を生成し、各ゲートドライブに送出する。
なお、このゲート駆動回路２０３の機能を、ルックアップテーブル２０２に盛り込み、ルックアップテーブル２０２から直接、ゲート信号を各ゲートドライブへ送出する構成としても良い。
なお、このゲート駆動回路２０３の機能を、ルックアップテーブル２０２に盛り込み、ルックアップテーブル２０２から直接、ゲート信号を各ゲートドライブへ送出する構成としても良い。
以上の、送電電力指令値Ｐ＊、一次側直流電圧Ｖ１および二次側直流電圧Ｖ２の３者は、電力変換器１０の回路動作状態を特定するための条件の一例であり、ここでは、指令値Ｖ１＊に基づいて設定する動作点と称するものとする。
このように、動作点は、電力変換器１０の回路動作状態を特定するための条件であり、従って、例えば、二次側直流電圧Ｖ２が二次側直流電圧指令値Ｖ２＊に追従するよう求めた送電電力指令値Ｐ＊と一次側直流電圧Ｖ１（一定値）と二次側直流電圧Ｖ２とを動作点として設定しても良く、また、送電電力指令値Ｐ＊は、他の方法で与えられたものでも良く、指令値ではなく検出値としても良い。更には、電流指令値、電圧指令値とを適宜組み合わせた値を動作点として設定するようにしても良い。
このように、動作点は、電力変換器１０の回路動作状態を特定するための条件であり、従って、例えば、二次側直流電圧Ｖ２が二次側直流電圧指令値Ｖ２＊に追従するよう求めた送電電力指令値Ｐ＊と一次側直流電圧Ｖ１（一定値）と二次側直流電圧Ｖ２とを動作点として設定しても良く、また、送電電力指令値Ｐ＊は、他の方法で与えられたものでも良く、指令値ではなく検出値としても良い。更には、電流指令値、電圧指令値とを適宜組み合わせた値を動作点として設定するようにしても良い。
次に、ルックアップテーブル２０２に収納する情報である、送電電力指令値Ｐ＊と一次側直流電圧Ｖ１と二次側直流電圧Ｖ２とから一次側デューティｄ１、二次側デューティｄ２および位相シフト量φを求める要領について説明する。
図４は、この演算の工程を説明するフローチャートである。その演算手法の原理は、ある制約条件のもとで最適値を求める、いわゆる最適化問題の解法を利用するものである。
図４は、この演算の工程を説明するフローチャートである。その演算手法の原理は、ある制約条件のもとで最適値を求める、いわゆる最適化問題の解法を利用するものである。
この最適化問題の具体的な解法は、種々の文献に詳しくあるので、図４では、本願で適用する場合に設定すべき内容を簡単に示す。
ステップＳ１は、電力変換器１０の主回路動作を演算するために必要な主回路パラメータを設定するステップである。具体的には、例えば、スナバキャパシタ１３のキャパシタンスＣｓ、変圧器２の漏れインダクタンスＬσ、各ブリッジ回路３ａ、３ｂのデッドタイムｔｄ、スイッチング周波数ｆ、変圧器２の巻数比Ｎｔｒ等が該当し、ステップＳ１でこれらのパラメータを設定する。
ステップＳ１は、電力変換器１０の主回路動作を演算するために必要な主回路パラメータを設定するステップである。具体的には、例えば、スナバキャパシタ１３のキャパシタンスＣｓ、変圧器２の漏れインダクタンスＬσ、各ブリッジ回路３ａ、３ｂのデッドタイムｔｄ、スイッチング周波数ｆ、変圧器２の巻数比Ｎｔｒ等が該当し、ステップＳ１でこれらのパラメータを設定する。
ステップＳ２は、動作点を設定するステップで、ここでは、上述した通り、送電電力指令値Ｐ＊、一次側直流電圧Ｖ１および二次側直流電圧Ｖ２を設定する。
ステップＳ３は、最適化問題の解である、一次側デューティｄ１、二次側デューティｄ２および位相シフト量φを演算するにあたってこれらの初期値を設定するステップである。
ステップＳ４は、以上ステップＳ１〜Ｓ３での設定を行い、制約条件下における、最適化計算を実行するステップである。具体的にここでは、ゼロ電圧スイッチング動作を実現するという制約条件下で、変圧器２に流れる電流ピーク絶対値を最小とする、一次側デューティｄ１、二次側デューティｄ２および位相シフト量φを求めるという最適化の計算を実行するわけである。
ステップＳ３は、最適化問題の解である、一次側デューティｄ１、二次側デューティｄ２および位相シフト量φを演算するにあたってこれらの初期値を設定するステップである。
ステップＳ４は、以上ステップＳ１〜Ｓ３での設定を行い、制約条件下における、最適化計算を実行するステップである。具体的にここでは、ゼロ電圧スイッチング動作を実現するという制約条件下で、変圧器２に流れる電流ピーク絶対値を最小とする、一次側デューティｄ１、二次側デューティｄ２および位相シフト量φを求めるという最適化の計算を実行するわけである。
この最適化問題を解くにあたっての、具体的な数学手法は特に限定されるものではないが、以下では、ゼロ電圧スイッチング動作を実現するための制約条件式の具体例、および変圧器２に流れる電流ピーク絶対値を最小とする演算に相当する評価関数の具体例について説明する。
先ず、これら制約条件式および評価関数を検討するに当たって必要となる、電力変換器１０の動作例について図５を参照して説明する。
図５は、変圧器２の一次側巻線２ａの電圧である一次側電圧ｖｔｒ１（実線で示す）、二次側巻線２ｂの電圧である二次側電圧ｖｔｒ２を変圧器２の巻数比Ｎｔｒで除した値である、二次側電圧一次側換算値ｖｔｒ２／Ｎｔｒ（破線で示す）、および変圧器２の一次側巻線２ａに流れる一次側電流ｉｔｒ１（一点鎖線で示す）のそれぞれの波形を示す。ここで、巻数比Ｎｔｒは、変圧器２の一次側巻線２ａの巻数をＮ１、二次側巻線２ｂの巻数をＮ２としたときＮｔｒ＝Ｎ２／Ｎ１である。
図５は、変圧器２の一次側巻線２ａの電圧である一次側電圧ｖｔｒ１（実線で示す）、二次側巻線２ｂの電圧である二次側電圧ｖｔｒ２を変圧器２の巻数比Ｎｔｒで除した値である、二次側電圧一次側換算値ｖｔｒ２／Ｎｔｒ（破線で示す）、および変圧器２の一次側巻線２ａに流れる一次側電流ｉｔｒ１（一点鎖線で示す）のそれぞれの波形を示す。ここで、巻数比Ｎｔｒは、変圧器２の一次側巻線２ａの巻数をＮ１、二次側巻線２ｂの巻数をＮ２としたときＮｔｒ＝Ｎ２／Ｎ１である。
図５は、スイッチング周期Ｔ＝１／ｆで示すと、２Ｔの期間に亘って図示しているが、正負対称で制御しているので、考慮すべきスイッチングタイミングθは、半周期の期間のみで表示する、θ＝０（２π）、α、β、γの４点となる。
従って、一次側デューティｄ１、二次側デューティｄ２および位相シフト量φとスイッチングタイミングθ＝０、α、β、γとの関係は図５に示す通りとなる。
従って、一次側デューティｄ１、二次側デューティｄ２および位相シフト量φとスイッチングタイミングθ＝０、α、β、γとの関係は図５に示す通りとなる。
式（１）〜式（８）は、最適化計算において設定する制約条件、即ち、ゼロ電圧スイッチング動作を達成するための動作条件を示す。
次に、図６により、ゼロ電圧スイッチング動作達成の可否について説明し、合わせ、制約条件を示す各式の導出根拠について説明する。
図６は、図５のスイッチングタイミングθ＝αにおける、半導体スイッチング素子１ｐ１の両端子間電圧ｖｃｐ１（実線で示す）、半導体スイッチング素子１ｎ１の両端子間電圧ｖｃｎ１（破線で示す）および変圧器２の一次側電流ｉｔｒ１（一点鎖線で示す）の波形を示す。
次に、図６により、ゼロ電圧スイッチング動作達成の可否について説明し、合わせ、制約条件を示す各式の導出根拠について説明する。
図６は、図５のスイッチングタイミングθ＝αにおける、半導体スイッチング素子１ｐ１の両端子間電圧ｖｃｐ１（実線で示す）、半導体スイッチング素子１ｎ１の両端子間電圧ｖｃｎ１（破線で示す）および変圧器２の一次側電流ｉｔｒ１（一点鎖線で示す）の波形を示す。
なお、θｄは、例えば、半導体スイッチング素子１ｐ１と１ｎ１とがスイッチングタイミングの制御誤差等により同時にオンして一次側直流端子５ａ、５ｂ間が短絡状態になるのを防止する目的で設定される、両素子を共にオフとする期間であるデッドタイムｔｄに相当する位相量で、θｄ＝２πｆ×ｔｄで示される。
なお、以下では、支障ない範囲で便宜上、θｄもｔｄと同様適宜デッドタイムと呼称している。また、図６は、それぞれの電圧、電流の遷移が明確となるよう時間軸を拡大して図示している。
なお、以下では、支障ない範囲で便宜上、θｄもｔｄと同様適宜デッドタイムと呼称している。また、図６は、それぞれの電圧、電流の遷移が明確となるよう時間軸を拡大して図示している。
図６Ａは、ゼロ電圧スイッチング動作が達成されている場合のスイッチング動作波形の一例である。図６Ａに示すように、ゼロ電圧スイッチング動作が達成されている場合は、半導体スイッチング素子１ｎ１がターンオフした後、デッドタイムθｄ期間中に半導体スイッチング素子１ｎ１のスナバキャパシタ１３から半導体スイッチング素子１ｐ１のスナバキャパシタ１３への蓄積エネルギーの遷移が完了し、かつ、デッドタイムθｄ期間中に電流の方向が反転しない。
これに対し、図６Ｂは、ゼロ電圧スイッチング動作が達成されない場合のスイッチング動作波形の一例である。図６Ｂに示すように、デッドタイムθｄ期間中に半導体スイッチング素子１ｎ１のスナバキャパシタ１３から半導体スイッチング素子１ｐ１のスナバキャパシタ１３への蓄積エネルギーの遷移が完了した場合においても、デッドタイムθｄ期間中に電流の方向が反転する場合、各スイッチング素子のスナバキャパシタ１３間でエネルギーの逆流が生じ、半導体スイッチング素子１ｐ１をターンオンする時点でそれぞれのスイッチング素子の両端子間電圧が有意な値を持つため、ゼロ電圧スイッチング動作が達成できない。
式（１）から式（４）は、図６Ｂのようなスイッチング動作をしないように、各スイッチングタイミングからデッドタイムθｄ分だけ位相遅れを考慮した場合においても、電流の向きが反転しないように制約する条件を規定するものである。
即ち、式（１）は、一次側ブリッジ回路３ａの出力電圧ｖｔｒ１（＝負値）が０になるとき、θ＝０での電流ｉｔｒ１（＝負値）が、θ＝０＋θｄでその方向が反転しないことを規定するものである。
式（２）は、一次側ブリッジ回路３ａの出力電圧ｖｔｒ１（＝０）がｖｔｒ１（＝正値）になるとき、θ＝αでの電流ｉｔｒ１（負値）が、θ＝α＋θｄでその方向が反転しないことを規定するものである。
式（２）は、一次側ブリッジ回路３ａの出力電圧ｖｔｒ１（＝０）がｖｔｒ１（＝正値）になるとき、θ＝αでの電流ｉｔｒ１（負値）が、θ＝α＋θｄでその方向が反転しないことを規定するものである。
また、式（３）は、二次側ブリッジ回路３ｂの出力電圧（＝０）がｖｔｒ２／Ｎｔｒ（＝正値）になるとき、θ＝βでの電流ｉｔｒ１（＝正値）がθ＝β＋θｄでその方向が反転しないことを規定するものである。
式（４）は、二次側ブリッジ回路３ｂの出力電圧ｖｔｒ２／Ｎｔｒ（＝正値）が０になるとき、θ＝γでの電流ｉｔｒ１（＝負値）がθ＝γ＋θｄでその方向が反転しないことを規定するものである。
式（４）は、二次側ブリッジ回路３ｂの出力電圧ｖｔｒ２／Ｎｔｒ（＝正値）が０になるとき、θ＝γでの電流ｉｔｒ１（＝負値）がθ＝γ＋θｄでその方向が反転しないことを規定するものである。
次に、図６Ｃは、ゼロ電圧スイッチング動作が達成されない場合のスイッチング動作波形の別例である。図６Ｃに示すように、デッドタイムθｄ期間中に半導体スイッチング素子１ｎ１のスナバキャパシタ１３から半導体スイッチング素子１ｐ１のスナバキャパシタ１３への蓄積エネルギーの遷移が完了しない場合、電流の方向が反転するか否かに拘わらず、半導体スイッチング素子１ｐ１をターンオンする時点でそれぞれのスイッチング素子の両端子間電圧が有意な値を持つため、ゼロ電圧スイッチング動作が達成できない。
式（５）から式（８）は、図６Ｃのようなスイッチング動作をしないように、デッドタイムθｄ期間中に遷移する電荷がスナバキャパシタ１３の蓄積電荷以上となるように制約する条件を規定するものである。
この内、式（５）および式（６）は、一次側ブリッジ回路３ａでの、θ＝０およびαにおける、スナバキャパシタ間の蓄積エネルギーの遷移完了を規定するものである。
また、式（７）および式（８）は、二次側ブリッジ回路３ｂでの、θ＝βおよびγにおける、スナバキャパシタ間の蓄積エネルギーの遷移完了を規定するものである。
また、式（７）および式（８）は、二次側ブリッジ回路３ｂでの、θ＝βおよびγにおける、スナバキャパシタ間の蓄積エネルギーの遷移完了を規定するものである。
式（９）は、最適化計算における目標に相当する評価関数を示す。その右辺は、各スイッチングタイミングにおける変圧器２の一次側電流ｉｔｒ１の絶対値を半周期分加算したものである。ＤＡＢ方式のＤＣ／ＤＣ変換器は、各スイッチングタイミングにおいて、電流ｉｔｒ１の絶対値がピーク（極大値）となるため、式（９）を評価関数とし、この評価関数が最小となるように最適化計算を行なうことで、ピーク電流が最小となる、一次側デューティｄ１、二次側デューティｄ２および位相シフト量φの組合わせが求まり、電力変換器１０に発生する導通損失を最小とすることができる。
なお、ここでは、一例として、式（１）から式（８）の制約条件および式（９）の評価関数を定めたが、例えば、電力変換器１０の設計条件等によって、制約条件を適宜異なったものとしても良い。
また、評価関数も導通損への寄与が一番大きい｜ｉｔｒ１（０）｜のみを評価関数としたり、損失への寄与の度合いに基づいた重みづけをしたものを評価関数とする等、設計指針に合わせて異なったものとしても良い。
また、評価関数も導通損への寄与が一番大きい｜ｉｔｒ１（０）｜のみを評価関数としたり、損失への寄与の度合いに基づいた重みづけをしたものを評価関数とする等、設計指針に合わせて異なったものとしても良い。
以上の最適化計算を、種々の動作点について行なうことで、各動作点と一次側デューティｄ１、二次側デューティｄ２および位相シフト量φとを対応付けるルックアップテーブル２０２が完成する。
以上のように、この実施の形態１による電力変換装置１００は、ゼロ電圧スイッチング動作を実現する、例えば、式（１）〜式（８）に示す電圧電流範囲を制約条件とし、例えば、式（９）の評価関数に示す電流ｉｔｒ１の絶対値を最小化するという最適化問題の解として得られる、送電電力指令値Ｐ＊、一次側直流電圧Ｖ１、二次側直流電圧Ｖ２からなる動作点に対応する、一次側デューティｄ１、二次側デューティｄ２および位相シフト量φに係る情報を収納するルックアップテーブルを備えたので、ゼロ電圧スイッチング動作を達成してスイッチング損失の発生がなく、かつ、電流絶対値を最小として導通損失の増大を防止することができる。
また、ここでは、V１＜Ｖ２／Ｎｔｒの場合の動作例を示しているが、回路の対称性より、Ｖ１＞Ｖ２／Ｎｔｒの場合は、一次側と二次側が反転しているものとして扱えばよく、以下の実施の形態についても同様である。
また、ここでは、V１＜Ｖ２／Ｎｔｒの場合の動作例を示しているが、回路の対称性より、Ｖ１＞Ｖ２／Ｎｔｒの場合は、一次側と二次側が反転しているものとして扱えばよく、以下の実施の形態についても同様である。
実施の形態２．
先の実施の形態１では、想定し得る動作点に対して上述した制約条件下、電流を最小化する解である一次側デューティｄ１、二次側デューティｄ２および位相シフト量φの組み合わせが得られるとの前提で説明したが、現実の主回路パラメータ等の条件によっては、この解が得られない場合も起こり得るものと考えられる。
この実施の形態２による電力変換装置は、このような場合を想定し、ゼロ電圧スイッチング動作を達成できる運転領域を拡大させる方策を提供するものある。
先の実施の形態１では、想定し得る動作点に対して上述した制約条件下、電流を最小化する解である一次側デューティｄ１、二次側デューティｄ２および位相シフト量φの組み合わせが得られるとの前提で説明したが、現実の主回路パラメータ等の条件によっては、この解が得られない場合も起こり得るものと考えられる。
この実施の形態２による電力変換装置は、このような場合を想定し、ゼロ電圧スイッチング動作を達成できる運転領域を拡大させる方策を提供するものある。
図５より、スイッチングタイミングθ＝βからスイッチングタイミングθ＝γの間の電流変化は一次側直流電圧Ｖ１と二次側直流電圧の一次側換算値Ｖ２／Ｎｔｒとの電圧差と変圧器２の漏れインダクタンスＬσにより次の式（１０）のように定まる。
この式（１０）から、一次側直流電圧Ｖ１は、スイッチングタイミングθ＝βからスイッチングタイミングθ＝γまでの間の電流の時間変化率に影響を与えることが確認できる。従って、一次側直流電圧Ｖ１を変えることにより、デューティを変えなくても、スイッチングタイミングにおける電流値を変化させることができ、これにより、式（１）から式（８）の制約条件を実質的に緩和して、一次側デューティｄ１、二次側デューティｄ２および位相シフト量φの組み合わせが新たに得られることが期待できる。
また、二次側ブリッジ回路３ｂが電圧を出力している場合のみ送電されるので、二次側ブリッジ回路３ｂに送電される電力Ｐは、スイッチングタイミングθ＝βからスイッチングタイミングθ＝γの間の送電電力で定まり、次の式（１１）で表される。
式（１１）より、送電電力Ｐが一定の場合、二次側直流電圧Ｖ２および電流ｉｔｒ１（γ）を一定とした状態で、一次側直流電圧Ｖ１を変化させることで、二次側デューティｄ２を変化させることができることが確認でき、これも実質的に制約条件を緩和する効果となり得る。
即ち、送電電力Ｐが一定の場合においても、一次側直流電圧Ｖ１を変化させることで、制約条件を緩和することができ、より広い運転領域で、ゼロ電圧スイッチング動作を達成することができる。
以上では、一次側直流電圧Ｖ１を変化させ得る場合に、当該一次側直流電圧Ｖ１を当初の値から変化させることでゼロ電圧スイッチング動作を達成可能な運転領域の拡大を図ったが、二次側直流電圧Ｖ２を変化させ得る場合は、当該二次側直流電圧を、また、両電圧Ｖ１、Ｖ２を共に変化させ得る場合は両電圧Ｖ１、Ｖ２を変化させることで、より広い運転領域で、ゼロ電圧スイッチング動作を達成することができる。
以上のように、この実施の形態２による電力変換装置１００は、一次側直流電圧Ｖ１と二次側直流電圧Ｖ２との少なくとも一方を変化させゼロ電圧スイッチング動作を実現する電圧電流範囲に係る制約条件を緩和することにより、電流ｉｔｒ１のピーク絶対値を最小化するという最適化問題の解が得られる運転領域を拡大することができる。
実施の形態３．
図７は、実施の形態３による電力変換装置１００Ａの構成を示す図である。
この実施の形態３も先の実施の形態２と同様、電流ｉｔｒ１のピーク絶対値を最小化するという最適化問題の解が得られる運転領域を拡大することを意図したものである。
図７は、実施の形態３による電力変換装置１００Ａの構成を示す図である。
この実施の形態３も先の実施の形態２と同様、電流ｉｔｒ１のピーク絶対値を最小化するという最適化問題の解が得られる運転領域を拡大することを意図したものである。
先の実施の形態と異なるところは、図７に示すように、両ブリッジ回路３ａ、３ｂ間を連系する変圧器に負荷時タップ切換器付変圧器２Ａを適用する点である。
負荷時タップ切換器付変圧器２Ａは、制御装置２０からの指令に基づき変圧器２Ａの巻数比Ｎｔｒを変化させる。
これにより、電力変換器１０Ａの一次側直流電圧Ｖ１を変化させることができないような適用先においても、電力変換器１０Ａの一次側直流電圧Ｖ１を変化させることなく、二次側直流電圧Ｖ２の一次側換算値を変化させることができる。
負荷時タップ切換器付変圧器２Ａは、制御装置２０からの指令に基づき変圧器２Ａの巻数比Ｎｔｒを変化させる。
これにより、電力変換器１０Ａの一次側直流電圧Ｖ１を変化させることができないような適用先においても、電力変換器１０Ａの一次側直流電圧Ｖ１を変化させることなく、二次側直流電圧Ｖ２の一次側換算値を変化させることができる。
従って、先の式（１０）、式（１１）からも分かるとおり、制御装置２０からの指令値に基づき変圧器２Ａの巻数比Ｎｔｒを調整することによって、先の実施の形態２で説明したと同様、実質的に制約条件を緩和することができ、最適化計算の最適解が見つからないような条件においても、一次側直流電圧Ｖ１を変化させることなく、より広い運転領域でゼロ電圧スイッチング動作を達成することができる。
なお、図７では負荷時タップ切換器付変圧器２Ａを採用した場合について説明したが、上述の、より広い運転領域でゼロ電圧スイッチング動作を達成する目的のためには、無負荷でタップ切換機能を有する変圧器であっても良い。
実施の形態４．
図８は、実施の形態４による電力変換装置１００Ｂの構成を示す図である。
この実施の形態４も先の実施の形態２、３と同様、電流ｉｔｒ１のピーク絶対値を最小化するという最適化問題の解が得られる運転領域を拡大することを意図したものである。
図８は、実施の形態４による電力変換装置１００Ｂの構成を示す図である。
この実施の形態４も先の実施の形態２、３と同様、電流ｉｔｒ１のピーク絶対値を最小化するという最適化問題の解が得られる運転領域を拡大することを意図したものである。
電力変換器１０Ｂは、図８に示すように、先の電力変換器１０を変換器セルとして複数の変換器セルを備え、これら複数の変換器セルの一次側直流端子を少なくとも１台以上並列に接続し、二次側直流端子を直列に接続することにより、複数の変換器セルからなる変換器ユニット１０１を構成する。
更に、２台以上の変換器ユニット１０１を設け、これら２台以上の変換器ユニット１０１の一次側直流端子を直列に接続し、二次側直流端子を直列に接続することで電力変換器１０Ｂを構成する。勿論、１台の変換器ユニット１０１により電力変換器１０Ｂを構成するようにしても良い。また、複数の変換器、変換器ユニットを直列または並列に接続する構成は、図８に示されたものに限られることはない。
このように、この実施の形態４による電力変換装置では、電力変換器を複数台の電力変換器１０により多重化した構成の電力変換器Ｂとすることで、電力変換装置１００Ｂとしての一次側直流電圧Ｖ１および二次側直流電圧Ｖ２を変化させられない場合においても、個々の電力変換器１０のそれぞれの電圧分担率を変化させることによって、それぞれの電力変換器１０の一次側直流電圧および二次側直流電圧のいずれかまたは双方を調整変化させることができ、先の実施の形態２で説明したと同様、実質的に制約条件を緩和することができ、最適化計算の最適解が見つからないような条件においても、より広い運転領域でゼロ電圧スイッチング動作を達成することができる。
実施の形態５．
図９は、実施の形態５による電力変換装置１００Ｃ、電力変換器１０Ｃの構成を示す図である。先の実施の形態４と異なるのは、複数の電力変換器の間で電力の授受を行う補助回路１４を新たに設けた点である。
図９は、実施の形態５による電力変換装置１００Ｃ、電力変換器１０Ｃの構成を示す図である。先の実施の形態４と異なるのは、複数の電力変換器の間で電力の授受を行う補助回路１４を新たに設けた点である。
即ち、図９に示すように、変換器ユニット１０１の間で電力の授受を行う補助回路１４を備え、補助回路１４の一方の端子をある変換器ユニット１０１の一次側直流端子に接続し、補助回路１４のもう一方の端子を別の変換器ユニット１０１の一次側直流端子に接続し、補助回路１４により両変換器ユニット間で電力融通を行なうことにより、変換器ユニット１０１の一次側直流電圧をより細かく調整変化させることができる。
この補助回路１４は、図９に示すように、一次側ではなく二次側に設けるようにしても良く、双方に設けても良い。更に、電力変換器１０の間で電力授受を行う構成で挿入しても良い。
このように、この実施の形態５による電力変換装置では、電力変換器の間で電力の授受を行う補助回路１４を設けることで、電力変換装置１００Ｃとしての一次側直流電圧Ｖ１および二次側直流電圧Ｖ２を変化させられない場合においても、個々の電力変換器１０のそれぞれの電圧分担率をより細かく調整させることによって、それぞれの電力変換器１０の一次側直流電圧および二次側直流電圧のいずれかまたは双方を調整変化させることができ、先の実施の形態２で説明したと同様、実質的に制約条件を緩和することができ、最適化計算の最適解が見つからないような条件においても、より広い運転領域でゼロ電圧スイッチング動作を達成することができる。
実施の形態６．
図１０は、実施の形態６による制御装置２０Ａの内部構成を示す。先の実施の形態１の制御装置２０は、図３で説明した通り、最適化問題の解法を利用するもので、この解を求める演算規模が大きく複雑となるので、送電電力指令値Ｐ＊と一次側直流電圧Ｖ１と二次側直流電圧Ｖ２とからなる動作点に係る入力情報に対する、一次側デューティｄ１、二次側デューティｄ２および位相シフト量φからなる出力情報を予め想定される動作点の範囲において演算により求め記憶しておくルックアップテーブル２０２を備えている。
図１０は、実施の形態６による制御装置２０Ａの内部構成を示す。先の実施の形態１の制御装置２０は、図３で説明した通り、最適化問題の解法を利用するもので、この解を求める演算規模が大きく複雑となるので、送電電力指令値Ｐ＊と一次側直流電圧Ｖ１と二次側直流電圧Ｖ２とからなる動作点に係る入力情報に対する、一次側デューティｄ１、二次側デューティｄ２および位相シフト量φからなる出力情報を予め想定される動作点の範囲において演算により求め記憶しておくルックアップテーブル２０２を備えている。
そして、このルックアップテーブル２０２は、電圧制御器２０１からの送電電力指令値Ｐ＊および一次側直流電圧Ｖ１、二次側直流電圧Ｖ２に対応する一次側デューティｄ１、二次側デューティｄ２および位相シフト量φを読み取り、ゲート駆動回路２０３に出力する。
このため、ルックアップテーブル２０２には、大規模なメモリ領域を用意する必要がある。
このため、ルックアップテーブル２０２には、大規模なメモリ領域を用意する必要がある。
この実施の形態６による制御装置２０Ａは、上述の、最適化問題の解法を利用する方式における、メモリ領域が増大するという不備を改善するもので、入力された送電電力指令値Ｐ＊と一次側直流電圧Ｖ１と二次側直流電圧Ｖ２とからなる動作点に係る情報に対し、逐一の演算により、要求された一次側デューティｄ１、二次側デューティｄ２および位相シフト量φからなる情報を出力するものである。これにより、大規模なメモリ領域を必要とするルックアップテーブル２０２が不要となり、制御装置の小型化が実現する。
図１０に示すように、実施の形態６による制御装置２０Ａは、実施の形態１の場合のルックアップテーブル２０２に替わって演算ブロック２０４を備えている。以下、この演算ブロック２０４の構成機能について詳細に説明する。
なお、ここでは、先の実施の形態１の図１で説明した回路構成および図５で例示したスイッチングパターンを前提として説明するものとする。
なお、ここでは、先の実施の形態１の図１で説明した回路構成および図５で例示したスイッチングパターンを前提として説明するものとする。
演算ブロック２０４では、先ず、逐一の演算により解が得られるよう、先の図６で説明した、スナバキャパシタとインダクタンスとの共振現象時のスナバキャパシタに流れる共振電流が時間的に変化せず一定であると仮定する。
なお、先の各実施の形態の説明では、インダクタンスは変圧器２（２Ａ）の漏れインダクタンスＬσとして説明したが、必ずしも変圧器２（２Ａ）の漏れインダクタンスを使用する必要はなく、追加のインダクタンスを接続し、そのインダクタンスを加えたものとしても良い。更に、一次側と二次側との絶縁が不要であれば、変圧器２（２Ａ）を用いず、一次側交流端子６ａと二次側交流端子６ｂとを漏れインダクタンスに相当するインダクタンス要素のみを介して接続する構成としても良い。
従って、この実施の形態６では、インダクタンスは、インダクタンス要素Ｌと表示するものとする。
従って、この実施の形態６では、インダクタンスは、インダクタンス要素Ｌと表示するものとする。
この仮定を設けることで、以下に示すように、直流回路的な扱いが可能となり線形の比較的簡便な算式により、指令された動作点に対して各スイッチングタイミングにおける電流値が逐一の演算で求まり、この演算値の情報から要求された一次側デューティｄ１、二次側デューティｄ２および位相シフト量φからなる情報を得ることができる。
なお、この仮定を設けることにより、実際の現象である、共振電流の変化を考慮に入れた演算結果との誤差を補償する対策についてはその後段で説明する。
なお、この仮定を設けることにより、実際の現象である、共振電流の変化を考慮に入れた演算結果との誤差を補償する対策についてはその後段で説明する。
ここで、演算ブロック２０４の構成機能の概要を示すと以下の通りである。即ち、上述の仮定を前提に、動作点（Ｐ＊、Ｖ１、Ｖ２）で指定された条件下において、ゼロ電圧スイッチング動作を実現するために必要な第一条件式を満たすように各スイッチング素子のスイッチングタイミングにおける電流の最小絶対値を演算する。更に、動作点で指定された送電電力（Ｐ＊）を達成するための第二条件式を満たすように各スイッチングタイミングにおける電流値を演算する。
そして、上述の第一条件式および第二条件式を共に満たす各スイッチングタイミングにおける電流値に基づき要求された情報（ｄ１、ｄ２φ）を出力する。
そして、上述の第一条件式および第二条件式を共に満たす各スイッチングタイミングにおける電流値に基づき要求された情報（ｄ１、ｄ２φ）を出力する。
式（１２）〜式（１６）は、この第一条件式を示す。
ここでは、先の図５で説明した通り、制御の対称性を考慮して、θ＝０、α、β、γの４点のスイッチングタイミングにおける電流値について検討するものとする。
式（１２）および式（１３）の左辺ｉｔｒ１（０）およびｉｔｒ１（α）は、それぞれθ＝０およびαにおける変圧器２の一次側電流値である。同式右辺の「Ｉｐｒｉｍ−ｍｉｎ」は、後段で詳述する式（１６）右辺第１項または第２項の内大きい方の値を代入するものである。
式（１２）および式（１３）の左辺ｉｔｒ１（０）およびｉｔｒ１（α）は、それぞれθ＝０およびαにおける変圧器２の一次側電流値である。同式右辺の「Ｉｐｒｉｍ−ｍｉｎ」は、後段で詳述する式（１６）右辺第１項または第２項の内大きい方の値を代入するものである。
なお、式（１６）では、一次側のＩｐｒｉｍ、Ｖｐｒｉｍに関する式（１２）、（１３）と二次側のＩｓｅｃ、Ｖｓｅｃに関する式（１４）、（１５）に共用できるよう（ｐｒｉｍ、ｓｅｃ）の符号を使っている。
また、同式左辺で電流を「ｉ」と小文字を使っているのは、連続する信号を扱っており、同式右辺で電流を「Ｉ」と大文字を使っているのは、制限条件となる固定値の信号を扱っていることに対応させたものである。
また、同式左辺で電流を「ｉ」と小文字を使っているのは、連続する信号を扱っており、同式右辺で電流を「Ｉ」と大文字を使っているのは、制限条件となる固定値の信号を扱っていることに対応させたものである。
結局、式（１２）および（１３）は、その不等号および正負の符号から分かる通り、左辺で示された各スイッチングタイミングにおける一次電流（ｉｔｒ１（０）およびｉｔｒ１（α））が右辺に示す電流絶対値（Ｉｐｒｉｍ−ｍｉｎ）以上であることという条件を表している。
同じように、式（１４）および（１５）の左辺ｉｔｒ１（β）およびｉｔｒ１（γ）は、それぞれθ＝βおよびγにおける変圧器２の二次側電流の一次側換算値である。同式右辺の「Ｉｓｅｃ−ｍｉｎ」は、式（１６）右辺第１項または第２項の内大きい方の値を代入するものである。
式（１４）および（１５）も、先の式（１２）および（１３）と同様、その不等号および正負の符号から分かる通り、左辺で示された各スイッチングタイミングにおける二次側電流一次側換算値（ｉｔｒ１（β）およびｉｔｒ１（γ））が右辺に示す電流絶対値（Ｎｔｒ×Ｉｓｅｃ−ｍｉｎ）以上であることという条件を表している。
次に、式（１６）の内容およびその導出根拠について説明する。なお、式（１６）左辺は、上述した通り、各式への適用を共用する意味で（Ｉ（ｐｒｉｍ，ｓｅｃ）−ｃｏｍ）と表現している。
先ず、式（１６）右辺第１項は、ゼロ電圧スイッチング動作を達成するための必要条件である、インダクタンス要素Ｌに蓄積されるエネルギーがスナバキャパシタＣｓに蓄積されるエネルギー以上であることという条件から導出されるものである。
先ず、式（１６）右辺第１項は、ゼロ電圧スイッチング動作を達成するための必要条件である、インダクタンス要素Ｌに蓄積されるエネルギーがスナバキャパシタＣｓに蓄積されるエネルギー以上であることという条件から導出されるものである。
具体的に図１の回路の動作の場合、デッドタイムｔｄの期間に入り、インダクタンス要素Ｌに蓄積されたエネルギーにより、半導体スイッチング素子１ｐ１側の充電状態にあるスナバキャパシタＣｓが放電し、同時に、半導体スイッチング素子１ｎ１側の放電状態にあるスナバキャパシタＣｓが充電されるので、上述の条件は以下の式（１７）で表され、この式（１７）から式（１６）右辺第１項が導出される。
次に、式（１６）右辺第２項は、同じくゼロ電圧スイッチング動作を達成するための必要条件である、デッドタイムｔｄの期間中に、スナバキャパシタＣｓに蓄積されたエネルギー（電荷）が完全に遷移することという条件から導出されるものである。
具体的に図１の回路を例に、以下、式（１６）右辺第２項の導出根拠を説明する。図１１は、図１の構成から、以下の説明に必要な部分のみを抽出したものである。
図１１において、一次側直流電圧をＶ１、半導体スイッチング素子１ｐ１および１ｎ１を図の矢印に示す方向に流れる電流をそれぞれｉｐ１、ｉｎ１、また、インダクタンス要素Ｌに流れる電流をｉｔｒ１、更に、半導体スイッチング素子１ｐ１および１ｎ１のスナバキャパシタＣｓの電圧をそれぞれｖｃｐ１、ｖｃｎ１とすると、式（１８）および（１９）が成立する。
図１１において、一次側直流電圧をＶ１、半導体スイッチング素子１ｐ１および１ｎ１を図の矢印に示す方向に流れる電流をそれぞれｉｐ１、ｉｎ１、また、インダクタンス要素Ｌに流れる電流をｉｔｒ１、更に、半導体スイッチング素子１ｐ１および１ｎ１のスナバキャパシタＣｓの電圧をそれぞれｖｃｐ１、ｖｃｎ１とすると、式（１８）および（１９）が成立する。
半導体スイッチング素子１ｐ１および１ｎ１のスナバキャパシタＣｓに関する電圧電流方程式が、式（２０）および（２１）で表される。
式（２１）に式（１８）、（１９）を代入してｉｎ１、ｖｃｎ１を削除し、更に、式（２０）を代入して整理すると、以下の式（２２）および（２３）が得られる。
以上から、上下両素子１ｐ１および１ｎ１には対象な電流が流れることが分かる。
ここで、ｖｃｐ１＝Ｖ１、ｖｃｎ１＝０の初期状態から、デッドタイムｔｄ期間内に電荷遷移が完了して、ｖｃｐ１＝０、ｖｃｎ１＝Ｖ１の状態に移行するため一次側電流ｉｔｒ１に課される条件は式（２４）で表され、この式（２４）から式（２５）に示す、式（１６）の右辺第２項が得られる。
ここで、ｖｃｐ１＝Ｖ１、ｖｃｎ１＝０の初期状態から、デッドタイムｔｄ期間内に電荷遷移が完了して、ｖｃｐ１＝０、ｖｃｎ１＝Ｖ１の状態に移行するため一次側電流ｉｔｒ１に課される条件は式（２４）で表され、この式（２４）から式（２５）に示す、式（１６）の右辺第２項が得られる。
ｖｃｐ１＝０、ｖｃｎ１＝Ｖ１の初期状態から、ｖｃｐ１＝Ｖ１、ｖｃｎ１＝０の状態に移行する場合も同様の形で求められる。
以上で説明した第一条件式は、ゼロ電圧スイッチング動作を実現するための必要条件であったが、次に、動作点で指定された送電電力（Ｐ＊）を達成するために必要な第二条件式について説明する。
既述した通り、ここでは、先の図５で示したスイッチングパターンでの動作を対象としているので、先の実施の形態２の式（１１）で説明したと同様、一次側から二次側に送電される電力（Ｐ＊、ここでは式（１１）での表示に合わせＰで表す）Ｐは、スイッチングタイミングθ＝βからスイッチングタイミングθ＝γの間の送電電力で定まり、式（２６）で表される。
既述した通り、ここでは、先の図５で示したスイッチングパターンでの動作を対象としているので、先の実施の形態２の式（１１）で説明したと同様、一次側から二次側に送電される電力（Ｐ＊、ここでは式（１１）での表示に合わせＰで表す）Ｐは、スイッチングタイミングθ＝βからスイッチングタイミングθ＝γの間の送電電力で定まり、式（２６）で表される。
ここで、Ｔはスイッチング周期Ｔ＝１／ｆで、ωは角周波数ω＝２πｆを表す。
θ＝β〜γの期間の電流に関する方程式は、式（２７）で表されるので、式（２６）に式（２７）を代入すると式（２８）が得られる。
θ＝β〜γの期間の電流に関する方程式は、式（２７）で表されるので、式（２６）に式（２７）を代入すると式（２８）が得られる。
式（２８）から（γ−β）を消去して電流の関係式にするため、式（２９）および式（３０）を式（２８）に代入すると式（３１）が得られる。
最終的に、式（３１）をｉｔｒ１（β）に関して整理すると、式（３２）が得られる。
式（３２）がこの（図５に示すスイッチングパターン）事例での第二条件式、即ち、動作点で指定された送電電力（Ｐ＊）を達成するために必要な条件となる。
従って、電流ｉｔｒ１（β）は、第一条件式の式（１４）および第二条件式の式（３２）の両条件を共に満たす必要がある。
従って、電流ｉｔｒ１（β）は、第一条件式の式（１４）および第二条件式の式（３２）の両条件を共に満たす必要がある。
この結果、電流ｉｔｒ１（０）、ｉｔｒ１(α）およびｉｔｒ１(γ)に、それぞれ第一条件式である式（１２）、（１３）および（１５）を満たす最小値をあてはめ、その電流ｉｔｒ１（γ）を代入した第二条件式である式（３２）から求まる電流ｉｔｒ１(β)が第一条件式である式（１４）を満たせば、これら４つの電流値が決定されるわけである。
最初に求めた電流ｉｔｒ１(β)の値が式（１４）を満たさない場合は、電流ｉｔｒ１（γ）をその第一条件式である式（１５）を満たす範囲内で変化させ、その変化させた電流ｉｔｒ１(γ)を第二条件式である式（３２）に代入して得られる電流ｉｔｒ１(β)が第一条件式である式（１４）を満たすよう追求していくことになる。
次に、以上のようにして求められた各スイッチングタイミングθ＝０、α、β、γにおける電流ｉｔｒ１（０）、ｉｔｒ１(α)、ｉｔｒ１(β)、ｉｔｒ１(γ)から、最終の出力すべき一次側デューティｄ１、二次側デューティｄ２および位相シフト量φを求める要領について説明する。
先ず、先の図５を参照し、これに電圧＝ωＬ×（ｄｉｔｒ１（ｔ）／ｄｔ）の関係を適用すると以下の式（３３）、（３４）、（３５）の関係式が得られる。
これらの式から各スイッチングタイミングθ＝α、β、γが求まり、これら各スイッチングタイミングθ＝α、β、γが決定されると、最終の出力すべき一次側デューティｄ１、二次側デューティｄ２および位相シフト量φの値はこれらの値から一義的に決定される。
以上のように、この実施の形態６による制御装置２０Ａは、共振現象に関し所定の仮定を設定することで、入力された送電電力指令値Ｐ＊と一次側直流電圧Ｖ１と二次側直流電圧Ｖ２とからなる動作点に係る情報に対し、逐一の演算により、要求された一次側デューティｄ１、二次側デューティｄ２および位相シフト量φからなる情報を出力する演算ブロック２０４を設けたので、大規模なメモリ領域を必要とするルックアップテーブル２０２が不要となり、制御装置の小型化が可能となる。
以上説明したように、演算ブロック２０４では、逐一の演算により解が得られるよう、スナバキャパシタとインダクタンス要素との共振現象時のスナバキャパシタに流れる共振電流が時間的に変化せず一定であると仮定することで、一次側デューティｄ１、二次側デューティｄ２および位相シフト量φを求めた。
従って、この仮定を設けることにより、当然ながら、先の実施の形態１で説明した、共振電流の変化を伴う実際の現象を前提にして求めた結果との間に誤差が発生する。以下では、この誤差を補償する対策について説明する。
従って、この仮定を設けることにより、当然ながら、先の実施の形態１で説明した、共振電流の変化を伴う実際の現象を前提にして求めた結果との間に誤差が発生する。以下では、この誤差を補償する対策について説明する。
そこで、制御対象の全域を想定して予め代表的な複数の動作点を設定し、これら設定された各動作点で指定される条件下で、先ず、先の実施の形態１による方式、即ち、実際の共振現象そのままの形を対象に最適化問題の解法を利用して各電流値を演算し（以下、真性電流演算値と称す）、次に、この実施の形態６で説明した第一条件式に基づき各電流値を演算した（以下、近似電流演算値と称す）。
そして、各動作点での真性電流演算値と近似電流演算値との大きさを比較したところ、いずれの動作点に関してもほぼ近い比率になることから、両値の偏差が最小となるよう、例えば、最小二乗法を適用することにより求めた定数の補正係数ａを先の第一条件式である式（１６）に掛けて第三条件式とする式（３６）を得た。
この結果、第一条件式である式（１６）に替わって第三条件式である式（３６）を適用することにより、先の実施の形態１の最適化問題の解法を利用した方式とほぼ同様の精度を確保でき、しかも、制御装置の小型化が可能となる電力変換装置が得られる。
なお、先の実施の形態２から５に記載で説明した、運転領域を拡大する方式は、この実施の形態６の場合においても有効であり、一次側デューティｄ１、二次側デューティｄ２、位相シフト量φを制御するだけでは、一次側最小電流と二次側最小電流を満たせない場合に、一次側直流電圧Ｖ１と二次側直流電圧Ｖ２のいずれかまたは双方を調整変化させることにより、実質的に制約条件を緩和することができ、より広い運転領域でゼロ電圧スイッチング動作を達成することができる。
また、先の実施の形態１から６において、スイッチング素子１１、（還流）ダイオード１２には、通常、珪素を使用するが、炭化珪素、窒化ガリウム系材料またはダイヤモンド等のバンドギャップが珪素のそれより大きいワイドバンドギャップ材料を使用してもよい。そして、半導体材料にワイドバンドギャップ材料を使用すると、半導体の高耐圧化、低損失化が可能となる。
本願の場合、特に、ゼロ電圧スイッチング動作を前提に電力変換器１０の損失が最小となる動作を追求するものであるので、その損失は導通損が支配的となり、半導体材料にワイドバンドギャップ材料を使用することで、全体の損失の低減に大きく貢献することが期待される。
更には、スイッチングの高速化が可能なため、交流電圧の周波数を高めることで、変圧器２（２Ａ）の小型化が可能となりその損失も低減する。
更には、スイッチングの高速化が可能なため、交流電圧の周波数を高めることで、変圧器２（２Ａ）の小型化が可能となりその損失も低減する。
また、変圧器２（２Ａ）の鉄心材料には、通常、珪素鋼が使用されるが、珪素鋼より板厚が薄いアモルファス（非晶質）材を使用しても良い。アモルファス材を使用すると、より低損失化が可能になる。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
また、本願が開示する態様を列挙すると、以下の様になる。
＜態様１＞一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記制御装置は、前記指令値に基づく動作点において前記ゼロ電圧スイッチング動作を実現する条件下で前記電力変換器の損失が最小となるよう前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成するようにしたものである。
＜態様２＞態様１の電力変換装置において、前記制御装置は、前記動作点として前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力とが規定され、前記ゼロ電圧スイッチング動作を実現する条件下で前記インダクタンス要素に流れる電流ピーク絶対値が最小となるよう前記一次側デューティ、前記二次側デューティおよび前記位相シフト量を生成するようにした。
＜態様３＞態様２の電力変換装置において、前記動作点と前記一次側デューティ、前記二次側デューティおよび前記位相シフト量とを予め対応付けたルックアップテーブルを備え、前記制御装置は、前記指令値に基づく前記動作点に対応する前記一次側デューティ、前記二次側デューティおよび前記位相シフト量を前記ルックアップテーブルから読み取るようにした。
＜態様４＞態様３の電力変換装置において、前記ルックアップテーブルは、前記ゼロ電圧スイッチング動作を実現する電圧電流範囲を制約条件とし、前記インダクタンス要素に流れる電流ピーク絶対値を最小化するという最適化問題の解に基づき、それぞれの前記動作点に対応する前記一次側デューティ、前記二次側デューティおよび前記位相シフト量を生成するようにした。
＜態様５＞態様２の電力変換装置において、前記制御装置は、前記スナバキャパシタと前記インダクタンス要素との共振現象時に前記スナバキャパシタに流れる共振電流が時間的に変化しないと仮定し、前記動作点で指定された条件下において、前記ゼロ電圧スイッチング動作を実現するために必要な第一条件式を満たすように前記各スイッチング素子のスイッチングタイミングにおける電流の最小絶対値を演算するとともに、前記動作点で指定された前記送電電力を達成するための第二条件式を満たすように前記各スイッチング素子のスイッチングタイミングにおける電流値を演算し、前記第一条件式および前記第二条件式を共に満たす前記各スイッチング素子のスイッチングタイミングにおける電流値に基づき前記一次側デューティ、前記二次側デューティおよび前記位相シフト量を生成するようにした。
＜態様６＞態様５の電力変換装置において、前記第一条件式は、前記インダクタンス要素に蓄積されるエネルギーが前記スナバキャパシタに蓄積されるエネルギー以上であり、かつ、前記スイッチングタイミングからのデッドタイム期間中に前記スナバキャパシタに蓄積されたエネルギーがすべて遷移するという条件を基に得られる演算式である。
＜態様７＞態様５または態様６の電力変換装置において、前記制御装置は、予め複数の動作点を設定し、これら設定した各動作点で指定される条件下で、それぞれ態様３または態様４に記載の構成に基づき演算して得られる、前記各スイッチングタイミングにおける真性電流演算値と前記第一条件式に基づき演算して得られる、前記各スイッチングタイミングにおける近似電流演算値とを求め、前記各動作点での前記真性電流演算値と前記近似電流演算値との偏差が最小となるよう前記第一条件式に替わって前記第一条件式に補正係数を掛けた第三条件式を用いる。
＜態様８＞態様１から態様７のいずれか１つの電力変換装置において、前記インダクタンス要素は、前記電力変換器の前記一次側交流端子に接続された一次側巻線と前記電力変換器の前記二次側交流端子に接続された二次側巻線とを備えた変圧器である。
＜態様９＞態様８の電力変換装置において、前記変圧器を前記一次側巻線と前記二次側巻線との巻数比を切り換えることができるタップ切換機能を有したものとし、前記巻数比を切り換え前記ゼロ電圧スイッチング動作を実現する電圧電流範囲に係る制約条件を緩和することにより、前記ゼロ電圧スイッチング動作を実現し、前記電力変換器の損失を最小とし得る運転領域を拡大するようにした。
＜態様１０＞態様１から態様９のいずれか１つの電力変換装置において、前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧との少なくとも一方を変化させ前記ゼロ電圧スイッチング動作を実現する電圧電流範囲に係る制約条件を緩和することにより、前記ゼロ電圧スイッチング動作を実現し、前記電力変換器の損失を最小とし得る運転領域を拡大するようにした。
＜態様１１＞態様１０の電力変換装置において、前記電力変換器を複数台備え、それぞれの前記電力変換器の前記一次側直流端子を直列または並列に接続して前記電力変換装置の前記一次側直流電圧の端子に接続し、それぞれの前記電力変換器の前記二次側直流端子を直列または並列に接続して前記電力変換装置の前記二次側直流電圧の端子に接続し、前記電力変換装置を前記複数台の前記電力変換器を備えた構成のものとすることで、前記一次側直流電圧および前記二次側直流電圧を変化させることなく前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧との少なくとも一方を変化させるようにした。
＜態様１２＞態様１１の電力変換装置において、前記一次側直流端子または前記二次側直流端子が互いに直列接続される複数の前記電力変換器の間で電力の授受を行う補助回路を備えることで、前記一次側直流電圧および前記二次側直流電圧を変化させることなく当該複数の前記電力変換器の前記一次側直流端子の電圧または前記二次側直流端子の電圧を変化させるようにした。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
また、本願が開示する態様を列挙すると、以下の様になる。
＜態様１＞一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記制御装置は、前記指令値に基づく動作点において前記ゼロ電圧スイッチング動作を実現する条件下で前記電力変換器の損失が最小となるよう前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成するようにしたものである。
＜態様２＞態様１の電力変換装置において、前記制御装置は、前記動作点として前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力とが規定され、前記ゼロ電圧スイッチング動作を実現する条件下で前記インダクタンス要素に流れる電流ピーク絶対値が最小となるよう前記一次側デューティ、前記二次側デューティおよび前記位相シフト量を生成するようにした。
＜態様３＞態様２の電力変換装置において、前記動作点と前記一次側デューティ、前記二次側デューティおよび前記位相シフト量とを予め対応付けたルックアップテーブルを備え、前記制御装置は、前記指令値に基づく前記動作点に対応する前記一次側デューティ、前記二次側デューティおよび前記位相シフト量を前記ルックアップテーブルから読み取るようにした。
＜態様４＞態様３の電力変換装置において、前記ルックアップテーブルは、前記ゼロ電圧スイッチング動作を実現する電圧電流範囲を制約条件とし、前記インダクタンス要素に流れる電流ピーク絶対値を最小化するという最適化問題の解に基づき、それぞれの前記動作点に対応する前記一次側デューティ、前記二次側デューティおよび前記位相シフト量を生成するようにした。
＜態様５＞態様２の電力変換装置において、前記制御装置は、前記スナバキャパシタと前記インダクタンス要素との共振現象時に前記スナバキャパシタに流れる共振電流が時間的に変化しないと仮定し、前記動作点で指定された条件下において、前記ゼロ電圧スイッチング動作を実現するために必要な第一条件式を満たすように前記各スイッチング素子のスイッチングタイミングにおける電流の最小絶対値を演算するとともに、前記動作点で指定された前記送電電力を達成するための第二条件式を満たすように前記各スイッチング素子のスイッチングタイミングにおける電流値を演算し、前記第一条件式および前記第二条件式を共に満たす前記各スイッチング素子のスイッチングタイミングにおける電流値に基づき前記一次側デューティ、前記二次側デューティおよび前記位相シフト量を生成するようにした。
＜態様６＞態様５の電力変換装置において、前記第一条件式は、前記インダクタンス要素に蓄積されるエネルギーが前記スナバキャパシタに蓄積されるエネルギー以上であり、かつ、前記スイッチングタイミングからのデッドタイム期間中に前記スナバキャパシタに蓄積されたエネルギーがすべて遷移するという条件を基に得られる演算式である。
＜態様７＞態様５または態様６の電力変換装置において、前記制御装置は、予め複数の動作点を設定し、これら設定した各動作点で指定される条件下で、それぞれ態様３または態様４に記載の構成に基づき演算して得られる、前記各スイッチングタイミングにおける真性電流演算値と前記第一条件式に基づき演算して得られる、前記各スイッチングタイミングにおける近似電流演算値とを求め、前記各動作点での前記真性電流演算値と前記近似電流演算値との偏差が最小となるよう前記第一条件式に替わって前記第一条件式に補正係数を掛けた第三条件式を用いる。
＜態様８＞態様１から態様７のいずれか１つの電力変換装置において、前記インダクタンス要素は、前記電力変換器の前記一次側交流端子に接続された一次側巻線と前記電力変換器の前記二次側交流端子に接続された二次側巻線とを備えた変圧器である。
＜態様９＞態様８の電力変換装置において、前記変圧器を前記一次側巻線と前記二次側巻線との巻数比を切り換えることができるタップ切換機能を有したものとし、前記巻数比を切り換え前記ゼロ電圧スイッチング動作を実現する電圧電流範囲に係る制約条件を緩和することにより、前記ゼロ電圧スイッチング動作を実現し、前記電力変換器の損失を最小とし得る運転領域を拡大するようにした。
＜態様１０＞態様１から態様９のいずれか１つの電力変換装置において、前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧との少なくとも一方を変化させ前記ゼロ電圧スイッチング動作を実現する電圧電流範囲に係る制約条件を緩和することにより、前記ゼロ電圧スイッチング動作を実現し、前記電力変換器の損失を最小とし得る運転領域を拡大するようにした。
＜態様１１＞態様１０の電力変換装置において、前記電力変換器を複数台備え、それぞれの前記電力変換器の前記一次側直流端子を直列または並列に接続して前記電力変換装置の前記一次側直流電圧の端子に接続し、それぞれの前記電力変換器の前記二次側直流端子を直列または並列に接続して前記電力変換装置の前記二次側直流電圧の端子に接続し、前記電力変換装置を前記複数台の前記電力変換器を備えた構成のものとすることで、前記一次側直流電圧および前記二次側直流電圧を変化させることなく前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧との少なくとも一方を変化させるようにした。
＜態様１２＞態様１１の電力変換装置において、前記一次側直流端子または前記二次側直流端子が互いに直列接続される複数の前記電力変換器の間で電力の授受を行う補助回路を備えることで、前記一次側直流電圧および前記二次側直流電圧を変化させることなく当該複数の前記電力変換器の前記一次側直流端子の電圧または前記二次側直流端子の電圧を変化させるようにした。
１ｐ１〜１ｎ４ 半導体スイッチング素子、２，２Ａ 変圧器、３ａ 一次側ブリッジ回路、３ｂ 二次側ブリッジ回路、４ａ，４ｂ キャパシタ、５ａ 一次側直流端子、５ｂ 二次側直流端子、６ａ 一次側交流端子、６ｂ 二次側交流端子、１０，１０Ａ，１０Ｂ，１０Ｃ 電力変換器、１１ スイッチング素子、１２ ダイオード、１３ スナバキャパシタ、１４ 補助回路、２０，２０Ａ 制御装置、１００，１００Ａ，１００Ｂ，１００Ｃ 電力変換装置、２０１ 電圧制御器、２０２ ルックアップテーブル、２０３ ゲート駆動回路、２０４ 演算ブロック、Ｖ１ 一次側直流電圧、Ｖ２ 二次側直流電圧、Ｖ１＊ 一次側直流電圧指令値、Ｐ＊ 送電電力指令値、ｄ１ 一次側デューティ、ｄ２ 二次側デューティ、φ 位相シフト量。
Claims (13)
- 一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
前記制御装置は、前記動作点において前記ゼロ電圧スイッチング動作を実現する条件であって前記各スイッチング素子のスイッチングタイミングからデッドタイム期間中に前記スナバキャパシタの蓄積エネルギーの遷移が完了しかつ前記一次側ブリッジ回路および前記二次側ブリッジ回路に流れる電流が反転しない条件において、前記送電電力が前記送電電力の指令値に追従し、かつ、前記一次側ブリッジ回路および前記二次側ブリッジ回路の前記各スイッチング素子のスイッチングタイミングにおいて前記インダクタンス要素に流れる電流絶対値が最小となるように、前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成するようにした電力変換装置。 - 一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
前記制御装置は、前記動作点において前記ゼロ電圧スイッチング動作を実現する条件下で、前記一次側ブリッジ回路および前記二次側ブリッジ回路の前記各スイッチング素子のスイッチングタイミングにおいて前記インダクタンス要素に流れる電流絶対値をそれぞれ加算したものを評価関数とし、前記評価関数が最小となるように、前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成するようにした電力変換装置。 - 一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
前記制御装置は、前記動作点において前記ゼロ電圧スイッチング動作を実現する条件下で、前記一次側ブリッジ回路および前記二次側ブリッジ回路の前記各スイッチング素子のスイッチングタイミングにおいて前記インダクタンス要素に流れる電流絶対値に対して前記電力変換装置の損失の寄与の度合いに基づいて重みづけをし、前記重みづけしたものをそれぞれ加算したものを評価関数とし、前記評価関数が最小となるように、前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成するようにした電力変換装置。 - 一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
前記制御装置は、前記動作点において前記ゼロ電圧スイッチング動作を実現する条件下で、前記一次側ブリッジ回路および前記二次側ブリッジ回路の前記各スイッチング素子のスイッチングタイミングにおいて前記インダクタンス要素に流れる電流絶対値が最小となるように、前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成し、
前記動作点と前記一次側デューティ、前記二次側デューティおよび前記位相シフト量とを予め対応付けたルックアップテーブルを備え、前記制御装置は、前記指令値に基づく前記動作点に対応する前記一次側デューティ、前記二次側デューティおよび前記位相シフト量を前記ルックアップテーブルから読み取るようにした電力変換装置。 - 前記動作点と前記一次側デューティ、前記二次側デューティおよび前記位相シフト量とを予め対応付けたルックアップテーブルを備え、前記制御装置は、前記指令値に基づく前記動作点に対応する前記一次側デューティ、前記二次側デューティおよび前記位相シフト量を前記ルックアップテーブルから読み取るようにした請求項２または請求項３に記載の電力変換装置。
- 前記ルックアップテーブルは、前記ゼロ電圧スイッチング動作を実現する電圧電流範囲を制約条件とし、前記インダクタンス要素に流れる電流ピーク絶対値を最小化するという最適化問題の解に基づき、それぞれの前記動作点に対応する前記一次側デューティ、前記二次側デューティおよび前記位相シフト量を生成するようにした請求項４または請求項５に記載の電力変換装置。
- 一次側直流電圧と二次側直流電圧との間で電力変換を行う電力変換器、および指令値に応じて前記電力変換器を制御する制御装置を備えた電力変換装置であって、
前記電力変換器は、スイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなり一次側直流端子と一次側交流端子との間に接続され直流／交流変換を行う一次側ブリッジ回路、およびスイッチング素子とこのスイッチング素子と並列に接続されたスナバキャパシタとからなりインダクタンス要素を介して前記一次側交流端子に接続された二次側交流端子と二次側直流端子との間に接続され交流／直流変換を行う二次側ブリッジ回路を備え、前記スナバキャパシタと前記インダクタンス要素との共振現象を利用したゼロ電圧スイッチング動作が可能な構成であり、
前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧と前記インダクタンス要素を介して送電される送電電力の指令値または検出値とが動作点として規定され、
前記制御装置は、前記スナバキャパシタと前記インダクタンス要素との共振現象時に前記スナバキャパシタに流れる共振電流が時間的に変化しないと仮定し、前記動作点で指定された条件下において、前記ゼロ電圧スイッチング動作を実現するために必要な第一条件式を満たすように前記各スイッチング素子のスイッチングタイミングにおける電流の最小絶対値を演算するとともに、前記動作点で指定された前記送電電力の指令値または検出値を達成するための第二条件式を満たすように前記各スイッチング素子のスイッチングタイミングにおける電流値を演算し、前記第一条件式および前記第二条件式を共に満たす前記各スイッチング素子のスイッチングタイミングにおける電流値に基づき前記一次側ブリッジ回路の一次側デューティ、前記二次側ブリッジ回路の二次側デューティおよび前記一次側ブリッジ回路と前記二次側ブリッジ回路との間の位相シフト量を生成するようにした電力変換装置。 - 前記第一条件式は、前記インダクタンス要素に蓄積されるエネルギーが前記スナバキャパシタに蓄積されるエネルギー以上であり、かつ、前記スイッチングタイミングからのデッドタイム期間中に前記スナバキャパシタに蓄積されたエネルギーがすべて遷移するという条件を基に得られる演算式である請求項７記載の電力変換装置。
- 前記インダクタンス要素は、前記電力変換器の前記一次側交流端子に接続された一次側巻線と前記電力変換器の前記二次側交流端子に接続された二次側巻線とを備えた変圧器である請求項１から請求項８のいずれか１項に記載の電力変換装置。
- 前記変圧器を前記一次側巻線と前記二次側巻線との巻数比を切り換えることができるタップ切換機能を有したものとし、前記巻数比を切り換え前記ゼロ電圧スイッチング動作を実現する電圧電流範囲に係る制約条件を緩和することにより、前記ゼロ電圧スイッチング動作を実現し、前記電力変換器の損失を最小とし得る運転領域を拡大するようにした請求項９記載の電力変換装置。
- 前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧との少なくとも一方を変化させ前記ゼロ電圧スイッチング動作を実現する電圧電流範囲に係る制約条件を緩和することにより、前記ゼロ電圧スイッチング動作を実現し、前記電力変換器の損失を最小とし得る運転領域を拡大するようにした請求項１から請求項１０のいずれか１項に記載の電力変換装置。
- 前記電力変換器を複数台備え、それぞれの前記電力変換器の前記一次側直流端子を直列または並列に接続して前記電力変換装置の前記一次側直流電圧の端子に接続し、それぞれの前記電力変換器の前記二次側直流端子を直列または並列に接続して前記電力変換装置の前記二次側直流電圧の端子に接続し、前記電力変換装置を前記複数台の前記電力変換器を備えた構成のものとすることで、前記一次側直流電圧および前記二次側直流電圧を変化させることなく前記電力変換器の前記一次側直流端子の電圧と前記二次側直流端子の電圧との少なくとも一方を変化させるようにした請求項１１記載の電力変換装置。
- 前記一次側直流端子または前記二次側直流端子が互いに直列接続される複数の前記電力変換器の間で電力の授受を行う補助回路を備えることで、前記一次側直流電圧および前記二次側直流電圧を変化させることなく当該複数の前記電力変換器の前記一次側直流端子の電圧または前記二次側直流端子の電圧を変化させるようにした請求項１２記載の電力変換装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017131017 | 2017-07-04 | ||
| JP2017131017 | 2017-07-04 | ||
| PCT/JP2018/014881 WO2019008854A1 (ja) | 2017-07-04 | 2018-04-09 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2019008854A1 JPWO2019008854A1 (ja) | 2019-07-04 |
| JP6559362B2 true JP6559362B2 (ja) | 2019-08-14 |
Family
ID=64949896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018538788A Active JP6559362B2 (ja) | 2017-07-04 | 2018-04-09 | 電力変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11038432B2 (ja) |
| EP (1) | EP3651331A4 (ja) |
| JP (1) | JP6559362B2 (ja) |
| WO (1) | WO2019008854A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6902963B2 (ja) * | 2017-08-22 | 2021-07-14 | ダイヤモンド電機株式会社 | コンバータ |
| JP6883489B2 (ja) * | 2017-08-22 | 2021-06-09 | ダイヤモンド電機株式会社 | コンバータ |
| KR102622325B1 (ko) | 2018-11-13 | 2024-01-10 | 삼성디스플레이 주식회사 | Dc-dc 컨버터 및 이를 포함하는 표시 장치 |
| JP7099356B2 (ja) * | 2019-02-19 | 2022-07-12 | オムロン株式会社 | 電力変換装置 |
| DE102019216911A1 (de) * | 2019-11-04 | 2021-05-06 | Robert Bosch Gmbh | Stromrichter und verfahren zum betreiben eines stromrichters |
| JP7508955B2 (ja) * | 2020-09-04 | 2024-07-02 | 株式会社明電舎 | 双方向絶縁型ｄｃ／ｄｃコンバータとその制御方法 |
| CN112910264B (zh) * | 2021-01-25 | 2022-03-11 | 深圳市斯康达电子有限公司 | 双有源桥式dc-dc变换器的五自由度调制方法 |
| US20220399821A1 (en) * | 2021-06-15 | 2022-12-15 | Texas Instruments Incorporated | Llc converter and control |
| CN113765408B (zh) * | 2021-10-08 | 2022-07-12 | 山东大学 | 基于预测控制的dab变换器关断损耗优化控制方法及系统 |
| CN114417767B (zh) * | 2022-01-17 | 2024-02-13 | 西安交通大学 | 一种基于电感电流特征值的dab电感损耗计算方法 |
| CN115498892B (zh) * | 2022-11-14 | 2023-02-28 | 西南交通大学 | 一种双有源桥的单侧扩展非对称移相调制方法和电路 |
| CN115498893B (zh) * | 2022-11-17 | 2023-02-28 | 西南交通大学 | 双有源桥变换器的对称-非对称移相调制方法和电路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0389852A (ja) * | 1989-08-31 | 1991-04-15 | Toshiba Corp | 共振形コンバータ |
| JP5963125B2 (ja) * | 2011-07-22 | 2016-08-03 | 株式会社Ihi | 直流電力変換装置 |
| JP2013081307A (ja) * | 2011-10-04 | 2013-05-02 | Integuran Kk | 広域入力型スイッチング電源および風力発電装置 |
| JP6019770B2 (ja) * | 2012-06-01 | 2016-11-02 | 株式会社明電舎 | 双方向絶縁型ｄｃ−ｄｃコンバータの制御装置 |
| JP6272036B2 (ja) | 2013-02-13 | 2018-01-31 | 株式会社Ｓｏｋｅｎ | 電力変換装置 |
| JP6049861B2 (ja) * | 2013-03-28 | 2016-12-21 | 三菱電機株式会社 | Ｄｃ／ｄｃコンバータ |
| JP2015065755A (ja) * | 2013-09-25 | 2015-04-09 | 株式会社ダイヘン | Ｄｃ−ｄｃコンバータ |
| WO2015187747A2 (en) * | 2014-06-02 | 2015-12-10 | Utah State University | Multi-mode control for a dc-to-dc converter |
| JP6307368B2 (ja) | 2014-06-27 | 2018-04-04 | 新電元工業株式会社 | Ｄｃ／ｄｃコンバータの制御装置及びその制御方法 |
| JP6343187B2 (ja) | 2014-06-27 | 2018-06-13 | 新電元工業株式会社 | Ｄｃ／ｄｃコンバータの制御装置及びその制御方法 |
| WO2016152366A1 (ja) * | 2015-03-24 | 2016-09-29 | 三菱電機株式会社 | 電力変換装置 |
| JP2017085785A (ja) * | 2015-10-28 | 2017-05-18 | ニチコン株式会社 | 双方向絶縁型ｄｃ／ｄｃコンバータ |
| JP2017099163A (ja) * | 2015-11-25 | 2017-06-01 | ニチコン株式会社 | 双方向絶縁型ｄｃ／ｄｃコンバータ |
| EP3761496A4 (en) * | 2018-03-02 | 2021-03-03 | Mitsubishi Electric Corporation | CURRENT CONVERSION DEVICE |
| DE102018210806A1 (de) * | 2018-06-29 | 2020-01-02 | Rheinisch-Westfälische Technische Hochschule (Rwth) Aachen | Elektrische Schaltung mit Hilfsspannungsquelle für Zero-Voltage-Switching in einem Gleichspannungswandler unter sämtlichen Lastbedingungen |
-
2018
- 2018-04-09 US US16/616,007 patent/US11038432B2/en active Active
- 2018-04-09 JP JP2018538788A patent/JP6559362B2/ja active Active
- 2018-04-09 EP EP18828276.8A patent/EP3651331A4/en active Pending
- 2018-04-09 WO PCT/JP2018/014881 patent/WO2019008854A1/ja unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP3651331A1 (en) | 2020-05-13 |
| US20200274457A1 (en) | 2020-08-27 |
| EP3651331A4 (en) | 2021-04-07 |
| WO2019008854A1 (ja) | 2019-01-10 |
| US11038432B2 (en) | 2021-06-15 |
| JPWO2019008854A1 (ja) | 2019-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6559362B2 (ja) | 電力変換装置 | |
| JP6722353B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP6963487B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| US8830711B2 (en) | Hybrid switch for resonant power converters | |
| US8259477B2 (en) | Multiphase resonant converter for DC-DC applications | |
| WO2019120244A1 (zh) | 谐振变换电路及其控制方法 | |
| US10608522B2 (en) | Electrical circuit with auxiliary voltage source for zero-voltage switching in DC-DC converter under all load conditions | |
| JP6783917B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP6049861B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| WO2018061286A1 (ja) | 電力変換装置 | |
| US11496044B2 (en) | DC/DC converter and neutral-point voltage balance control method thereof | |
| JP6355187B2 (ja) | 電力変換装置 | |
| JP6201586B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP6009003B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| US20200021198A1 (en) | Dc-dc converter | |
| JP2016012969A (ja) | Ｄｃ／ｄｃコンバータの制御装置及びその制御方法 | |
| JP2013038876A (ja) | Ｄｃ−ｄｃコンバータ及びバッテリ充電器 | |
| Jeong et al. | An interleaved active-clamp forward converter modified for reduced primary conduction loss without additional components | |
| US11437927B2 (en) | Voltage source converter generating a pulse train using two voltage levels | |
| JP6607749B2 (ja) | デュアルアクティブブリッジ回路 | |
| KR20220054821A (ko) | 소프트-스위칭 전류원 인버터 | |
| JP7472818B2 (ja) | 電力変換装置 | |
| KR20150070898A (ko) | 직류-직류 컨버터 및 이의 스위칭 방법 | |
| JP2021168534A (ja) | 電力変換装置 | |
| JP7515716B2 (ja) | 電力変換装置及び電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180724 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180724 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180724 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20181121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190212 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190618 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190716 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6559362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |