JP6550580B2 - ショットキーバリア整流器 - Google Patents

ショットキーバリア整流器 Download PDF

Info

Publication number
JP6550580B2
JP6550580B2 JP2018536125A JP2018536125A JP6550580B2 JP 6550580 B2 JP6550580 B2 JP 6550580B2 JP 2018536125 A JP2018536125 A JP 2018536125A JP 2018536125 A JP2018536125 A JP 2018536125A JP 6550580 B2 JP6550580 B2 JP 6550580B2
Authority
JP
Japan
Prior art keywords
layer
schottky barrier
communication
drift layer
barrier rectifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018536125A
Other languages
English (en)
Other versions
JP2019506740A (ja
Inventor
軼 裴
軼 裴
強 劉
強 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gpower Semiconductor Inc
Original Assignee
Gpower Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gpower Semiconductor Inc filed Critical Gpower Semiconductor Inc
Publication of JP2019506740A publication Critical patent/JP2019506740A/ja
Application granted granted Critical
Publication of JP6550580B2 publication Critical patent/JP6550580B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本出願は、2016年12月05日に出願された中国出願第201611102938.X号(発明の名称:窒化ガリウム系ショットキーバリア整流器)の優先権を主張し、その内容が参照によりすべて本明細書に組み込まれる。
本発明は、半導体デバイスの技術分野に関し、具体的には、ショットキーバリア整流器に関する。
炭化ケイ素、窒化ガリウムを始めとするワイドバンドギャップ半導体材料は、高破壊電界強度、良好な熱伝導性等の特徴を有する。高速鉄道、電気自動車技術の発展及び普及に伴い、より高性能の電気・電子デバイスに対する需要が増えている。従って、如何にワイドバンドギャップ半導体材料を用いてより高電圧で作動可能な電気・電子デバイスを製造するかは、ワイドバンドギャップ半導体材料についての研究の焦点となっている。
上記の事情を鑑み、本発明は、電子デバイスの逆耐圧性を向上できるショットキーバリア整流器を提供する。
本発明は、ショットキーバリア整流器を提供する。該ショットキーバリア整流器は、連通層と、前記連通層の一側且つ前記連通層とヘテロ接合構造を形成するドリフト層と、前記ドリフト層の前記連通層から遠い側に設けられた陽極金属と、前記連通層の前記ドリフト層から遠い側に設けられた陰極金属と、を含む。前記ドリフト層の前記連通層から遠い表面と前記連通層に近い表面との間にその厚さ方向に沿って延伸する第1領域を有し、前記第1領域は、第1金属元素を含み、前記第1領域における前記第1金属元素の含有量は、前記厚さ方向に沿って変化する。
なお、上記第1領域は、ドリフト層の2つの表面の間で選択された一定の長さを有する構造であり、該第1領域の厚さ方向に沿う両端は、それぞれドリフト層の2つの表面の一部であってもよい。即ち、両端は2つの表面に同時に到達し、又は一端のみがドリフト層の1つの表面に到達し、又は、2つの表面内に完全に位置してもよい。無論、第1領域は、ドリフト層の全体であってもが、それに制限して解釈されるものではない。さらに、第1領域の断面形状は、任意の形状であり得る。
好ましくは、前記第1領域における前記第1金属元素の含有量は、前記連通層から遠い側から前記連通層に近い側へ次第に減少する。
好ましくは、前記ドリフト層における前記第1金属元素の含有量は、前記連通層から遠い側から前記連通層に近い側へ次第に減少する。
好ましくは、前記ドリフト層における前記第1金属元素の含有量は、前記連通層から遠い側から前記連通層に近い側へn次曲線に従って次第に減少し、ここで、nが正の整数である。
好ましくは、前記n次曲線は、二次曲線又は三次曲線である。
好ましくは、前記ドリフト層の材料は、窒化アルミニウムガリウムを含み、前記第1金属元素は、アルミニウム元素であり、又は、前記ドリフト層の材料は、窒化インジウムガリウムを含み、前記第1金属元素は、インジウム元素である。
好ましくは、上記ドリフト層の材料は、窒化アルミニウムガリウムであり、上記第1金属元素は、アルミニウム元素であり、上記窒化アルミニウムガリウムの化学式はAlGa1−xNであり、前記ドリフト層の前記連通層から遠い側から前記連通層方向への深さをyとし、xとyが関数x=−ay+bを満たし、ここで、aとbが0より大きい定数であり、nが1より大きく、xが0〜1の範囲内である。
好ましくは、上記ショットキーバリア整流器は、前記ドリフト層の前記連通層から遠い側に設けられた第1トレンチをさらに含む。
好ましくは、上記ショットキーバリア整流器は、前記第1トレンチ内に設けられ、且つ前記陽極金属と同じである充填材料をさらに含む。
好ましくは、上記ショットキーバリア整流器は、前記第1トレンチ内に設けられた充填材料をさらに含み、前記充填材料は、チタン、アルミニウム、ニッケル、タングステン、金、銀、白金、鉛、窒化チタンのうちの1種又は複数種の組合せである。
好ましくは、上記ショットキーバリア整流器は、前記トレンチと前記充填材料との間に設けられた酸化物パッド層をさらに含む。
好ましくは、上記酸化物パッド層の材料は、シリカ又は窒化ケイ素である。
好ましくは、上記連通層は、基板と、上記基板の上記陰極金属から遠い側に設けられた緩衝層と、上記緩衝層の上記基板から遠い側に設けられたチャネル層とを含み、上記チャネル層は、上記ドリフト層と上記ヘテロ接合構造を形成する。
好ましくは、上記ショットキーバリア整流器は、上記ドリフト層、上記チャネル層及び上記緩衝層を貫通する第2トレンチをさらに含み、上記第2トレンチ内に上記チャネル層と上記基板を電気的接続する金属配線層が設けられる。
好ましくは、上記ショットキーバリア整流器は、上記第2トレンチ内に設けられ、且つ上記金属配線層を被覆する絶縁充填層をさらに含み、上記絶縁充填層は、上記ドリフト層と上記金属配線層とを絶縁する。
好ましくは、上記連通層は、上記陰極金属に近い基板、及び上記ドリフト層に近いエピタキシャル層を含む。
好ましくは、上記エピタキシャル層の材料は、低濃度にドープされた窒化ガリウムである。
好ましくは、上記基板の上記エピタキシャル層に近い側の材料は、N型ドープされた窒化ガリウムである。
好ましくは、上記ドリフト層は、上記エピタキシャル層に近い電荷層、及び上記エピタキシャル層から遠いキャップ層を含む。
好ましくは、上記電荷層の材料は、窒化アルミニウムガリウムであり、上記キャップ層は、窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウム、窒化アルミニウムのいずれの1種又は複数種の組合せから構成される単層又は多層構造である。
本発明の実施例が提供するショットキーバリア整流器は、従来技術と比較して、少なくとも以下の優位性を有する。即ち、本発明の実施例のショットキーバリア整流器は、厚さ方向に沿って次第に変化するアルミニウム含有量を有する窒化アルミニウムガリウム材料を使用することにより、ドリフト層の内部にドリフト層の厚さ方向に沿って段階的に分布する分極電荷領域が形成され、ドリフト層における電界分布が滑らかになり、整流器の耐圧レベルをさらに向上させる。
本発明の実施例に係るショットキーバリア整流器は、分極電荷のイオン化によりキャリアを生成して導電することで、活性化エネルギーを必要とせず、電荷をイオン化することができるため、比較的低い温度で作動できる。
本発明の実施例に係るショットキーバリア整流器は、金属酸化物トレンチの設計を採用することにより、逆耐圧時のドリフト層における電界が最も強い位置をショットキーバリアからトレンチの底面に移転することで、整流器の耐圧を向上させる。
本発明の実施例の技術的解決策をより明瞭に述べるために、以下、実施例で使用する必要がある図面を簡潔に紹介する。明らかに、以下の説明での添付図面は、単に本発明のいくつかの実施形態を示すだけであり、当業者は、創造的な努力なしにこれらの添付図面から、さらに他の図面を導き出すことができる。
図1は、本発明の実施例1が提供するショットキーバリア整流器の構造模式図である。 図2は、本発明の実施例1が提供するショットキーバリア整流器のドリフト層におけるアルミニウム成分の分布模式図である。 図3は、本発明の実施例が提供するショットキーバリア整流器のエネルギーバンドの構造模式図である。 図4は、本発明の実施例2が提供する別のショットキーバリア整流器の構造模式図である。 図5は、本発明の実施例2が提供する別のショットキーバリア整流器の構造模式図である。
以下は、本発明の実施形態における添付図面を参照して、本発明の実施形態における技術的解決策を明瞭にかつ十分に述べる。明らかに、述べられる実施形態は本発明の実施形態のすべてではなく単に一部である。通常、ここで添付する図面で述べ、示す本発明の実施例の部品は、様々な異なる構成で配置及び設計されることができる。従って、以下では、図面に提供される本発明の実施例に対する詳しい叙述は、本発明の特定の実施例を示すもので、本発明の保護範囲を制限しない。創造的な努力なしに本発明の実施形態に基づいて当業者によって得られるすべての他の実施形態は、本発明の保護範囲に包含されなければならない。
なお、以下の図面において、類似する符号又はアルファベットは、類似する構成要素を示す。従って、ある構成要素がある図面に定義されるならば、それ以降の図面には、該構成要素をさらに定義及び解釈する必要がない。また、本明細書において、用語「第1」、「第2」等は、単に区別するために用いられ、相対的な重要性を示すか、または示唆するものとして理解されるものではない。
半導体材料は、通常、イオン注入プロセスによりその異なる領域の抵抗を変調する。選択された領域内に浅い準位の不純物粒子を導入することにより、半導体材料が常温においても電離してキャリアを生成することで、半導体材料の異なる領域の抵抗の調節目的を達する。さらに、これらのドープ領域のキャリアが電界により消耗された後、残りのイオン化不純物により形成した空間電荷が電界方向と反対の内蔵電界を形成することができる。従って、イオンドーピングの濃度分布を変調することにより、より均一な電界分布を得ることができ、半導体デバイスの耐圧能力を向上できる。
窒化ガリウム等の材料で製造された半導体では、このような浅い準位の不純物イオンの注入プロセスに以下の2つの問題がある。一つは、イオン注入による大量の格子損傷により極めて高いアニーリング温度が必要とされ、また、このような高温は、窒化ガリウムの表面特性の劣化を引き起こし、デバイスの性能に影響を与えることである。もう一つは、窒化ガリウム材料に注入した後、アニーリングによるイオン活性化率が非常に低く、注入プロセスにより所要なドーピング濃度を効果的に得ることができないことである。この2つの問題により、浅い準位注入プロセスの、例えば、窒化ガリウムデバイス設計における応用が制限される。
窒化ガリウム等の材料の浅い準位ドーピングプロセスの技術問題を解決するために、本発明は、浅い準位の注入ドーピングプロセスの代わりに、新しい技術的解決策を使用することにより、高温アニーリングによる技術問題を回避することができる。例えば、窒化アルミニウムガリウム(AlGaN)及び窒化ガリウム(GaN)から構成されるヘテロ接合構造において、例えば、AlGaNにおけるアルミニウム成分をある領域で連続的に変化させることで、該領域内に段階的分布の分極電荷を形成し、ひいては、AlGaN/GaNヘテロ接合構造領域内に二次元電子ガスに類似する電子分布を形成することができる。この分極電荷は、例えば、半導体材料の抵抗率を変調できるとともに、電界で空間電荷として電圧を受けることができる。浅い準位ドーピングにより導入されるキャリアに比べて、本発明の実施例に係る分極電荷により導入される電子は、例えば、伝導帯に位置できることで、余分な活性化エネルギーが必要とされない。従って、本発明のいくつかの実施例に係るショットキーバリア整流器は、比較的低い温度で作動でき、キャリアのフリーズ効果が発生することないため、整流器が比較的低い温度で作動できる。
本発明の実施例が提供する窒化ガリウム系ショットキーバリア整流器は、ドリフト層に空間分極電荷領域を導入することにより、半導体デバイスの耐圧能力が向上する。また、本発明のいくつかの実施例に係るショットキーバリア整流器は、金属酸化物トレンチ構造を採用し、ヘテロ接合構造におけるアルミニウム成分を変調することにより、本発明のいくつかの実施例に係るショットキーバリア整流器は、逆耐圧が高く、作動温度が低いという利点を有する。
具体的な実施例を説明する前に指摘する必要があるのは、本発明の実施形態における金属酸化物トレンチが第1トレンチ、陰極トレンチが第2トレンチである。明確に説明するために、以下、金属酸化物トレンチ及び陰極トレンチで実施例を記述する。また、当業者が理解されるように、ドリフト層の厚さ方向と深さ方向は一致する。明細書における深さとは、ドリフト層の連通層から遠い側の表面からドリフト層内に進入した距離を意味する。例えば、ドリフト層の連通層から遠い側の表面の深さはゼロであり、ドリフト層の連通層から遠い側の表面からその連通層に近い側の表面までの距離は最大深さである。
さらに、整流器の電界が最も強い位置が一般に表面ショットキーバリアにあるため、逆耐圧時に、ショットキーバリア破壊によりデバイスが失効する場合がある。本発明の整流器は、金属酸化物トレンチの設計を採用し、逆耐圧時のドリフト層における電界が最も強い位置をショットキーバリアからトレンチの底面に移転することで、本発明の整流器のショットキーバリアは、より高い電圧に耐えることができ、本発明の整流器の全体の耐圧レベルが向上する。
さらに、金属酸化物トレンチを導入したところ、トレンチ底面の電界が最も強い位置は、金属酸化物トレンチにおける酸化物の耐圧限界により耐圧レベルが制限されることがある。それに対し、本発明は、アルミニウム変化成分のAlGaN/GaNヘテロ接合構造により生成される分極電荷の濃度が変調されやすいという利点を利用し、二次関数によりAlGaN/GaNヘテロ接合構造におけるアルミニウム成分を変調することにより、生成される分極電荷が深さ方向に沿って徐々に増加する。この設計により、ドリフト層内の電界分布が非常に滑らかになり、顕著なピークがなく、金属酸化物トレンチにおける酸化物の耐圧限界は、デバイスの耐圧レベルを制限する条件ではなくなるため、整流器の逆耐圧レベルをさらに向上できる。
従って、本発明の実施例は、窒化ガリウム系ショットキーバリア整流器を提供する。該窒化ガリウム系ショットキーバリア整流器は、空間分極電荷領域をドリフト層として使用し、金属酸化物トレンチ構造を採用し、且つヘテロ接合構造におけるアルミニウム成分を変調することにより、類似の整流器製品と比較して、逆耐圧が高く、作動温度が低いという利点を有する。
実施例1
図1は、本発明の実施例が提供するショットキーバリア整流器10の構造を示す。ショットキーバリア整流器10は、連通層100と、連通層100の一側に設けられたドリフト層200と、ドリフト層200の連通層100から遠い側に設けられた金属酸化物トレンチ300と、ドリフト層200とショットキー接触を形成する陽極金属400と、連通層100とオーミック接触を形成する陰極金属500とを含む。
上記連通層100は、N型ドープされた窒化ガリウム基板であってもよく、非窒化ガリウム基板をヘテロエピタキシーして得られたものであってもよい。連通層100は、例えば、サファイア、炭化ケイ素、シリコン、ニオブ酸リチウム、絶縁基板シリコン、又は窒化アルミニウムのいずれか1種を基板としてヘテロエピタキシーして得られたものであり得る。ヘテロエピタキシャル窒化ガリウム層の材料は、例えば、N型ドープされた窒化ガリウムである。上記連通層100の構造に非窒化ガリウム基板を使用する場合に、表面(連通層の陰極金属から遠い側)のデバイス構造が形成された後、薄化技術によりこのヘテロ基板を除去して高濃度にドープされたN型窒化ガリウム基板を露出させることで、露出したN型窒化ガリウム基板に陰極金属500を堆積する必要がある。上記連通層100の厚さは1μm〜1cmであり、ドーピング濃度は1010cm−3〜1023cm−3である。本実施例において、連通層100は、N型窒化ガリウム基板であり、ドーピング濃度は、1019cm−3である。
上記ドリフト層200は、陽極金属400から遠い側の連通層100と共にヘテロ接合構造を形成する。ドリフト層200の材料は、窒化アルミニウムガリウム、窒化インジウムガリウム、又は窒化ガリウムとヘテロ接合構造を形成可能な材料であり得る。ドリフト層200の厚さは100nm〜100μmであり、ドーピング濃度は1010cm−3〜1023cm−3である。
本実施例におけるドリフト層200は、ドープされていない窒化アルミニウムガリウムAlGa1−xN材料である。例えば、AlGa1−xNにおけるアルミニウム成分xが深さ方向(即ち、ドリフト層の厚さ方向)に沿って任意の変調関数に従って変化することができる。本発明の一実施例において、該ドリフト層200の厚さは2μmであり、アルミニウム成分は、深さにつれて図2に示す所定の変調関数に従って変化する。本実施例のデバイスの、深さ方向に沿うエネルギーバンド構造及び分極電荷の密度分布を図3に示す。
引き続き図2を参照されたい。例えば、ドリフト層の連通層から遠い側から連通層方向へドリフト層内に進入した深さをyとする場合に、xとyは、x=−ay+bの関係を満たし得る。ここで、aとbが0より大きい定数であり、nが0、好ましくは1より大きく、xが0〜1の範囲内であり、y値が0とドリフト層の厚さの値との間で変化する。該関数関係式から分かるように、nが1であるときに、xが深さyの変化につれて直線的に減少する。Nが1ではないときに、xが深さyの変化につれて曲線的に減少する。例えば、曲線関数は、二次関数又は三次関数であり得る。Xとyの変化が二次曲線変化関係又は三次曲線変化関係をとる場合に、ドリフト層内の電界分布がより滑らかになり、顕著なピークがなく、デバイスの耐圧能力のさらなる向上に有利である。さらに、上記関数により、アルミニウム成分は、深さyの増加につれて徐々に減少することも分かる。即ち、ドリフト層におけるアルミニウムの含有量は、連通層から遠い側の表面から連通層に近い側の表面へ徐々に減少する。例えば、ドリフト層の連通層に近い側の表面にはアルミニウム元素を含まなくても良い。
例えば、まず、ドリフト層200をエッチングして金属酸化物トレンチ300を形成し、次いで、形成したトレンチに酸化物パッド層301及び充填層302を順次堆積することができる。ここで、上記トレンチの深さは、例えば、ドリフト層200の厚さ以下である。
該酸化物パッド層301は、シリカ、窒化ケイ素、及びその類似体のうちの1種であり得る。
充填層302の材料は、金属(例えば、陽極金属400と同じ金属)であってもよく、チタン、アルミニウム、ニッケル、タングステン、金、銀、白金、鉛、窒化チタン及びその類似した材料のうちの1種又は複数種の組合せであってもよい。
上記陽極金属400は、ドリフト層200の連通層100から遠い側の表面に位置する。該陽極金属400は、ドリフト層200の窒化アルミニウムガリウム材料とショットキーバリアを形成する。該陽極金属400の材料は、チタン、アルミニウム、ニッケル、タングステン、金、銀、白金、鉛、窒化チタン及びその類似した材料のうちの1種又は複数種の組合せであってもよく、複合構造を有する金属層であってもよい。
上記陰極金属500は、連通層100のドリフト層200から遠い側の表面に位置する。該陰極金属500は、例えば、連通層100の、例えば、N型低抵抗材料とオーミック接触を形成する。該陰極金属500の材料は、チタン、アルミニウム、ニッケル、タングステン、金、銀、白金、鉛、窒化チタン及びその類似した材料のうちの1種又は複数種の組合せであってもよく、複合構造を有する金属層であってもよい。
整流器の電界が最も強い位置が一般に表面ショットキーバリアにあるため、逆耐圧時に、ショットキーバリア破壊によりデバイスが失効する場合がある。本発明の一実施例に係る整流器は、金属酸化物トレンチの設計を採用し、逆耐圧時のドリフト層における電界が最も強い位置をショットキーバリアからトレンチの底面に移転することで、本発明の整流器のショットキーバリアは、より高い電圧に耐えることができ、本発明の整流器の全体の耐圧レベルが向上する。
さらに、本発明の実施例において、ドリフト層の連通層から遠い側に金属酸化物トレンチを形成することによりデバイスの耐圧能力をある程度に向上できるが、デバイスの耐圧能力の向上は、金属酸化物トレンチにおける酸化物の耐圧限界により制限される。また、本発明の一実施例に係るショットキーバリア整流器は、アルミニウム変化成分のAlGaN/GaNヘテロ接合構造により生成される分極電荷の濃度が変調されやすいという利点を利用し、変調関数(例えば、二次曲線関数)によりAlGaN/GaNヘテロ接合構造におけるアルミニウム成分を変調することで、生成される分極電荷が深さ方向に沿って徐々に低減する。このような分極電荷の変調方式により、ドリフト層内の電界分布が非常に滑らかになり、顕著なピークがなく、金属酸化物トレンチにおける酸化物の耐圧限界は、デバイスの耐圧レベルを制限する条件ではなくなる。次第に変化する分極電荷濃度と金属酸化物トレンチとの組合せにより、整流器の逆耐圧レベルをさらに向上できる。
実施例2
電力デバイスの製造コストを低減するために、本発明の実施例に係る連通層は、シリコン基板を使用し、且つ部分垂直となる構造設計を採用することにより、基板薄化技術を避けることができ、プロセスを簡単化する。実施例2は、実施例1の変形例であり、その構造を図4に示す。ショットキーバリア整流器20は、連通層100と、ドリフト層200と、金属酸化物トレンチ300と、ドリフト層200とショットキー接触を形成する陽極金属400と、連通層100とオーミック接触を形成する陰極金属500と、陰極トレンチ600とを含む。本実施例は、連通層100の構造、及び陰極トレンチ600の追加において実施例1と相違する。
本実施例の上記連通層100は、基板101、緩衝層102、及びチャネル層103を含む。緩衝層102は、基板101の陰極金属500から遠い側に設けられ、チャネル層103は、緩衝層102の基板101から遠い側に設けられる。チャネル層103とドリフト層200はヘテロ接合構造を形成する。
基板101の材料は、シリコン、サファイア、炭化ケイ素、ニオブ酸リチウム、絶縁基板シリコン、又は窒化アルミニウムのうちのいずれか1種であり得る。基板101の厚さは1μm−1cmであり、ドーピング濃度は1010cm−3〜1023cm−3である。
例えば、緩衝層102の材料は、窒化アルミニウム、窒化アルミニウムガリウム、又は窒化ガリウムであり得る。例えば、緩衝層102は、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウムのうちの1種又は任意の組合せから形成される一層又は多層構造であってもよい。例えば、緩衝層102の厚さは1nm〜10μm、ドーピング濃度は1010cm−3〜1023cm−3であり得る。緩衝層102を設けることにより、基板101とチャネル層103との間の格子不整合を減少し、チャネル層103の結晶品質を向上できる。
例えば、チャネル層103の材料は、窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウムのうちの1種又は複数種の組合せであり得る。例えば、チャネル層103は、一層又は多層構造であり得る。チャネル層103とドリフト層200は、ヘテロ接合構造を形成し、ドリフト層200に分極電荷を生成する。例えば、チャネル層103の厚さは1nm〜100nm、ドーピング濃度は1010cm−3〜1023cm−3であり得る。
例えば、陰極トレンチ600を形成するために、まず、例えば、ドリフト層の連通層から遠い側をエッチングして基板101までの深さのトレンチを形成し、次いで、金属配線層601及び絶縁充填層602を順次堆積する。つまり、エッチングによりドリフト層200、チャネル層103及び緩衝層102を貫通するトレンチ600を形成し、この場合に、トレンチ600の基板101に近い側が基板101の一部に露出されることにより、トレンチ600に金属を充填することで金属配線層601を形成する。なお、金属配線層601の基板101から遠い側は、例えば、ドリフト層200に接触せず、金属配線層601の基板101から遠い側に絶縁充填層602を被覆することにより、金属配線層601とドリフト層200を絶縁させる。
上記金属配線層601は、N型窒化ガリウム層とシリコン基板101とを電気的に接続することができる。例えば、金属配線層601の金属は、チタン、アルミニウム、ニッケル、タングステン、金、銀、白金、鉛、窒化チタン及びその類似した材料のうちの1種又は複数種の組合せであってもよく、複合構造を有する金属層であってもよい。
上記絶縁充填層602は、金属配線層601とドリフト層200とを電気的に絶縁することができる。絶縁充填層602の材料は、例えば、シリカ、窒化ケイ素、及びその類似体のうちの1種であり得る。
本実施例は、連通層を基板、緩衝層、及び連通層を有する構造とすることにより、基板とチャネル層との間の格子不整合を減少し、チャネル層の結晶品質を向上させ、ひいてはショットキーバリア整流器の電気特性を向上できる。さらに、本実施例は、陰極トレンチを設けることにより、ショットキーバリアの電界干渉をさらに減少し、デバイスの電気特性を向上できる。
実施例3
デバイスの実際の製造プロセスにおいて、高濃度にドープされたN型窒化ガリウムの高欠陥密度の問題を解決するために、例えば、窒化アルミニウムガリウムとN型窒化ガリウム層との間に一層の低濃度にドープされたN型窒化ガリウムを導入することができる。応力を保持し、且つショットキー接触を形成する半導体材料表面の結晶特性を向上させるために、例えば、ドリフト層200にキャップ層を導入することができる。本発明の実施例3は、実施例1の別の変形例であり、その構造を図5に示す。同様に、ショットキーバリア整流器30は、連通層100と、ドリフト層200と、金属酸化物トレンチ300と、ドリフト層200とショットキー接触を形成する陽極金属400と、連通層100とオーミック接触を形成する陰極金属500とを含む。本実施例は、連通層100及びドリフト層200の具体的な構造において実施例1と相違する。
本実施例において、上記連通層100は、基板104及びエピタキシャル層105を含む。基板104は、例えば、陰極金属500とオーミック接触を形成し、且つ基板104の陰極金属500から遠い側にエピタキシャル層105が設けられる。この場合に、エピタキシャル層105はドリフト層200とヘテロ接合構造を形成する。
理解されるように、本実施例において、上記基板104は、N型ドープされた窒化ガリウム基板であってもよく、非窒化ガリウム基板をヘテロエピタキシーして得られたものであってもよい。非窒化ガリウム基板の材料は、例えば、サファイア、炭化ケイ素、硅、ニオブ酸リチウム、絶縁基板シリコン、又は窒化アルミニウムのうちのいずれか1種であり得る。この場合に、非窒化ガリウム基板をヘテロエピタキシーした窒化ガリウム層は、例えば、N型ドープされた窒化ガリウムであってもよい。上記のように、上記基板104の構造に非窒化ガリウム基板を使用する場合に、表面のデバイス構造が形成された後、薄化技術によりこのヘテロ基板を除去することで、露出した高濃度にドープされたN型窒化ガリウム基板に陰極金属500を堆積し形成する必要がある。上記基板104の厚さは1μm〜1cm、ドーピング濃度は1010cm−3〜1023cm−3であり得る。本実施例において、基板104は、N型窒化ガリウム基板であり、ドーピング濃度は、1019cm−3である。
上記エピタキシャル層105は、低濃度にドープされた窒化ガリウムエピタキシャル層であり得る。例えば、エピタキシャル層105の厚さは100nm〜10μm、ドーピング濃度は1010cm−3〜1023cm−3である。
上記ドリフト層200は、エピタキシャル層105に近い電荷層201、及びエピタキシャル層105から遠いキャップ層202を含む。エピタキシャル層105は、電荷層201とヘテロ接合構造を形成する。上記のように、キャップ層202を導入することにより、半導体材料の表面応力を保持し、ショットキー接触を形成する半導体材料表面の結晶特性を向上できる。
上記電荷層201とその一側に位置するエピタキシャル層105とは組み合わせてヘテロ接合構造を形成する。電荷層201の材料は、例えば、窒化アルミニウムガリウムであり得る。例えば、電荷層201の厚さは100nm〜100μm、ドーピング濃度は1010cm−3〜1023cm−3であり得る。上記のように、にAlGa1−xNおけるアルミニウム成分xは、深さ方向に沿って任意の変調関数に従って変化することができ、ここでは、説明を省略する。
例えば、キャップ層202の材料は、窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウムのうちの1種又は複数種の組合せであり得る。例えば、キャップ層202は、一層又は多層構造であり得る。例えば、キャップ層202の厚さは、1nm〜10umより小さく、ドーピング濃度は、1010cm−3〜1023cm−3であり得る。キャップ層202を設けることにより、半導体晶体の表面形態を最適化することができる。
以上より、本発明が提供する窒化ガリウム系ショットキーバリア整流器は、従来技術と比較して、少なくとも以下の優位性を有する。即ち、
本発明の実施例に係るショットキーバリア整流器は、窒化アルミニウムガリウム材料におけるアルミニウム成分を深さ方向に沿って変化させることで、ドリフト層の内部に分極電荷領域を形成させ、整流器の耐圧能力を向上できる。
本発明の実施例に係るショットキーバリア整流器は、分極電荷のイオン化によるキャリアにより導電することで、活性化エネルギーが必要とされないため、比較的低い温度で作動できる。
本発明の一実施例に係るショットキーバリア整流器は、逆耐圧時のドリフト層における電界が最も強い位置をショットキーバリアからトレンチの底面に移転することで、整流器の耐圧を向上させる。深さ方向においてAlGaN/GaNヘテロ接合におけるアルミニウム成分を変調して、分極による電荷を深さ方向に沿って段階的に分布させることにより、ドリフト層内の電界分布が滑らかになり、整流器の耐圧レベルをさらに向上できる。
上記の実施例は、本発明の好ましい実施例に過ぎず、本発明を制限するものではない。当業者に理解されるように、上記実施例の様々な変更及び変形も本発明に含まれる。

Claims (14)

  1. 連通層と、
    前記連通層の一側に設けられ、前記連通層とヘテロ接合構造を形成するドリフト層と、
    前記ドリフト層の前記連通層から遠い側に設けられた陽極金属と、
    前記連通層の前記ドリフト層から遠い側に設けられた陰極金属と、
    を含み、
    前記ドリフト層の前記連通層から遠い表面と前記連通層に近い表面との間に、その厚さ方向に沿って延伸する第1領域を有し、前記第1領域は、第1金属元素を含み、且つ前記第1領域における前記第1金属元素の含有量が前記厚さ方向に沿って変化して、前記ドリフト層に分極電荷を生成させ
    前記連通層は、
    基板と、
    前記基板の前記陰極金属から遠い側に設けられた緩衝層と、
    前記緩衝層の前記基板から遠い側に設けられたチャネル層と、
    を含み、
    前記チャネル層は、前記ドリフト層と前記ヘテロ接合構造を形成することを特徴とするショットキーバリア整流器。
  2. 前記ドリフト層の前記連通層から遠い側に設けられた第1トレンチをさらに含むことを特徴とする請求項1に記載のショットキーバリア整流器。
  3. 前記第1トレンチ内に設けられ、且つ前記陽極金属と同じである充填材料をさらに含むことを特徴とする請求項2に記載のショットキーバリア整流器。
  4. 前記第1トレンチ内に設けられた充填材料をさらに含み、前記充填材料は、チタン、アルミニウム、ニッケル、タングステン、金、銀、白金、鉛、窒化チタンのうちの1種又は複数種の組合せであることを特徴とする請求項2に記載のショットキーバリア整流器。
  5. 前記第1トレンチと前記充填材料との間に設けられた酸化物パッド層又は窒化物パッド層をさらに含むことを特徴とする請求項3又は4に記載のショットキーバリア整流器。
  6. 前記第1領域における前記第1金属元素の含有量は、前記連通層から遠い側から前記連通層に近い側へ次第に減少することを特徴とする請求項1乃至5のいずれか1項に記載のショットキーバリア整流器。
  7. 前記ドリフト層における前記第1金属元素の含有量は、前記連通層から遠い側から前記連通層に近い側へ次第に減少することを特徴とする請求項1乃至6のいずれか1項に記載のショットキーバリア整流器。
  8. 前記ドリフト層における前記第1金属元素の含有量は、前記連通層から遠い側から前記連通層に近い側へn次曲線に従って次第に減少し、ここで、nが正の整数であることを特徴とする請求項7に記載のショットキーバリア整流器。
  9. 前記ドリフト層の材料は、窒化アルミニウムガリウムを含み、前記第1金属元素は、アルミニウム元素であり、又は
    前記ドリフト層の材料は、窒化インジウムガリウムを含み、前記第1金属元素は、インジウム元素であることを特徴とする請求項1乃至8のいずれか1項に記載のショットキーバリア整流器。
  10. 前記ドリフト層の材料は、窒化アルミニウムガリウムであり、その化学式はAlGa1−xNであり、前記第1金属元素は、アルミニウム元素であり、前記ドリフト層の前記連通層から遠い側から前記連通層方向への深さをyとし、xとyが関数x=−ay+bを満たし、ここで、aとbが0より大きい定数であり、nが1より大きく、xが0〜1の範囲内であることを特徴とする請求項1乃至9のいずれか1項に記載のショットキーバリア整流器。
  11. 前記ドリフト層、前記チャネル層、及び前記緩衝層を貫通する第2トレンチをさらに含み、前記第2トレンチ内に、前記チャネル層と前記基板とを電気的接続する金属配線層が設けられることを特徴とする請求項に記載のショットキーバリア整流器。
  12. 前記第2トレンチ内に設けられ、且つ前記金属配線層を被覆する絶縁充填層をさらに含み、前記絶縁充填層は、前記ドリフト層と前記金属配線層とを絶縁することを特徴とする請求項11に記載のショットキーバリア整流器。
  13. 前記連通層は、前記陰極金属に近い基板、及び前記ドリフト層に近いエピタキシャル層を含むことを特徴とする請求項1乃至12のいずれか1項に記載のショットキーバリア整流器。
  14. 前記ドリフト層は、前記エピタキシャル層に近い電荷層、及び前記エピタキシャル層から遠いキャップ層を含むことを特徴とする請求項13に記載のショットキーバリア整流器。
JP2018536125A 2016-12-05 2017-05-11 ショットキーバリア整流器 Active JP6550580B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201611102938.X 2016-12-05
CN201611102938.XA CN106601789B (zh) 2016-12-05 2016-12-05 一种氮化镓基肖特基势垒整流器
PCT/CN2017/083960 WO2018103269A1 (zh) 2016-12-05 2017-05-11 一种肖特基势垒整流器

Publications (2)

Publication Number Publication Date
JP2019506740A JP2019506740A (ja) 2019-03-07
JP6550580B2 true JP6550580B2 (ja) 2019-07-31

Family

ID=58594833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018536125A Active JP6550580B2 (ja) 2016-12-05 2017-05-11 ショットキーバリア整流器

Country Status (3)

Country Link
JP (1) JP6550580B2 (ja)
CN (1) CN106601789B (ja)
WO (1) WO2018103269A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601789B (zh) * 2016-12-05 2018-03-30 苏州捷芯威半导体有限公司 一种氮化镓基肖特基势垒整流器
US10971634B2 (en) * 2017-06-29 2021-04-06 Mitsubishi Electric Corporation Oxide semiconductor device and method of manufacturing oxide semiconductor device
JP6847890B2 (ja) * 2018-05-14 2021-03-24 株式会社東芝 半導体装置
CN113611734A (zh) * 2021-07-26 2021-11-05 西安电子科技大学 基于氮化镓衬底的渐变铝组分铝镓氮mosfet及制备方法
CN114217200B (zh) * 2021-12-10 2024-01-30 西安电子科技大学芜湖研究院 一种n极性iii族氮化物半导体器件的性能预测方法及装置
WO2023248753A1 (ja) * 2022-06-21 2023-12-28 株式会社ジャパンディスプレイ アモルファス基板上の窒化ガリウム系半導体デバイス及びその作製方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5374520B2 (ja) * 2008-12-26 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置、ショットキバリアダイオード、電子装置、および半導体装置の製造方法
US7842974B2 (en) * 2009-02-18 2010-11-30 Alpha & Omega Semiconductor, Inc. Gallium nitride heterojunction schottky diode
JP2011082331A (ja) * 2009-10-07 2011-04-21 National Institute Of Advanced Industrial Science & Technology 半導体素子
JP2013030618A (ja) * 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
JP5641029B2 (ja) * 2012-09-24 2014-12-17 住友電気工業株式会社 Iii族窒化物系電子デバイス
JP5865860B2 (ja) * 2013-03-25 2016-02-17 株式会社東芝 半導体装置
CN103400865B (zh) * 2013-07-31 2016-07-13 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN肖特基二极管
US20150152543A1 (en) * 2013-10-30 2015-06-04 Skyworks Solutions, Inc. Systems, devices and methods related to reactive evaporation of refractory materials
CN104795452B (zh) * 2014-01-16 2018-04-27 上海韦尔半导体股份有限公司 肖特基整流器及其制作方法
US9741711B2 (en) * 2014-10-28 2017-08-22 Semiconductor Components Industries, Llc Cascode semiconductor device structure and method therefor
JP6341077B2 (ja) * 2014-12-09 2018-06-13 豊田合成株式会社 半導体装置の製造方法
CN106601789B (zh) * 2016-12-05 2018-03-30 苏州捷芯威半导体有限公司 一种氮化镓基肖特基势垒整流器

Also Published As

Publication number Publication date
CN106601789A (zh) 2017-04-26
WO2018103269A1 (zh) 2018-06-14
JP2019506740A (ja) 2019-03-07
CN106601789B (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
JP6550580B2 (ja) ショットキーバリア整流器
CN105789047B (zh) 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
TWI478357B (zh) 半導體異質結構二極體以及包含其之組件
JP6522102B2 (ja) 電界効果ダイオード及びその製造方法
CN105474405B (zh) 具有垂直结构的氮化镓功率半导体器件
CN103606551B (zh) 碳化硅沟槽型半导体器件及其制作方法
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
CN103858236A (zh) 利用再生长栅极的GaN垂直JFET的方法和系统
KR20120027988A (ko) 질화갈륨계 반도체소자 및 그 제조방법
CN111192928B (zh) 一种高击穿电压低反向漏电的垂直GaN肖特基器件结构
CN102709320B (zh) 纵向导通的GaN基MISFET 器件及其制作方法
CN103875075A (zh) 利用再生长沟道的GaN垂直JFET的方法和系统
CN108461591B (zh) 氮化物半导体外延叠层结构及其功率元件
CN110729346B (zh) 一种低导通电阻高耐压能力的宽禁带半导体整流器件
CN107393890A (zh) 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法
CN109560120B (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
US20130161736A1 (en) Trench metal oxide semiconductor transistor device and manufacturing method thereof
US9905683B2 (en) Semiconductor power device
CN107195674B (zh) 具有石墨烯掩埋源极和纵向栅极的GaN HEMT元胞结构及制备方法
JP2013232578A (ja) ショットキーバリアダイオード
KR20130004760A (ko) 파워소자 및 이의 제조방법
US10672917B2 (en) Schottky barrier rectifier
CN105185841B (zh) 一种场效应二极管及其制作方法
CN108352408A (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
CN116344612B (zh) 垂直功率器件及其制作方法

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190528

R150 Certificate of patent or registration of utility model

Ref document number: 6550580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250