JP6544447B2 - 信号伝達装置 - Google Patents

信号伝達装置 Download PDF

Info

Publication number
JP6544447B2
JP6544447B2 JP2017567981A JP2017567981A JP6544447B2 JP 6544447 B2 JP6544447 B2 JP 6544447B2 JP 2017567981 A JP2017567981 A JP 2017567981A JP 2017567981 A JP2017567981 A JP 2017567981A JP 6544447 B2 JP6544447 B2 JP 6544447B2
Authority
JP
Japan
Prior art keywords
signal
circuit
chip
transmission device
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017567981A
Other languages
English (en)
Other versions
JPWO2017141566A1 (ja
Inventor
赤羽　正志
正志 赤羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2017141566A1 publication Critical patent/JPWO2017141566A1/ja
Application granted granted Critical
Publication of JP6544447B2 publication Critical patent/JP6544447B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24—Housings ; Casings for instruments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B11/00—Transmission systems employing sonic, ultrasonic or infrasonic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/071—Mounting of piezoelectric or electrostrictive parts together with semiconductor elements, or other circuit elements, on a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Description

この発明は、信号伝達装置に関する。
従来、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ：微小電気機械システム）技術を用いてセンサやアクチュエータなど複数の異なる要素を同一基板上に形成した微細デバイス（以下、ＭＥＭＳデバイスとする）が公知である（例えば、下記特許文献１参照。）。また、ＭＥＭＳデバイスを半導体基板上に集積化したモジュールが公知である（例えば、下記特許文献２，３参照。）。下記特許文献１には、可動ビーム（梁状部品）の変位を検出するセンサを備えた機械アイソレータについて提案されている。下記特許文献２には、ＭＥＭＳデバイスおよび受動素子をそれぞれ異なる基板に接合して単一のモジュールに集積化する技術について提案されている。下記特許文献３には、ＭＥＭＳデバイスを気密封止する技術について提案されている。
従来のＭＥＭＳデバイスまたはＭＥＭＳデバイスを集積化したモジュールの構造について説明する。図１７は、従来のＭＥＭＳデバイスの構造を簡易的に示すブロック図である。図１７は、下記特許文献１の図１である。図１７に示すＭＥＭＳデバイスは、同一の半導体基板上に、アクチュエータ２０１、制御素子２０２、センサ２０３および可動ビーム２０４を備えたアナログアイソレータである。アクチュエータ２０１、センサ２０３および可動ビーム２０４は、ＭＥＭＳ技術を用いて形成されている。アクチュエータ２０１と制御素子２０２、および、制御素子２０２とセンサ２０３とは、それぞれ可動ビーム２０４を介して機械的に接続されている。
アクチュエータ２０１は、入力信号２１１の入力を受けて、センサ２０３の配置位置と反対方向（以下、作動方向とする）２２１に可動ビーム２０４を可動させる。センサ２０３は、可動ビーム２０４の動作を検知し、処理回路２０５に電気信号を送信する。処理回路２０５は、センサ２０３からの電気信号を基準信号２１２と比較し、出力信号２１３や誤差信号２１４を生成する。出力信号２１３は、可動ビーム２０４の動作を示すアナログ信号である。制御素子２０２は、処理回路２０５から直接または帰還ネットワーク２０６を介して誤差信号２１４の入力を受けて、可動ビーム２０４を双方向２２２に可動する。
可動ビーム２０４は、アクチュエータ２０１およびセンサ２０３の一部をそれぞれ構成する導電部２３１ａ，２３１ｂを有する。可動ビーム２０４の導電部２３１ａ，２３１ｂは、それぞれ絶縁部２３２ａ，２３２ｂにより制御素子２０２の各導電部２３１ｃと電気的に絶縁されている。絶縁部２３２ａ，２３２ｂにより３つの分離領域２３３ａ〜２３３ｃが形成され、各分離領域２３３ａ〜２３３ｃにそれぞれアクチュエータ２０１、制御素子２０２およびセンサ２０３が配置される。制御素子２０２は、入力信号２１１および出力信号２１３から電気的に絶縁されている。センサ２０３は、入力信号２１１から電気的に絶縁されている。
図１８は、従来のＭＥＭＳデバイスを集積化したモジュールの構造を示す断面図である。図１８は、下記特許文献２の図１である。図１８に示すモジュールは、ＭＥＭＳデバイス２４１および受動素子２４２をそれぞれ異なる基板２４３，２４４上に接合することで、ＭＥＭＳデバイス２４１を個別にパッケージングすることなく受動素子２４２とともに集積化している。基板２４３，２４４は、基板２４３，２４４間の空間２４５にＭＥＭＳデバイス２４１および受動素子２４２が配置されるように位置合わせされ、インターコネクト２４６により接合されている。符号２４７は、基板２４３，２４４間の空間２４５の周囲を囲む部材である。符号２４８は、インターコネクト２４６に接続されたビアである。
図１９は、従来のＭＥＭＳデバイスを集積化したモジュールの構造の別の一例を示す断面図である。図１９は、下記特許文献３の図１である。図１９に示すモジュールでは、第１基板２５１上に、ＭＥＭＳデバイス２５４が配置されている。ＭＥＭＳデバイス２５４は、第１基板２５１に対向する第２基板２５２に覆われている。ＭＥＭＳデバイス２５４の信号は、第２基板２５２上の引き出し電極２５５および第３基板２５３を貫通する配線２５６により外部に取り出される。第３基板２５３は、第１基板２５１を挟んで第２基板２５２に対向し、接合層２５７を介して第２基板２５２に接合されている。第２基板２５２と第３基板２５３との間で、ＭＥＭＳデバイス２５４が気密封止されている。
また、パッケージ内に、アクチュエータと当該アクチュエータを駆動制御する制御回路とを一体化したモジュールが提案されている（例えば、下記特許文献４（第００２３段落）参照。）。下記特許文献４では、アクチュエータとして、電磁石の原理を利用して電気的エネルギーを機械的な運動エネルギーに変換するリニアソレノイドを用いて弁（バルブ）を開閉するソレノイドバルブ（電磁弁）制御装置について開示されている。また、ソレノイドバルブ制御装置として、表面に渦巻状コイルを形成した絶縁基板を複数積み重ねて渦巻状コイル同士を直列に接続してなるソレノイドコイルによって電磁弁のプランジャを可動制御する装置が提案されている（例えば、下記特許文献５参照。）。
図２８は、従来のソレノイドモジュールの構成を示すブロック図である。図２８は、下記特許文献４の図１である。図２８に示すモジュール２６１は、パッケージ２６２内に、リニアソレノイド２６３と、このリニアソレノイド２６３を駆動制御する半導体チップで構成されるリニアソレノイド制御回路２６４とを一体化した構成となっている。リニアソレノイド制御回路２６４では、インタフェース回路２６５の入力値と、平均電流検出回路２６９および温度センサ２７０の出力値に基づいて、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御回路２６７がＰＷＭ制御処理を行ってパルス幅変調信号を出力する。
リニアソレノイド制御回路２６４のインタフェース回路２６５は、自動変速機を制御する電子制御ユニット内のマイクロコンピュータの出力ポートに接続される。また、ＰＷＭ制御回路２６７は、温度センサ２７０で検出した温度検出値と、特性パラメータ記憶素子２６６に記憶された温度特性値と、に基づいてリニアソレノイド２６３の実抵抗値を算出し、当該実抵抗値に基づいてＰＷＭデューティ（通電率）を算出する。駆動回路２６８は、ＰＷＭデューティに基づいてＰＷＭ制御回路２６７で形成されたＰＷＭパルス信号に基づいてオンオフ制御され、リニアソレノイド２６３に温度特性を加味した励磁電流を供給してリニアソレノイド２６３の温度補正を伴う駆動制御を行う。
図２９，３０は、従来のソレノイドコイルの構成を示す説明図である。図２９，３０はそれぞれ下記特許文献５の図１，４であって、図３０は図２９に示すビアホール２７７ｂ付近の縦断面を模式的に示す拡大断面図である。ソレノイドコイル２７１は、絶縁基板の面上に形成した渦巻状コイル２７２と、渦巻状コイル２７２の外側の端部（巻き終り）に接して設けられた引出線２７３およびランド部２７４ａと、渦巻状コイル２７２の内側の端部（巻き始め）に設けられたランド部２７４ｂとを有する。符号２７５は、渦巻状コイル２７２に発生した熱を外部に放熱する熱伝導層である。符号２７６は、渦巻状コイル２７２の中心部分に設けられ、プランジャが挿入される開口部である。符号２７７ａ，２７７ｂは、複数の膜状ソレノイドコイル２８０の外側のランド部２７４ａ同士、内側のランド部２７４ｂ同士を接続するためのビアホールである。
ソレノイドコイル２７１は、ボンディングシート２９１を介して複数の膜状ソレノイドコイル２８０を積層し互いに接続した積層構造を有し、絶縁層２９２で覆われ保護されている。膜状ソレノイドコイル２８０は、絶縁基板２８１の両面それぞれに接着剤層２８２、導電性薄膜層２８３、めっき層２８４を順に積層して構成される。導電性薄膜層２８３には、周知のエッチング技術によって、渦巻状コイル２７２、引出線２７３、ランド部２７４ａ，２７４ｂ、熱伝導層２７５、ビアホール２７７ａ，２７７ｂのパターンが形成される。ビアホール２７７ｂの内壁はめっき層２８５で覆われ、めっき層２８５によって絶縁基板２８１の両面の導電性薄膜層２８３およびめっき層２８４同士が電気的に接続されている。
特開２００９−０６６７５０号公報 特表２００７−５３６１０５号公報 特開２００８−２４４２４４号公報 特開２０１０−２４２８０６号公報 特開平１１−３４００３１号公報
しかしながら、上記特許文献１（図１７参照）では、アクチュエータ２０１およびセンサ２０３間を電気的に絶縁する絶縁部２３２ａ，２３２ｂもＭＥＭＳ技術によりアクチュエータ２０１およびセンサ２０３と同一の半導体基板上に形成される。このため、絶縁部２３２ａ，２３２ｂの幅（可動ビーム２０４の作動方向２２１の幅）ｗ２００は、チップサイズに律速され狭くなってしまう。この絶縁部２３２ａ，２３２ｂの幅ｗ２００はアクチュエータ２０１とセンサ２０３との間の絶縁耐圧（耐電圧）を決める要因であるため、絶縁耐圧が低くなるという問題がある。
上記特許文献２（図１８参照）では、ＭＥＭＳデバイス２４１および受動素子２４２は、基板２４３，２４４との間の絶縁層（不図示）で外部の信号伝達媒体（不図示）と電気的に絶縁されており、インターコネクト２４６を介して当該信号伝達媒体と信号伝達を行う。すなわち、ＭＥＭＳデバイス２４１と受動素子２４２とを基板２４３，２４４間の同一の空間２４５内で電気的に絶縁し、かつ当該空間２４５を介してＭＥＭＳデバイス２４１と受動素子２４２との間の信号伝達を行うことについて記載されていない。
上記特許文献３（図１９参照）では、ＭＥＭＳデバイス２５４は第２，３基板２５２，２５３間の気密封止された空間２５８に配置されているが、ＭＥＭＳデバイス２５４以外の受動素子などの各部２５９は当該空間２５８に配置されていない。すなわち、ＭＥＭＳデバイス２５４と受動素子とを同一の空間２５８内で電気的に絶縁し、かつ当該空間２５８を介してＭＥＭＳデバイス２５４と受動素子との間の信号伝達を行うことについて記載されていない。
上記特許文献４（図２８参照）は、リニアソレノイド２６３の制御に関する技術であり、送受信部間を電気的に絶縁して信号伝達を行うことについて記載されていない。上記特許文献５（図２９参照）は、ソレノイドコイル２７１の構造に関する技術であり、送受信部間を電気的に絶縁して信号伝達を行うことについて記載されていない。
この発明は、上述した従来技術による問題点を解消するため、単一のモジュールに集積化された各部間において、絶縁性の高い信号伝達を行うことができる信号伝達装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる信号伝達装置は、次の特徴を有する。送信回路は、一次側から入力信号の入力を受けて第１電気信号を送信する。受動素子は、前記第１電気信号に基づいて圧力を発生させる。センサ部は、前記圧力を検出し、当該圧力を第２電気信号に変換する。受信回路は、前記第２電気信号に基づく出力信号を二次側へ出力する。第１半導体基板には、前記センサ部が設けられている。絶縁媒体は、前記受動素子と前記センサ部とを電気的に絶縁する。圧力伝搬領域においては、前記受動素子と前記第１半導体基板とが前記絶縁媒体を挟んで所定距離離して対向し、前記絶縁媒体を介して前記受動素子から前記センサ部へ前記圧力が伝搬される。前記受動素子は、前記第１半導体基板と異なる部材に設けられている。前記圧力の伝搬により前記一次側から前記二次側への信号伝達を行う。
また、この発明にかかる信号伝達装置は、上述した発明において、前記送信回路は、アナログの前記入力信号の入力を受けて、連続して振幅が増加または減少する特性を有する前記第１電気信号を送信する。前記受信回路は、前記第１電気信号に基づいて連続して振幅が増加または減少する特性を有する前記第２電気信号を前記出力信号として前記二次側へ出力することを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記送信回路は、ディジタルの前記入力信号の入力を受けて、離散的に振幅が増加または減少する特性を有する前記第１電気信号を送信する。前記受信回路は、前記第１電気信号に基づいて離散的に振幅が増加または減少する前記第２電気信号の電圧値と基準電圧とを比較して、離散的に振幅が増加または減少する特性を有する前記出力信号を前記二次側へ出力することを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記入力信号の１周期分で１周期分の前記出力信号が出力されることを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記送信回路は、所定時間内に複数の周期分のディジタルの前記入力信号の入力を受けて、離散的に振幅が増加または減少する非直線状の特性を有する複数の周期分の前記第１電気信号を送信する。前記受信回路は、複数の周期分の前記第１電気信号の非直線性に基づいて離散的に振幅が増加または減少する前記第２電気信号の複数の周期分を１周期分として、疑似的に連続して振幅が増加または減少する直線状の特性を有する前記出力信号を前記二次側へ出力することを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記圧力伝搬領域で前記受動素子と前記センサ部とが対向することを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記受動素子に接着された高硬度部材をさらに備える。前記高硬度部材は、前記受動素子と前記センサ部との間に位置する。前記高硬度部材は、前記絶縁媒体よりも硬度の高い材料からなることを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、パッケージ部材、および、前記部材であるベース基板をさらに備える。前記パッケージ部材は、前記第１半導体基板が配置された凹部を有する。前記ベース基板には、前記受動素子が配置されている。前記ベース基板は、前記パッケージ部材の前記凹部の内部に前記受動素子が配置されるように当該凹部を塞ぐ位置に配置され当該パッケージ部材に接着されている。前記パッケージ部材および前記ベース基板で囲まれた空間を前記圧力伝搬領域とすることを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、パッケージ部材、前記部材であるベース基板、および中継部材をさらに備える。前記パッケージ部材には、前記第１半導体基板が配置されている。前記ベース基板には、前記受動素子が配置されている。前記中継部材は、前記第１半導体基板と前記ベース基板とを接合する。前記第１半導体基板、前記ベース基板および前記中継部材で囲まれた空間を前記圧力伝搬領域とすることを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記送信回路が設けられた第２半導体基板をさらに備える。前記第２半導体基板は、前記ベース基板に前記受動素子と離して配置されていることを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、第２半導体基板および中継部材をさらに備える。前記第２半導体基板には、前記送信回路が設けられている。前記中継部材は、前記第１半導体基板と前記第２半導体基板とを接合する。前記中継部材は、枠状の平面形状を有する。前記第１半導体基板、前記第２半導体基板および前記中継部材で囲まれた空間を前記圧力伝搬領域とすることを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記パッケージ部材に一体成形された第１外部接続用端子をさらに備える。前記第１外部接続用端子の一端は、前記パッケージ部材の底面から外部に露出し前記一次側の外部回路に電気的に接続されている。前記第１外部接続用端子の他端は、前記ベース基板のスルーホールを貫通し、前記ベース基板のスルーホールを介して前記送信回路に電気的に接続されていることを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記パッケージ部材に一体成形された第１外部接続用端子をさらに備える。前記第１外部接続用端子の一端は、前記パッケージ部材から外部に露出し前記一次側の外部回路に電気的に接続されている。前記第１外部接続用端子の他端は、前記第１半導体基板のビアと、前記中継部材および前記ベース基板のスルーホールと、を貫通し、前記ベース基板のスルーホールを介して前記送信回路に電気的に接続されていることを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記第１半導体基板のビア、前記中継部材のスルーホール、および前記第２半導体基板のビアを貫通する第１外部接続用端子をさらに備える。前記第１外部接続用端子の一端は、前記第１半導体基板のビアから外部に露出し前記一次側の外部回路に電気的に接続されている。前記第１外部接続用端子の他端は、前記第２半導体基板のビアを介して前記送信回路に電気的に接続されていることを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記受信回路は、前記センサ部と同一の前記第１半導体基板に設けられていることを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記受信回路が設けられた第３半導体基板をさらに備える。前記第３半導体基板は、前記パッケージ部材の、前記第１半導体基板が配置された面に前記第１半導体基板と離して配置されていることを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記パッケージ部材に一体成形された第２外部接続用端子をさらに備える。前記第２外部接続用端子の一端は、前記パッケージ部材の底面から外部に露出し前記二次側の外部回路に電気的に接続されている。前記第２外部接続用端子の他端は、前記圧力伝搬領域に露出し前記受信回路に電気的に接続されていることを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記パッケージ部材に一体成形された第２外部接続用端子をさらに備える。前記第２外部接続用端子の一端は、前記パッケージ部材から外部に露出し前記二次側の外部回路に電気的に接続されている。前記第２外部接続用端子の他端は、前記第１半導体基板のビアを介して前記受信回路に電気的に接続されていることを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記第１半導体基板のビアを貫通する第２外部接続用端子をさらに備える。前記第２外部接続用端子の一端は、前記一次側の外部回路に電気的に接続されている。前記第２外部接続用端子の他端は、前記第１半導体基板のビアを介して前記受信回路に電気的に接続されていることを特徴とする。
また、この発明にかかる信号伝達装置は、上述した発明において、前記受動素子は、前記第１電気信号の入力を受けたときに変形または振動することで前記圧力を発生させる、圧電性をもつ強誘電体材料で形成されている。もしくは、前記受動素子は、前記第１電気信号の入力を受けて磁界が発生したとき、または、前記第１電気信号の入力が停止され磁界が消失したとき、に可動して前記圧力を発生させる磁性体からなる可動部を有することを特徴とする。
上述した発明によれば、同一の空間に配置したアクチュエータの圧電素子（受動素子）と圧力センサのセンサ部との間に物理的に距離を空けることができる。このため、圧電素子とセンサ部との間の距離（受動素子と第１半導体基板間の距離）でアクチュエータと圧力センサとの間の絶縁耐圧を設定することができる。これにより、チップサイズに律速されず圧電素子とセンサ部との間の距離を設定可能であり、印加電圧の大きさに基づいてアクチュエータと圧力センサとの間の絶縁耐圧を種々設定することができる。
本発明にかかる信号伝達装置によれば、単一のモジュールに集積化された各部間において、絶縁性の高い信号伝達を行うことができるという効果を奏する。
図１は、実施の形態１にかかる信号伝達装置の回路構成を示す回路図である。 図２は、図１のパッケージの構成を示す断面図である。 図３は、実施の形態２にかかる信号伝達装置の構成を示す断面図である。 図４は、実施の形態３にかかる信号伝達装置の構成を示す断面図である。 図５は、実施の形態４にかかる信号伝達装置の構成を示す断面図である。 図６は、実施の形態５にかかる信号伝達装置の構成を示す断面図である。 図７は、実施の形態６にかかる信号伝達装置の構成を示す断面図である。 図８は、実施の形態７にかかる信号伝達装置の構成を示す断面図である。 図９は、実施の形態８にかかる信号伝達装置の構成を示す断面図である。 図１０は、実施の形態９にかかる信号伝達装置の構成を示す断面図である。 図１１は、実施の形態１０にかかる信号伝達装置の構成を示す断面図である。 図１２は、アナログ出力方式を適用した場合の動作波形を示すタイムチャートである。 図１３は、アナログ出力方式を適用した場合の出力特性および受信回路の構成を示す説明図である。 図１４は、ディジタル出力方式を適用した場合の動作波形を示すタイムチャートである。 図１５は、ディジタル出力方式を適用した場合の出力特性および受信回路の構成を示す説明図である。 図１６は、ディジタル出力方式を適用した場合の動作波形の別の一例を示すタイムチャートである。 図１７は、従来のＭＥＭＳデバイスの構造を簡易的に示すブロック図である。 図１８は、従来のＭＥＭＳデバイスを集積化したモジュールの構造を示す断面図である。 図１９は、従来のＭＥＭＳデバイスを集積化したモジュールの構造の別の一例を示す断面図である。 図２０は、実施の形態１２にかかる信号伝達装置の回路構成を示す回路図である。 図２１は、図２０に適用されるパッケージの構成を示す断面図である。 図２２は、実施の形態１３にかかる信号伝達装置の構成を示す断面図である。 図２３は、実施の形態１４にかかる信号伝達装置の構成を示す断面図である。 図２４は、実施の形態１５にかかる信号伝達装置の構成を示す断面図である。 図２５は、実施の形態１６にかかる信号伝達装置の構成を示す断面図である。 図２６は、実施の形態１７にかかる信号伝達装置の構成を示す断面図である。 図２７は、実施の形態１８にかかる信号伝達装置の一部の構成を示す説明図である。 図２８は、従来のソレノイドモジュールの構成を示すブロック図である。 図２９は、従来のソレノイドコイルの構成を示す説明図である。 図３０は、図２９に示すソレノイドコイルのビアホール付近の縦断面を模式的に示す拡大断面図である。
以下に添付図面を参照して、この発明にかかる信号伝達装置の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる信号伝達装置の回路構成について説明する。図１は、実施の形態１にかかる信号伝達装置の回路構成を示す回路図である。図１に示す実施の形態１にかかる信号伝達装置は、アクチュエータ１０および圧力センサ２０を同一のパッケージ（ケース）内に配置し、パッケージ内の圧力伝搬領域３０を介して一次側（アクチュエータ１０側）から二次側（圧力センサ２０側）へ信号伝達を行うモジュールである。一次側から二次側への信号伝達には、圧力３１が用いられる。
アクチュエータ１０は、送信回路１１および圧電素子（ピエゾ素子）１２を備える。送信回路１１は、第１電源１４の最低電位である例えば接地電位ＧＮＤを基準とし、第１電源１４の電源電位ＶＣＣを最高電位として動作する集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）である。送信回路１１は、入力信号ＩＮの入力を受けて電気信号を送信し、圧電素子１２に電圧を印加し駆動させる。例えば、ディジタル出力方式である場合、送信回路１１は、所定の変調方式に基づいた振幅や周波数、位相でディジタル電気信号（パルス波）を送信する。
圧電素子１２は、一般的な圧電材料（圧電性をもつ強誘電体材料）で形成された受動素子である。圧電素子１２は、電界による応力やひずみの発生（逆圧電効果）により駆動（変形または振動）し、電気信号を圧力３１に変換する。具体的には、圧電素子１２は、例えば、圧電材料の基板を金属電極（例えば金属板）１３ａ，１３ｂ間に挟むように重ねた構造を有する。圧電素子１２の金属電極１３ｂは、例えば接地電位ＧＮＤである。圧電素子１２は、金属電極１３ａ，１３ｂ間に電圧が印加されることで変形または振動する。
圧力センサ２０は、センサ部２１および受信回路２２を備える。センサ部２１は、圧力伝搬領域３０に生じた圧力３１を電気信号に変換する。センサ部２１は、例えば、半導体基板の一部を薄膜化したダイアフラムの表面層に拡散層により形成したひずみゲージでダイアフラムの変形量を電気信号に変換するひずみゲージ式であってもよい。また、センサ部２１は、例えば、平行平板電極間の間隔の変位量に応じた静電容量を電気信号に変換する静電容量式であってもよい。図１には、ひずみゲージをブリッジ接続したホイートストンブリッジ２３で形成されたひずみゲージ式のセンサ部２１を示す。
受信回路２２は、第２電源２４の最低電位ＶＳを基準とし、第２電源２４の電源電位ＶＢを最高電位として動作するＩＣである。第２電源２４の最低電位ＶＳは、第１電源１４の接地電位ＧＮＤと異なっていてもよく、例えば第１電源１４の接地電位ＧＮＤよりも高い。第２電源２４の電源電位ＶＢは、第１電源１４の電源電位ＶＣＣと異なっていてもよく、例えば第１電源１４の電源電位ＶＣＣよりも高い。
受信回路２２は、センサ部２１の電気信号を出力信号ＯＵＴとして外部に出力する。例えば、ディジタル出力方式である場合、受信回路２２は、変調方式に対応した復調方式によりセンサ部２１の電気信号を復調し、出力信号ＯＵＴとして外部に出力する。
圧力伝搬領域３０は、圧電素子１２の微細な動きや振動を圧力３１としてセンサ部２１に伝搬可能であり、かつ、圧電素子１２とセンサ部２１とを電気的に絶縁可能な媒体（以下、絶縁媒体とする）で構成されている。具体的には、圧力伝搬領域３０は、圧電素子１２およびセンサ部２１を配置した気密空間に充填された例えば空気（地球を取り巻く気体）や絶縁性のゲル、絶縁性のオイルなどの絶縁媒体で構成されている。
次に、アクチュエータ１０および圧力センサ２０を集積化したパッケージ（ケース）の構成について説明する。図２は、図１のパッケージの構成を示す断面図である。図２に示すように、パッケージ４０は、パッケージ本体（パッケージ部材）４１、ベース基板４２およびパッケージキャップ４３で構成され、アクチュエータ１０および圧力センサ２０を集積化している。パッケージ本体４１は、例えば、樹脂やセラミックなどの一般的なパッケージ材料で、第１，２外部接続用端子４６，４７と一体成形された凹部状の断面形状の部材である。パッケージ本体４１のパッケージ材料には、組立て中や実使用時に内部圧力や外部圧力により歪まない程度に硬度を有する材料を用いることが好ましい。
パッケージ本体４１の凹部内において、パッケージ本体４１の底面４１ａには、圧力センサＩＣチップ（第１半導体基板）５１が配置されている。圧力センサＩＣチップ５１とは、圧力センサ２０のセンサ部２１および受信回路２２を一体的に形成した半導体チップである。センサ部２１は、圧力センサＩＣチップ５１に、例えば略円形状の平面レイアウトに形成された、半導体基板の一部を薄膜化したダイアフラムおよびその表面層に形成した拡散抵抗を用いたひずみゲージなどにより構成されている。受信回路２２は、圧力センサＩＣチップ５１に、例えば、上記の略円形状のダイアフラムの周囲の半導体基板に配置されている。
ベース基板４２は、絶縁基板の両面にそれぞれ銅箔などによる回路パターン（不図示）を有する配線基板である。ベース基板４２のおもて面４２ａには、送信チップ（第２半導体基板）５２の裏面が接合されている。送信チップ５２とは、アクチュエータ１０の送信回路１１を構成する半導体チップである。送信チップ５２のおもて面５２ａに設けられた電極（不図示：以下、おもて面電極とする）は、ボンディングワイヤ５４により、ベース基板４２のおもて面４２ａの回路パターンに電気的に接続されている。
ベース基板４２の裏面４２ｂには、圧電チップ５３の裏面５３ｂが接合されている。圧電チップ５３とは、アクチュエータ１０の圧電素子１２を構成する受動素子である。具体的には、圧電チップ５３は、例えば、圧電材料の基板を金属電極１３ａ，１３ｂ間に挟むように重ねた構造を有する（図１参照）。圧電チップ５３は、ベース基板４２を挟んで送信チップ５２と対向する。圧電チップ５３の金属電極１３ａまたは金属電極１３ｂのいずれか一方は、ボンディングワイヤ５５により、ベース基板４２の裏面４２ｂの回路パターンに電気的に接続されている。
圧電チップ５３の変形や振動を抑制しないようにするために、圧電チップ５３の金属電極１３ａまたは金属電極１３ｂの他方は、ベース基板４２の裏面４２ｂの回路パターンに導電性緩衝材（不図示）により電気的に接続されてもよい。導電性緩衝材により圧電チップ５３の変位や振動が吸収されるため、圧電チップ５３の変形や振動が抑制されない。このため、圧電チップ５３の圧力変換効率が低下することを抑制することができる。また、導電性緩衝材の代わりに金属や有機材料を用いた導電性スペーサを用いることもできる。また、導電性緩衝材の代わりにベース基板４２に開口部を設けてもよい。ベース基板４２のおもて面４２ａおよび裏面４２ｂの回路パターン同士は図示省略するスルーホールを介して電気的に接続されることで、圧電チップ５３と送信チップ５２とが電気的に接続されている。
ベース基板４２は、裏面４２ｂをパッケージ本体４１側にして、パッケージ本体４１の凹部を塞ぐようにパッケージ本体４１の側壁４１ｂの開放端上に配置されている。ベース基板４２は、例えば、パッケージ本体４１の側壁４１ｂの開放端との間に注入された接着剤で接着されている。パッケージ本体４１とパッケージキャップ４３とを接着するなどにより後述する第１空間４４の気密性が確保されるのであれば、パッケージ本体４１とベース基板４２とは接着されていなくてもよい。この場合、ベース基板４２は、例えば、第１外部接続用端子４６に固定されることで、パッケージ本体４１の側壁４１ｂの開放端上に配置される。
ベース基板４２の幅ｗ２１は、パッケージ本体４１の側壁４１ｂ間の幅ｗ１２よりも広い（ｗ１２＜ｗ２１）。また、ベース基板４２の幅ｗ２１は、パッケージ本体４１の幅ｗ１１よりも狭いことが好ましい（ｗ１２＜ｗ２１＜ｗ１１）。その理由は、次の通りである。パッケージ本体４１の幅ｗ１１とパッケージキャップ４３の幅ｗ３１とを同じにすることで（ｗ１１＝ｗ３１）、パッケージ本体４１およびパッケージキャップ４３の側壁４１ｂ，４３ｂの開放端同士を接着させることができる。これにより、パッケージ４０を最も小型化させた構成とすることができるからである。
パッケージ本体４１およびベース基板４２で囲まれた空間（以下、第１空間とする）４４は、上述した圧力伝搬領域３０である。第１空間４４は、パッケージ本体４１とベース基板４２とを接着すること、または後述するようにパッケージ本体４１とパッケージキャップ４３とを接着すること、で気密化されている。この第１空間４４に、圧力センサＩＣチップ５１および圧電チップ５３が配置されている。圧力センサＩＣチップ５１と圧電チップ５３とは、圧力伝搬領域３０を構成する絶縁媒体を介して対向する。圧力伝搬領域３０に生じた圧力３１が維持される程度にパッケージ４０の内部（パッケージ本体４１およびパッケージキャップ４３で囲まれた空間）の気密性が確保されていればよく、第１空間４４と後述する第２空間４５とが連続した空間であってもよい。
アクチュエータ１０と圧力センサ２０との間の絶縁耐圧（耐電圧）は、圧力センサＩＣチップ５１と圧電チップ５３との間の距離ｄ１で決まる。具体的には、圧力センサＩＣチップ５１と圧電チップ５３との間の距離ｄ１とは、圧力センサＩＣチップ５１のセンサ部２１と、圧電チップ５３の駆動部と、の間の距離である。圧電チップ５３の駆動部とは、送信チップ５２からの電圧印加により駆動（変形または振動）し、圧力伝搬領域３０に圧力３１を生じさせる部分である。
圧力センサＩＣチップ５１と圧電チップ５３との間の距離ｄ１を離すほど、アクチュエータ１０と圧力センサ２０との間の絶縁耐圧が大きくなるが、圧力３１が分散しやすく、圧力センサ２０のセンサ部２１の感度が低下する。このため、アクチュエータ１０と圧力センサ２０との間の絶縁耐圧と、圧力センサ２０のセンサ部２１の感度と、のトレードオフ関係に基づいて、圧力センサＩＣチップ５１と圧電チップ５３との間の距離ｄ１を設定することが好ましい。
また、圧力センサＩＣチップ５１と圧電チップ５３との横方向（チップ表面に平行な方向）の位置は種々変更可能であり、少なくとも、圧力センサＩＣチップ５１のセンサ部２１と、圧電チップ５３の駆動部と、が絶縁媒体を介して対向していればよい。例えば、圧力センサＩＣチップ５１および圧電チップ５３のうち、相対的にチップサイズの小さい一方の半導体チップ全面に他方の半導体チップを対向させることで、パッケージ４０の小型化を図ることができる。
パッケージキャップ４３は、例えば、樹脂やセラミックなどの一般的なパッケージ材料で成形された凹部状の断面形状の部材である。パッケージキャップ４３のパッケージ材料の条件は、パッケージ本体４１と同様である。パッケージキャップ４３の平面形状は、パッケージ本体４１の底面４１ａの平面形状と同様であり、例えばパッケージ本体４１の底面４１ａと同じ寸法の略矩形状である。パッケージキャップ４３は、凹部をベース基板４２側にしてベース基板４２のおもて面４２ａを覆う。パッケージキャップ４３は、送信チップ５２を保護する機能を有する。また、パッケージキャップ４３は、ベース基板４２を挟んでパッケージ本体４１と対向する。
パッケージ本体４１の側壁４１ｂの開放端とパッケージキャップ４３の側壁４３ｂの開放端とは、例えば、両部材間の隙間に注入された接着剤で接着されている。パッケージキャップ４３の側壁４３ｂ間にベース基板４２が位置する。ベース基板４２の幅ｗ２１は、パッケージキャップ４３の側壁４３ｂ間の幅ｗ３２と同じであってもよい（ｗ２１＝ｗ３２）。パッケージキャップ４３およびベース基板４２で囲まれた空間（以下、第２空間とする）４５は気密化されている。第１，２空間４４，４５が連続している場合には、連続した第１，２空間４４，４５が気密化されている。この第２空間４５に、送信チップ５２が配置されている。第２空間４５に封止材（不図示）が充填（モールド）されていてもよい。
第１外部接続用端子４６は、パッケージ本体４１の側壁４１ｂを深さ方向に貫通する。第１外部接続用端子４６の一端は、パッケージ本体４１の底面４１ａからパッケージ４０の外部に露出されている。第１外部接続用端子４６の一端は、一次側の外部回路（不図示）や第１電源１４に電気的に接続されている。一次側の外部回路から第１外部接続用端子４６に各種信号が入力される。第１外部接続用端子４６の他端は、ベース基板４２のスルーホール４２ｃを介してベース基板４２のおもて面４２ａに露出されている。第１外部接続用端子４６の他端は、ベース基板４２のおもて面４２ａの回路パターンを介して送信チップ５２に電気的に接続されている。
このように第１外部接続用端子４６を配置することで、パッケージ本体４１の底面４１ａ側に入力された電気信号をベース基板４２上の各部に伝達可能となる。第１外部接続用端子４６は、複数（例えば少なくとも３つ）配置されている。例えば、第１外部接続用端子４６は、一次側の外部回路から入力信号ＩＮの入力を受ける端子や、第１電源１４の電源電位ＶＣＣを印加する端子、第１電源１４の最低電位（接地電位ＧＮＤ）を印加する端子などである（図１参照）。図２には、１つの第１外部接続用端子４６のみを図示するが、図示省略する他の第１外部接続用端子４６も図示された第１外部接続用端子４６と同様にパッケージ本体４１の側壁４１ｂに配置される。
第２外部接続用端子４７は、パッケージ本体４１の底面４１ａを深さ方向に貫通する。第２外部接続用端子４７の一端は、パッケージ本体４１の底面４１ａからパッケージ４０の外部に露出されている。第２外部接続用端子４７は、複数（例えば少なくとも３つ）配置されている。例えば、第１外部接続用端子４６は、二次側の外部回路に出力信号ＯＵＴを出力する端子や、第２電源２４の電源電位ＶＢを印加する端子、第２電源２４の最低電位ＶＳを印加する端子、圧力センサの特性調整用端子などである（図１参照）。図２には、１つの第２外部接続用端子４７のみを図示するが、図示省略する他の第２外部接続用端子４７も図示された第２外部接続用端子４７と同様にパッケージ本体４１に配置される。第２外部接続用端子４７の一端は二次側の外部回路（不図示）に電気的に接続されており、この二次側の外部回路に出力信号ＯＵＴが出力される。第２外部接続用端子４７の他端は、例えば略Ｌ字状に折れ曲がって第１空間４４に露出されている。第２外部接続用端子４７の他端は、例えばボンディングワイヤ５６により圧力センサＩＣチップ５１に形成された受信回路２２に電気的に接続されている。
二次側の外部回路は、例えば、インバータを構成するＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳ型電界効果トランジスタ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）などのスイッチング素子である。スイッチング素子を駆動するゲートドライバやスイッチング素子の異常を検出した際のアラーム出力回路として実施の形態１にかかる信号伝達装置を用いる場合、パッケージ４０は、例えば、スイッチング素子とともにＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ：インテリジェントパワーモジュール（不図示））に組み込まれ封止される。
ゲートドライバとして実施の形態１にかかる信号伝達装置を用いる場合について説明する。二次側の外部回路がＩＧＢＴの場合、例えば、ＩＧＢＴのコレクタ端子が高電圧電源の高電位側（例えば、４００Ｖ）に接続され、ＩＧＢＴのエミッタ端子が別のＩＧＢＴのコレクタ端子、第２電源２４の最低電位ＶＳを印加する端子と接続される。ＩＧＢＴのゲート端子が出力信号ＯＵＴと接続される。なお、別のＩＧＢＴのエミッタ端子は、高電圧電源の低電位側（例えば、接地電位（ＧＮＤ））に接続される。ＩＧＢＴと別のＩＧＢＴは相補的にオンオフ制御される。ＩＧＢＴがオン状態の場合、最低電位ＶＳを印加する端子の電位は４００Ｖ程度となる。
また、別のＩＧＢＴのゲートドライバとして本発明を用いることもできる。アラーム出力回路として実施の形態１にかかる信号伝達装置を用いる場合について説明する。図１において、送信回路１１が第２電源２４の最低電位ＶＳを印加する端子に接続され、受信回路２２が第１電源１４の最低電位である例えば接地電位ＧＮＤに接続される。この場合、受信回路２２は、ＩＧＢＴの状態を検出する状態検出回路（図示しない）からの信号の入力を受ける。状態検出回路は、ＩＧＢＴの過電圧、過熱などの異常を検出する。状態検出回路は、送信回路１１内部に設けることができる。送信回路１１は、状態検出回路から異常を検出した信号を受信すると、上述したように、アクチュエータ１０およびセンサ部２１を介して受信回路２２に信号を伝達する。受信回路２２は、アラーム信号を出力信号ＯＵＴとして外部に出力する。アラーム出力回路としての信号伝達装置を、ゲートドライバとしての信号伝達装置と同時に用いる場合は、アラーム出力回路の受信回路２２は、異常信号を受信した際に、ゲートドライバの送信回路１１にＩＧＢＴをオフする信号を出力することができる。また、別のＩＧＢＴのアラーム出力回路として本発明を用いることもできる。
以上、説明したように、実施の形態１によれば、アクチュエータの圧電素子と圧力センサのセンサ部とをそれぞれ異なる部材に形成して単一のモジュールに集積化することで、同一の第１空間に配置した圧電素子とセンサ部との間に物理的に距離を空けることができる。このため、圧電素子とセンサ部との間の距離（圧電チップと半導体チップ間の距離）でアクチュエータと圧力センサとの間の絶縁耐圧を設定することができる。これにより、チップサイズに律速されず圧電素子とセンサ部との間の距離を設定可能であり、印加電圧の大きさに基づいてアクチュエータと圧力センサとの間の絶縁耐圧を種々設定することができる。したがって、単一のモジュールに集積化され電気的に絶縁された圧電素子と圧力センサとの間で、絶縁性能の高い信号伝達を行うことができる。
また、実施の形態１によれば、圧力センサＩＣチップ、圧電チップ、送信チップおよびパッケージのすべてに一般的な市販品を用いることができるため、既存の組み立て装置や組み立て方法を用いてモジュールを容易に組み立てることができる。また、実施の形態１によれば、圧力を媒体として信号伝達を行うため、例えばフォトカプラを用いる場合よりも寿命が長い。また、実施の形態１によれば、ディジタル信号だけでなく、アナログ信号（交流信号のみ）も伝達可能であるため、応用範囲が広く、様々なモジュールに適用可能である。
（実施の形態２）
次に、実施の形態２にかかる信号伝達装置の構成について説明する。図３は、実施の形態２にかかる信号伝達装置の構成を示す断面図である。実施の形態２にかかる信号伝達装置の回路構成は、実施の形態１にかかる信号伝達装置と同様である（図１参照）。実施の形態２にかかる信号伝達装置が実施の形態１にかかる信号伝達装置と異なる点は、パッケージキャップを設けずに、封止樹脂６１で送信チップ５２を保護している点である。すなわち、パッケージ６０は、パッケージ本体４１およびベース基板６２のみで構成され、パッケージ本体４１とベース基板６２とに囲まれ気密化された第１空間４４のみを有する。
パッケージ６０の内部（第１空間４４）には、実施の形態１と同様に、圧力センサＩＣチップ５１および圧電チップ５３が配置されている。送信チップ５２は、裏面をベース基板６２のおもて面６２ａに接合され、パッケージ６０の外部に配置されている。符号６２ｂ，６２ｃは、それぞれベース基板６２の裏面およびスルーホールである。封止樹脂６１は、送信チップ５２およびボンディングワイヤ５４を覆う。ベース基板６２の幅ｗ２１は、例えば、パッケージ本体４１の幅ｗ１１と同じである（ｗ２１＝ｗ１１）。
以上、説明したように、実施の形態２によれば、パッケージキャップを設けない場合においても、パッケージ本体とベース基板とを接着することで第１空間の気密性を確保することができるため、実施の形態１と同様の効果を得ることができる。
（実施の形態３）
次に、実施の形態３にかかる信号伝達装置の構成について説明する。図４は、実施の形態３にかかる信号伝達装置の構成を示す断面図である。実施の形態３にかかる信号伝達装置の回路構成は、実施の形態１にかかる信号伝達装置と同様である（図１参照）。実施の形態３にかかる信号伝達装置が実施の形態２にかかる信号伝達装置と異なる点は、送信チップ５２をパッケージ６０の内部に集積化している点である。すなわち、アクチュエータ１０および圧力センサ２０を構成するすべての半導体チップが圧力伝搬領域３０である第１空間４４に集積化されている。
具体的には、第１空間４４には、送信チップ７１、圧電チップ７２、センサチップ（第１半導体基板）７３および受信チップ（第３半導体基板）７４が配置されている。センサチップ７３とは、圧力センサ２０のセンサ部２１を構成する半導体チップである。受信チップ７４とは、圧力センサ２０の受信回路２２を構成する半導体チップである。センサチップ７３および受信チップ７４に代えて、センサ部２１および受信回路２２を一体的に形成した圧力センサＩＣチップを配置してもよい。
送信チップ７１の裏面および圧電チップ７２の裏面は、ベース基板６２の裏面６２ｂに接合されている。送信チップ７１および圧電チップ７２は、互いに離して配置されている。送信チップ７１のおもて面電極は、ボンディングワイヤ７５により圧電チップ７２の金属電極１３ａまたは金属電極１３ｂのいずれか一方に電気的に接続されている。送信チップ７１のおもて面電極は、ボンディングワイヤ７６によりベース基板６２の裏面６２ｂの回路パターン（不図示）を介して圧電チップ７２の金属電極１３ａまたは金属電極１３ｂのいずれか他方と電気的に接続されている。
センサチップ７３の裏面および受信チップ７４の裏面は、パッケージ本体４１の凹部内において、パッケージ本体４１の底面４１ａに接合されている。センサチップ７３および受信チップ７４は、互いに離して配置されている。センサチップ７３および受信チップ７４のおもて面電極（不図示）同士は、例えばボンディングワイヤ７７により電気的に接続されている。受信チップ７４のおもて面電極は、例えばボンディングワイヤ７８により第２外部接続用端子４７の他端に電気的に接続されている。
以上、説明したように、実施の形態３によれば、パッケージ本体およびベース基板で囲まれた空間（第１空間）にすべての半導体チップを集積化した場合においても、実施の形態１，２と同様の効果を得ることができる。
（実施の形態４）
次に、実施の形態４にかかる信号伝達装置の構成について説明する。図５は、実施の形態４にかかる信号伝達装置の構成を示す断面図である。実施の形態４にかかる信号伝達装置の回路構成は、実施の形態１にかかる信号伝達装置と同様である（図１参照）。実施の形態４にかかる信号伝達装置が実施の形態２にかかる信号伝達装置と異なる点は、インタポーザ（中継部材）８２を介してパッケージ本体８１とベース基板６２とを接着してパッケージ８０を構成している点である。すなわち、ベース基板６２、インタポーザ８２および圧力センサＩＣチップ９１で囲まれ気密化された空間（第１空間）８５が圧力伝搬領域３０である。
具体的には、パッケージ本体８１は、第１，２外部接続用端子８３，８４と一体成形された平板状の断面形状の部材である。パッケージ本体８１のおもて面８１ａには、圧力センサＩＣチップ９１の裏面９１ｂが接合されている。圧力センサＩＣチップ９１の平面形状は、例えばパッケージ本体８１と同じ寸法の略矩形状である。すなわち、圧力センサＩＣチップ９１の幅ｗ４１は、パッケージ本体８１の幅ｗ１１と同じである（ｗ４１＝ｗ１１）。圧力センサＩＣチップ９１には、圧力センサＩＣチップ９１を貫通するビア（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ：ＴＳＶ）９２が形成されている。
圧力センサＩＣチップ９１のおもて面９１ａには、インタポーザ８２が接合されている。具体的には、例えば、圧力センサＩＣチップ９１のＴＳＶ９２を貫通する端子部材８３ａと、インタポーザ８２のスルーホール８６を貫通する端子部材８３ｂと、の端部同士が半田接合される。その後、圧力センサＩＣチップ９１とインタポーザ８２とは、両部材間の隙間に注入された接着剤で接着される。端部同士を半田接合した端子部材８３ａ，８３ｂで第１外部接続用端子８３が構成される。インタポーザ８２は、例えば圧力センサＩＣチップ９１と同じ寸法の矩形枠状の平面形状を有する。インタポーザ８２は、例えば、一般的なパッケージ材料で形成されていてもよい。
ベース基板６２は、裏面６２ｂを圧力センサＩＣチップ９１側にしてインタポーザ８２に接着され、インタポーザ８２を挟んで圧力センサＩＣチップ９１に対向する。ベース基板６２とインタポーザ８２とは、例えば、両部材間の隙間に注入された接着剤で接着されている。送信チップ５２は、実施の形態２と同様に、ベース基板６２のおもて面６２ａに接合され、パッケージ８０の外部において封止樹脂６１に覆われている。圧電チップ５３は、実施の形態２と同様に、裏面５３ｂがベース基板６２の裏面６２ｂに接合され、第１空間８５に配置されている。圧力センサＩＣチップ９１と圧電チップ５３との間の距離ｄ１は、インタポーザ８２の厚さｔ１で種々調整可能である。
第１，２外部接続用端子８３，８４は、パッケージ本体８１を深さ方向に貫通して、パッケージ本体８１のおもて面８１ａおよび裏面８１ｂに略垂直に配置されている。第１外部接続用端子８３は、実施の形態１と同様に、複数配置されている。第１外部接続用端子８３の一端は、パッケージ本体８１の裏面８１ｂからパッケージ８０の外部に露出されている。第１外部接続用端子８３の一端は、実施の形態１と同様に、一次側の外部回路（不図示）や第１電源１４（図１参照）に電気的に接続されている。第１外部接続用端子８３の他端は、圧力センサＩＣチップ９１のＴＳＶ９２と、インタポーザ８２およびベース基板６２のスルーホール８６，６２ｃと、を介して実施の形態１と同様にベース基板６２のおもて面６２ａに露出されている。
第１外部接続用端子８３の他端は、実施の形態１と同様に、ベース基板６２のおもて面６２ａの回路パターンに電気的に接続されている。第２外部接続用端子８４の一端は、パッケージ本体８１の裏面８１ｂからパッケージ８０の外部に露出されている。第２外部接続用端子８４の一端は、実施の形態１と同様に、二次側の外部回路（不図示）や第２電源２４（図１参照）に電気的に接続されている。第２外部接続用端子８４の他端は、圧力センサＩＣチップ９１のＴＳＶ９２を介してインタポーザ８２に達する。第２外部接続用端子８４の他端は、圧力センサＩＣチップ９１のＴＳＶ９２を介して第１空間８５に露出されていてもよい。第２外部接続用端子８４は、圧力センサＩＣチップ９１のＴＳＶ９２を介して圧力センサＩＣチップ９１に電気的に接続されている。
以上、説明したように、実施の形態４によれば、実施の形態１〜３と同様の効果を得ることができる。また、実施の形態４によれば、圧力センサＩＣチップのＴＳＶを介して圧力センサＩＣチップと第２外部接続用端子とを電気的に接続することができる。このため、圧力センサＩＣチップと第２外部接続用端子とをワイヤボンディングするためのコストを低減させることができる。また、実施の形態４によれば、ＴＳＶ内に端子部材を埋め込んだ一般的な市販の圧力センサＩＣチップを用いてモジュールを組み立てることができるため、汎用性が高い。
（実施の形態５）
次に、実施の形態５にかかる信号伝達装置の構成について説明する。図６は、実施の形態５にかかる信号伝達装置の構成を示す断面図である。実施の形態５にかかる信号伝達装置の回路構成は、実施の形態１にかかる信号伝達装置と同様である（図１参照）。実施の形態５にかかる信号伝達装置が実施の形態４にかかる信号伝達装置と異なる点は、パッケージ（ケース）およびベース基板を用いずに、インタポーザ８２、圧力センサＩＣチップ９１および送信チップ１０１で囲まれた空間（第１空間）１０２を圧力伝搬領域３０としている点である。
具体的には、送信チップ１０１のおもて面１０１ａは、例えば全面を覆う封止樹脂１０３で保護されている。封止樹脂１０３に代えて、保護シートを用いてもよい。送信チップ１０１のおもて面１０１ａを保護する必要がない場合には、封止樹脂１０３を設けなくてもよい。送信チップ１０１の裏面１０１ｂには、圧電チップ５３の裏面５３ｂが接合されている。また、送信チップ１０１は、裏面１０１ｂを圧力センサＩＣチップ９１側にしてインタポーザ８２に接合され、インタポーザ８２を挟んで圧力センサＩＣチップ９１に対向する。圧力センサＩＣチップ９１およびインタポーザ８２の構成および接合方法は、実施の形態４と同様である。
さらに、インタポーザ８２は、送信チップ１０１の裏面１０１ｂに接合されている。具体的には、例えば、インタポーザ８２のスルーホール８６を貫通する端子部材８３ｂと、送信チップ１０１のＴＳＶ１０６を貫通する端子部材８３ｃと、の端部同士が半田接合される。その後、圧力センサＩＣチップ９１とインタポーザ８２とは、両部材間の隙間に注入された接着剤で接着される。端部同士を半田接合した端子部材８３ａ〜８３ｃで第１外部接続用端子８３が構成される。このようにインタポーザ８２と、圧力センサＩＣチップ９１および送信チップ１０１とを接合することで、第１空間１０２の気密性が確保される。インタポーザ８２、圧力センサＩＣチップ９１および送信チップ１０１の各幅は、第１空間１０２を形成可能な寸法であればよく、それぞれ異なっていてもよい。
第１空間１０２には、圧電チップ５３が配置されている。圧電チップ５３の金属電極１３ａまたは金属電極１３ｂ（図１参照）のいずれか一方は、ボンディングワイヤ５５およびシリコン貫通電極１０４を介して、送信チップ１０１の送信回路１１に電気的に接続されている。シリコン貫通電極１０４とは、送信チップ１０１を貫通するビア（ＴＳＶ）１０５に埋め込まれた電極である。また、インタポーザ８２は上述したように例えば一般的なパッケージ材料で形成され、圧力センサＩＣチップ９１および送信チップ１０１は例えばシリコン（Ｓｉ）チップ（半導体チップ）である。このため、パッケージおよびベース基板を用いていなくても、組立て中や実使用時に内部圧力や外部圧力により歪まない程度の強度が得られる。
第１外部接続用端子８３は、圧力センサＩＣチップ９１のＴＳＶ９２、インタポーザ８２のスルーホール８６および送信チップ１０１のＴＳＶ１０６を貫通する。第１外部接続用端子８３は、実施の形態１と同様に、複数配置されている。第１外部接続用端子８３の一端は、圧力センサＩＣチップ９１の裏面９１ｂに露出されている。第１外部接続用端子８３の一端は、実施の形態１と同様に、一次側の外部回路（不図示）や第１電源１４（図１参照）に電気的に接続されている。第１外部接続用端子８３の他端は、送信チップ１０１のおもて面１０１ａに露出され、送信回路１１に電気的に接続されている。
第２外部接続用端子８４は、圧力センサＩＣチップ９１のＴＳＶ９２を貫通する。第２外部接続用端子８４の一端は、圧力センサＩＣチップ９１の裏面９１ｂに露出されている。第２外部接続用端子８４の一端は、実施の形態１と同様に、二次側の外部回路（不図示）や第２電源２４（図１参照）に電気的に接続されている。第２外部接続用端子８４の他端は、圧力センサＩＣチップ９１のおもて面９１ａに達する。第２外部接続用端子８４の他端は、インタポーザ８２に接していてもよいし、第１空間１０２に露出されていてもよい。第２外部接続用端子８４の他端は、圧力センサＩＣチップ９１のおもて面９１ａの受信回路２２に電気的に接続されている。
以上、説明したように、実施の形態５によれば、インタポーザおよび半導体チップのみで第１空間を形成した場合においても、実施の形態１〜４と同様の効果を得ることができる。また、実施の形態５によれば、構成部材を少なく簡略化された構成とすることができ、モジュールのコストを低減させることができる。
（実施の形態６）
次に、実施の形態６にかかる信号伝達装置の構成について説明する。図７は、実施の形態６にかかる信号伝達装置の構成を示す断面図である。実施の形態６にかかる信号伝達装置の回路構成は、実施の形態１にかかる信号伝達装置と同様である（図１参照）。実施の形態６にかかる信号伝達装置が実施の形態５にかかる信号伝達装置と異なる点は、圧電チップ５３のおもて面５３ａに硬度の高い材料からなる部材（以下、高硬度部材）１０７を接着し、圧力センサＩＣチップ９１のセンサ部２１（図１参照）との間の距離を狭めている点である。高硬度部材１０７を設けることで、圧力センサＩＣチップ９１のセンサ部２１との間の距離ｄ２を狭めて、圧力センサ２０のセンサ部２１の感度を向上させている。
具体的には、高硬度部材１０７は、圧電チップ５３の駆動部に接着されている。高硬度部材１０７は、圧力伝搬領域３０を構成する絶縁媒体であり、圧力伝搬領域３０を構成する他の絶縁媒体（気体、液状およびゲル）よりも硬度の高い材料からなる。具体的には、高硬度部材１０７は、例えば、アルミニウム（Ａｌ）やセラミックで形成されていてもよく、好ましくは電導性を有していないセラミックであることがよい。また、高硬度部材１０７は、圧力伝搬領域３０の他の絶縁媒体を介して、圧力センサＩＣチップ９１に形成された少なくともセンサ部２１に対向する。
高硬度部材１０７の平面形状は、圧力センサＩＣチップ９１のセンサ部２１の平面形状と同じ（すなわち略円形状）とし、センサ部２１全体に対向することが好ましい。具体的には、高硬度部材１０７は、例えば、圧力センサＩＣチップ９１に近づくほど幅ｗ５１を狭くした円錐台状をなしていてもよい。高硬度部材１０７と圧力センサＩＣチップ９１とは接触していてもよいが（すなわちｄ２＝０）、圧力伝搬領域３０での絶縁耐圧を確保するために離して配置することが好ましい（ｄ２＞０）。
実施の形態６を実施の形態１〜４に適用してもよい。
以上、説明したように、実施の形態６によれば、実施の形態１〜５と同様の効果を得ることができる。また、実施の形態６によれば、圧電チップに高硬度部材を接着することで、圧力センサのセンサ部との距離を狭めることができるため、圧力センサのセンサ部の感度を向上させることができる。
（実施の形態７）
次に、実施の形態７にかかる信号伝達装置の構成について説明する。図８は、実施の形態７にかかる信号伝達装置の構成を示す断面図である。実施の形態７にかかる信号伝達装置の回路構成は、実施の形態１にかかる信号伝達装置と同様である（図１参照）。実施の形態７にかかる信号伝達装置が実施の形態１にかかる信号伝達装置と異なる点は、アクチュエータ１０と圧力センサ２０との配置を入れ替えた点である。すなわち、送信チップ５２および圧電チップ５３がパッケージ本体４１の底面４１ａに配置され、センサチップ１４１および受信チップ１４２がベース基板４２に配置されている。
具体的には、パッケージ本体４１の凹部内において、パッケージ本体４１の底面４１ａに、送信チップ５２の裏面が接合されている。送信チップ５２のおもて面電極はボンディングワイヤ１４７により、第２外部接続用端子４７の一端に電気的に接続されている。また、パッケージ本体４１の凹部内において、パッケージ本体４１の底面４１ａには凹部１４３が設けられ、当該凹部１４３を塞ぐように、パッケージ本体４１の底面４１ａに圧電チップ５３の裏面が接合されている。送信チップ５２および圧電チップ５３は、互いに離して配置されている。
パッケージ本体４１の底面４１ａの凹部１４３により、パッケージ本体４１の底面４１ａと圧電チップ５３との間に隙間１４３ａが生じていることで、圧電チップ５３の変形や振動が抑制されない。このため、圧電チップ５３の圧力変換効率が低下することを抑制することができる。パッケージ本体４１の底面４１ａの凹部１４３に代えて、圧電チップ５３の変位や振動を吸収する導電性緩衝材（不図示）を配置してもよい。圧電チップ５３の金属電極１３ａまたは金属電極１３ｂ（図１参照）のいずれか一方は、ボンディングワイヤ１４６により、送信チップ５２に電気的に接続されている。圧電チップ５３の金属電極１３ａまたは金属電極１３ｂの他方は、パッケージ本体４１の底面４１ａの回路パターンに電気的に接続されている。圧電チップ５３の金属電極１３ａまたは金属電極１３ｂの他方は、図示しないボンディングワイヤにより底面４１ａの回路パターンと送信チップ５２のおもて面電極とを接続することにより、送信チップ５２に電気的に接続されている。
受信チップ１４２の裏面は、ベース基板４２のおもて面４２ａに接合されている。受信チップ１４２のおもて面電極は、ボンディングワイヤ１４４により、ベース基板４２のおもて面４２ａの回路パターンに電気的に接続されている。センサチップ１４１の裏面は、ベース基板４２の裏面４２ｂに接合されている。センサチップ１４１のおもて面電極は、ボンディングワイヤ１４５により、ベース基板４２の裏面４２ｂの回路パターンに電気的に接続されている。センサチップ１４１は、実施の形態１と同様に、圧電チップ５３と同一の第１空間４４において、圧電チップ５３と物理的に距離ｄ１を空けて配置されている。
パッケージ４０の構成は、実施の形態１と同様である。実施の形態７においては、第２外部接続用端子４７が一次側の端子となり、第１外部接続用端子４６が二次側の端子となる。すなわち、第２外部接続用端子４７の一端に一次側の外部回路（不図示）が電気的に接続され、一次側の外部回路から第２外部接続用端子４７に各種信号が入力される。第１外部接続用端子４６の一端に二次側の外部回路（不図示）が電気的に接続され、第１外部接続用端子４６から二次側の外部回路に出力信号ＯＵＴが出力される。
以上、説明したように、実施の形態７によれば、圧電チップおよびセンサチップの配置を入れ替えたとしても、実施の形態１〜６と同様の効果を得ることができる。すなわち、圧力センサＩＣチップのセンサ部と、圧電チップの駆動部と、が絶縁媒体を介して対向していればよく、同一の気密な空間において圧電チップとセンサチップとの配置は種々変更可能である。
（実施の形態８）
次に、実施の形態８にかかる信号伝達装置の構成について説明する。図９は、実施の形態８にかかる信号伝達装置の構成を示す断面図である。実施の形態８にかかる信号伝達装置の回路構成は、実施の形態１にかかる信号伝達装置と同様である（図１参照）。実施の形態８にかかる信号伝達装置が実施の形態３にかかる信号伝達装置と異なる点は、アクチュエータ１０と圧力センサ２０との配置を入れ替えた点である。すなわち、送信チップ７１および圧電チップ７２がパッケージ本体４１の底面４１ａに配置され、センサチップ７３および受信チップ７４がベース基板６２に配置されている。
具体的には、パッケージ本体４１の凹部内において、パッケージ本体４１の底面４１ａには、送信チップ７１の裏面が接合されている。送信チップ７１のおもて面電極は、ボンディングワイヤ１５１により、第２外部接続用端子４７の一端に電気的に接続されている。また、パッケージ本体４１の凹部内において、パッケージ本体４１の底面４１ａには、導電性緩衝材１５２を介して圧電チップ７２の裏面が接合されている。送信チップ７１および圧電チップ７２は、互いに離して配置されている。
導電性緩衝材１５２により圧電チップ７２の変位や振動が吸収されることで、圧電チップ７２の変形や振動が抑制されない。このため、圧電チップ７２の圧力変換効率が低下することを抑制することができる。導電性緩衝材１５２に代えて、実施の形態７のように、パッケージ本体４１の底面４１ａに凹部を設けてもよい。圧電チップ７２の金属電極１３ａまたは金属電極１３ｂのいずれか一方は、ボンディングワイヤ７５により、送信チップ７１に電気的に接続されている。圧電チップ７２の金属電極１３ａまたは金属電極１３ｂ（図１参照）の他方は、導電性緩衝材１５２を介してパッケージ本体４１の底面４１ａの回路パターンに電気的に接続されている。圧電チップ７２の金属電極１３ａまたは金属電極１３ｂの他方は、図示しないボンディングワイヤにより底面４１ａの回路パターンと送信チップ７１のおもて面電極とを接続することにより、送信チップ７１に電気的に接続されている。
センサチップ７３の裏面および受信チップ７４の裏面は、ベース基板６２の裏面６２ｂに接合されている。センサチップ７３および受信チップ７４は、互いに離して配置されている。センサチップ７３および受信チップ７４のおもて面電極（不図示）同士は、実施の形態３と同様に、例えばボンディングワイヤ７７により電気的に接続されている。受信チップ７４のおもて面電極は、ボンディングワイヤ１５３により、スルーホールを介してベース基板６２のおもて面６２ａの回路パターンに電気的に接続され、ベース基板６２のおもて面６２ａの回路パターンを介して第１外部接続用端子４６に電気的に接続されている。センサチップ７３は、実施の形態３と同様に、圧電チップ７２と同一の第１空間４４において、圧電チップ７２と物理的に距離ｄ１を空けて配置されている。
パッケージ６０の構成は、実施の形態１と同様である。実施の形態８においては、第２外部接続用端子４７が一次側の端子となり、第１外部接続用端子４６が二次側の端子となる。すなわち、第２外部接続用端子４７の一端に一次側の外部回路（不図示）が電気的に接続され、一次側の外部回路から第２外部接続用端子４７に各種信号が入力される。第１外部接続用端子４６の一端に二次側の外部回路（不図示）が電気的に接続され、第１外部接続用端子４６から二次側の外部回路に出力信号ＯＵＴが出力される。
以上、説明したように、実施の形態８によれば、圧電チップおよびセンサチップの配置を入れ替えたとしても、実施の形態１〜７と同様の効果を得ることができる。
（実施の形態９）
次に、実施の形態９にかかる信号伝達装置の構成について説明する。図１０は、実施の形態９にかかる信号伝達装置の構成を示す断面図である。実施の形態９にかかる信号伝達装置の回路構成は、実施の形態１にかかる信号伝達装置と同様である（図１参照）。実施の形態９にかかる信号伝達装置が実施の形態３にかかる信号伝達装置と異なる点は、ベース基板６２の、圧電チップ７２と対向する部分に開口部１６１を有する点である。
ベース基板６２の開口部１６１を塞ぐように、ベース基板６２の裏面６２ｂに圧電チップ７２が接合されている。このため、第１空間４４の気密性は保たれている。ベース基板６２と圧電チップ７２との接合によって第１空間４４の気密性を確保するために、実施の形態１と同様にパッケージキャップ４３を設け、パッケージ本体４１とパッケージキャップ４３とを接合することもできる。ベース基板６２の開口部１６１により、ベース基板６２と圧電チップ７２とが接触しない部分が生じていることで、圧電チップ７２の変形や振動が抑制されない。このため、圧電チップ７２の圧力変換効率が低下することを抑制することができる。
以上、説明したように、実施の形態９によれば、実施の形態１〜８と同様の効果を得ることができる。
（実施の形態１０）
次に、実施の形態１０にかかる信号伝達装置の構成について説明する。図１１は、実施の形態１０にかかる信号伝達装置の構成を示す断面図である。実施の形態１０にかかる信号伝達装置の回路構成は、実施の形態１にかかる信号伝達装置と同様である（図１参照）。実施の形態１０にかかる信号伝達装置が実施の形態４にかかる信号伝達装置と異なる点は、次の２点である。
１つ目の相違点は、インタポーザ１７１を介して２枚のベース基板（以下、第１，２ベース基板とする）６２，１７２を接着してパッケージ１７０を構成している点である。第１，２ベース基板６２，１７２およびインタポーザ１７１で囲まれ気密化された空間（第１空間）１７３が圧力伝搬領域３０である。インタポーザ１７１の構成は、実施の形態５と同様である。第１空間１７３において、第１ベース基板６２の裏面６２ｂと第２ベース基板１７２のおもて面１７２ａとが対向する。第１ベース基板６２には、実施の形態４と同様に、第１ベース基板６２を挟んで対向するように送信チップ５２および圧電チップ５３が接合されている。圧電チップ５３が第１空間１７３に配置される。送信チップ５２は、パッケージ１７０の外部において封止樹脂６１に覆われている。
第２ベース基板１７２には、第２ベース基板１７２を挟んで対向するようにセンサチップ１８１および受信チップ１８２が接合されている。センサチップ１８１は、実施の形態５と同様に、圧電チップ５３と同一の第１空間１７３において、圧電チップ５３と物理的に距離ｄ１を空けて配置されている。センサチップ１８１の裏面は、第２ベース基板１７２のおもて面１７２ａに接合されている。センサチップ１８１のおもて面電極（不図示）は、ボンディングワイヤ１８３により、第２ベース基板１７２のおもて面１７２ａの回路パターンに電気的に接続されている。
受信チップ１８２の裏面は、第２ベース基板１７２の裏面１７２ｂに接合されている。受信チップ１８２のおもて面電極（不図示）は、ボンディングワイヤ１８４により、第２ベース基板１７２の裏面１７２ｂの回路パターンに電気的に接続されている。受信チップ１８２は、パッケージ１７０の外部において封止樹脂１７４に覆われている。第２ベース基板１７２のおもて面１７２ａおよび裏面１７２ｂの回路パターン同士は図示省略するスルーホールを介して電気的に接続されることで、センサチップ１８１と受信チップ１８２とが電気的に接続されている。
２つ目の相違点は、第１ベース基板６２と圧電チップ５３との間に、金属や有機材料などを用いた導電性スペーサ１７５が配置されている点である。圧電チップ５３の裏面の電極は、導電性スペーサ１７５を介して第１ベース基板６２の裏面６２ｂの回路パターンに電気的に接合されている。導電性スペーサ１７５により、第１ベース基板６２と圧電チップ５３との間に隙間１７５ａが生じていることで、圧電チップ５３の変形や振動が抑制されない。このため、圧電チップ５３の圧力変換効率が低下することを抑制することができる。
第１外部接続用端子１７６は、インタポーザ１７１を深さ方向に貫通している。第１外部接続用端子１７６は、実施の形態１と同様に、複数配置されている。第１外部接続用端子１７６の一端は、第２ベース基板１７２のスルーホール１７２ｃを介して第２ベース基板１７２の裏面１７２ｂに露出されている。第１外部接続用端子１７６の一端は、実施の形態４と同様に、一次側の外部回路（不図示）や第１電源１４（図１参照）に電気的に接続されている。第１外部接続用端子１７６の他端は、第１ベース基板６２のスルーホール６２ｃを介して実施の形態１と同様に第１ベース基板６２のおもて面６２ａに露出されている。
第１外部接続用端子１７６の他端は、実施の形態１と同様に、第１ベース基板６２のおもて面６２ａの回路パターンに電気的に接続されている。第２外部接続用端子１７７は、第２ベース基板１７２に接合されている。第２外部接続用端子１７７は、実施の形態１と同様に、複数配置されている。第２外部接続用端子１７７の一端は、実施の形態１と同様に、二次側の外部回路（不図示）や第２電源２４（図１参照）に電気的に接続されている。第２外部接続用端子１７７の他端は、第２ベース基板１７２の裏面１７２ｂの回路パターンを介して受信チップ１８２に電気的に接続されている。
実施の形態１０を実施の形態２〜６に適用し、圧電チップと、当該圧電チップを接合した部材との間に導電性スペーサにより隙間を生じさせることで、圧電チップの変形や振動が抑制されない構成としてもよい。実施の形態１０を実施の形態７〜９に適用し、パッケージ本体の底面の凹部や、導電性緩衝材、ベース基板の開口部に代えて、導電性スペーサを配置してもよい。
以上、説明したように、実施の形態１０によれば、インタポーザおよびベース基板のみで第１空間を形成した場合においても、実施の形態１〜９と同様の効果を得ることができる。
（実施の形態１１）
次に、実施の形態１１として、本発明にかかる信号伝達装置の動作について、アナログ出力方式を適用した場合を例に図１，２，１２，１３を参照しながら説明する。図１２は、アナログ出力方式を適用した場合の動作波形を示すタイムチャートである。図１２の横軸は時間であり、縦軸はアナログ電気信号の電圧値（振幅）である。図１３は、アナログ出力方式を適用した場合の出力特性および受信回路の構成を示す説明図である。図１３（ａ）にはアナログ電気信号の直線性（リニアリティ）を示し、図１３（ｂ）にはアナログ出力方式を適用した場合の受信回路２２のブロック図を示す。図１３（ａ）の横軸はセンサ部２１による圧力３１の検出範囲（圧力検出範囲）であり、縦軸は出力信号ＯＵＴの電圧値（出力電圧）である（図１５においても同様）。
まず、図１２，１３（ｂ）に示すように、一次側の外部回路（不図示）からアナログの入力信号ＩＮが入力され、アクチュエータ１０の送信回路１１に伝達される。送信回路１１は、接地電位ＧＮＤを基準とし、第１電源１４の電源電位ＶＣＣを最高電位として動作（オン）し、入力信号ＩＮの入力を受けて第１アナログ電気信号１１１を出力する。第１アナログ電気信号１１１は、連続して電圧値（振幅）が増加または減少する直線状の特性を有する。具体的には、第１アナログ電気信号１１１は、入力信号ＩＮの電圧値に応じて所定角度で直線的（リニア）に増加して最大値を示し、その後、所定角度で直線的に減少して最小値を示す三角波電気信号（交流信号）である。第１アナログ電気信号１１１の最大値は例えば第１電源１４（図１参照）の電源電位ＶＣＣであり、最小値は第１電源１４の最低電位（接地電位ＧＮＤ）であってもよい。
アクチュエータ１０の圧電素子１２は、第１アナログ電気信号１１１を受けて駆動（変形または振動）し、圧力伝搬領域３０に第１アナログ電気信号１１１の電圧値に応じた圧力３１を生じさせる。この圧力３１は、圧力伝搬領域３０の絶縁媒体を介して圧力センサ２０のセンサ部２１に伝搬される。センサ部２１は、圧力伝搬領域３０に生じた圧力３１を検出し、当該圧力３１の増減に比例して連続して電圧値が増加または減少する第２アナログ電気信号１１２に変換する。第２アナログ電気信号１１２は、送信回路１１（図１参照）による第１アナログ電気信号１１１と同様の直線状の特性（不図示）を有する。
圧力センサ２０の受信回路２２は、例えば増幅器２５を備え、第２電源２４（図１参照）の最低電位ＶＳを基準とし、第２電源２４の電源電位ＶＢを最高電位として動作（オン）する。増幅器２５は、センサ部２１により変換された第２アナログ電気信号１１２を所定の増幅率で増幅し、第２アナログ電気信号１１２と同様の直線状の特性を有する第３アナログ電気信号１１３を出力する（図１３（ａ），１３（ｂ）参照）。すなわち、第３アナログ電気信号１１３は、送信回路１１による第１アナログ電気信号１１１と同様の直線状の特性を有する交流信号となる。第３アナログ電気信号１１３の最大値は例えば第２電源２４の電源電位ＶＢであり、最小値は第２電源２４の最低電位ＶＳであってもよい。第３アナログ電気信号１１３は、アナログの出力信号ＯＵＴとして第２外部接続用端子４７（図２参照）から二次側の外部回路（不図示）に出力される。
このように、アクチュエータ１０の圧電素子１２と圧力センサ２０のセンサ部２１との間で圧力３１を伝搬することで、一次側から二次側への信号伝達が行われる。この圧力３１による信号伝達において、アクチュエータ１０の圧電素子１２と圧力センサ２０のセンサ部２１との間は圧力伝搬領域３０において物理的に距離ｄ１があり（図２等を参照）、高い絶縁耐圧で直流（ＤＣ：Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）的に絶縁されている。すなわち、入力信号ＩＮと出力信号ＯＵＴとの間が直流的に絶縁される。このため、アクチュエータ１０の圧電素子１２から圧力センサ２０のセンサ部２１へ絶縁性能の高い信号伝達が可能となる。
このような圧力３１による信号伝達は、アナログ出力方式だけでなく、ディジタル出力方式にも適用可能である。ディジタル出力方式を適用した場合における本発明にかかる信号伝達装置の動作について図１，１４，１５を参照しながら説明する。図１４は、ディジタル出力方式を適用した場合の動作波形を示すタイムチャートである。図１４の横軸は時間であり、縦軸はディジタル電気信号の電圧値（振幅）である（図１６においても同様）。図１５は、ディジタル出力方式を適用した場合の出力特性および受信回路の構成を示す説明図である。図１５（ａ）にはディジタル電気信号の非直線性を示し、図１５（ｂ）にはディジタル出力方式の場合のブロック図を示す。
まず、図１４，１５（ｂ）に示すように、一次側の外部回路（不図示）からディジタルの入力信号ＩＮが入力され、アクチュエータ１０の送信回路１１に伝達される。送信回路１１は、接地電位ＧＮＤを基準とし、第１電源１４の電源電位ＶＣＣを最高電位として動作し、入力信号ＩＮの入力を受けて、所定の変調方式に基づいた振幅や周波数、位相で第１ディジタル電気信号１２１を出力する。第１ディジタル電気信号１２１は、Ｈｉｇｈ（Ｈ）レベルの入力信号ＩＮの入力を受けたときに最大値を示し、Ｌｏｗ（Ｌ）レベルの入力信号ＩＮの入力を受けたときに最小値を示す２値であらわされる非直線状の特性を有する例えば矩形波電気信号である。第１ディジタル電気信号１２１の最大値および最小値は、例えばアナログ出力方式と同様である。
アクチュエータ１０の圧電素子１２（図１参照）は、第１ディジタル電気信号１２１が最大値を示すときに駆動（オン）し、圧力伝搬領域３０に第１ディジタル電気信号１２１の電圧値に応じた圧力３１を生じさせる。圧電素子１２は、第１ディジタル電気信号１２１が最小値を示すときにオフ状態となる。圧力伝搬領域３０に生じた圧力３１は、圧力伝搬領域３０の絶縁媒体を介して圧力センサ２０のセンサ部２１に伝搬される。センサ部２１は、圧力伝搬領域３０に生じた圧力３１を検出し、当該圧力３１の増減に応じて離散的に増減する第２ディジタル電気信号１２２に変換する。
圧力センサ２０の受信回路２２は、例えば増幅器２５および比較器（コンパレータ）２６を備え、第２電源２４の最低電位ＶＳを基準とし、第２電源２４の電源電位ＶＢを最高電位として動作する。増幅器２５は、センサ部２１により変換された第２ディジタル電気信号１２２を所定の増幅率で増幅し、直線状の特性を有する第３ディジタル電気信号１２３を出力する。比較器２６は、変調方式に対応した復調方式により第３ディジタル電気信号１２３を復調し、非直線状の特性を有する第４ディジタル電気信号１２４を出力する。
具体的には、比較器２６は、増幅器２５により増幅された第３ディジタル電気信号１２３の電圧値と、基準電圧回路２７の基準電圧と、を比較する。基準電圧回路２７の基準電圧は、圧力伝搬領域３０に生じた圧力３１を２値化するための基準となる圧力（以下、基準圧力とする）１２０に対応するセンサ部２１の出力電圧（第２ディジタル電気信号１２２の電圧値）に基づく値である。比較器２６の出力電圧（すなわち第４ディジタル電気信号１２４）は、第３ディジタル電気信号１２３の電圧値が基準電圧以上である場合に電源電圧（第２電源２４の電源電位ＶＢ）となり、基準電圧未満である場合に例えば第２電源２４の最低電位ＶＳとなる（図１５（ａ）参照）。
すなわち、比較器２６により出力された第４ディジタル電気信号１２４は、送信回路１１による第１ディジタル電気信号１２１と同様に非直線状の特性を有し、最大値および最小値の２値であらわされる矩形波電気信号となる（図１４）。第４ディジタル電気信号１２４の最大値および最小値は、例えばアナログ出力方式と同様である。第４ディジタル電気信号１２４は、ディジタルの出力信号ＯＵＴとして第２外部接続用端子４７から二次側の外部回路（不図示）に出力される。
ディジタル出力方式においては、例えば、インバータを構成するＭＯＳＦＥＴやＩＧＢＴなどのスイッチング素子のゲート駆動用ドライバとして有用である。
また、ディジタル出力方式を適用して疑似的に直線性を示す出力信号ＯＵＴを出力することも可能である。図１６は、ディジタル出力方式を適用した場合の動作波形の別の一例を示すタイムチャートである。図１６に示すように、一次側の外部回路（不図示）から所定時間Ｔ内にＨｉｇｈレベルおよびＬｏｗレベルのディジタルの入力信号ＩＮが交互に繰り返し入力され、アクチュエータ１０の送信回路１１に伝達される。すなわち、送信回路１１には、所定時間Ｔ内に複数の周期分のディジタルの入力信号ＩＮが伝達される。このとき、Ｌｏｗレベルの入力信号ＩＮの入力間隔（時間差）を段階的に短くまたは長く、もしくは段階的に長くした後に短くするなどしてＨｉｇｈレベルの入力信号ＩＮの時間幅ｗ１を設定する。
送信回路１１は、所定時間Ｔ内に複数の周期（例えば時間軸の早い方向から符号１３１ａ〜１３１ｆとする）分の非直線状の特性を有する第１ディジタル電気信号１３１を出力する。第１ディジタル電気信号１３１の各周期１３１ａ〜１３１ｆの最大値および最小値は、例えば上述したディジタル出力方式と同様である。各周期１３１ａ〜１３１ｆの時間幅（振幅）ｗ１のデータ値は、Ｌｏｗレベルの入力信号ＩＮの入力間隔に基づいて割り付けられる。例えば、入力信号ＩＮの各周期１３１ａ〜１３１ｆの時間幅ｗ１のデータ値を時間軸の早い方から順に記号０，３，２，１，１，０とする。入力信号ＩＮの周期１３１ａ〜１３１ｆの時間幅ｗ１の大小関係は、例えば記号０＜記号１＜記号２＜記号３である。
そして、上述したディジタル出力方式を適用した場合と同様に、第１ディジタル電気信号１３１によりアクチュエータ１０の圧電素子１２が駆動し、圧力センサ２０のセンサ部２１に圧力３１が伝搬される。センサ部２１により圧力３１が第２アナログ電気信号（不図示）に変換され、受信回路２２の増幅器２５により第２アナログ電気信号が増幅され、第３アナログ電気信号１３３として出力される。受信回路２２は、比較器２６を備えない。すなわち、受信回路２２の構成は、アナログ出力方式を適用した場合と同様である（図１３（ｂ）参照）。第３アナログ電気信号１３３は、送信回路１１による第１ディジタル電気信号１３１と同様の非直線状の特性を有する矩形波電気信号となる。
すなわち、第３アナログ電気信号１３３は、所定時間Ｔ内に複数の周期（例えば時間軸の早い方向から符号１３３ａ〜１３３ｆとする）が連続する矩形波電気信号となる。第３アナログ電気信号１３３は、出力信号ＯＵＴとして第２外部接続用端子４７から二次側の外部回路（不図示）に出力される。第３アナログ電気信号１３３の各周期１３３ａ〜１３３ｆの時間幅ｗ１のデータ値は、それぞれ送信回路１１による第１ディジタル電気信号１３１の各周期１３１ａ〜１３１ｆと同様となる。第３アナログ電気信号１３３は、入力信号ＩＮの各周期１３１ａ〜１３１ｆの時間幅ｗ１のデータ値の大小に基づいて、複数の周期（１３３ａ〜１３３ｆ）分を１周期分として疑似的に直線状の特性を有する連続した１周期分のアナログの出力信号ＯＵＴとして出力される。
以上、説明したように、実施の形態１１によれば、実施の形態１〜１０と同様の効果を得ることができる。
（実施の形態１２）
次に、実施の形態１２にかかる信号伝達装置の構成について説明する。図２０は、実施の形態１２にかかる信号伝達装置の回路構成を示す回路図である。実施の形態１２にかかる信号伝達装置が実施の形態１にかかる信号伝達装置と異なる点は、圧電素子に代えてソレノイドバルブ３０２を備えたアクチュエータ１０を用いる点である。すなわち、図２０に示すように、アクチュエータ１０は、送信回路３０１およびソレノイドバルブ３０２を備える。第１電源１４は、送信回路３０１の駆動に必要な電圧と、ソレノイドバルブ３０２の駆動に必要な電流と、を供給可能な程度の電力を有する。圧力センサ２０の構成および動作は、実施の形態１と同様である。
具体的には、送信回路３０１は、実施の形態１と同様に、第１電源１４の最低電位である例えば接地電位ＧＮＤを基準とし、第１電源１４の電源電位ＶＣＣを最高電位として動作する集積回路である。送信回路３０１は、入力信号ＩＮの入力を受けて電気信号を送信し、ソレノイドバルブ３０２に電流を供給し駆動させる例えば開ループの電流制御回路である。具体的には、送信回路３０１は、ソレノイドバルブ３０２のソレノイドコイル（巻き線状のコイルからなる固定部）に電流を供給し、ソレノイドコイルの励磁電流に応じた磁界を発生させて、ソレノイドコイルの内側（巻き線の内側）に可動可能に配置されたプランジャ（磁性体からなる可動部）を一方向に直線的に可動させる。
送信回路３０１は、ソレノイドバルブ３０２への電流供給時に、ソレノイドコイルの内側にプランジャを引き込んで（プルして）ソレノイドバルブ３０２を閉じる、または、ソレノイドコイルの内側からプランジャを押し出して（プッシュして）ソレノイドバルブ３０２を開く、のいずれかの動作でソレノイドバルブ３０２を駆動させる。また、送信回路３０１は、発熱によってソレノイドバルブ３０２が故障に至るような過剰な電流がソレノイドコイルに流れないように、ソレノイドバルブ３０２に供給される電流量を制御する機能を備えていてもよい。
送信回路３０１は、ソレノイドコイルの内側にプランジャを引き込むときにソレノイドコイルに流れる電流（引き込み電流）が最大となるように、ソレノイドバルブ３０２に供給される電流量を制御する。かつ、送信回路３０１は、ソレノイドコイルの内側にプランジャを完全に引き込んだ状態で保持（ホールド）するときにソレノイドコイルに流れる電流（保持電流）の量が引き込み電流よりも少なくなるように、ソレノイドバルブ３０２に供給される電流量を制御する。また、送信回路３０１は、ソレノイドコイルに流れる電流を制御してソレノイドコイルのインダクタンスを制御するフィードバック機能を備えた閉ループの電流制御（例えばＰＷＭ制御）回路であってもよい。
ソレノイドバルブ３０２は、電磁石の原理を利用してソレノイドコイルに生じた電気的エネルギー（電流）を機械的な運動エネルギーに変換してプランジャを直線可動させる電磁弁である。ソレノイドコイルの一端は送信回路３０１に接続され、他端は第１電源１４の最低電位に接続されている。送信回路３０１から電流が供給されたときにプランジャに作用する力は、ソレノイドコイルの内側にプランジャを引き込む方向、または、ソレノイドコイルの内側からプランジャを押し出す方向のいずれか一方向である。その反対方向へプランジャを可動する手段（すなわち送信回路３０１による電流供給を停止し、ソレノイドコイルによる磁界が消失したときにプランジャを可動する手段）は、例えば、プランジャの自重や、バネなどの弾性体による作用力である。
具体的には、送信回路３０１からの電流供給時に、ソレノイドバルブ３０２が閉じる、すなわちプランジャがソレノイドコイルの内側に引き込まれる方向に可動するとする。この場合、送信回路３０１からソレノイドバルブ３０２への電流供給を停止したときに、ソレノイドバルブ３０２のプランジャをソレノイドコイルの内側から所定の突出した位置まで移動させる手段は、例えば、プランジャの自由落下である。ソレノイドバルブ３０２のプランジャがソレノイドコイルの内側（上方）から所定の突出した位置（下方）まで自由落下することで生じる位置変化が圧力３１に変換される。圧力３１の大きさは、プランジャの自重で調整可能である。
一方、送信回路３０１からソレノイドバルブ３０２への電流供給を停止したときに、ソレノイドバルブ３０２のプランジャがソレノイドコイルの内側に引き込む方向に可動するとする。この場合、例えば、プランジャに取り付けたバネなどの弾性体が伸びた状態から自然長に戻るときに生じる力により、ソレノイドコイルの内側にプランジャを引き込む。送信回路３０１からソレノイドバルブ３０２への電流供給時には、ソレノイドバルブ３０２のプランジャがバネなどの弾性体の力に打ち勝ってソレノイドコイルの内側から押し出す方向に可動するようにソレノイドバルブ３０２のトルク（押し出す、または引き込む力）をソレノイドコイルに流れる電流量、ソレノイドコイルの巻き数等によって設定する。
図２１は、図２０に適用されるパッケージの構成を示す断面図である。パッケージ４０の内部において、ベース基板４２の裏面４２ｂには、圧電チップに代えて、ソレノイドバルブ３０２のソレノイドコイル３１１が形成された絶縁基板が接着されている。ソレノイドコイル３１１の一端は、ボンディングワイヤ５５によりベース基板４２の裏面４２ｂの回路パターンに接続され、当該回路パターンを介して送信チップ５２に電気的に接続されている。ソレノイドコイル３１１の他端は、ベース基板４２の裏面４２ｂの回路パターンを介して第１電源１４の最低電位に接続されている。ソレノイドバルブ３０２は、圧力伝搬領域３０を構成する絶縁媒体を介して圧力センサＩＣチップ５１と対向する。なお、ベース基板４２のおもて面４２ａの回路パターンと裏面４２ｂの回路パターンとは、図示しないビアホールに充填された導電物質により、適宜電気的に接続されている。
ソレノイドコイル３１１の内側には、ソレノイドバルブ３０２のプランジャ３１２が可動可能な状態で配置されている。ソレノイドバルブ３０２は、送信回路３０１からの電流供給時にソレノイドコイル３１１の内側にプランジャ３１２を引き込むプル型であってもよいし、送信回路３０１からの電流供給時にソレノイドコイル３１１の内側からプランジャ３１２を押し出すプッシュ型であってもよい。プランジャ３１２は、ソレノイドコイル３１１の内側に引き込まれる例えば略円柱状のプランジャ本体３１２ａで構成される。図２１には、プランジャ本体３１２ａの、ソレノイドコイル３１１内に位置する部分を点線で示し、ソレノイドコイル３１１の外側に位置する部分をハッチングで示す（図２２〜２６においても同様）。
プランジャ３１２の、圧力センサＩＣチップ５１側の端部３１２ｂは、例えば、プランジャ本体３１２ａの軸方向と直交し、かつプランジャ本体３１２ａの底面よりも面積の広い平坦面を有する平板状であってもよい。プランジャ３１２は、ソレノイドコイル３１１の内側に引き込まれた状態で、圧力センサＩＣチップ５１側の端部３１２ｂが後述する可動シート３１３に点接触または面接触する。図２１には、可動シート３１３を太線で示す（図２１〜２４においても同様）。プランジャ３１２は、ソレノイドコイル３１１の内側から押し出されたときに、可動シート３１３に圧力センサＩＣチップ５１側に押し出す方向の力を加え、可動シート３１３を介して圧力伝搬領域３０に圧力３１を生じさせる。
可動シート３１３は、ソレノイドバルブ３０２と圧力センサＩＣチップ５１との間に配置されている。可動シート３１３は、パッケージ４０の第１空間４４を、圧力センサＩＣチップ５１側の空間３１４ａと、ソレノイドバルブ３０２側の空間３１４ｂと、に分離する。可動シート３１３により分離された第１空間４４の、圧力センサＩＣチップ５１側の空間３１４ａが圧力伝搬領域３０である。可動シート３１３は、プランジャ３１２との接触箇所を頂上とする凸状に圧力センサＩＣチップ５１側に湾曲する弾性率を有する例えば略矩形状の平面形状の樹脂フィルムやゴムシート等である。可動シート３１３は、圧力伝搬領域３０の気密性が確保されるように例えばパッケージ本体４１の側壁４１ｂに接着されている。可動シート３１３は、ソレノイドコイル３１１の内側から押し出されたプランジャ３１２から加えられた力によって、パッケージ本体４１の側壁４１ｂとの接着箇所を支点として圧力センサＩＣチップ５１側に可動する。
以上、説明したように、実施の形態１２によれば、圧電素子に代えてソレノイドバルブを配置した場合においても、ソレノイドバルブによって圧力伝搬領域に圧力を生じさせることができるため、実施の形態１〜１１と同様の効果を得ることができる。
（実施の形態１３）
次に、実施の形態１３にかかる信号伝達装置の構成について説明する。図２２は、実施の形態１３にかかる信号伝達装置の構成を示す断面図である。実施の形態１３にかかる信号伝達装置の回路構成は、実施の形態１２にかかる信号伝達装置と同様である（図２０参照）。実施の形態１３にかかる信号伝達装置は、実施の形態２にかかる信号伝達装置（図３参照）に実施の形態１２を適用したものである。すなわち、パッケージキャップを設けない構成のパッケージ６０の第１空間４４に、圧電チップに代えて、実施の形態１２と同様にソレノイドバルブ３０２および可動シート３１３が配置されている。
以上、説明したように、実施の形態１３によれば、実施の形態１〜１２と同様の効果を得ることができる。
（実施の形態１４）
次に、実施の形態１４にかかる信号伝達装置の構成について説明する。図２３は、実施の形態１４にかかる信号伝達装置の構成を示す断面図である。実施の形態１４にかかる信号伝達装置の回路構成は、実施の形態１２にかかる信号伝達装置と同様である（図２０参照）。実施の形態１４にかかる信号伝達装置は、実施の形態４にかかる信号伝達装置（図５参照）に実施の形態１２を適用したものである。すなわち、インタポーザ８２を介してパッケージ本体８１とベース基板６２とを接着してなるパッケージ８０の第１空間８５に、圧電チップに代えて、実施の形態１２と同様にソレノイドバルブ３０２および可動シート３１３が配置されている。可動シート３１３は、圧力伝搬領域３０の気密性が確保されるように例えばインタポーザ８２に接着されている。
以上、説明したように、実施の形態１４によれば、実施の形態１〜１３と同様の効果を得ることができる。
（実施の形態１５）
次に、実施の形態１５にかかる信号伝達装置の構成について説明する。図２４は、実施の形態１５にかかる信号伝達装置の構成を示す断面図である。実施の形態１５にかかる信号伝達装置の回路構成は、実施の形態１２にかかる信号伝達装置と同様である（図２０参照）。実施の形態１５にかかる信号伝達装置は、実施の形態５にかかる信号伝達装置（図６参照）に実施の形態１２を適用したものである。すなわち、圧力センサＩＣチップ９１と送信チップ１０１との間に配置したインタポーザ８２のみで構成されたパッケージ８０の第１空間１０２に、圧電チップに代えて、実施の形態１２と同様にソレノイドバルブ３０２および可動シート３１３が配置されている。可動シート３１３は、圧力伝搬領域３０の気密性が確保されるように例えばインタポーザ８２に接着されている。
以上、説明したように、実施の形態１５によれば、実施の形態１〜１４と同様の効果を得ることができる。
（実施の形態１６）
次に、実施の形態１６にかかる信号伝達装置の構成について説明する。図２５は、実施の形態１６にかかる信号伝達装置の構成を示す断面図である。実施の形態１６にかかる信号伝達装置の回路構成は、実施の形態１２にかかる信号伝達装置と同様である（図２０参照）。実施の形態１６にかかる信号伝達装置が実施の形態１５にかかる信号伝達装置と異なる点は、可動シートに代えて、ソレノイドバルブ３０２のプランジャ３１２によって圧力伝搬領域３０の気密性を確保している点である。
具体的には、プランジャ３１２の、圧力センサＩＣチップ５１側の端部３１２ｃは、プランジャ本体３１２ａの軸方向と直交し、かつプランジャ本体３１２ａの底面よりも面積の広い平坦面を有する平板状であり、インタポーザ８２の内壁に接触する。プランジャ３１２の、圧力センサＩＣチップ５１側の端部３１２ｃの各辺（四方）は、圧力伝搬領域３０の気密性が確保されるように、かつプランジャ３１２の動作を妨げないように、インタポーザ８２の内壁に接触している。すなわち、プランジャ３１２の、圧力センサＩＣチップ９１側の端部３１２ｃは、パッケージ８０の第１空間１０２を、圧力センサＩＣチップ９１側の圧力伝搬領域３０となる空間３１４ａと、ソレノイドバルブ３０２側の空間３１４ｂと、に分離する。プランジャ３１２は、ソレノイドコイル３１１の内側から押し出されたときに、圧力伝搬領域３０全体に直に圧力３１を生じさせる。
以上、説明したように、実施の形態１６によれば、可動シートに代えて他部材で圧力伝搬領域の気密性を確保した場合においても、実施の形態１〜１５と同様の効果を得ることができる。
（実施の形態１７）
次に、実施の形態１７にかかる信号伝達装置の構成について説明する。図２６は、実施の形態１７にかかる信号伝達装置の構成を示す断面図である。実施の形態１７にかかる信号伝達装置の回路構成は、実施の形態１２にかかる信号伝達装置と同様である（図２０参照）。実施の形態１７にかかる信号伝達装置が実施の形態１５にかかる信号伝達装置と異なる点は、可動シートに代えて、第２インタポーザ３１５によって圧力伝搬領域３０の気密性を確保している点である。
具体的には、ソレノイドバルブ３０２と圧力センサＩＣチップ９１との間に、パッケージ８０を構成するインタポーザ（以下、第１インタポーザとする）８２の内壁に四方が接着された例えば略矩形状の平面形状の第２インタポーザ３１５が設けられている。第２インタポーザ３１５は、パッケージ８０の第１空間１０２を、圧力センサＩＣチップ９１側の圧力伝搬領域３０となる空間３１４ａと、ソレノイドバルブ３０２側の空間３１４ｂと、に分離する。第２インタポーザ３１５には、プランジャ３１２と対向する部分に、プランジャ３１２の、圧力センサＩＣチップ９１側の端部３１２ｂと略同じ平面形状の開口部３１５ａを有する。
第２インタポーザ３１５の開口部３１５ａは、ソレノイドバルブ３０２のプランジャ３１２の、圧力センサＩＣチップ９１側の端部３１２ｂによって塞がれている。すなわち、第２インタポーザ３１５とプランジャ３１２とで圧力伝搬領域３０の気密性が確保されている。第２インタポーザ３１５の開口部３１５ａは、圧力伝搬領域３０の気密性を確保することができ、かつソレノイドバルブ３０２のプランジャ３１２の動きを妨げない程度の幅を有する。プランジャ３１２は、ソレノイドコイル３１１の内側から押し出されたときに、第２インタポーザ３１５の開口部３１５ａを介して圧力伝搬領域３０に直に圧力３１を生じさせる。
以上、説明したように、実施の形態１７によれば、可動シートに代えて他部材で圧力伝搬領域の気密性を確保した場合においても、実施の形態１〜１６と同様の効果を得ることができる。
実施の形態１２〜１７にかかる信号伝達装置の動作は、圧電素子に代えてソレノイドバルブ３０２により圧力伝搬領域３０に圧力３１を生じさせる点を除いて、上述した実施の形態１１にかかる信号伝達装置の動作と同様である。また、実施の形態３，７，８，１０にかかる信号伝達装置に実施の形態１２を適用し、圧電素子に代えてソレノイドバルブ３０２を備えたアクチュエータ１０を用いてもよい。
（実施の形態１８）
次に、実施の形態１８として、実施の形態１２〜１７にかかる信号伝達装置のソレノイドバルブ３０２の構成の一例について説明する。図２７は、実施の形態１８にかかる信号伝達装置の一部の構成を示す説明図である。図２７（ａ）には、プランジャ３１２を装備していない状態のソレノイドコイル３１１の平面レイアウトを示す。図２７（ｂ）には、プランジャ３１２を装備していない状態のソレノイドコイル３１１の断面構造を示す。図２７（ｃ）には、プランジャ３１２を装備した状態のソレノイドコイル３１１の断面構造を示す。図２７（ａ）には、渦巻状コイル３２２を太線で示し、絶縁基板３２１の開口部３２６を塗りつぶした黒丸で示す。図２７（ｂ），２７（ｃ）には、絶縁基板３２１の開口部３２６を塗りつぶした矩形で示し、渦巻状コイル３２２を図示省略する。
図２７（ａ）に示すように、ソレノイドコイル３１１は、絶縁基板３２１の両主面に形成された渦巻状コイル３２２、渦巻状コイル３２２の引出線３２３およびランド部３２４ａ，３２４ｂを有する。渦巻状コイル３２２の引出線３２３は、渦巻状コイル３２２の外側の端部（巻き終り）に接して設けられている。渦巻状コイル３２２の一方のランド部３２４ａは引出線３２３に接し、他方のランド部３２４ｂは渦巻状コイル３２２の内側の端部（巻き始め）に設けられている。符号３２５は、渦巻状コイル３２２に発生した熱を外部に放熱する熱伝導層である。これら渦巻状コイル３２２、引出線３２３およびランド部３２４ａ，３２４ｂを有する絶縁基板３２１が複数積層されてソレノイドコイル３１１が構成される（図２７（ｂ））。
同じ絶縁基板３２１のおもて面と裏面の渦巻状コイル３２２の内側のランド部３２４ｂ同士は、ビアホールに充填された導電物質により接続されている。異なる絶縁基板３２１の対向する渦巻状コイル３２２の外側のランド部３２４ａ同士は例えば半田バンプ（不図示）で電気的に接続されている。すなわち、渦巻状コイル３２２を両主面に形成した絶縁基板３２１を複数積層することで、複数の渦巻状コイル３２２を円柱状に配置した中空のソレノイドコイル３１１が構成される。絶縁基板３２１には、渦巻状コイル３２２の中心部分に例えば平面形状が円形状の開口部３２６が形成されている。最も圧力センサ２０（図２０参照）側に配置される絶縁基板３２１ａの開口部３２６の直径ｗ６１は、例えば、他の絶縁基板３２１の開口部３２６の直径ｗ６２よりも狭くてもよい。圧力センサ２０から最も離れた位置に配置される絶縁基板３２１ｂには、開口部３２６が設けられていない。
複数の絶縁基板３２１の各開口部３２６は、深さ方向（絶縁基板３２１の主面に直交する方向）に対向し、渦巻状コイル３２２の中心部分に複数の絶縁基板３２１間にわたる所定深さＨ１の中空部３２７を構成する。この中空部３２７には、プランジャ３１２が挿入される（図２７（ｃ））。中空部３２７は、中空部３２７の内部に完全にプランジャ３１２が収まる深さＨ１を有する。また、中空部３２７には、プランジャ３１２が深さ方向に移動可能となるように、所定深さＨ２のプランジャ３１２の可動領域が設けられている。プランジャ３１２は、例えば略円柱状のプランジャ本体３１２ａで構成される。プランジャ３１２が中空部３２７内で最も圧力センサ２０側に位置するときに、プランジャ３１２の、圧力センサ２０側の端部３１２ｄはソレノイドコイル３１１の外側に突出している。
プランジャ３１２のプランジャ本体３１２ａの直径ｗ７２は、最も圧力センサ側（図２７の右側）に配置される絶縁基板３２１ａの開口部３２６の直径ｗ６１よりも広く、かつ他の絶縁基板３２１の開口部３２６の直径ｗ６２よりも狭い。プランジャ３１２の、圧力センサ２０側の端部３１２ｄは、例えば、プランジャ本体３１２ａと軸方向が等しく、かつプランジャ本体３１２ａよりも直径ｗ７１の狭い円柱状である。プランジャ３１２の、圧力センサ２０側の端部３１２ｄは、最も圧力センサ２０側に配置される絶縁基板３２１ａの開口部３２６の直径ｗ６１よりも狭い。このため、プランジャ３１２が中空部３２７内で最も圧力センサ２０側に位置するときに、プランジャ本体３１２ａが最も圧力センサ２０側に配置される絶縁基板３２１ａに接して支持され、中空部３２７内に保持される。
プランジャ３１２は、例えばソレノイドバルブ３０２への電流供給時に、中空部３２７の内部に完全に引き込まれ保持される。かつ、プランジャ３１２は、例えばソレノイドバルブ３０２への電流供給が停止されたときに、例えばプランジャ３１２の自重により、中空部３２７内で最も圧力センサ２０側の位置に移動し、その圧力センサ２０側の端部３１２ｄをソレノイドコイル３１１の外側に突出させる。すなわち、実施の形態１８に例示するソレノイドバルブ３０２（図２７参照）は、電流を供給されたときにソレノイドコイル３１１の内側にプランジャ３１２を引き込むプル型である。プランジャ３１２が中空部３２７内で最も圧力センサ２０側に位置するときに、圧力伝搬領域３０（図２０参照）に最大圧力３１が発生し、圧力センサ２０に伝搬される。
上述した図２７に示すソレノイドバルブ３０２の構成は一例であり、複数の渦巻状コイル３２２の接続方法や、中空部３２７およびプランジャ３１２の形状などを種々変更可能である。例えば、中空部３２７の直径は深さ方向に一様とし、プランジャ３１２は、圧力センサ２０側の端部を、プランジャ本体３１２ａの軸方向と直交し、かつプランジャ本体３１２ａの底面よりも面積の広い平坦面を有する平板状としてもよい。また、図２７に示すソレノイドバルブ３０２は、電流を供給されたときにソレノイドコイル３１１の内側からプランジャ３１２を押し出すプッシュ型であってもよい。プッシュ型のソレノイドバルブ３０２とした場合、上述したように、バネなどの弾性体を用いて、中空部３２７の内部にプランジャ３１２を引き込めばよい。また、プル型にせよプッシュ型にせよ、移動後のプランジャ３１２を元に戻す力として、パッケージ本体の側壁に接着されている可動シート３１３（図２１〜２４参照）の復元力を利用するようにしてもよい。
以上、説明したように、実施の形態１８によれば、実施の形態１２〜１７に適用可能であり、実施の形態１〜１７と同様の効果を得ることができる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した各実施の形態では、一次側から二次側へ信号伝達を行う場合を例に説明しているが、二次側から一次側へ信号を伝達してもよい。また、上述した各実施の形態では、パッケージ本体の底面（または圧力センサＩＣチップの裏面）側で外部回路と電気的に接続される場合を例に第１，２外部接続用端子の配置を説明しているが、第１，２外部接続用端子の配置は種々変更可能である。具体的には、第１，２外部接続用端子の一端は、パッケージ本体４１の側壁（またはインタポーザ）から横方向に例えば略Ｌ字状に折れ曲がって外部に露出されていてもよいし、パッケージキャップから外部に露出されていてもよい。
また、上述した各実施の形態では、第２外部接続用端子と圧力センサＩＣチップ（または受信チップ）とをワイヤボンディングにより電気的に接続しているが、例えばバンプ（突起状の端子）などを用いたワイヤレスボンディングにより電気的に接続してもよい。また、実施の形態１，２の圧力センサＩＣチップに代えて、実施の形態３と同様にセンサチップおよび受信チップを用いてもよい。また、実施の形態１，２，４〜６の圧力センサＩＣチップをセンサチップに代えて、当該センサチップのおもて面（第１空間に露出する面）の、センサ部以外の部分上に受信チップを配置してもよい。また、実施の形態３において、センサチップのおもて面の、センサ部以外の部分上に受信チップを配置してもよい。また、上述した各実施の形態では、第１空間（圧力伝搬領域）全体に絶縁媒体を充填しているが、少なくとも圧電素子とセンサ部との間の圧力を維持することができればよい。
以上のように、本発明にかかる信号伝達装置は、一次側と二次側とを電気的に絶縁した状態で、一次側と二次側との間で相互に信号を伝達する信号伝達装置に有用であり、特にスイッチング素子を駆動するモジュールに適している。
１０ アクチュエータ
１１，３０１ 送信回路
１２ 圧電素子
１３ａ，１３ｂ 圧電素子の金属電極
１４ 第１電源
２０ 圧力センサ
２１ センサ部
２２ 受信回路
２３ ホイートストンブリッジ
２４ 第２電源
２５ 増幅器
２６ 比較器
２７ 基準電圧回路
３０ 圧力伝搬領域
３１ 圧力
４０，６０，８０，１７０ パッケージ
４１，８１ パッケージ本体
４１ａ パッケージ本体の底面
４１ｂ パッケージ本体の側壁
４２，６２，１７２ ベース基板
４２ａ，６２ａ，１７２ａ ベース基板のおもて面
４２ｂ，６２ｂ，１７２ｂ ベース基板の裏面
４２ｃ，６２ｃ，１７２ｃ ベース基板のスルーホール
４３ パッケージキャップ
４３ｂ パッケージキャップの側壁
４４，８５，１０２，１７３ モジュールを構成する部材で囲まれた空間（第１空間）
４５ パッケージキャップおよびベース基板で囲まれた空間（第２空間）
４６，８３，１７６ 第１外部接続用端子
４７，８４，１７７ 第２外部接続用端子
５１，９１ 圧力センサＩＣチップ
５２，７１，１０１ 送信チップ
５２ａ，１０１ａ 送信チップのおもて面
５３，７２ 圧電チップ
５３ａ 圧電チップのおもて面
５３ｂ 圧電チップの裏面
５４〜５６，７５〜７８，１４４〜１４７，１５１，１５３，１８３，１８４ ボンディングワイヤ
６１，１０３，１７４ 封止樹脂
７３，１４１，１８１ センサチップ
７４，１４２，１８２ 受信チップ
８１ａ パッケージ本体のおもて面
８１ｂ パッケージ本体の裏面
８２，１７１，３１５ インタポーザ
８３ａ〜８３ｃ 第１外部接続用端子を構成する端子部材
８６ インタポーザのスルーホール
９１ａ 圧力センサＩＣチップのおもて面
９１ｂ 圧力センサＩＣチップの裏面
９２，１０５，１０６ ビア（ＴＳＶ）
１０１ｂ 送信チップの裏面
１０４ シリコン貫通電極
１０７ 高硬度部材
１１１〜１１３，１３３ アナログ電気信号
１２０ 基準圧力
１２１〜１２４，１３１ ディジタル電気信号
１３１ａ〜１３１ｆ ディジタル電気信号の周期
１３３ａ〜１３３ｆ アナログ電気信号の周期
１４３ パッケージ本体の底面の凹部
１４３ａ パッケージ本体の底面の凹部より生じるベース基板と圧電チップとの間の隙間
１５２ 導電性緩衝材
１６１ ベース基板の開口部
１７５ 導電性スペーサ
１７５ａ 導電性スペーサにより生じるベース基板と圧電チップとの間の隙間
３０２ ソレノイドバルブ
３１１ ソレノイドコイル
３１２ プランジャ
３１２ａ プランジャ本体
３１２ｂ〜３１２ｄ プランジャの、圧力センサ側の端部
３１３ 可動シート
３１４ａ 第１空間の、圧力センサ側の空間
３１４ｂ 第１空間の、ソレノイドバルブ側の空間
３１５ａ インタポーザの開口部
３２１，３２１ａ，３２１ｂ 絶縁基板
３２２ 渦巻状コイル
３２３ 渦巻状コイルの引出線
３２４ａ，３２４ｂ ランド部
３２５ 熱伝導層
３２６ 絶縁基板の開口部
３２７ ソレノイドコイルの中空部
ＧＮＤ 接地電位
Ｈ１ ソレノイドコイルの中空部の深さ
Ｈ２ プランジャの可動領域の深さ
ＩＮ 入力信号
ＯＵＴ 出力信号
Ｔ 所定時間
ｔ１ インタポーザの厚さ
ＶＢ 第２電源の電源電位
ＶＣＣ 第１電源の電源電位
ＶＳ 第２電源の最低電位
ｄ１ 圧力センサＩＣチップと圧電チップとの間の距離
ｄ２ 圧力センサＩＣチップと高硬度部材との間の距離
ｗ１ ディジタル電気信号の周期の時間幅
ｗ１１ パッケージ本体の幅
ｗ１２ パッケージ本体の側壁間の幅
ｗ２１ ベース基板の幅
ｗ３１ パッケージキャップの幅
ｗ３２ パッケージキャップの側壁間の幅
ｗ４１ 圧力センサＩＣチップの幅
ｗ５１ 高硬度部材の幅
ｗ６１，ｗ６２ 絶縁基板の開口部の直径
ｗ７１，ｗ７２ プランジャの直径

Claims (19)

  1. 一次側から入力信号の入力を受けて第１電気信号を送信する送信回路と、
    前記第１電気信号に基づいて圧力を発生させる受動素子と、
    前記圧力を検出し、当該圧力を第２電気信号に変換するセンサ部と、
    前記第２電気信号に基づく出力信号を二次側へ出力する受信回路と、
    前記センサ部が設けられた第１半導体基板と、
    前記受動素子と前記センサ部とを電気的に絶縁する絶縁媒体と、
    前記受動素子と前記第１半導体基板とが前記絶縁媒体を挟んで所定距離離して対向し、前記絶縁媒体を介して前記受動素子から前記センサ部へ前記圧力が伝搬される圧力伝搬領域と、
    前記第１半導体基板が配置された凹部を有するパッケージ部材と、
    前記受動素子が配置されたベース基板と、
    を備え、
    前記ベース基板は、前記パッケージ部材の前記凹部の内部に前記受動素子が配置されるように当該凹部を塞ぐ位置に配置され当該パッケージ部材に接着されており、
    前記パッケージ部材および前記ベース基板で囲まれた空間を前記圧力伝搬領域とし、
    前記圧力の伝搬により前記一次側から前記二次側への信号伝達を行うことを特徴とする信号伝達装置。
  2. 一次側から入力信号の入力を受けて第１電気信号を送信する送信回路と、
    前記第１電気信号に基づいて圧力を発生させる受動素子と、
    前記圧力を検出し、当該圧力を第２電気信号に変換するセンサ部と、
    前記第２電気信号に基づく出力信号を二次側へ出力する受信回路と、
    前記センサ部が設けられた第１半導体基板と、
    前記受動素子と前記センサ部とを電気的に絶縁する絶縁媒体と、
    前記受動素子と前記第１半導体基板とが前記絶縁媒体を挟んで所定距離離して対向し、前記絶縁媒体を介して前記受動素子から前記センサ部へ前記圧力が伝搬される圧力伝搬領域と、
    前記第１半導体基板が配置されたパッケージ部材と、
    前記受動素子が配置されたベース基板と、
    前記第１半導体基板と前記ベース基板とを接合する中継部材と、
    を備え、
    前記第１半導体基板、前記ベース基板および前記中継部材で囲まれた空間を前記圧力伝搬領域とし、
    前記圧力の伝搬により前記一次側から前記二次側への信号伝達を行うことを特徴とする信号伝達装置。
  3. 一次側から入力信号の入力を受けて第１電気信号を送信する送信回路と、
    前記第１電気信号に基づいて圧力を発生させる受動素子と、
    前記圧力を検出し、当該圧力を第２電気信号に変換するセンサ部と、
    前記第２電気信号に基づく出力信号を二次側へ出力する受信回路と、
    前記センサ部が設けられた第１半導体基板と、
    前記受動素子と前記センサ部とを電気的に絶縁する絶縁媒体と、
    前記受動素子と前記第１半導体基板とが前記絶縁媒体を挟んで所定距離離して対向し、前記絶縁媒体を介して前記受動素子から前記センサ部へ前記圧力が伝搬される圧力伝搬領域と、
    前記送信回路が設けられた第２半導体基板と、
    前記第１半導体基板と前記第２半導体基板とを接合する枠状の平面形状を有する中継部材と、
    を備え、
    前記第１半導体基板、前記第２半導体基板および前記中継部材で囲まれた空間を前記圧力伝搬領域とし、
    前記圧力の伝搬により前記一次側から前記二次側への信号伝達を行うことを特徴とする信号伝達装置。
  4. 前記送信回路は、アナログの前記入力信号の入力を受けて、連続して振幅が増加または減少する特性を有する前記第１電気信号を送信し、
    前記受信回路は、前記第１電気信号に基づいて連続して振幅が増加または減少する特性を有する前記第２電気信号を前記出力信号として前記二次側へ出力することを特徴とする請求項１〜３のいずれか一つに記載の信号伝達装置。
  5. 前記送信回路は、ディジタルの前記入力信号の入力を受けて、離散的に振幅が増加または減少する特性を有する前記第１電気信号を送信し、
    前記受信回路は、前記第１電気信号に基づいて離散的に振幅が増加または減少する前記第２電気信号の電圧値と基準電圧とを比較して、離散的に振幅が増加または減少する特性を有する前記出力信号を前記二次側へ出力することを特徴とする請求項１〜３のいずれか一つに記載の信号伝達装置。
  6. 前記入力信号の１周期分で１周期分の前記出力信号が出力されることを特徴とする請求項１〜５のいずれか一つに記載の信号伝達装置。
  7. 前記送信回路は、所定時間内に複数の周期分のディジタルの前記入力信号の入力を受けて、離散的に振幅が増加または減少する非直線状の特性を有する複数の周期分の前記第１電気信号を送信し、
    前記受信回路は、複数の周期分の前記第１電気信号の非直線性に基づいて離散的に振幅が増加または減少する前記第２電気信号の複数の周期分を１周期分として、疑似的に連続して振幅が増加または減少する直線状の特性を有する前記出力信号を前記二次側へ出力することを特徴とする請求項１〜３のいずれか一つに記載の信号伝達装置。
  8. 前記圧力伝搬領域で前記受動素子と前記センサ部とが対向することを特徴とする請求項１〜７のいずれか一つに記載の信号伝達装置。
  9. 前記受動素子に接着され、前記受動素子と前記センサ部との間に位置する、前記絶縁媒体よりも硬度の高い材料からなる高硬度部材をさらに備えることを特徴とする請求項１〜８のいずれか一つに記載の信号伝達装置。
  10. 前記送信回路が設けられた第２半導体基板をさらに備え、
    前記第２半導体基板は、前記ベース基板に前記受動素子と離して配置されていることを特徴とする請求項１に記載の信号伝達装置。
  11. 前記パッケージ部材に一体成形された第１外部接続用端子をさらに備え、
    前記第１外部接続用端子の一端は、前記パッケージ部材の底面から外部に露出し前記一次側の外部回路に電気的に接続され、
    前記第１外部接続用端子の他端は、前記ベース基板のスルーホールを貫通し、前記ベース基板のスルーホールを介して前記送信回路に電気的に接続されていることを特徴とする請求項１に記載の信号伝達装置。
  12. 前記パッケージ部材に一体成形された第１外部接続用端子をさらに備え、
    前記第１外部接続用端子の一端は、前記パッケージ部材から外部に露出し前記一次側の外部回路に電気的に接続され、
    前記第１外部接続用端子の他端は、前記第１半導体基板のビアと、前記中継部材および前記ベース基板のスルーホールと、を貫通し、前記ベース基板のスルーホールを介して前記送信回路に電気的に接続されていることを特徴とする請求項２に記載の信号伝達装置。
  13. 前記第１半導体基板のビア、前記中継部材のスルーホール、および前記第２半導体基板のビアを貫通する第１外部接続用端子をさらに備え、
    前記第１外部接続用端子の一端は、前記第１半導体基板のビアから外部に露出し前記一次側の外部回路に電気的に接続され、
    前記第１外部接続用端子の他端は、前記第２半導体基板のビアを介して前記送信回路に電気的に接続されていることを特徴とする請求項３に記載の信号伝達装置。
  14. 前記受信回路は、前記センサ部と同一の前記第１半導体基板に設けられていることを特徴とする請求項１〜３のいずれか一つに記載の信号伝達装置。
  15. 前記受信回路が設けられた第３半導体基板をさらに備え、
    前記第３半導体基板は、前記パッケージ部材の、前記第１半導体基板が配置された面に前記第１半導体基板と離して配置されていることを特徴とする請求項１に記載の信号伝達装置。
  16. 前記パッケージ部材に一体成形された第２外部接続用端子をさらに備え、
    前記第２外部接続用端子の一端は、前記パッケージ部材の底面から外部に露出し前記二次側の外部回路に電気的に接続され、
    前記第２外部接続用端子の他端は、前記圧力伝搬領域に露出し前記受信回路に電気的に接続されていることを特徴とする請求項１または１１に記載の信号伝達装置。
  17. 前記パッケージ部材に一体成形された第２外部接続用端子をさらに備え、
    前記第２外部接続用端子の一端は、前記パッケージ部材から外部に露出し前記二次側の外部回路に電気的に接続され、
    前記第２外部接続用端子の他端は、前記第１半導体基板のビアを介して前記受信回路に電気的に接続されていることを特徴とする請求項２または１２に記載の信号伝達装置。
  18. 前記第１半導体基板のビアを貫通する第２外部接続用端子をさらに備え、
    前記第２外部接続用端子の一端は、前記一次側の外部回路に電気的に接続され、
    前記第２外部接続用端子の他端は、前記第１半導体基板のビアを介して前記受信回路に電気的に接続されていることを特徴とする請求項３または１３に記載の信号伝達装置。
  19. 前記受動素子は、前記第１電気信号の入力を受けたときに変形または振動することで前記圧力を発生させる、圧電性をもつ強誘電体材料で形成されている、もしくは、前記第１電気信号の入力を受けて磁界が発生したとき、または、前記第１電気信号の入力が停止され磁界が消失したとき、に可動して前記圧力を発生させる磁性体からなる可動部を有することを特徴とする請求項１〜８、１０〜１８のいずれか一つに記載の信号伝達装置。
JP2017567981A 2016-02-18 2017-01-06 信号伝達装置 Active JP6544447B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016028705 2016-02-18
JP2016028705 2016-02-18
JP2016138834 2016-07-13
JP2016138834 2016-07-13
PCT/JP2017/000332 WO2017141566A1 (ja) 2016-02-18 2017-01-06 信号伝達装置

Publications (2)

Publication Number Publication Date
JPWO2017141566A1 JPWO2017141566A1 (ja) 2018-05-24
JP6544447B2 true JP6544447B2 (ja) 2019-07-17

Family

ID=59625825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017567981A Active JP6544447B2 (ja) 2016-02-18 2017-01-06 信号伝達装置

Country Status (4)

Country Link
US (1) US11581480B2 (ja)
JP (1) JP6544447B2 (ja)
CN (1) CN109348738B (ja)
WO (1) WO2017141566A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3062142B1 (en) 2015-02-26 2018-10-03 Nokia Technologies OY Apparatus for a near-eye display
US10650552B2 (en) 2016-12-29 2020-05-12 Magic Leap, Inc. Systems and methods for augmented reality
EP3343267B1 (en) 2016-12-30 2024-01-24 Magic Leap, Inc. Polychromatic light out-coupling apparatus, near-eye displays comprising the same, and method of out-coupling polychromatic light
US10578870B2 (en) 2017-07-26 2020-03-03 Magic Leap, Inc. Exit pupil expander
WO2019113570A1 (en) 2017-12-10 2019-06-13 Magic Leap, Inc. Anti-reflective coatings on optical waveguides
EP3729172A4 (en) 2017-12-20 2021-02-24 Magic Leap, Inc. INSERT FOR AUGMENTED REALITY VIEWING DEVICE
WO2019178567A1 (en) 2018-03-15 2019-09-19 Magic Leap, Inc. Image correction due to deformation of components of a viewing device
EP3803450A4 (en) 2018-05-31 2021-08-18 Magic Leap, Inc. POSITIONING A RADAR HEAD
US11579441B2 (en) 2018-07-02 2023-02-14 Magic Leap, Inc. Pixel intensity modulation using modifying gain values
WO2020010226A1 (en) 2018-07-03 2020-01-09 Magic Leap, Inc. Systems and methods for virtual and augmented reality
US11856479B2 (en) 2018-07-03 2023-12-26 Magic Leap, Inc. Systems and methods for virtual and augmented reality along a route with markers
EP4270016A3 (en) * 2018-07-24 2024-02-07 Magic Leap, Inc. Temperature dependent calibration of movement detection devices
WO2020023543A1 (en) 2018-07-24 2020-01-30 Magic Leap, Inc. Viewing device with dust seal integration
WO2020028834A1 (en) 2018-08-02 2020-02-06 Magic Leap, Inc. A viewing system with interpupillary distance compensation based on head motion
EP3830631A4 (en) 2018-08-03 2021-10-27 Magic Leap, Inc. NON-FUSED POSE DRIFT CORRECTION OF A FUSED TOTEM IN A USER INTERACTION SYSTEM
KR102481648B1 (ko) * 2018-10-01 2022-12-29 삼성전자주식회사 반도체 장치
CN117111304A (zh) 2018-11-16 2023-11-24 奇跃公司 用于保持图像清晰度的图像尺寸触发的澄清
JP7196934B2 (ja) * 2018-12-14 2022-12-27 株式会社大真空 圧電振動デバイス
JP2022519292A (ja) 2019-02-06 2022-03-22 マジック リープ， インコーポレイテッド 複数のプロセッサによって発生される総熱を限定するための標的意図ベースのクロック速度の決定および調節
EP3939030A4 (en) 2019-03-12 2022-11-30 Magic Leap, Inc. REGISTRATION OF LOCAL CONTENT BETWEEN FIRST AND SECOND VIEWERS OF AUGMENTED REALITY
US11445232B2 (en) 2019-05-01 2022-09-13 Magic Leap, Inc. Content provisioning system and method
CN114174895A (zh) 2019-07-26 2022-03-11 奇跃公司 用于增强现实的系统和方法
JP2023502927A (ja) 2019-11-15 2023-01-26 マジック リープ， インコーポレイテッド 外科手術環境において使用するための視認システム
US11945714B2 (en) * 2020-07-30 2024-04-02 Stmicroelectronics S.R.L. Electronic device and corresponding method
CN111855510A (zh) * 2020-08-10 2020-10-30 西人马联合测控（泉州）科技有限公司 线圈芯片及其制备方法、检测芯片和滑油传感器
CN215453267U (zh) * 2021-06-22 2022-01-07 瑞声声学科技(深圳)有限公司 骨传导传感器组件

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52134481A (en) * 1976-05-04 1977-11-10 Nippon Gakki Seizo Kk Piezo-electric conversion device
JPS59149750U (ja) * 1983-03-24 1984-10-06 横河電機株式会社 信号絶縁装置
JPS6133129U (ja) * 1984-07-30 1986-02-28 カシオ計算機株式会社 ピエゾ式インタ−フエ−ス
JPH0812648B2 (ja) * 1986-11-17 1996-02-07 キヤノン株式会社 情報処理装置
JPH0415799U (ja) * 1990-05-31 1992-02-07
US5766975A (en) * 1995-01-09 1998-06-16 Integrated Device Technology, Inc. Packaged integrated circuit having thermal enhancement and reduced footprint size
JPH11340031A (ja) 1998-05-28 1999-12-10 Tokyo Gas Co Ltd ソレノイドコイルおよび電磁弁
JP2000183828A (ja) * 1998-12-11 2000-06-30 Citizen Watch Co Ltd 圧電素子による振動通信システム
US6188322B1 (en) 1999-09-28 2001-02-13 Rockwell Technologies, Llc Method for sensing electrical current
US6583374B2 (en) 2001-02-20 2003-06-24 Rockwell Automation Technologies, Inc. Microelectromechanical system (MEMS) digital electrical isolator
JP2003100937A (ja) * 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール
US7183622B2 (en) 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
KR100600808B1 (ko) * 2004-12-08 2006-07-18 주식회사 엠디티 자왜효과를 이용한 가변 인덕터형 ｍｅｍｓ 압력센서
US7525398B2 (en) * 2005-10-18 2009-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustically communicating data signals across an electrical isolation barrier
US20070158826A1 (en) * 2005-12-27 2007-07-12 Yamaha Corporation Semiconductor device
US7514285B2 (en) * 2006-01-17 2009-04-07 Honeywell International Inc. Isolation scheme for reducing film stress in a MEMS device
JP2008244244A (ja) 2007-03-28 2008-10-09 Sony Corp 電気機械装置および電気・電子機器
JP4946796B2 (ja) * 2007-10-29 2012-06-06 ヤマハ株式会社 振動トランスデューサおよび振動トランスデューサの製造方法
JP5272857B2 (ja) 2009-04-02 2013-08-28 富士電機株式会社 リニアソレノイドモジュール
US8371175B2 (en) * 2009-10-01 2013-02-12 Rosemount Inc. Pressure transmitter with pressure sensor mount
CN102088320B (zh) * 2009-12-03 2013-10-30 建兴电子科技股份有限公司 超音波系统及其通讯方法
US8569092B2 (en) * 2009-12-28 2013-10-29 General Electric Company Method for fabricating a microelectromechanical sensor with a piezoresistive type readout
JP5426437B2 (ja) * 2010-03-11 2014-02-26 ローム株式会社 圧力センサおよび圧力センサの製造方法
CN201653604U (zh) * 2010-04-09 2010-11-24 无锡芯感智半导体有限公司 一种压力传感器
FR2965991B1 (fr) * 2010-10-12 2013-07-12 St Microelectronics Tours Sas Dispositif acoustique d'isolation galvanique
WO2012141891A1 (en) * 2011-04-12 2012-10-18 Rensselaer Polytechnic Institute Adaptive system for efficient transmission of power and data through acoustic media
JP5639985B2 (ja) * 2011-10-28 2014-12-10 三菱電機株式会社 半導体圧力センサおよび半導体圧力センサの製造方法
JP5813471B2 (ja) * 2011-11-11 2015-11-17 株式会社東芝 Ｍｅｍｓ素子
US8881596B2 (en) * 2012-01-30 2014-11-11 Continental Automotive Systems, Inc. Semiconductor sensing device to minimize thermal noise
JP5983912B2 (ja) * 2012-02-09 2016-09-06 セイコーエプソン株式会社 電子デバイスおよびその製造方法、並びに電子機器
CN203178006U (zh) * 2013-04-11 2013-09-04 东莞市高晶电子科技有限公司 压力传感器封装结构
US9366593B2 (en) * 2013-09-27 2016-06-14 Infineon Technologies Ag Pressure sensor package with integrated sealing
CN104944359B (zh) * 2014-03-25 2017-02-22 中芯国际集成电路制造(上海)有限公司 Mems器件及其形成方法
US9499397B2 (en) * 2014-03-31 2016-11-22 Freescale Semiconductor, Inc. Microelectronic packages having axially-partitioned hermetic cavities and methods for the fabrication thereof
DE102014211190A1 (de) * 2014-06-12 2015-12-17 Robert Bosch Gmbh Mikromechanische Schallwandleranordnung und ein entsprechendes Herstellungsverfahren

Also Published As

Publication number Publication date
US11581480B2 (en) 2023-02-14
CN109348738A (zh) 2019-02-15
US20180151796A1 (en) 2018-05-31
JPWO2017141566A1 (ja) 2018-05-24
CN109348738B (zh) 2021-11-16
WO2017141566A1 (ja) 2017-08-24

Similar Documents

Publication Publication Date Title
JP6544447B2 (ja) 信号伝達装置
EP2767715B1 (en) Fluid-control device, and method for adjusting fluid-control device
JP5900155B2 (ja) 流体制御装置
EP2555267A1 (en) Transducer module
US9231119B2 (en) Sensor
US20080137289A1 (en) Thermal management system for embedded environment and method for making same
US20160025429A1 (en) Electroactive polymer actuated air flow thermal management module
EP2186352B1 (en) Condenser microphone using the ceramic package whose inside is encompassed by metal or conductive materials
CN103378048A (zh) 半导体封装件、安装结构及半导体封装模块
US20020014814A1 (en) Vibration control device and driving method thereof
EP3796672A1 (en) Package structure of sound producing device and manufacturing method thereof
US20210297787A1 (en) Package structure and methods of manufacturing sound producing chip, forming package structure and forming sound producing apparatus
US20140254835A1 (en) Packaged Microphone System with a Permanent Magnet
KR101846608B1 (ko) 냉각 장치용 시스템
KR102641161B1 (ko) 패키지 구조체 및 사운드 생성 칩 제조 방법, 패키지 구조체 형성 방법 및 사운드 생성 장치 형성 방법
US11805342B2 (en) Sound producing package structure and manufacturing method thereof
US20220009768A1 (en) Sound producing package structure and manufacturing method thereof
EP2555175A1 (en) Transducer module
EP2693772B1 (en) Oscillator
JP2008203117A (ja) 物理量測定モジュールおよび物理量測定器
JP2021044762A (ja) トランスデューサ
CN112292766A (zh) 具有电陶瓷部件的装置
US11758312B2 (en) Sound producing package structure and manufacturing method thereof
WO2021033376A1 (ja) 圧電振動板および圧電発音部品
CN115524845B (zh) 一种具备有源可调谐镜面的mems微镜扫描系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190415

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190603

R150 Certificate of patent or registration of utility model

Ref document number: 6544447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250