JP6542706B2 - 数値制御装置 - Google Patents

数値制御装置 Download PDF

Info

Publication number
JP6542706B2
JP6542706B2 JP2016080427A JP2016080427A JP6542706B2 JP 6542706 B2 JP6542706 B2 JP 6542706B2 JP 2016080427 A JP2016080427 A JP 2016080427A JP 2016080427 A JP2016080427 A JP 2016080427A JP 6542706 B2 JP6542706 B2 JP 6542706B2
Authority
JP
Japan
Prior art keywords
processing unit
screen
drawing quality
command block
axis interpolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016080427A
Other languages
English (en)
Other versions
JP2017191450A (ja
Inventor
周三 足立
周三 足立
久保 守
守 久保
耕一 村田
耕一 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FANUC Corp
Original Assignee
FANUC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FANUC Corp filed Critical FANUC Corp
Priority to JP2016080427A priority Critical patent/JP6542706B2/ja
Priority to DE102017003385.4A priority patent/DE102017003385B4/de
Priority to US15/484,278 priority patent/US10467990B2/en
Priority to CN201710240322.7A priority patent/CN107291048B/zh
Publication of JP2017191450A publication Critical patent/JP2017191450A/ja
Application granted granted Critical
Publication of JP6542706B2 publication Critical patent/JP6542706B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/18Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/414Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
    • G05B19/4142Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by the use of a microprocessor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/34Director, elements to supervisory
    • G05B2219/34013Servocontroller
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/14Solving problems related to the presentation of information to be displayed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00Solving problems of bandwidth in display systems
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/08Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Computer Graphics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Numerical Control (AREA)
  • Image Generation (AREA)
  • User Interface Of Digital Computer (AREA)

Description

本発明は数値制御装置に関し、特に数値制御装置の状態に応じ、画面表示にかかる処理量を適切に制御することにより、操作画面の応答性の低下を低減することが可能な数値制御装置に関する。
数値制御装置(CNC:Computer(ized) Numerical(ly) Control(led)装置ともいう)は、カスタム画面(以下、単に画面という)を表示する際、予め設計されたデザインと画面部品に基づいて画面を生成し、画面全体を一定間隔で再描画する処理を行っている。そのため、数値制御装置の加工状態により、画面表示以外の処理に要するCPU(中央処理装置)処理量が増加すると、画面の表示周期が長くなり、結果として画面操作の応答性が悪くなるという現象が発生する。
この点、CPUの処理能力を超えないよう画面表示処理を制御することで、コマ落ち、スムーズな動画再生、及び操作性低下といった現象を抑制する技術が提案されている。例えば、特許文献1には、スクロールや回転等の描画イベント時において、描画データの再利用による描画と、通常の描画とを適切に切り替えることで、描画を高速に行う技術が記載されている。
特許文献2には、キー入力された情報(入力情報)を画面に表示する携帯端末において、入力情報と表示情報とにズレが生じたときには表示情報の更新をスキップすることで、CPUの処理負荷を低減させ、操作性を向上させる技術が記載されている。
特許文献3には、複数の動画フォーマットの中からCPU処理能力に適合した動画表示を選択することで、動画像をスムーズかつ良好に再生する技術が記載されている。
特開2013−218478号公報 特開2011−165137号公報 特開2000−181438号公報
しかしながら、特許文献1乃至3記載の技術は、いずれも画面表示処理がCPUの処理能力を超えることが原因で発生するコマ落ち、スムーズでない動画再生、操作性の低下といった課題を解決するものではあるが、画面表示処理を含む数値制御装置全体のCPU処理量(処理負荷)の変動に応じて、ダイナミックに画面表示処理を最適化するものではなかった。
本発明は、このような問題点を解決するためになされたものであり、数値制御装置の状態に応じ、画面表示にかかる処理量を適切に制御することにより、操作画面の応答性の低下を低減することが可能な数値制御装置を提供することを目的とする。
本発明の一実施の形態にかかる数値制御装置は、表示部に画面を描画する描画処理部を備えた数値制御装置であって、前記画面の表示周期を計測する画面表示周期計測処理部と、前記表示周期又は前記表示周期から推定されるCPU処理量が大きくなるほど、前記画面の描画品質をより低く決定する描画品質変更処理部と、を有し、前記描画処理部は、前記決定された前記描画品質に従って前記画面を描画することを特徴とする。
他の実施の形態にかかる数値制御装置は、前記描画品質変更処理部は、所定の期間内において、前記表示周期又は前記表示周期から推定されるCPU処理量が大きくなるほど、より低い前記画面の描画品質を選択する処理を複数回実行し、前記描画品質の前記選択の回数に応じて、前記描画品質を決定することを特徴とする。
他の実施の形態にかかる数値制御装置は、表示部に画面を描画する描画処理部を備えた数値制御装置であって、軸補間処理を行う補間処理部と、所定の時間内における軸補間指令ブロックの実行数を集計する軸補間指令ブロック集計処理部と、前記軸補間指令ブロックの実行数又は前記軸補間指令ブロックの実行数から推定されるCPU処理量が大きくなるほど、前記画面の描画品質をより低く決定する描画品質変更処理部と、を有し、前記描画処理部は、前記決定された前記描画品質に従って前記画面を描画することを特徴とする。
他の実施の形態にかかる数値制御装置は、前記描画品質変更処理部は、所定の期間内において、前記軸補間指令ブロックの実行数又は前記軸補間指令ブロックの実行数から推定されるCPU処理量が大きくなるほど、より低い前記画面の描画品質を選択する処理を複数回実行し、前記描画品質の前記選択の回数に応じて、前記描画品質を決定することを特徴とする。
他の実施の形態にかかる数値制御装置は、表示部に画面を描画する描画処理部を備えた数値制御装置であって、軸補間処理を行う補間処理部と、所定の時間内における軸補間指令ブロックの実行数を集計する軸補間指令ブロック集計処理部と、前記画面の表示周期を計測する画面表示周期計測処理部と、前記表示周期及び前記軸補間指令ブロックの実行数のうち少なくともいずれか一方、又は、前記表示周期及び前記軸補間指令ブロックの実行数のうち少なくともいずれか一方から推定されるCPU処理量が大きくなるほど、前記画面の描画品質をより低く決定する描画品質変更処理部と、を有し、前記描画処理部は、前記決定された前記描画品質に従って前記画面を描画することを特徴とする。
他の実施の形態にかかる数値制御装置は、前記描画品質変更処理部は、所定の期間内において、前記表示周期及び前記軸補間指令ブロックの実行数のうち少なくともいずれか一方、又は、前記表示周期及び前記軸補間指令ブロックの実行数のうち少なくともいずれか一方から推定されるCPU処理量が大きくなるほど、より低い前記画面の描画品質を選択する処理を複数回実行し、前記描画品質の前記選択の回数に応じて、前記描画品質を決定することを特徴とする。
本発明により、数値制御装置の状態に応じ、画面表示にかかる処理量を適切に制御することにより、操作画面の応答性の低下を低減することが可能な数値制御装置を提供することができる。
本発明の実施の形態における数値制御装置10の構成を示す図である。 軸補間指令ブロック集計処理部210の動作を示す図である。 画面表示周期計測処理部220の動作を示す図である。 描画品質変更処理部230の動作を示す図である。 描画品質変更処理部230の動作を示す図である。 描画処理部240の動作を示す図である。 描画処理部240の動作を示す図である。 数値制御装置10の動作を示す図である。 描画品質選択基準ファイル250の設定例を示す図である。 描画品質の設定例を示す図である。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図1は、本発明の実施の形態にかかる数値制御装置10の構成を示すブロック図である。数値制御装置10は、数値制御部100、画面表示部200を含む。
数値制御部100は、所与のNC(Numerical Control)指令に基づいて工作機械を制御する処理を行う。数値制御部100は、補間処理部110、通信処理部130、入出力処理部140、メモリ部150、表示部160、入力部170を含む。
補間処理部110は、典型的には補間処理を行うためのn個の処理系統を含み、補間指令ブロックの作成処理を実行する第1系統の補間指令ブロック作成処理部101a乃至第n系統の補間指令ブロック作成処理部101n、軸補間処理を実行する第1系統の軸補間処理部102a乃至第n系統の軸補間処理部102nを有する。
通信処理部130は、外部通信機器との通信処理を実行する。入出力処理部140は、外部接続機器との入出力処理を実行する。メモリ部150は、NC指令をはじめとする種々のデータやプログラムを格納する。表示部160は、後述の画面表示部200が提供する操作画面をはじめとする様々なデータ等をディスプレイ装置に表示する。入力部170は、典型的には表示部160の操作画面上に表示されるMDI(Manual Data Input)キーによりユーザ入力を受け付ける処理を行う。通信処理部130、入出力処理部140、メモリ部150、表示部160、入力部170はいずれも一般的な数値制御装置も備えている構成要素である。
画面表示部200は、表示部160に操作画面を表示する処理を行う。画面表示部200は、軸補間指令ブロック集計処理部210、画面表示周期計測処理部220、描画品質変更処理部230、描画処理部240、描画品質選択基準ファイル250、描画品質別形状データファイル260を含む。
軸補間指令ブロック集計処理部210、画面表示周期計測処理部220は、いずれも数値制御装置10の現在の負荷状態を反映する値を取得する処理を実行する。軸補間指令ブロック集計処理部210は、所定時間における軸補間指令ブロックの実行回数を集計する。画面表示周期計測処理部220は、画面の表示周期を計測する。軸補間指令ブロックの実行回数及び画面の表示周期は、いずれも数値制御装置10の処理負荷を間接的に推測するのに役立つ。
一般に、数値制御装置10では、第1系統の補間指令ブロック作成処理部101a乃至第n系統の補間指令ブロック作成処理部101nによる補間指令ブロック作成処理、第1系統の軸補間処理部102a乃至第n系統の軸補間処理部102nによる軸補間処理、通信処理部130による外部通信機器との通信処理、入出力処理部140による外部接続機器との入出力処理は、画面表示処理よりも優先して実行される。すなわち、これらの処理は、CPUの処理能力を画面表示処理よりも優先的に使用する。したがって、例えばNC指令に基づいて微小ブロックの加工を行っている場合などは、第1系統の補間指令ブロック作成処理部101a乃至第n系統の補間指令ブロック作成処理部101n、第1系統の軸補間処理部102a乃至第n系統の軸補間処理部102nのために充てられるCPU処理量が増大し、それに応じて、画面表示処理に使用できるCPU処理量は少なくなる。
従来の数値制御装置は、画面表示処理に使用できるCPU処理量が減少すると、画面表示の周期を長くすることにより対応していた。すなわち、画面表示処理に要する単位時間あたりのCPU処理量を抑制するためには、画面を1回描画する際に要するCPU処理量を減らす、すなわち画面のデータ量を減らすか、画面の再描画を行う間隔を長くするか、の2つのアプローチが考えられるところ、従来は、画面の再描画を行う間隔を長くすることによってCPU処理量を抑えていた。そして、このことが画面操作の応答性の低下を招いていた。
これに対し、本実施の形態にかかる数値制御装置10は、画面の描画品質を変更する、すなわち画面のデータ量を変更することによって、CPU処理量を抑えることに特徴を有する。描画品質変更処理部230、描画処理部240、描画品質選択基準ファイル250、描画品質別形状データファイル260が、この処理を実現する。
描画品質別形状データファイル260は、複数の描画品質で用意された画面部品の描画データを予め格納する。また、描画品質選択基準ファイル250は、描画品質の判定条件を予め保持する。図7に、描画品質選択基準ファイル250の一例を示す。図7の例では、軸補間指令ブロック実行数や表示周期に基づいてCPU処理量が3段階に分別されており、各CPU処理量に対応する描画品質が定義されている。また、本実施の形態では、描画品質選択基準ファイル250に、実行回数集計間隔時間や描画品質集計間隔時間も併せて定義されている。これらは、軸補間指令ブロック集計処理部210が軸補間指令ブロック実行数をカウントする際や、描画品質変更処理部230が描画品質を決定する際に使用する値である。実行回数集計間隔時間や描画品質集計間隔時間は、必ずしも描画品質選択基準ファイル250において定義されている必要はなく、軸補間指令ブロック集計処理部210や画面表示周期計測処理部220により参照可能であれば、任意の記憶領域等に格納されていて良い。また、図8に、描画品質別形状データファイル260が格納する画面部品の一例を示す。図8の例では、3段階のCPU処理量に対応して、高品質、中品質、低品質の3種類の画面部品が予め用意されている。
描画品質変更処理部230は、軸補間指令ブロック集計処理部210や画面表示周期計測処理部220が収集した値と、描画品質選択基準ファイル250に定義された判定条件とに基づいて、描画品質を決定する処理を行う。
描画処理部240は、描画品質変更処理部230が決定した描画品質に基づいて、描画品質別形状データファイル260から使用すべき画面部品を読出す。そして、読出した画面部品を用いて画面を描画する。
次に、図2のフローチャートを用いて、軸補間指令ブロック集計処理部210の動作について説明する。なお、本実施の形態において、軸補間指令ブロック集計処理部210は、軸補間指令ブロックの実行数の集計値を複数格納するための配列である履歴データと、軸補間指令ブロックの実行数をカウントするための変数である実行数カウンタと、経過時間を計測するためのタイマとを有しているものとする。
ステップ200:
第1系統の軸補間処理部102a乃至第n系統の軸補間処理部102nは、典型的には軸補間ブロックの実行を開始する際に、軸補間指令ブロック集計処理部210を呼び出す。軸補間指令ブロック集計処理部210は、この呼出しを契機として以下の集計処理を実行する。
ステップ210:
軸補間指令ブロック集計処理部210は、描画品質選択基準ファイル250を参照し、実行回数集計間隔時間を読出す。例えば、図7の描画品質選択基準ファイル250を参照した場合、実行回数集計間隔時間として「1秒」が取得される。
軸補間指令ブロック集計処理部210は、初回の実行時に、タイマにより経過時間の計測を開始する。既にタイマが開始されている場合、軸補間指令ブロック集計処理部210は、経過時間が実行回数集計間隔時間に到達しているか否かを判断する。到達していない場合、ステップ240に遷移する。到達している場合はステップ220に遷移する。
ステップ220乃至230:
軸補間指令ブロック集計処理部210は、履歴データに現在の実行数カウンタの値を保存する。履歴データが一杯であれば、最も古いデータ(軸補間指令ブロックの実行数の集計値)を削除したうえで、現在の実行数カウンタの値を保存する。また、実行数カウンタをクリアして、すなわち0として、次回の集計に備える。さらに、軸補間指令ブロック集計処理部210は、タイマをクリアする。
ステップ240:
軸補間指令ブロック集計処理部210は、実行数カウンタの値をインクリメントする。
ステップ250:
軸補間指令ブロック集計処理部210は、処理を終了する。
以上の一連の処理が繰返し実行されることにより、履歴データには、実行回数集計間隔時間あたりの軸補間指令ブロックの実行数が、過去複数回にわたって記録される。
次に、図3のフローチャートを用いて、画面表示周期計測処理部220の動作について説明する。なお、本実施の形態において、画面表示周期計測処理部220は、画面表示周期を複数格納するための配列である履歴データと、表示周期の計測開始時間を記録しておくための変数とを有しているものとする。
ステップ300:
描画処理部240は、画面の描画を1回実行する度に、画面表示周期計測処理部220を呼び出す。画面表示周期計測処理部220は、この呼出しを契機として以下の集計処理を開始する。
ステップ310:
画面表示周期計測処理部220は、現在時刻を取得する。
ステップ320:
画面表示周期計測処理部220は、表示周期の計測開始時間が記録されているか否かを判定する。記録されていない場合、ステップ350に遷移する。記録されている場合、ステップ330に遷移する。
ステップ330:
画面表示周期計測処理部220は、現在時間−計測開始時間=最新の表示周期を、履歴データに保存する。履歴データが一杯であれば、最も古いデータ(表示周期の計測値)を削除したうえで、最新の表示周期を保存する。
ステップ350:
画面表示周期計測処理部220は、現在時刻を計測開始時刻に設定する。
以上の一連の処理が繰返し実行されることにより、履歴データには、画面表示周期が、過去複数回にわたって記録される。
続いて、図4A及び図4Bのフローチャートを用いて、描画品質変更処理部230が描画品質を決定する際の動作について説明する。なお、本実施の形態において、描画品質変更処理部230は、描画品質集計時間間隔の計測開始時間を記録しておくための変数と、各描画品質(本実施の形態では高品質、中品質、低品質の3種類)の選択回数を記録しておくための変数とを有しているものとする。
ステップ400:
描画処理部240は、画面の描画を1回実行する度に、描画品質変更処理部230を呼び出す。描画品質変更処理部230は、この呼出しを契機として以下の集計処理を開始する。
ステップ410:
描画品質変更処理部230は、現在時刻を取得する。また、描画品質変更処理部230は、現在時刻−描画品質集計開始時間を描画品質集計経過時間とする。なお、描画品質集計開始時間の初期値は現在時刻である。
ステップ420:
描画品質変更処理部230は、描画品質選択基準ファイル250を参照し、描画品質集計間隔時間を読出す。例えば、図7の描画品質選択基準ファイル250を参照した場合、描画品質集計間隔時間として「20秒」が取得される。
ステップ430:
描画品質変更処理部230は、描画品質集計経過時間と描画品質集計間隔時間とを比較する。描画品質集計経過時間>描画品質集計間隔時間であればステップ480に遷移する。その他の場合はステップ440に遷移する。
ステップ440:
描画品質変更処理部230は、現在を起点とする過去の一定期間において、軸補間指令ブロックの実行数や表示周期が平均的にどのような値を示しているかを求める。典型的には、描画品質変更処理部230は、軸補間指令ブロック集計処理部210が記録した軸補間指令ブロックの実行数のうち、最も新しい所定回数分(例えば3回分)の実行数の平均値を算出する。同様に、画面表示周期計測処理部220が記録した表示周期のうち、最も新しい所定回数分(例えば3回分)の表示周期の平均値を算出する。
続いて、描画品質変更処理部230は、ステップ450乃至471の処理を通じ、現在のCPU処理量を判定する。具体的には、軸補間指令ブロックの実行数の平均値及び表示周期の平均値と、描画品質選択基準ファイル250に予め設定された判定条件とを比較することで、CPU処理量を判定する。本実施の形態では、描画品質選択基準ファイル250において、少量、中量、大量の3段階のCPU処理量と、各CPU処理量に対応する軸補間指令ブロックの実行数の平均値及び表示周期の平均値が予め定義されているものとする。
ステップ450乃至451:
描画品質変更処理部230は、描画品質選択基準ファイル250を参照し、「少量」のCPU処理量に対応付けられた、軸補間指令ブロックの実行数の平均値及び表示周期の平均値を取得する。図7の例では、軸補間指令ブロックの実行数として「0個から2個」、表示周期の平均値として「表示周期の平均値≦1.00秒」が取得される。
描画品質変更処理部230は、ここで取得した軸補間指令ブロックの実行数の平均値及び表示周期の平均値の範囲内に、ステップ440で求めた軸補間指令ブロックの実行数の平均値及び表示周期の平均値の少なくともいずれか一方が該当するかを判定する。該当する場合、描画品質選択基準ファイル250において「少量」のCPU処理量に対応付けられている描画品質「高品質」の選択回数をインクリメントし、ステップ499に遷移する。その他の場合、ステップ460に遷移する。
ステップ460乃至461:
描画品質変更処理部230は、描画品質選択基準ファイル250を参照し、「中量」のCPU処理量に対応付けられた、軸補間指令ブロックの実行数の平均値及び表示周期の平均値を取得する。図7の例では、軸補間指令ブロックの実行数として「3個から10個」、表示周期の平均値として「1.00秒<表示周期の平均値≦2.00秒」が取得される。
描画品質変更処理部230は、ここで取得した軸補間指令ブロックの実行数の平均値及び表示周期の平均値の範囲内に、ステップ440で求めた軸補間指令ブロックの実行数の平均値及び表示周期の平均値の少なくともいずれか一方が該当するかを判定する。該当する場合、描画品質選択基準ファイル250において「中量」のCPU処理量に対応付けられている描画品質「中品質」の選択回数をインクリメントし、ステップ499に遷移する。その他の場合、ステップ470に遷移する。
ステップ470乃至471:
描画品質変更処理部230は、描画品質選択基準ファイル250を参照し、「大量」のCPU処理量に対応付けられた、軸補間指令ブロックの実行数の平均値及び表示周期の平均値を取得する。図7の例では、軸補間指令ブロックの実行数として「11個以上」、表示周期の平均値として「表示周期の平均値>2.00秒」が取得される。
描画品質変更処理部230は、ここで取得した軸補間指令ブロックの実行数の平均値及び表示周期の平均値の範囲内に、ステップ440で求めた軸補間指令ブロックの実行数の平均値及び表示周期の平均値の少なくともいずれか一方が該当するかを判定する。該当する場合、描画品質選択基準ファイル250において「大量」のCPU処理量に対応付けられている描画品質「低品質」の選択回数をインクリメントし、ステップ499に遷移する。その他の場合、ステップ470に遷移する。
ステップ480:
描画品質変更処理部230は、各描画品質(高品質、中品質、低品質)のうち、最も選択回数の多かった描画品質を、新たな描画品質として決定する。すなわち、描画品質変更処理部230は、描画画質集計間隔時間に達する毎に、その時点のCPU処理量に適した描画品質を決定する。この描画画質集計間隔時間を調整することにより、描画品質の変更頻度をコントロールすることができる。例えば、描画画質集計間隔時間をある程度長い時間(20秒間など)に設定すれば、短い時間に頻繁に描画品質が変化することによる違和感を抑制することができる。
ステップ490:
描画品質変更処理部230は、描画品質集計開始時間を現在時刻で初期化する。また、全ての描画品質の選択回数をクリアする、すなわち0とする。これにより、次回の集計に備えることができる。
ステップ499:
描画品質変更処理部230は、処理を終了する。
以上の一連の処理が繰返し実行されることにより、描画品質集計間隔時間にわたって、各描画品質の選択回数が累積的に記録されていく。
なお、本実施の形態においては、描画品質選択基準ファイル250において3段階の描画品質が定義されている例を示したが、本発明はこれに限定されるものでなく、2段階、又は4段階以上の描画品質を定義しても良い。応答性の低減効果に鑑みて、適切な数の段階を設けることができる。
また、描画品質選択基準ファイル250に設定される判定条件は、数値制御装置10のハードウェア性能、系統数、総制御軸数、高度な加工通路計算を行う加工制御を行うか否か等に応じて、適切な値を設定することができる。好ましくは、描画品質選択基準ファイル250に設定される判定条件は、設定ファイル等の形で外部から数値制御装置10に入力し得るよう構成することができる。例えば、画面表示データ構成要素の1つに判定条件を含めることとすれば、ユーザは画面データの作成時に判定条件を編集することが可能である。また、数値制御装置10の表示部160に判定条件を表示し、入力部170を用いて判定条件を編集できるよう構成することも好ましい。
続いて、図5A及び図5Bのフローチャートを用いて、描画処理部240の動作について説明する。
ステップ500:
描画処理部240は、予め定められた一定の時間間隔で、現在の描画品質で画面表示を実行する。
ステップ510:
描画処理部240は、画面表示周期計測処理部220を呼出して実行させる。
ステップ520:
描画処理部240は、描画品質変更処理部230を呼出して実行させる。
ステップ530:
描画処理部240は、描画品質変更処理部230によって新たに決定された描画品質が、現在の描画品質と同じか否かを判定する。同じであれば、ステップ570に遷移する。一方、描画品質変更処理部230によって新たな描画品質が決定されていた場合は、ステップ540に遷移する。
ステップ540:
描画処理部240は、現在の描画品質を、描画品質変更処理部230によって新たに決定された描画品質により置換える。そして描画処理部240は、新たな描画品質で画面を描画するため、続くステップ550乃至561の処理を実行する。
ステップ550乃至552:
描画処理部240は、描画品質別形状データファイル260を参照し、新たな描画品質における文字のエイリアス処理の実行有無を取得する。有りの場合、文字のエイリアス処理を実行する。無しの場合は、文字のエイリアス処理は実行しない。
ステップ560:
描画処理部240は、描画品質別形状データファイル260を参照し、新たな描画品質に対応付けられている画面部品を取得して、当該画面部品を用いて描画を行う。例えば、図8の例では、各描画品質に対応する、塗りつぶしグラデーションの態様、図形描画の態様の画面部品(ボタンやランプ等)が格納されている。この例では、描画品質が高品質のときには装飾やグラデーションの多い画面部品が選択され、描画品質が低くなるにしたがって装飾やグラデーションが単純化又は省略された画面部品が選択される。装飾やグラデーションが単純化又は省略されるにしたがって、画面部品の描画処理に要するCPU処理量は減少する。
ステップ570:
描画処理部240は、現在の描画品質すなわち以前と同じ描画品質で、画面を再描画する。
ステップ580乃至590:
描画処理部240は、画面の全ての構成要素を表示し終えたなら、処理を終了する。
以上の一連の処理により、描画処理部240は、描画品質変更処理部230により決定された描画品質で画面を描画することができる。
最後に、図6のチャートを用いて、数値制御装置10全体の動作について改めて説明する。
ステップ1010乃至1011:
補間処理部110が、軸補間処理を実行する。具体的には、まず、第1系統の補間指令ブロック作成処理部101a乃至第n系統の補間指令ブロック作成処理部101nが、補間指令ブロック作成処理を実行する。次に、第1系統の軸補間処理部102a乃至第n系統の軸補間処理部102nが、軸補間処理を実行し、軸分配データを出力する。
ステップ1020:
補間処理部110における第1系統の補間指令ブロック作成処理部101a乃至第n系統の補間指令ブロック作成処理部101nで作成した補間指令ブロックの軸補間を開始する度に、軸補間指令ブロック集計処理部210が呼出される。軸補間指令ブロック集計処理部210は、軸補間指令ブロックの実行数を一定時間毎に集計する。
ステップ1050:
描画処理部240が、現在の描画品質で画面を描画し、表示部160上に表示させる。この際、描画品質別形状データファイル260に定義されている画面部品等が使用される。
ステップ1030:
描画処理部240が画面を再描画する度に、画面表示周期計測処理部220が呼出される。画面表示周期計測処理部220は、画面の表示周期を計測する。
ステップ1040:
描画処理部240が画面を再描画する度に、描画品質変更処理部230が呼出される。描画品質変更処理部230は、軸補間指令ブロック集計処理部210が集計した軸補間指令ブロックの実行数、画面表示周期計測処理部220が計測した画面の表示周期、及び描画品質選択基準ファイル250に定義されている判定条件に基づいて、適切な描画品質を決定する。描画品質変更処理部230は、決定した描画品質を描画処理部240に通知する。ここで描画品質が従前より変更されていれば、これ以降、描画処理部240は新たな描画品質によって画面を描画する。
本実施の形態によれば、描画品質変更処理部230が、軸補間指令ブロック集計処理部210が集計した軸補間指令ブロックの実行数、画面表示周期計測処理部220が計測した画面の表示周期、及び描画品質選択基準ファイル250に定義されている判定条件に基づいて、その時点のCPU処理量に応じた適切な描画品質を決定する。このように、数値制御装置10の加工状態等に応じてCPU処理量が変動するのに従って、描画品質を上げたり下げたりすることで、画面表示に要する単位時間あたりCPU処理量を抑制し、画面の表示周期が長くならないよう調整できる。これにより、画面操作の際の応答性の低下を低減できる。
なお、本発明は上述の種々の実施の形態に限られたものではなく、趣旨を逸脱しない範囲で、構成要素の置換、省略、付加、順序の入れ替え等の変更を施すことが可能である。例えば、上述の実施の形態では、軸補間指令ブロック集計処理部210が集計した軸補間指令ブロックの実行数と、画面表示周期計測処理部220が計測した画面の表示周期とのいずれか一方に基づいてCPU処理量を判定した。しかしながら、例えば軸補間指令ブロックの実行数と画面の表示周期の両方が判定条件を満たすか否かにより、CPU処理量を判定してもよい。あるいは、CPU処理量との相関性が認められる任意のデータ、例えば通信処理部130や入出力処理部140から取得可能なデータや、当該データと軸補間指令ブロックの実行数や画面の表示周期との組合せに基づいて、CPU処理量を判定することとしてもよい。
また、上述の実施の形態では、描画品質変更処理部230が一定期間にわたって描画品質の選択結果を累計する構成を示したが、本発明は当該構成を含むものに限定されない。すなわち、描画品質の選択結果を累計することなく、描画品質変更処理部230が実行される度に新たな描画品質を決定するような構成も本発明の範囲に含まれる。
10 数値制御装置
110 補間処理部
130 通信処理部
140 入出力処理部
150 メモリ部
160 表示部
170 入力部
200 画面表示部
210 軸補間指令ブロック集計処理部
220 画面表示周期計測処理部
230 描画品質変更処理部
240 描画処理部
250 描画品質選択基準ファイル
260 描画品質別形状データファイル

Claims (6)

  1. 表示部に画面を描画する描画処理部を備えた数値制御装置であって、
    前記画面の表示周期を計測する画面表示周期計測処理部と、
    前記表示周期又は前記表示周期から推定されるCPU処理量が大きくなるほど、前記画面の描画品質をより低く決定する描画品質変更処理部と、を有し、
    前記描画処理部は、前記決定された前記描画品質に従って前記画面を描画することを特徴とする
    数値制御装置。
  2. 前記描画品質変更処理部は、所定の期間内において、前記表示周期又は前記表示周期から推定されるCPU処理量が大きくなるほど、より低い前記画面の描画品質を選択する処理を複数回実行し、
    前記描画品質の前記選択の回数に応じて、前記描画品質を決定する
    請求項1記載の数値制御装置。
  3. 表示部に画面を描画する描画処理部を備えた数値制御装置であって、
    軸補間処理を行う補間処理部と、
    所定の時間内における軸補間指令ブロックの実行数を集計する軸補間指令ブロック集計処理部と、
    前記軸補間指令ブロックの実行数又は前記軸補間指令ブロックの実行数から推定されるCPU処理量が大きくなるほど、前記画面の描画品質をより低く決定する描画品質変更処理部と、を有し、
    前記描画処理部は、前記決定された前記描画品質に従って前記画面を描画することを特徴とする
    数値制御装置。
  4. 前記描画品質変更処理部は、所定の期間内において、前記軸補間指令ブロックの実行数又は前記軸補間指令ブロックの実行数から推定されるCPU処理量が大きくなるほど、より低い前記画面の描画品質を選択する処理を複数回実行し、
    前記描画品質の前記選択の回数に応じて、前記描画品質を決定する
    請求項3記載の数値制御装置。
  5. 表示部に画面を描画する描画処理部を備えた数値制御装置であって、
    軸補間処理を行う補間処理部と、
    所定の時間内における軸補間指令ブロックの実行数を集計する軸補間指令ブロック集計処理部と、
    前記画面の表示周期を計測する画面表示周期計測処理部と、
    前記表示周期及び前記軸補間指令ブロックの実行数のうち少なくともいずれか一方、又は、前記表示周期及び前記軸補間指令ブロックの実行数のうち少なくともいずれか一方から推定されるCPU処理量が大きくなるほど、前記画面の描画品質をより低く決定する描画品質変更処理部と、を有し、
    前記描画処理部は、前記決定された前記描画品質に従って前記画面を描画することを特徴とする
    数値制御装置。
  6. 前記描画品質変更処理部は、所定の期間内において、前記表示周期及び前記軸補間指令ブロックの実行数のうち少なくともいずれか一方、又は、前記表示周期及び前記軸補間指令ブロックの実行数のうち少なくともいずれか一方から推定されるCPU処理量が大きくなるほど、より低い前記画面の描画品質を選択する処理を複数回実行し、
    前記描画品質の前記選択の回数に応じて、前記描画品質を決定する
    請求項5記載の数値制御装置。
JP2016080427A 2016-04-13 2016-04-13 数値制御装置 Active JP6542706B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016080427A JP6542706B2 (ja) 2016-04-13 2016-04-13 数値制御装置
DE102017003385.4A DE102017003385B4 (de) 2016-04-13 2017-04-06 Numerische Steuerung
US15/484,278 US10467990B2 (en) 2016-04-13 2017-04-11 Numerical controller
CN201710240322.7A CN107291048B (zh) 2016-04-13 2017-04-13 数值控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016080427A JP6542706B2 (ja) 2016-04-13 2016-04-13 数値制御装置

Publications (2)

Publication Number Publication Date
JP2017191450A JP2017191450A (ja) 2017-10-19
JP6542706B2 true JP6542706B2 (ja) 2019-07-10

Family

ID=59980668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016080427A Active JP6542706B2 (ja) 2016-04-13 2016-04-13 数値制御装置

Country Status (4)

Country Link
US (1) US10467990B2 (ja)
JP (1) JP6542706B2 (ja)
CN (1) CN107291048B (ja)
DE (1) DE102017003385B4 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024147198A1 (ja) * 2023-01-06 2024-07-11 ファナック株式会社 制御装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121949A (en) * 1994-03-17 2000-09-19 Cirrus Logic, Inc. Method and apparatus for automatically maintaining a predetermined image quality in a display system
JP3267256B2 (ja) * 1998-12-11 2002-03-18 日本電気株式会社 画像表示処理装置
JP2004348437A (ja) * 2003-05-22 2004-12-09 Matsushita Electric Ind Co Ltd リソース管理装置、リソース管理方法及び記録媒体
JP4443387B2 (ja) * 2004-11-10 2010-03-31 三洋電機株式会社 動画像再生装置
CN101174144A (zh) * 2006-10-30 2008-05-07 发那科株式会社 具备继续加工功能的数值控制装置
JP4663662B2 (ja) 2007-01-31 2011-04-06 三洋電機株式会社 描画装置
DE102007005625A1 (de) * 2007-01-31 2008-08-07 Gaus, Harry, Dr. Dentalkamera zur 3D-Vermessung mit Scaneinrichtung
JP5035910B2 (ja) 2008-06-27 2012-09-26 ソニー株式会社 画像処理装置および画像処理方法、並びにプログラム
CN101526808A (zh) * 2009-01-09 2009-09-09 成都广泰实业有限公司 机床数控软硬件多轴插补方法
SG165211A1 (en) * 2009-04-02 2010-10-28 Ncs Pte Ltd A method and system for processing electronic image content for display
JP2011029868A (ja) * 2009-07-24 2011-02-10 Ricoh Co Ltd 端末装置、遠隔会議システム、端末装置の制御方法、端末装置の制御プログラム、及び端末装置の制御プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2011165137A (ja) * 2010-02-15 2011-08-25 Nec Corp 携帯端末、及び携帯端末の制御方法
JP5722229B2 (ja) * 2010-07-15 2015-05-20 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカPanasonic Intellectual Property Corporation of America アニメーション制御装置、アニメーション制御方法、プログラムおよび集積回路
JP5815456B2 (ja) * 2012-04-06 2015-11-17 株式会社日立製作所 描画高速化方法、及び装置
CN103778656B (zh) * 2014-02-12 2018-09-07 腾讯科技(深圳)有限公司 一种图像渲染方法、装置及电子设备
JP6193923B2 (ja) 2015-07-17 2017-09-06 ファナック株式会社 高負荷時でも画面更新が可能な数値制御装置

Also Published As

Publication number Publication date
JP2017191450A (ja) 2017-10-19
CN107291048B (zh) 2023-11-28
US20170301317A1 (en) 2017-10-19
DE102017003385B4 (de) 2024-07-18
US10467990B2 (en) 2019-11-05
CN107291048A (zh) 2017-10-24
DE102017003385A1 (de) 2017-10-19

Similar Documents

Publication Publication Date Title
US10540077B1 (en) Conserving processing resources by controlling updates to damaged tiles of a content page
KR101217559B1 (ko) 전력 소모를 최소화하는 그래픽스 데이터 렌더링 방법 및장치
JP2007264701A (ja) 情報処理装置及び選択項目優先度付与プログラム及び選択項目優先度付与方法
JP5722229B2 (ja) アニメーション制御装置、アニメーション制御方法、プログラムおよび集積回路
JP5481503B2 (ja) ユーザインタフェース装置、ユーザインタフェース方法及びプログラム
JPWO2008105092A1 (ja) グラフィックス描画装置及びグラフィックス描画方法
EP3161631B1 (en) Processing workloads in single-threaded environments
JP4860438B2 (ja) メッセージ表示装置、演算装置、メッセージ表示プログラム、および、演算プログラム
JP6542706B2 (ja) 数値制御装置
JP2017194931A (ja) ストレージ管理装置、ストレージ装置管理方法及びストレージ装置管理プログラム
JP2019168800A (ja) 工程改善支援システムおよび工程改善支援方法
JP6517706B2 (ja) 効率的に数値制御データの受け渡しをする数値制御システム
JP2015195003A (ja) コマンド制御装置、コマンド制御方法および集積回路
US20090141035A1 (en) Display control apparatus and image forming apparatus employing same
CN109669528A (zh) 终端的处理组件控制方法、装置、计算机设备及存储介质
JP6837802B2 (ja) ゲームプログラム及び記録媒体
JP5574206B1 (ja) チャート表示装置、チャート表示方法、プログラムおよびチャート表示システム
CN104020947B (zh) 界面显示方法及装置
KR101321430B1 (ko) 별도 버튼을 이용하여 성능모드 변경이 가능한 컴퓨터시스템 및 그 제어방법
JP6984227B2 (ja) 番組情報表示端末装置
US11871146B1 (en) Video processor for handling irregular input
JP2011145780A (ja) 情報処理装置
JP2010220156A (ja) 映像再生装置および方法並びにプログラム
JP6881035B2 (ja) 情報処理装置及び画像形成装置
JP2009110455A (ja) プログラマブル操作表示器、そのプログラム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190613

R150 Certificate of patent or registration of utility model

Ref document number: 6542706

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150