JP6527106B2 - 電源回路 - Google Patents

Description

本発明は、環境エネルギーを回収して動作するセンサノード等に好適な電源回路に関するものである。

環境エネルギーを利用して動作するセンサノードは、注目されている研究領域である。特に多くのＩｏＴ（Internet of Things）システムで多くのセンサノードを用いるアプリケーションにおいて、環境エネルギーの利用は低コスト化につながる。しかしながら、利用可能な環境エネルギーの量には限界があるため、センサノードの消費電力を可能な限り低くする必要がある。また、センサノードに電力を供給するために用いる電源回路の効率を可能な限り高くすることも必要である。太陽光、熱、振動等の環境エネルギーは、様々なエネルギーハーベスタを用いて、電気エネルギーに変換される。この電気エネルギーは、キャパシタに蓄積され、蓄積エネルギーが所定のレベルに到達するとシステムの動作に使われる（非特許文献１参照）。

図９に示すように、キャパシタ１０２に蓄積される電気エネルギーは、負荷１０５への安定な電源供給を実現するためのＤＣ−ＤＣコンバータ１０３（あるいは電圧レギュレータ）を動作させるのに使用される。図９の構成をセンサノードに適用する場合、負荷１０５は、ＤＣ−ＤＣコンバータ１０３から供給されるＤＣ（直流）電圧で動作するセンサノードの回路である。エネルギーハーベスタ１００は、例えば振動エネルギーを電気エネルギーに変換してＡＣ（交流）電圧を発生する。電力調整回路１０１は、エネルギーハーベスタ１００から出力されたＡＣ電圧をＤＣ電圧に変換して出力する。

図１０は、キャパシタ１０２の端子電圧Ｖｏｕｔ１とＤＣ−ＤＣコンバータ１０３の出力電圧Ｖｏｕｔ２の経時変化を示す図である。図１０におけるＶｍｉｎはＤＣ−ＤＣコンバータ１０３の駆動最低電圧である。ＤＣ−ＤＣコンバータ１０３は、負荷１０５への電圧供給を安定化するためのものであり、図１０に示すようにキャパシタ１０２の端子電圧Ｖｏｕｔ１が駆動最低電圧Ｖｍｉｎ以上であれば、一定の電圧Ｖｏｕｔ２を出力することが可能である。

Y. Shakhsheer1，et al.，"A Custom Processor for Node and Power Management of a Battery-less Body Sensor Node in 130nm CMOS"，Proceedings of the IEEE 2012 Custom Integrated Circuits Conference，2012

図９に示した従来の電源回路には、２つの課題がある。１つ目の課題は、ＤＣ−ＤＣコンバータ１０３自身が電力を消費し、センサノード等のシステムの動作に必要なエネルギーが増大するため、大きなエネルギーハーベスタ１００が必要となり、システムコストが増大するという点である。

２つ目の課題は、従来の電源回路では、エネルギーハーベスタ１００が採取したエネルギーを蓄積するために固定容量のキャパシタ１０２を使用している点である。このキャパシタ１０２の容量により、システムで使用可能なエネルギー量と必要な充電時間が決定される。キャパシタ１０２の容量が小さいと、急速な充電が可能であるが、使用可能なエネルギー量が小さくなる。

本発明は、上記課題を解決するためになされたもので、電源回路自体の消費電力を抑えてコストの増大を抑えることができ、発電量に応じた適切なエネルギー量の蓄積が可能な電源回路を提供することを目的とする。

本発明の電源回路は、環境エネルギーを電気エネルギーに変換する発電手段と、一端が前記発電手段の出力に接続され、他端がグラウンドに接続されたスイッチトキャパシタと、互いに異なる閾値電圧が予め設定され、前記発電手段の出力電圧の上昇に応じて順番に第１のレベルから第２のレベルに出力が反転し、前記発電手段の出力電圧の下降に応じて前記の順番と逆の順で前記第２のレベルから前記第１のレベルに出力が反転するｎ個（ｎは２以上の整数）のコンパレータとを備え、前記スイッチトキャパシタは、（ｎ＋１）個のキャパシタを含み、これら（ｎ＋１）個のキャパシタのうち、２番目から（ｎ＋１）番目までのｎ個のキャパシタのそれぞれは、対応するコンパレータの第２のレベルへの出力反転に応じて１番目のキャパシタとの直列接続から並列接続に切り替わり、対応するコンパレータの第１のレベルへの出力反転に応じて前記１番目のキャパシタとの並列接続から直列接続に切り替わることを特徴とするものである。

また、本発明の電源回路の１構成例において、前記スイッチトキャパシタは、前記（ｎ＋１）個のキャパシタと、これらキャパシタのうち隣接するｉ番目のキャパシタと（ｉ＋１）番目のキャパシタ（ｉは１〜ｎの整数）のそれぞれの第１の端子間に設けられたｎ個の第１のスイッチと、前記ｉ番目のキャパシタと（ｉ＋１）番目のキャパシタのそれぞれの第２の端子間に設けられたｎ個の第２のスイッチと、前記ｉ番目のキャパシタの第２の端子と前記（ｉ＋１）番目のキャパシタの第１の端子間に設けられたｎ個の第３のスイッチとから構成され、前記１番目のキャパシタの第１の端子が前記発電手段の出力に接続され、前記（ｎ＋１）番目のキャパシタの第２の端子がグラウンドに接続され、前記ｎ個の第１、第２のスイッチは、対応するコンパレータの第２のレベルへの出力反転に応じてオンし、前記ｎ個の第３のスイッチは、対応するコンパレータの第１のレベルへの出力反転に応じてオンすることを特徴とするものである。
また、本発明の電源回路の１構成例において、前記ｎ個のコンパレータは、前記発電手段の出力電圧が電源電圧として供給されることを特徴とするものである。

また、本発明の電源回路の１構成例は、さらに、前記ｎ個のコンパレータのうち、前記発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外の（ｎ−１）個のコンパレータの電源端子と前記発電手段の出力電圧との間に設けられた（ｎ−１）個の電源スイッチと、一端が前記（ｎ−１）個のコンパレータの出力端子に接続され、他端がグラウンドに接続された（ｎ−１）個の抵抗とを備え、前記１番目のコンパレータは、前記発電手段の出力電圧が電源電圧として供給され、前記（ｎ−１）個の電源スイッチは、前記発電手段の出力電圧が上昇したときに、電源供給先のコンパレータよりも先に出力が第２のレベルになる隣接コンパレータの第２のレベルへの出力反転に応じてオンすることを特徴とするものである。
また、本発明の電源回路の１構成例において、さらに、前記ｎ個のコンパレータのうち、前記発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外の（ｎ−１）個のコンパレータの出力端子に一端が接続され、他端がグラウンドに接続された（ｎ−１）個の抵抗を備え、前記１番目のコンパレータは、前記発電手段の出力電圧が電源電圧として供給され、前記（ｎ−１）個のコンパレータは、その電源端子が、前記発電手段の出力電圧が上昇したときに先に出力が第２のレベルになる隣接コンパレータの出力端子と接続され、この隣接コンパレータの第２のレベルへの出力反転に応じて電源がオンになることを特徴とするものである。

また、本発明の電源回路の１構成例は、さらに、前記ｎ個のコンパレータのうち、前記発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外のｍ個（ｍは１以上（ｎ−２）以下の整数）のコンパレータの電源端子と前記発電手段の出力電圧との間に設けられたｍ個の電源スイッチと、前記１番目のコンパレータ以外の（ｎ−１）個のコンパレータの出力端子に一端が接続され、他端がグラウンドに接続された（ｎ−１）個の抵抗とを備え、前記１番目のコンパレータは、前記発電手段の出力電圧が電源電圧として供給され、前記ｍ個の電源スイッチは、前記発電手段の出力電圧が上昇したときに、電源供給先のコンパレータよりも先に出力が第２のレベルになる隣接コンパレータの第２のレベルへの出力反転に応じてオンし、前記１番目のコンパレータおよび前記ｍ個のコンパレータを除く（ｎ−ｍ−１）個のコンパレータは、その電源端子が、前記発電手段の出力電圧が上昇したときに先に出力が第２のレベルになる隣接コンパレータの出力端子と接続され、この隣接コンパレータの第２のレベルへの出力反転に応じて電源がオンになることを特徴とするものである。
また、本発明の電源回路の１構成例において、前記ｎ個のコンパレータの各々は、ヒステリシスコンパレータである。
また、本発明の電源回路の１構成例は、さらに、前記ｎ個のコンパレータのための互いに異なるリファレンス電圧を生成するリファレンス電圧生成回路を備えることを特徴とするものである。

本発明によれば、負荷への電圧供給を安定化するためのＤＣ−ＤＣコンバータが不要となるので、ＤＣ−ＤＣコンバータが消費していた電力を削減することができ、従来よりも発電量の少ない発電手段を使用することが可能となるので、システムコストを抑えることが可能となる。また、本発明では、発電手段の発電量に応じてスイッチトキャパシタの容量を動的に変化させることができるので、発電量が少ないときには、スイッチトキャパシタの容量を小さくして充電時間を短くすることにより、負荷への電力供給を迅速化し、一方、発電量が多いときには、スイッチトキャパシタの容量を大きくして、十分なエネルギー量を蓄積できるようにし、システムで使用可能なエネルギー量を増やすことができる。

また、本発明では、発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外の（ｎ−１）個のコンパレータの電源端子と発電手段の出力電圧との間に電源スイッチを設けることにより、電源回路自体の消費電力を更に削減することができる。

また、本発明では、発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外の（ｎ−１）個のコンパレータの電源端子を、発電手段の出力電圧が上昇したときに先に出力が第２のレベルになる隣接コンパレータの出力端子と接続することにより、電源スイッチを設ける場合と比較して回路規模を削減することができ、また電源スイッチとして使用されるトランジスタにおける電力損失を回避することができる。

また、本発明では、発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外のｍ個のコンパレータの電源端子と発電手段の出力電圧との間に電源スイッチを設け、１番目のコンパレータおよびｍ個のコンパレータを除く（ｎ−ｍ−１）個のコンパレータの電源端子を、発電手段の出力電圧が上昇したときに先に出力が第２のレベルになる隣接コンパレータの出力端子と接続することにより、（ｎ−１）個のコンパレータの全てに電源スイッチを設ける場合と比較して回路規模を削減することができ、また電源スイッチとして使用されるトランジスタにおける電力損失を回避することができる。

本発明の第１の実施の形態に係る電源回路の構成を示すブロック図である。 本発明の第１の実施の形態に係るコンパレータの動作特性を示す図である。 本発明の第１の実施の形態に係るスイッチトキャパシタの容量と端子電圧を説明する図である。 本発明の第１の実施の形態に係るスイッチの構成例を示す回路図である。 本発明の第１の実施の形態に係る電源回路の出力電圧調整機能を説明する図である。 本発明の第２の実施の形態に係る電源回路の構成を示すブロック図である。 本発明の第３の実施の形態に係る電源回路の構成を示すブロック図である。 本発明の第４の実施の形態に係る電源回路の構成を示すブロック図である。 従来の電源回路の構成を示すブロック図である。 従来の電源回路におけるキャパシタの端子電圧とＤＣ−ＤＣコンバータの出力電圧の経時変化を示す図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る電源回路の構成を示すブロック図である。電源回路は、エネルギーハーベスタ１と、電力調整回路２と、スイッチトキャパシタ３と、ｎ個（ｎは２以上の整数）のコンパレータ４−１〜４−ｎと、リファレンス電圧生成回路５とを備えている。

本実施の形態では、電源回路の出力電圧Ｖｏｕｔと、エネルギーハーベスタ１が回収したエネルギーを蓄積するキャパシタの容量とを動的に制御するために、ヒステリシスを持つコンパレータ４−１〜４−ｎとスイッチトキャパシタ３とを用いる。スイッチトキャパシタ３内のキャパシタの配列を直列、並列にスイッチで切り替えることにより、エネルギーハーベスタ１から電力調整回路２を介して供給される電圧に合わせて、出力電圧Ｖｏｕｔを段階的に上昇／下降させる。

これにより、利用可能なエネルギーに合わせてスイッチトキャパシタ３の容量を動的に変化させると共に、負荷６へ供給する電圧を調整する。したがって、エネルギーハーベスタ１で回収したエネルギーが小さいときには、スイッチトキャパシタ３の容量が小さくなり、短時間で充電できるようになる。一方、エネルギーハーベスタ１で回収したエネルギーが大きいときには、スイッチトキャパシタ３の容量も大きくなり、システムで使用可能なエネルギー量を増やすことができる。

以下、本実施の形態の構成と動作について詳細に説明する。従来と同様に、エネルギーハーベスタ１は、太陽光、熱、振動等の環境エネルギーを電気エネルギーに変換してＡＣ（交流）電圧を発生する。電力調整回路２は、エネルギーハーベスタ１から出力されたＡＣ電圧をＤＣ（直流）電圧に変換して出力する。

エネルギーハーベスタ１と電力調整回路２とは、発電手段を構成している。ただし、本発明において、電力調整回路２は必須の構成要件ではない。エネルギーハーベスタ１がＤＣ電圧を直接出力できる構成であれば、電力調整回路２は不要である。

スイッチトキャパシタ３は、（ｎ＋１）個のキャパシタ３０−１〜３０−（ｎ＋１）と、キャパシタ３０−１〜３０−（ｎ＋１）のうち隣接するキャパシタ３０−ｉ，３０−（ｉ＋１）の第１の端子間（ｉは１〜ｎの整数）に設けられたｎ個のスイッチ３１−１〜３１−ｎと、隣接するキャパシタ３０−ｉ，３０−（ｉ＋１）の第２の端子間に設けられたｎ個のスイッチ３２−１〜３２−ｎと、ｉ番目のキャパシタ３０−ｉの第２の端子と（ｉ＋１）番目のキャパシタ３０−（ｉ＋１）の第１の端子間に設けられたｎ個のスイッチ３３−１〜３３−ｎとから構成される。

１番目のキャパシタ３０−１の第１の端子は電力調整回路２の出力に接続され、（ｎ＋１）番目のキャパシタ３０−（ｎ＋１）の第２の端子はグラウンドに接続される。各キャパシタ３０−１〜３０−（ｎ＋１）は、同一の容量でもよいし、異なる容量でもよい。

スイッチ３１−１〜３１−ｎは、それぞれ対応するコンパレータ４−１〜４−ｎから出力される電圧φ１〜φｎがＨｉｇｈレベルのときにオンし、電圧φ１〜φｎがＬｏｗ（グラウンド）レベルのときにオフする。
スイッチ３２−１〜３２−ｎは、スイッチ３１−１〜３１−ｎと同調してオン／オフするスイッチであり、電圧φ１〜φｎがＨｉｇｈレベルのときにオンし、電圧φ１〜φｎがＬｏｗレベルのときにオフする。

スイッチ３３−１〜３３−ｎは、スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎと相補的にオン／オフするスイッチであり、電圧φ１〜φｎがＨｉｇｈレベルのときにオフし、電圧φ１〜φｎがＬｏｗレベルのときにオンする。

なお、図１では、スイッチ３３−１〜３３−ｎがスイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎと相補的にオン／オフすることを表すため、電圧φ１〜φｎと論理的に反転した電圧であるバーφ１〜バーφｎを、スイッチ３３−１〜３３−ｎへの制御電圧として記載している。

ただし、本実施の形態では、各コンパレータ４−１〜４−ｎの出力が単相出力であるため、コンパレータ４−１〜４−ｎからバーφ１〜バーφｎが出力されることはない。そこで、後述のようにスイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎと相補的にオン／オフする動作特性を有する素子をスイッチ３３−１〜３３−ｎとして用い、スイッチ３３−１〜３３−ｎへの制御電圧を、スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎと同じφ１〜φｎとすればよい。あるいは、後述のようにスイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎ，３３−１〜３３−ｎの各々として同じ素子を用い、スイッチの３３−１〜３３−ｎの制御入力にインバータを介してφ１〜φｎを入力してもよい。

コンパレータ４−１は、電源回路の出力電圧Ｖｏｕｔがリファレンス電圧Ｖｒｅｆ１より大きい所定の上限閾値ＶＨ１以上になったときに出力電圧φ１をＬｏｗ（グラウンド）レベルからＨｉｇｈレベルに反転させ、電圧Ｖｏｕｔがリファレンス電圧Ｖｒｅｆ１より小さい所定の下限閾値ＶＬ１以下になったときに出力電圧φ１をＨｉｇｈレベルからＬｏｗレベルに反転させる。他のコンパレータ４−２〜４−ｎについても同様である。

つまり、各コンパレータ４−ｉ（ｉは１〜ｎの整数）は、電源回路の出力電圧Ｖｏｕｔがリファレンス電圧Ｖｒｅｆｉより大きい上限閾値ＶＨｉ以上になったときに出力電圧φｉをＬｏｗレベルからＨｉｇｈレベルに反転させ、電圧Ｖｏｕｔがリファレンス電圧Ｖｒｅｆｉより小さい下限閾値ＶＬｉ以下になったときに出力電圧φｉをＨｉｇｈレベルからＬｏｗレベルに反転させる。このコンパレータ４−ｉの動作特性を図２に示す。

リファレンス電圧生成回路５は、電源回路の出力電圧Ｖｏｕｔからコンパレータ４−１〜４−ｎのリファレンス電圧Ｖｒｅｆ１〜Ｖｒｅｆｎを生成する回路であり、例えばバンドギャップリファレンス回路からなる。リファレンス電圧Ｖｒｅｆ１〜Ｖｒｅｆｎは、互いに異なる電圧であり、対応するコンパレータ４−１〜４−ｎの並び順に従って順次大きくなるように設定されている。すなわち、Ｖｒｅｆ１＜Ｖｒｅｆ２＜・・・・＜Ｖｒｅｆｎが成立する。

隣接するコンパレータ４−ｊ，４−（ｊ＋１）の間では（ｊは１〜（ｎ−１）の整数）、コンパレータ４−ｊの上限閾値ＶＨｊがコンパレータ４−（ｊ＋１）のリファレンス電圧Ｖｒｅｆ（ｊ＋１）を上回ったり、コンパレータ４−（ｊ＋１）の下限閾値ＶＨ（ｊ＋１）がコンパレータ４−ｊのリファレンス電圧Ｖｒｅｆｊを下回ったりしていてもよいが、コンパレータ４−（ｊ＋１）の上限閾値ＶＨ（ｊ＋１）はコンパレータ４−ｊの上限閾値ＶＨｊよりも高く、かつコンパレータ４−ｊの下限閾値ＶＨｊはコンパレータ４−（ｊ＋１）の下限閾値ＶＨ（ｊ＋１）よりも低くなるように予め設定しておく必要がある。以上のように各コンパレータ４−１〜４−ｎは、互いに異なる閾値電圧が設定される。

これにより、電源回路の出力電圧Ｖｏｕｔの上昇に応じて各コンパレータ４−１〜４−ｎの出力φ１〜φｎが順番にＬｏｗからＨｉｇｈに反転し、キャパシタ３０−２〜３０−（ｎ＋１）が順番にキャパシタ３０−１との直列接続からキャパシタ３０−１との並列接続に切り替わる動作を実現することができる。また、電圧Ｖｏｕｔの下降に応じて出力φｎ〜φ１が順番にＨｉｇｈからＬｏｗに反転し、キャパシタ３０−（ｎ＋１）〜３０−２が順番にキャパシタ３０−１との並列接続からキャパシタ３０−１との直列接続に切り替わる動作を実現することができる。

エネルギーハーベスタ１の発電量が０であるか、あるいは発電量が少なく、電源回路の出力電圧Ｖｏｕｔがコンパレータ４−１の上限閾値ＶＨ１より低い初期状態では、全てのコンパレータ４−１〜４−ｎの出力φ１〜φｎがＬｏｗレベルである。この場合、スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎが全てオフとなり、スイッチ３３−１〜３３−ｎが全てオンとなるので、（ｎ＋１）個のキャパシタ３０−１〜３０−（ｎ＋１）が直列に接続される。このとき、スイッチトキャパシタ３は、最も小さい容量となり、短時間で充電可能なキャパシタとなる。

電源回路の出力電圧Ｖｏｕｔがコンパレータ４−１の上限閾値ＶＨ１以上になると、コンパレータ４−１〜４−ｎのうちコンパレータ４−１の出力φ１のみがＬｏｗレベルからＨｉｇｈレベルに切り替わる。この場合、スイッチ３１−１，３２−１がオン、スイッチ３３−１がオフとなるので、隣接するキャパシタ３０−１と３０−２とが並列に接続される。このとき、スイッチトキャパシタ３は、コンパレータ４−１〜４−ｎの出力φ１〜φｎが全てＬｏｗの場合よりも大きい容量となり、より大きな電気エネルギーを蓄積できるようになる。

スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎ，３３−１〜３３−ｎの動作によるスイッチトキャパシタ３の容量と端子電圧の変化を図３（Ａ）、図３（Ｂ）を用いて説明する。ただし、ここでは、説明を簡易にするため、スイッチトキャパシタ３が３０−１，３０−２の２つのキャパシタから構成されるものとして説明する。

スイッチ３１−１，３２−１がオフで、スイッチ３３−１がオンであることにより、図３（Ａ）のようにキャパシタ３０−１，３０−２が直列に接続されている場合、スイッチトキャパシタ３の容量Ｃ_total1は、キャパシタ３０−１の容量をＣ₁、キャパシタ３０−２の容量をＣ₂とすると、以下の式（１）のようになる。
Ｃ_total1＝Ｃ₁//Ｃ₂＝（Ｃ₁Ｃ₂）／（Ｃ₁＋Ｃ₂） ・・・（１）

一方、スイッチ３１−１，３２−１がオンで、スイッチ３３−１がオフであることにより、図３（Ｂ）のようにキャパシタ３０−１，３０−２が並列に接続されている場合、スイッチトキャパシタ３の容量Ｃ_total2は、以下の式（２）のようになる。
Ｃ_total2＝Ｃ₁＋Ｃ₂ ・・（２）

スイッチトキャパシタ３に供給されるエネルギーを一定とすると、図３（Ａ）の直列接続の場合のスイッチトキャパシタ３の端子電圧Ｖ１に対して、図３（Ｂ）の並列接続の場合のスイッチトキャパシタ３の端子電圧Ｖ２は、以下の式（３）のようになる。

Ｃ₁＝Ｃ₂の場合、Ｖ２＝Ｖ１／２である。このように、端子電圧Ｖ２は、Ｃ_total1／Ｃ_total2の平方根に比例するので、容量Ｃ_total1とＣ_total2の割合を制御することにより、スイッチトキャパシタ３の端子電圧を段階的に上昇または下降させることができる。

なお、電源回路の出力電圧Ｖｏｕｔの上昇に伴ってキャパシタ３０−１，３０−２が直列接続から並列接続に切り替わったとき、出力電圧Ｖｏｕｔが一時的に低下し、コンパレータ４−１の上限閾値ＶＨ１を下回る可能性があるが、不要なスイッチングを防ぐため、この電圧Ｖｏｕｔの低下が、コンパレータ４−１の下限閾値ＶＬ１よりも高い電圧の範囲で収まることが望ましい。これにより、スイッチ３１−１，３２−１がオフ、スイッチ３３−１がオンとなって、キャパシタ３０−１，３０−２が直列接続に戻ってしまうことを防止できる。

同様に、隣接するキャパシタ３０−ｉ，３０−（ｉ＋１）が直列接続から並列接続に切り替わるとき（ｉは１〜ｎの整数）、出力電圧Ｖｏｕｔの低下がコンパレータ４−ｉの下限閾値ＶＬｉよりも高い電圧の範囲で収まるように、キャパシタ３０−１〜３０−（ｎ＋１）の容量やコンパレータ４−１〜４−ｎの閾値等を設定しておくことが望ましい。

図４（Ａ）〜図４（Ｄ）はスイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎ，３３−１〜３３−ｎの構成例を示す回路図である。スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎ，３３−１〜３３−ｎとしては、図４（Ａ）のようなＮＭＯＳトランジスタ３００を使用してもよいし、図４（Ｂ）のようなＰＭＯＳトランジスタ３０１を使用してもよいし、図４（Ｃ）のようなＮＭＯＳトランジスタ３０２とＰＭＯＳトランジスタ３０３とインバータ３０４とからなるＣＭＯＳ回路３０５を使用してもよいし、図４（Ｄ）のようなＮＭＯＳトランジスタ３０６とＰＭＯＳトランジスタ３０７とインバータ３０８とからなるＣＭＯＳ回路３０９を使用してもよい。

ＮＭＯＳトランジスタ３００は、速いスイッチングを実現できるが、ＰＭＯＳトランジスタ３０１に比べ、多くのノイズを発生する。一方、ＰＭＯＳトランジスタ３０１は、低ノイズであるが、スイッチング速度が遅い。ＣＭＯＳ回路３０５，３０９は、ＮＭＯＳトランジスタ３００やＰＭＯＳトランジスタ３０１に比べ、ｏｎ／ｏｆｆ抵抗比が良く、リーク電流が小さいという特徴がある。

スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎの各々として例えばＮＭＯＳトランジスタ３００を使用する場合、スイッチ３３−１〜３３−ｎの各々としては例えばＰＭＯＳトランジスタ３０１を使用すればよい。この場合、２つの隣接するキャパシタ３０−ｉ，３０−（ｉ＋１）のうち（ｉは１〜ｎの整数）、キャパシタ３０−ｉの第１の端子にスイッチ３１−ｉとして使用するＮＭＯＳトランジスタ３００のドレインＤを接続し、このＮＭＯＳトランジスタ３００のソースＳをキャパシタ３０−（ｉ＋１）の第１の端子に接続し、このＮＭＯＳトランジスタ３００のゲートＧにコンパレータ４−ｉの出力φｉを入力すればよい。

同様に、キャパシタ３０−ｉの第２の端子にスイッチ３２−ｉとして使用するＮＭＯＳトランジスタ３００のドレインＤを接続し、このＮＭＯＳトランジスタ３００のソースＳをキャパシタ３０−（ｉ＋１）の第２の端子に接続し、このＮＭＯＳトランジスタ３００のゲートＧにコンパレータ４−ｉの出力φｉを入力すればよい。また、キャパシタ３０−ｉの第２の端子にスイッチ３３−ｉとして使用するＰＭＯＳトランジスタ３０１のソースＳを接続し、このＰＭＯＳトランジスタ３０１のドレインＤをキャパシタ３０−（ｉ＋１）の第１の端子に接続し、このＰＭＯＳトランジスタ３０１のゲートＧにコンパレータ４−ｉの出力φｉを入力すればよい。

また、スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎ，３３−１〜３３−ｎの各々としてＮＭＯＳトランジスタ３００を使用する場合には、２つの隣接するキャパシタ３０−ｉ，３０−（ｉ＋１）のうち、キャパシタ３０−ｉの第２の端子にスイッチ３３−ｉとして使用するＮＭＯＳトランジスタ３００のドレインＤを接続し、このＮＭＯＳトランジスタ３００のソースＳをキャパシタ３０−（ｉ＋１）の第１の端子に接続し、このＮＭＯＳトランジスタ３００のゲートＧにインバータを介してコンパレータ４−ｉの出力φｉを入力すればよい。

また、スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎの各々として例えばＣＭＯＳ回路３０５を使用する場合、スイッチ３３−１〜３３−ｎの各々としては例えばＣＭＯＳ回路３０９を使用すればよい。この場合、２つの隣接するキャパシタ３０−ｉ，３０−（ｉ＋１）のうち、キャパシタ３０−ｉの第１の端子にスイッチ３１−ｉとして使用するＣＭＯＳ回路３０５のＮＭＯＳトランジスタ３０２のドレインＤおよびＰＭＯＳトランジスタ３０３のソースＳを接続し、これらＮＭＯＳトランジスタ３０２のソースＳおよびＰＭＯＳトランジスタ３０３のドレインＤをキャパシタ３０−（ｉ＋１）の第１の端子に接続し、このＮＭＯＳトランジスタ３０２のゲートＧにコンパレータ４−ｉの出力φｉを入力すればよい。

同様に、キャパシタ３０−ｉの第２の端子にスイッチ３２−ｉとして使用するＣＭＯＳ回路３０５のＮＭＯＳトランジスタ３０２のドレインＤおよびＰＭＯＳトランジスタ３０３のソースＳを接続し、これらＮＭＯＳトランジスタ３０２のソースＳおよびＰＭＯＳトランジスタ３０３のドレインＤをキャパシタ３０−（ｉ＋１）の第２の端子に接続し、このＮＭＯＳトランジスタ３０２のゲートＧにコンパレータ４−ｉの出力φｉを入力すればよい。また、キャパシタ３０−ｉの第２の端子にスイッチ３３−ｉとして使用するＣＭＯＳ回路３０９のＮＭＯＳトランジスタ３０６のドレインＤおよびＰＭＯＳトランジスタ３０７のソースＳを接続し、これらＮＭＯＳトランジスタ３０６のソースＳおよびＰＭＯＳトランジスタ３０７のドレインＤをキャパシタ３０−（ｉ＋１）の第１の端子に接続し、このＰＭＯＳトランジスタ３０７のゲートＧにコンパレータ４−ｉの出力φｉを入力すればよい。

また、スイッチ３１−１〜３１−ｎ，３２−１〜３２−ｎ，３３−１〜３３−ｎの各々としてＣＭＯＳ回路３０５を使用する場合には、２つの隣接するキャパシタ３０−ｉ，３０−（ｉ＋１）のうち、キャパシタ３０−ｉの第２の端子にスイッチ３３−ｉとして使用するＣＭＯＳ回路３０５のＮＭＯＳトランジスタ３０２のドレインＤおよびＰＭＯＳトランジスタ３０３のソースＳを接続し、これらＮＭＯＳトランジスタ３０２のソースＳおよびＰＭＯＳトランジスタ３０３のドレインＤをキャパシタ３０−（ｉ＋１）の第１の端子に接続し、このＮＭＯＳトランジスタ３０２のゲートＧにインバータを介してコンパレータ４−ｉの出力φｉを入力すればよい。

図５（Ａ）、図５（Ｂ）は本実施の形態の電源回路の出力電圧調整機能を説明する図である。図５（Ａ）は充電期間、すなわち電源回路の出力電圧Ｖｏｕｔが上昇していく期間の動作を示している。エネルギーハーベスタ１の発電量が多く、電源回路の出力電圧Ｖｏｕｔが上昇していく場合、上記のとおり、各コンパレータ４−１〜４−ｎの出力φ１〜φｎが順番にＬｏｗレベルからＨｉｇｈレベルに反転し、キャパシタ３０−２〜３０−（ｎ＋１）が順番にキャパシタ３０−１との直列接続からキャパシタ３０−１との並列接続に切り替わっていく。このように直列接続から並列接続に切り替わることにより、出力電圧Ｖｏｕｔが低下するので、結果として出力電圧Ｖｏｕｔの上昇を抑えることができ、図５（Ａ）に示すように出力電圧Ｖｏｕｔが一定の電圧範囲に収まるように調整することができる。

一方、図５（Ｂ）は放電期間、すなわち電源回路の出力電圧Ｖｏｕｔが下降していく期間の動作を示している。エネルギーハーベスタ１の発電量が少なく、電源回路の出力電圧Ｖｏｕｔが下降していく場合、上記のとおり、各コンパレータ４−ｎ〜４−１の出力φｎ〜φ１が順番にＨｉｇｈレベルからＬｏｗレベルに反転し、キャパシタ３０−（ｎ＋１）〜３０−２が順番にキャパシタ３０−１との並列接続からキャパシタ３０−１との直列接続に切り替わっていく。このように並列接続から直列接続に切り替わることにより、出力電圧Ｖｏｕｔが上昇するので、結果として出力電圧Ｖｏｕｔの下降を抑えることができ、図５（Ｂ）に示すように出力電圧Ｖｏｕｔが一定の電圧範囲に収まるように調整することができる。

以上のように、本実施の形態では、負荷への電圧供給を安定化するためのＤＣ−ＤＣコンバータが不要となるので、ＤＣ−ＤＣコンバータが消費していた電力を削減することができ、従来よりも発電量の少ないエネルギーハーベスタを使用することが可能となるので、システムコストを抑えることが可能となる。本実施の形態においては、スイッチトキャパシタ３の他に、コンパレータ４−１〜４−ｎとリファレンス電圧生成回路５とが必要となるが、一般に、コンパレータ４−１〜４−ｎとリファレンス電圧生成回路５の消費電力はＤＣ−ＤＣコンバータの消費電力よりも少ない。

また、本実施の形態では、エネルギーハーベスタの発電量に応じてスイッチトキャパシタ３の容量を動的に変化させることができるので、エネルギーハーベスタの発電量が少ないときには、スイッチトキャパシタ３の容量を小さくして充電時間を短くすることにより、負荷への電力供給を迅速化し、一方、エネルギーハーベスタの発電量が多いときには、スイッチトキャパシタ３の容量を大きくして、十分なエネルギー量を蓄積できるようにすることができる。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図６は本発明の第２の実施の形態に係る電源回路の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。本実施の形態の電源回路は、エネルギーハーベスタ１と、電力調整回路２と、スイッチトキャパシタ３と、コンパレータ４−１〜４−ｎと、リファレンス電圧生成回路５と、（ｎ−１）個の電源スイッチ７−２〜７−ｎと、（ｎ−１）個の抵抗８−２〜８−ｎとを備えている。なお、図６では、スイッチトキャパシタ３の記載を簡略化し、またリファレンス電圧生成回路５の記載を省略している。

本実施の形態は、電源回路自体の消費電力の更なる低減を目的とするものである。この消費電力の低減は、コンパレータ４−２〜４−ｎを動的に無効化することにより達成される。図１で明記していないが、第１の実施の形態では、全てのコンパレータ４−１〜４−ｎの電源として電源回路の出力電圧Ｖｏｕｔを常時供給していた。

これに対して、本実施の形態では、コンパレータ４−１〜４−ｎのうち、電圧Ｖｏｕｔが上昇したときに出力が最初にＨｉｇｈレベルになるコンパレータ４−１の電源端子Ｐｏｗｅｒのみに電圧Ｖｏｕｔを常時供給し、残りのコンパレータ４−２〜４−ｎについては、電源端子Ｐｏｗｅｒと電圧Ｖｏｕｔとの間に電源スイッチ７−２〜７−ｎを設けるようにしている。

各電源スイッチ７−ｋ（ｋは２〜ｎの整数）は、電圧Ｖｏｕｔが上昇したときに対応するコンパレータ４−ｋよりも先に出力がＨｉｇｈレベルになる隣接コンパレータ４−（ｋ−１）の出力φ（ｋ−１）がＨｉｇｈレベルの場合にオンし、出力φ（ｋ−１）がＬｏｗレベルの場合にオフする。

これにより、電源回路の出力電圧Ｖｏｕｔの上昇に応じてコンパレータ４−（ｋ−１）の出力φ（ｋ−１）がＬｏｗからＨｉｇｈに反転すると、電源スイッチ７−ｋがオンして、コンパレータ４−ｋの電源端子Ｐｏｗｅｒに電圧Ｖｏｕｔが供給される。また、電圧Ｖｏｕｔの下降に応じてコンパレータ４−（ｋ−１）の出力φ（ｋ−１）がＨｉｇｈからＬｏｗに反転すると、電源スイッチ７−ｋがオフになり、コンパレータ４−ｋの電源端子Ｐｏｗｅｒへの電源供給が遮断される。

電源スイッチ７−２〜７−ｎの各々としては、図４（Ａ）のようなＮＭＯＳトランジスタ３００を使用してもよいし、図４（Ｂ）のようなＰＭＯＳトランジスタ３０１を使用してもよいし、図４（Ｃ）のようなＣＭＯＳ回路３０５を使用してもよいし、図４（Ｄ）のようなＣＭＯＳ回路３０９を使用してもよい。

電源スイッチ７−ｋとしてＮＭＯＳトランジスタ３００を使用する場合、ＮＭＯＳトランジスタ３００のドレインＤを電圧Ｖｏｕｔに接続し、ＮＭＯＳトランジスタ３００のソースＳをコンパレータ４−ｋの電源端子Ｐｏｗｅｒに接続し、ＮＭＯＳトランジスタ３００のゲートＧにコンパレータ４−（ｋ−１）の出力φ（ｋ−１）を入力すればよい。

また、電源スイッチ７−ｋとしてＰＭＯＳトランジスタ３０１を使用する場合、ＰＭＯＳトランジスタ３０１のソースＳを電圧Ｖｏｕｔに接続し、ＰＭＯＳトランジスタ３０１のドレインＤをコンパレータ４−ｋの電源端子Ｐｏｗｅｒに接続し、ＰＭＯＳトランジスタ３０１のゲートＧにインバータを介してコンパレータ４−（ｋ−１）の出力φ（ｋ−１）を入力すればよい。

また、電源スイッチ７−ｋとしてＣＭＯＳ回路３０５を使用する場合、ＣＭＯＳ回路３０５のＮＭＯＳトランジスタ３０２のドレインＤおよびＰＭＯＳトランジスタ３０３のソースＳを電圧Ｖｏｕｔに接続し、これらＮＭＯＳトランジスタ３０２のソースＳおよびＰＭＯＳトランジスタ３０３のドレインＤをコンパレータ４−ｋの電源端子Ｐｏｗｅｒに接続し、このＮＭＯＳトランジスタ３０２のゲートＧにコンパレータ４−（ｋ−１）の出力φ（ｋ−１）を入力すればよい。

また、電源スイッチ７−ｋとしてＣＭＯＳ回路３０９を使用する場合、ＣＭＯＳ回路３０９のＮＭＯＳトランジスタ３０６のドレインＤおよびＰＭＯＳトランジスタ３０７のソースＳを電圧Ｖｏｕｔに接続し、これらＮＭＯＳトランジスタ３０６のソースＳおよびＰＭＯＳトランジスタ３０７のドレインＤをコンパレータ４−ｋの電源端子Ｐｏｗｅｒに接続し、このＰＭＯＳトランジスタ３０７のゲートＧにインバータを介してコンパレータ４−（ｋ−１）の出力φ（ｋ−１）を入力すればよい。

こうして、本実施の形態では、（ｋ−１）番目のコンパレータ４−（ｋ−１）の出力φ（ｋ−１）に基づき、ｋ番目のコンパレータ４−ｋへの給電を電源スイッチ７−ｋでオン／オフすることができるので、第１の実施の形態と比較して、電源回路自体の消費電力を更に削減することができる。

なお、コンパレータ４−２〜４−ｎへの電源供給を遮断してコンパレータ４−２〜４−ｎを無効化すると、コンパレータ４−２〜４−ｎの出力端子Ｏｕｔがフローティング状態となり、出力φ２〜φｎが不定となり、スイッチトキャパシタ３の動作が不定となってしまう。

そこで、本実施の形態では、コンパレータ４−２〜４−ｎの出力端子Ｏｕｔに抵抗８−２〜８−ｎの一端を接続し、抵抗８−２〜８−ｎの他端をグラウンドに接続している。これにより、グラウンドへのパスを確立することができ、コンパレータ４−２〜４−ｎへの電源供給が遮断されたときには、コンパレータ４−２〜４−ｎの出力φ２〜φｎが確実にＬｏｗ（グラウンド）レベルになるようにすることができる。
その他の構成は第１の実施の形態で説明したとおりである。

［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図７は本発明の第３の実施の形態に係る電源回路の構成を示すブロック図であり、図１、図６と同一の構成には同一の符号を付してある。本実施の形態の電源回路は、エネルギーハーベスタ１と、電力調整回路２と、スイッチトキャパシタ３と、コンパレータ４−１〜４−ｎと、リファレンス電圧生成回路５と、（ｎ−１）個の抵抗８−２〜８−ｎとを備えている。図７では、スイッチトキャパシタ３の記載を簡略化し、またリファレンス電圧生成回路５の記載を省略している。

本実施の形態では、コンパレータ４−１〜４−ｎのうち、電圧Ｖｏｕｔが上昇したときに出力が最初にＨｉｇｈレベルになるコンパレータ４−１の電源端子Ｐｏｗｅｒのみに電圧Ｖｏｕｔを常時供給し、残りのコンパレータ４−２〜４−ｎについては、隣接するコンパレータの出力を電源として供給するようにしている。

つまり、コンパレータ４−ｋ（ｋは２〜ｎの整数）の電源端子Ｐｏｗｅｒは、電圧Ｖｏｕｔが上昇したときにコンパレータ４−ｋよりも先に出力がＨｉｇｈレベルになる隣接コンパレータ４−（ｋ−１）の出力端子Ｏｕｔと接続されている。電源回路の出力電圧Ｖｏｕｔの上昇に応じてコンパレータ４−（ｋ−１）の出力φ（ｋ−１）がＬｏｗからＨｉｇｈに反転すると、コンパレータ４−ｋに電源が供給され、電圧Ｖｏｕｔの下降に応じてコンパレータ４−（ｋ−１）の出力φ（ｋ−１）がＨｉｇｈからＬｏｗに反転すると、コンパレータ４−ｋへの電源供給が遮断される。

こうして、本実施の形態では、第２の実施の形態で用いていた電源スイッチ７−２〜７−ｎを省略することができるので、回路規模を削減することができ、また電源スイッチ７−２〜７−ｎとして使用されるトランジスタにおける電力損失を回避することができる。
コンパレータ４−２〜４−ｎの出力端子Ｏｕｔに抵抗８−２〜８−ｎを設ける効果については第２の実施の形態で説明したとおりである。

［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図８は本発明の第４の実施の形態に係る電源回路の構成を示すブロック図であり、図１、図６、図７と同一の構成には同一の符号を付してある。本実施の形態の電源回路は、エネルギーハーベスタ１と、電力調整回路２と、スイッチトキャパシタ３と、コンパレータ４−１〜４−ｎと、リファレンス電圧生成回路５と、ｍ個（ｍは１以上（ｎ−２）以下の整数）の電源スイッチ７−２と、（ｎ−１）個の抵抗８−２〜８−ｎとを備えている。図８では、スイッチトキャパシタ３の記載を簡略化し、またリファレンス電圧生成回路５の記載を省略している。

本実施の形態は、第２の実施の形態と第３の実施の形態の組み合わせである。本実施の形態では、電源回路の出力電圧Ｖｏｕｔが上昇したときに出力が最初にＨｉｇｈレベルになるコンパレータ４−１の電源端子Ｐｏｗｅｒのみに電圧Ｖｏｕｔを常時供給し、他のコンパレータ４−２〜４−ｎのうちｍ個のコンパレータ（本実施の形態の例ではコンパレータ４−２）については、第２の実施の形態で説明したように、電源端子Ｐｏｗｅｒと電圧Ｖｏｕｔとの間にｍ個の電源スイッチ（本実施の形態の例では電源スイッチ７−２）を設け、さらに残りの（ｎ−ｍ−１）個のコンパレータについては、第３の実施の形態で説明したように、隣接するコンパレータの出力を電源として供給するようにしている。

これにより、第３の実施の形態の構成の限界を克服することができる。第３の実施の形態の構成では、コンパレータ４−ｋ（ｋは２〜ｎの整数）の電源端子Ｐｏｗｅｒが隣接コンパレータ４−（ｋ−１）の出力端子Ｏｕｔと接続されているため、コンパレータ４−ｋへの給電に電流限界がある。したがって、コンパレータの個数ｎが増えると、（ｎ−１）個のコンパレータ４−ｋの全ての電源を隣接コンパレータ４−（ｋ−１）の出力で賄うことができなくなる。

そこで、本実施の形態では、コンパレータ４−２〜４−ｎのうちｍ個のコンパレータについては第２の実施の形態を適用し、残りの（ｎ−ｍ−１）個のコンパレータについて第３の実施の形態を適用する。本実施の形態では、第３の実施の形態よりも電源のスイッチとして用いるトランジスタの数が増えるが、第２の実施の形態と比較して、トランジスタの数を少なくすることができる。

本発明は、環境エネルギーを回収して動作するセンサノード等に適用することができる。

１…エネルギーハーベスタ、２…電力調整回路、３…スイッチトキャパシタ、４−１〜４−ｎ…コンパレータ、５…リファレンス電圧生成回路、６…負荷、７−２〜７−ｎ，３１−１〜３１−ｎ，３２−１〜３２−ｎ，３３−１〜３３−ｎ…スイッチ、８−２〜８−ｎ…抵抗、３０−１〜３０−（ｎ＋１）…キャパシタ、３００，３０２，３０６…ＮＭＯＳトランジスタ、３０１，３０３，３０７…ＰＭＯＳトランジスタ、３０４…インバータ、３０５，３０９…ＣＭＯＳ回路。

Claims (8)

1. 環境エネルギーを電気エネルギーに変換する発電手段と、
   一端が前記発電手段の出力に接続され、他端がグラウンドに接続されたスイッチトキャパシタと、
   互いに異なる閾値電圧が予め設定され、前記発電手段の出力電圧の上昇に応じて順番に第１のレベルから第２のレベルに出力が反転し、前記発電手段の出力電圧の下降に応じて前記の順番と逆の順で前記第２のレベルから前記第１のレベルに出力が反転するｎ個（ｎは２以上の整数）のコンパレータとを備え、
   前記スイッチトキャパシタは、（ｎ＋１）個のキャパシタを含み、
   これら（ｎ＋１）個のキャパシタのうち、２番目から（ｎ＋１）番目までのｎ個のキャパシタのそれぞれは、対応するコンパレータの第２のレベルへの出力反転に応じて１番目のキャパシタとの直列接続から並列接続に切り替わり、対応するコンパレータの第１のレベルへの出力反転に応じて前記１番目のキャパシタとの並列接続から直列接続に切り替わることを特徴とする電源回路。
2. 請求項１記載の電源回路において、
   前記スイッチトキャパシタは、
   前記（ｎ＋１）個のキャパシタと、
   これらキャパシタのうち隣接するｉ番目のキャパシタと（ｉ＋１）番目のキャパシタ（ｉは１〜ｎの整数）のそれぞれの第１の端子間に設けられたｎ個の第１のスイッチと、
   前記ｉ番目のキャパシタと（ｉ＋１）番目のキャパシタのそれぞれの第２の端子間に設けられたｎ個の第２のスイッチと、
   前記ｉ番目のキャパシタの第２の端子と前記（ｉ＋１）番目のキャパシタの第１の端子間に設けられたｎ個の第３のスイッチとから構成され、
   前記１番目のキャパシタの第１の端子が前記発電手段の出力に接続され、前記（ｎ＋１）番目のキャパシタの第２の端子がグラウンドに接続され、
   前記ｎ個の第１、第２のスイッチは、対応するコンパレータの第２のレベルへの出力反転に応じてオンし、
   前記ｎ個の第３のスイッチは、対応するコンパレータの第１のレベルへの出力反転に応じてオンすることを特徴とする電源回路。
3. 請求項１または２記載の電源回路において、
   前記ｎ個のコンパレータは、前記発電手段の出力電圧が電源電圧として供給されることを特徴とする電源回路。
4. 請求項１または２記載の電源回路において、
   さらに、前記ｎ個のコンパレータのうち、前記発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外の（ｎ−１）個のコンパレータの電源端子と前記発電手段の出力電圧との間に設けられた（ｎ−１）個の電源スイッチと、
   一端が前記（ｎ−１）個のコンパレータの出力端子に接続され、他端がグラウンドに接続された（ｎ−１）個の抵抗とを備え、
   前記１番目のコンパレータは、前記発電手段の出力電圧が電源電圧として供給され、
   前記（ｎ−１）個の電源スイッチは、前記発電手段の出力電圧が上昇したときに、電源供給先のコンパレータよりも先に出力が第２のレベルになる隣接コンパレータの第２のレベルへの出力反転に応じてオンすることを特徴とする電源回路。
5. 請求項１または２記載の電源回路において、
   さらに、前記ｎ個のコンパレータのうち、前記発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外の（ｎ−１）個のコンパレータの出力端子に一端が接続され、他端がグラウンドに接続された（ｎ−１）個の抵抗を備え、
   前記１番目のコンパレータは、前記発電手段の出力電圧が電源電圧として供給され、
   前記（ｎ−１）個のコンパレータは、その電源端子が、前記発電手段の出力電圧が上昇したときに先に出力が第２のレベルになる隣接コンパレータの出力端子と接続され、この隣接コンパレータの第２のレベルへの出力反転に応じて電源がオンになることを特徴とする電源回路。
6. 請求項１または２記載の電源回路において、
   さらに、前記ｎ個のコンパレータのうち、前記発電手段の出力電圧が上昇したときに出力が最初に第２のレベルになる１番目のコンパレータ以外のｍ個（ｍは１以上（ｎ−２）以下の整数）のコンパレータの電源端子と前記発電手段の出力電圧との間に設けられたｍ個の電源スイッチと、
   前記１番目のコンパレータ以外の（ｎ−１）個のコンパレータの出力端子に一端が接続され、他端がグラウンドに接続された（ｎ−１）個の抵抗とを備え、
   前記１番目のコンパレータは、前記発電手段の出力電圧が電源電圧として供給され、
   前記ｍ個の電源スイッチは、前記発電手段の出力電圧が上昇したときに、電源供給先のコンパレータよりも先に出力が第２のレベルになる隣接コンパレータの第２のレベルへの出力反転に応じてオンし、
   前記１番目のコンパレータおよび前記ｍ個のコンパレータを除く（ｎ−ｍ−１）個のコンパレータは、その電源端子が、前記発電手段の出力電圧が上昇したときに先に出力が第２のレベルになる隣接コンパレータの出力端子と接続され、この隣接コンパレータの第２のレベルへの出力反転に応じて電源がオンになることを特徴とする電源回路。
7. 請求項１乃至６のいずれか１項に記載の電源回路において、
   前記ｎ個のコンパレータの各々は、ヒステリシスコンパレータであることを特徴とする電源回路。
8. 請求項１乃至７のいずれか１項に記載の電源回路において、
   さらに、前記ｎ個のコンパレータのための互いに異なるリファレンス電圧を生成するリファレンス電圧生成回路を備えることを特徴とする電源回路。

Images