JP6511774B2 - 薄膜圧電素子、薄膜圧電アクチュエータ、及び薄膜圧電センサ、並びにハードディスクドライブ、及びインクジェットプリンタ装置 - Google Patents

Description

本発明は、薄膜圧電材料を用いた薄膜圧電素子、その薄膜圧電素子を用いた薄膜圧電アクチュエータ、及び薄膜圧電センサ、並びにその薄膜圧電アクチュエータを備えたハードディスクドライブ、及びインクジェットプリンタ装置に関する。

近年、バルク圧電材料に代わって、薄膜圧電材料を用いた圧電素子の実用化が進んでいる。一例としては、圧電薄膜に加えられた力を電圧に変換する圧電効果を利用した圧電センサとしての、ジャイロセンサ、圧力センサ、脈波センサ、ショックセンサや、マイクロフォンなど、あるいは圧電薄膜に電圧を印加した際に圧電薄膜が変形する逆圧電効果を利用した圧電アクチュエータとして、ハードディスクドライブヘッドアセンブリ、インクジェットプリントヘッド、あるいは同様に逆圧電効果を利用したスピーカー、ブザー、レゾネータなどが挙げられる。

圧電材料を薄膜化すると、素子の小型化が可能になり、応用できる分野が広がるとともに、基板上に多数の素子を一括して作製することができるため量産性が増す。またセンサにした場合の感度の向上など性能面での利点も多い。

薄膜圧電素子を構成する圧電薄膜では、所定の結晶構造を有することで良好な圧電特性が得られており、結晶性をさらに向上させることにより圧電定数をより向上させることが可能となる。結晶性の向上には圧電薄膜を形成するスパッタリング、ＣＶＤといった成膜装置の成膜条件の最適化や圧電薄膜を形成する下地面に処理を施すといった方法が挙げられる。

特許文献１では圧電薄膜の下地層となる電極層表面の表面粗さを低減させることにより、圧電薄膜の結晶成長による配向性向上がなされており、これにより圧電特性の増加が得られたとしている。

特許文献２では圧電薄膜の結晶粒径と圧電薄膜自体の粗さを最適化することにより圧電定数を向上させるのに最適な結晶性の高い圧電薄膜の形成について述べられている。

特許文献３では圧電薄膜の全面における最大最小値の差であるＰ−Ｖ値を抑制することにより圧電定数を向上させ、さらに絶縁破壊に対する耐性を持たせた圧電薄膜の形成について述べられている。

特開２０１０−１６１３３０号公報 特開平０９−２９８３２４号公報 特開２０１０−２１９４９３号公報

特許文献１に示されているように、圧電薄膜の圧電特性を向上させるための手法として、圧電薄膜の下地層となる電極層表面の粗さを低減させる方法がある。

また、薄膜圧電素子の変位量は圧電薄膜とそれが接する電極層との接地面積により決まるため、より大きな接地面を持つことが有用である。

しかしながら、薄膜圧電素子の平面形状もしくは層構造についてその大きさが制限される場合、上記の２つの事実に従えば、圧電薄膜の圧電特性に限界があることにより薄膜圧電素子の変位量に限界が生じる。

本発明はこのような問題を鑑みなされたものであり、薄膜圧電素子の平面形状、層構造を一定としたままで、薄膜圧電素子の変位量をより増大させることを可能にするものである。

本発明に係わる薄膜圧電素子は、一対の電極層と前記一対の電極層に挟まれた圧電薄膜とを備え、前記圧電薄膜と前記一対の電極層の少なくとも一方との界面の表面粗さＰ−Ｖが２２０ｎｍ以上５００ｎｍ以下である。ここで、表面粗さＰ−Ｖとは、表面における最大高さ（ピーク値Ｐ）と最小高さ（バレー値Ｖ）との差で規定される表面粗さＰ−Ｖ値のことである。

この界面の表面粗さは圧電薄膜や電極層を形成する前に下部層となる膜表面などを機械的もしくは化学的に処理することにより形成される。また、製品の状態において上記の界面の表面粗さＰ−Ｖ値を測定するには、確認対象である界面の上部に形成されている圧電薄膜あるいは電極膜を完全に除去した後に、後述する方法で測定する。

この構成とすることにより、圧電薄膜の電極層への接地面の実際の接地面積（接触領域）が見かけ上の面積（投影面積）よりも大きくなり、より広く圧電薄膜と電極層とが接することとなるため、接地面積により定まる薄膜圧電素子の変位量を増加させることが可能となる。

界面の表面粗さＰ−Ｖが５００ｎｍを超えると、圧電薄膜と電極層との接地面は薄膜圧電素子としての平坦性を維持することが難しくなり、薄膜圧電素子を構成する各層の成長方向にバラツキが発生する。界面の表面粗さＰ−Ｖが２２０ｎｍ未満では本発明の効果が生じない。

前記の界面の表面粗さをＲａで表した場合、９０ｎｍ以上２２０ｎｍ以下であることが好ましく、この表面粗さＲａは圧電薄膜を構成する結晶粒子の平均結晶粒径よりも大きいことが好ましい。ここで、本発明に係わる薄膜圧電素子の圧電薄膜を構成する結晶粒子の平均結晶粒径は９０ｎｍ以上２００ｎｍ以下が好ましい。

この構成とすることにより、所定の表面粗さを有する界面に形成された圧電薄膜の結晶性を良好に保つことができ、薄膜圧電素子の変位量を大きくすることができる。ここで、結晶粒子の平均結晶粒径は圧電薄膜の断面部分の観察により求めるものであり、測定方法の詳細は後述する。

表面粗さＲａが９０ｎｍ未満の場合は、圧電薄膜と電極層との接地面積の増加分に大きな変化が生じず、その結果薄膜圧電素子の変位量が増加しづらいという問題が生じる。

また、表面粗さＲａの値が大き過ぎる場合、圧電薄膜の結晶成長が任意の方向へ拡散的になされるため圧電特性に重要な結晶の配向度が低下する。したがって、薄膜圧電素子の変位量をより向上させるためには、Ｒａ値は２２０ｎｍ以下が好ましい。

圧電薄膜を構成する結晶粒子の平均結晶粒径として９０ｎｍ以上２００ｎｍ以下が好ましいのは、前記した表面粗さＲａの範囲においては、均一な結晶粒径で圧電薄膜を成長させることが可能であるという理由からである。

また、本発明に係わる薄膜圧電素子の圧電薄膜の膜厚が増加するにつれ接地面の凹凸形状の変位量向上への影響度が小さくなるため、圧電薄膜の膜厚は３０００ｎｍ以下が好ましい。さらに、膜厚が薄い場合はピンホールや膜成長の欠陥によりリーク電流および絶縁耐圧の低下が発生するため、圧電薄膜の膜厚は２２０ｎｍ以上が好ましい。

本発明は圧電特性により機械的変位を発生させ、平面形状もしくは層構造の点からその大きさが制限される薄膜圧電素子に適しており、さらに結晶粒径が小さくても良好な圧電特性を示すニオブ酸カリウムナトリウム系の圧電薄膜を有する薄膜圧電素子に有用である。

本発明により形状が規定された薄膜圧電素子においては、より大きな変位量を実現することが可能となり、この素子を用いた薄膜圧電センサおよび薄膜圧電アクチュエータ、さらにそれらを用いたハードディスクドライブ、インクジェットプリンタにおいて性能向上を図ることが可能となる。

本発明に係わる第１の実施態様の薄膜圧電素子の構成図である。 本発明に係わる第２の実施態様の薄膜圧電素子の構成図である。 本発明に係わる薄膜圧電アクチュエータの構造図である。 本発明に係わる薄膜圧電アクチュエータの構造図である。 本発明に係わる薄膜圧電センサの構造図である。 本発明に係わる薄膜圧電センサの構造図である。 本発明に係わる薄膜圧電センサの構造図である。 本発明に係わる薄膜圧電センサの構造図である。 本発明に係わるハードディスクドライブの構造図である。 本発明に係わるインクジェットプリンタ装置の構造図である。

本発明の好適な実施の形態について、図を参照して詳細に説明する。

（薄膜圧電素子）
（第１の実施態様）
図１に本実施形態の薄膜圧電素子１０の構成を示す。

基板１としては、単結晶シリコン基板、Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ（ＳＯＩ）基板、石英ガラス基板、ＧａＡｓ等からなる化合物半導体基板、サファイア基板、ステンレス等からなる金属基板、ＭｇＯ基板、ＳｒＴｉＯ_３基板等が採用可能であり、特に基板コストやプロセスでの取り扱いの観点から単結晶シリコン基板が好適である。基板１の厚さは通常１０〜１０００μｍである。

基板１上に下部電極層２を形成する。下部電極層２の材料としてはＰｔ（白金）やＲｈ（ロジウム）が好ましい。下部電極層２の形成方法は蒸着法やスパッタリング法である。下部電極層２の膜厚は５０〜１０００ｎｍが好適である。

下部電極層２の上面を表面処理して、表面粗さＰ−Ｖが２２０ｎｍ以上５００ｎｍ以下になるように粗化もしくは凹凸状態とする。処理方法としては薬液を用いたウェットエッチング法、プラズマ処理によるドライエッチング法、ラッピングやポリッシュによる機械研磨法などがある。この処理面の表面粗さＲａは９０ｎｍ以上２２０ｎｍ以下であることが好ましい。この表面処理により、実質的な下部電極層の表面積は、処理しない場合の２．５倍〜４倍程度に増加しているものと思われる。

表面処理した下部電極層２上に圧電薄膜３を形成する。圧電薄膜３はペロブスカイト構造を有し、形成方法はスパッタリング法においてアルゴンガスと酸素ガスの混合雰囲気中にて高周波電源を用いて成膜する。膜厚は特に限定されないが、２２０ｎｍ以上３０００ｎｍ以下とすることが好ましい。

上述したように、ペロブスカイト構造を有する圧電薄膜３としては、鉛を含有しないニオブ酸カリウムナトリウム系の圧電薄膜が好ましい。そして、ニオブ酸カリウムナトリウム系の圧電薄膜３にＬｉ（リチウム）、Ｂａ（バリウム）、Ｓｒ（ストロンチウム）、Ｔａ（タンタル）、Ｚｒ（ジルコニウム）、Ｍｎ（マンガン）などの添加元素を加えることにより、圧電薄膜３を構成する結晶粒子の平均結晶粒径を９０ｎｍ以上２００ｎｍ以下としても、この圧電薄膜３は良好な圧電特性を示す。

そして、この圧電薄膜３を構成する結晶粒子の平均結晶粒径よりも、上記の表面粗さＲａが大きいことが好ましい。

圧電薄膜３の上面には、下部電極層２の上面と同様の表面粗さとなるように表面処理を行う。

次に、表面処理した圧電薄膜３上に上部電極層４を形成する。上部電極層４の材料は下部電極層２と同じＰｔやＲｈが好ましい。上部電極層４の膜厚は５０〜１０００ｎｍが好適である。

次に、フォトリソグラフィおよびドライエッチング法、ウェットエッチング法により圧電薄膜３を含む積層体を２５ｍｍ×５ｍｍのサイズにパターニングし、最後に基板１を切断加工することで、個片化した薄膜圧電素子１０を得る。

なお、この薄膜圧電素子１０の基板１を除去することで、積層体のみからなる薄膜圧電素子を作製することもできる。また積層体をパターニングした後に、ポリイミド等で保護膜を形成することもできる。

（第２の実施態様）
圧電薄膜３の形成における結晶成長の良好性を優先させる場合は以下の態様も好適である。図２に本実施形態の薄膜圧電素子１０’の構成を示す。

基板１としては、第１の実施態様と同様に単結晶シリコン基板、Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ（ＳＯＩ）基板、石英ガラス基板、ＧａＡｓ等からなる化合物半導体基板、サファイア基板、ステンレス等からなる金属基板、ＭｇＯ基板、ＳｒＴｉＯ_３基板等が採用可能であり、特に基板コストやプロセスでの取り扱いの観点から単結晶シリコン基板が好適である。基板１の厚さは通常１０〜１０００μｍである。

基板１上に下部電極層２を形成する。下部電極層２の材料としてはＰｔ（白金）やＲｈ（ロジウム）が好ましい。下部電極層２の形成方法は蒸着法やスパッタリング法である。下部電極層２の膜厚は５０〜１０００ｎｍが好適である。

下部電極層２の上面を表面処理せずに、下部電極層２上に圧電薄膜３を形成する。圧電薄膜３の構造、組成などは第１の実施態様と同様である。

圧電薄膜３の上面を表面処理して、表面粗さＰ−Ｖが２２０ｎｍ以上５００ｎｍ以下になるように粗化もしくは凹凸状態とする。処理方法としては薬液を用いたウェットエッチング法、プラズマ処理によるドライエッチング法、ラッピングやポリッシュによる機械研磨法などがある。この処理面の表面粗さＲａは９０ｎｍ以上２２０ｎｍ以下であることが好ましい。

次に、圧電薄膜３上に上部電極層４を形成する。上部電極層４の材料は下部電極層２と同じＰｔやＲｈが好ましい。上部電極層４の形成方法も蒸着法やスパッタリング法である。上部電極層４の膜厚は５０〜１０００ｎｍが好適である。

次に、フォトリソグラフィおよびドライエッチング法、ウェットエッチング法により圧電薄膜３を含む積層体を２５ｍｍ×５ｍｍのサイズにパターニングし、最後に基板１を切断加工することで、個片化した薄膜圧電素子１０’を得る。

なお、この薄膜圧電素子１０’の基板１を除去することで、積層体のみからなる薄膜圧電素子を作製することもできる。また積層体をパターニングした後に、ポリイミド等で保護膜を形成することもできる。

さらに基板１を除去後に下部電極層２を除去し、圧電薄膜３の下面を上面と同様の表面粗さとなるように表面処理をし、下面を粗化もしくは凹凸状態とした後に再度下面上に下部電極層を形成することもできる。

（薄膜圧電素子の評価方法）
本実施形態における薄膜圧電素子１０、１０’の評価方法は、以下のとおりである。
（１） 表面粗さＰ−Ｖの算出：
薄膜圧電素子１０、１０’の製造過程において、下部電極層２の形成、表面処理後および圧電薄膜３の形成、表面処理後に、表面形状測定器にて下部電極層２、あるいは圧電薄膜３上面における最大高さ（ピーク値Ｐ）と最小高さ（バレー値Ｖ）を測定する。測定長は下部電極層２、圧電薄膜３の各々において短手方向中心部の長手方向に１５〜１８ｍｍが好ましい。
（２） 表面粗さＲａの算出：
薄膜圧電素子１０、１０’の製造過程において、下部電極層２の形成、表面処理後および圧電薄膜３の形成、表面処理後に、原子間力顕微鏡（ＡＦＭ）にて任意の箇所の表面状態を観察し、表面粗さＲａを算出する。観察対象範囲は５〜１０μｍが好ましい。
（３） 変位量の測定：
作製した薄膜圧電素子１０、１０’の上下部電極層２、４間に７００Ｈｚ、３Ｖ_ｐ−ｐおよび２０Ｖ_ｐ−ｐを印加し、レーザードップラー振動計とオシロスコープを用いて薄膜圧電素子１０、１０’の先端部における変位を測定する。
（４） 圧電薄膜の平均結晶粒径の測定：
圧電薄膜３の成膜後、あるいは上部電極層４を成膜後に、圧電薄膜３の厚み方向に積層体を機械加工あるいはＦＩＢにより切断し、その切断面をＳＥＭあるいはＴＥＭで観察する。ここで圧電薄膜３の厚さをＴ、観察領域の幅をＷとしたときＷ＝Ｔであり、Ｔ ｘ Ｗの領域を観察する。つぎに、観察領域内にある圧電薄膜３を構成する結晶粒子について円相当径を求め、その加重平均値をその圧電薄膜３の平均粒子径とする。製品における圧電薄膜３の平均結晶粒径についても、同様に求めることができる。

（薄膜圧電アクチュエータ）
図３Ａは、これらの薄膜圧電素子を用いた薄膜圧電アクチュエータの一例としてのハードディスクドライブ（以下ＨＤＤとも呼ぶ）に搭載されたヘッドアセンブリの構成図である。この図に示すように、ヘッドアセンブリ２００は、その主なる構成要素として、ベースプレート９、ロードビーム１１、フレクシャ１７、駆動素子である第１及び第２の薄膜圧電素子１３、及びヘッド素子１９ａを備えたスライダ１９を備えている。

そして、ロードビーム１１は、ベースプレート９に例えばビーム溶接などにより固着されている基端部１１ｂと、この基端部１１ｂから先細り状に延在された第１及び第２の板バネ部１１ｃ及び１１ｄと、第１及び第２の板バネ部１１ｃ及び１１ｄの間に形成された開口部１１ｅと、第１及び第２の板バネ部１１ｃ及び１１ｄに連続して直線的かつ先細り状に延在するビーム主部１１ｆと、を備えている。

第１及び第２の薄膜圧電素子１３は、所定の間隔をもってフレクシャ１７の一部である配線用フレキシブル基板１５上にそれぞれ配置されている。スライダ１９はフレクシャ１７の先端部に固定されており、第１及び第２の薄膜圧電素子１３の伸縮に伴って回転運動する。

第１及び第２の薄膜圧電素子１３は、上部電極層、下部電極層と、この上部および下部電極層に挟まれた圧電薄膜から構成されており、この圧電薄膜として大きな変位量を有する本発明に係わる薄膜圧電素子の圧電薄膜を用いることで、十分な変位量を得ることができる。

図３Ｂは、上記の薄膜圧電素子を用いた薄膜圧電アクチュエータの他の例としてのインクジェットプリンタヘッドの薄膜圧電アクチュエータの構成図である。

薄膜圧電アクチュエータ３００は、基材２０上に、絶縁膜２３、下部電極層２４、圧電薄膜２５および上部電極層２６を積層して構成されている。

所定の吐出信号が供給されず下部電極層２４と上部電極層２６との間に電圧が印加されていない場合、圧電薄膜２５には変形を生じない。吐出信号が供給されていない薄膜圧電素子が設けられている圧力室２１には、圧力変化が生じず、そのノズル２７からインク滴は吐出されない。

一方、所定の吐出信号が供給され、下部電極層２４と上部電極層２６との間に一定電圧が印加された場合、圧電薄膜２５に変形を生じる。吐出信号が供給された薄膜圧電素子が設けられている圧力室２１ではその絶縁膜２３が大きくたわむ。このため圧力室２１内の圧力が瞬間的に高まり、ノズル２７からインク滴が吐出される。

ここで、圧電薄膜として、大きな変位量を有する本発明に係わる薄膜圧電素子の圧電薄膜を用いることで、十分な変位量を得ることができる。

（薄膜圧電センサ）
図４Ａは、上記の薄膜圧電素子を用いた薄膜圧電センサの一例としてのジャイロセンサの構成図（平面図）であり、図４Ｂは図４ＡのＡ−Ａ線矢視断面図である。

ジャイロセンサ４００は、基部１１０と、基部１１０の一面に接続する二つのアーム１２０、１３０を備える音叉振動子型の角速度検出素子である。このジャイロセンサ４００は、上述の薄膜圧電素子を構成する圧電薄膜３０、上部電極層３１、及び下部電極層３２を音叉型振動子の形状に則して微細加工して得られたものであり、各部（基部１１０、及びアーム１２０、１３０）は、薄膜圧電素子によって一体的に形成されている。

一方のアーム１２０の第一の主面には、駆動電極層３１ａ、３１ｂ、及び検出電極層３１ｄがそれぞれ形成されている。同様に、他方のアーム１３０の第一の主面には、駆動電極層３１ａ、３１ｂ、及び検出電極層３１ｃがそれぞれ形成されている。これらの各電極層３１ａ、３１ｂ、３１ｃ、３１ｄは、上部電極層３１を所定の電極形状にエッチングすることにより得られる。

なお、基部１１０、及びアーム１２０、１３０のそれぞれの第二の主面（第一の主面の裏側の主面）にべた状に形成されている下部電極層３２は、ジャイロセンサ４００のグランド電極として機能する。

ここで、それぞれのアーム１２０、１３０の長手方向をＺ方向とし、二つのアーム１２０、１３０の主面を含む平面をＸＺ平面とした上で、ＸＹＺ直交座標系を定義する。

駆動電極層３１ａ、３１ｂに駆動信号を供給すると、二つのアーム１２０、１３０は、面内振動モードで励振する。面内振動モードとは、二つのアーム１２０、１３０の主面に平行な向きに二つのアーム１２０、１３０が励振する振動モードのことを称する。例えば、一方のアーム１２０が−Ｘ方向に速度Ｖ１で励振しているとき、他方のアーム１３０は＋Ｘ方向に速度Ｖ２で励振する。

この状態でジャイロセンサ４００にＺ軸を回転軸として角速度ωの回転が加わると、二つのアーム１２０、１３０のそれぞれについて振動方向に直交する向きにコリオリ力が作用し、面外振動モードで励振し始める。面外振動モードとは、二つのアーム１２０、１３０の主面に直交する向きに二つのアーム１２０、１３０が励振する振動モードのことを称する。例えば、一方のアーム１２０に作用するコリオリ力Ｆ１が−Ｙ方向であるとき、他方のアーム１３０に作用するコリオリ力Ｆ２は＋Ｙ方向である。

コリオリ力Ｆ１、Ｆ２の大きさは、角速度ωに比例するため、コリオリ力Ｆ１、Ｆ２によるアーム１２０、１３０の機械的な歪みを圧電薄膜３０によって電気信号（検出信号）に変換し、これを検出電極層３１ｃ、３１ｄから取り出すことにより角速度ωを求めることができる。

この圧電薄膜として、大きな変位量を有する本発明に係わる薄膜圧電素子の圧電薄膜を用いることで、十分な検出感度を得ることができる。

図４Ｃは、上記の薄膜圧電素子を用いた薄膜圧電センサの第二の例としての圧力センサの構成図である。

圧力センサ５００は、圧力を受けたときに対応するための空洞４５を有するとともに、薄膜圧電素子４０を支える支持体４４と、電流増幅器４６と、電圧測定器４７とから構成されている。薄膜圧電素子４０は共通電極層４１と圧電薄膜４２と個別電極層４３とからなり、この順に支持体４４に積層されている。ここで、外力がかかると薄膜圧電素子４０がたわみ、電圧測定器４７で電圧が検出される。

この圧電薄膜として、大きな変位量を有する、本発明に係わる薄膜圧電素子の圧電薄膜を用いることで、十分な検出感度を得ることができる。

図４Ｄは、上記の薄膜圧電素子を用いた薄膜圧電センサの第三の例としての脈波センサの構成図である。

脈波センサ６００は、基材５１上に送信用薄膜圧電素子、及び受信用薄膜圧電素子を搭載した構成となっており。ここで、送信用薄膜圧電素子では送信用圧電薄膜５２の厚み方向の両面には電極層５４ａ、５５ａが形成されており、受信用薄膜圧電素子では受信用圧電薄膜５３の厚み方向の両面にも電極層５４ｂ、５５ｂが形成されている。また、基材５１には、電極５６、上面用電極５７が形成されており、電極層５４ａ、５４ｂと上面用電極５７とはそれぞれ配線５８で電気的に接続されている。

生体の脈を検出するには、先ず脈波センサ６００の基板裏面（薄膜圧電素子が搭載されていない面）を生体に当接させる。そして、脈の検出時に、送信用薄膜圧電素子の両電極層５４ａ、５５ａに特定の駆動用電圧信号を出力させる。送信用薄膜圧電素子は両電極層５４ａ、５５ａに入力された駆動用電圧信号に応じて励振して超音波を発生し、該超音波を生体内に送信する。生体内に送信された超音波は血流により反射され、受信用薄膜圧電素子により受信される。受信用薄膜圧電素子は、受信した超音波を電圧信号に変換して、両電極層５４ｂ、５５ｂから出力する。

この両圧電薄膜として、大きな変位量を有する本発明に係わる薄膜圧電素子の圧電薄膜を用いることで、十分な検出感度を得ることができる。

（ハードディスクドライブ）
図５は、図３Ａに示したヘッドアセンブリを搭載したハードディスクドライブの構成図である。

ハードディスクドライブ７００は、筐体６０内に、記録媒体としてのハードディスク６１と、これに磁気情報を記録及び再生するヘッドスタックアセンブリ６２とを備えている。ハードディスク６１は、図示を省略したモータによって回転させられる。

ヘッドスタックアセンブリ６２は、ボイスコイルモータ６３により支軸周りに回転自在に支持されたアクチュエータアーム６４と、このアクチュエータアーム６４に接続されたヘッドアセンブリ６５とから構成される組立て体を、図の奥行き方向に複数個積層したものである。ヘッドアセンブリ６５の先端部には、ハードディスク６１に対向するようにヘッドスライダ１９が取り付けられている（図３Ａ参照）。

ヘッドアセンブリ６５（２００）は、ヘッド素子１９ａ（図３Ａ参照）を２段階で変動させる形式を採用している。ヘッド素子１９ａの比較的大きな移動はボイスコイルモータ６３によるヘッドアセンブリ６５、及びアクチュエータアーム６４の全体の駆動で制御し、微小な移動はヘッドアセンブリ６５の先端部によるスライダ１９の駆動により制御する。

このヘッドアセンブリ６５に用いられる薄膜圧電素子において、圧電薄膜として、大きな変位量を有する本発明に係わる薄膜圧電素子の圧電薄膜を用いることで、十分なアクセス性を得ることができる。

（インクジェットプリンタ装置）
図６は、図３Ｂに示したインクジェットプリンタヘッドを搭載したインクジェットプリンタ装置の構成図である。

インクジェットプリンタ装置８００は、主にインクジェットプリンタヘッド７０、本体７１、トレイ７２、ヘッド駆動機構７３を備えて構成されている。薄膜圧電アクチュエータ３００はインクジェットプリンタヘッド７０に備えられている。

インクジェットプリンタ装置８００は、イエロー、マゼンダ、シアン、ブラックの計４色のインクカートリッジを備えており、フルカラー印刷が可能なように構成されている。また、このインクジェットプリンタ装置８００は、内部に専用のコントローラボード等を備えており、インクジェットプリンタヘッド７０のインク吐出タイミング及びヘッド駆動機構７３の走査を制御する。また、本体７１は背面にトレイ７２を備えるとともに、その内部にオートシートフィーダ（自動連続給紙機構）７６を備え、記録用紙７５を自動的に送り出し、正面の排出口７４から記録用紙７５を排紙する。

このインクジェットプリンタヘッド７０の薄膜圧電アクチュエータに用いられる薄膜圧電素子において、圧電薄膜として、大きな変位量を有する本発明に係わる薄膜圧電素子の圧電薄膜を用いることで、高い安全性を有するインクジェットプリンタ装置を提供することができる。

以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。

（実施例１）
（１００）面方位を有する厚さ４００μｍのシリコン基板１を４００℃に加熱し、シリコン基板１の面方位にエピタキシャル成長させながら下部電極層２としてＰｔを２００ｎｍスパッタリング法によりシリコン基板１上に成膜した。このときの成膜レートは０．２ｎｍ／ｓｅｃである。

次に下部電極層２をアルゴンガスでガス圧０．５Ｐａにて逆スパッタリングによりエッチングを行った。印加電源は高周波電源を用い、印加範囲φ７６ｍｍで印加出力は６００Ｗとした。処理時間は６０秒とした。その後、処理面の表面粗さＰ−ＶとＲａとを算出した。

そしてシリコン基板１を５５０℃に加熱し、圧電薄膜３として、酸素（Ｏ_２）濃度５％のアルゴン酸素混合（Ａｒ＋Ｏ_２）ガスを用いガス圧０．２Ｐａにてニオブ酸カリウムナトリウム（ＫＮＮ）を２０００ｎｍスパッタリング法によりエピタキシャル成長させて成膜した。印加電源は高周波電源を用い、φ１５０ｍｍのスパッタリングターゲットを用い、印加出力は８００Ｗとした。用いたスパッタリングターゲットの組成は以下の通りである。（Ｋ_０．５ Ｎａ_０．５）ＮｂＯ_３。

次に圧電薄膜３を下部電極層２と同様に逆スパッタリングにより同条件にてエッチングを行った。

上記の方法にて形成した圧電薄膜３の平均結晶粒径は透過型電子顕微鏡（ＴＥＭ）の観察により約１８０ｎｍであった。

さらに常温において上部電極層４としてＰｔを２００ｎｍスパッタリング法により成膜した。このときの成膜レートは０．２ｎｍ／ｓｅｃである。

上部電極層４を形成後、フォトリソグラフィおよびドライエッチング、ウェットエッチングにより圧電薄膜３、下部電極層２および上部電極層４をパターニングし、さらにシリコン基板１を切断加工することで可動部分寸法が２５ｍｍ×５ｍｍ である実施例１の薄膜圧電素子１０を作製した。

（実施例２）
下部電極層２及び圧電薄膜３へのアルゴンガスを用いた逆スパッタリングによるエッチングにおいて、高周波電源の印加出力を８００Ｗ、処理時間を１２０秒とした以外は実施例１と同様の条件にて実施例２の薄膜圧電素子１０を作製し、製造過程において処理面の表面粗さＰ−ＶとＲａとを算出した。

（実施例３）
下部電極層２及び圧電薄膜３へのアルゴンガスを用いた逆スパッタリングによるエッチングにおいて、高周波電源の印加出力を１２００Ｗ、処理時間を１８０秒とした以外は実施例１と同様の条件にて実施例３の薄膜圧電素子１０を作製し、製造過程において処理面の表面粗さＰ−ＶとＲａとを算出した。

（実施例４）
下部電極層２及び圧電薄膜３へのアルゴンガスを用いた逆スパッタリングによるエッチングにおいて、高周波電源の印加出力を７５０Ｗ、処理時間を９０秒とした以外は実施例１と同様の条件にて実施例４の薄膜圧電素子１０を作製し、製造過程において処理面の表面粗さＰ−ＶとＲａとを算出した。

（実施例５）
スパッタリング法によるエピタキシャル成長させる圧電薄膜３の膜厚を４０００ｎｍとした以外は実施例２と同様の条件にて実施例５の薄膜圧電素子１０を作製し、製造過程において処理面の表面粗さＰ−ＶとＲａとを算出した。

（実施例６）
下部電極層２及び圧電薄膜３への表面処理として、粒径５μｍのアルミナ砥粒を用い０．８ＭＰａの圧力にて機械研磨を行った。このときの基板回転数は２００ｒｐｍ、処理時間は１２０秒である。この表面処理以外は実施例１と同様の条件にて実施例６の薄膜圧電素子１０を作製し、製造過程において処理面の表面粗さＰ−ＶとＲａとを算出した。なお、本実施例の機械研磨のアルミナ砥粒に代えて他の種々の砥粒が使用可能であることは明らかである。

（実施例７）
下部電極層２及び圧電薄膜３への機械研磨において、粒径１０μｍのアルミナ砥粒を用い１．２ＭＰａの圧力にて機械研磨により表面処理を行った以外は実施例６と同様の条件にて実施例７の薄膜圧電素子１０を作製し、製造過程において処理面の表面粗さＰ−ＶとＲａとを算出した。

（実施例８）
実施例１と同様に、シリコン基板１上に下部電極層２を成膜したのち、下部電極層２の付いたシリコン基板１を硝酸（ＨＮＯ_３）と塩酸（ＨＣｌ）の混合水溶液に９０分間浸漬させて下部電極層２の表面をウェットエッチングした。このときのエッチャントは、濃度６０％のＨＮＯ_３溶液と濃度３５％ＨＣｌ溶液とを１：３の割合で混合したものである。その後、処理面の表面粗さＰ−ＶとＲａとを算出した。

そしてシリコン基板１を５５０℃に加熱し、圧電薄膜３として、酸素（Ｏ_２）濃度５％のアルゴン酸素混合（Ａｒ＋Ｏ_２）ガスを用いガス圧０．２Ｐａにてニオブ酸カリウムナトリウム（ＫＮＮ）を２０００ｎｍスパッタリング法によりエピタキシャル成長させて成膜した。印加電源は高周波電源を用い、φ１５０ｍｍのターゲットで印加出力は８００Ｗとした。用いたスパッタリングターゲットの組成は実施例１と同様である。

次に圧電薄膜３の付いたシリコン基板１を硝酸（ＨＮＯ_３）とふっ酸（ＨＦ）の混合水溶液に１００分間浸漬させて圧電薄膜３の表面をウェットエッチングした。このときのエッチャントは、濃度６０％のＨＮＯ_３溶液と濃度５０％のＨＦ溶液とを１：１の割合で混合したものである。なお、本実施例のウェットエッチングで用いたエッチャントに代えて、その被処理物に合わせて他の種々のエッチャントが使用可能であることは明らかである。

さらに常温において上部電極層４としてＰｔを２００ｎｍスパッタリング法により成膜し薄膜圧電素子１０を完成させた。このときの成膜レートは０．２ｎｍ／ｓｅｃである。

上部電極層４を形成後、フォトリソグラフィおよびドライエッチング、ウェットエッチングにより圧電薄膜３、下部電極層２および上部電極層４をパターニングし、さらにシリコン基板１を切断加工することで可動部分寸法が２５ｍｍ×５ｍｍ である実施例８の薄膜圧電素子１０を作製した。

（実施例９）
（１００）面方位を有する厚さ４００μｍのシリコン基板１を４００℃に加熱し、シリコン基板１の面方位にエピタキシャル成長させながら下部電極層２としてＰｔを２００ｎｍスパッタリング法によりシリコン基板１上に成膜した。このときの成膜レートは０．２ｎｍ／ｓｅｃである。

次にシリコン基板１を５５０℃に加熱し、圧電薄膜３として、酸素（Ｏ_２）濃度５％のアルゴン酸素混合（Ａｒ＋Ｏ_２）ガスを用いガス圧０．２Ｐａにてニオブ酸カリウムナトリウム（ＫＮＮ）を２０００ｎｍスパッタリング法によりエピタキシャル成長させて成膜した。印加電源は高周波電源を用い、φ１５０ｍｍのスパッタリングターゲットを用い、印加出力は８００Ｗとした。用いたスパッタリングターゲットの組成は実施例１と同様である。

そして、圧電薄膜３をアルゴンガスでガス圧０．５Ｐａにて逆スパッタリングによりエッチングを行った。印加電源は高周波電源を用い、印加範囲φ７６ｍｍで印加出力は８００Ｗとした。処理時間は１２０秒とした。その後、処理面の表面粗さＰ−ＶとＲａとを算出した。

さらに常温において上部電極層４としてＰｔを２００ｎｍスパッタリング法により成膜した。このときの成膜レートは０．２ｎｍ／ｓｅｃである。

上部電極層４を形成後、フォトリソグラフィおよびドライエッチング、ウェットエッチングにより圧電薄膜３、下部電極層２および上部電極層４をパターニングし、さらにシリコン基板１を切断加工することで可動部分寸法が２５ｍｍ×５ｍｍである実施例９の薄膜圧電素子１０’を作製した。

（実施例１０）
（１００）面方位を有する厚さ４００μｍのシリコン基板１を４００℃に加熱し、シリコン基板１の面方位にエピタキシャル成長させながら下部電極層２としてＰｔを２００ｎｍスパッタリング法によりシリコン基板１上に成膜した。このときの成膜レートは０．２ｎｍ／ｓｅｃである。

次に下部電極層２をアルゴンガスでガス圧０．５Ｐａにて逆スパッタリングによりエッチングを行った。印加電源は高周波電源を用い、印加範囲φ７６ｍｍで印加出力は８００Ｗとした。処理時間は１２０秒とした。その後、処理面の表面粗さＰ−ＶとＲａとを算出した。

そしてシリコン基板１を５５０℃に加熱し、圧電薄膜３として、酸素（Ｏ_２）濃度５％のアルゴン酸素混合（Ａｒ＋Ｏ_２）ガスを用いガス圧０．２ＰａにてＬｉ（リチウム）、Ｂａ（バリウム）、Ｓｒ（ストロンチウム）、Ｔａ（タンタル）、Ｚｒ（ジルコニウム）、Ｍｎ（マンガン）を添加したニオブ酸カリウムナトリウム（ＫＮＮ）を２０００ｎｍスパッタリング法によりエピタキシャル成長させて成膜した。印加電源は高周波電源を用い、φ１５０ｍｍのスパッタリングターゲットを用い、印加出力は８００Ｗとした。用いたスパッタリングターゲットの組成は以下の通りである。（Ｎａ_{０．５９１} Ｋ_{０．３３２} Ｌｉ_{０．０２７} Ｂａ_{０．００２} Ｓｒ_{０．０４８}）（Ｎｂ_{０．９４４} Ｔａ_{０．００５} Ｚｒ_{０．０５１}）Ｏ_３ ＋ ＭｎＯ ０．０４０ｗｔ％。

次に圧電薄膜３を下部電極層２と同様に逆スパッタリングにより同条件にてエッチングを行った。

前記方法にて形成した圧電薄膜３の結晶粒径は透過型電子顕微鏡（ＴＥＭ）の観察により９５ｎｍであった。

さらに常温において上部電極層４としてＰｔを２００ｎｍスパッタリング法により成膜した。このときの成膜レートは０．２ｎｍ／ｓｅｃである。

上部電極層４を形成後、フォトリソグラフィおよびドライエッチング、ウェットエッチングにより圧電薄膜３、下部電極層２および上部電極層４をパターニングし、さらにシリコン基板１を切断加工することで可動部分寸法が２５ｍｍ×５ｍｍ である実施例１０の薄膜圧電素子１０を作製した。

（実施例１１）
下部電極層２及び圧電薄膜３へのアルゴンガスを用いた逆スパッタリングによるエッチングにおいて、高周波電源の印加出力を５５０Ｗ、処理時間を５０秒とした以外は実施例１０と同様の条件にて実施例１１の薄膜圧電素子１０を作製し、製造過程において処理面の表面粗さＰ−ＶとＲａとを算出した。

（実施例１２）
下部電極層２及び圧電薄膜３へのアルゴンガスを用いた逆スパッタリングによるエッチングにおいて、高周波電源の印加出力を７００Ｗ、処理時間を７０秒とした以外は実施例１０と同様の条件にて実施例１２の薄膜圧電素子１０を作製し、製造過程において処理面の表面粗さＰ−ＶとＲａとを算出した。

（比較例１）
比較例１として、下部電極層および圧電薄膜に表面処理を行わずに、表面処理以外は実施例１と同様に薄膜圧電素子を作製し、製造過程において処理面の表面粗さＰ−ＶとＲａとを算出した。

（比較例２）
比較例２として、逆スパッタリングの高周波印加出力を４００Ｗに、処理時間を４０秒にし、他は実施例１と同様に薄膜圧電素子を作製し、製造過程において処理面の表面粗さＰ−ＶとＲａとを算出した。

（比較例３）
比較例３として、逆スパッタリングの高周波印加出力を１８００Ｗに、処理時間を２４０秒に増加させ、他は実施例１と同様に薄膜圧電素子を作製し、製造過程において処理面の表面粗さＰ−ＶとＲａとを算出した。

（比較例４）
比較例４として、機械研磨のアルミナ砥粒のサイズを２０μｍに、加圧量を２．０ＭＰａに増加させ、他は実施例６と同様に薄膜圧電素子を作製し、製造過程において処理面の表面粗さＰ−ＶとＲａとを算出した。

（比較例５）
比較例５として、ウェットエッチングの処理時間をそれぞれ、３５０分間、４００分間に増加させ、他は実施例８と同様に薄膜圧電素子を作製し、製造過程において処理面の表面粗さＰ−ＶとＲａとを算出した。

実施例１〜８、１０〜１２および比較例１〜５の薄膜圧電素子１０の下部電極層２の表面処理後の表面粗さＰ−ＶおよびＲａの値と、実施例９の薄膜圧電素子１０’の圧電薄膜３の表面処理後の表面粗さＰ−ＶおよびＲａの値、並びに各薄膜圧電素子をフレキシブルケーブルによる配線を有する厚さ１８μｍのステンレスの薄板に固定した後、薄膜圧電素子１０、１０’に印加電圧１２０Ｈｚ±２７ｋＶ／ｃｍにて通電して測定した変位量を表１に示す。

比較例１においては下部電極層および圧電薄膜の表面処理がないため、実施例１〜１２の場合に比べて表面粗さＰ−ＶおよびＲａの値が小さく、その結果薄膜圧電素子の変位量が小さくなっていることが確認できた。

実施例１および２において下部電極層２と圧電薄膜３とに行った逆スパッタリングを処理では、高周波印加出力と処理時間が大きい実施例２の表面粗さＰ−ＶおよびＲａの値が高く、変位量も大きいことが確認できた。これはこれらの処理条件により、大きな表面粗さＰ−ＶおよびＲａの値を得ることが可能で、その結果変位量が増加したものと考えられる。しかし、比較例３の処理条件においては変位量が確保できていないことから、これらの処理条件の設定値が過剰な値であることが確認できる。

実施例３においては、実施例２よりも逆スパッタリング処理を増加させ表面粗さＰ−Ｖ、Ｒａ値とも増加しているが変位量は減少している。これはＲａが２８０ｎｍと比較的大きくなっており、このレベルでは表面処理による表面積増加が変位量増加に有効には作用していないことがわかる。このことからＲａにおいて適切は範囲が存在することがわかる。

表面粗さＰ−Ｖにおいても同様で、実施例１に比べて逆スパッタリング処理を少なくした比較例２においては、表面粗さＰ−Ｖが２００ｎｍと小さく、実施例１に対して変位量が大きく減少していることがわかる。このことからＰ−Ｖにおいても適切な範囲が存在することがわかる。

実施例４においては、実施例２よりも逆スパッタリング処理量を少なくしたことで表面粗さＲａは１６０ｎｍと実施例２よりもやや小さいが、これは平均粒子径１８０ｎｍよりも小さいため下部電極層２の表面状態と適切な結合が取れず、実施例２に比べて変位量が減少しているものと考えられる。

実施例５において実施例２に比べて圧電薄膜３の膜厚を増加させた場合では、下部電極層２と圧電薄膜３との表面粗さＰ−Ｖ、Ｒａともに変化はないが変位量は実施例２に至らない結果となり、実施例２ほどは表面処理の効果は得られていない。これは、膜厚方向中心部の範囲での変位が支配的になり、この領域における表面積は圧電薄膜３の実際の領域（面積）になるため変位量の増加が得られないと考えられる。

実施例６および７において下部電極層２と圧電薄膜３とに行った機械研磨を処理では、砥粒サイズと加圧量が大きい実施例７の方が表面粗さＰ−ＶおよびＲａの値が高く、変位量も大きいことが確認できた。これはこれらの処理条件により、より大きな表面粗さＰ−ＶおよびＲａの値を得ることが可能で、その結果変位量が増加したものと考えられる。しかし比較例４の条件においては変位量が確保できていないことから、これらの処理条件の設定値が過剰な値であることが確認できる。

実施例８において下部電極層２と圧電薄膜３とに各層に適した溶液によるウェットエッチングを行った処理では、比較例１に対して表面粗さＰ−ＶおよびＲａの値、変位量ともに増加しているが、逆スパッタリングおよび機械研磨による表面処理に比べて増加幅は小さくなっている。これは溶液が下部電極層および圧電薄膜に対して強い浸食性がないためであると考えられる。しかし、比較例５の条件においては変位量が確保できていないことから、ここでのウェットエッチング処理時間の増加は過剰な設定であることが確認できる。

実施例９のように圧電薄膜３のみに実施例２と同様の表面処理を行った場合は、実施例２ほどの変位量は得られないが、下部電極層２から圧電薄膜３へと共に結晶性の良好な膜形成がされていることから、比較的良好な変位量が確保されているものと思われる。

実施例１０〜１２において用いた添加物を含むニオブ酸カリウムナトリウム（ＫＮＮ）の圧電薄膜３では、実施例２と比較して平均結晶粒径が９５ｎｍと小さくなることから、処理された表面粗さが圧電薄膜３の結晶粒により適した状態になっており、その結果変位量が増加したものと考えられる。これらの中では、その好適な範囲内でＲａが大きいほど変位量が大きくなっており、これは下部電極層２表面の凹凸形状に対して、より多くの圧電薄膜３の結晶粒が結合して、良好な膜の結晶成長がなさせられるからであると考えられる。

以上の実施例、比較例においては、所定の圧電薄膜及び電極層材料を用いて本発明の効果を説明したが、他の種々の圧電薄膜及び電極層材料を用いた場合でも、本発明に示したような界面における表面粗さが達成されれば、実質的な界面面積の増加により、本発明と同様の効果が得られることは明らかである。

１ 基板
２ 下部電極層
３ 圧電薄膜
４ 上部電極層
１０ 薄膜圧電素子
２００ ヘッドアセンブリ
３００ 薄膜圧電アクチュエータ
４００ ジャイロセンサ
５００ 圧力センサ
６００ 脈波センサ
７００ ハードディスクドライブ
８００ インクジェットプリンタ装置

Claims (7)

1. 一対の電極層と前記一対の電極層に挟まれた圧電薄膜とを備えた薄膜圧電素子であって、前記圧電薄膜と前記一対の電極層の少なくとも一方との界面の表面粗さＰ−Ｖが２２０ｎｍ以上５００ｎｍ以下であり、かつ表面粗さＲａが９０ｎｍ以上２２０ｎｍ以下であり、この表面粗さＲａは前記圧電薄膜を構成する結晶粒子の平均結晶粒径より大きいことを特徴とする薄膜圧電素子。
2. 前記圧電薄膜の膜厚が２２０ｎｍ以上３０００ｎｍ以下である請求項１に記載の薄膜圧電素子。
3. 前記圧電薄膜がニオブ酸カリウムナトリウム系である請求項１または２に記載の薄膜圧電素子。
4. 請求項１〜３のいずれか１項に記載の薄膜圧電素子を用いた薄膜圧電アクチュエータ。
5. 請求項１〜３のいずれか１項に記載の薄膜圧電素子を用いた薄膜圧電センサ。
6. 請求項４に記載の薄膜圧電アクチュエータを備えたハードディスクドライブ。
7. 請求項４に記載の薄膜圧電アクチュエータを備えたインクジェットプリンタ装置。
   
   

Images