JP6502968B2 - 撮像装置および撮像システム - Google Patents
撮像装置および撮像システム Download PDFInfo
- Publication number
- JP6502968B2 JP6502968B2 JP2016569145A JP2016569145A JP6502968B2 JP 6502968 B2 JP6502968 B2 JP 6502968B2 JP 2016569145 A JP2016569145 A JP 2016569145A JP 2016569145 A JP2016569145 A JP 2016569145A JP 6502968 B2 JP6502968 B2 JP 6502968B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- delay
- clock
- column
- clocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 116
- 238000006243 chemical reaction Methods 0.000 claims description 98
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 41
- 230000008859 change Effects 0.000 claims description 30
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 238000003491 array Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 description 36
- 238000000034 method Methods 0.000 description 28
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 23
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 23
- 239000000872 buffer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 2
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00234—Layout of the delay element using circuits having two logic levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Description
図1は、本発明の第1の実施形態の撮像装置1aの構成を示している。図1に示すように、撮像装置1aは、撮像部2と、垂直選択部12と、水平選択部14と、カラム処理部15aと、出力部17と、クロック生成部18aと、参照信号生成部19と、制御部20と、複数の列遅延部21aとを有する。
複数の単位画素3の配列における任意の行の単位画素3から垂直信号線13に出力された画素信号(リセットレベル)が安定した後、制御部20は、参照信号生成部19に対して、参照信号生成の制御データを供給する。これによって、参照信号生成部19は、波形が全体として時間的にランプ状に変化する参照信号を出力する。参照信号は、比較部109の第1の入力端子に与えられる。画素信号は、比較部109の第2の入力端子に与えられる。比較部109は、参照信号と画素信号とを比較する。また、カウント部101は、列遅延部21aからのクロックをカウントクロックとしてカウントを行う。
複数の単位画素3の配列における任意の行の単位画素3から垂直信号線13に出力された画素信号(信号レベル)が安定した後、制御部20は、参照信号生成部19に対して、参照信号生成の制御データを供給する。これによって、参照信号生成部19は、波形が全体として時間的にランプ状に変化する参照信号を出力する。参照信号は、比較部109の第1の入力端子に与えられる。画素信号は、比較部109の第2の入力端子に与えられる。比較部109は、参照信号と画素信号とを比較する。また、カウント部101は、列遅延部21aからのクロックをカウントクロックとしてカウントを行う。
クロックDEO8とクロックDEO7との論理状態が比較される。この位置にサーモメータコードがある場合、複数のクロックDEO1〜DEO8の状態は状態7であると判定される。
クロックDEO7とクロックDEO6との論理状態が比較される。この位置にサーモメータコードがある場合、複数のクロックDEO1〜DEO8の状態は状態6であると判定される。
クロックDEO6とクロックDEO5との論理状態が比較される。この位置にサーモメータコードがある場合、複数のクロックDEO1〜DEO8の状態は状態5であると判定される。
クロックDEO5とクロックDEO4との論理状態が比較される。この位置にサーモメータコードがある場合、複数のクロックDEO1〜DEO8の状態は状態4であると判定される。
クロックDEO4とクロックDEO3との論理状態が比較される。この位置にサーモメータコードがある場合、複数のクロックDEO1〜DEO8の状態は状態3であると判定される。
クロックDEO3とクロックDEO2との論理状態が比較される。この位置にサーモメータコードがある場合、複数のクロックDEO1〜DEO8の状態は状態2であると判定される。
クロックDEO2とクロックDEO1との論理状態が比較される。この位置にサーモメータコードがある場合、複数のクロックDEO1〜DEO8の状態は状態1であると判定される。
図6は、本発明の第2の実施形態の撮像装置1bの構成を示している。図6に示すように、撮像装置1bは、撮像部2と、垂直選択部12と、水平選択部14と、カラム処理部15bと、出力部17と、クロック生成部18aと、参照信号生成部19と、制御部20と、複数の列遅延部21aとを有する。撮像装置1bは、信号線22(第1の信号線)と、複数の信号線23(第2の信号線)と、複数のリピータ24aとをさらに有する。
図7は、本発明の第3の実施形態の撮像装置1cの構成を示している。図7に示すように、撮像装置1cは、撮像部2と、垂直選択部12と、水平選択部14と、カラム処理部15cと、出力部17と、クロック生成部18cと、参照信号生成部19と、制御部20と、複数の列遅延部21cとを有する。撮像装置1cは、信号線22(第1の信号線)と、複数の信号線23(第2の信号線)と、複数のリピータ24cとをさらに有する。
クロックDEO16とクロックDEO15との論理状態が比較される。この位置にサーモメータコード“10”がある場合、複数のクロックDEO1〜DEO16の状態は状態15であると判定される。
クロックDEO15とクロックDEO14との論理状態が比較される。この位置にサーモメータコード“10”がある場合、複数のクロックDEO1〜DEO16の状態は状態14であると判定される。
クロックDEO14とクロックDEO13との論理状態が比較される。この位置にサーモメータコード“10”がある場合、複数のクロックDEO1〜DEO16の状態は状態13であると判定される。
クロックDEO13とクロックDEO12との論理状態が比較される。この位置にサーモメータコード“10”がある場合、複数のクロックDEO1〜DEO16の状態は状態12であると判定される。
クロックDEO12とクロックDEO11との論理状態が比較される。この位置にサーモメータコード“10”がある場合、複数のクロックDEO1〜DEO16の状態は状態11であると判定される。
クロックDEO11とクロックDEO10との論理状態が比較される。この位置にサーモメータコード“10”がある場合、複数のクロックDEO1〜DEO16の状態は状態10であると判定される。
クロックDEO10とクロックDEO9との論理状態が比較される。この位置にサーモメータコード“10”がある場合、複数のクロックDEO1〜DEO16の状態は状態9であると判定される。
クロックDEO9とクロックDEO16との論理状態が比較される。この位置にサーモメータコード“11”がある場合、複数のクロックDEO1〜DEO16の状態は状態8であると判定される。
クロックDEO16とクロックDEO15との論理状態が比較される。この位置にサーモメータコード“01”がある場合、複数のクロックDEO1〜DEO16の状態は状態7であると判定される。
クロックDEO15とクロックDEO14との論理状態が比較される。この位置にサーモメータコード“01”がある場合、複数のクロックDEO1〜DEO16の状態は状態6であると判定される。
クロックDEO14とクロックDEO13との論理状態が比較される。この位置にサーモメータコード“01”がある場合、複数のクロックDEO1〜DEO16の状態は状態5であると判定される。
クロックDEO13とクロックDEO12との論理状態が比較される。この位置にサーモメータコード“01”がある場合、複数のクロックDEO1〜DEO16の状態は状態4であると判定される。
クロックDEO12とクロックDEO11との論理状態が比較される。この位置にサーモメータコード“01”がある場合、複数のクロックDEO1〜DEO16の状態は状態3であると判定される。
クロックDEO11とクロックDEO10との論理状態が比較される。この位置にサーモメータコード“01”がある場合、複数のクロックDEO1〜DEO16の状態は状態2であると判定される。
クロックDEO10とクロックDEO9との論理状態が比較される。この位置にサーモメータコード“01”がある場合、複数のクロックDEO1〜DEO16の状態は状態1であると判定される。
図12は、本発明の第4の実施形態の撮像装置1dの構成を示している。図12に示すように、撮像装置1dは、撮像部2と、垂直選択部12と、水平選択部14と、カラム処理部15dと、出力部17と、クロック生成部18cと、参照信号生成部19と、制御部20と、複数の列遅延部21dとを有する。撮像装置1dは、信号線22(第1の信号線)と、複数の信号線23(第2の信号線)と、複数のリピータ24cとをさらに有する。
クロックDEO8とクロックDEO7との論理状態が比較される。この位置にサーモメータコード“10”がある場合、複数のクロックDEO1〜DEO8の状態は状態15であると判定される。
クロックDEO7とクロックDEO6との論理状態が比較される。この位置にサーモメータコード“10”がある場合、複数のクロックDEO1〜DEO8の状態は状態14であると判定される。
クロックDEO6とクロックDEO5との論理状態が比較される。この位置にサーモメータコード“10”がある場合、複数のクロックDEO1〜DEO8の状態は状態13であると判定される。
クロックDEO5とクロックDEO4との論理状態が比較される。この位置にサーモメータコード“10”がある場合、複数のクロックDEO1〜DEO8の状態は状態12であると判定される。
クロックDEO4とクロックDEO3との論理状態が比較される。この位置にサーモメータコード“10”がある場合、複数のクロックDEO1〜DEO8の状態は状態11であると判定される。
クロックDEO3とクロックDEO2との論理状態が比較される。この位置にサーモメータコード“10”がある場合、複数のクロックDEO1〜DEO8の状態は状態10であると判定される。
クロックDEO2とクロックDEO1との論理状態が比較される。この位置にサーモメータコード“10”がある場合、複数のクロックDEO1〜DEO8の状態は状態9であると判定される。
クロックDEO1とクロックDEO8との論理状態が比較される。この位置にサーモメータコード“11”がある場合、複数のクロックDEO1〜DEO8の状態は状態8であると判定される。
クロックDEO8とクロックDEO7との論理状態が比較される。この位置にサーモメータコード“01”がある場合、複数のクロックDEO1〜DEO8の状態は状態7であると判定される。
クロックDEO7とクロックDEO6との論理状態が比較される。この位置にサーモメータコード“01”がある場合、複数のクロックDEO1〜DEO8の状態は状態6であると判定される。
クロックDEO6とクロックDEO5との論理状態が比較される。この位置にサーモメータコード“01”がある場合、複数のクロックDEO1〜DEO8の状態は状態5であると判定される。
クロックDEO5とクロックDEO4との論理状態が比較される。この位置にサーモメータコード“01”がある場合、複数のクロックDEO1〜DEO8の状態は状態4であると判定される。
クロックDEO4とクロックDEO3との論理状態が比較される。この位置にサーモメータコード“01”がある場合、複数のクロックDEO1〜DEO8の状態は状態3であると判定される。
クロックDEO3とクロックDEO2との論理状態が比較される。この位置にサーモメータコード“01”がある場合、複数のクロックDEO1〜DEO8の状態は状態2であると判定される。
クロックDEO2とクロックDEO1との論理状態が比較される。この位置にサーモメータコード“01”がある場合、複数のクロックDEO1〜DEO8の状態は状態1であると判定される。
図15は、第1から第4の実施形態のいずれか1つの撮像装置1を適用した撮像システムの一例であるデジタルカメラ200の構成を示している。撮像システムは、撮像機能を有する電子機器であればよい。例えば、撮像システムは、デジタルビデオカメラまたは内視鏡であってもよい。図15に示すように、デジタルカメラ200は、撮像装置1と、レンズ部201と、レンズ制御装置202と、駆動回路204と、メモリ205と、信号処理回路206と、記録装置207と、制御装置208と、表示装置209とを有する。
2,1002 撮像部
3,1003 単位画素
12,1012 垂直選択部
14,1014 水平選択部
15a,15b,15c,15d,1015 カラム処理部
16a,16b,16c,16d,1016 列AD変換部
17,1017 出力部
18a,18c,1018 クロック生成部
19,1019 参照信号生成部
20,1020 制御部
21a,21c,21d 列遅延部
22,23 信号線
24a,24c リピータ
100a,100c,110a,110c,110d,1100 遅延回路
101,1101 カウント部
102 ラッチ制御部
106a,106c,106d,1106 エンコード部
108,1108 ラッチ部
109,1109 比較部
201 レンズ部
202 レンズ制御装置
204 駆動回路
205 メモリ
206 信号処理回路
207 記録装置
208 制御装置
209 表示装置
Claims (9)
- 行列状に配置された複数の画素を有し、前記複数の画素は画素信号を出力する撮像部と、
時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、
前記複数の画素の配列の1列毎または複数列毎にそれぞれが配置されたm(mは2以上の整数)個の列AD変換部と、
2個以上かつ前記m個未満の前記列AD変換部に対応してそれぞれが配置された複数の列遅延部と、
を有し、
前記複数の列遅延部は、信号を遅延させるn(nは2以上の整数)個の第1の遅延ユニットが接続された第1の遅延回路を有し、前記n個の第1の遅延ユニットのいずれか1つに、第1のクロックに基づく基準クロックが入力され、前記第1の遅延回路は、複数の第1の遅延クロックを生成し、
前記列AD変換部は、
前記画素信号と前記参照信号とを比較し、比較結果に応じた制御信号を出力する比較部と、
複数のラッチ回路を有し、前記複数のラッチ回路は前記制御信号の状態変化に基づいて前記複数の第1の遅延クロックをラッチするラッチ部と、
前記基準クロックに基づくカウントクロック、または前記複数の第1の遅延クロックのいずれか1つに基づくカウントクロックをカウントすることによって上位ビットのデータを生成するカウント部と、
前記複数のラッチ部にラッチされた前記複数の第1の遅延クロックの状態に基づき、多相クロックを用いたAD変換を行って、下位ビットのデータを生成するエンコード部と、
を有する撮像装置。 - 前記複数のラッチ回路は、少なくとも1つの第1のラッチ回路と、前記第1のラッチ回路と異なる少なくとも1つの第2のラッチ回路とを含み、前記第1のラッチ回路が有効になった後、前記制御信号の前記状態変化に基づく第1のタイミングで前記第2のラッチ回路が有効になり、前記複数のラッチ回路は、前記第1のタイミングよりも後の第2のタイミングで前記複数の第1の遅延クロックをラッチする請求項1に記載の撮像装置。
- 信号を遅延させるk(kは2以上の整数)個の第2の遅延ユニットが接続された第2の遅延回路を有し、前記k個の第2の遅延ユニットのいずれか1つに第2のクロックが入力され、前記第2の遅延回路は、複数の第2の遅延クロックを生成するクロック生成部をさらに有し、
前記参照信号生成部は、前記複数の第2の遅延クロックに基づいて前記参照信号を生成する
請求項1または請求項2に記載の撮像装置。 - 前記n個の第1の遅延ユニットのそれぞれは第1の論理回路を有し、前記k個の第2の遅延ユニットのそれぞれは第2の論理回路を有し、前記第1の論理回路と前記第2の論理回路とは、信号に同一量の遅延を与える請求項3に記載の撮像装置。
- 前記第2の遅延回路は、前記k個の第2の遅延ユニットが円環状に接続された円環遅延回路であり、
前記第1のクロックは、前記複数の第2の遅延クロックのいずれか1つである
請求項3または請求項4に記載の撮像装置。 - 前記複数の列遅延部はさらに、前記第1のクロックを分周することにより前記基準クロックを生成する分周回路を有する請求項1から請求項5のいずれか1つに記載の撮像装置。
- 前記第1のクロックを伝送する第1の信号線と、
前記第1の信号線に接続された複数の第2の信号線と、
前記第1の信号線の途中に配置された複数のリピータと、
をさらに有し、
前記複数の列遅延部のそれぞれは、前記複数の第2の信号線のいずれか1つに接続されている
請求項1から請求項6のいずれか1つに記載の撮像装置。 - 前記複数のリピータは、前記第1のクロックを反転し、
前記複数の列遅延部は、少なくとも1つの第1の列遅延部と、前記第1の列遅延部と異なる少なくとも1つの第2の列遅延部とを含み、前記第1の列遅延部に入力される前記第1のクロックは、前記第2の列遅延部に入力される前記第1のクロックを反転した信号である
請求項7に記載の撮像装置。 - 請求項1に記載の撮像装置を有する撮像システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/050625 WO2016113837A1 (ja) | 2015-01-13 | 2015-01-13 | 撮像装置および撮像システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016113837A1 JPWO2016113837A1 (ja) | 2017-10-26 |
JP6502968B2 true JP6502968B2 (ja) | 2019-04-17 |
Family
ID=56405405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016569145A Active JP6502968B2 (ja) | 2015-01-13 | 2015-01-13 | 撮像装置および撮像システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10129496B2 (ja) |
JP (1) | JP6502968B2 (ja) |
WO (1) | WO2016113837A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9955096B2 (en) * | 2016-03-22 | 2018-04-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for high-speed down-sampled CMOS image sensor readout |
JP7083749B2 (ja) * | 2016-03-30 | 2022-06-13 | 株式会社ニコン | 撮像素子 |
US10841525B1 (en) * | 2019-08-23 | 2020-11-17 | Omnivision Technologies, Inc. | Image data readout circuit with shared data bus |
CN111669526B (zh) * | 2020-06-18 | 2023-02-10 | 中国电子科技集团公司第四十四研究所 | 提高帧频高速全数字数据读出的cmos图像传感器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4107269B2 (ja) * | 2004-02-23 | 2008-06-25 | ソニー株式会社 | 固体撮像装置 |
US7671317B2 (en) * | 2007-07-25 | 2010-03-02 | Panasonic Corporation | Physical quantity detecting apparatus and method for driving the same |
JP4389981B2 (ja) * | 2007-08-06 | 2009-12-24 | ソニー株式会社 | 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および撮像装置 |
JP2009118288A (ja) * | 2007-11-08 | 2009-05-28 | Sony Corp | データ転送回路、固体撮像装置および撮像装置 |
JP5243352B2 (ja) * | 2009-06-17 | 2013-07-24 | シャープ株式会社 | Ad変換装置、固体撮像装置および電子情報機器 |
JP5536584B2 (ja) | 2010-08-06 | 2014-07-02 | オリンパス株式会社 | 時間検出回路、ad変換器、および固体撮像装置 |
JP5631781B2 (ja) | 2011-03-08 | 2014-11-26 | オリンパス株式会社 | Ad変換回路および撮像装置 |
KR102086777B1 (ko) * | 2013-08-08 | 2020-03-09 | 삼성전자 주식회사 | 2-스텝 구조 및 차동 멀티 램핑 업/다운 신호를 적용하여 싱글 슬로프 기법으로 구현한 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치들 |
KR102104564B1 (ko) * | 2013-11-21 | 2020-04-24 | 삼성전자주식회사 | 디지털 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서 |
KR102292644B1 (ko) * | 2013-12-24 | 2021-08-23 | 삼성전자주식회사 | 고속으로 동작하는 이미지 센서 |
JP5739040B2 (ja) * | 2014-04-24 | 2015-06-24 | オリンパス株式会社 | 時間検出回路、ad変換器、および固体撮像装置 |
KR102114906B1 (ko) * | 2014-08-25 | 2020-05-25 | 에스케이하이닉스 주식회사 | 디지털 카운터 |
JP2017055241A (ja) * | 2015-09-09 | 2017-03-16 | 株式会社東芝 | 増幅器、電気回路、及びイメージセンサ |
-
2015
- 2015-01-13 JP JP2016569145A patent/JP6502968B2/ja active Active
- 2015-01-13 WO PCT/JP2015/050625 patent/WO2016113837A1/ja active Application Filing
-
2017
- 2017-06-28 US US15/635,516 patent/US10129496B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2016113837A1 (ja) | 2016-07-21 |
US20170302873A1 (en) | 2017-10-19 |
US10129496B2 (en) | 2018-11-13 |
JPWO2016113837A1 (ja) | 2017-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5372667B2 (ja) | Ad変換器および固体撮像装置 | |
EP2482462B1 (en) | Data processor, solid-state imaging device, imaging device, and electronic apparatus | |
JP4952301B2 (ja) | 撮像装置およびカメラ | |
US9584748B2 (en) | Solid-state imaging apparatus and imaging device | |
US8593327B2 (en) | A/D conversion circuit to prevent an error of a count value and imaging device using the same | |
JP5769601B2 (ja) | Ad変換回路および撮像装置 | |
KR20090014980A (ko) | 고체 촬상 장치, 고체 촬상 장치의 아날로그/디지털 변환방법 및 촬상 장치 | |
US9467636B2 (en) | Photoelectric conversion device and imaging system | |
US10129496B2 (en) | Imaging device and imaging system | |
JP2014090325A (ja) | 固体撮像素子 | |
US8558729B2 (en) | Solid-state imaging apparatus | |
US9204076B2 (en) | Imaging apparatus | |
US9210349B2 (en) | A/D conversion circuit and solid-state imaging device | |
US9967491B2 (en) | Imaging device and imaging system | |
US9313425B2 (en) | Image pickup device | |
JP5911408B2 (ja) | Ad変換回路および固体撮像装置 | |
JP5904899B2 (ja) | 撮像装置 | |
US20170187978A1 (en) | Encoding circuit, ad conversion circuit, imaging device, and imaging system | |
US9294114B2 (en) | Reference signal generating circuit, ad conversion circuit, and imaging device | |
JP2013102381A (ja) | Ad変換回路および撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20181010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190322 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6502968 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |