JP6494806B2 - セラミックス基板およびその製造方法 - Google Patents
セラミックス基板およびその製造方法 Download PDFInfo
- Publication number
- JP6494806B2 JP6494806B2 JP2017565414A JP2017565414A JP6494806B2 JP 6494806 B2 JP6494806 B2 JP 6494806B2 JP 2017565414 A JP2017565414 A JP 2017565414A JP 2017565414 A JP2017565414 A JP 2017565414A JP 6494806 B2 JP6494806 B2 JP 6494806B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- main surface
- gap
- members
- surface protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 346
- 239000000919 ceramic Substances 0.000 title claims description 316
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000000034 method Methods 0.000 claims description 46
- 239000011241 protective layer Substances 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 31
- 238000010304 firing Methods 0.000 claims description 31
- 239000010410 layer Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 29
- 230000002093 peripheral effect Effects 0.000 claims description 18
- 239000011800 void material Substances 0.000 claims description 15
- 238000003475 lamination Methods 0.000 claims description 14
- 238000005498 polishing Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 description 27
- 238000007650 screen-printing Methods 0.000 description 12
- 238000005259 measurement Methods 0.000 description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000000149 penetrating effect Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000000470 constituent Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000003082 abrasive agent Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910001413 alkali metal ion Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
Description
実施の形態1.
まず図1〜図4を用いて、本実施の形態のセラミックス基板の構成について説明する。図1および図2を参照して、本実施の形態のセラミックス基板10は、たとえばモジュールを形成するために電子回路またはMEMS構造体などが形成された基板に対向するように接続されることにより、そのMEMS構造体などが形成された基板を封止する役割を有している。
セラミックス基板部材1すなわち積層される各セラミックス基板部材1a〜1fは、主な構成材料がセラミックス材料であればよく、任意のセラミックス材料により形成可能である。しかしセラミックス基板部材1a〜1fは、アルミナを主な構成材料とする低温同時焼成セラミックス(LTCC)からなる平板形状の本体部を含む基板であることがより好ましい。つまり後述するように、セラミックス基板部材1a〜1fは、そこに形成される貫通ビア2および内部配線3などがセラミックス基板の本体を構成する材料であるLTCCと同時に焼成されることにより形成される。また複数のセラミックス基板部材1a〜1fが積層された状態で、これらすべてが同時に焼成されることにより、各セラミックス基板部材1a〜1f同士が接合され、これによりセラミックス基板10が形成されている。
本実施の形態においては、セラミックス基板10の積層方向における一方側および他方側の最表面に配置されるセラミックス基板部材1a,1fのそれぞれにそれらを貫通する空隙6が形成されている。この空隙6内は、セラミックス基板部材1a,1fよりもエッチング速度が低い材料で構成される保護層に覆われている。このため、空隙6による段差を光学顕微鏡等で観察することにより、空隙6の厚さすなわちセラミックス基板部材1a,1fの厚さを高精度に測定することができる。エッチングされにくい保護層に覆われることによりセラミックス基板部材1a,1fが空隙6に隣接する領域において不必要にエッチングされることが抑制されるため、空隙6内においてはセラミックス基板部材1a,1fの厚さがそのまま維持されているためである。
まず図10〜図11を用いて、本実施の形態のセラミックス基板の構成について説明する。図10および図11を参照して、本実施の形態のセラミックス基板20は、基本的にセラミックス基板10と同様の構成を有するため、セラミックス基板10と同一の構成要素に対応するものについてはセラミックス基板10と同様の参照符号を付している。また本実施の形態において実施の形態1と態様等が同様である箇所については、ここでは説明を繰り返さない。
まず図17を用いて、本実施の形態のセラミックス基板の構成について説明する。図17を参照して、本実施の形態のセラミックス基板30は、基本的にセラミックス基板10と同様の構成を有するため、セラミックス基板10と同一の構成要素に対応するものについてはセラミックス基板10と同様の参照符号を付している。また本実施の形態において実施の形態1と態様等が同様である箇所については、ここでは説明を繰り返さない。
Claims (15)
- 一方の主表面および前記一方の主表面と反対側の他方の主表面を有するセラミックス基板部材が複数積層されたセラミックス基板であって、
複数の前記セラミックス基板部材のそれぞれは、前記一方の主表面から前記他方の主表面に達するビアを含み、
複数積層された前記セラミックス基板部材のうち前記セラミックス基板部材の積層方向における一方側の最表面に配置される第1のセラミックス基板部材および前記積層方向における前記一方側と反対側である他方側の最表面に配置される第2のセラミックス基板部材にはそれぞれ空隙が前記第1および第2のセラミックス基板部材を貫通するように形成されており、
前記空隙内の側面上および底面上の全面が保護層で覆われ、
前記保護層は、前記セラミックス基板部材よりもエッチング速度が低い材料で構成されている、セラミックス基板。 - 前記空隙は、複数積層された前記セラミックス基板部材のうち前記第1のセラミックス基板部材および前記第1のセラミックス基板部材の前記積層方向における前記他方側に配置される複数の内層セラミックス基板部材の内部を貫通するように形成されており、
前記空隙は、複数積層された前記セラミックス基板部材のうち前記第2のセラミックス基板部材および前記第2のセラミックス基板部材の前記積層方向における前記一方側に配置される複数の内層セラミックス基板部材の内部を貫通するように形成されている、請求項1に記載のセラミックス基板。 - 前記第1のセラミックス基板部材の前記一方側に配置される前記一方の主表面上、および前記第2のセラミックス基板部材の前記他方側に配置される前記他方の主表面上に電極が形成されており、
前記保護層は前記電極に対して電気的に分離されている、請求項1または2に記載のセラミックス基板。 - 前記空隙は、平面視において前記第1および第2のセラミックス基板部材のそれぞれに複数形成されている、請求項1〜3のいずれか1項に記載のセラミックス基板。
- 前記保護層は、前記空隙内の側面上を覆う側面保護部と、前記保護層のうち前記空隙内の底面上を覆う底面保護部とを含み、
前記底面保護部は、平面視において、前記側面保護部よりも外側に延びている、請求項1〜4のいずれか1項に記載のセラミックス基板。 - 前記空隙は、平面視における幅の最大値が1mm以下である、請求項1〜5のいずれか1項に記載のセラミックス基板。
- 前記空隙内の側面および前記空隙内の底面の突出高さは2μm以下である、請求項1〜6のいずれか1項に記載のセラミックス基板。
- 前記保護層は、金、白金、銀、銅からなる群から選択されるいずれかの材料である、請求項1〜7のいずれか1項に記載のセラミックス基板。
- 一方の主表面および前記一方の主表面と反対側の他方の主表面を有する第1および第2のグリーンシート、前記第1のグリーンシートの前記他方の主表面側に隣接するように積層可能な第1の内層グリーンシート、ならびに前記第2のグリーンシートの前記一方の主表面側に隣接するように積層可能な第2の内層グリーンシートを準備する工程と、
前記第1および第2のグリーンシート、ならびに前記第1および第2の内層グリーンシートのそれぞれに、前記一方の主表面から前記他方の主表面に達するビアを形成する工程と、
空隙となるべき領域の外周部に、前記第1および第2のグリーンシートの前記一方の主表面から前記他方の主表面に達する側面保護部を形成する工程と、
前記側面保護部の前記第1または第2の内層グリーンシート側に隣接可能となるように、平面視において前記側面保護部に囲まれるべき領域の全体を含むように底面保護部を形成する工程と、
前記第1および第2のグリーンシートならびに前記第1および第2の内層グリーンシートを積層する工程と、
前記第1および第2のグリーンシートならびに前記第1および第2の内層グリーンシートを焼成することにより、第1および第2のセラミックス基板部材ならびに第1および第2の内層セラミックス基板部材を形成する工程と、
前記焼成する工程の後に、前記側面保護部に囲まれる前記空隙となるべき領域の前記第1および第2のセラミックス基板部材の部分をエッチング除去することにより前記第1および第2のセラミックス基板部材を貫通する前記空隙を形成する工程とを備え、
前記側面保護部および前記底面保護部は、前記第1および第2のセラミックス基板部材よりもエッチング速度が低い材料で構成されている、セラミックス基板の製造方法。 - 前記空隙を形成する工程は、前記第1のセラミックス基板部材の前記一方の主表面および前記第2のセラミックス基板部材の前記他方の主表面が主表面保護層に覆われた状態でなされる、請求項9に記載のセラミックス基板の製造方法。
- 前記空隙を形成する工程の後に、前記第1および第2のセラミックス基板部材の露出する主表面を研磨する工程をさらに備え、
前記研磨する工程は、前記空隙の厚さを測定しながらなされる、請求項9または10に記載のセラミックス基板の製造方法。 - 前記空隙は、前記第1および第2のセラミックス基板部材の厚さの測定用に形成される、請求項9〜11のいずれか1項に記載のセラミックス基板の製造方法。
- 前記側面保護部を形成する工程は、前記積層する工程の前になされ、
前記側面保護部は前記空隙となるべき領域の外周部の一部のみを覆うように形成される、請求項9〜12のいずれか1項に記載のセラミックス基板の製造方法。 - 前記側面保護部を形成する工程は、前記積層する工程の後になされ、
前記側面保護部は前記空隙となるべき領域の外周部の全面を覆うように形成される、請求項9〜12のいずれか1項に記載のセラミックス基板の製造方法。 - 前記第1および第2のセラミックス基板部材の部分をエッチング除去する工程は、前記第1および第2のセラミックス基板部材に対して前記側面保護部および前記底面保護部のエッチング速度が異なるフッ酸系の溶液によりなされる、請求項9〜14のいずれか1項に記載のセラミックス基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016016876 | 2016-02-01 | ||
JP2016016876 | 2016-02-01 | ||
PCT/JP2016/086370 WO2017134924A1 (ja) | 2016-02-01 | 2016-12-07 | セラミックス基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017134924A1 JPWO2017134924A1 (ja) | 2018-09-27 |
JP6494806B2 true JP6494806B2 (ja) | 2019-04-03 |
Family
ID=59500780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017565414A Active JP6494806B2 (ja) | 2016-02-01 | 2016-12-07 | セラミックス基板およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10347553B2 (ja) |
EP (1) | EP3413695B1 (ja) |
JP (1) | JP6494806B2 (ja) |
WO (1) | WO2017134924A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220367363A1 (en) * | 2021-05-17 | 2022-11-17 | Onano Industrial Corp. | Ltcc electronic device unit structure |
US20230070377A1 (en) * | 2021-09-09 | 2023-03-09 | Onano Industrial Corp. | Integrated structure of circuit mold unit of ltcc electronic device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04286190A (ja) * | 1991-03-14 | 1992-10-12 | Fujitsu Ltd | セラミックプリント配線板の製造方法 |
JP3764188B2 (ja) * | 1995-06-29 | 2006-04-05 | イビデン株式会社 | 多層セラミックス基板の製造方法 |
JP4818028B2 (ja) * | 2005-08-29 | 2011-11-16 | 京セラ株式会社 | 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置 |
TW200733143A (en) * | 2006-01-23 | 2007-09-01 | Hitachi Metals Ltd | Conductor paste, multilayer ceramic substrate and fabrication method of multilayer ceramic substrate |
JP2007214183A (ja) | 2006-02-07 | 2007-08-23 | Ngk Spark Plug Co Ltd | 発光素子搭載用セラミックパッケージ |
JP2007251017A (ja) | 2006-03-17 | 2007-09-27 | Ngk Spark Plug Co Ltd | 配線基板および多数個取り配線基板ならびにその製造方法 |
CN101683011B (zh) * | 2008-03-28 | 2013-01-09 | 株式会社村田制作所 | 多层陶瓷基板的制造方法及复合片材 |
JP2010283074A (ja) | 2009-06-03 | 2010-12-16 | Mitsubishi Electric Corp | 基板の製造方法、基板およびセラミック基板 |
JP5892378B2 (ja) * | 2011-06-20 | 2016-03-23 | 国立大学法人東北大学 | パッケージ材の製造方法 |
JP2014175567A (ja) | 2013-03-12 | 2014-09-22 | Mitsubishi Electric Corp | セラミックパッケージ |
-
2016
- 2016-12-07 JP JP2017565414A patent/JP6494806B2/ja active Active
- 2016-12-07 EP EP16889407.9A patent/EP3413695B1/en active Active
- 2016-12-07 US US16/060,189 patent/US10347553B2/en active Active
- 2016-12-07 WO PCT/JP2016/086370 patent/WO2017134924A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US10347553B2 (en) | 2019-07-09 |
EP3413695A4 (en) | 2019-03-13 |
US20180366384A1 (en) | 2018-12-20 |
EP3413695B1 (en) | 2021-04-21 |
JPWO2017134924A1 (ja) | 2018-09-27 |
EP3413695A1 (en) | 2018-12-12 |
WO2017134924A1 (ja) | 2017-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4919984B2 (ja) | 電子デバイスパッケージとその形成方法 | |
JP6096638B2 (ja) | 積層セラミックキャパシタ及びこれを含む印刷回路基板 | |
US7877874B2 (en) | Process for the collective fabrication of 3D electronic modules | |
JP4404139B2 (ja) | 積層型基板、電子装置および積層型基板の製造方法 | |
KR100945622B1 (ko) | 전자 부품 모듈 | |
CN109037160A (zh) | 半导体装置封装 | |
JP2009246401A (ja) | 高信頼性多層回路基板およびその形成方法 | |
JP2011029522A (ja) | 多層配線基板 | |
JP6494806B2 (ja) | セラミックス基板およびその製造方法 | |
JP2011133456A (ja) | 柱状導電体を用いて形成した多層セラミック基板とプローブ基板、及びその製造方法 | |
JP4752280B2 (ja) | チップ型電子部品およびその製造方法 | |
US20150319870A1 (en) | Monolithic ltcc seal frame and lid | |
JP5170684B2 (ja) | 積層セラミックパッケージ | |
US9523709B2 (en) | Method of manufacturing multilayer wiring board, probe card including multilayer wiring board manufactured by the method, and multilayer wiring board | |
JP5980463B1 (ja) | セラミックス基板、接合体、モジュール、およびセラミックス基板の製造方法 | |
KR101459977B1 (ko) | 멤스 센서의 웨이퍼 레벨 패키지 및 그 제조 방법 | |
KR101243304B1 (ko) | 인터포저 및 그의 제조 방법 | |
KR20110020098A (ko) | 프로브 카드용 스페이스 트랜스포머 및 그 제조방법 | |
JP7011563B2 (ja) | 回路基板および電子部品 | |
JP2006196811A (ja) | コンデンサおよびそれを用いた複合部品 | |
JP6245086B2 (ja) | パッケージ及びパッケージの製造方法 | |
JP2005039078A (ja) | 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法 | |
JP4583123B2 (ja) | 高周波モジュール | |
TWI544592B (zh) | 封裝結構及其製法 | |
KR100887158B1 (ko) | 다층 세라믹 기판 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180529 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6494806 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |