JP6490594B2 - ポリマー貫通ビア（ｔｐｖ）及びそのようなビアを製造する方法 - Google Patents

ポリマー貫通ビア（ｔｐｖ）及びそのようなビアを製造する方法 Download PDF

Info

Publication number
JP6490594B2
JP6490594B2 JP2015551657A JP2015551657A JP6490594B2 JP 6490594 B2 JP6490594 B2 JP 6490594B2 JP 2015551657 A JP2015551657 A JP 2015551657A JP 2015551657 A JP2015551657 A JP 2015551657A JP 6490594 B2 JP6490594 B2 JP 6490594B2
Authority
JP
Japan
Prior art keywords
photoresist
microstructure
conductive material
vias
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015551657A
Other languages
English (en)
Other versions
JP2016505217A (ja
Inventor
レグネラス ヘルマナス ポエルマ
レグネラス ヘルマナス ポエルマ
ザイル ヘンク ファン
ザイル ヘンク ファン
グオチ チャン
グオチ チャン
Original Assignee
アドヴァンスト パッケージング センター ベスローテン フェンノートシャップ
アドヴァンスト パッケージング センター ベスローテン フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドヴァンスト パッケージング センター ベスローテン フェンノートシャップ, アドヴァンスト パッケージング センター ベスローテン フェンノートシャップ filed Critical アドヴァンスト パッケージング センター ベスローテン フェンノートシャップ
Publication of JP2016505217A publication Critical patent/JP2016505217A/ja
Application granted granted Critical
Publication of JP6490594B2 publication Critical patent/JP6490594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体デバイス及び／又はウェーハの３次元（３Ｄ）積層、パッケージ化、及び／又は異種集積のためのビアに関する。特に、本発明は、ＭＥＭＳを含むがこれに限定されることなくビアの製造のための工程、ビア、３Ｄ回路、及び半導体デバイスに関する。
ビアは、チップ、デバイス、相互接続層、及びウェーハを垂直方向に、すなわち、面外方向に相互接続するのに使用される相互接続部である。これは、電気的に、光学的に、又はマイクロ流体チャネルを通じて行うことができる。
従来技術のビアは、シリコン貫通ビア（ＴＳＶ）を含む。ＴＳＶは、ダイの活性側から裏側への電気接続を確立するためにシリコンウェーハを通過するビアである。ＴＳＶの短所は、複合面の共形カバレージ、狭くて高アスペクト比の構造の埋め込み、ウェーハ薄膜化、及び電気接続部を形成するのに使用されるインターポーザー（例えば、銅）との材料特性不整合によるウェーハの亀裂のような有意な困難がＴＳＶ製作に頻繁に伴うことである。更に、ＴＳＶインターポーザーの相互接続層との正確な配置及び電気接続は、それ自体が課題である。
別の手法は、モールド貫通ビア（ＴＭＶ）である。ＴＭＶは、典型的に、エポキシ成形化合物穿孔及び残留物洗浄のための工程を使用して形成される。チャネルが形成された状態で、ビアは、例えばスクリーン印刷工程を使用して半田で充填することにより完成される。この工程は、ビアのチャネルの大口径（ｄ≧４５０μｍ）、低アスペクト比（１：１）、及び半田の高抵抗性のために３Ｄ集積にはあまり適切ではない。
ＷＯ ２００６／０３９６６３ Ａ２は、相互接続要素と相互接続要素を含む多層配線基板との構造及び製造方法を示している。
ＵＳ ２００６／０２６７２１３ Ａ１は、プレハブ式高密度貫通部を含む積層可能な層構造を示している。
ＵＳ ２００８／０１７０８１９ Ａ１は、光通信のための光学要素、パッケージ化基板、及びデバイスを示している。パッケージ化基板は、樹脂充填されたビアと導体とを有する。
ＵＳ ２００３／０１３９０３２ Ａ１は、金属ポスト製造方法を示している。
ＵＳ ２００３／０７３６７６ Ａ１は、多層半導体デバイスとその製造方法を示している。
ＵＳ ２０１０／０２１８９８６ Ａ１は、プリント配線基板を製造する方法とプリント配線基板を示している。
ＷＯ ２００６／０３９６６３ Ａ２ ＵＳ ２００６／０２６７２１３ Ａ１ ＵＳ ２００８／０１７０８１９ Ａ１ ＵＳ ２００３／０１３９０３２ Ａ１ ＵＳ ２００３／０７３６７６ Ａ１ ＵＳ ２０１０／０２１８９８６ Ａ１
本発明の目的は、従来技術のビア及びビア製造工程の短所を克服すること及び／又はそれらの代替物を提供することである。
第１の態様において、本発明は、（ａ）キャリア層又は基板上にポリマーの微細構造を与える段階と、（ｂ）微細構造を第１の導電材料の層で被覆して被覆微細構造を与える段階と、（ｃ）被覆微細構造を第２の絶縁材料内にカプセル封入し、そのために被覆微細構造が第２の絶縁材料の上面及び下面の間に相互接続部を形成する段階とを含む半導体デバイス及び／又はウェーハの３次元積層、パッケージ化、及び／又は異種集積のためのビアの製造のための工程に関するものである。
半導体デバイス及び／又はウェーハの３次元積層、パッケージ化、及び／又は異種集積のためのビアを製造する本発明の手法は、ＴＳＶ及びＴＭＶの製造方法のような従来技術とは全く異なっている。本発明の方法ではビアを最初に製造するのに対して、従来技術の方法では最後にビアを製造する。
本発明の「ビアファースト」手法の注意すべき利点は、この工程には、単一段階、すなわち、第２の絶縁材料を与える段階でビアと共に半導体デバイス、マイクロ流体デバイス、及び／又はＭＥＭＳのようなシステムの集積を行う余地があるということである。工程は、従って、低コストと大規模製作を見込めるものである。これは、以下の説明から明らかであろう。追加の相互接続層は、第２の絶縁材料の上のビアのいずれの側にも置くことができることが認められる。
好ましい実施形態において、ポリマーは、フォトレジストである。適切なフォトレジストの例としては、ＳＵ−８及び乾燥フィルムフォトレジスト積層体が含まれる。
微細構造用途にフォトレジストを使用する特別な利点は、複雑な構造でさえも高い精度と高い再現性で従来技術のモールド貫通ビア（ＴＭＶ）又はシリコンビアの寸法に同等か又は勝る寸法で製造することができることである。更に、その微細構造は、低コストで同時に短時間で製造することができる。フォトレジストの露光と現像には、３０分から４５分かかる可能性がある。
ポリマーがフォトレジストである場合に、キャリア層又は基板上にポリマーの微細構造を与える段階は、キャリア層又は基板上にフォトレジスト層を与える段階、フォトレジスト内の微細構造をパターン化する段階（ポジ型か又はネガ型のフォトレジストを使用するかに応じてポジ型か又はネガ型のパターン化）、フォトレジストを適切な波長の放射線（典型的にＵＶ光で、Ｘ線の場合もある）で露光する段階、及び適切なフォトレジスト現像液にフォトレジストを露出する段階を伴う。
代替して、本発明のビアを生成するためのコストを更に低減するために、フォトレジストのブロックのようなプレハブ式（乾燥フィルム）フォトレジスト微細構造は、例えば、ピックアンドプレース機器によってローカルに配置することができる。
フォトレジストの層は、好ましくは、１００μｍから７５０μｍの範囲の厚みを有する。いずれの場合でも、微細構造の最大幅の点での高さと幅は、好ましくは５よりも大きく、より好ましくは１０よりも大きく、最も好ましくは１５よりも大きいアスペクト比を有するようなものである。高アスペクト比は、ビアを組み込むデバイス等の小型化の観点から有利である。
好ましい実施形態において、第１の導電材料は、銅、ニッケル、銀、及び金から構成される群より選択される。銅、ニッケル、銀、又は金の層で微細構造を被覆する段階は、好ましくは、電解又は無電解メッキか、スパッタリング及び／又は蒸着か、又はスクリーン印刷によって達成される。銅、ニッケル、銀、及び金は優れた導体であり、電解及び無電解メッキの処理が可能である。
この工程により与えられるほとんどの導電材料は、機能性ビアを提供することになることに注意されたい。銅、ニッケル、銀、及び金の代替物は、ある一定の金属及び合金、導電性ポリマー、導電性セラミック等を含む。当業者は、適切な例を識別することができる。
一例では、第２の絶縁材料の上下面間に相互接続部を形成するように微細構造を第２の絶縁材料内にカプセル封入する段階は、エポキシ成形化合物内へのカプセル封入を含む。エポキシ成形化合物は、ビスフェノールＡエポキシ樹脂のようなエポキシ樹脂である。伸縮性エレクトロニクスに使用されるようなセラミック又はシリコン材料が使用可能な場合もある。本発明の目的に対して適切な絶縁材料の例は、当業者に公知である。このような材料は、例えば、マイクロエレクトロニクス分野でのパッケージ化に一般的に使用されている。
好ましい実施形態において、工程は、（ａ）キャリア層又は基板上にポリマーの微細構造を与える段階と（ｂ）微細構造を第１の導電材料で被覆する段階との中間に、第３の導電材料のシード層を与える段階によるなどで第１の導電材料に向けてポリマーの微細構造を活性化する段階を更に含む。
第１の導電材料に向けてポリマーを活性化することにより、微細構造を材料で被覆する段階が加速する。
ポリマーの微細構造を第１の導電材料に向けて活性化する目的は、層間の接着を容易にして改善することである。
ポリマーの微細構造を第１の導電材料に向けて活性化する段階は、多くの形態を取ることができ、かつ特定のポリマー及び第１の導電材料に依存する。好ましい活性化方法の例を図に関連して以下に与える。代替活性化方法は、例えば、表面浸透、表面（化学的）改質、及びコーティングを含む。
第２の態様において、本発明は、微細構造が第２の絶縁材料の上下面間に相互接続部を形成するようにその表面に第２の絶縁材料内にカプセル封入された第１の導電材料のコーティングを有するポリマー微細構造を含む半導体層、半導体デバイス、マイクロシステム、及び／又はウェーハの３次元積層、パッケージ化、及び／又は異種集積のためのビアに関する。本発明のビアは、電気的な相互接続としての応用に適するが、光学的又はマイクロ流体の相互接続、又は一般的に多領域の相互接続としても応用することができる。
３Ｄ集積のためのビアの利点は、より短い相互接続全長、より低い電気抵抗、及び信号遅延の減少と寄生容量及びインダクタンスの回避である。本発明のビアの特別な利点は、小型化、低減される製造上の複雑さとコスト、及び「複合的」微細構造を作成する可能性である。
好ましい実施形態において、ビアは、本発明の工程に従って調製されるビアである。
好ましい実施形態において、ポリマーは、フォトレジストである。
更に、微細構造は、好ましくは５よりも大きく、より好ましくは１０よりも大きく、最も好ましくは１５よりも大きいアスペクト比を有する。
第３の態様において、本発明は、本発明による１つ又はそれよりも多くのビアにより接続された複数の回路層を有する３Ｄ電気回路に関する。上述のように、この接続は、電気的、光学的、又はマイクロ流体的である場合がある。
第４の態様において、本発明は、本発明の３Ｄ電気回路を含むデバイスに関する。
ここで本発明を図１及び２の図面に関連して以下に更に説明する。図は、単に例示目的で与えるものであり、本発明又は添付の特許請求の範囲を限定するように見なさないものとする。
第１の導電材料で被覆されたマイクロピラーを用いたビアの製造工程の好ましい実施形態の詳細図である。 本発明のビアを有する集積システムの概略図である。
図１関連して：
図１ａ
高アスペクト比のマイクロピラー２は、基板１の層上に厚いフォトレジストをパターン化することにより作成される。２つの異なるタイプの厚膜感光性フィルムがマイクロピラー製造用途に試された。第１のタイプは、例えば、スピニング又は射出成型により堆積可能な溶剤を含む高粘性液体状で利用することができる公知のＳＵ−８ネガ型フォトレジストである。第２のタイプは、ＳＵＥＸからの乾燥フィルムフォトレジストシートである。乾燥フィルムフォトレジストシートを使用する利点は、基板にこのシートを適用することで安定した厚みを有する均一なフォトレジスト層を直接形成することになる点である。フォトレジストの適切な厚みは、通常１００μｍから７５０μｍまでの範囲である。フォトレジスト層の厚みは、そこからパターン化されるマイクロピラーの寸法に応じて決定される。本発明のビアを使用して製造するデバイス等の寸法の最小化を容易にするために、ピラーは高アスペクト比を有することが望ましい。
図１ｂ
マイクロピラー２上に第１の導電材料４の層を与える前に、マイクロピラー２上に１つの層、適切にはシード層３を与えることにより、マイクロピラー２が最初に活性化される。
層堆積のための様々な技術を試した。それらの技術は、（ｉ）物理的気相成長法（ＰＶＤ）又はスパッタリング及び（ｉｉ）原子層堆積法（ＡＬＤ）であった。銅を用いた電解及び無電解メッキ層（それぞれ）に向けてマイクロピラーを活性化するためにシード層を与えた。
銅又はアルミのような金属フィルムのピラー上への物理的気相成長法（ＰＶＤ）又はスパッタリングが、低温で準共形なシード層を製造するために使用された。ＰＶＤは、粒子汚染を低減して良質のフィルムを供給するために超高真空で行われた。この手法の主な利点は、別の化合物との相互作用による化学反応又は他の方法などを通した更なる活性化を必要としないので、メッキ処理目的に直接使用可能なシード層を与えるということである。更に、スパッタしたフィルムは、スパッタされる基板に対して優れた接着性を有する。
原子層堆積は、超極薄の共形なフィルムの堆積のための自己抑制型の順次的表面化学反応である。使用材料は、窒化チタン（ＴｉＮ）であった。ＴｉＮは、導電性であり、金属に良好に接着し、低い処理温度（＜４００℃）を有する。
ＴｉＮの薄い共形な層をマイクロピラー２上にもたらすために、２つの異なるＡＬＤ技術を試した。高温（４００℃）ＡＬＤと、１５０℃という低温で実行可能なプラズマ強化ＡＬＤとである。
その結果は、約６０ｎｍの厚みを有するＴｉＮの共形層、すなわち、第３のシード層３となった。そのＴｉＮを第１の導電材料でメッキする前に、ＨＦ／Ｐｄ溶液を用いた表面活性化によりＴｉＮを更に活性化した。ＨＦは、Ｐｄシーディングを目的として、ＴｉＮ上の表面酸化物層を除去するために使用する。
図１ｃ
第１の導電材料４の層をシード層３の上に与える。
その後に、第１の導電材料４の層をシード層３の上に設けるために２つの異なる方法を使用した。
物理的気相成長法又はスパッタリングにより活性化されたマイクロピラー２に対して、第１の導電材料４、この場合は銅を電解メッキにより直接に設けた。腐食を防止するために、更に金の層を無電解メッキにより銅層の上に設けた。
ＡＬＤにより活性化され、その後に更にＨＦ／Ｐｄ溶液で活性化されたマイクロピラーに対して、ニッケルの層を堆積させるために電解メッキを使用した。ニッケルメッキの後で、腐食を防止するために再び金の層を加えた。厚いフィルムの用途には、その後にニッケル及び金の層の上に電解メッキにより（５〜１０μｍの厚みを有する）銅の層を堆積させ、更に腐食を防止するために無電解メッキにより金のフィルムを堆積させた。
図１ｄ
第１の導電材料４をマイクロピラー２（及び基板１）上に設けた状態で、このように被覆されたマイクロピラーは、第２の絶縁材料５の層の中にカプセル封入された。この例では、絶縁材料５は、エポキシ成形化合物である。被覆された微細構造が第２の絶縁材料５の上下面間に相互接続部を形成するように、マイクロピラー２は、カプセル封入される。
図１ｅ
完成したビアＡは、任意的に、基板から取り外され、裏面側−６及び上面側−７の相互接続層が与えられる（堆積及びパターン化されたもの）。
図１ｆ−ｉ
マイクロピラー２は、２ａ−ｄのような様々な形状を有することができる。このような形状は、従来のビア製造技術では容易に作成することができない。
図２に関連して、図２は、本発明のビアを有する集積システムの概略図を示している。
集積システムは、本発明のビアＡ、上部相互接続層Ｂ，底部相互接続層Ｃ、バンプ付き裸ダイＤ、半田バンプＥ、裸ダイの直接結合Ｆ、裸ダイのワイヤ結合Ｇ、及びエポキシ成形化合物Ｈを含む。エポキシ成形化合物Ｈは、カプセル封入のための第２の絶縁材料５である。
本発明のビアは、ポリマー貫通ビア（ＴＰＶ）として公知である。
ＴＰＶは、３Ｄ集積化、パッケージ化、及び積層に関する主要な技術実現要素である。ＴＰＶは、３Ｄ集積化に関する信号伝達と、複数の半導体構成要素、マイクロシステム（ＭＥＭＳ）を積層するのに又は構成要素及びシステムを次のレベルの基板へ装着するのに適する接点とを提供する。更に、ＴＰＶは、大量並行製造の用途に適している。ポリマーがフォトレジストの場合に、ＴＰＶの位置は、リソグラフィ的に定めることができ、従って、極めて正確である。本発明は、従って、３Ｄ異種集積及びパッケージ化のためのマイクロビアの低コストで大規模な並行製作を提供している。
ＴＰＶは、高ピッチ、高入力／出力密度、高アスペクト比、低コスト、良好なエレクトロマイグレーション性能、及び低い電気抵抗が要求される集積回路、半導体ダイ、半導体デバイス、マイクロプロセッサ、微小電気機械システム（ＭＥＭＳ）、固体照明、ＬＥＤ、ＯＬＥＤ、及びその他の（高電力）電子機器に適用することができる。ＴＰＶはまた、マイクロ流体的又は光学的性質の相互接続を提供するためにも適用可能である。
１ 基板
２ マイクロピラー
３ シード層
４ 第１の導電材料
５ 第２の絶縁材料

Claims (9)

  1. 半導体デバイス及び／又はウェーハの３次元積層、パッケージ化、及び／又は異種集積のためのビア（Ａ）を製造する方法であって、
    （ａ）キャリア層又は基板（１）上に微細構造（２）を与える段階と、
    （ｂ）該微細構造（２）をカプセル封入する段階と、
    （ｃ）該微細構造を、フォトレジストとして実現された、１００μｍから７５０μｍの範囲の厚みを有し、５よりも大きいアスペクト比を有するポリマー微細構造（２）として与える段階と、
    （ｄ）前記ポリマー微細構造フォトレジスト（２）を導電材料の層（４）で被覆して被覆微細構造を与える段階と、
    （ｅ）該被覆微細構造フォトレジストが絶縁材料（５）の上面及び下面間に相互接続部を形成するように前記被覆微細構造フォトレジストを前記絶縁材料（５）内にカプセル封入する段階と、
    を含むことを特徴とする方法。
  2. 前記ポリマーは、フォトレジストであることを特徴とする請求項１に記載の方法。
  3. 前記導電材料（４）は、銅、ニッケル、銀、及び金から構成される群から選択されることを特徴とする請求項１又は請求項２に記載の方法。
  4. 請求項１の段階（ａ）及び（ｂ）の中間に、第３の導電材料（３）のシード層を与える段階により前記導電材料に向けて前記ポリマーの微細構造を活性化する段階を更に含むことを特徴とする請求項１から請求項３のいずれか１項に記載の方法。
  5. 前記絶縁材料は、ポリマー又はセラミック材料であることを特徴とする請求項１から請求項４のいずれか１項に記載の方法。
  6. 表面に導電材料（４）を有するポリマーの相互接続要素（Ｉ）を含み、絶縁材料（５）の上面及び下面間に相互接続部を形成されるように該相互接続要素（Ｉ）が、前記絶縁材料（５）内にカプセル封入される半導体デバイス及び／又はウェーハの３次元積層、パッケージ化、及び／又は異種集積のためのビア（Ａ）であって、
    前記相互接続要素（Ｉ）は、１００μｍから７５０μｍの範囲の厚みを有し、５よりも大きいアスペクト比を有する微細構造フォトレジスト（２）から構成され、
    前記導電材料は、前記微細構造フォトレジスト（２）の前記表面でのコーティングとして与えられる、
    ことを特徴とするビア（Ａ）。
  7. 前記導電材料（４）は、銅、ニッケル、銀、及び金から構成される群から選択されることを特徴とする請求項６に記載のビア。
  8. 複数の回路層を有する３Ｄ電気回路であって、
    前記回路層は、請求項６又は請求項７に記載の少なくとも１つのビア（Ａ）によって電気的に、光学的に、又は流体的に接続される、
    ことを特徴とする３Ｄ電気回路。
  9. 請求項８に記載の３Ｄ電気回路、
    を含むことを特徴とする半導体デバイス。
JP2015551657A 2013-01-02 2013-12-11 ポリマー貫通ビア（ｔｐｖ）及びそのようなビアを製造する方法 Active JP6490594B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2010077A NL2010077C2 (en) 2013-01-02 2013-01-02 Through-polymer via (tpv) and method to manufacture such a via.
NL2010077 2013-01-02
PCT/NL2013/050888 WO2014107108A1 (en) 2013-01-02 2013-12-11 Through-polymer via (tpv) and method to manufacture such a via

Publications (2)

Publication Number Publication Date
JP2016505217A JP2016505217A (ja) 2016-02-18
JP6490594B2 true JP6490594B2 (ja) 2019-03-27

Family

ID=48483139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015551657A Active JP6490594B2 (ja) 2013-01-02 2013-12-11 ポリマー貫通ビア（ｔｐｖ）及びそのようなビアを製造する方法

Country Status (8)

Country Link
US (1) US9576882B2 (ja)
EP (1) EP2941785B1 (ja)
JP (1) JP6490594B2 (ja)
KR (1) KR102235331B1 (ja)
CN (1) CN104904009B (ja)
HK (1) HK1216121A1 (ja)
NL (1) NL2010077C2 (ja)
WO (1) WO2014107108A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2010077C2 (en) 2013-01-02 2014-07-03 Univ Delft Tech Through-polymer via (tpv) and method to manufacture such a via.
CN108027563B (zh) * 2015-04-21 2021-12-03 富士胶片电子材料美国有限公司 光敏性聚酰亚胺组合物
DE102018118765A1 (de) 2018-08-02 2020-02-06 Endress+Hauser SE+Co. KG Hochfrequenzbaustein
KR20220014222A (ko) 2020-07-28 2022-02-04 주식회사 엘지에너지솔루션 Fpcb 및 그의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
JP3651597B2 (ja) * 1999-06-15 2005-05-25 株式会社フジクラ 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
TW502422B (en) * 2001-06-07 2002-09-11 Ultra Tera Corp Method for encapsulating thin flip-chip-type semiconductor device
TW548816B (en) * 2002-01-23 2003-08-21 Via Tech Inc Formation method of conductor pillar
JP2003264253A (ja) * 2002-03-12 2003-09-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7250712B2 (en) * 2004-01-21 2007-07-31 Lumera Corporation Polymer sustained microelectrodes
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP2006196728A (ja) * 2005-01-14 2006-07-27 Seiko Epson Corp 電子部品、電気光学装置、及び電子機器
US7919844B2 (en) * 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US7768113B2 (en) * 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough
US7907801B2 (en) * 2007-01-17 2011-03-15 Ibiden Co., Ltd. Optical element, package substrate and device for optical communication
FR2925222B1 (fr) * 2007-12-17 2010-04-16 Commissariat Energie Atomique Procede de realisation d'une interconnexion electrique entre deux couches conductrices
US8153905B2 (en) * 2009-02-27 2012-04-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
KR101023950B1 (ko) * 2009-07-24 2011-03-28 한국과학기술원 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법
NL2010077C2 (en) 2013-01-02 2014-07-03 Univ Delft Tech Through-polymer via (tpv) and method to manufacture such a via.

Also Published As

Publication number Publication date
NL2010077C2 (en) 2014-07-03
EP2941785B1 (en) 2019-06-19
US9576882B2 (en) 2017-02-21
CN104904009A (zh) 2015-09-09
JP2016505217A (ja) 2016-02-18
CN104904009B (zh) 2019-04-09
EP2941785A1 (en) 2015-11-11
WO2014107108A1 (en) 2014-07-10
HK1216121A1 (zh) 2016-10-14
US20150303131A1 (en) 2015-10-22
KR20150103719A (ko) 2015-09-11
KR102235331B1 (ko) 2021-04-02

Similar Documents

Publication Publication Date Title
US7538032B2 (en) Low temperature method for fabricating high-aspect ratio vias and devices fabricated by said method
US7932608B2 (en) Through-silicon via formed with a post passivation interconnect structure
CN106158824B (zh) 集成电路封装件及其形成方法
US6908856B2 (en) Method for producing electrical through hole interconnects and devices made thereof
TWI715567B (zh) 晶片封裝
US8741691B2 (en) Method of fabricating three dimensional integrated circuit
JP5274004B2 (ja) 半導体基板内に導電性ビア構造体を製造する方法
US20090071707A1 (en) Multilayer substrate with interconnection vias and method of manufacturing the same
US8951838B2 (en) Low cost and ultra-thin chip on wafer on substrate (CoWoS) formation
JP6490594B2 (ja) ポリマー貫通ビア（ｔｐｖ）及びそのようなビアを製造する方法
CN110970397A (zh) 一种堆叠封装结构及其制备方法
JP6056386B2 (ja) 貫通電極付き配線基板及びその製造方法
TW201842643A (zh) 具有阻劑孔的扇出晶圓級封裝
JP2010123922A (ja) 半導体装置及びその製造方法
CN101814477B (zh) 利用钝化后互连结构形成的硅通孔
JP5204789B2 (ja) めっきピラーパッケージの形成
TWI485826B (zh) 晶片堆疊結構以及晶片堆疊結構的製作方法
CN104201163A (zh) 一种基于铝阳极氧化技术的高密度转接板及其制造方法
KR102379087B1 (ko) 반도체 디바이스 및 제조 방법
US20130130439A1 (en) Formed metallic heat sink substrate, circuit system, and fabrication methods
JP6249578B2 (ja) 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ
CN113544827A (zh) 一种芯片的封装方法及封装结构
EP2704187B1 (en) METHOD FOR PRODUCING ELECTRICAL THROUGH HOLE INTERCONNECTS AND corresponding DEVICE
CN211088248U (zh) 晶圆级3d封装结构
TW202403984A (zh) 半導體封裝

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181102

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181225

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190123

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190123

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190227

R150 Certificate of patent or registration of utility model

Ref document number: 6490594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250