JP6489999B2 - 位置合わせ方法およびパターン形成システム - Google Patents

位置合わせ方法およびパターン形成システム Download PDF

Info

Publication number
JP6489999B2
JP6489999B2 JP2015226578A JP2015226578A JP6489999B2 JP 6489999 B2 JP6489999 B2 JP 6489999B2 JP 2015226578 A JP2015226578 A JP 2015226578A JP 2015226578 A JP2015226578 A JP 2015226578A JP 6489999 B2 JP6489999 B2 JP 6489999B2
Authority
JP
Japan
Prior art keywords
wafer
pattern
stress
misalignment
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015226578A
Other languages
English (en)
Other versions
JP2017097056A (ja
Inventor
真歩 高桑
真歩 高桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2015226578A priority Critical patent/JP6489999B2/ja
Priority to US15/015,468 priority patent/US9966284B2/en
Publication of JP2017097056A publication Critical patent/JP2017097056A/ja
Priority to US15/947,339 priority patent/US10283392B2/en
Application granted granted Critical
Publication of JP6489999B2 publication Critical patent/JP6489999B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058Mask illumination systems
    • G03F7/70141Illumination system adjustment, e.g. adjustments during exposure or alignment during assembly of illumination system
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Description

本発明の実施形態は、位置合わせ方法、パターン形成システムおよび露光装置に関する。
フォトリソグラフィー工程におけるパターン間の位置合わせにおいて、位置合わせ先のパターンの応力に起因する位置ずれにより、位置合わせ精度の低下を招くことがあった。
特開2015−43452号公報
本発明の一つの実施形態は、位置合わせ先のパターンの応力に起因する位置合わせ精度の低下を補償することが可能な位置合わせ方法、パターン形成システムおよび露光装置を提供することを目的とする。
本発明の一つの実施形態によれば、ウェハのデバイス領域にかかる応力に基づいて前記デバイス領域の所定点の位置ずれを算出し、前記所定点の位置ずれに基づいて、前記デバイス領域のリソグラフィ工程における露光条件を補正し、前記リソグラフィ工程前に第1重ね合わせ検査マークを前記ウェハ上に形成し、前記デバイス領域にかかる応力に基づいて前記第1重ね合わせ検査マークの第1の位置ずれを算出し、前記リソグラフィ工程で前記ウェハ上に形成された第2重ね合わせ検査マークと前記第1重ね合わせ検査マークとの間の第2の位置ずれを計測し、前記第1の位置ずれと前記第2の位置ずれに基づいて、前記第2の位置ずれを評価する。
図1は、第1実施形態に係るパターン形成システムの概略構成を示すブロック図である。 図2(a)は、第2実施形態に係るパターン形成システムが適用されるショット領域の配置例を示す平面図、図2(b)は、図2(a)のショット領域に配置されるチップ領域の配置例を示す平面図、図2(c)は、図2(b)のチップ領域に配置されるデバイス領域の配置例を示す平面図である。 図3(a)は、図1のパターン形成システムに適用される露光装置の概略構成を示す斜視図、図3(b)は、図3(a)のアライメント検出系で検出されるアライメントマークの一例を示す平面図である。 図4(a)は、図1のパターン形成システムに適用される合わせずれ検査装置の概略構成を示すブロック図、図4(b)は、図4(a)の撮像素子で検出される位置ずれ検査マークの一例を示す平面図である。 図5は、図2(c)のデバイス領域にかかる応力と位置ずれとの関係の一例を示す平面図である。 図6(a1)、図6(a2)、図6(b1)および図6(b2)は、図1のパターン形成システムで実現される位置合わせ方法を適用したパターン形成方法を示す断面図である。 図7(a1)、図7(a2)、図7(b1)および図7(b2)は、図1のパターン形成システムで実現される位置合わせ方法を適用したパターン形成方法を示す断面図である。 図8は、露光条件のパラメータで調整可能なxy座標のx軸方向の位置ずれを示す図である。 図9は、露光条件のパラメータで調整可能なxy座標のy軸方向の位置ずれを示す図である。 図10は、第3実施形態に係る位置合わせ方法のショット領域における応力と位置ずれとの関係の一例を示す平面図である。 図11は、第4実施形態に係る位置合わせ方法を示すフローチャートである。 図12は、第5実施形態に係るパターン形成システムの概略構成を示すブロック図である。 図13(a)は、第6実施形態に係る位置合わせ方法が適用されるデバイス領域における応力と位置ずれとの関係の一例を示す平面図、図13(b)は、露光光のスキャン時におけるウェハステージの制御方法を示す図である。 図14(a)は、第7実施形態に係る位置合わせ方法が適用されるデバイス領域における応力と位置ずれとの関係の一例を示す平面図、図14(b)は、図14(a)のデバイスパターンの位置ずれと変形との関係を示す平面図、図14(c)は、露光光のスキャン時におけるウェハステージの制御方法を示す図である。 図15は、第8実施形態に係る位置ずれ補償部のハードウェア構成を示すブロック図である。 図16は、第9実施形態に係るパターン形成システムの概略構成を示すブロック図である。 図17は、図16のパターン形成システムに適用される露光装置の概略構成を示す斜視図である。 図18(a)は、図17の露光装置に適用されるレチクルの構成の一例を示す平面図、図18(b)は、図17の露光装置に適用されるレチクルの構成のその他の例を示す平面図である。 図19は、第10実施形態に係る露光装置の概略構成を示す斜視図である。 図20は、第11実施形態に係るインプリント装置の概略構成を示す断面図である。
以下に添付図面を参照して、実施形態に係る位置合わせ方法、パターン形成システムおよび露光装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1実施形態)
図1は、第1実施形態に係るパターン形成システムの概略構成を示すブロック図である。
図1において、パターン形成システムには、表面形状計測装置1、パターニング装置2、合わせずれ検査装置3およびホストコンピュータ4が設けられている。表面形状計測装置1、パターニング装置2および合わせずれ検査装置3はホストコンピュータ4とデータ通信可能である。表面形状計測装置1からパターニング装置2にウェハを搬送可能であるとともに、パターニング装置2から合わせずれ検査装置3にウェハを搬送可能である。パターニング装置2には、位置ずれ補償部2Aが設けられている。なお、パターニング装置2は露光装置であってもよいし、ナノインプリント装置であってもよい。ホストコンピュータ4には、応力算出部4A、位置ずれ算出部4Bおよび補正値算出部4Cが設けられている。
表面形状計測装置1は、デバイスが形成されるウェハの表面形状を計測する。ウェハの表面形状は、ウェハの表面の高さ分布であってもよい。あるいは、ウェハの表面形状は、ウェハの表面のナノトポグラフィであってもよい。この表面形状の計測では、例えば、シャリング干渉法を用いるようにしてもよいし、フィゾー干渉法やマッハツェンダ干渉法を用いるようにしてもよいし、原子間力表面形状測定法を用いるようにしてもよいし、これらの測定法を組み合わせてもよい。
ウェハの材料は、Siなどの半導体を用いることができる。デバイスは、例えば、メモリであってもよいし、ロジック回路であってもよいし、プロセッサであってもよいし、アナログ回路であってもよい。メモリは、DRAMまたはSRAMなどの揮発性半導体メモリであってもよいし、NANDフラッシュメモリ、MRAM(Magnetoresistive Random Access Memory)、PCRAM(Phase Change Random Access Memory)またはRRAM(登録商標)(resistance random access memory)などの不揮発性半導体メモリであってもよい。この時、ウェハ上には、絶縁膜、金属膜あるいは半導体膜が形成されていてもよい。絶縁膜は、例えば、SiOまたはSiNなどを用いることができる。金属膜は、例えば、Al、CuまたはWなどを用いることができる。半導体膜は、多結晶シリコンまたはアモルファスシリコンなどを用いることができる。また、ウェハ上にはデバイスパターンが形成されていてもよい。このデバイスパターンは、例えば、配線パターンであってもよいし、電極パターンであってもよいし、ホールパターンであってもよいし、トレンチパターンであってもよいし、スリットパターンあってもよい。
パターニング装置2は、ウェハ上のデバイス領域にパターンを形成する。合わせずれ検査装置3は、ウェハ上の重ね合わせ検査マークの合わせずれを検査する。応力算出部4Aは、ウェハの表面形状に基づいてウェハのデバイス領域にかかる応力を算出する。位置ずれ算出部4Bは、ウェハのデバイス領域にかかる応力に基づいて、デバイス領域の所定点の位置ずれを算出する。この所定点は、デバイス領域にメッシュ状に設定された格子点であってもよい。ただし、位置合わせ先のデバイスパターンがない個所に位置ずれが発生しても、その個所の位置ずれは、位置合わせ先のデバイスパターンに対する位置合わせ精度に関係を及ぶすことはない。このため、この所定点は、デバイス領域のデバイスパターン上に設定してもよいし、デバイス領域のパターンの輪郭に沿って設定するようにしてもよい。補正値算出部4Cは、デバイス領域の所定点の位置ずれに基づいて、デバイス領域のパターニング工程における制御パラメータの補正値を算出する。なお、パターニング装置2の制御パラメータは、位置合わせ先のデバイスパターンがウェハ上に形成されている時に、位置合わせ元のデバイスパターンをパターニングするマスクパターンの形成位置や変形や歪を制御することができる。このマスクパターンは、露光装置ではレジストパターンを用いることができ、ナノインプリント装置ではインプリントパターンを用いることができる。この時、ウェハ上での位置合わせ先のデバイスパターンと位置合わせ元のデバイスパターンとの位置関係が設計レイアウトデータで規定されている時に、位置合わせ先のデバイスパターンに位置ずれが発生しても、それらの設計レイアウトデータの位置関係に適合するように、パターニング装置2の制御パラメータを補正することができる。位置ずれ補償部2Aは、補正値算出部4Cで算出された補正値に基づいて、前記デバイス領域のパターニング工程における制御パラメータを設定する。この制御パラメータは、露光装置では露光条件を設定することができ、インプリント装置ではテンプレート62の押当位置を設定することができる。例えば、ウェハのデバイス領域にかかる応力に起因して位置合わせ先のデバイスパターンに位置ずれが発生している時は、その位置ずれに応じて位置合わせ元のデバイスパターンを転写するマスクパターンの形成位置を補正することができる。また、ウェハのデバイス領域にかかる応力に起因して位置合わせ先のデバイスパターンに変形や歪が発生している時は、その変形や歪に応じて位置合わせ元のデバイスパターンを転写するマスクパターンの変形や歪を設定することができる。
そして、位置合わせ先のデバイスパターンがウェハ上に形成されると、表面形状計測装置1にてウェハの表面形状が計測され、その計測結果が応力算出部4Aに送られる。応力算出部4Aでは、表面形状計測装置1から送られた計測結果に基づいてウェハのデバイス領域にかかる応力が算出され、その算出結果が位置ずれ算出部4Bに送られる。位置ずれ算出部4Bでは、応力算出部4Aから送られた算出結果に基づいて、デバイス領域の所定点の位置ずれが算出され、補正値算出部4Cに送られる。補正値算出部4Cでは、位置ずれ算出部4Bから送られた算出結果に基づいて、パターニング装置2の制御パラメータが算出され、位置ずれ補償部2Aに送られる。位置ずれ補償部2Aでは、補正値算出部4Cから送られた補正値に基づいてパターニング装置2の制御パラメータが設定される。
また、表面形状が計測されたウェハは表面形状計測装置1からパターニング装置2に搬送される。そして、パターニング装置2において、位置合わせ先のデバイスパターンが形成されたウェハ上に位置合わせ元のデバイスパターンを転写するマスクパターンが形成され、合わせずれ検査装置3に搬送される。合わせずれ検査装置3では、位置合わせ先のデバイスパターンと位置合わせ元のデバイスパターンを転写するマスクパターンとの合わせずれが検査される。この時、マスクパターンとともに重ね合わせ検査マークをウェハ上に形成し、この重ね合わせ検査マークを観測することで、合わせずれを検査することができる。
このように、上述した第1実施形態では、ウェハのデバイス領域にかかる応力に起因する位置ずれに基づいてパターニング装置2の制御パラメータを設定することができる。これにより、ウェハ上に形成されるデバイスの積層化などに伴ってデバイス領域にかかる応力が増大し、その応力に起因するデバイスパターンの位置ずれが発生する場合においても、デバイスパターン間の位置合わせ精度を向上させることができる。
(第2実施形態)
以下、図1のパターニング装置2として、スキャン&リピート方式に対応した投影露光装置が用いられ、ウェハ上に3次元NANDフラッシュメモリを形成する場合を例にとって詳細に説明する。
図2(a)は、第2実施形態に係るパターン形成システムが適用されるショット領域の配置例を示す平面図、図2(b)は、図2(a)のショット領域に配置されるチップ領域の配置例を示す平面図、図2(c)は、図2(b)のチップ領域に配置されるデバイス領域の配置例を示す平面図である。
図2(a)において、ウェハWにはショット領域SHが設定される。ショット領域SHは、投影露光装置に用いられるレチクルの投影範囲に対応させることができる。この時、ウェハW上の全てのショット領域SHが順次スキャンされるように、投影露光装置のスキャン方向DSを設定することができる。
また、図2(b)に示すように、各ショット領域SHにはチップ領域RPが配置されている。各ショット領域SHの周囲には、アライメントマークMA1および重ね合わせ検査マークMP1が配置されている。各ショット領域SHの周囲には、アライメントマークMA1および重ね合わせ検査マークMP1をそれぞれ複数個配置することができる。なお、図2(b)では、1つのショット領域SHに6つのチップ領域RPが配置された場合を例にとったが、1つのショット領域SHに配置されるチップ領域RPの個数はいくつでもよい。
また、図2(c)に示すように、各チップ領域RPには、デバイス領域RVが設けられている。デバイス領域RVには、メモリセルアレイ領域RA、ロウデコーダ領域LDおよびセンスアンプ領域SAが設けられている。メモリセルアレイ領域RAでは、メモリセルを3次元的に配置することができる。デバイス領域RVの周囲には、パッド領域PDが設けられている。
図3(a)は、図1のパターン形成システムに適用される露光装置の概略構成を示す斜視図、図3(b)は、図3(a)のアライメント検出系で検出されるアライメントマークの一例を示す平面図である。
図3(a)において、露光装置には、露光光LXを出射する光源11、露光光LXをレチクル14に照射する照明レンズ12、露光光LXをスリット状に整形するスリット板13、レチクル14を通過した露光光LXをウェハW上に投影する投影光学系15およびウェハWを載せるステージ16が設けられている。スリット板13にはスリット13Aが設けられている。ステージ16上には、ウェハWを吸着するチャック17が設けられている。ウェハW上にはレジスト膜Rが塗布されている。レジスト膜Rが塗布される前のウェハW上にはアライメントマークMA1が形成されている。レチクル14にはアライメントマークMA2が形成されている。ステージ16は、x軸方向、y軸方向およびz軸方向に移動させることができる。また、ステージ16は、θ1方向に回転させたり、θ2方向またはθ3方向に傾けたりすることができる。投影光学系15は、ウェハW上に投影される投影像の倍率を変化させることができる。露光光LXは、例えば、紫外光を用いることができる。
また、露光装置には、アライメントマークMA1、MA2を観察する非露光光LNを反射させる反射系19およびアライメントマークMA1、MA2を検出するアライメント検出系20が設けられている。非露光光LNは、例えば、可視光または赤外光を用いることができる。
さらに、露光装置には、ウェハW上のレジスト膜Rを露光制御する露光制御部18が設けられている。露光制御部18には、位置合わせ部18A、スキャン制御部18Bおよび位置ずれ補償部18Cが設けられている。位置合わせ部18Aは、アライメントマークMA1、MA2の検出位置に基づいて、レチクル14とショット領域SHとの位置合わせを行う。スキャン制御部18Bは、レチクル14およびステージ16のスキャン制御を行う。この時、スキャン&リピート方式では、レチクル14のスキャンSC1およびステージ16のスキャンSC2を同期させることができる。位置ずれ補償部18Cは、デバイス領域RVの所定点の位置ずれに基づいて、デバイス領域RVの露光制御を行う。この時、デバイス領域RVの所定点の位置ずれに基づいてデバイス領域RVの露光条件のパラメータを補正することができる。この露光条件は、レチクル14に対するステージ16のスキャン速度、レチクル14に対するステージ16の傾き、レチクル14に対するステージ16の回転角およびウェハW上に投影される投影像の倍率のうちの少なくともいずれか1つから選択することができる。
図4(a)は、図1のパターン形成システムに適用される合わせずれ検査装置の概略構成を示すブロック図、図4(b)は、図4(a)の撮像素子で検出される位置ずれ検査マークの一例を示す平面図である。
図4(a)において、合わせずれ検査装置3には、光源31、照明レンズ32、ハーフミラー33、対物レンズ34、結像レンズ35、撮像素子36、画像処理装置37、演算処理装置38およびステージ39が設けられている。光源31は、ウェハWを照明する照明光を発生する。照明光の波長は可視領域または赤外領域に設定することができる。照明レンズ32は、光源31から放射された照明光を集光させる。ハーフミラー33は、ウェハWから放射された照明光を反射させたり、ウェハWから反射された反射光を透過させたりする。対物レンズ34は、照明光をウェハW上に集光させる。結像レンズ35は、撮像素子36の撮像面に照明光を集光させる。撮像素子36は、ウェハW上の重ね合わせ検査マークMP1、MP2を撮像する。撮像素子36は、CCDであってもよいし、CMOSイメージセンサであってもよい。画像処理装置37は、撮像素子36で撮像された撮像画像を画像処理する。演算処理装置38は、撮像素子36で撮像された撮像画像に基づいて、重ね合わせ検査マークMP1、MP2の合わせずれ量を算出する。ステージ39はウェハWを保持することができる。ウェハW上にはレジスト膜Rが形成されている。ウェハWには、重ね合わせ検査マークMP1が形成されている。レジスト膜Rには、重ね合わせ検査マークMP2が形成されている。
図5は、図2(c)のデバイス領域にかかる応力と位置ずれとの関係の一例を示す平面図である。
図5において、ショット領域SHにはチップ領域RPごとにデバイス領域RV1〜RV6が設けられている。この時、各デバイス領域RV1〜RV6には、応力FS1〜FS6がそれぞれ集中する局所領域RL1〜RL6が発生しているものとする。各局所領域RL1〜RL6は、例えば、図2(c)のメモリセルアレイ領域RAに対応することができる。各局所領域RL1〜RL6では、応力FS1〜FS6にそれぞれ起因してデバイスパターンの位置ずれPA1〜PA6が発生しているものとする。局所領域RL1〜RL6は、所定値以上の位置ずれPA1〜PA6をそれぞれ引き起こす応力FS1〜FS6が発生する範囲に限定することができる。
図6(a1)、図6(a2)、図6(b1)、図6(b2)、図7(a1)、図7(a2)、図7(b1)および図7(b2)は、図1のパターン形成システムで実現される位置合わせ方法を適用したパターン形成方法を示す断面図である。なお、図6(a1)、図6(b1)、図7(a1)および図7(b1)は、図2(c)のメモリセルアレイ領域RAに形成されるデバイスの一例を示す。図6(a2)、図6(b2)、図7(a2)および図7(b2)は、図2(c)のロウデコーダ領域LDに形成されるデバイスの一例を示す。また、図6(a1)、図6(a2)、図6(b1)、図6(b2)、図7(a1)、図7(a2)、図7(b1)および図7(b2)では、図5のデバイス領域RV1を抜粋して示した。
図6(a1)において、ウェハWにはベース層21が形成されている。なお、ベース層21は、ウェハW自体であってもよいし、絶縁層であってもよいし、半導体層であってもよい。ベース層21には、デバイスパターンが形成されていてもよい。
メモリセルアレイ領域RAのベース層21上には、積層体SKが形成されている。積層体SKは、互いに材料の異なる絶縁層22、23が交互に積層されている。例えば、絶縁層22はシリコン酸化膜、絶縁層23はシリコン窒化膜を用いることができる。積層体SKにはメモリホール29が形成されている。メモリホール29内には柱状体30が埋め込まれている。柱状体30には、データを記憶するメモリ膜をメモリホール29に内周に沿って設けることができる。柱状体30は、位置合わせ先のデバイスパターンとすることができる。
図6(a2)において、ロウデコーダ領域LDのベース層21上には、トランジスタ27が形成されている。トランジスタ27には、ゲート絶縁膜24、ゲート電極25およびサイドウォール26を設けることができる。トランジスタ27上には、層間絶縁膜28が形成されている。層間絶縁膜28の材料は、例えば、シリコン酸化膜を用いることができる。
そして、この時のウェハWの表面形状を表面形状計測装置1にて計測する。この表面形状の計測により、メモリセルアレイ領域RAの高さHL1の分布およびロウデコーダ領域LDの高さHL2の分布を求めることができる。
次に、図6(b1)および図6(b2)に示すように、積層体SKおよび層間絶縁膜28上にレジスト膜Rを塗布する。そして、この時のウェハWの表面形状を表面形状計測装置1にて計測する。この表面形状の計測により、メモリセルアレイ領域RAの高さHU1の分布およびロウデコーダ領域LDの高さHU2の分布を求めることができる。この時、積層体SKには、応力FS1がかかり、柱状体30に位置ずれPA1が発生しているものとする。
ウェハWの高さHL1、HL2、HU1、HU2の分布は、図1の応力算出部4Aに送られる。応力算出部4Aでは、この時の高さHL1、HL2、HU1、HU2の分布に基づいて積層体SKにかかる応力FS1の分布が算出される。応力FS1の算出には、高さHL1、HL2と高さHU1、HU2の差分を用いることができる。位置ずれ算出部4Bでは、応力算出部4Aで算出された応力FS1の分布に基づいて柱状体30の位置ずれPA1の分布が算出される。補正値算出部4Cでは、柱状体30の位置ずれPA1の分布に基づいて、露光条件の補正値が算出される。この露光条件の補正値は、柱状体30の位置ずれPA1があっても、柱状体30とスリットパターンSL3との位置関係が設計レイアウトデータに適合するように設定することができる。露光条件を変化させることで、レチクル14に対するステージ16のスキャン速度を変化させたり、レチクル14に対するステージ16の傾きを変化させたり、レチクル14に対するステージ16の回転角を変化させたり、ウェハW上に投影される投影像の倍率を変化させたりすることができる。
次に、レジスト膜Rが塗布されたウェハWが図3(a)の露光装置に搬送される。そして、ウェハWがチャック17にて吸引されることでウェハWがチャック17上に固定される。その後、非露光光LNがアライメントマークMA1、MA2に照射され、その非露光光LNが反射系19を介してアライメント検出系20に入射される。この時、図3(b)に示すように、アライメント検出系20の検出面20Aでは、アライメントマークMA1、MA2にそれぞれ対応したマーク画像MB1、MB2が生成され、位置合わせ部18Aに送られる。この位置合わせ部18Aにおいて、これらのマーク画像MB1、MB2が重なるようにステージ16の位置が調整されることで、レチクル14とショット領域SHとの位置合わせが行われる。
次に、光源11から露光光LXが出射される。露光光LXは、照明レンズ12にて平行光に変換された後、スリット板13に導かれ、スリット状に整形される。スリット状に整形された露光光LXは、レチクル14に入射する。レチクル14を通過した露光光LXは、投影光学系15にてウェハW上に投影され、レジスト膜Rが露光される。スキャン&リピート方式では、露光光LXがウェハW上に投影されている時に、レチクル14およびステージ16のスキャンが図2(a)のスキャン方向DSに沿って同期して行われる。ここで、位置ずれ補償部18Cでは、補正値算出部4Cで算出された補正値に基づいてレジスト膜Rの露光条件が制御される。
この時、図7(a1)および図7(a2)に示すように、レチクル14には遮光膜PLが形成され、遮光膜PLにはスリットパターンSL1が形成されているものとする。そして、柱状体30に対するスリットパターンSL3の位置が設計レイアウトデータで規定されているものとする。この時、柱状体30の位置ずれPA1が打ち消されるように、レチクル14に対するステージ16のシフト量PS1を設定することができる。そして、ステージ16をシフト量PS1だけ移動させた状態で露光光LXをウェハW上に投影し、レジスト膜Rを露光することができる。
次に、レジスト膜Rが露光された後、そのレジスト膜Rが現像されることで、レチクル14のスリットパターンSL1に対応したスリットパターンSL2がレジスト膜Rに形成される。スリットパターンSL2は、位置合わせ元のデバイスパターンを転写するマスクパターンとすることができる。
スリットパターンSL2がレジスト膜Rに形成されたウェハWは、図4(a)の合わせずれ検査装置3に搬送され、ステージ39上に置かれる。合わせずれ検査装置3に搬送される前にウェハWには、重ね合わせ検査マークMP1が形成されるとともに、レジスト膜Rには重ね合わせ検査マークMP2が形成される。
そして、光源31から照明光が出射され、照明レンズ32にて集光される。そして、照明光はハーフミラー33を介して対物レンズ34に入射し、ウェハW上に集光される。この時、照明光が重ね合わせ検査マークMP1、MP2に入射すると、重ね合わせ検査マークMP1、MP2にて反射される。なお、重ね合わせ検査マークMP1、MP2の高さ位置が異なる場合、対物レンズ34の焦点位置に合うようにステージ39を上下させてもよい。重ね合わせ検査マークMP1、MP2からの反射光は、対物レンズ34、ハーフミラー33および結像レンズ35を介して撮像素子36に入射する。この時、撮像素子36の撮像面36Aでは、重ね合わせ検査マークMP1、MP2にそれぞれ対応したマーク画像MQ1、MQ2が生成され、画像処理装置37に送られる。画像処理装置37では、各マーク画像MQ1、MQ2のエッジが抽出される。その後、演算処理装置38において、各マーク画像MQ1、MQ2のエッジ位置に基づいて、重ね合わせ検査マークMP1、MP2間の合わせずれが算出される。そして、この合わせずれがスペック範囲内にある場合、スリットパターンSL2がレジスト膜Rに形成されたウェハWがエッチング装置に送られる。
そして、図7(b1)および図7(b2)に示すように、スリットパターンSL2が形成されたレジスト膜Rをマスクとして積層体SKをエッチングすることで、スリットパターンSL3が積層体SKに形成される。スリットパターンSL3は、位置合わせ元のデバイスパターンとすることができる。
ここで、上述した第2実施形態では、積層体SKにかかる応力FS1に起因する柱状体30の位置ずれPA1が打ち消されるように、ステージ16のシフト量PS1を設定した。これにより、積層体SKの多層化などに伴って積層体SKにかかる応力FS1が増大し、その応力FS1に起因する柱状体30の位置ずれPA1が発生する場合においても、柱状体30とスリットパターンSL3との間の位置合わせ精度を向上させることができる。
一方、重ね合わせ検査マークMP1、MP2間の合わせずれがスペック範囲内にない場合、その合わせずれ量がホストコンピュータ4に送られる。そして、その合わせずれ量が低減されるように、図3(a)の露光装置の露光条件のパラメータを再設定することができる。また、図7(a1)および図7(a2)のレジスト膜Rを除去し、図6(b1)および図6(b2)に示すように、レジスト膜Rを付け直すことができる。そして、図7(a1)および図7(a2)の工程を再度経た後、図4(a)の合わせずれ検査装置3にて合わせずれ検査を行うことができる。そして、合わせずれ検査に合格するまでレジスト膜Rの付け直しを繰り返し、合わせずれ検査に合格したならエッチング工程に進むことができる。このエッチング工程でスリットパターンSL3が積層体SKに形成される。
次に、スリットパターンSL3を介して絶縁層23を選択的にエッチングすることで絶縁層22を残したまま絶縁層23を除去する。そして、絶縁層23の除去された部分にWまたはアモルファスシリコンなどの導電体を埋め込むことで、絶縁層22間にワード線を形成する。
なお、露光装置の露光条件のパラメータは、図5のショット領域SHごとに設定するようにしてもよいし、デバイス領域RV1〜RV6ごとに設定するようにしてもよいし、局所領域RL1〜RL6ごとに設定するようにしてもよい。なお、この露光条件のパラメータがショット領域SHごとに固定される場合、ステップ&リピート方式に対応した投影露光装置にも適用することができる。スキャン&リピート方式に対応した投影露光装置では、この露光条件のパラメータは、ステージ16のスキャン位置に応じて変化させるようにしてもよい。
以下、ショット領域SHの設定点において位置ずれの大きさおよび方向にばらつきがある場合の露光条件のパラメータに設定方法について数式を用いて説明する。
露光装置の露光条件のパラメータを図5のショット領域SHごとに設定する場合、各ショット領域SHにxy座標を設定し、露光条件のパラメータを係数とするxy座標直交関数でx軸方向の位置ずれ量dxおよびy軸方向の位置ずれ量dyを与えることができる。
位置ずれ量dx、dyは、xy座標直交関数を用いた以下の(1)式および(2)式で与えることができる。
dx=k+kx+ky+k+kxy+k11+k13+k15y+k17xy+k19・・・(1)
dy=k+ky+kx+k+k10xy+k12+k14+k16xy+k18y+k20・・・(2)
そして、ショット領域SHのxy座標上の各設定点で算出された位置ずれ量dx、dyを(1)式および(2)式に代入し、この時の連立方程式を解くことでパラメータk〜k20を算出することができる。ショット領域SHのxy座標上の設定点の個数は数百程度とすることができる。この時、ショット領域SHのxy座標上の設定点の個数が多いと、これらの全ての設定点の位置ずれ量dx、dyに適合したパラメータk〜k20を算出することができない。この時は、(1)式および(2)式のフィッティング残差が最小になるようにパラメータk〜k20をショット領域SHごとに算出することができる。
また、これらのパラメータk〜k20をステージ16のスキャン位置に応じて変化させる場合、各スキャン位置の設定点で算出された位置ずれ量dx、dyを(1)式および(2)式に代入し、この時の連立方程式を解くことでパラメータk〜k20をスキャン位置ごとに算出することができる。なお、(1)式および(2)式では、位置ずれ量dx、dyをxy座標直交関数で表す方法について示したが、極座標直交関数で表すようにしてもよい。
図8は、露光条件のパラメータで調整可能なxy座標のx軸方向の位置ずれを示す図である。
図8において、kはx軸方向のシフト成分、kはx軸方向の倍率成分、kはx軸方向の回転成分(またはx軸方向の直交度成分)、kはx軸方向の偏芯倍率成分、kはx軸方向の台形成分、k11はx軸方向の弓なり成分、k13はx軸方向の3次倍率成分、k15はx軸方向のアコーディオン成分、k17はx軸方向の樽型成分、k19はx軸方向の川の流れ成分を表すことができる。
図9は、露光条件のパラメータで調整可能なxy座標のy軸方向の位置ずれを示す図である。
図9において、kはy軸方向のシフト成分、kはy軸方向の倍率成分、kはy軸方向の回転成分(またはy軸方向の直交度成分)、kはy軸方向の偏芯倍率成分、k10はy軸方向の台形成分、k12はy軸方向の弓なり成分、k14はy軸方向の3次倍率成分、k16はy軸方向のアコーディオン成分、k18はy軸方向の樽型成分、k20はy軸方向の川の流れ成分を表すことができる。
これらのパラメータk〜k20を変化させることで、レチクル14に対するステージ16のスキャン速度、レチクル14に対するステージ16の傾き、レチクル14に対するステージ16の回転角およびウェハW上に投影される投影像の倍率などを変化させることができる。
このパラメータk〜k20は露光装置で補正可能な補正値に変換することができる。例えば、露光装置で補正可能な補正値として、シフトShiftX、ShiftY、ショット倍率ShotmagX、ShotmagY、ショット回転ShotrotY、ShotrotX、対称倍率Symmag、非対称倍率Asymmag、対称回転Symrotおよび非対称回転Asymrotがあるものとする。
この時、これらの補正値とパラメータk〜k20との関係は以下の式で表すことができる。
ShiftX=k
ShiftY=k
ShotmagX=k
ShotmagY=k
ShotrotY=−k
ShotrotX=k
Symmag=(k+k)/2
Asymmag=(k−k)/2
Symrot=(−k+k)/2
Asymrot=(−k−k)/2
露光装置の露光条件のパラメータを図5の局所領域RL1〜RL6ごとに設定する場合、各局所領域RL1〜RL6にXY座標を設定し、露光条件のパラメータを係数とするXY座標直交関数でX軸方向の位置ずれ量dXおよびY軸方向の位置ずれ量dYを与えることができる。
位置ずれ量dX、dYは、XY座標直交関数を用いた以下の(3)式および(4)式で与えることができる。
dX=K+KX+KY+K+KXY+K11+K13+K15Y+K17XY+K19・・・(3)
dY=K+KY+KX+K+K10XY+K12+K14+K16XY+K18Y+K20・・・(4)
なお、各パラメータK〜K20はパラメータk〜k20にそれぞれ対応させることができる。そして、各局所領域RL1〜RL6のXY座標上の各設定点で算出された位置ずれ量dX、dYを(3)式および(4)式に代入し、この時の連立方程式を解くことでパラメータK〜K20を算出することができる。各局所領域RL1〜RL6のXY座標上の設定点の個数は数百程度とすることができる。この時、各局所領域RL1〜RL6のXY座標上の設定点の個数が多いと、これらの全ての設定点の位置ずれ量dX、dYに適合したパラメータK〜K20を算出することができない。この時は、(3)式および(4)式のフィッティング残差が最小になるようにパラメータK〜K20を局所領域RL1〜RL6ごとに算出することができる。
また、これらのパラメータK〜K20をステージ16のスキャン位置に応じて変化させる場合、各スキャン位置の設定点で算出された位置ずれ量dX、dYを(3)式および(4)式に代入し、この時の連立方程式を解くことでパラメータK〜K20をスキャン位置ごとに算出することができる。なお、(3)式および(4)式では、位置ずれ量dX、dYをXY座標直交関数で表す方法について示したが、極座標直交関数で表すようにしてもよい。
ここで、ウェハのデバイス領域にかかる応力に起因する位置ずれに基づいてリソグラフィ工程における露光条件を補正することより、ウェハのデバイス領域にかかる応力に起因するデバイスパターンの位置ずれが発生する場合においても、デバイスパターン間の位置合わせ精度を向上させることができる。
(第3実施形態)
上述した第2実施形態では、応力FS1〜FS6によるデバイスパターンの位置ずれPA1〜PA6を補正するために、応力FS1〜FS6によるアライメントマークMA1および重ね合わせ検査マークMP1の位置ずれを反映させない場合を示したが、第3実施形態では、応力FS1〜FS6によるデバイスパターンの位置ずれPA1〜PA6を補正するために、応力FS1〜FS6によるアライメントマークMA1および重ね合わせ検査マークMP1の位置ずれを反映させるようにしてもよい。
図10は、第3実施形態に係る位置合わせ方法のショット領域における応力と位置ずれとの関係の一例を示す平面図である。
図10において、各デバイス領域RV1〜RV6で発生した応力FS1〜FS6に起因してアライメントマークMA1の位置ずれFAおよび重ね合わせ検査マークMP1の位置ずれFPが発生しているものとする。
この時、図1の位置ずれ算出部4Bでは、応力算出部4Aから送られた算出結果に基づいて、デバイス領域の所定点の位置ずれが算出されるだけでなく、アライメントマークMA1の位置ずれFAおよび重ね合わせ検査マークMP1の位置ずれFPも算出され、図3の位置ずれ補償部18Cに送られる。位置ずれ補償部18Cでは、位置ずれ算出部4Bで算出された位置ずれPA1〜PA6が補償されるように、露光装置の露光条件のパラメータが設定される。この時、アライメントマークMA1の位置ずれFAおよび重ね合わせ検査マークMP1の位置ずれFPが打ち消されるように露光条件のパラメータを設定することができる。
ここで、ウェハのデバイス領域にかかる応力に起因する位置ずれだけでなく、アライメントマークの位置ずれおよび重ね合わせ検査マークの位置ずれに基づいてリソグラフィ工程における露光条件を補正することより、デバイスパターン間の位置合わせ精度をより一層向上させることができる。なお、複数のアライメントマークMA1および複数の重ね合わせ検査マークMP1が各ショット領域SHに設けられている場合、各デバイス領域RV1〜RV6に最も近いアライメントマークMA1および重ね合わせ検査マークMP1をデバイス領域RV1〜RV6ごとに選択することができる。
(第4実施形態)
図11は、第4実施形態に係る位置合わせ方法を示すフローチャートである。
図11において、位置合わせ先工程でのウェハの高さを図1の表面形状計測装置1で計測する(S1)。位置合わせ先工程とは、位置合わせ先のデバイスパターンの形成工程である。位置合わせ先工程は、例えば、図6(a1)および図6(a2)の工程に対応する。
次に、パターニング工程でのウェハの高さを図1の表面形状計測装置1で計測する(S2)。パターニング工程とは、位置合わせ元のデバイスパターンを転写するマスクパターンの形成工程である。例えば、図1のパターニング装置2が露光装置の場合はレジストパターンの形成工程、図1のパターニング装置2がナノインプリント装置の場合はインプリントパターンの形成工程である。露光装置の場合のパターニング工程は、例えば、図6(b1)、図6(b2)、図7(a1)および図7(a2)の工程に対応する。
次に、位置合わせ先工程でのウェハの高さとパターニング工程でのウェハの高さとの差分データを算出する(S3)。そして、図1の応力算出部4Aおよび位置ずれ算出部4Bにおいて、ウェハ面内座標上で周波数解析された差分データにバンドパスフィルタを適用したり、XY座標直交関数または極座標直交関数を差分データに適用したりすることにより(S4)、この差分データをショット内応力とその応力に対応した位置ずれデータに変換する(S5)。なお、この変換では、製品情報、デバイス領域情報、ロット情報およびウェハ情報を参照することができる。製品情報は、図2(b)のチップ領域RPのチップがどの製品に用いられるかを示すことができる。デバイス領域情報は、ショットサイズやレチクル名を示すことができる。ロット情報は、ウェハW上の膜形成において、どの成膜装置やどのチャンバが用いられるかを示すことができる。ウェハ情報は、各ロット内のウェハがどのチャンバに振り分けられるかを示すことができる。
次に、パターニング工程の原板上のデバイス領域の配置座標を図1の補正値算出部4Cに入力する(S6)。なお、原板は、露光装置ではレチクルに対応させることができ、インプリント装置ではテンプレートに対応させることができる。次に、補正値算出部4Cにおいて、S5で算出した位置ずれデータをS6の配置座標に適用することにより、デバイス領域の配置座標における位置ずれデータを抽出する(S7)。次に、補正値算出部4Cにおいて、S7の位置ずれデータをXY座標直交関数または極座標直交関数で変換し(S8)、パターニング装置2のショットごとの補正値を算出する(S9)。なお、ショットごとの補正値の算出において、露光装置では(1)式および(2)式を用いることができる。
次に、S9で算出した補正値を図1の位置ずれ補償部2Aに入力する(S10)。そして、位置ずれ補償部2Aにおいて、この補正値に基づいてパターニング装置2の制御パラメータを設定する。そして、表面形状計測が計測されたウェハを表面形状計測装置1からパターニング装置2に搬送し、そのウェハのパターニングを実施する(S11)。次に、パターニングが実施されたウェハをパターニング装置2から合わせずれ検査装置3に搬送し、合わせずれ検査を行う(S12)。この時、パターニング前にウェハ上に形成された重ね合わせ検査マークと、パターニング後にウェハ上に形成された重ね合わせ検査マークとの合わせずれ量を計測し、位置ずれ算出部4Bに入力する(S13)。重ね合わせ検査マークは、例えば、ボックスインボックスパターン、バーインバーパターン、AIMパターンまたは散乱光計測用マークパターンなどを用いることができる。重ね合わせ検査マークは、ロットごと、ウェハごとまたはショットごとに変更してもよい。この時、デバイス領域の応力分布の傾向に近い応力分布を持つ重ね合わせ検査マークを選択することができる。
一方、パターニング工程の原板上のデバイス領域の配置座標を図1の補正値算出部4Cに入力する時に(S6)、位置ずれ算出部4Bは、パターニング工程の原板上の重ね合わせ検査マークの配置座標を取得する(S18)。また、位置ずれ算出部4Bは、パターニング工程の原板上のデバイス領域の配置座標を取得する(S19)。そして、位置ずれ算出部4Bは、これらの配置座標からデータ抽出を行い(S20)、デバイス領域と重ね合わせ検査マーク配置領域の位置ずれ差分を算出する(S21)。そして、位置ずれ算出部4Bは、S13で計測された合わせずれ量にS21で算出された位置ずれ差分を足し込むことにより、真の合わせずれ量を算出する(S14)。そして、位置ずれ算出部4Bは、真の合わせずれ量がスペック範囲内かどうかを判定し(S15)、スペック範囲内でない場合、真の合わせずれ量を補正値算出部4Cに入力する。補正値算出部4Cは、真の合わせずれ量が打ち消されるようにパターニング装置2のショットごとの補正値を再度算出し、位置ずれ補償部2Aに入力する(S16)。そして、位置ずれ補償部2Aにおいて、この補正値に基づいてパターニング装置2の制御パラメータを再設定する。また、ウェハ上のレジストを付け直し後、そのウェハをパターニング装置2に搬送し、そのウェハのパターニングを実施する(S11)。一方、S15で真の合わせずれ量がスペック範囲内と判定されると、次工程に進む(S17)。
(第5実施形態)
図12は、第5実施形態に係るパターン形成システムの概略構成を示すブロック図である。
図12において、このパターン形成システムには、図1の表面形状計測装置1およびホストコンピュータ4の代わりに応力計測装置5およびホストコンピュータ4´が設けられている。応力計測装置5、パターニング装置2および合わせずれ検査装置3はホストコンピュータ4´とデータ通信可能である。ホストコンピュータ4´には、位置ずれ算出部4Bおよび補正値算出部4Cが設けられている。
応力計測装置5は、ウェハのデバイス領域にかかる応力を計測する。この応力の計測では、例えば、X線応力測定法を用いるようにしてもよいし、収束電子線回折法を用いるようにしてもよいし、顕微レーザラマン分光法を用いるようにしてもよいし、これらの測定法を組み合わせてもよい。
そして、位置合わせ先のデバイスパターンがウェハ上に形成されると、応力計測装置5にてウェハのデバイス領域にかかる応力が計測され、その計測結果が位置ずれ算出部4Bに送られる。位置ずれ算出部4Bでは、応力計測装置5から送られた計測結果に基づいて、デバイス領域の所定点の位置ずれが算出され、補正値算出部4Cに送られる。補正値算出部4Cでは、位置ずれ算出部4Bから送られた算出結果に基づいて、デバイス領域のリソグラフィ工程における露光制御の補正値が算出され、位置ずれ補償部2Aに送られる。この補正値は、補正値算出部4Cから送られた位置ずれの算出結果が補償されるように設定することができる。位置ずれ補償部2Aでは、補正値算出部4Cから送られた補正値に基づいてパターニング装置2の位置合わせの制御パラメータが設定される。
また、応力が計測されたウェハは応力計測装置5からからパターニング装置2に搬送される。そして、パターニング装置2において、位置合わせ先のデバイスパターンが形成されたウェハ上に位置合わせ元のデバイスパターンを転写するマスクパターンが形成され、合わせずれ検査装置3に搬送される。合わせずれ検査装置3では、位置合わせ先のデバイスパターンとともにウェハ上に形成された重ね合わせ検査マークと、位置合わせ元のデバイスパターンを転写するマスクパターンとともにウェハ上に形成された重ね合わせ検査マークとの合わせずれが検査される。
ここで、ウェハのデバイス領域にかかる応力に起因する位置ずれに基づいてパターニング装置2の位置合わせの制御パラメータを設定することより、ウェハのデバイス領域にかかる応力に起因するデバイスパターンの位置ずれが発生する場合においても、デバイスパターン間の位置合わせ精度を向上させることができる。
(第6実施形態)
図13(a)は、第6実施形態に係る位置合わせ方法が適用されるデバイス領域における応力と位置ずれとの関係の一例を示す平面図、図13(b)は、露光光のスキャン時におけるウェハステージの制御方法を示す図である。
図13(a)において、ウェハWにはデバイス領域RV7が設けられている。この時、デバイス領域RV7には、応力FS7が集中する局所領域RL7が発生しているものとする。局所領域RL7では、応力FS7に起因してデバイスパターンPH7の位置ずれPA7が発生しているものとする。図13(a)では、デバイスパターンPH7がホールパターンである場合を示した。この位置ずれPA7はy軸方向に発生し、局所領域RL7の位置によって位置ずれPA7の大きさおよび方向が異なっているものとする。
この時、図13(b)に示すように、デバイスパターンPH7上に形成されるレジストパターンの位置合わせを制御する際に、この位置ずれPA7に応じてレチクル14のスキャン速度SV1を一定に維持したまま、ステージ16のスキャン速度SV2を変化させることができる。レチクル14に対してステージ16のスキャン速度SV2を変化させることにより、デバイスパターンPH7上に形成されるレジストパターンのシフト量を変化させることができる。デバイスパターンPH7上に形成されるレジストパターンのシフトは、(2)式のパラメータkまたは(4)式のパラメータKをスキャン位置に応じて変化させることで実現することができる。
ここで、スキャン位置に応じてスキャン速度SV2を変化させことで、局所領域RL7の位置ずれPA7の大きさおよび方向が異なっている場合においても、レジストパターンの位置合わせをデバイスパターンの位置ずれPA7に対応させることができ、デバイスパターン間の位置合わせ精度を向上させることができる。
(第7実施形態)
図14(a)は、第7実施形態に係る位置合わせ方法が適用されるデバイス領域における応力と位置ずれとの関係の一例を示す平面図、図14(b)は、図14(a)のデバイスパターンの位置ずれと変形との関係を示す平面図、図14(c)は、露光光のスキャン時におけるウェハステージの制御方法を示す図である。
図14(a)において、ウェハWにはデバイス領域RV8が設けられている。この時、デバイス領域RV8には、応力FS8が集中する局所領域RL8が発生しているものとする。局所領域RL8では、応力FS8に起因してデバイスパターンPH8の変形FDが発生しているものとする。図14(a)では、デバイスパターンPH8がホールパターンである場合を示した。この変形FDはx軸方向に扁平化され、局所領域RL8の位置によって変形量が異なっているものとする。変形FDは、図14(b)に示すように、デバイスパターンPH8の輪郭の位置ずれPA8に分解することができる。
この時、図14(c)に示すように、デバイスパターンPH8上に形成されるレジストパターンの位置合わせを制御する際に、この変形FDに応じてステージ16のθ3方向の傾き角Δθ3を変化させることができる。レチクル14に対してステージ16の傾き角Δθ3を変化させることにより、スキャン位置に応じたステージ面MXの傾きを変化させることができ、ステージ面MXに入射する露光光LXの光軸をθ3方向に変化させることができる。この時、露光光LXの光軸がθ3方向に変化すると、レジストパターンのx軸方向の扁平量が変化する。このため、スキャン位置に応じたステージ面MXの傾きを変化させることで、デバイスパターンPH8の変形FDに対応するようにレジストパターンを変形させることができ、デバイスパターン間の位置合わせ精度を向上させることができる。なお、デバイスパターンPH8の変形FDとともに、図13(a)に示すように、デバイスパターンPH8の位置ずれも発生する場合には、スキャン位置に応じてステージ16の傾きおよびスキャン速度を同時に変化させることができる。また、スキャン位置に応じてステージ16の傾きを変化させた時にレジストパターンの倍率も変化する時に露光時の倍率も同時に変化させることができる。
ここで、スキャン位置に応じて露光条件の複数のパラメータを同時に変化させることで、デバイス領域の位置ずれや変形や歪が複合的に発生している場合においても、レジストパターンの位置合わせをデバイスパターンの位置ずれや変形や歪に対応させることができ、デバイスパターン間の位置合わせ精度を向上させることができる。
(第8実施形態)
図15は、第8実施形態に係る位置ずれ補償部のハードウェア構成を示すブロック図である。
図15において、図3の位置ずれ補償部18Cには、CPUなどを含むプロセッサ41、固定的なデータを記憶するROM42、プロセッサ41に対してワークエリアなどを提供するRAM43、人間とコンピュータとの間の仲介を行うヒューマンインターフェース44、外部との通信手段を提供する通信インターフェース45、プロセッサ1を動作させるためのプログラムや各種データを記憶する外部記憶装置46を設けることができ、プロセッサ41、ROM42、RAM43、ヒューマンインターフェース44、通信インターフェース45および外部記憶装置46は、バス47を介して接続されている。
なお、外部記憶装置46としては、例えば、ハードディスクなどの磁気ディスク、DVDなどの光ディスク、USBメモリやメモリカードなどの可搬性半導体記憶装置などを用いることができる。また、ヒューマンインターフェース44としては、例えば、入力インターフェースとしてキーボードやマウスやタッチパネル、出力インターフェースとしてディスプレイやプリンタなどを用いることができる。また、通信インターフェース45としては、例えば、インターネットやLANなどに接続するためのLANカードやモデムやルータなどを用いることができる。ここで、外部記憶装置46には、位置合わせ先のデバイスパターンに対して位置合わせを行う時に、位置合わせ先のデバイスパターンの位置ずれを補償する位置ずれ補償プログラム46Aがインストールされている。そして、位置ずれ補償プログラム46Aがプロセッサ41にて実行されると、位置合わせ先のデバイスパターンの位置ずれが補償されるように図3の露光装置の露光条件が設定される。
なお、プロセッサ41に実行させる位置ずれ補償プログラム46Aは、外部記憶装置46に格納しておき、位置ずれ補償プログラム46Aの実行時にRAM43に読み込むようにしてもよいし、位置ずれ補償プログラム46AをROM42に予め格納しておくようにしてもよいし、通信インターフェース45を介して位置ずれ補償プログラム46Aを取得するようにしてもよい。また、位置ずれ補償プログラム46Aは、スタンドアロンコンピュータに実行させてもよいし、クラウドコンピュータに実行させてもよい。
(第9実施形態)
図16は、第9実施形態に係るパターン形成システムの概略構成を示すブロック図である。
図16において、このパターン形成システムには、図1のパターニング装置2およびホストコンピュータ4の代わりにパターニング装置2´およびホストコンピュータ4´が設けられている。また、このパターン形成システムには、CADシステム6、マスクデータ作成装置7およびレーザ加工機8が追加されている。なお、レーザ加工機8は、例えば、フェムト秒レーザを用いることができる。表面形状計測装置1、パターニング装置2´および合わせずれ検査装置3はホストコンピュータ4´とデータ通信可能である。なお、パターニング装置2´は露光装置であってもよいし、ナノインプリント装置であってもよい。ホストコンピュータ4には、応力算出部4A、位置ずれ算出部4Bおよび打ち込み位置算出部4Dが設けられている。打ち込み位置算出部4Dは、原板に対するレーザ光の打ち込み位置を算出する。原板は、露光装置ではレチクル、ナノインプリント装置ではテンプレートである。
そして、CADシステム6において半導体集積回路の設計レイアウトデータDLが作成され、マスクデータ作成装置7に送られる。マスクデータ作成部7において、設計レイアウトデータDLで指定される設計レイアウトパターンに対応したマスクデータが作成される。そして、レチクルの遮光膜には、マスクデータ作成部7にて作成されたマスクデータに対応したスリットパターンが形成される。テンプレートには、マスクデータ作成部7にて作成されたマスクデータに対応した凹パターンまたは凸パターンが形成される。
なお、図16では、パターン形成システムに表面形状計測装置1を設けた構成について示したが、図12に示すように、応力計測装置5を設けるようにしてもよい。
図17は、図16のパターン形成システムに適用される露光装置の概略構成を示す斜視図である。
図17の露光装置では、図3の露光制御部18の代わりに露光制御部18´が設けられている。露光制御部18´には、位置合わせ部18Aおよびスキャン制御部18Bが設けられている。この時、この露光装置では、図3のレチクル14の代わりにレチクル14´を用いることができる。
図18(a)は、図17の露光装置に適用されるレチクルの構成の一例を示す平面図、図18(b)は、図17の露光装置に適用されるレチクルの構成のその他の例を示す平面図である。
図18(a)のレチクル14´は、図13(a)のデバイス領域RV7に適用されるものとする。レチクル14´には遮光膜PLが設けられ、遮光膜PLにはスリットパターンSL1が形成されている。また、レチクル14´には空孔VAが形成されている。なお、空孔VAにゴミが入らないようにするため、レチクル14´の内部に空孔VAを形成することができる。この空孔VAによりレチクル14´に応力が発生する。そして、この応力によりスリットパターンSL1に位置ずれPA7´を発生させることができる。このスリットパターンSL1の位置ずれPA7´は、デバイスパターンPH7の位置ずれPA7に対応させることができる。
この時、図16の打込位置算出部4Dには、CADシステム6で生成されたスリットパターンSL1の設計レイアウトデータDLが送られるとともに、位置ずれ算出部4Bで算出されたデバイスパターンPH7の位置ずれPA7が送られる。そして、位置ずれPA7に対応した位置ずれPA7´を発生させるための空孔VAの打ち込み位置DIが算出され、レーザ加工機8に送られる。そして、レーザ加工機8において、打ち込み位置DIに従ってフェムト秒レーザがレチクル14´に打ち込まれることで、レチクル14´に空孔VAが形成される。
ここで、空孔VAの打ち込み位置を変化させることで、スリットパターンSL1の位置ずれ量や位置ずれ方向の自由度を向上させることができる。このため、露光制御では対応できないような多様な位置ずれにも対応させることができ、デバイスパターン間の位置合わせ精度を向上させることができる。
図17の露光装置では、図18(a)のレチクル14´の代わりに図18(b)のレチクル14´´を用いるようにしてもよい。このレチクル14´´は、図13(a)のデバイス領域RV7に適用されるものとする。レチクル14´´には遮光膜PLが設けられ、遮光膜PLにはスリットパターンSL1の代わりにスリットパターンSL1´が形成されている。スリットパターンSL1´は、スリットパターンSL1に対して位置ずれPA7´を持っている。このスリットパターンSL1´の位置ずれPA7´は、デバイスパターンPH7の位置ずれPA7に対応させることができる。
この時、図16のCADシステム6には、位置ずれ算出部4Bで算出されたデバイスパターンPH7の位置ずれPA7が送られる。そして、スリットパターンSL1の配置位置が位置ずれPA7分だけ補正された設計レイアウトデータDLが生成され、マスクデータ作成装置7に送られる。マスクデータ作成装置7において、設計レイアウトデータDLで指定される設計レイアウトパターンに対応したマスクデータが作成される。そして、レチクル14´の遮光膜PLには、スリットパターンSL1に対して位置ずれPA7´を伴うスリットパターンSL1´が形成される。
ここで、位置ずれPA7に応じて設計レイアウトデータDLを変更することで、露光制御では対応できないような多様な位置ずれにも対応させることができ、デバイスパターン間の位置合わせ精度を向上させることができる。
(第10実施形態)
図19は、第10実施形態に係る露光装置の概略構成を示す斜視図である。
図19において、この露光装置には、図3の露光制御部18の代わりに露光制御部18´´が設けられている。また、この露光装置には、表面形状計測装置51および応力計測装置52が追加されている。なお、表面形状計測装置51および応力計測装置52のうちのどちらか一方のみを設けるようにしてもよい。露光制御部18´´には、位置合わせ部18A、スキャン制御部18B、位置ずれ補償部18C、補正値算出部18D、位置ずれ算出部18Eおよび応力算出部18Fが設けられている。表面形状計測装置51は、図1の表面形状計測装置1と同様に動作することができる。応力計測装置52は、図12の応力計測装置5と同様に動作することができる。補正値算出部18Dは、図1の補正値算出部4Cと同様に動作することができる。位置ずれ算出部18Eは、図1の位置ずれ算出部4Bと同様に動作することができる。応力算出部18Fは、図1の応力算出部4Aと同様に動作することができる。
そして、レジスト膜Rが塗布されたウェハWがチャック17上に搬送される。レジスト膜Rが塗布される前のウェハWには、合わせ先パターンがデバイス領域に形成されている。そして、ウェハWがチャック17にて吸引されることでウェハWがチャック17上に固定される。
そして、表面形状計測装置51にてウェハWの表面形状が計測され、その計測結果が応力算出部18Fに送られる。応力算出部18Fでは、表面形状計測装置51から送られた計測結果に基づいてウェハWのデバイス領域にかかる応力が算出され、その算出結果が位置ずれ算出部18Eに送られる。この時、表面形状計測装置51にてウェハの表面形状を計測する代わりに、応力計測装置52にてウェハWのデバイス領域にかかる応力を計測し、その算出結果を位置ずれ算出部18Eに送るようにしてもよい。なお、表面形状計測装置51による表面形状の計測および応力計測装置52による応力の計測は、ウェハWをチャック17上に固定して行ってもよいし、ウェハWをチャック17上に固定することなく行ってもよい。ウェハWをチャック17上に固定して表面形状または応力を計測することにより、チャック17の固定によるウェハWの表面形状または応力の変動をその計測値に反映させることができる。
位置ずれ算出部18Eでは、応力算出部18Fから送られた算出結果に基づいて、デバイス領域の所定点の位置ずれが算出され、補正値算出部18Dに送られる。補正値算出部18Dでは、位置ずれ算出部18Eから送られた算出結果に基づいて、デバイス領域のリソグラフィ工程における露光制御の補正値が算出され、位置ずれ補償部18Cに送られる。
そして、非露光光LNがアライメントマークMA1、MA2に照射され、その非露光光LNが反射系19を介してアライメント検出系20に入射される。そして、位置合わせ部18Aにおいて、アライメントマークMA1、MA2が重なるようにステージ16の位置が調整されることで、レチクル14とショット領域との位置合わせが行われる。
次に、光源11から露光光LXが出射される。露光光LXは、照明レンズ12にて平行光に変換された後、スリット板13に導かれ、スリット状に整形される。そして、スリット状に整形された露光光LXは、レチクル14に入射する。レチクル14を通過した露光光LXは、投影光学系15にてウェハW上に投影され、レジスト膜Rが露光される。スキャン&リピート方式では、露光光LXがウェハW上に投影されている時に、レチクル14およびステージ16のスキャンが図2(a)のスキャン方向DSに沿って同期して行われる。ここで、位置ずれ補償部18Cでは、補正値算出部4Cで算出された補正値に基づいてレジスト膜Rの露光条件が制御される。
このように、図19の構成では、ウェハWの表面形状または応力をステージ16上で計測し、その計測結果に基づいて露光制御を行うことができる。これにより、ウェハWの表面形状または応力の計測時に露光時の実際のウェハWの状態をその計測結果に忠実に反映させるこがができ、デバイスパターン間の位置合わせ精度をより一層向上させることができる。
また、図19の構成では、図1の表面形状計測装置1または図12の応力計測装置5とパターニング装置2との間でウェハWを搬送する必要がなくなることから、スループットを向上させることができる。
なお、上述した実施形態では、露光装置の投影光学系に投影レンズを用いた場合を示したが、EUV(Extreme Ultra Violet)露光装置などでは、投影光学系に投影ミラーを用いるようにしてもよい。
(第11実施形態)
図20は、第11実施形態に係るインプリント装置の概略構成を示す断面図である。
図20において、このインプリント装置には、紫外光をウェハW上に照射する光源61、テンプレート62をウェハW上に押し当てる押当部63、ウェハWにインプリント材を吐出するノズル64、ウェハWを載せるステージ65、ウェハWを吸引するチャック66およびアライメントマークを検出するアライメント検出系67が設けられている。また、このインプリント装置には、表面形状計測装置71および応力計測装置72が設けられている。なお、表面形状計測装置71および応力計測装置72のうちのどちらか一方のみを設けるようにしてもよい。ステージ65は、図3(a)のステージ16と同様に、x軸方向、y軸方向およびz軸方向に移動させたり、θ1方向に回転させたり、θ2方向またはθ3方向に傾けたりすることができる。インプリント装置には、テンプレート62の押当位置を制御するパターニング制御部68が設けられている。パターニング制御部68には、位置合わせ部68A、位置ずれ補償部68C、補正値算出部68D、位置ずれ算出部68Eおよび応力算出部68Fが設けられている。
表面形状計測装置71は、図1の表面形状計測装置1と同様に動作することができる。応力計測装置72は、図12の応力計測装置5と同様に動作することができる。補正値算出部68Dは、図1の補正値算出部4Cと同様に動作することができる。なお、インプリント装置では、露光装置の露光制御に用いられるパラメータを変更できない場合があるので、そのパラメータは扱わないようにすることができる。例えば、図19の露光装置では倍率を変化させることができるが、図20のインプリント装置では倍率を変化させることができない。インプリント装置の倍率を変化させるために、テンプレート62を加熱する加熱部またはテンプレート62を冷却する冷却部を設けるようにしてもよい。テンプレート62を加熱したり冷却したりすることでテンプレート62を熱膨張させたり熱収縮させたりすることができ、インプリント装置の倍率を変化させることができる。位置ずれ算出部68Eは、図1の位置ずれ算出部4Bと同様に動作することができる。応力算出部68Fは、図1の応力算出部4Aと同様に動作することができる。位置合わせ部68Aは、アライメント検出系67で検出されたアライメントマークの検出位置に基づいて、テンプレート62とショット領域との位置合わせを行う。位置ずれ補償部68Cは、補正値算出部68Dで算出された補正値に基づいて、テンプレート62の押当位置を補正する。この押当位置の補正では、テンプレート62に対するステージ65の位置、テンプレート62に対するステージ65の傾きおよびテンプレート62に対するステージ65の回転角のうちの少なくともいずれか1つを補正することができる。
そして、合わせ先パターンがデバイス領域に形成されたウェハWがチャック66上に搬送される。そして、ウェハWがチャック66にて吸引されることでウェハWがチャック66上に固定される。そして、表面形状計測装置71にてウェハWの表面形状が計測され、その計測結果が応力算出部68Fに送られる。応力算出部68Fでは、表面形状計測装置71から送られた計測結果に基づいてウェハWのデバイス領域にかかる応力が算出され、その算出結果が位置ずれ算出部68Eに送られる。この時、表面形状計測装置71にてウェハWの表面形状を計測する代わりに、応力計測装置72にてウェハWのデバイス領域にかかる応力を計測し、その算出結果を位置ずれ算出部68Eに送るようにしてもよい。位置ずれ算出部68Eでは、応力算出部68Fから送られた算出結果に基づいて、デバイス領域の所定点の位置ずれが算出され、補正値算出部68Dに送られる。補正値算出部68Dでは、位置ずれ算出部68Eから送られた算出結果に基づいて、デバイス領域の押当位置の補正値が算出され、位置ずれ補償部68Cに送られる。
そして、インクジェット法などを用いることにより、ノズル64からインプリント材をウェハW上に吐出せさる。ここで、アライメント検出系67ではアライメントマークからのアライメント光が検出される。そして、位置合わせ部68Aにおいて、アライメント検出系67の検出結果に基づいて、テンプレート62とウェハWのショット領域との位置合わせが行われる。
次に、テンプレート62をウェハW上のインプリント材に押し当てることにより、ウェハW上にインプリントパターンを形成する。テンプレート62をウェハW上のインプリント材に押当てる時に、位置ずれ補償部68Cでは、補正値算出部68Dから送られた補正値に基づいてテンプレート62の押当位置が補正される。
次に、テンプレート62をインプリント材に押し当てたまま、光源61からテンプレート62を通してインプリント材に紫外線を照射することにより、インプリント材を硬化させる。
このように、図20の構成では、ウェハWの表面形状または応力をステージ65上で計測し、その計測結果に基づいて押当位置を補正することができる。これにより、ウェハWの表面形状または応力の計測時に押当前の実際のウェハWの状態をその計測結果に忠実に反映させることができ、デバイスパターン間の位置合わせ精度を向上させることができる。
また、図20の構成では、図1の表面形状計測装置1とパターニング装置2との間でウェハWを搬送する必要がなくなることから、スループットを向上させることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 表面形状計測装置、2 パターニング装置、3 合わせずれ検査装置、4 ホストコンピュータ、5 応力計測装置、6 CADシステム、7 マスクデータ作成装置、8 レーザ加工機

Claims (4)

  1. ウェハのデバイス領域にかかる応力に基づいて前記デバイス領域の所定点の位置ずれを算出し、
    前記所定点の位置ずれに基づいて、前記デバイス領域のリソグラフィ工程における露光条件を補正し、
    前記リソグラフィ工程前に第1重ね合わせ検査マークを前記ウェハ上に形成し、
    前記デバイス領域にかかる応力に基づいて前記第1重ね合わせ検査マークの第1の位置ずれを算出し、
    前記リソグラフィ工程で前記ウェハ上に形成された第2重ね合わせ検査マークと前記第1重ね合わせ検査マークとの間の第2の位置ずれを計測し、
    前記第1の位置ずれと前記第2の位置ずれに基づいて、前記第2の位置ずれを評価する位置合わせ方法。
  2. 記デバイス領域にかかる応力に基づいて前記デバイス領域のパターンの変形量または歪量を算出し、
    前記パターンの変形量または歪量に基づいて、前記デバイス領域のリソグラフィ工程における露光条件を補正する請求項1に記載の位置合わせ方法。
  3. 前記デバイス領域内で所定値以上の応力が発生する局所領域ごとにXY座標を設定し、
    前記XY座標ごとに前記露光条件のパラメータを算出する請求項1または2に記載の位置合わせ方法。
  4. ウェハ上のデバイス領域にパターンを形成するパターニング装置と、
    前記ウェハ上の重ね合わせ検査マークの合わせずれを検査する合わせずれ検査装置と、
    前記パターニング装置および前記合わせずれ検査装置に接続されるホストコンピュータとを備え、
    前記ホストコンピュータは、前記デバイス領域にかかる応力に基づいて、前記デバイス領域の所定点の位置ずれおよび前記重ね合わせ検査マークの位置ずれを算出する位置ずれ算出部と、
    前記デバイス領域の所定点の位置ずれおよび前記重ね合わせ検査マークの位置ずれに基づいて、前記デバイス領域のパターニング工程における制御パラメータの補正値を算出する補正値算出部とを備え、
    前記パターニング装置は、
    前記補正値に基づいて、前記デバイス領域のパターニング工程における制御パラメータを設定する位置ずれ補償部を備えるパターン形成システム。
JP2015226578A 2015-11-19 2015-11-19 位置合わせ方法およびパターン形成システム Active JP6489999B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015226578A JP6489999B2 (ja) 2015-11-19 2015-11-19 位置合わせ方法およびパターン形成システム
US15/015,468 US9966284B2 (en) 2015-11-19 2016-02-04 Alignment method, pattern formation system, and exposure device
US15/947,339 US10283392B2 (en) 2015-11-19 2018-04-06 Alignment method, pattern formation system, and exposure device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015226578A JP6489999B2 (ja) 2015-11-19 2015-11-19 位置合わせ方法およびパターン形成システム

Publications (2)

Publication Number Publication Date
JP2017097056A JP2017097056A (ja) 2017-06-01
JP6489999B2 true JP6489999B2 (ja) 2019-03-27

Family

ID=58721060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015226578A Active JP6489999B2 (ja) 2015-11-19 2015-11-19 位置合わせ方法およびパターン形成システム

Country Status (2)

Country Link
US (2) US9966284B2 (ja)
JP (1) JP6489999B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7022615B2 (ja) * 2018-02-26 2022-02-18 キヤノン株式会社 インプリント方法、インプリント装置、モールドの製造方法、および、物品の製造方法
JP7034771B2 (ja) * 2018-03-02 2022-03-14 キオクシア株式会社 露光装置、露光方法、及び半導体装置の製造方法
JP7086711B2 (ja) * 2018-05-18 2022-06-20 キヤノン株式会社 インプリント装置、および物品製造方法
CN112585540A (zh) * 2018-08-22 2021-03-30 Asml荷兰有限公司 量测设备
JP2020034682A (ja) 2018-08-29 2020-03-05 キオクシア株式会社 露光方法、露光制御装置および半導体装置の製造方法
KR20200090488A (ko) 2019-01-21 2020-07-29 삼성전자주식회사 반도체 소자 제조 방법
JP7324051B2 (ja) 2019-05-28 2023-08-09 キヤノン株式会社 リソグラフィ装置、物品の製造方法及び制御方法
JP2021040002A (ja) 2019-09-02 2021-03-11 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
JP2021044326A (ja) 2019-09-09 2021-03-18 キオクシア株式会社 半導体装置および半導体装置の製造方法
KR102273278B1 (ko) * 2019-09-10 2021-07-07 (주)오로스 테크놀로지 오버레이 측정장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326349A (ja) * 1996-06-06 1997-12-16 Hitachi Ltd パターン露光の補正方法
JP4434372B2 (ja) * 1999-09-09 2010-03-17 キヤノン株式会社 投影露光装置およびデバイス製造方法
JP2001274080A (ja) * 2000-03-28 2001-10-05 Canon Inc 走査型投影露光装置及びその位置合わせ方法
JP2003059808A (ja) 2001-08-20 2003-02-28 Nikon Corp 露光方法及びデバイス製造方法
JP4261810B2 (ja) * 2002-03-18 2009-04-30 キヤノン株式会社 露光装置、デバイス製造方法
US7830493B2 (en) * 2005-10-04 2010-11-09 Asml Netherlands B.V. System and method for compensating for radiation induced thermal distortions in a substrate or projection system
WO2007103566A2 (en) 2006-03-09 2007-09-13 Ultratech, Inc. Determination of lithography misalignment based on curvature and stress mapping data of substrates
US20080182344A1 (en) * 2007-01-30 2008-07-31 Steffen Mueller Method and system for determining deformations on a substrate
US8175831B2 (en) 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
WO2008151083A1 (en) 2007-05-30 2008-12-11 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
US7847954B2 (en) 2008-05-15 2010-12-07 Kla-Tencor Corporation Measuring the shape and thickness variation of a wafer with high slopes
JP2010186918A (ja) 2009-02-13 2010-08-26 Nikon Corp アライメント方法、露光方法及び露光装置、デバイス製造方法、並びに露光システム
JP2011066323A (ja) 2009-09-18 2011-03-31 Toshiba Corp 露光処理の補正方法
US8768665B2 (en) 2010-01-08 2014-07-01 Kla-Tencor Technologies Corporation Site based quantification of substrate topography and its relation to lithography defocus and overlay
US8630479B2 (en) 2011-01-07 2014-01-14 Kla-Tencor Corporation Methods and systems for improved localized feature quantification in surface metrology tools
US9031810B2 (en) 2011-01-11 2015-05-12 Haiguang Chen Methods and systems of object based metrology for advanced wafer surface nanotopography
NL2008272A (en) * 2011-03-09 2012-09-11 Asml Netherlands Bv Lithographic apparatus.
US9354526B2 (en) 2011-10-11 2016-05-31 Kla-Tencor Corporation Overlay and semiconductor process control using a wafer geometry metric
US9177370B2 (en) 2012-03-12 2015-11-03 Kla-Tencor Corporation Systems and methods of advanced site-based nanotopography for wafer surface metrology
US9588441B2 (en) 2012-05-18 2017-03-07 Kla-Tencor Corporation Method and device for using substrate geometry to determine optimum substrate analysis sampling
TWI468880B (zh) * 2012-06-15 2015-01-11 Asml Netherlands Bv 定位系統、微影裝置及器件製造方法
US8703368B2 (en) 2012-07-16 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process
US9430593B2 (en) 2012-10-11 2016-08-30 Kla-Tencor Corporation System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking

Also Published As

Publication number Publication date
JP2017097056A (ja) 2017-06-01
US20180233389A1 (en) 2018-08-16
US9966284B2 (en) 2018-05-08
US20170148656A1 (en) 2017-05-25
US10283392B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
JP6489999B2 (ja) 位置合わせ方法およびパターン形成システム
CN107924140B (zh) 测量光刻工艺参数的方法和设备、衬底以及该方法中使用的图案化装置
US9436080B2 (en) Method and apparatus for correcting errors on a wafer processed by a photolithographic mask
US20230021079A1 (en) Method for controlling a lithographic apparatus and associated apparatuses
TWI634393B (zh) 測量一基板上之一目標結構之一性質之方法及檢測裝置
TWI702478B (zh) 微影裝置、元件製造方法及相關資料處理裝置與電腦程式產品
KR101087515B1 (ko) 얼라인먼트 조건 결정 방법 및 장치, 그리고 노광 방법 및장치
US11199782B2 (en) Lithographic process and apparatus and inspection process and apparatus
TWI483064B (zh) 微影製程及使用於一微影系統之微影製程
KR20180058819A (ko) 계측 방법, 타겟 및 기판
KR102492186B1 (ko) 제조 장치 및 연관된 장치를 제어하는 방법
KR20220143743A (ko) 리소그래피 공정에서 오버레이 오류를 보정하기 위한 시스템 및 방법
JP2011060882A (ja) 露光方法、デバイス製造方法、及び露光システム
TWI443476B (zh) 動態晶圓對位方法及曝光掃瞄系統
JP7203725B2 (ja) 基板の特性を測定する方法、検査装置、リソグラフィシステム、及びデバイス製造方法
TW201732448A (zh) 自度量衡資料源分離
US20210193493A1 (en) Wafer overlay marks, overlay measurement systems, and related methods
JP7227352B2 (ja) 製造プロセスを制御する方法及び関連する装置
TWI820371B (zh) 用於微影裝置製造程序之檢測工具及度量衡方法
NL2006099A (en) Calibration of lithographic apparatus.
JP2012079735A (ja) マスク伸縮補正最適化方法、露光方法及びデバイス製造方法、並びにデバイス製造システム
CN116830045A (zh) 用于确定光刻曝光设备的一个或更多个致动器的聚焦致动轮廓的方法
JP2020008762A (ja) パターニング支援システム、パターニング方法、及びプログラム
KR20230014699A (ko) 샘플링 스킴을 최적화하는 방법 및 연관된 장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190226

R150 Certificate of patent or registration of utility model

Ref document number: 6489999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350