JP2017097056A - 位置合わせ方法、パターン形成システムおよび露光装置 - Google Patents
位置合わせ方法、パターン形成システムおよび露光装置 Download PDFInfo
- Publication number
- JP2017097056A JP2017097056A JP2015226578A JP2015226578A JP2017097056A JP 2017097056 A JP2017097056 A JP 2017097056A JP 2015226578 A JP2015226578 A JP 2015226578A JP 2015226578 A JP2015226578 A JP 2015226578A JP 2017097056 A JP2017097056 A JP 2017097056A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- pattern
- positional deviation
- device region
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70141—Illumination system adjustment, e.g. adjustments during exposure or alignment during assembly of illumination system
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
Abstract
Description
図1は、第1実施形態に係るパターン形成システムの概略構成を示すブロック図である。
図1において、パターン形成システムには、表面形状計測装置1、パターニング装置2、合わせずれ検査装置3およびホストコンピュータ4が設けられている。表面形状計測装置1、パターニング装置2および合わせずれ検査装置3はホストコンピュータ4とデータ通信可能である。表面形状計測装置1からパターニング装置2にウェハを搬送可能であるとともに、パターニング装置2から合わせずれ検査装置3にウェハを搬送可能である。パターニング装置2には、位置ずれ補償部2Aが設けられている。なお、パターニング装置2は露光装置であってもよいし、ナノインプリント装置であってもよい。ホストコンピュータ4には、応力算出部4A、位置ずれ算出部4Bおよび補正値算出部4Cが設けられている。
以下、図1のパターニング装置2として、スキャン&リピート方式に対応した投影露光装置が用いられ、ウェハ上に3次元NANDフラッシュメモリを形成する場合を例にとって詳細に説明する。
また、図2(b)に示すように、各ショット領域SHにはチップ領域RPが配置されている。各ショット領域SHの周囲には、アライメントマークMA1および重ね合わせ検査マークMP1が配置されている。各ショット領域SHの周囲には、アライメントマークMA1および重ね合わせ検査マークMP1をそれぞれ複数個配置することができる。なお、図2(b)では、1つのショット領域SHに6つのチップ領域RPが配置された場合を例にとったが、1つのショット領域SHに配置されるチップ領域RPの個数はいくつでもよい。
また、図2(c)に示すように、各チップ領域RPには、デバイス領域RVが設けられている。デバイス領域RVには、メモリセルアレイ領域RA、ロウデコーダ領域LDおよびセンスアンプ領域SAが設けられている。メモリセルアレイ領域RAでは、メモリセルを3次元的に配置することができる。デバイス領域RVの周囲には、パッド領域PDが設けられている。
図3(a)において、露光装置には、露光光LXを出射する光源11、露光光LXをレチクル14に照射する照明レンズ12、露光光LXをスリット状に整形するスリット板13、レチクル14を通過した露光光LXをウェハW上に投影する投影光学系15およびウェハWを載せるステージ16が設けられている。スリット板13にはスリット13Aが設けられている。ステージ16上には、ウェハWを吸着するチャック17が設けられている。ウェハW上にはレジスト膜Rが塗布されている。レジスト膜Rが塗布される前のウェハW上にはアライメントマークMA1が形成されている。レチクル14にはアライメントマークMA2が形成されている。ステージ16は、x軸方向、y軸方向およびz軸方向に移動させることができる。また、ステージ16は、θ1方向に回転させたり、θ2方向またはθ3方向に傾けたりすることができる。投影光学系15は、ウェハW上に投影される投影像の倍率を変化させることができる。露光光LXは、例えば、紫外光を用いることができる。
さらに、露光装置には、ウェハW上のレジスト膜Rを露光制御する露光制御部18が設けられている。露光制御部18には、位置合わせ部18A、スキャン制御部18Bおよび位置ずれ補償部18Cが設けられている。位置合わせ部18Aは、アライメントマークMA1、MA2の検出位置に基づいて、レチクル14とショット領域SHとの位置合わせを行う。スキャン制御部18Bは、レチクル14およびステージ16のスキャン制御を行う。この時、スキャン&リピート方式では、レチクル14のスキャンSC1およびステージ16のスキャンSC2を同期させることができる。位置ずれ補償部18Cは、デバイス領域RVの所定点の位置ずれに基づいて、デバイス領域RVの露光制御を行う。この時、デバイス領域RVの所定点の位置ずれに基づいてデバイス領域RVの露光条件のパラメータを補正することができる。この露光条件は、レチクル14に対するステージ16のスキャン速度、レチクル14に対するステージ16の傾き、レチクル14に対するステージ16の回転角およびウェハW上に投影される投影像の倍率のうちの少なくともいずれか1つから選択することができる。
図4(a)において、合わせずれ検査装置3には、光源31、照明レンズ32、ハーフミラー33、対物レンズ34、結像レンズ35、撮像素子36、画像処理装置37、演算処理装置38およびステージ39が設けられている。光源31は、ウェハWを照明する照明光を発生する。照明光の波長は可視領域または赤外領域に設定することができる。照明レンズ32は、光源31から放射された照明光を集光させる。ハーフミラー33は、ウェハWから放射された照明光を反射させたり、ウェハWから反射された反射光を透過させたりする。対物レンズ34は、照明光をウェハW上に集光させる。結像レンズ35は、撮像素子36の撮像面に照明光を集光させる。撮像素子36は、ウェハW上の重ね合わせ検査マークMP1、MP2を撮像する。撮像素子36は、CCDであってもよいし、CMOSイメージセンサであってもよい。画像処理装置37は、撮像素子36で撮像された撮像画像を画像処理する。演算処理装置38は、撮像素子36で撮像された撮像画像に基づいて、重ね合わせ検査マークMP1、MP2の合わせずれ量を算出する。ステージ39はウェハWを保持することができる。ウェハW上にはレジスト膜Rが形成されている。ウェハWには、重ね合わせ検査マークMP1が形成されている。レジスト膜Rには、重ね合わせ検査マークMP2が形成されている。
図5において、ショット領域SHにはチップ領域RPごとにデバイス領域RV1〜RV6が設けられている。この時、各デバイス領域RV1〜RV6には、応力FS1〜FS6がそれぞれ集中する局所領域RL1〜RL6が発生しているものとする。各局所領域RL1〜RL6は、例えば、図2(c)のメモリセルアレイ領域RAに対応することができる。各局所領域RL1〜RL6では、応力FS1〜FS6にそれぞれ起因してデバイスパターンの位置ずれPA1〜PA6が発生しているものとする。局所領域RL1〜RL6は、所定値以上の位置ずれPA1〜PA6をそれぞれ引き起こす応力FS1〜FS6が発生する範囲に限定することができる。
メモリセルアレイ領域RAのベース層21上には、積層体SKが形成されている。積層体SKは、互いに材料の異なる絶縁層22、23が交互に積層されている。例えば、絶縁層22はシリコン酸化膜、絶縁層23はシリコン窒化膜を用いることができる。積層体SKにはメモリホール29が形成されている。メモリホール29内には柱状体30が埋め込まれている。柱状体30には、データを記憶するメモリ膜をメモリホール29に内周に沿って設けることができる。柱状体30は、位置合わせ先のデバイスパターンとすることができる。
そして、この時のウェハWの表面形状を表面形状計測装置1にて計測する。この表面形状の計測により、メモリセルアレイ領域RAの高さHL1の分布およびロウデコーダ領域LDの高さHL2の分布を求めることができる。
この時、図7(a1)および図7(a2)に示すように、レチクル14には遮光膜PLが形成され、遮光膜PLにはスリットパターンSL1が形成されているものとする。そして、柱状体30に対するスリットパターンSL3の位置が設計レイアウトデータで規定されているものとする。この時、柱状体30の位置ずれPA1が打ち消されるように、レチクル14に対するステージ16のシフト量PS1を設定することができる。そして、ステージ16をシフト量PS1だけ移動させた状態で露光光LXをウェハW上に投影し、レジスト膜Rを露光することができる。
次に、レジスト膜Rが露光された後、そのレジスト膜Rが現像されることで、レチクル14のスリットパターンSL1に対応したスリットパターンSL2がレジスト膜Rに形成される。スリットパターンSL2は、位置合わせ元のデバイスパターンを転写するマスクパターンとすることができる。
そして、光源31から照明光が出射され、照明レンズ32にて集光される。そして、照明光はハーフミラー33を介して対物レンズ34に入射し、ウェハW上に集光される。この時、照明光が重ね合わせ検査マークMP1、MP2に入射すると、重ね合わせ検査マークMP1、MP2にて反射される。なお、重ね合わせ検査マークMP1、MP2の高さ位置が異なる場合、対物レンズ34の焦点位置に合うようにステージ39を上下させてもよい。重ね合わせ検査マークMP1、MP2からの反射光は、対物レンズ34、ハーフミラー33および結像レンズ35を介して撮像素子36に入射する。この時、撮像素子36の撮像面36Aでは、重ね合わせ検査マークMP1、MP2にそれぞれ対応したマーク画像MQ1、MQ2が生成され、画像処理装置37に送られる。画像処理装置37では、各マーク画像MQ1、MQ2のエッジが抽出される。その後、演算処理装置38において、各マーク画像MQ1、MQ2のエッジ位置に基づいて、重ね合わせ検査マークMP1、MP2間の合わせずれが算出される。そして、この合わせずれがスペック範囲内にある場合、スリットパターンSL2がレジスト膜Rに形成されたウェハWがエッチング装置に送られる。
ここで、上述した第2実施形態では、積層体SKにかかる応力FS1に起因する柱状体30の位置ずれPA1が打ち消されるように、ステージ16のシフト量PS1を設定した。これにより、積層体SKの多層化などに伴って積層体SKにかかる応力FS1が増大し、その応力FS1に起因する柱状体30の位置ずれPA1が発生する場合においても、柱状体30とスリットパターンSL3との間の位置合わせ精度を向上させることができる。
次に、スリットパターンSL3を介して絶縁層23を選択的にエッチングすることで絶縁層22を残したまま絶縁層23を除去する。そして、絶縁層23の除去された部分にWまたはアモルファスシリコンなどの導電体を埋め込むことで、絶縁層22間にワード線を形成する。
露光装置の露光条件のパラメータを図5のショット領域SHごとに設定する場合、各ショット領域SHにxy座標を設定し、露光条件のパラメータを係数とするxy座標直交関数でx軸方向の位置ずれ量dxおよびy軸方向の位置ずれ量dyを与えることができる。
位置ずれ量dx、dyは、xy座標直交関数を用いた以下の(1)式および(2)式で与えることができる。
dx=k1+k3x+k5y+k7x2+k9xy+k11y2+k13x3+k15x2y+k17xy2+k19y3・・・(1)
dy=k2+k4y+k6x+k8y2+k10xy+k12x2+k14y3+k16xy2+k18x2y+k20x3・・・(2)
また、これらのパラメータk1〜k20をステージ16のスキャン位置に応じて変化させる場合、各スキャン位置の設定点で算出された位置ずれ量dx、dyを(1)式および(2)式に代入し、この時の連立方程式を解くことでパラメータk1〜k20をスキャン位置ごとに算出することができる。なお、(1)式および(2)式では、位置ずれ量dx、dyをxy座標直交関数で表す方法について示したが、極座標直交関数で表すようにしてもよい。
図8において、k1はx軸方向のシフト成分、k3はx軸方向の倍率成分、k5はx軸方向の回転成分(またはx軸方向の直交度成分)、k7はx軸方向の偏芯倍率成分、k9はx軸方向の台形成分、k11はx軸方向の弓なり成分、k13はx軸方向の3次倍率成分、k15はx軸方向のアコーディオン成分、k17はx軸方向の樽型成分、k19はx軸方向の川の流れ成分を表すことができる。
図9において、k2はy軸方向のシフト成分、k4はy軸方向の倍率成分、k6はy軸方向の回転成分(またはy軸方向の直交度成分)、k8はy軸方向の偏芯倍率成分、k10はy軸方向の台形成分、k12はy軸方向の弓なり成分、k14はy軸方向の3次倍率成分、k16はy軸方向のアコーディオン成分、k18はy軸方向の樽型成分、k20はy軸方向の川の流れ成分を表すことができる。
これらのパラメータk1〜k20を変化させることで、レチクル14に対するステージ16のスキャン速度、レチクル14に対するステージ16の傾き、レチクル14に対するステージ16の回転角およびウェハW上に投影される投影像の倍率などを変化させることができる。
この時、これらの補正値とパラメータk1〜k20との関係は以下の式で表すことができる。
ShiftX=k1
ShiftY=k2
ShotmagX=k3
ShotmagY=k4
ShotrotY=−k5
ShotrotX=k6
Symmag=(k3+k4)/2
Asymmag=(k3−k4)/2
Symrot=(−k5+k6)/2
Asymrot=(−k5−k6)/2
位置ずれ量dX、dYは、XY座標直交関数を用いた以下の(3)式および(4)式で与えることができる。
dX=K1+K3X+K5Y+K7X2+K9XY+K11Y2+K13X3+K15X2Y+K17XY2+K19Y3・・・(3)
dY=K2+K4Y+K6X+K8Y2+K10XY+K12X2+K14Y3+K16XY2+K18X2Y+K20X3・・・(4)
ここで、ウェハのデバイス領域にかかる応力に起因する位置ずれに基づいてリソグラフィ工程における露光条件を補正することより、ウェハのデバイス領域にかかる応力に起因するデバイスパターンの位置ずれが発生する場合においても、デバイスパターン間の位置合わせ精度を向上させることができる。
上述した第2実施形態では、応力FS1〜FS6によるデバイスパターンの位置ずれPA1〜PA6を補正するために、応力FS1〜FS6によるアライメントマークMA1および重ね合わせ検査マークMP1の位置ずれを反映させない場合を示したが、第3実施形態では、応力FS1〜FS6によるデバイスパターンの位置ずれPA1〜PA6を補正するために、応力FS1〜FS6によるアライメントマークMA1および重ね合わせ検査マークMP1の位置ずれを反映させるようにしてもよい。
図10において、各デバイス領域RV1〜RV6で発生した応力FS1〜FS6に起因してアライメントマークMA1の位置ずれFAおよび重ね合わせ検査マークMP1の位置ずれFPが発生しているものとする。
この時、図1の位置ずれ算出部4Bでは、応力算出部4Aから送られた算出結果に基づいて、デバイス領域の所定点の位置ずれが算出されるだけでなく、アライメントマークMA1の位置ずれFAおよび重ね合わせ検査マークMP1の位置ずれFPも算出され、図3の位置ずれ補償部18Cに送られる。位置ずれ補償部18Cでは、位置ずれ算出部4Bで算出された位置ずれPA1〜PA6が補償されるように、露光装置の露光条件のパラメータが設定される。この時、アライメントマークMA1の位置ずれFAおよび重ね合わせ検査マークMP1の位置ずれFPが打ち消されるように露光条件のパラメータを設定することができる。
図11は、第4実施形態に係る位置合わせ方法を示すフローチャートである。
図11において、位置合わせ先工程でのウェハの高さを図1の表面形状計測装置1で計測する(S1)。位置合わせ先工程とは、位置合わせ先のデバイスパターンの形成工程である。位置合わせ先工程は、例えば、図6(a1)および図6(a2)の工程に対応する。
次に、パターニング工程でのウェハの高さを図1の表面形状計測装置1で計測する(S2)。パターニング工程とは、位置合わせ元のデバイスパターンを転写するマスクパターンの形成工程である。例えば、図1のパターニング装置2が露光装置の場合はレジストパターンの形成工程、図1のパターニング装置2がナノインプリント装置の場合はインプリントパターンの形成工程である。露光装置の場合のパターニング工程は、例えば、図6(b1)、図6(b2)、図7(a1)および図7(a2)の工程に対応する。
図12は、第5実施形態に係るパターン形成システムの概略構成を示すブロック図である。
図12において、このパターン形成システムには、図1の表面形状計測装置1およびホストコンピュータ4の代わりに応力計測装置5およびホストコンピュータ4´が設けられている。応力計測装置5、パターニング装置2および合わせずれ検査装置3はホストコンピュータ4´とデータ通信可能である。ホストコンピュータ4´には、位置ずれ算出部4Bおよび補正値算出部4Cが設けられている。
ここで、ウェハのデバイス領域にかかる応力に起因する位置ずれに基づいてパターニング装置2の位置合わせの制御パラメータを設定することより、ウェハのデバイス領域にかかる応力に起因するデバイスパターンの位置ずれが発生する場合においても、デバイスパターン間の位置合わせ精度を向上させることができる。
図13(a)は、第6実施形態に係る位置合わせ方法が適用されるデバイス領域における応力と位置ずれとの関係の一例を示す平面図、図13(b)は、露光光のスキャン時におけるウェハステージの制御方法を示す図である。
図13(a)において、ウェハWにはデバイス領域RV7が設けられている。この時、デバイス領域RV7には、応力FS7が集中する局所領域RL7が発生しているものとする。局所領域RL7では、応力FS7に起因してデバイスパターンPH7の位置ずれPA7が発生しているものとする。図13(a)では、デバイスパターンPH7がホールパターンである場合を示した。この位置ずれPA7はy軸方向に発生し、局所領域RL7の位置によって位置ずれPA7の大きさおよび方向が異なっているものとする。
ここで、スキャン位置に応じてスキャン速度SV2を変化させことで、局所領域RL7の位置ずれPA7の大きさおよび方向が異なっている場合においても、レジストパターンの位置合わせをデバイスパターンの位置ずれPA7に対応させることができ、デバイスパターン間の位置合わせ精度を向上させることができる。
図14(a)は、第7実施形態に係る位置合わせ方法が適用されるデバイス領域における応力と位置ずれとの関係の一例を示す平面図、図14(b)は、図14(a)のデバイスパターンの位置ずれと変形との関係を示す平面図、図14(c)は、露光光のスキャン時におけるウェハステージの制御方法を示す図である。
図14(a)において、ウェハWにはデバイス領域RV8が設けられている。この時、デバイス領域RV8には、応力FS8が集中する局所領域RL8が発生しているものとする。局所領域RL8では、応力FS8に起因してデバイスパターンPH8の変形FDが発生しているものとする。図14(a)では、デバイスパターンPH8がホールパターンである場合を示した。この変形FDはx軸方向に扁平化され、局所領域RL8の位置によって変形量が異なっているものとする。変形FDは、図14(b)に示すように、デバイスパターンPH8の輪郭の位置ずれPA8に分解することができる。
ここで、スキャン位置に応じて露光条件の複数のパラメータを同時に変化させることで、デバイス領域の位置ずれや変形や歪が複合的に発生している場合においても、レジストパターンの位置合わせをデバイスパターンの位置ずれや変形や歪に対応させることができ、デバイスパターン間の位置合わせ精度を向上させることができる。
図15は、第8実施形態に係る位置ずれ補償部のハードウェア構成を示すブロック図である。
図15において、図3の位置ずれ補償部18Cには、CPUなどを含むプロセッサ41、固定的なデータを記憶するROM42、プロセッサ41に対してワークエリアなどを提供するRAM43、人間とコンピュータとの間の仲介を行うヒューマンインターフェース44、外部との通信手段を提供する通信インターフェース45、プロセッサ1を動作させるためのプログラムや各種データを記憶する外部記憶装置46を設けることができ、プロセッサ41、ROM42、RAM43、ヒューマンインターフェース44、通信インターフェース45および外部記憶装置46は、バス47を介して接続されている。
図16は、第9実施形態に係るパターン形成システムの概略構成を示すブロック図である。
図16において、このパターン形成システムには、図1のパターニング装置2およびホストコンピュータ4の代わりにパターニング装置2´およびホストコンピュータ4´が設けられている。また、このパターン形成システムには、CADシステム6、マスクデータ作成装置7およびレーザ加工機8が追加されている。なお、レーザ加工機8は、例えば、フェムト秒レーザを用いることができる。表面形状計測装置1、パターニング装置2´および合わせずれ検査装置3はホストコンピュータ4´とデータ通信可能である。なお、パターニング装置2´は露光装置であってもよいし、ナノインプリント装置であってもよい。ホストコンピュータ4には、応力算出部4A、位置ずれ算出部4Bおよび打ち込み位置算出部4Dが設けられている。打ち込み位置算出部4Dは、原板に対するレーザ光の打ち込み位置を算出する。原板は、露光装置ではレチクル、ナノインプリント装置ではテンプレートである。
なお、図16では、パターン形成システムに表面形状計測装置1を設けた構成について示したが、図12に示すように、応力計測装置5を設けるようにしてもよい。
図17の露光装置では、図3の露光制御部18の代わりに露光制御部18´が設けられている。露光制御部18´には、位置合わせ部18Aおよびスキャン制御部18Bが設けられている。この時、この露光装置では、図3のレチクル14の代わりにレチクル14´を用いることができる。
図18(a)のレチクル14´は、図13(a)のデバイス領域RV7に適用されるものとする。レチクル14´には遮光膜PLが設けられ、遮光膜PLにはスリットパターンSL1が形成されている。また、レチクル14´には空孔VAが形成されている。なお、空孔VAにゴミが入らないようにするため、レチクル14´の内部に空孔VAを形成することができる。この空孔VAによりレチクル14´に応力が発生する。そして、この応力によりスリットパターンSL1に位置ずれPA7´を発生させることができる。このスリットパターンSL1の位置ずれPA7´は、デバイスパターンPH7の位置ずれPA7に対応させることができる。
ここで、空孔VAの打ち込み位置を変化させることで、スリットパターンSL1の位置ずれ量や位置ずれ方向の自由度を向上させることができる。このため、露光制御では対応できないような多様な位置ずれにも対応させることができ、デバイスパターン間の位置合わせ精度を向上させることができる。
ここで、位置ずれPA7に応じて設計レイアウトデータDLを変更することで、露光制御では対応できないような多様な位置ずれにも対応させることができ、デバイスパターン間の位置合わせ精度を向上させることができる。
図19は、第10実施形態に係る露光装置の概略構成を示す斜視図である。
図19において、この露光装置には、図3の露光制御部18の代わりに露光制御部18´´が設けられている。また、この露光装置には、表面形状計測装置51および応力計測装置52が追加されている。なお、表面形状計測装置51および応力計測装置52のうちのどちらか一方のみを設けるようにしてもよい。露光制御部18´´には、位置合わせ部18A、スキャン制御部18B、位置ずれ補償部18C、補正値算出部18D、位置ずれ算出部18Eおよび応力算出部18Fが設けられている。表面形状計測装置51は、図1の表面形状計測装置1と同様に動作することができる。応力計測装置52は、図12の応力計測装置5と同様に動作することができる。補正値算出部18Dは、図1の補正値算出部4Cと同様に動作することができる。位置ずれ算出部18Eは、図1の位置ずれ算出部4Bと同様に動作することができる。応力算出部18Fは、図1の応力算出部4Aと同様に動作することができる。
そして、表面形状計測装置51にてウェハWの表面形状が計測され、その計測結果が応力算出部18Fに送られる。応力算出部18Fでは、表面形状計測装置51から送られた計測結果に基づいてウェハWのデバイス領域にかかる応力が算出され、その算出結果が位置ずれ算出部18Eに送られる。この時、表面形状計測装置51にてウェハの表面形状を計測する代わりに、応力計測装置52にてウェハWのデバイス領域にかかる応力を計測し、その算出結果を位置ずれ算出部18Eに送るようにしてもよい。なお、表面形状計測装置51による表面形状の計測および応力計測装置52による応力の計測は、ウェハWをチャック17上に固定して行ってもよいし、ウェハWをチャック17上に固定することなく行ってもよい。ウェハWをチャック17上に固定して表面形状または応力を計測することにより、チャック17の固定によるウェハWの表面形状または応力の変動をその計測値に反映させることができる。
そして、非露光光LNがアライメントマークMA1、MA2に照射され、その非露光光LNが反射系19を介してアライメント検出系20に入射される。そして、位置合わせ部18Aにおいて、アライメントマークMA1、MA2が重なるようにステージ16の位置が調整されることで、レチクル14とショット領域との位置合わせが行われる。
また、図19の構成では、図1の表面形状計測装置1または図12の応力計測装置5とパターニング装置2との間でウェハWを搬送する必要がなくなることから、スループットを向上させることができる。
図20は、第11実施形態に係るインプリント装置の概略構成を示す断面図である。
図20において、このインプリント装置には、紫外光をウェハW上に照射する光源61、テンプレート62をウェハW上に押し当てる押当部63、ウェハWにインプリント材を吐出するノズル64、ウェハWを載せるステージ65、ウェハWを吸引するチャック66およびアライメントマークを検出するアライメント検出系67が設けられている。また、このインプリント装置には、表面形状計測装置71および応力計測装置72が設けられている。なお、表面形状計測装置71および応力計測装置72のうちのどちらか一方のみを設けるようにしてもよい。ステージ65は、図3(a)のステージ16と同様に、x軸方向、y軸方向およびz軸方向に移動させたり、θ1方向に回転させたり、θ2方向またはθ3方向に傾けたりすることができる。インプリント装置には、テンプレート62の押当位置を制御するパターニング制御部68が設けられている。パターニング制御部68には、位置合わせ部68A、位置ずれ補償部68C、補正値算出部68D、位置ずれ算出部68Eおよび応力算出部68Fが設けられている。
そして、インクジェット法などを用いることにより、ノズル64からインプリント材をウェハW上に吐出せさる。ここで、アライメント検出系67ではアライメントマークからのアライメント光が検出される。そして、位置合わせ部68Aにおいて、アライメント検出系67の検出結果に基づいて、テンプレート62とウェハWのショット領域との位置合わせが行われる。
次に、テンプレート62をインプリント材に押し当てたまま、光源61からテンプレート62を通してインプリント材に紫外線を照射することにより、インプリント材を硬化させる。
また、図20の構成では、図1の表面形状計測装置1とパターニング装置2との間でウェハWを搬送する必要がなくなることから、スループットを向上させることができる。
Claims (6)
- ウェハのデバイス領域にかかる応力に基づいて前記デバイス領域の所定点の位置ずれを算出し、
前記所定点の位置ずれに基づいて、前記デバイス領域のリソグラフィ工程における露光条件を補正する位置合わせ方法。 - 前記ウェハのデバイス領域にかかる応力に基づいて前記デバイス領域のパターンの変形量または歪量を算出し、
前記パターンの変形量または歪量に基づいて、前記デバイス領域のリソグラフィ工程における露光条件を補正する請求項1に記載の位置合わせ方法。 - 前記デバイス領域内で所定値以上の応力が発生する局所領域ごとにXY座標を設定し、
前記XY座標ごとに前記露光条件のパラメータを算出する請求項1または2に記載の位置合わせ方法。 - 前記リソグラフィ工程前に第1重ね合わせ検査マークを前記ウェハ上に形成し、
前記ウェハのデバイス領域にかかる応力に基づいて前記第1重ね合わせ検査マークの第1の位置ずれを算出し、
前記リソグラフィ工程で前記ウェハ上に形成された第2重ね合わせ検査マークと前記第1重ね合わせ検査マークとの間の第2の位置ずれを計測し、
前記第1の位置ずれと前記第2の位置ずれに基づいて、前記第2の位置ずれを評価する請求項1から3のいずれか1項に記載の位置合わせ方法。 - ウェハ上のデバイス領域にパターンを形成するパターニング装置と、
前記ウェハ上の重ね合わせ検査マークの合わせずれを検査する合わせずれ検査装置と、
前記パターニング装置および前記合わせずれ検査装置に接続されるホストコンピュータとを備え、
前記ホストコンピュータは、前記ウェハのデバイス領域にかかる応力に基づいて、前記デバイス領域の所定点の位置ずれおよび前記重ね合わせ検査マークの位置ずれを算出する位置ずれ算出部と、
前記デバイス領域の所定点の位置ずれおよび前記重ね合わせ検査マークの位置ずれに基づいて、前記デバイス領域のパターニング工程における制御パラメータの補正値を算出する補正値算出部とを備え、
前記パターニング装置は、
前記補正値に基づいて、前記デバイス領域のパターニング工程における制御パラメータを設定する位置ずれ補償部を備えるパターン形成システム。 - ウェハを載せるステージと、
前記ウェハ上に露光光を投影する投影光学系と、
前記ステージとレチクルとを同期して移動させることで前記ウェハ上で露光光をスキャンさせるスキャン制御部と、
ウェハのデバイス領域にかかる応力に基づいて算出された前記デバイス領域の所定点の位置ずれに基づいて、前記デバイス領域のリソグラフィ工程における露光制御を行う位置ずれ補償部とを備える露光装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015226578A JP6489999B2 (ja) | 2015-11-19 | 2015-11-19 | 位置合わせ方法およびパターン形成システム |
US15/015,468 US9966284B2 (en) | 2015-11-19 | 2016-02-04 | Alignment method, pattern formation system, and exposure device |
US15/947,339 US10283392B2 (en) | 2015-11-19 | 2018-04-06 | Alignment method, pattern formation system, and exposure device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015226578A JP6489999B2 (ja) | 2015-11-19 | 2015-11-19 | 位置合わせ方法およびパターン形成システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017097056A true JP2017097056A (ja) | 2017-06-01 |
JP6489999B2 JP6489999B2 (ja) | 2019-03-27 |
Family
ID=58721060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015226578A Active JP6489999B2 (ja) | 2015-11-19 | 2015-11-19 | 位置合わせ方法およびパターン形成システム |
Country Status (2)
Country | Link |
---|---|
US (2) | US9966284B2 (ja) |
JP (1) | JP6489999B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019163565A1 (ja) * | 2018-02-26 | 2019-08-29 | キヤノン株式会社 | インプリント方法、インプリント装置、モールドの製造方法、および、物品の製造方法 |
JP2019201184A (ja) * | 2018-05-18 | 2019-11-21 | キヤノン株式会社 | インプリント装置、および物品製造方法 |
US11016391B2 (en) | 2018-08-29 | 2021-05-25 | Toshiba Memory Corporation | Light-exposure method, light-exposure control unit, and semiconductor device manufacturing method |
US11137696B2 (en) | 2019-05-28 | 2021-10-05 | Canon Kabushiki Kaisha | Lithography apparatus and method of manufacturing article |
JP2021534461A (ja) * | 2018-08-22 | 2021-12-09 | エーエスエムエル ネザーランズ ビー.ブイ. | メトトロジ装置 |
US11276707B2 (en) | 2019-09-02 | 2022-03-15 | Kioxia Corporation | Semiconductor memory device and method for manufacturing semiconductor memory device |
US11581265B2 (en) | 2019-09-09 | 2023-02-14 | Kioxia Corporation | Semiconductor device including paired marks and method for manufacturing semiconductor device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7034771B2 (ja) * | 2018-03-02 | 2022-03-14 | キオクシア株式会社 | 露光装置、露光方法、及び半導体装置の製造方法 |
KR20200090488A (ko) | 2019-01-21 | 2020-07-29 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
KR102273278B1 (ko) * | 2019-09-10 | 2021-07-07 | (주)오로스 테크놀로지 | 오버레이 측정장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09326349A (ja) * | 1996-06-06 | 1997-12-16 | Hitachi Ltd | パターン露光の補正方法 |
JP2001077012A (ja) * | 1999-09-09 | 2001-03-23 | Canon Inc | 投影露光装置およびデバイス製造方法 |
US20080182344A1 (en) * | 2007-01-30 | 2008-07-31 | Steffen Mueller | Method and system for determining deformations on a substrate |
JP2009529785A (ja) * | 2006-03-09 | 2009-08-20 | ウルトラテック インク | 基板の曲率および応力マッピングデータに基づくリソグラフィ位置ずれの判定方法 |
JP2015043452A (ja) * | 2007-05-30 | 2015-03-05 | ケーエルエー−テンカー・コーポレーションKla−Tencor Corporation | 応力ならびにオーバーレイのフィードフォーワード、及び/または、フィードバック・リソグラフィック・プロセス制御 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274080A (ja) * | 2000-03-28 | 2001-10-05 | Canon Inc | 走査型投影露光装置及びその位置合わせ方法 |
JP2003059808A (ja) | 2001-08-20 | 2003-02-28 | Nikon Corp | 露光方法及びデバイス製造方法 |
JP4261810B2 (ja) * | 2002-03-18 | 2009-04-30 | キヤノン株式会社 | 露光装置、デバイス製造方法 |
US7830493B2 (en) * | 2005-10-04 | 2010-11-09 | Asml Netherlands B.V. | System and method for compensating for radiation induced thermal distortions in a substrate or projection system |
US8175831B2 (en) | 2007-04-23 | 2012-05-08 | Kla-Tencor Corp. | Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers |
US7847954B2 (en) | 2008-05-15 | 2010-12-07 | Kla-Tencor Corporation | Measuring the shape and thickness variation of a wafer with high slopes |
JP2010186918A (ja) | 2009-02-13 | 2010-08-26 | Nikon Corp | アライメント方法、露光方法及び露光装置、デバイス製造方法、並びに露光システム |
JP2011066323A (ja) | 2009-09-18 | 2011-03-31 | Toshiba Corp | 露光処理の補正方法 |
US8768665B2 (en) | 2010-01-08 | 2014-07-01 | Kla-Tencor Technologies Corporation | Site based quantification of substrate topography and its relation to lithography defocus and overlay |
US8630479B2 (en) | 2011-01-07 | 2014-01-14 | Kla-Tencor Corporation | Methods and systems for improved localized feature quantification in surface metrology tools |
US9031810B2 (en) | 2011-01-11 | 2015-05-12 | Haiguang Chen | Methods and systems of object based metrology for advanced wafer surface nanotopography |
NL2008272A (en) * | 2011-03-09 | 2012-09-11 | Asml Netherlands Bv | Lithographic apparatus. |
US9354526B2 (en) | 2011-10-11 | 2016-05-31 | Kla-Tencor Corporation | Overlay and semiconductor process control using a wafer geometry metric |
US9177370B2 (en) | 2012-03-12 | 2015-11-03 | Kla-Tencor Corporation | Systems and methods of advanced site-based nanotopography for wafer surface metrology |
US9588441B2 (en) | 2012-05-18 | 2017-03-07 | Kla-Tencor Corporation | Method and device for using substrate geometry to determine optimum substrate analysis sampling |
TWI468880B (zh) * | 2012-06-15 | 2015-01-11 | Asml Netherlands Bv | 定位系統、微影裝置及器件製造方法 |
US8703368B2 (en) | 2012-07-16 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lithography process |
US9430593B2 (en) | 2012-10-11 | 2016-08-30 | Kla-Tencor Corporation | System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking |
-
2015
- 2015-11-19 JP JP2015226578A patent/JP6489999B2/ja active Active
-
2016
- 2016-02-04 US US15/015,468 patent/US9966284B2/en active Active
-
2018
- 2018-04-06 US US15/947,339 patent/US10283392B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09326349A (ja) * | 1996-06-06 | 1997-12-16 | Hitachi Ltd | パターン露光の補正方法 |
JP2001077012A (ja) * | 1999-09-09 | 2001-03-23 | Canon Inc | 投影露光装置およびデバイス製造方法 |
JP2009529785A (ja) * | 2006-03-09 | 2009-08-20 | ウルトラテック インク | 基板の曲率および応力マッピングデータに基づくリソグラフィ位置ずれの判定方法 |
US20080182344A1 (en) * | 2007-01-30 | 2008-07-31 | Steffen Mueller | Method and system for determining deformations on a substrate |
JP2015043452A (ja) * | 2007-05-30 | 2015-03-05 | ケーエルエー−テンカー・コーポレーションKla−Tencor Corporation | 応力ならびにオーバーレイのフィードフォーワード、及び/または、フィードバック・リソグラフィック・プロセス制御 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI756514B (zh) * | 2018-02-26 | 2022-03-01 | 日商佳能股份有限公司 | 壓印方法、壓印裝置、模具之製造方法及物品之製造方法 |
JP2019149415A (ja) * | 2018-02-26 | 2019-09-05 | キヤノン株式会社 | インプリント方法、インプリント装置、モールドの製造方法、および、物品の製造方法 |
KR20200118207A (ko) * | 2018-02-26 | 2020-10-14 | 캐논 가부시끼가이샤 | 임프린트 방법, 임프린트 장치, 몰드의 제조 방법, 및 물품 제조 방법 |
KR102468655B1 (ko) * | 2018-02-26 | 2022-11-21 | 캐논 가부시끼가이샤 | 임프린트 방법, 임프린트 장치, 몰드의 제조 방법, 및 물품 제조 방법 |
WO2019163565A1 (ja) * | 2018-02-26 | 2019-08-29 | キヤノン株式会社 | インプリント方法、インプリント装置、モールドの製造方法、および、物品の製造方法 |
JP7022615B2 (ja) | 2018-02-26 | 2022-02-18 | キヤノン株式会社 | インプリント方法、インプリント装置、モールドの製造方法、および、物品の製造方法 |
JP2019201184A (ja) * | 2018-05-18 | 2019-11-21 | キヤノン株式会社 | インプリント装置、および物品製造方法 |
JP7086711B2 (ja) | 2018-05-18 | 2022-06-20 | キヤノン株式会社 | インプリント装置、および物品製造方法 |
JP2021534461A (ja) * | 2018-08-22 | 2021-12-09 | エーエスエムエル ネザーランズ ビー.ブイ. | メトトロジ装置 |
JP7198912B2 (ja) | 2018-08-22 | 2023-01-04 | エーエスエムエル ネザーランズ ビー.ブイ. | 基板全体の面内ディストーション(ipd)を決定する方法、及びコンピュータプログラム |
US11016391B2 (en) | 2018-08-29 | 2021-05-25 | Toshiba Memory Corporation | Light-exposure method, light-exposure control unit, and semiconductor device manufacturing method |
US11137696B2 (en) | 2019-05-28 | 2021-10-05 | Canon Kabushiki Kaisha | Lithography apparatus and method of manufacturing article |
US11681237B2 (en) | 2019-05-28 | 2023-06-20 | Canon Kabushiki Kaisha | Lithography apparatus and method of manufacturing article |
US11276707B2 (en) | 2019-09-02 | 2022-03-15 | Kioxia Corporation | Semiconductor memory device and method for manufacturing semiconductor memory device |
US11581265B2 (en) | 2019-09-09 | 2023-02-14 | Kioxia Corporation | Semiconductor device including paired marks and method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20180233389A1 (en) | 2018-08-16 |
US9966284B2 (en) | 2018-05-08 |
JP6489999B2 (ja) | 2019-03-27 |
US20170148656A1 (en) | 2017-05-25 |
US10283392B2 (en) | 2019-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6489999B2 (ja) | 位置合わせ方法およびパターン形成システム | |
US11487209B2 (en) | Method for controlling a lithographic apparatus and associated apparatuses | |
US9436080B2 (en) | Method and apparatus for correcting errors on a wafer processed by a photolithographic mask | |
CN107924140B (zh) | 测量光刻工艺参数的方法和设备、衬底以及该方法中使用的图案化装置 | |
TWI634393B (zh) | 測量一基板上之一目標結構之一性質之方法及檢測裝置 | |
TWI702478B (zh) | 微影裝置、元件製造方法及相關資料處理裝置與電腦程式產品 | |
US20220057719A1 (en) | Lithographic process & apparatus and inspection process and apparatus | |
KR101087515B1 (ko) | 얼라인먼트 조건 결정 방법 및 장치, 그리고 노광 방법 및장치 | |
KR20180058819A (ko) | 계측 방법, 타겟 및 기판 | |
KR102492186B1 (ko) | 제조 장치 및 연관된 장치를 제어하는 방법 | |
TW201405240A (zh) | 微影製程及使用於一微影系統之微影製程 | |
KR20220143743A (ko) | 리소그래피 공정에서 오버레이 오류를 보정하기 위한 시스템 및 방법 | |
JP2011060882A (ja) | 露光方法、デバイス製造方法、及び露光システム | |
TWI443476B (zh) | 動態晶圓對位方法及曝光掃瞄系統 | |
JP2020515028A (ja) | 基板の特性を測定する方法、検査装置、リソグラフィシステム、及びデバイス製造方法 | |
JP7227352B2 (ja) | 製造プロセスを制御する方法及び関連する装置 | |
TWI820371B (zh) | 用於微影裝置製造程序之檢測工具及度量衡方法 | |
NL2006099A (en) | Calibration of lithographic apparatus. | |
JP2012079735A (ja) | マスク伸縮補正最適化方法、露光方法及びデバイス製造方法、並びにデバイス製造システム | |
US20240061353A1 (en) | Method for determining a focus actuation profile for one or more actuators of a lithographic exposure apparatus | |
JP2020008762A (ja) | パターニング支援システム、パターニング方法、及びプログラム | |
KR20230014699A (ko) | 샘플링 스킴을 최적화하는 방법 및 연관된 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170605 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180206 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6489999 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |