TWI483064B - 微影製程及使用於一微影系統之微影製程 - Google Patents

微影製程及使用於一微影系統之微影製程 Download PDF

Info

Publication number
TWI483064B
TWI483064B TW102121472A TW102121472A TWI483064B TW I483064 B TWI483064 B TW I483064B TW 102121472 A TW102121472 A TW 102121472A TW 102121472 A TW102121472 A TW 102121472A TW I483064 B TWI483064 B TW I483064B
Authority
TW
Taiwan
Prior art keywords
deformation
overlay
measurement
module
caused
Prior art date
Application number
TW102121472A
Other languages
English (en)
Other versions
TW201405240A (zh
Inventor
Yung Yao Lee
Ying Ying Wang
Heng Hsin Liu
Chin Hsiang Lin
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201405240A publication Critical patent/TW201405240A/zh
Application granted granted Critical
Publication of TWI483064B publication Critical patent/TWI483064B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

微影製程及使用於一微影系統之微影製程
本發明是有關於一種微影製程，特別是有關於一種使用於一微影系統之微影製程。
半導體積體電路(IC)工業已經歷快速的成長。在IC進化路線中，機能密度(亦即，每晶片面積之互連裝置的數目)已增加，當幾何尺寸(亦即，能利用一製程被產生之最小零件(或線))已減少時。此種縮減製程一般係藉由增加製造效率及降低關聯的成本而提供優勢。此種縮減亦已增加處理及製造IC之複雜度，並且對於欲被實現之進展，在IC製造中類似的發展是被需要的。
半導體裝置是藉由產生圖刻化與未圖刻化層之一次序而被製造，其中，在圖刻化層上之特徵是空間地關聯於彼此。因此，在製造過程中，每一個圖刻化層是校直於先前的圖刻化層，並且因此在一第一層與一第二層間之一覆蓋物是被納入考慮。覆蓋物是在一半導體基材(例如，一晶圓)之兩個或更多個層間之相對位置。一半導體製程係發展去提供較小的關鍵尺寸，以及裝置減小於尺寸與增加於複雜度包括多個層，在層之間的校直精度成為越來越重要的對於品質、可靠度及裝置之產量。校直精度是經常地被測量為疊置偏移量或疊置誤差，或 一層是從精確校直被補償之距離與方向。錯位能導致降低的裝置性能或完全的裝置失效。習知之疊置度量衡是被使用去檢查校直，但已不是在所有方面都令人滿意的。因此，在此領域必須有一些改良。
本發明基本上採用如下所詳述之特徵以為了要解決上述之問題。
本發明之一實施例提供一種微影製程，其包括：提供具有一曝光模組及一疊置模組之一微影系統；接收一傳入基材至該微影系統之中；藉由該疊置模組執行一變形測量於該傳入基材之上，其中該變形測量包括測量該傳入基材之地形變化；從該變形測量產生一變形引起之疊置修正；進給該變形引起之疊置修正至該曝光模組；以及藉由使用該變形引起之疊置修正之該曝光模組執行一曝光製程於該傳入基材。
根據上述之實施例，該傳入基材係為一半導體晶圓。
根據上述之實施例，該半導體晶圓具有成型於其上之複數個層。
根據上述之實施例，該半導體晶圓具有成型於其上之複數個特徵。
根據上述之實施例，該變形引起之疊置修正係藉由運用一預定演算法於該變形測量上所產生。
根據上述之實施例，該預定演算法包括一以經驗為依據的公式DefiOVL=TG×K，其中，DefiOVL代表變形引 起之疊置，TG代表一地形梯度，以及K代表一常數，其中該以經驗為依據的公式經由對應於一先前之變形測量且使用一先前資料的一疊置誤差來決定。
根據上述之實施例，在該變形測量之後，以一阻抗層塗佈該傳入基材。
根據上述之實施例，在執行該曝光製程於該傳入基材之後，該微影製程更包括：形成一圖刻化阻抗層於該傳入基材；執行一疊置測量於該圖刻化阻抗層之上；從該疊置測量產生一單元引起之疊置修正以及一疊置補償；以及進給該單元引起之疊置修正至該曝光模組，其中，該曝光製程包括：以該單元引起之疊置修正圖刻化該傳入基材。
根據上述之實施例，該單元引起之疊置修正係藉由運用一預定演算法於該疊置測量及該疊置補償上所產生。
根據上述之實施例，該傳入基材係藉由含有該變形引起之疊置修正及該單元引起之疊置修正之該曝光模組接收曝光，以形成一圖刻化基材。
根據上述之實施例，該圖刻化基材係被傳送至該疊置模組以用於一新的疊置測量。
本發明之另一實施例提供一種使用於一微影系統之微影製程，其中，該微影系統具有一曝光模組、一軌道模組及一疊置模組，該微影製程包括：接收一傳入基材；接收一疊置測量；以該疊置模組執行一變形測量於該傳入基材之上；從該變形測量之結果產生一變形引起之疊置修正；進給該變形引起之疊置修正至該曝光模組；與產生該變形引起之疊置修正同 時，從該疊置測量產生一單元引起之疊置修正；進給該單元引起之疊置修正至該曝光模組；以及藉由含有該變形引起之疊置修正及該單元引起之疊置修正之該曝光模組執行一曝光製程於該傳入基材。
根據上述之實施例，該傳入基材包括一半導體晶圓，以及該半導體晶圓具有成型於其上之複數個特徵。
根據上述之實施例，該變形引起之疊置修正係藉由運用一預定演算法於該變形測量上所產生。
根據上述之實施例，該預定演算法包括一以經驗為依據的公式DefiOVL=TG×K，其中，DefiOVL代表變形引起之疊置，TG代表一地形梯度，以及K代表一常數。
根據上述之實施例，該單元引起之疊置修正係藉由運用一預定演算法於該疊置測量及該疊置補償上所產生。
根據上述之實施例，該微影製程更包括：在該變形測量之後，以位於該軌道模組中之一阻抗層塗佈該傳入基材，其中，該曝光製程係執行於被塗佈該阻抗層之該傳入基材之上，以形成一圖刻化基材；以及傳送該圖刻化基材至該疊置模組以用於一新的疊置測量。
本發明之又一實施例提供一種微影製程，其包括：接收一傳入半導體晶圓，其中，該傳入半導體晶圓具有成型於其上之各種特徵及層；接收一單元引起之疊置修正；執行一變形測量於位在一疊置模組中之該傳入半導體晶圓之上；藉由運用一預定演算法於該變形測量之結果上從該變形測量之結果產生一變形引起之疊置修正；進給該變形引起之疊置修正 至一曝光模組；以及藉由含有該變形引起之疊置修正之該曝光模組執行一曝光製程於該傳入半導體晶圓。
根據上述之實施例，在該變形測量之後，該傳入半導體晶圓係被塗佈用於該曝光製程之一阻抗層。
根據上述之實施例，該微影製程更包括：與進給該變形引起之疊置修正同時，進給該單元引起之疊置修正至該曝光模組；以及藉由含有該變形引起之疊置修正及該單元引起之疊置修正之該曝光模組曝光該傳入半導體晶圓。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉較佳實施例並配合所附圖式做詳細說明。
100‧‧‧微影系統
110‧‧‧曝光模組
112‧‧‧輻射源
113‧‧‧照明系統
114‧‧‧光罩
115‧‧‧投影光學儀器
116‧‧‧基材
120‧‧‧軌道模組
130‧‧‧校直模組
140‧‧‧疊置模組
142‧‧‧疊置測量工具
144‧‧‧變形測量工具
150‧‧‧控制模組
第1圖係顯示用於實施本發明之一或多個實施例之一微影系統之簡化的方塊圖；第2圖係顯示在第1圖中之微影系統之一曝光模組之一實施例之簡化的方塊圖；第3圖係顯示根據本發明之一微影製程之流程圖；第4圖係顯示以第3圖之微影製程所使用及/或產生之一變形圖之一示範的實施例；以及第5圖係顯示以第3圖之微影製程所使用及/或產生之一疊置誤差圖之一示範的實施例。
茲配合圖式說明本發明之較佳實施例。
有關本發明之前述及其他技術內容、特點與功 效，在以下配合參考圖式之一較佳實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明並非用來限制本發明。
第1圖係顯示用於執行各種微影圖刻化製程之一微影系統100之簡化的方塊圖。微影系統100包括有各種耦合在一起之處理工具及度量衡工具，用以執行各種微影製程，其包括塗佈、校直、曝光、烘烤、顯影及/或其他的微影圖刻化製程。因此，這些耦合的處理工具及度量衡工具是被統稱為微影系統100。然而，微影系統100之每一個工具可以是被重新裝配，例如，被重新裝配去耦合其他的微影工具或是另一個微影系統之一部分。
微影系統100包括有一曝光模組110，其乃是執行一微影曝光製程於位在一基材上之對輻射敏感之材料層(例如，光阻層或阻抗層)。請參閱第2圖，曝光模組110包括有一輻射源112、一照明系統113、一光罩114、複數個投影光學儀器115及一基材116(例如，在一基材臺上之一半導體晶圓)。然而，其他的結構及內含物或裝置之省略是可行的。
輻射源112可以包括有一光源，其乃是選自下列的群組：紫外線(UV)源、深紫外線(DUV)源、極端紫外線(EUV)源以及X-射線源。舉例來說，輻射源112可以是具有波長為436nm(G-line)或365nm(I-line)之一水銀燈、具有波長為248nm之一氪氟(KrF)準分子雷射、具有波長為193nm之一氬氟(ArF)準分子雷射、具有波長為157nm之一氟化物(F2)準分子雷射或 具有所需波長(例如，低於大約100nm)之其他光源。在另一個例子之中，光源是一EUV源，其具有大約13.5nm或更小之波長。
照明系統113可以包括有折射光學儀器(例如，一單一鏡頭或具有多個鏡頭之一鏡頭系統)以及反射光學儀器(例如，鏡子)。舉例來說，照明系統113包括有微鏡片陣列、蔭罩及/或輔助導引來自輻射源112之光線朝向光罩114之其他結構。
光罩114能夠是一透明光罩或一反射光罩。一透明光罩包括有一透明基材及一圖刻化吸收(不透光)層。當一光線被導引在一不透光區域上時，其可以是部分地或完全地被阻擋。不透光層可以被圖刻化去具有一或多個開口，一光束可以透過此開口行進(對於一透明光罩)或透過此開口從一反射區域反射(對於一反射光罩)。光罩114可以合併其他的解析增進技術，例如，相移式光罩(PSM)及/或光學近接修補(OPC)。
投影光學儀器115可以具有折射光學儀器或反射光學儀器。投影光學儀器115係導引圖刻化輻射朝向基材116(例如，一半導體晶圓)。基材116包括有一感光層(例如，光阻或阻抗)，其是對輻射敏感的。基材116可以被一標靶基材臺所固持。標靶基材臺係提供標靶基材位置的控制，如此一來，十字線的影像是以一反覆的方式被掃描至標靶基材之上(雖然其他的微影方法是可行的)。
請參閱第1圖，微影系統100亦包括有與曝光模組110耦合之一軌道模組120。軌道模組120係執行阻抗處理於一傳入基材之上。阻抗處理包括塗佈、烘烤及顯影。在另一實施 例之中，阻抗處理包括塗佈、軟烘烤、硬烘烤及顯影。軌道模組120是與曝光模組110耦合，如此一來，基材(例如，一半導體晶圓)能在他們之間被交換。
微影系統100亦包括有與曝光模組110耦合之一校直模組130。校直模組130是與曝光模組110耦合，用於校直一傳入基材。校直模組130可以是獨立的或嵌入於曝光模組110之中。在一實施例之中，校直製程包括測量相對於位在基材中之一參考結構之校直標記，例如，一虛擬格子，以定義校直誤差。在一實施例之中，被測量之校直誤差是被使用於一適當的調諧製程，以降低校直誤差或疊置誤差。
微影系統100亦包括有用於提供疊置修正至曝光模組110之一疊置模組140。疊置模組140包括有一疊置測量工具142，以在位於基材上之阻抗層被圖刻化後執行一疊置測量。舉例來說，校直誤差是被測量於圖刻化阻抗層與基材上之下方材料層之間。在本實施例之中，疊置模組140亦包括有一變形測量工具144，以測量一傳入基材之變形。藉由使用疊置測量與變形測量，疊置誤差修正是被產生於疊置模組140之中，並且是被傳送到曝光模組110。根據疊置誤差修正，曝光處理參數調整可以被運用於使傳入基材曝光。
微影系統100亦包括有用於控制曝光模組110或用於控制微影系統100之其他部分而調諧各種參數之一控制模組150，以為了消除或降低疊置誤差。控制模組150包括有一處理器、記憶體及介面，用於儲存及執行軟體以及執行一或多個調諧製程。在一實施例之中，控制模組150可以利用來自於校直 測量之校直資料，以執行一調諧製程。在一實施例之中，調諧製程包括調諧基材(或一十字線)之傾斜角度及/或曝光模組110之成像單元，以降低疊置誤差。在另一實施例之中，調諧製程包括在曝光過程中轉移基材。在又一實施例之中，調諧製程包括動態調諧曝光劑量或成像鏡片。在各種實施例之中，控制模組150可以是獨立的或與微影系統100之其他工具(例如，曝光模組110)整合及耦合。
微影系統100可以包括有與其他工具或元件耦合之其他元件，以執行各種微影製程。微影系統100亦包括有計算硬體，例如，一或多個習知、商業可得一般目的或特定目的電腦、一處理器及一記憶體及/或一或多個使用者介面，以及可執行行動之硬體，包括操縱資訊、接收資訊、儲存資訊及轉移資訊。
第3圖係顯示被第1圖之微影系統100執行之一微影製程200之流程圖。在第3圖中之微影製程200將被如下所詳述。
微影製程200藉由接收一傳入基材而開始於步驟202。在一實施例之中，傳入基材是一積體電路基材(IC基材)，例如，一半導體晶圓(或晶圓)，其具有一基礎半導體，例如，晶體矽、多晶矽、無定形矽、鍺及鑽石、一化合物半導體，例如，碳化矽及鎵砷、一合金半導體，例如，SiGe、GaAsP、AlInAs、AlGaAs及GaInP或其結合物。傳入基材可以包括有各種區域、特徵，用於各種微電子元件，例如，互補金屬氧化半導體場效電晶體(CMOSFET)、一影像感測器、一記憶體電池及/或一電 容元件。傳入基材可以包括有一或多個層，例如，介電層及導電層。
微影製程200是繼續於步驟204：藉由變形測量工具144執行一變形測量於傳入基材之上。傳入基材可以已通過先前的製程，例如，薄膜沉積、退火、化學機械研磨(CMP)及微影製程。傳入基材之一變形通常是被觀察(例如，弓形、曲率或起伏)。舉例來說，當傳入基材已具有一堆薄膜沉積於其上時，例如，氧化矽、氮化矽及金屬層，每一個薄膜可以貢獻及累積一複合應力於傳入基材之中。並且，取決於每一個薄膜之形式、厚度及接收狀況，傳入基材之複合應力可以是壓應力或張應力，其可以導致傳入基材具有一凸形、凹形或其他變形。此變形可以是全面的(例如，整個晶圓)或局部的(例如，晶圓之一部分)。對於另一個例子而言，由於在成型於傳入基材中之每一個薄膜層間之不同的熱膨脹，一總熱機械應力可以被建立於一退火過程中，並且其可以造成傳入基材形成弓形或彎曲。對於又一個例子而言，當一CMP製程移除傳入基材中之一上層時，一總建立應力亦可以改變及導致變形情況之改變。此變形可以造成一疊置誤差，當如此之傳入基材接收一微影圖刻化製程時。由於每一個傳入基材可以經歷一不同的製程狀況，此變形引起之疊置(defiOVL)誤差具有一即時本質以及是難以預測。
在本實施例之中，傳入基材是被呈遞至變形測量工具144，以獲得地形變化之一精確的量化測量，被稱為一變形資料。變形測量工具144包括有掃描干涉計、光學掃描彎沉 儀、原子力顯微鏡及其他適當的工具。在一實施例之中，傳入基材是藉由KLA-Tencor Corp所提供之製程控制及產量管理工具而被測量，以及變形資料之一二維地形圖是被產生，如第4圖所示。在另一實施例之中，傳入基材之一變形資料是藉由使用Zygo Gradient Corp所提供之一電腦控制及製程監視工具而被揭露為一三維地形圖。
微影製程200是繼續於步驟206：從變形資料產生一變形引起之疊置(defiOVL)修正。defiOVL修正是藉由運用一預定演算法而被產生。此預定演算法可以包括來自於對應變形測量之一疊置誤差之先前資料之一以經驗為依據的公式。在一實施例之中，此以經驗為依據的公式為：DefiOVL=TG×K
其中，TG代表一地形梯度以及K代表一常數，其可以是被製程狀況所決定，例如，目前的微影步驟、先前的處理步驟以及離去薄膜形式。在本實施例之中，defiOVL修正是從傳入基材被取得，並且因此其包含一即時特色。接著，在執行曝光於傳入基材上以達成一即時defiOVL控制之前，defiOVL修正是被進給至曝光模組110，其將被敘述如後。
與步驟204及206同時，微影製程200是繼續於步驟205：執行一疊置測量於一圖刻化基材之上。圖刻化基材是一先前的傳入基材，其將被詳述於後。疊置測量可以藉由第1圖中之疊置測量工具142被執行。疊置測量工具142可以包括有一根據影像之疊置度量衡系統或一根據衍射之疊置度量衡系統。舉例來說，疊置測量工具142配備有一攝影機，其可掃描 及產生一疊置影像。疊置影像可以是一疊置標記之數字化影像，其乃是被提供於圖刻化基材之上。疊置標記可以是不同的構造，例如，方塊中之方塊、框架中之框架以及方塊中之十字。疊置影像然後可以是數字化影像及製程，利用各種影像分析演算法去決定一疊置誤差，例如，一疊置誤差地圖。做為一例子，一虛擬之疊置誤差地圖是從疊置誤差被產生，如第5圖所示。虛擬之疊置誤差地圖可以是藉由比較由疊置影像所產生之疊置測量而被建構。疊置誤差可以從在製程單元間之一不協調或非校直而引起，例如，在目前製程之一曝光工具與一先前製程之間以及在光罩與基材及/或製程變化之間。疊置誤差是被指涉為一單元引起之疊置(uniiOVL)誤差。
與步驟204及206同時，微影製程200是繼續於步驟207：從單元引起之疊置(uniiOVL)誤差產生一單元引起之疊置(uniiOVL)修正。單元引起之疊置(uniiOVL)誤差是被轉移至一資料庫。資料庫係管理數個形式之資料庫，例如，光罩資料庫、疊置補償資料庫及單元引起之疊置(uniiOVL)誤差。光罩資料庫含有在一預定光罩設計標準(例如，GDSII、OASIS或MEBES®，其乃是Applied Materials之一註冊商標)中之光罩特徵之一代表。疊置補償資料庫包括有補償量，其乃是有意地被設計用於光罩及被包含於光罩之中。在資料庫之中，一疊置修正是藉由應用一預定之演算法於資料庫中之資料庫之上而被決定，例如，光罩資料庫、疊置補償資料庫及單元引起之疊置(uniiOVL)誤差。在執行曝光於傳入基材上之前，單元引起之疊置(uniiOVL)修正是被進給至曝光模組110，其將被詳述於 下。
微影製程200是繼續於步驟208：使傳入基材圖刻化，以形成圖刻化基材。傳入基材是以一阻抗層被塗佈。舉例來說，阻抗層是被第1圖中之軌道模組120所塗佈。在施加曝光之前，曝光製程參數可以被調整對應於defiOVL修正及uniiOVL修正。然後，具有塗佈阻抗層之傳入基材會接收來自於具有被調整曝光參數之曝光模組110的輻射能量。
微影製程200是繼續於步驟210：形成一圖刻化基材。在受到曝光之後，一後曝光烘烤(PEB)及顯影製程是被執行於傳入基材之上，以形成一圖刻化基材。圖刻化基材是被傳送至另一個疊置測量，其乃是類似於以上步驟205中所述之內容。圖刻化基材之疊置誤差測量結果將被使用去產生一新的uniiOVL修正於下一輪之曝光製程中。
額外的步驟能被提供於微影製程200之前、之中及之後，並且一些被敘述的步驟能被取代或消除於其他的實施例之中。此外，一些步驟可以與其他步驟同時被執行。
如上所述，本發明提供了用於運行對運行(run-to-run)疊置控制之一製程。本發明不只提供了一單元引起之疊置誤差控制，而且還提供了一即時之變形引起之疊置誤差控制。
雖然本發明已以較佳實施例揭露於上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種微影製程，包括：提供具有一曝光模組及一疊置模組之一微影系統；接收一傳入基材至該微影系統之中；藉由該疊置模組執行一變形測量於該傳入基材之上，其中該變形測量包括測量該傳入基材之地形變化；從該變形測量產生一變形引起之疊置修正；進給該變形引起之疊置修正至該曝光模組；以及藉由使用該變形引起之疊置修正之該曝光模組執行一曝光製程於該傳入基材。
  2. 如申請專利範圍第1項所述之微影製程，其中，該變形引起之疊置修正係藉由運用一預定演算法於該變形測量上所產生，該預定演算法包括一以經驗為依據的公式DefiOVL=TG×K，DefiOVL代表變形引起之疊置，TG代表一地形梯度，以及K代表一常數，其中該以經驗為依據的公式經由對應於一先前之變形測量且使用一先前資料的一疊置誤差來決定。
  3. 如申請專利範圍第1項所述之微影製程，在該變形測量之後，更包括：以一阻抗層塗佈該傳入基材。
  4. 如申請專利範圍第3項所述之微影製程，在執行該曝光製程於該傳入基材之後，更包括：形成一圖刻化阻抗層於該傳入基材；執行一疊置測量於該圖刻化阻抗層之上； 從該疊置測量產生一單元引起之疊置修正以及一疊置補償；以及進給該單元引起之疊置修正至該曝光模組。
  5. 如申請專利範圍第4項所述之微影製程，其中，該單元引起之疊置修正係藉由運用一預定演算法於該疊置測量及該疊置補償上所產生。
  6. 一種使用於一微影系統之微影製程，其中，該微影系統具有一曝光模組、一軌道模組及一疊置模組，該微影製程包括：接收一傳入基材；接收一疊置測量；以該疊置模組執行一變形測量於該傳入基材之上；從該變形測量之結果產生一變形引起之疊置修正；進給該變形引起之疊置修正至該曝光模組；與產生該變形引起之疊置修正同時，從該疊置測量產生一單元引起之疊置修正；進給該單元引起之疊置修正至該曝光模組；以及藉由含有該變形引起之疊置修正及該單元引起之疊置修正之該曝光模組執行一曝光製程於該傳入基材。
  7. 如申請專利範圍第6項所述之微影製程，其中，該變形引起之疊置修正係藉由運用一預定演算法於該變形測量上所產生，該預定演算法包括一以經驗為依據的公式DefiOVL=TG×K，DefiOVL代表變形引起之疊置，TG代表一地形梯度，以及K代表一常數。
  8. 如申請專利範圍第6項所述之微影製程，其中，該單元引起之疊置修正係藉由運用一預定演算法於該疊置測量及該疊置補償上所產生。
  9. 如申請專利範圍第6項所述之微影製程，更包括：在該變形測量之後，以位於該軌道模組中之一阻抗層塗佈該傳入基材，其中，該曝光製程係執行於被塗佈該阻抗層之該傳入基材之上，以形成一圖刻化基材；以及傳送該圖刻化基材至該疊置模組以用於一新的疊置測量。
  10. 一種微影製程，包括：接收一傳入半導體晶圓，其中，該傳入半導體晶圓具有成型於其上之複數種特徵及層；接收一單元引起之疊置修正；執行一變形測量於位在一疊置模組中之該傳入半導體晶圓之上；藉由運用一預定演算法於該變形測量之結果上從該變形測量之結果產生一變形引起之疊置修正；進給該變形引起之疊置修正至一曝光模組；以及藉由含有該變形引起之疊置修正之該曝光模組執行一曝光製程於該傳入半導體晶圓。
TW102121472A 2012-07-16 2013-06-18 微影製程及使用於一微影系統之微影製程 TWI483064B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/550,036 US8703368B2 (en) 2012-07-16 2012-07-16 Lithography process

Publications (2)

Publication Number Publication Date
TW201405240A TW201405240A (zh) 2014-02-01
TWI483064B true TWI483064B (zh) 2015-05-01

Family

ID=49781576

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121472A TWI483064B (zh) 2012-07-16 2013-06-18 微影製程及使用於一微影系統之微影製程

Country Status (5)

Country Link
US (1) US8703368B2 (zh)
KR (1) KR101412417B1 (zh)
CN (1) CN103543611B (zh)
DE (1) DE102013001962B4 (zh)
TW (1) TWI483064B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176396B2 (en) * 2013-02-27 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay sampling methodology
US9053284B2 (en) 2013-09-04 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for overlay control
WO2015195272A1 (en) * 2014-06-20 2015-12-23 Applied Materials, Inc. Methods for reducing semiconductor substrate strain variation
US9490116B2 (en) 2015-01-09 2016-11-08 Applied Materials, Inc. Gate stack materials for semiconductor applications for lithographic overlay improvement
US9772561B2 (en) 2015-02-13 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor manufacturing method and tool
US9864280B2 (en) * 2015-10-02 2018-01-09 Applied Materials, Inc. Overlay error correction
JP6489999B2 (ja) 2015-11-19 2019-03-27 東芝メモリ株式会社 位置合わせ方法およびパターン形成システム
KR102372842B1 (ko) * 2016-04-22 2022-03-08 어플라이드 머티어리얼스, 인코포레이티드 Pecvd 오버레이 개선을 위한 방법
US10615634B2 (en) * 2016-09-27 2020-04-07 International Business Machines Corporation Using a rechargeable power source for tape cartridge handling
CN109389903B (zh) * 2017-08-04 2021-01-29 京东方科技集团股份有限公司 柔性基板及其加工方法、加工系统
US10859924B2 (en) 2017-11-15 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and system for performing the same
US10165664B1 (en) 2017-11-21 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for decontaminating windows of an EUV source module
US11244827B2 (en) * 2018-10-26 2022-02-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor manufacturing method and apparatus thereof
CN109920751A (zh) * 2019-02-18 2019-06-21 长江存储科技有限责任公司 利用光刻曝光补偿修正晶圆键合对准偏差的方法及系统
US10534276B1 (en) 2019-03-27 2020-01-14 International Business Machines Corporation Lithographic photomask alignment using non-planar alignment structures formed on wafer
CN111146104B (zh) * 2019-11-29 2023-09-05 上海集成电路研发中心有限公司 一种关键尺寸误差分析方法
US11829077B2 (en) * 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200528775A (en) * 2003-11-18 2005-09-01 Micron Technology Inc Polarized reticle, photolithography system, and method of forming a pattern using a polarized reticle in conjunction with polarized light
US20080013089A1 (en) * 2004-08-31 2008-01-17 Nikon Corporation Positioning method, processing system, measurement method of substrate loading repeatability, position measurement method, exposure method, substrate processing apparatus, measurement method, and measurement apparatus
TW201222628A (en) * 2003-08-29 2012-06-01 Nikon Corp Exposure apparatus and device producing method
US20120164805A1 (en) * 2010-12-28 2012-06-28 Globalfoundries Inc. Formation of a channel semiconductor alloy by forming a hard mask layer stack and applying a plasma-based mask patterning process

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3817836B2 (ja) * 1997-06-10 2006-09-06 株式会社ニコン 露光装置及びその製造方法並びに露光方法及びデバイス製造方法
JPH11121369A (ja) 1997-08-13 1999-04-30 Fujitsu Ltd パターン描画方法及び装置
AU2747999A (en) * 1998-03-26 1999-10-18 Nikon Corporation Projection exposure method and system
JPWO2002025711A1 (ja) * 2000-09-21 2004-01-29 株式会社ニコン 結像特性の計測方法及び露光方法
JP2002222760A (ja) * 2001-01-29 2002-08-09 Canon Inc 露光方法及び露光装置並びにデバイスの製造方法
JP2004029063A (ja) * 2002-06-21 2004-01-29 Adtec Engineeng Co Ltd 密着型露光装置
EP1477851A1 (en) 2003-05-13 2004-11-17 ASML Netherlands B.V. Device manufacturing method and lithographic apparatus
US7239368B2 (en) 2004-11-29 2007-07-03 Asml Netherlands B.V. Using unflatness information of the substrate table or mask table for decreasing overlay
US9025136B2 (en) * 2008-09-23 2015-05-05 Applied Materials, Inc. System and method for manufacturing three dimensional integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201222628A (en) * 2003-08-29 2012-06-01 Nikon Corp Exposure apparatus and device producing method
TW200528775A (en) * 2003-11-18 2005-09-01 Micron Technology Inc Polarized reticle, photolithography system, and method of forming a pattern using a polarized reticle in conjunction with polarized light
US20080013089A1 (en) * 2004-08-31 2008-01-17 Nikon Corporation Positioning method, processing system, measurement method of substrate loading repeatability, position measurement method, exposure method, substrate processing apparatus, measurement method, and measurement apparatus
US20120164805A1 (en) * 2010-12-28 2012-06-28 Globalfoundries Inc. Formation of a channel semiconductor alloy by forming a hard mask layer stack and applying a plasma-based mask patterning process

Also Published As

Publication number Publication date
KR20140010328A (ko) 2014-01-24
DE102013001962B4 (de) 2018-10-18
TW201405240A (zh) 2014-02-01
US8703368B2 (en) 2014-04-22
US20140017604A1 (en) 2014-01-16
CN103543611B (zh) 2016-03-30
CN103543611A (zh) 2014-01-29
KR101412417B1 (ko) 2014-06-25
DE102013001962A1 (de) 2014-01-16

Similar Documents

Publication Publication Date Title
TWI483064B (zh) 微影製程及使用於一微影系統之微影製程
US8111376B2 (en) Feedforward/feedback litho process control of stress and overlay
TWI237744B (en) Level sensor for lithographic apparatus
JP4381325B2 (ja) フィードフォワード焦点制御を有するリソグラフィ装置およびデバイス製造方法
US9823585B2 (en) EUV focus monitoring systems and methods
US6337162B1 (en) Method of exposure, photomask, method of production of photomask, microdevice, and method of production of microdevice
TWI711900B (zh) 用於改良用於圖案化製程之製程模型之方法及相關聯電腦程式產品
US10146141B2 (en) Lithography process and system with enhanced overlay quality
US9360778B2 (en) System and method for lithography patterning
CN104049468B (zh) 用于在半导体器件制造中实施光刻工艺的系统和方法
CN110235061B (zh) 用于增加图案定位的准确度的方法及系统
TWI623822B (zh) 用以檢測基板的方法及電腦程式
US20190294059A1 (en) Method of determining pellicle compensation corrections for a lithographic process, metrology apparatus and computer program
WO2000042640A1 (fr) Procede et dispositif d'appariement de formes, procede et dispositif de determination de position, procede et dispositif d'alignement de position, procede et dispositif d'exposition, et dispositif et son procede de production
US11454882B2 (en) Pellicle for reflective mask
CN113631983B (zh) 确定反射式光刻掩模的图案元件的放置的装置和方法
TW201734664A (zh) 藉由重建之度量衡
US20230168590A1 (en) Methods for optical proximity correction and methods of manufacturing semiconductor devices having the same
US20230204352A1 (en) System and method for generating level data for a surface of a substrate
TW202238247A (zh) 快速均匀性漂移修正
CN116762042A (zh) 快速均匀性漂移校正