KR102372842B1 - Pecvd 오버레이 개선을 위한 방법 - Google Patents

Pecvd 오버레이 개선을 위한 방법 Download PDF

Info

Publication number
KR102372842B1
KR102372842B1 KR1020187033789A KR20187033789A KR102372842B1 KR 102372842 B1 KR102372842 B1 KR 102372842B1 KR 1020187033789 A KR1020187033789 A KR 1020187033789A KR 20187033789 A KR20187033789 A KR 20187033789A KR 102372842 B1 KR102372842 B1 KR 102372842B1
Authority
KR
South Korea
Prior art keywords
chamber
substrate
stress pattern
thermal energy
processing system
Prior art date
Application number
KR1020187033789A
Other languages
English (en)
Other versions
KR20180128979A (ko
Inventor
요이치 스즈키
마이클 웬영 치앙
광덕 더글러스 이
타카시 모리이
유타 고토
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20180128979A publication Critical patent/KR20180128979A/ko
Application granted granted Critical
Publication of KR102372842B1 publication Critical patent/KR102372842B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Robotics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 개시내용은 일반적으로, 반도체 디바이스 제작을 수행하기 위한 방법에 관한 것으로, 더 구체적으로, 리소그래피 오버레이 기법들의 개선들에 관한 것이다. 개선된 오버레이를 위한 방법은, 기판 상에 재료를 증착하는 단계, 열 에너지를 사용하여 챔버에서 기판을 가열하는 단계, 각각의 기판의 국부적 응력 패턴을 측정하는 단계 ― 국부적 응력 패턴을 측정하는 것은 기판 상의 증착된 재료의 깊이의 변화량을 측정함 ―, 기판의 국부적 응력 패턴을 결정하기 위해, k 맵 상에 복수의 포인트들을 플롯하는 단계, k 맵 상의 포인트들에 가해지는 열 에너지를 조정하는 단계, k 맵 상의 포인트들 각각에 대해 감도 값을 결정하는 단계, 및 국부적 응력 패턴을 조정하기 위해, 가해지는 열 에너지에 보정 계수를 적용하는 단계를 포함한다.

Description

PECVD 오버레이 개선을 위한 방법
[0001] 본 개시내용의 실시예들은 일반적으로, 반도체 프로세싱에 관한 것이다. 더 구체적으로, 본 개시내용의 실시예들은 플라즈마-강화 화학 기상 증착(PECVD) 리소그래피 오버레이(lithography overlay)를 위한 방법에 관한 것이다.
[0002] 집적 회로(IC)들 또는 칩들의 제조에서, 칩의 상이한 층들을 표현하는 패턴들이 칩 설계자에 의해 생성된다. 제조 프로세스 동안 반도체 기판 상에 각각의 칩 층의 설계를 전사하기 위해, 이들 패턴들로부터 일련의 재사용가능 마스크들 또는 포토마스크들이 생성된다. 마스크 패턴 생성 시스템들은 각각의 마스크 상에 칩의 각각의 층의 설계를 이미징하기 위해 정밀 레이저들 또는 전자 빔들을 사용한다. 이어서, 반도체 기판 상에 각각의 층에 대한 회로 패턴들을 전사하기 위해, 포토그래피 네거티브(photographic negative)들과 같은 마스크들이 사용된다. 이들 층들은 프로세스들의 시퀀스를 사용하여 구축되고, 그리고 각각의 완성된 칩을 포함하는 전기 회로들 및 작은 트랜지스터들로 변환(translate)된다. 전형적으로, 반도체 기판들 상의 디바이스들은 리소그래피 프로세싱 단계들의 시퀀스에 의해 제조되며, 여기서, 디바이스들은 복수의 겹쳐 있는(overlying) 층들로부터 형성되고, 그 복수의 겹쳐 있는 층들은 각각 개별적인 패턴을 갖는다. 일반적으로, 15개 내지 100개의 마스크들의 세트가 칩을 구성하기 위해 사용되고, 반복적으로 사용될 수 있다.
[0003] 하나의 층과, 그 하나의 층을 오버레이하는 다음 층 간에, 하나의 층과 다음 층의 개별적인 패턴들이 정렬되어야만 한다. 그러나, 다수의 겹쳐 있는 층들의 패턴 및 재료 차이들로 인해, 층들 간의 막 응력 및/또는 지형 변화들(또는 패턴 관련 차이들)은 불가피하다. 기판 상에 형성되는 층들 간에 생성되는 막 응력은 기판이 변형되게 할 것이고, 이는 기판 상에 형성되는 반도체 디바이스들에 대해 디바이스 수율 문제들을 초래할 수 있다. 플라즈마 에칭 또는 플라즈마 증착 프로세스들 동안의 열 팽창, 플라즈마 불-균일 분포 및/또는 플라즈마 밀도의 차이들로 인해, 기판 프로세싱 단계들 동안 잔류 응력이 생성될 수 있으며, 이는 기판 표면의 국부적인 변형을 초래하고, 바람직하지 않은 오버레이 에러를 야기한다. 오버레이 에러들 또는 패턴 변위가 바람직하지 않게 발생하는 경우, 기판 상에 형성된 디바이스 다이들의 사이즈, 치수, 또는 구조들이 불규칙하게 변형 또는 왜곡(distort)될 수 있고, 그에 따라, 그 디바이스 다이들 상에 적층된 막 층들 간의 오정렬의 가능성을 증가시킬 수 있으며, 이는 불리하게, 후속 리소그래피 노출 프로세스에서 오정렬의 확률을 증가시킬 수 있다.
[0004] 따라서, 더 작은 디바이스 피처 사이즈들을 갖는 차세대 반도체 디바이스들을 신뢰성 있게 형성하는 능력에 대해, 기판에 형성되는 국부적인 뒤틀림(curvature)이 크게 영향을 미칠 수 있기 때문에, 기판의 국부적인 변형을 조정 또는 보정하기 위해 사용될 수 있는, 반도체 기판의 국부적인 변형을 검출하기 위한 시스템 및 방법이 필요하다.
[0005] 본 개시내용의 실시예들은 개선된 오버레이를 위한 방법들 및 시스템을 제공한다. 일 실시예에서, 하나 초과의 챔버 간의 개선된 오버레이를 위한 방법이 개시된다. 방법은, 열 에너지를 사용하여 각각의 챔버에서 기판을 가열하는 단계, 각각의 기판의 국부적 응력 패턴을 측정하는 단계, 각각의 챔버에 제공되어 가해지는 열 에너지를 조정하는 단계, 각각의 챔버에서 열 에너지를 조정한 것에 대한 응답으로 감도 값을 결정하는 단계, 및 각각의 챔버 간에 국부적 응력 패턴을 조정하기 위해, 가해지는 열 에너지에 보정 계수를 적용하는 단계를 포함한다.
[0006] 다른 실시예에서, 프로세싱 시스템 내의 개선된 오버레이를 위한 방법이 개시된다. 방법은, 열 에너지를 사용하여 각각의 챔버에서 기판을 가열하는 단계, 각각의 기판에 대해 계측 툴을 사용하여 국부적 응력 패턴을 측정하는 단계, 각각의 챔버에서 프로세싱 시스템 내에서의 측정 프로세스로부터 획득된 기판 응력 패턴에 기초하여, 컴퓨팅 시스템에서 열 조정 레시피를 결정하는 단계, 및 각각의 챔버 간에 국부적 응력 패턴을 조정하기 위해, 프로세싱 시스템에 배치(dispose)되는 열 에너지에 보정 계수를 적용하는 단계를 포함한다.
[0007] 다른 실시예에서, 비-일시적 컴퓨터-판독가능 매체가 개시된다. 비-일시적 컴퓨터-판독가능 매체는 명령들을 포함하며, 그 명령들은, 시스템의 프로세싱 유닛에 의해 실행되는 경우, 시스템으로 하여금, 열 에너지를 사용하여 각각의 챔버에서 기판을 가열하는 단계, 각각의 기판에 대해 계측 툴을 사용하여 국부적 응력 패턴을 측정하는 단계, 각각의 챔버에서 프로세싱 시스템 내에서의 측정 프로세스로부터 획득된 기판 응력 패턴에 기초하여, 컴퓨팅 시스템에서 열 조정 레시피를 결정하는 단계, 및 각각의 챔버 간에 국부적 응력 패턴을 조정하기 위해, 프로세싱 시스템에 배치되는 열 에너지에 보정 계수를 적용하는 단계를 수행함으로써, 시스템 내의 응력 패턴을 모니터링하게 한다.
[0008] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 도시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 본원에서 설명되는 방법들을 수행하기 위해 사용 또는 변경될 수 있는 예시적인 플라즈마 프로세싱 챔버(100)의 부분 단면도를 도시한다.
[0010] 도 2a는 일 실시예에 따른 프로세싱 시스템의 평면도를 도시한다.
[0011] 도 2b는 다른 실시예에 따른 프로세싱 시스템의 평면도를 도시한다.
[0012] 도 3은 일 실시예에 따른, 2개 또는 그 초과의 챔버들 간의 개선된 오버레이를 위한 방법을 도시한다.
[0013] 도 4는 다른 실시예에 따른, 2개 또는 그 초과의 챔버들 간의 개선된 오버레이를 위한 방법을 도시한다.
[0014] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우에 동일한 참조 번호들이 사용되었다. 일 실시예에서 개시되는 엘리먼트들이 구체적인 설명 없이 다른 실시예들에 대해 유익하게 활용될 수 있다는 것이 고려된다.
[0015] 본 개시내용은 일반적으로, 반도체 디바이스 제작을 수행하기 위한 방법에 관한 것으로, 더 구체적으로, 리소그래피 오버레이 기법들의 개선들에 관한 것이다. 개선된 오버레이를 위한 방법은, 열 에너지를 사용하여 챔버에서 기판을 가열하는 단계, 기판의 국부적 응력 패턴을 결정하기 위해, k 맵 상에 하나 또는 그 초과의 포인트들을 플롯하는 단계, k 맵 상의 하나 또는 그 초과의 포인트들에 가해지는 열 에너지를 조정하는 단계, k 맵 상의 하나 또는 그 초과의 포인트들 각각에 대해 감도 값을 결정하는 단계, 및 국부적 응력 패턴을 조정하기 위해, 가해지는 열 에너지에 보정 계수를 적용하는 단계를 포함한다.
[0016] 도 1은 본원에서 설명되는 방법들을 수행하기 위해 사용 또는 변경될 수 있는 예시적인 플라즈마 프로세싱 챔버(100)의 부분 단면도를 도시한다. 본원에서 설명되는 실시예들은 임의의 적합한 프로세싱 챔버, 이를테면 플라즈마 강화 화학 기상 증착(PECVD) 챔버를 사용하여 수행될 수 있다. 프로세싱 챔버는 기판 프로세싱 시스템 내에 포함될 수 있다. 적합한 시스템들의 예들은, DxZTM 프로세싱 챔버를 사용할 수 있는 CENTURA® 시스템들, PRECISION 5000® 시스템들, PRODUCERTM 시스템들, PRODUCER GTTM 및 PRODUCER SETM 프로세싱 챔버들을 포함하며, 이들은 캘리포니아, 산타클라라에 위치된 어플라이드 머티어리얼스, 인코포레이티드로부터 상업적으로 입수가능하다. 다른 제조자들로부터 입수가능한 증착 프로세싱 시스템들을 포함하는 다른 증착 프로세싱 시스템이 본원에서 설명되는 실시예들을 실시하기 위해 적응될 수 있다는 것이 고려된다.
[0017] 프로세스 챔버(100)는 다수의 프로세스 챔버들을 포함하는 프로세싱 시스템의 일부일 수 있으며, 그 다수의 프로세스 챔버들은 중앙 이송 챔버에 연결되고, 로봇에 의해 서비스된다. 프로세스 챔버(100)는 벽들(106), 하단(108), 및 덮개(110)를 포함하며, 이들은 프로세스 볼륨(112)을 정의한다. 벽들(106) 및 하단(108)은 단일 블록의 알루미늄으로 제작될 수 있다. 프로세스 챔버(100)는 또한, 펌핑 링(114)을 포함할 수 있으며, 그 펌핑 링(114)은 프로세스 볼륨(112)을 배기 포트(116) 뿐만 아니라 다른 펌핑 컴포넌트들(미도시)에 유동적으로 커플링시킨다.
[0018] 가열될 수 있는 기판 지지 조립체(138)가 프로세스 챔버(100) 내에서 중앙에 배치될 수 있다. 일 실시예에서, 기판 지지 조립체(138)는 조립체 내에 배치된 하나 또는 그 초과의 가열기들로부터의 열 에너지에 의해 가열될 수 있다. 기판 지지 조립체(138)는 증착 프로세스 동안 기판(103)을 지지한다. 일반적으로, 기판 지지 조립체(138)는 알루미늄, 세라믹, 또는 알루미늄과 세라믹의 조합으로 제작되고, 적어도 하나의 바이어스 전극(132)을 포함한다. 바이어스 전극(132)은 e-척 전극, RF 기판 바이어스 전극, 또는 이들의 조합들일 수 있다.
[0019] 일반적으로, 기판 지지 조립체(138)는 스템(142)에 커플링된다. 스템(142)은 기판 지지 조립체(138)와 프로세스 챔버(100)의 다른 컴포넌트들 간의 전기 리드들, 진공 및 가스 공급 라인들을 위한 도관을 제공한다. 부가적으로, 스템(142)은 기판 지지 조립체(138)를 리프트 시스템(144)에 커플링시키며, 그 리프트 시스템(144)은 로봇식 이송을 가능하게 하기 위해 하강 위치(미도시)와 상승 위치(도 1에 도시된 바와 같음) 간에 기판 지지 조립체(138)를 이동시킨다. 벨로즈(146)는 기판 지지 조립체(138)의 이동을 가능하게 하면서, 챔버(100) 외부의 분위기와 프로세스 볼륨(112) 간에 진공 밀봉을 제공한다.
[0020] 일반적으로, 샤워헤드(118)는 덮개(110)의 내측 면(120)에 커플링될 수 있다. 프로세스 챔버(100)에 진입하는 가스들(즉, 프로세스 가스들 및/또는 다른 가스들)은 샤워헤드(118)를 통해 프로세스 챔버(100) 내로 통과한다. 원격 플라즈마 소스(105)가 가스 소스(104)와 프로세스 볼륨(112) 간에 커플링될 수 있다. 플라즈마 전력 소스(160)는 기판 지지 조립체(138) 상에 배치된 기판(103) 쪽으로 샤워헤드(118)를 통과하는 가스들을 에너자이징하기 위해 샤워헤드(118)에 커플링될 수 있다. 플라즈마 전력 소스(160)는 플라즈마 영역의 형성을 위한 전력, 이를테면 RF 전력 또는 마이크로파 전력을 제공할 수 있다.
[0021] 프로세스 챔버(100)의 기능은 컴퓨팅 디바이스(154)에 의해 제어될 수 있다. 컴퓨팅 디바이스(154)는 제어기일 수 있다. 컴퓨팅 디바이스(154)는 다양한 챔버들 및 서브-프로세서들을 제어하기 위해 산업 현장에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 중 하나일 수 있다. 컴퓨팅 디바이스(154)는 컴퓨터 프로세서(156), 메모리(158), 및 다양한 지원 회로들(162)을 포함하며, 그 다양한 지원 회로들(162)은 통상적인 방식으로 컴퓨터 프로세서(156)를 지원하기 위해 컴퓨터 프로세서(156)에 커플링될 수 있다. 필요에 따라, 소프트웨어 루틴들이 메모리(158)에 저장될 수 있거나, 또는 원격으로 위치된 제2 컴퓨팅 디바이스(미도시)에 의해 실행될 수 있다. 컴퓨팅 디바이스(154)는 하나 또는 그 초과의 컴퓨터 판독가능 매체들(미도시)을 더 포함할 수 있다.
[0022] 도 2a는 단일 프로세스 시스템에서 개선된 오버레이 프로세스를 수행하기 위한, 하나 또는 그 초과의 챔버들, 이를테면 도 1에 도시된 챔버(100)를 포함하는 프로세싱 시스템(200)의 평면도를 도시한다. 일반적으로, 프로세싱 시스템(200)은 프로세싱 환경을 생성하며, 그 프로세싱 환경에서, 다양한 프로세스들, 이를테면 응력 및/또는 오버레이 측정 프로세스 및 표면 개질 프로세스가 기판에 대해 수행될 수 있다. 일반적으로, 프로세싱 시스템(200)은 프로세싱 시스템(200)에서 수행되는 다양한 프로세스들을 실시하도록 프로그래밍된 시스템 제어기(254)를 포함한다.
[0023] 시스템 제어기(254)는 프로세싱 시스템(200)에서 발견되는 하나 또는 그 초과의 컴포넌트들을 제어하기 위해 사용될 수 있다. 일부 구성들에서, 시스템 제어기(254)는 도 1을 참조하여 위에서 논의된 제어기(154)의 일부를 형성할 수 있다. 일반적으로, 시스템 제어기(254)는 프로세싱 시스템(200)의 제어 및 자동화를 가능하게 하도록 설계되고, 그리고 전형적으로, 중앙 프로세싱 유닛(CPU)(미도시), 메모리(미도시), 및 지원 회로들(또는 I/O)(미도시)을 포함한다.
[0024] 프로세싱 시스템(200)은 복수의 프로세싱 챔버들(204, 206, 208) 및 이송 챔버(212)를 포함한다. 각각의 프로세싱 챔버(204, 206, 208)는 한 번에 하나 또는 그 초과의 기판들(203)을 프로세싱하도록 구성될 수 있다. 프로세싱 챔버(204, 206, 208)는 동일한 또는 상이한 기판 프로세싱 용량들을 가질 수 있다.
[0025] 프로세싱 시스템(200)은 또한, 이송 챔버(212)에 연결된 로드 락 챔버들(216 및 224)을 포함할 수 있다. 일 실시예에서, 로드 락 챔버들(216 및 224)은 또한, 프로세싱 시스템(200) 내의 프로세싱을 위한 다양한 기능들, 예컨대 기판 배향, 기판 검사, 가열, 냉각, 디개싱 등을 제공하기 위한 하나 또는 그 초과의 서비스 챔버들로서 사용될 수 있다.
[0026] 이송 챔버(212)는 이송 볼륨(252)을 정의한다. 기판 이송 로봇(214)이 프로세싱 챔버(204, 206, 208)와 로드 락 챔버들(216 또는 224) 간에 기판들(203)을 이송하기 위해 이송 볼륨(252)에 배치된다.
[0027] 프로세싱 시스템(200)은 하나 또는 그 초과의 포드 로더들(222)과 로드 락 챔버들(216 및 224)을 연결하는 팩토리 인터페이스(218)를 포함할 수 있다. 로드 락 챔버들(216 및 224)은 팩토리 인터페이스(218)와 이송 챔버(212) 간에 제1 진공 인터페이스를 제공하며, 그 제1 진공 인터페이스는 프로세싱 동안 진공 상태로 유지될 수 있다. 각각의 포드 로더(222)는 복수의 기판들을 홀딩 및 이송하기 위한 카세트(228)를 수용하도록 구성된다. 팩토리 인터페이스(218)는 로드 락 챔버들(216 및 224)과 하나 또는 그 초과의 포드 로더들(222) 간에 기판들을 셔틀링(shuttle)하도록 구성된 FI 로봇(220)을 포함한다. 프로세싱 시스템(200)은 단일 프로세스 시스템 내의 개선된 오버레이 프로세스를 위해 아래에서 설명되는 방법을 수행할 수 있다.
[0028] 도 2b는 단일 프로세스 시스템에서 개선된 오버레이 프로세스를 수행하기 위한, 하나 또는 그 초과의 챔버들, 이를테면 도 1에 도시된 챔버(100)를 포함하는 다른 프로세싱 시스템(200)의 평면도를 도시한다. 일반적으로, 프로세싱 시스템(200)은 프로세싱 환경을 생성하며, 그 프로세싱 환경에서, 다양한 프로세스들, 이를테면 응력 및/또는 오버레이 측정 프로세스 및 표면 개질 프로세스가 기판에 대해 수행될 수 있다. 일반적으로, 프로세싱 시스템(200)은 포드 로더(222), 로봇(220), 홀딩 영역(210), 이송 로봇(214), 및 프로세싱 챔버들(204a 내지 204f)을 포함한다.
[0029] 포드 로더(222)는 FOUP(front opening unified pod)들의 쌍을 포함한다. 기판들(203)은 로봇(220)에 의해 포드 로더(222)로부터 저압 홀딩 영역(210) 내로 이송된다. 로봇(220)은 2개의 로봇 암들(220a, 220b)을 포함할 수 있다. 각각의 로봇 암(220a, 220b)은 포드 로더들(222) 각각으로부터 상이한 기판들(203)을 이송한다. 이송 로봇(214)은 기판들(203)을 홀딩 영역(210)으로부터 프로세싱 챔버들(204a 내지 204f)로 그리고 역으로 이송하기 위해 사용된다. 프로세싱 챔버들(204a 내지 204f)은 기판(203)의 증착, 어닐링, 경화, 및/또는 에칭을 위한 하나 또는 그 초과의 시스템 컴포넌트들을 포함할 수 있다. 도 2b의 프로세싱 시스템(200)은 단일 프로세스 시스템 내의 개선된 오버레이 프로세스를 위해 아래에서 설명되는 방법을 수행할 수 있다.
[0030] 도 3은 일 실시예에 따른, 2개 또는 그 초과의 챔버들 간의 개선된 오버레이를 위한 방법을 도시한다. 방법(300)은 도 1에 도시된 챔버(100) 또는 도 2에 도시된 시스템(200)에 의해 활용될 수 있다. 동작(302)에서, 열 에너지를 사용하여 각각의 챔버에서 각각의 기판이 가열된다. 각각의 기판에 가해지는 열은 기판의 왜곡들을 야기할 수 있으며, 그 왜곡들은 후속 리소그래피 노출 프로세스들에서 오정렬을 야기할 수 있다. 하나의 챔버의 기판에서 목격되는 왜곡들은 다른 챔버의 제2 기판에서 목격되는 왜곡들과 상이할 수 있다. 따라서, 이들 왜곡들, 이를테면 온도 기울기들로 인한 방사상 형상 변화들이 기판 상에 나타나는 곳을 결정하는 것이 바람직하다. 동작(304)에서, 각각의 기판의 국부적 응력 패턴을 결정하기 위해, 하나 또는 그 초과의 포인트들이 k 맵 상에 플롯된다. 흡수율(k) 맵은 리소그래피 오버레이 수행과 상관하기 위해 면-내 변위(IPD) 측정들, 이를테면 기판 기하형상을 활용한다. IPD 맵은 원형 IPD 맵 전체에 걸쳐 분산되는 복수의 포인트들, 이를테면 49개의 포인트들을 활용하여 플롯된다. 49개의 포인트들은 내측 구역 및 외측 구역으로 그룹화될 수 있다. 외측 구역은 원형 IPD 맵의 에지를 따르는 다양한 포인트들의 그룹을 구성한다. 내측 구역은 원형 IPD 맵의 중앙 근처의 다양한 포인트들의 그룹을 구성한다. 유리하게, 49개의 포인트들 각각은 왜곡들이 발생된 곳을 결정하기 위한 기판의 지형에 관한 정보를 전달한다. 49개의 포인트들 각각으로부터 초기에 수집된 정보는 각각의 기판의 베이스라인인 것으로 결정된다.
[0031] 동작(306)에서, 각각의 챔버의 k 맵 상의 하나 또는 그 초과의 포인트들에 가해지는 열 에너지가 조정된다. 각각의 기판에 대한 각각의 온도 변화 정도에 대해 깊이 프로파일의 변화량을 결정하기 위해, 49개의 포인트들로부터의 데이터가 다시 한 번 수집된다. 깊이 프로파일의 변화량은 k의 감도 또는 흡광 계수의 감도이다. 하나 또는 그 초과의 구역들을 활용하여, 개별적인 온도 변화들에 대한 각각의 기판의 감도가 결정된다. 예컨대, 내측 구역 및 외측 구역을 갖는 이중 구역 가열기 페데스탈에서, 49개의 포인트들 중 하나 또는 그 초과의 포인트들을 사용하여, 기판의 각각의 영역에 대한 k의 감도가 결정될 수 있다. 동작(308)에서, 각각의 챔버에서 열 에너지를 조정한 것에 대한 응답으로, k 맵 상의 하나 또는 그 초과의 포인트들 각각에 대한 감도 값이 결정된다. 기판의 밀도, 두께, 또는 압력을 사용하여 감도 값이 계산될 수 있다는 것이 고려될 수 있다.
[0032] 동작(310)에서, 각각의 챔버 내의 국부적 응력 패턴을 조정하기 위해, 가해지는 열 에너지에 보정 계수가 적용된다. 감도 값을 알게 된 후, 동일한 k 맵을 갖도록 각각의 가열기 내의 열 에너지를 조정함으로써, 하나의 챔버로부터의 응력 패턴이 다른 챔버의 응력 패턴과 매칭(match)될 수 있다. 따라서, 챔버들 간에 변화가 균일하게 될 것이다. 챔버들 간에 각각의 기판의 균일한 변화 또는 면-내 변위를 보장함으로써, 각각의 챔버 내의 국부적 응력 패턴과 매칭하기 위해, 리소그래피 마스크가 시프트될 수 있다.
[0033] 도 4는 다른 실시예에 따른, 2개 또는 그 초과의 챔버들 간의 개선된 오버레이를 위한 방법을 도시한다. 방법은 열 에너지를 사용하여 각각의 챔버에서 기판을 가열하는 것으로 동작(402)에서 시작된다. 각각의 기판에 가해지는 열은 기판의 왜곡들을 야기할 수 있으며, 그 왜곡들은 후속 리소그래피 노출 프로세스들에서 오정렬을 야기할 수 있다. 하나의 챔버의 기판에서 목격되는 왜곡들은 다른 챔버의 제2 기판에서 목격되는 왜곡들과 상이할 수 있다. 따라서, 이들 왜곡들, 이를테면 온도 기울기들로 인한 방사상 형상 변화들이 기판 상에 나타나는 곳을 결정하는 것이 바람직하다. 동작(404)에서, 하나 또는 그 초과의 챔버들 내의 각각의 기판에 대해 계측 툴을 사용하여 국부적 응력 패턴이 측정된다. 일 실시예에서, 국부적 응력 패턴을 측정하기 위해 사용되는 계측 툴은, 각각의 기판의 국부적 응력 패턴을 결정하기 위해, k 맵 상에 하나 또는 그 초과의 포인트들을 플롯하는 것을 포함한다. 흡수율(k) 맵은 리소그래피 오버레이 수행과 상관하기 위해 면-내 변위(IPD) 측정들, 이를테면 기판 기하형상을 활용한다. IPD 맵은 원형 IPD 맵 전체에 걸쳐 분산되는 49개의 포인트들을 활용하여 플롯된다. 49개의 포인트들은 내측 구역 및 외측 구역으로 그룹화될 수 있다. 외측 구역은 원형 IPD 맵의 에지를 따르는 다양한 포인트들의 그룹을 구성한다. 내측 구역은 원형 IPD 맵의 중앙 근처의 다양한 포인트들의 그룹을 구성한다. 49개의 포인트들 각각은 왜곡들이 발생된 곳을 결정하기 위한 기판의 지형에 관한 정보를 전달한다. 49개의 포인트들 각각으로부터 초기에 수집된 정보는 각각의 기판의 베이스라인인 것으로 결정된다.
[0034] 동작(406)에서, 각각의 챔버에서 프로세싱 시스템 내에서의 측정 프로세스로부터 획득된 기판 응력 패턴에 기초하여, 열 조정 레시피가 결정된다. 각각의 챔버의 k 맵 상의 하나 또는 그 초과의 포인트들에 가해지는 열 에너지가 조정된다. 각각의 기판에 대한 각각의 온도 변화 정도에 대해 깊이 프로파일의 변화량을 결정하기 위해, 49개의 포인트들로부터의 데이터가 다시 한 번 수집된다. 다시 말하면, 기판 상의 증착된 재료의 깊이의 변화가 49개의 포인트들에서 측정된다. 깊이 프로파일의 변화량은 k의 감도 또는 흡광 계수의 감도이다. 하나 또는 그 초과의 구역들을 활용하여, 개별적인 온도 변화들에 대한 각각의 기판의 감도가 결정된다. 예컨대, 내측 구역 및 외측 구역을 갖는 이중 구역 가열기 페데스탈에서, 49개의 포인트들 중 하나 또는 그 초과의 포인트들을 사용하여, 기판의 각각의 영역에 대한 k의 감도가 결정될 수 있다. 각각의 챔버에서 열 에너지를 조정한 것에 대한 응답으로, k 맵 상의 하나 또는 그 초과의 포인트들 각각에 대한 감도 값이 결정된다.
[0035] 동작(408)에서, 각각의 챔버 내의 국부적 응력 패턴을 조정하기 위해, 가해지는 열 에너지에 보정 계수가 적용된다. 감도 값을 알게 된 후, 동일한 k 맵을 갖도록 각각의 가열기 내의 열 에너지를 조정함으로써, 하나의 챔버로부터의 응력 패턴이 다른 챔버의 응력 패턴과 매칭될 수 있다. 따라서, 챔버들 간에 변화가 균일하게 될 것이다. 챔버들 간에 각각의 기판의 균일한 변화 또는 면-내 변위를 보장함으로써, 각각의 챔버 내의 국부적 응력 패턴과 매칭하기 위해, 리소그래피 마스크가 시프트될 수 있다. 일 실시예에서, 방법(400)은 비-일시적 컴퓨터-판독가능 매체에 의해 실행될 수 있다.
[0036] 하나 또는 그 초과의 챔버들 내의 하나 또는 그 초과의 기판들을 활용함으로써, 그리고 특히 k-매핑함으로써, 각각의 챔버에 대해 감도 값이 결정될 수 있다. 감도 값을 알게 된 후, 동일한 k 맵을 갖도록 각각의 가열기 내의 열 에너지를 조정함으로써, 하나의 챔버로부터의 응력 패턴이 다른 챔버의 응력 패턴과 매칭될 수 있다. 따라서, 챔버들 간에 변화가 균일하게 될 것이다. 챔버들 간에 각각의 기판의 균일한 변화 또는 면-내 변위를 보장함으로써, 각각의 챔버 내의 국부적 응력 패턴과 매칭하기 위해, 리소그래피 마스크가 시프트될 수 있으며, 그에 따라, 리소그래피 오버레이가 개선될 수 있다.
[0037] 전술한 바가 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 및 추가적인 실시예들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 고안될 수 있고, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. 2개 또는 그 초과의 챔버들 간의 개선된 오버레이(overlay)를 위한 방법으로서,
    기판 상에 재료를 증착하는 단계;
    열 에너지를 사용하여 상기 2개 또는 그 초과의 챔버들의 각각의 챔버에서 상기 기판을 가열하는 단계;
    상기 2개 또는 그 초과의 챔버들의 각각의 챔버에서 상기 기판의 국부적 응력 패턴을 측정하는 단계 ― 상기 국부적 응력 패턴을 측정하는 것은 상기 기판 상의 증착된 재료의 깊이의 변화량을 측정하는 것을 포함함 ―;
    각각의 챔버에 제공되는 열 에너지를 조정하는 단계;
    각각의 챔버에 제공되는 열 에너지를 조정한 것에 대한 응답으로 감도(sensitivity) 값을 결정하는 단계; 및
    상기 2개 또는 그 초과의 챔버들 간에 상기 국부적 응력 패턴을 조정하기 위해, 각각의 챔버에 제공되는 열 에너지에 보정 계수를 적용하는 단계
    를 포함하는,
    개선된 오버레이를 위한 방법.
  2. 제1 항에 있어서,
    상기 2개 또는 그 초과의 챔버들 중 적어도 하나의 챔버는 PECVD 챔버인,
    개선된 오버레이를 위한 방법.
  3. 제1 항에 있어서,
    각각의 챔버 내의 상기 국부적 응력 패턴과 매칭하기 위해, 리소그래피 마스크를 시프트하는 단계를 더 포함하는,
    개선된 오버레이를 위한 방법.
  4. 제1 항에 있어서,
    상기 국부적 응력 패턴을 측정하는 것은, k 맵 상에 하나 또는 그 초과의 포인트들을 플롯(plot)함으로써 결정되는,
    개선된 오버레이를 위한 방법.
  5. 제4 항에 있어서,
    상기 열 에너지를 조정한 것에 대한 응답으로 감도 값을 결정하는 것은, 상기 k 맵 상의 상기 하나 또는 그 초과의 포인트들 각각에 대해 결정되는,
    개선된 오버레이를 위한 방법.
  6. 제1 항에 있어서,
    각각의 챔버 간에 상기 국부적 응력 패턴을 조정하기 위해, 가해지는 열 에너지에 보정 계수를 적용하는 것은, 제어기에 의해 수행되며,
    각각의 챔버에 가해지는 열 에너지를 조정하는 것은 상기 제어기에 의해 수행되는,
    개선된 오버레이를 위한 방법.
  7. 프로세싱 시스템 내의 개선된 오버레이를 위한 방법으로서,
    열 에너지를 사용하여 상기 프로세싱 시스템의 각각의 챔버에서 기판을 가열하는 단계;
    각각의 기판에 대해 계측 툴을 사용하여 국부적 응력 패턴을 측정하는 단계;
    상기 프로세싱 시스템의 각각의 챔버에서 측정 프로세스로부터 획득된 각각의 기판의 상기 국부적 응력 패턴에 기초하여, 열 조정 레시피를 결정하는 단계; 및
    각각의 챔버 간에 상기 국부적 응력 패턴을 조정하기 위해, 상기 프로세싱 시스템의 각각의 챔버에 제공되는 열 에너지에 보정 계수를 적용하는 단계
    를 포함하는,
    개선된 오버레이를 위한 방법.
  8. 제7 항에 있어서,
    각각의 챔버 내의 상기 국부적 응력 패턴과 매칭하기 위해, 리소그래피 마스크를 시프트하는 단계를 더 포함하는,
    개선된 오버레이를 위한 방법.
  9. 제7 항에 있어서,
    상기 국부적 응력 패턴을 측정하는 것은, k 맵 상에 하나 또는 그 초과의 포인트들을 플롯함으로써 결정되는,
    개선된 오버레이를 위한 방법.
  10. 제7 항에 있어서,
    각각의 챔버 간에 상기 국부적 응력 패턴을 조정하기 위해, 상기 프로세싱 시스템의 각각의 챔버에 제공되는 열 에너지에 보정 계수를 적용하는 것은, 제어기에 의해 수행되며,
    각각의 기판의 상기 국부적 응력 패턴에 기초하여, 열 조정 레시피를 결정하는 것은, 컴퓨팅 시스템에서 결정되는,
    개선된 오버레이를 위한 방법.
  11. 제7 항에 있어서,
    상기 계측 툴은 면-내 변위(in-plane displacement) 맵인,
    개선된 오버레이를 위한 방법.
  12. 명령들을 포함하는 비-일시적 컴퓨터-판독가능 매체로서,
    상기 명령들은 프로세싱 시스템의 프로세싱 유닛에 의해 실행되는 경우, 상기 프로세싱 시스템으로 하여금,
    열 에너지를 사용하여 상기 프로세싱 시스템의 각각의 챔버에서 기판을 가열하는 단계;
    각각의 챔버 내의 각각의 기판에 대해 계측 툴을 사용하여 국부적 응력 패턴을 측정하는 단계;
    각각의 챔버에서 상기 프로세싱 시스템 내에서의 측정 프로세스로부터 획득된 기판 응력 패턴에 기초하여, 컴퓨팅 시스템에서 열 조정 레시피를 결정하는 단계; 및
    각각의 챔버 간에 상기 국부적 응력 패턴을 조정하기 위해, 상기 프로세싱 시스템에 배치되는 열 에너지에 보정 계수를 적용하는 단계
    를 수행함으로써, 상기 프로세싱 시스템 내의 응력 패턴을 모니터링하게 하는,
    비-일시적 컴퓨터-판독가능 매체.
  13. 제12 항에 있어서,
    상기 프로세싱 시스템의 적어도 하나의 챔버는 PECVD 챔버인,
    비-일시적 컴퓨터-판독가능 매체.
  14. 제12 항에 있어서,
    상기 프로세싱 시스템의 각각의 챔버 내의 상기 국부적 응력 패턴과 매칭하기 위해, 리소그래피 마스크를 시프트하는 단계를 더 포함하는,
    비-일시적 컴퓨터-판독가능 매체.
  15. 제12 항에 있어서,
    상기 국부적 응력 패턴을 측정하는 것은, k 맵 상에 하나 또는 그 초과의 포인트들을 플롯함으로써 결정되는,
    비-일시적 컴퓨터-판독가능 매체.
KR1020187033789A 2016-04-22 2017-03-27 Pecvd 오버레이 개선을 위한 방법 KR102372842B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662326538P 2016-04-22 2016-04-22
US62/326,538 2016-04-22
PCT/US2017/024323 WO2017184301A1 (en) 2016-04-22 2017-03-27 Method for pecvd overlay improvement

Publications (2)

Publication Number Publication Date
KR20180128979A KR20180128979A (ko) 2018-12-04
KR102372842B1 true KR102372842B1 (ko) 2022-03-08

Family

ID=60090297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187033789A KR102372842B1 (ko) 2016-04-22 2017-03-27 Pecvd 오버레이 개선을 위한 방법

Country Status (4)

Country Link
US (2) US9947599B2 (ko)
KR (1) KR102372842B1 (ko)
TW (1) TWI755391B (ko)
WO (1) WO2017184301A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102372842B1 (ko) * 2016-04-22 2022-03-08 어플라이드 머티어리얼스, 인코포레이티드 Pecvd 오버레이 개선을 위한 방법
JP7158133B2 (ja) * 2017-03-03 2022-10-21 アプライド マテリアルズ インコーポレイテッド 雰囲気が制御された移送モジュール及び処理システム
US20180323039A1 (en) * 2017-05-05 2018-11-08 Applied Materials, Inc. Active far edge plasma tunability
CN109585483B (zh) * 2018-12-04 2021-05-04 上海华力微电子有限公司 一种处理半导体晶圆的方法
US11557473B2 (en) 2019-04-19 2023-01-17 Applied Materials, Inc. System and method to control PVD deposition uniformity
TW202104628A (zh) 2019-04-19 2021-02-01 美商應用材料股份有限公司 用於控制pvd沉積均勻性的系統及方法
US10998209B2 (en) * 2019-05-31 2021-05-04 Applied Materials, Inc. Substrate processing platforms including multiple processing chambers
US20220392809A1 (en) * 2021-06-03 2022-12-08 Kla Corporation Adaptive modeling misregistration measurement system and method
KR20240032048A (ko) * 2021-11-19 2024-03-08 어플라이드 머티어리얼스, 인코포레이티드 기판 쿨 다운 시간을 감소시키기 위한 장치 및 방법들

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080030701A1 (en) * 2006-08-03 2008-02-07 Asml Netherlands B.V. Individual wafer history storage for overlay corrections
US20150371908A1 (en) * 2014-06-20 2015-12-24 Applied Materials, Inc. Methods for reducing semiconductor substrate strain variation
US20160099147A1 (en) 2014-10-03 2016-04-07 Applied Materials, Inc. Gas flow profile modulated control of overlay in plasma cvd films

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385434A (en) 1981-06-08 1983-05-31 Visidyne, Inc. Alignment system
US4760265A (en) 1986-01-18 1988-07-26 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Method and device for detecting defects of patterns in microelectronic devices
US6404481B1 (en) * 2000-05-25 2002-06-11 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Adaptive lithography membrane masks
US6847433B2 (en) 2001-06-01 2005-01-25 Agere Systems, Inc. Holder, system, and process for improving overlay in lithography
US7221445B2 (en) 2003-04-11 2007-05-22 Metrolaser, Inc. Methods and apparatus for detecting and quantifying surface characteristics and material conditions using light scattering
US8111376B2 (en) 2007-05-30 2012-02-07 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
US20120244461A1 (en) * 2011-03-25 2012-09-27 Toshiba America Electronic Components, Inc. Overlay control method and a semiconductor manufacturing method and apparatus employing the same
US8703368B2 (en) * 2012-07-16 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process
JP5965819B2 (ja) * 2012-10-26 2016-08-10 株式会社日立ハイテクノロジーズ 荷電粒子線装置及び重ね合わせずれ量測定方法
US9311443B2 (en) * 2014-06-17 2016-04-12 Globalfoundries Inc. Correcting for stress induced pattern shifts in semiconductor manufacturing
US9490116B2 (en) * 2015-01-09 2016-11-08 Applied Materials, Inc. Gate stack materials for semiconductor applications for lithographic overlay improvement
KR102372842B1 (ko) * 2016-04-22 2022-03-08 어플라이드 머티어리얼스, 인코포레이티드 Pecvd 오버레이 개선을 위한 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080030701A1 (en) * 2006-08-03 2008-02-07 Asml Netherlands B.V. Individual wafer history storage for overlay corrections
US20150371908A1 (en) * 2014-06-20 2015-12-24 Applied Materials, Inc. Methods for reducing semiconductor substrate strain variation
US20160099147A1 (en) 2014-10-03 2016-04-07 Applied Materials, Inc. Gas flow profile modulated control of overlay in plasma cvd films

Also Published As

Publication number Publication date
US20170309525A1 (en) 2017-10-26
KR20180128979A (ko) 2018-12-04
US20180226306A1 (en) 2018-08-09
WO2017184301A1 (en) 2017-10-26
US9947599B2 (en) 2018-04-17
TW201802282A (zh) 2018-01-16
TWI755391B (zh) 2022-02-21
US10236225B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
KR102372842B1 (ko) Pecvd 오버레이 개선을 위한 방법
KR102473396B1 (ko) 링 동적 정렬 데이터를 사용한 에지 링 센터링 방법
US7831135B2 (en) Method and system for controlling bake plate temperature in a semiconductor processing chamber
JP5065082B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
CN108140588B (zh) 用于半导体设备的匹配腔室性能的方法
TWI672754B (zh) 用於半導體基板局部應力及疊置校正的整合式度量衡、處理系統、及方法
KR101170356B1 (ko) 기판 처리 시스템 및 기판 반송 방법
CN110462810B (zh) 用于基板处理系统中的基板支撑件的基板位置校准方法
CN111448645A (zh) 对于旋转晶片的处理模块的处理站的自动更正
JP7335243B2 (ja) Ａｌｄ膜特性の補正および可調節性のためのマルチゾーン台座
TW202030559A (zh) 用於控制基板之定位之方法及用於判定參照基板之特徵之位置的方法
JP2023525710A (ja) Ｃｄ制御をパターン化するための自動化フィードフォワードおよびフィードバックシーケンス
CN111785626A (zh) 加热方法以及加热装置
JP2024045175A (ja) 積層基板の製造方法および製造装置
US20220205105A1 (en) Trim and deposition profile control with multi-zone heated substrate support for multi-patterning processes
CN101740432A (zh) 半导体器件的制造方法
US20210265144A1 (en) Temperature-tuned substrate support for substrate processing systems
WO2013190812A1 (ja) 半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム
US20220243323A1 (en) Use of rotation to correct for azimuthal non-uniformities in semiconductor substrate processing
KR20230039586A (ko) 기판 반송 위치의 어긋남량 검지 방법 및 기판 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant