JP6485003B2 - 信号生成システム及び方法 - Google Patents
信号生成システム及び方法 Download PDFInfo
- Publication number
- JP6485003B2 JP6485003B2 JP2014228596A JP2014228596A JP6485003B2 JP 6485003 B2 JP6485003 B2 JP 6485003B2 JP 2014228596 A JP2014228596 A JP 2014228596A JP 2014228596 A JP2014228596 A JP 2014228596A JP 6485003 B2 JP6485003 B2 JP 6485003B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- oscillator
- free
- frequency
- running
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims description 59
- 238000000034 method Methods 0.000 title claims description 52
- 238000002347 injection Methods 0.000 claims description 62
- 239000007924 injection Substances 0.000 claims description 62
- 239000003990 capacitor Substances 0.000 description 55
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 238000007792 addition Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B1/00—Details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/08—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a discharge device
- H03B19/12—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a discharge device using division only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
α_min=Q×(ω_1−ω_2)/ω_0
(付記1)
第1の発振器を含むフェーズロックループと、
第2の発振器と
を有し、
前記第1の発振器は、前記フェーズロックループによって生成されるフェーズロックループ制御信号に基づき第1の信号を生成するよう構成され、
前記第2の発振器は、前記フェーズロックループ制御信号に基づき第2の信号を生成するよう構成され、前記第1の信号の自走周波数が、前記第1の発振器と前記第2の発振器との間の注入同期を得るよう前記第2の信号の自走周波数と略等しくなるようにする、
信号生成システム。
(付記2)
前記第1の発振器と前記第2の発振器との間の注入同期は、磁気注入同期である、
付記1に記載の信号生成システム。
(付記3)
前記第1の発振器と前記第2の発振器との間の注入同期は、前記第1の信号から生じる電力の一部を前記第2の発振器へ供給することによる電気注入同期である、
付記1に記載の信号生成システム。
(付記4)
チューニング信号を生成するよう構成される較正モジュールを更に有し、
前記第2の信号は、前記フェーズロックループ制御信号、前記チューニング信号、及び前記第1の信号に基づく、
付記1に記載の信号生成システム。
(付記5)
前記第1の信号は、フェーズロックループされた第1の信号であり、前記第2の信号は、注入同期された第2の信号であり、
前記較正モジュールは、較正モードの間、
前記較正モジュールによって生成される較正制御信号に基づき前記第1の発振器によって生成される自走第1信号と、前記チューニング信号及び前記較正制御信号に基づき前記第2の発振器によって生成される自走第2信号とを比較すること、及び
前記自走第1信号の周波数と前記自走第2信号の周波数とが略等しくなるまで前記チューニング信号を変更すること
によって、前記チューニング信号を生成する、
付記4に記載の信号生成システム。
(付記6)
前記チューニング信号は、前記第2の信号を生成するために前記第2の発振器によって使用されるキャパシタンスの量を決定する、
付記4に記載の信号生成システム。
(付記7)
前記第1の信号及び前記第2の信号は、更に、周波数バンド選択信号に基づく、
付記6に記載の信号生成システム。
(付記8)
前記第1の発振器及び前記第2の発振器は、同じ発振器タイプである、
付記6に記載の信号生成システム。
(付記9)
前記チューニング信号は、前記第2の発振器のための動作の周波数バンドを決定する、
付記4に記載の信号生成システム。
(付記10)
前記第1の発振器は、第1の発振器タイプであり、前記第2の発振器は、前記第1の発振器タイプとは異なる第2の発振器タイプである、
付記9に記載の信号生成システム。
(付記11)
前記第1の発振器タイプは、LCタンク発振器であり、前記第2の発振器タイプは、リング発振器である、
付記10に記載の信号生成システム。
(付記12)
フェーズロックループにおける第1の発振器により、較正制御信号に基づき、自走第1信号を生成し、
第2の発振器により、前記較正制御信号及びチューニング信号に基づき、自走第2信号を生成し、
前記自走第1信号の周波数と前記自走第2信号の周波数との比較に基づき、前記チューニング信号を生成し、
前記フェーズロックループにおける前記第1の発振器により、前記フェーズロックループによって生成されるフェーズロックループ制御信号に基づき、フェーズロックループされた第1の信号を生成し、
前記第2の発振器により、前記フェーズロックループ制御信号及び前記チューニング信号に基づき、注入同期された第2の信号を生成して、前記フェーズロックループされた第1の信号の周波数と前記注入同期された第2の信号の周波数とが等しくなるようにする、
信号生成方法。
(付記13)
前記フェーズロックループされた第1の信号の周波数と、前記注入同期された第2の信号の周波数とは、前記第1の発振器と前記第2の発振器との間の注入同期から等しい、
付記12に記載の信号生成方法。
(付記14)
前記チューニング信号を生成することは、
前記自走第1信号の周波数と前記自走第2信号の周波数とを比較すること、及び
前記自走第1信号の周波数と前記自走第2信号の周波数とが略等しくなるまで前記チューニング信号を変更すること
を有する、付記12に記載の信号生成方法。
(付記15)
前記自走第1信号の周波数と前記自走第2信号の周波数とが略等しくなるまで前記チューニング信号を変更する場合に、前記第1の発振器を無効にする
付記14に記載の信号生成方法。
(付記16)
前記チューニング信号を変更することは、前記自走第2信号を生成するために前記第2の発振器によって使用されるキャパシタンスを変更する、
付記14に記載の信号生成方法。
(付記17)
前記フェーズロックループされた第1の信号及び前記注入同期された第2の信号は、更に、周波数バンド選択信号に基づく、
付記16に記載の信号生成方法。
(付記18)
前記チューニング信号を変更することは、前記第2の発振器の動作の周波数バンドを変更する、
付記14に記載の信号生成方法。
(付記19)
前記第1の発振器と前記第2の発振器との間の電気注入同期を得るよう前記フェーズロックループされた第1の信号の少なくとも一部を前記第2の発振器へ供給する
付記18に記載の信号生成方法。
(付記20)
前記第1の発振器は、第1の発振器タイプであり、前記第2の発振器は、前記第1の発振器タイプとは異なる第2の発振器タイプである、
付記18に記載の信号生成方法。
102,360,460 リファレンス信号
104 フェーズロックループ(PLL)
106,306,406 PLL制御回路
108,350,450 PLL制御信号
110,310,410 第1の発振器
112,311,411 第1の信号
120,320,420 第2の発振器
122,321,421 第2の信号
130,340,440 較正モジュール
132,444 チューニング信号
134 イネーブル/ディセーブル信号
136,352,452 較正制御信号
140 注入同期信号
200 信号生成方法
330 第3の発振器
331 第3の信号
342,442 調整信号
344 第1のチューニング信号
346 第2のチューニング信号
348,448 周波数バンド選択信号
428 電力回路
500 信号生成システムの較正方法
Claims (19)
- 第1の発振器を含むフェーズロックループと、
第2の発振器と
を有し、
前記第1の発振器は、前記フェーズロックループによって生成されるフェーズロックループ制御信号に基づき第1の信号を生成するよう構成され、
前記第2の発振器は、前記フェーズロックループ制御信号に基づき第2の信号を生成するよう構成され、前記第2の信号の自走周波数が、前記第1の発振器と前記第2の発振器との間の注入同期を得るよう前記第1の信号の自走周波数と略等しくなるようにする、
信号生成システム。 - 前記第1の発振器と前記第2の発振器との間の注入同期は、磁気注入同期である、
請求項1に記載の信号生成システム。 - 前記第1の発振器と前記第2の発振器との間の注入同期は、前記第1の信号から生じる電力の一部を前記第2の発振器へ供給することによる電気注入同期である、
請求項1に記載の信号生成システム。 - チューニング信号を生成するよう構成される較正モジュールを更に有し、
前記第2の信号は、前記フェーズロックループ制御信号、前記チューニング信号、及び前記第1の信号に基づく、
請求項1に記載の信号生成システム。 - 前記第1の信号は、フェーズロックループされた第1の信号であり、前記第2の信号は、注入同期された第2の信号であり、
前記較正モジュールは、較正モードの間、
前記較正モジュールによって生成される較正制御信号に基づき前記第1の発振器によって生成される自走第1信号と、前記チューニング信号及び前記較正制御信号に基づき前記第2の発振器によって生成される自走第2信号とを比較すること、及び
前記自走第1信号の周波数と前記自走第2信号の周波数とが略等しくなるまで前記チューニング信号を変更すること
によって、前記チューニング信号を生成する、
請求項4に記載の信号生成システム。 - 前記チューニング信号は、前記第2の信号を生成するために前記第2の発振器によって使用されるキャパシタンスの量を決定する、
請求項4に記載の信号生成システム。 - 前記第1の信号及び前記第2の信号は、更に、周波数バンド選択信号に基づく、
請求項6に記載の信号生成システム。 - 前記第1の発振器及び前記第2の発振器は、同じ発振器タイプである、
請求項6に記載の信号生成システム。 - 前記チューニング信号は、前記第2の発振器のための動作の周波数バンドを決定する、
請求項4に記載の信号生成システム。 - 前記第1の発振器は、第1の発振器タイプであり、前記第2の発振器は、前記第1の発振器タイプとは異なる第2の発振器タイプである、
請求項9に記載の信号生成システム。 - 前記第1の発振器タイプは、LCタンク発振器であり、前記第2の発振器タイプは、リング発振器である、
請求項10に記載の信号生成システム。 - フェーズロックループにおける第1の発振器により、較正制御信号に基づき、自走第1信号を生成し、
第2の発振器により、前記較正制御信号及びチューニング信号に基づき、自走第2信号を生成し、
前記自走第1信号の周波数と前記自走第2信号の周波数との比較に基づき、前記チューニング信号を生成し、
前記フェーズロックループにおける前記第1の発振器により、前記フェーズロックループによって生成されるフェーズロックループ制御信号に基づき、フェーズロックループされた第1の信号を生成し、
前記第2の発振器により、前記フェーズロックループ制御信号及び前記チューニング信号に基づき、注入同期された第2の信号を生成して、前記フェーズロックループされた第1の信号の周波数と前記注入同期された第2の信号の周波数とが等しくなるようにする、
信号生成方法。 - 前記チューニング信号を生成することは、
前記自走第1信号の周波数と前記自走第2信号の周波数とを比較すること、及び
前記自走第1信号の周波数と前記自走第2信号の周波数とが略等しくなるまで前記チューニング信号を変更すること
を有する、請求項12に記載の信号生成方法。 - 前記自走第1信号の周波数と前記自走第2信号の周波数とが略等しくなるまで前記チューニング信号を変更する場合に、前記第1の発振器を無効にする
請求項13に記載の信号生成方法。 - 前記チューニング信号を変更することは、前記自走第2信号を生成するために前記第2の発振器によって使用されるキャパシタンスを変更する、
請求項13に記載の信号生成方法。 - 前記フェーズロックループされた第1の信号及び前記注入同期された第2の信号は、更に、周波数バンド選択信号に基づく、
請求項15に記載の信号生成方法。 - 前記チューニング信号を変更することは、前記第2の発振器の動作の周波数バンドを変更する、
請求項13に記載の信号生成方法。 - 前記第1の発振器と前記第2の発振器との間の電気注入同期を得るよう前記フェーズロックループされた第1の信号の少なくとも一部を前記第2の発振器へ供給する
請求項17に記載の信号生成方法。 - 前記第1の発振器は、第1の発振器タイプであり、前記第2の発振器は、前記第1の発振器タイプとは異なる第2の発振器タイプである、
請求項17に記載の信号生成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/179,600 US9270289B2 (en) | 2014-02-13 | 2014-02-13 | Monolithic signal generation for injection locking |
US14/179,600 | 2014-02-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015154486A JP2015154486A (ja) | 2015-08-24 |
JP6485003B2 true JP6485003B2 (ja) | 2019-03-20 |
Family
ID=53775864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014228596A Active JP6485003B2 (ja) | 2014-02-13 | 2014-11-11 | 信号生成システム及び方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9270289B2 (ja) |
JP (1) | JP6485003B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7146699B2 (ja) | 2019-06-26 | 2022-10-04 | 株式会社クボタ | 作業機の連結構造 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9893716B2 (en) * | 2015-10-21 | 2018-02-13 | Texas Instruments Incorporated | Resonant circuit calibration |
WO2017105349A1 (en) * | 2015-12-16 | 2017-06-22 | Agency For Science, Technology And Research | Frequency synthesizers and methods for synthesizing a frequency |
CN108449086B (zh) * | 2018-02-27 | 2021-11-16 | 灿芯创智微电子技术(北京)有限公司 | 多通道高速串行总线发送端并行端口同步方法及电路 |
US11482924B2 (en) * | 2018-07-26 | 2022-10-25 | Analog Devices International Unlimited Company | Power isolator exhibiting low electromagnetic interference |
EP3648352A1 (en) | 2018-10-31 | 2020-05-06 | Stichting IMEC Nederland | Signal generator |
US10812089B2 (en) * | 2019-03-18 | 2020-10-20 | Xilinx, Inc. | Apparatus and method to reduce lock time via frequency band calibration |
CN110209625B (zh) | 2019-04-11 | 2020-08-11 | 浙江大学 | 一种基于低频参考信号的片上同步自修复系统 |
US11405043B1 (en) | 2021-09-16 | 2022-08-02 | Qualcomm Incorporated | Phase calibration with half-rate clock for injection-locking oscillators |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04186926A (ja) * | 1990-11-20 | 1992-07-03 | Matsushita Electric Ind Co Ltd | クロック発生装置 |
SE0102420D0 (sv) * | 2001-07-05 | 2001-07-05 | Ericsson Telefon Ab L M | Oscillator |
US6911870B2 (en) * | 2002-08-02 | 2005-06-28 | Agere Systems, Inc. | Quadrature voltage controlled oscillator utilizing common-mode inductive coupling |
CA2395891A1 (en) * | 2002-08-12 | 2004-02-12 | Ralph Dickson Mason | Injection locking using direct digital tuning |
US7015765B2 (en) | 2003-01-13 | 2006-03-21 | The Trustees Of Columbia In The City Of New York | Resonant clock distribution for very large scale integrated circuits |
US6882182B1 (en) | 2003-09-23 | 2005-04-19 | Xilinx, Inc. | Tunable clock distribution system for reducing power dissipation |
US7237217B2 (en) | 2003-11-24 | 2007-06-26 | International Business Machines Corporation | Resonant tree driven clock distribution grid |
JP4299283B2 (ja) * | 2005-09-16 | 2009-07-22 | 富士通株式会社 | クロック信号の生成及び分配装置 |
US7855933B2 (en) * | 2008-01-08 | 2010-12-21 | Hynix Semiconductor Inc. | Clock synchronization circuit and operation method thereof |
JP2009225438A (ja) * | 2008-02-20 | 2009-10-01 | Tokyo Institute Of Technology | 発振装置 |
JP2013507888A (ja) | 2009-10-12 | 2013-03-04 | サイクロス セミコンダクター, インコーポレイテッド | 共振クロックネットワークを従来モードで作動させるためのアーキテクチャ |
JP5573484B2 (ja) * | 2010-08-13 | 2014-08-20 | ソニー株式会社 | 位相同期回路および無線通信装置 |
WO2012111131A1 (ja) * | 2011-02-17 | 2012-08-23 | 国立大学法人東京工業大学 | ミリ波帯無線送受信装置 |
US8704603B2 (en) * | 2011-04-13 | 2014-04-22 | Qualcomm Incorporated | Low power wideband LO using tuned injection locked oscillator |
JP5843592B2 (ja) * | 2011-12-12 | 2016-01-13 | 三菱電機株式会社 | 自己注入同期発振器 |
-
2014
- 2014-02-13 US US14/179,600 patent/US9270289B2/en active Active
- 2014-11-11 JP JP2014228596A patent/JP6485003B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7146699B2 (ja) | 2019-06-26 | 2022-10-04 | 株式会社クボタ | 作業機の連結構造 |
Also Published As
Publication number | Publication date |
---|---|
US20150229316A1 (en) | 2015-08-13 |
JP2015154486A (ja) | 2015-08-24 |
US9270289B2 (en) | 2016-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6485003B2 (ja) | 信号生成システム及び方法 | |
US8493111B1 (en) | Ultra high frequency resolution fractional N synthesizer | |
US10715155B1 (en) | Apparatus and methods for digital phase locked loop with analog proportional control function | |
CN111386657B (zh) | 数字时间转换器辅助的全数字锁相环电路 | |
US9413369B2 (en) | Digital phase-locked loop (DPLL), method of controlling DPLL, and ultra low power (ULP) transceiver using DPLL | |
US8786337B2 (en) | Low jitter clock generator for multiple lanes high speed data transmitter | |
US20170093412A1 (en) | Apparatus and methods for fractional-n phase-locked loops with multi-phase oscillators | |
US20130076415A1 (en) | Pll using interpolative divider as digitally controlled oscillator | |
CN107707254B (zh) | 响应于外部信号校准振荡器的频率的设备和方法 | |
KR101190313B1 (ko) | 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기 | |
US9577646B1 (en) | Fractional phase locked loop (PLL) architecture | |
EP2232709A1 (en) | Systems and methods for calibrating the loop bandwidth of a phase-locked loop (pll) | |
US6833764B1 (en) | Apparatus and method for synthesizing a frequency using vernier dividers | |
US8885788B1 (en) | Reducing settling time in phase-locked loops | |
US10778236B2 (en) | PLL with wide frequency coverage | |
US10218367B2 (en) | Frequency synthesizing device and automatic calibration method thereof | |
US10018970B2 (en) | Time-to-digital system and associated frequency synthesizer | |
US20150130544A1 (en) | Method and apparatus to calibrate frequency synthesizer | |
TWI478501B (zh) | 收發裝置、其壓控震盪裝置與其控制方法 | |
CN103916124B (zh) | 一种带自动频率校验功能的注入锁定分频结构 | |
KR20170104443A (ko) | 저주파 pll용 저전력 및 집적형 온-칩 아키텍처 | |
KR20200073630A (ko) | 클럭 주파수 공급 장치 및 방법 | |
JP2013058881A (ja) | Pll回路 | |
US20170026048A1 (en) | Clock generator and integrated circuit using the same and injection-locked phase-locked loop control method | |
KR20080101723A (ko) | 튜닝 회로 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6485003 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |