JP5843592B2 - 自己注入同期発振器 - Google Patents

自己注入同期発振器 Download PDF

Info

Publication number
JP5843592B2
JP5843592B2 JP2011271316A JP2011271316A JP5843592B2 JP 5843592 B2 JP5843592 B2 JP 5843592B2 JP 2011271316 A JP2011271316 A JP 2011271316A JP 2011271316 A JP2011271316 A JP 2011271316A JP 5843592 B2 JP5843592 B2 JP 5843592B2
Authority
JP
Japan
Prior art keywords
injection
oscillator
high frequency
locked oscillator
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011271316A
Other languages
English (en)
Other versions
JP2013123175A (ja
Inventor
津留 正臣
正臣 津留
谷口 英司
英司 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011271316A priority Critical patent/JP5843592B2/ja
Publication of JP2013123175A publication Critical patent/JP2013123175A/ja
Application granted granted Critical
Publication of JP5843592B2 publication Critical patent/JP5843592B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、帰還回路における移相制御を改良した自己注入同期発振器に関する。
従来の自己注入同期発振器として、プッシュプッシュ発振器と、電力分配器と、遅延線と、移相器とを備えた高調波注入同期発振器がある。
次に動作について説明する。
プッシュプッシュ発振器は、基本波で発振動作を行い、出力端子において、基本波を逆相合成することで相殺し、2倍波を出力する。出力された2倍波は、電力分配器により一方が負荷に出力され、他方が遅延線および移相器を介してプッシュプッシュ発振器に帰還される。
このとき、プッシュプッシュ発振器の出力波と注入波との位相差に応じて位相雑音が変化するため、遅延線および移相器による移相量を最適に設定することで、低位相雑音の高周波発振器が得られる(例えば、下記非特許文献1参照)。
従来の自己注入同期発振器は以上のように構成されているので、発振周波数において、帰還の移相量が0または2πなど同相となるように遅延線および移相器の移相量を設定することで、低位相雑音の出力を得ていた。
発振器が電圧制御発振器などの可変周波数発振器の場合、周波数に応じて帰還の移相量が変わってしまうために、移相器により移相量を変化させて、低位相雑音の出力が得られる最適な位相に設定する必要がある。しかしながら、移相器を構成する素子のリアクタンスの変化比(例えば、可変容量素子の容量変化比など)に依存するため制限され、広い同調帯域に渡って低位相雑音化できないという課題があった。
本発明は、以上のような課題を解消するためになされたものであり、発振器を広帯域化した場合においても、広い同調帯域に渡って低位相雑音の出力が得られる自己注入同期発振器を提供することを目的とする。
本発明の自己注入同期発振器は、注入される高周波に同期して発振する第1の注入同期発振器と、第1の注入同期発振器から出力される高周波を分配する分配手段と、分配手段により一方に分配された高周波を消費する負荷と、分配手段により他方に分配された高周波を移相して第1の注入同期発振器に帰還する帰還手段とを備え、帰還手段は、分配手段により他方に分配された高周波に同期して発振する第2の注入同期発振器と、第1の注入同期発振器の発振周波数にしたがって第2の注入同期発振器のフリーラン時の発振周波数を制御することで、帰還手段を通過する高周波の移相量を制御する移相量制御手段とを備えたものである。
本発明によれば、移相量制御手段が、第1の注入同期発振器の発振周波数にしたがって第2の注入同期発振器のフリーラン時の発振周波数を制御することで、帰還手段を通過する高周波の移相量を制御するように構成したので、帰還手段を通過する高周波の移相量を広い変化幅で制御することができる。したがって、自己注入同期発振器を広帯域化した場合においても、広い同調帯域に渡って低位相雑音の出力を得ることができる効果がある。
この発明の実施の形態1による自己注入同期発振器を示す構成図である。 この発明の実施の形態2による自己注入同期発振器を示す構成図である。 この発明の実施の形態3による自己注入同期発振器を示す構成図である。 この発明の実施の形態4による自己注入同期発振器を示す構成図である。 この発明の実施の形態5による自己注入同期発振器を示す構成図である。 この発明の実施の形態6による自己注入同期発振器を示す構成図である。 この発明の実施の形態7による自己注入同期発振器を示す構成図である。 この発明の実施の形態8による自己注入同期発振器を示す構成図である。 この発明の実施の形態8による他の自己注入同期発振器を示す構成図である。 この発明の実施の形態9による自己注入同期発振器を示す構成図である。 この発明の実施の形態9による他の自己注入同期発振器を示す構成図である。 この発明の実施の形態10による自己注入同期発振器を示す構成図である。
実施の形態1.
図1はこの発明の実施の形態1による自己注入同期発振器を示す構成図である。
図において、注入同期発振器1は、注入される高周波に同期して発振する。分配手段2は、注入同期発振器1から出力される高周波を分配する。負荷3は、分配手段2により一方に分配された高周波を消費する。帰還手段4は、分配手段2により他方に分配された高周波を移相して注入同期発振器1に帰還する。
帰還手段4において、注入同期発振器5は、分配手段2により他方に分配された高周波に同期して発振する。制御端子(移相量制御手段)6は、印加電圧に応じて注入同期発振器5のフリーラン時の発振周波数を制御し、位相雑音が低減する条件(注入同期発振器1から出力される高周波の位相と注入同期発振器1に帰還される高周波の位相とが同相)になるように、帰還手段4を通過する高周波の移相量を制御する。
次に動作について説明する。
注入同期発振器1から出力された高周波は、分配手段2により一方の電力が負荷3に出力され、他方の電力が帰還手段4に出力される。帰還される高周波は帰還手段4により移相され、注入同期発振器1に注入される高周波となる。
このとき、帰還移相量が同相(2nπの倍数、ただし、nは0,1,2,3,・・・)であれば、注入同期発振器1の位相雑音が低減する。
帰還手段4は、注入同期発振器5を有することで、帰還手段4に入力された高周波が注入同期発振器5に注入され、注入同期発振器5のフリーラン時の発振周波数と注入同期発振器5に注入された注入同期発振器1の発振周波数の周波数差に応じて、−90°〜+90°と広い変化幅の移相量を与えることが可能となる。これは、次式(1),(2)で表される。
Figure 0005843592
ただし、Δφは移相量、finjは注入周波数、f0はフリーラン時の発振周波数、Δfは注入同期周波数範囲、Qεは注入同期発振器に用いられる共振器の外部Q、POは発振電力、Piは注入電力に相当する。
同期範囲内の周波数が注入されたとき、注入同期発振器5の発振周波数は、注入周波数である注入同期発振器1の出力周波数に同期して等しくなる。
ここで、注入同期発振器5のフリーラン時の発振周波数を制御する制御端子(例えば、バラクタダイオードへ印加する同調電圧端子)6の印加電圧を、注入同期発振器1の発振周波数に応じて制御することで、注入同期発振器1から出力される高周波の位相と注入同期発振器1に帰還される高周波の位相とが同相となり、広い同調帯域に渡って、帰還移相量を同相とすることが可能となり、低位相雑音の出力波が得られる。ただし、注入同期発振器5の注入時の発振周波数は制御端子6に印加する電圧によって変化しない。
以上のように、実施の形態1によれば、制御端子6の印加電圧により、注入同期発振器5のフリーラン時の発振周波数を制御すれば、帰還手段4を通過する高周波の移相量を広い変化幅で制御することができるので、自己注入同期発振器を広帯域化した場合においても、広い同調帯域に渡って低位相雑音の出力を得ることができる。
実施の形態2.
図2はこの発明の実施の形態2による自己注入同期発振器を示す構成図である。
図において、サーキュレータ7は、注入同期発振器1の入出力端子に第1の端子が接続され、分配手段2の入力端子に第2の端子が接続され、帰還手段4の出力端子に第3の端子が接続される。サーキュレータは、第1の端子から入力された電波を第2の端子へ、第2の端子から入力された電波を第3の端子へ、第3の端子から入力された電波を第1の端子へ通過させ、第2の端子から第1の端子へ、第3の端子から第2の端子へ、第1の端子から第3の端子へはほとんど通過させない(アイソレーションが高い)。
その他の構成については、図1と同様であるので重複する説明を省略する。
次に動作について説明する。
注入同期発振器1の入出力端子から出力された高周波は、サーキュレータ7の第1の端子から第2の端子へ通過し、分配手段2により一方の電力が負荷3に出力され、他方の電力が帰還手段4に出力される。帰還される高周波は帰還手段4により移相され、サーキュレータ7の第3の端子から第1の端子へ通過し、注入同期発振器1の入出力端子に注入される高周波となる。
帰還手段4を通過する移相量の制御については、実施の形態1と同様である。
以上のように、実施の形態2によれば、注入同期発振器1の入出力端子に第1の端子が接続され、分配手段2の入力端子に第2の端子が接続され、帰還手段4の出力端子に第3の端子が接続されたサーキュレータ7を設けたので、分配手段2の入力端子から注入同期発振器1方向へのアイソレーション、帰還手段4の出力端子から分配手段2の入力端子方向へのアイソレーション、注入同期発振器1から帰還手段4の出力端子方向へのアイソレーションを高めることができ、一巡の帰還ループを形成できる。
実施の形態3.
図3はこの発明の実施の形態3による自己注入同期発振器を示す構成図である。
図において、サーキュレータ7は、分配手段2の他方の出力端子に第1の端子が接続され、帰還手段4の入力端子に第2の端子が接続され、帰還手段4の出力端子に第3の端子が接続される。
その他の構成については、図1と同様であるので重複する説明を省略する。
次に動作について説明する。
注入同期発振器1の入出力端子から出力された高周波は、分配手段2により一方の電力が負荷3に出力され、他方の電力がサーキュレータ7の第1の端子から第2の端子へ通過し、帰還手段4に出力される。帰還される高周波は帰還手段4により移相され、サーキュレータ7の第3の端子から第1の端子へ通過し、分配手段2を介して注入同期発振器1の入出力端子に注入される高周波となる。
帰還手段4を通過する移相量の制御については、実施の形態1と同様である。
以上のように、実施の形態3によれば、分配手段2の他方の出力端子に第1の端子が接続され、帰還手段4の入力端子に第2の端子が接続され、帰還手段4の出力端子に第3の端子が接続されたサーキュレータ7を設けたので、帰還手段4の入力端子から分配手段2方向へのアイソレーション、帰還手段4の出力端子から帰還手段4の入力端子方向へのアイソレーション、分配手段2から帰還手段4の出力端子方向へのアイソレーションを高めることができ、一巡の帰還ループを形成できる。
実施の形態4.
図4はこの発明の実施の形態4による自己注入同期発振器を示す構成図である。
図において、可変増幅手段(移相量制御手段)8は、注入同期発振器5の前段に設けられ、入力される高周波の電力の増幅量を変化させることで、注入同期発振器5の注入電力を制御する。
この可変増幅手段8は、注入同期発振器5の注入電力を制御することで、注入同期発振器5の注入同期周波数範囲を制御し、注入同期発振器1から出力される高周波の位相と注入同期発振器1に帰還される高周波の位相とが同相になるように、帰還手段4を通過する高周波の移相量を制御する。なお、可変増幅手段8は、可変利得増幅器などで構成される。
その他の構成については、図1と同様であるので重複する説明を省略する。
次に動作について説明する。
分配手段2により他方に分配された高周波の電力を、可変増幅手段8により増幅して注入同期発振器5に出力する。
可変増幅手段8により高周波の電力の増幅量を変化させることによって、注入同期発振器5の注入電力を制御する。
前記式(1),(2)から分かるように、注入同期発振器5の注入電力Piを制御することで、注入同期周波数範囲Δfを制御し、注入同期発振器5の移相量Δφを制御することができる。
したがって、注入同期発振器1から出力される高周波の位相と注入同期発振器1に帰還される高周波の位相とを同相にすることにより、広い同調帯域に渡って、帰還移相量を同相とすることが可能となり、低位相雑音の出力波が得られる。
以上のように、実施の形態4によれば、分配手段2により他方に分配された高周波の電力の増幅量を変化させ、注入同期発振器5の注入電力を制御することにより注入同期周波数範囲を制御する可変増幅手段8を設けたので、可変増幅手段8を制御すれば、帰還手段4を通過する高周波の移相量を広い変化幅で制御することができ、自己注入同期発振器を広帯域化した場合においても、広い同調帯域に渡って低位相雑音の出力を得ることができる。
なお、帰還手段4を通過する移相量の制御については、実施の形態1に示したように、フリーラン時の発振周波数の制御に加えて、実施の形態4に示したように、注入同期周波数範囲を制御するようにしても良い。
実施の形態5.
図5はこの発明の実施の形態5による自己注入同期発振器を示す構成図である。
図において、可変減衰手段(移相量制御手段)9は、注入同期発振器5の前段に設けられ、入力される高周波の電力の減衰量を変化させることによって、注入同期発振器5の注入電力を制御する。
この可変減衰手段9は、注入同期発振器5の注入電力を制御することで、注入同期発振器5の注入同期周波数範囲を制御し、注入同期発振器1から出力される高周波の位相と注入同期発振器1に帰還される高周波の位相とが同相になるように、帰還手段4を通過する高周波の移相量を制御する。なお、可変減衰手段9は、抵抗、アッテネータなどで構成される。
その他の構成については、図1と同様であるので重複する説明を省略する。
次に動作について説明する。
分配手段2により他方に分配された高周波の電力を、可変減衰手段9により減衰して注入同期発振器5に出力する。
可変減衰手段9により高周波の電力の減衰量を変化させることによって、注入同期発振器5の注入電力を制御する。
前記式(1),(2)から分かるように、注入同期発振器5の注入電力Piを制御することで、注入同期周波数範囲Δfを制御し、注入同期発振器5の移相量Δφを制御することができる。
したがって、注入同期発振器1から出力される高周波の位相と注入同期発振器1に帰還される高周波の位相とを同相にすることにより、広い同調帯域に渡って、帰還移相量を同相とすることが可能となり、低位相雑音の出力波が得られる。
以上のように、実施の形態5によれば、分配手段2により他方に分配された高周波の電力の減衰量を変化させ、注入同期発振器5の注入電力を制御することにより注入同期周波数範囲を制御する可変減衰手段9を設けたので、可変減衰手段9を制御すれば、帰還手段4を通過する高周波の移相量を広い変化幅で制御することができ、自己注入同期発振器を広帯域化した場合においても、広い同調帯域に渡って低位相雑音の出力を得ることができる。
なお、帰還手段4を通過する移相量の制御については、実施の形態1に示したように、フリーラン時の発振周波数の制御に加えて、実施の形態4および実施の形態5に示したように、注入同期周波数範囲を制御するようにしても良い。
実施の形態6.
図6はこの発明の実施の形態6による自己注入同期発振器を示す構成図である。
図において、可変結合手段(移相量制御手段)10は、注入同期発振器5の前段に設けられ、結合量の変化により注入同期発振器5の注入電力を制御する。
この可変結合手段10は、注入同期発振器5の注入電力を制御することで、注入同期発振器5の注入同期周波数範囲を制御し、注入同期発振器1から出力される高周波の位相と注入同期発振器1に帰還される高周波の位相とが同相になるように、帰還手段4を通過する高周波の移相量を制御する。なお、可変結合手段10は、可変容量素子、結合回路、結合線路などで構成される。
その他の構成については、図1と同様であるので重複する説明を省略する。
次に動作について説明する。
分配手段2により他方に分配された高周波を、可変結合手段10を介して注入同期発振器5に出力する。
可変結合手段10により分配手段2と注入同期発振器5との間の結合量を変化させることで、可変結合手段10の通過量が変化し、注入同期発振器5の注入電力が制御される。
前記式(1),(2)から分かるように、注入同期発振器5の注入電力Piを制御することで、注入同期周波数範囲Δfを制御し、注入同期発振器5の移相量Δφを制御することができる。
したがって、注入同期発振器1から出力される高周波の位相と注入同期発振器1に帰還される高周波の位相とを同相にすることにより、広い同調帯域に渡って、帰還移相量を同相とすることが可能となり、低位相雑音の出力波が得られる。
以上のように、実施の形態6によれば、分配手段2により他方に分配された高周波の電力を結合量の変化により注入同期発振器5の注入電力を制御することで、注入同期周波数範囲を制御する可変結合手段10を設けたので、可変結合手段10を制御すれば、帰還手段4を通過する高周波の移相量を広い変化幅で制御することができ、自己注入同期発振器を広帯域化した場合においても、広い同調帯域に渡って低位相雑音の出力を得ることができる。
なお、帰還手段4を通過する移相量の制御については、実施の形態1に示したように、フリーラン時の発振周波数の制御に加えて、実施の形態4から実施の形態6に示したように、注入同期周波数範囲を制御するようにしても良い。
実施の形態7.
図7はこの発明の実施の形態7による自己注入同期発振器を示す構成図である。
図において、注入同期発振器1は、水晶発振器(基準発振器)15から出力される高周波に同期して発振するためのPLL回路(位相同期回路)11を備える。
PLL回路11において、カプラ12は、注入同期発振器1aから出力される高周波を分岐し、分周器13は、分岐された高周波を分周する。位相比較器14は、水晶発振器15から出力される高周波の位相と分周された高周波の位相とを比較し、位相差に応じた電圧を出力する。ループフィルタ16は、DC近傍の低域周波数帯のみ通過させ、位相差に応じた電圧を注入同期発振器1aの発振周波数制御端子に出力する。注入同期発振器1aは、水晶発振器15と同期し、水晶発振器15の安定度と同等となり、注入同期発振器1aの発振周波数は、水晶発振器15の発振周波数と分周器の分周数Nにより決定される。
その他の構成については、図1と同様であるので重複する説明を省略する。
次に動作について説明する。
注入同期発振器1aの入出力端子から出力された高周波は、カプラ12により分岐され、分周器13により分周される。分周された高周波の位相は、位相比較器14により水晶発振器15から出力される高周波の位相と比較され、位相差に応じた電圧がループフィルタ16を介して注入同期発振器1aの発振周波数制御端子に出力される。注入同期発振器1aは、水晶発振器15と同期し、水晶発振器15の安定度と同等となり、注入同期発振器1aの発振周波数は、水晶発振器15の発振周波数と分周器の分周数Nにより決定される。
帰還手段4を通過する移相量の制御については、実施の形態1と同様である。
以上のように、実施の形態7によれば、注入同期発振器1にPLL回路を設けたので、水晶発振器15から出力される高周波に同期した周波数安定度の高い発振が注入同期発振器1から得られる。
実施の形態8.
図8はこの発明の実施の形態8による自己注入同期発振器を示す構成図である。
図において、遅延手段17は、注入同期発振器5の前段に設けられ、入力される高周波を遅延して出力する。なお、遅延手段17は、伝送線路、同軸ケーブル、マイクロストリップ線路、コプレナー線路、フィルタ、共振器などで構成される。
その他の構成については、図1と同様であるので重複する説明を省略する。
次に動作について説明する。
分配手段2により他方に分配された高周波を、遅延手段17により遅延して注入同期発振器5に出力する。
このように、遅延手段17により高周波を遅延することによって、帰還移相量は大きくなるため、位相雑音をより低減することができる。
また、図9はこの発明の実施の形態8による他の自己注入同期発振器を示す構成図である。
図において、遅延手段17は、注入同期発振器5の後段に設けられ、入力される高周波を遅延して出力する。
図8では、遅延手段17を帰還手段4の入力端子と注入同期発振器5との間に備えたが、図9のように、遅延手段17を注入同期発振器5と帰還手段4の出力端子との間に備えても良い。
以上のように、実施の形態8によれば、注入同期発振器5の前段または後段に、入力される高周波を遅延して出力する遅延手段17を設けたので、遅延手段17により帰還手段4における移相量が大きくなるため、位相雑音をより低減することができる。
実施の形態9.
図10はこの発明の実施の形態9による自己注入同期発振器を示す構成図である。
図において、増幅手段18は、注入同期発振器5の前段に設けられ、入力される高周波を増幅して出力する。なお、増幅手段18は、電界効果トランジスタ、バイポーラトランジスタなどによる増幅器で構成される。
その他の構成については、遅延手段17を備えた以外は、図1と同様であるので重複する説明を省略する。
次に動作について説明する。
分配手段2により他方に分配された高周波を、遅延手段17により遅延し、増幅手段18により増幅して注入同期発振器5に出力する。
このように、増幅手段18により高周波の電力を増幅することによって、注入電力は大きくなるため、位相雑音をより低減することができる。
また、図11はこの発明の実施の形態9による他の自己注入同期発振器を示す構成図である。
図において、増幅手段18は、注入同期発振器5の後段に設けられ、入力される高周波の電力を増幅して出力する。
図10では、増幅手段18を帰還手段4の入力端子と注入同期発振器5との間に備えたが、図11のように、増幅手段18を注入同期発振器5と帰還手段4の出力端子との間に備えても良い。
以上のように、実施の形態9によれば、注入同期発振器5の前段または後段に、入力される高周波の電力を増幅して出力する増幅手段18を設けたので、増幅手段18により帰還手段4における注入電力が大きくなるため、位相雑音をより低減することができる。
実施の形態10.
図12はこの発明の実施の形態10による自己注入同期発振器を示す構成図である。
図において、注入同期発振器19は、注入同期発振器1の発振周波数の2倍の周波数となる高周波を出力する。なお、注入同期発振器19は、注入同期発振器1の発振周波数の2倍波で発振する発振器、注入同期発振器1の発振周波数の基本波で発振して2次高調波を取り出す構成とした発振器などで構成される。
その他の構成については、遅延手段17を備えた以外は、図1と同様であるので重複する説明を省略する。
次に動作について説明する。
分配手段2により他方に分配された高周波を、遅延手段17により遅延し、注入同期発振器19に出力する。注入同期発振器19は、注入される高周波に同期して、注入同期発振器1の発振周波数fOの2倍波2fOを出力する。
注入同期発振器19が2倍波を出力することで、基本波出力では、−90°〜+90°の範囲であった移相量を、2倍波出力では、−(90×2)°〜+(90×2)°の範囲に移相量を広げることができる。
以上のように、実施の形態10によれば、注入同期発振器19を、注入同期発振器1の発振周波数の2倍波を出力するようにしたので、帰還手段4における移相量を広げることができる。
なお、実施の形態10では、注入同期発振器19を、注入同期発振器1の発振周波数の2倍波を出力するようにしたが、3以上の倍数の高周波を出力するようにしても良く、更に帰還手段4における移相量を広げることができる。
また、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意な構成要素の変形、もしくは各実施の形態において任意な構成要素の省略が可能である。
1,1a,5,19 注入同期発振器、2 分配手段、3 負荷、4 帰還手段、6 制御端子(移相量制御手段)、7 サーキュレータ、8 可変増幅手段(移相量制御手段)、9 可変減衰手段(移相量制御手段)、10 可変結合手段(移相量制御手段)、11 PLL回路(位相同期回路)、12 カプラ、13 分周器、14 位相比較器、15 水晶発振器(基準発振器)、16 ループフィルタ、17 遅延手段、18 増幅手段。

Claims (14)

  1. 注入される高周波に同期して発振する第1の注入同期発振器と、
    前記第1の注入同期発振器から出力される高周波を分配する分配手段と、
    前記分配手段により一方に分配された高周波を消費する負荷と、
    前記分配手段により他方に分配された高周波を移相して前記第1の注入同期発振器に帰還する帰還手段とを備え、
    前記帰還手段は、
    前記分配手段により他方に分配された高周波に同期して発振する第2の注入同期発振器と、
    前記第1の注入同期発振器の発振周波数にしたがって前記第2の注入同期発振器のフリーラン時の発振周波数を制御することで、当該帰還手段を通過する高周波の移相量を制御する移相量制御手段とを備えたことを特徴とする自己注入同期発振器。
  2. 入出力端子から注入される高周波に同期して発振し、該発振した高周波を該入出力端子から出力する第1の注入同期発振器と、
    前記第1の注入同期発振器の入出力端子に第1の端子が接続されたサーキュレータと、
    前記サーキュレータの第2の端子に入力端子が接続され、該入力端子からの高周波を分配する分配手段と、
    前記分配手段により一方に分配された高周波を消費する負荷と、
    前記サーキュレータの第3の端子に出力端子が接続され、前記分配手段により他方に分配された高周波を移相して、該サーキュレータを介して前記第1の注入同期発振器に帰還する帰還手段とを備え、
    前記帰還手段は、
    前記分配手段により他方に分配された高周波に同期して発振する第2の注入同期発振器と、
    前記第1の注入同期発振器の発振周波数にしたがって前記第2の注入同期発振器のフリーラン時の発振周波数を制御することで、当該帰還手段を通過する高周波の移相量を制御する移相量制御手段とを備えたことを特徴とする自己注入同期発振器。
  3. 入出力端子から注入される高周波に同期して発振し、該発振した高周波を該入出力端子から出力する第1の注入同期発振器と、
    前記第1の注入同期発振器から出力される高周波を分配する分配手段と、
    前記分配手段の一方の出力端子に接続され、一方に分配された高周波を消費する負荷と、
    前記分配手段の他方の出力端子に第1の端子が接続されたサーキュレータと、
    前記サーキュレータの第2の端子に入力端子が接続されると共に該サーキュレータの第3の端子に出力端子が接続され、前記分配手段により他方に分配された高周波を移相して、該サーキュレータおよび該分配手段を介して前記第1の注入同期発振器に帰還する帰還手段とを備え、
    前記帰還手段は、
    前記分配手段により他方に分配された高周波に同期して発振する第2の注入同期発振器と、
    前記第1の注入同期発振器の発振周波数にしたがって前記第2の注入同期発振器のフリーラン時の発振周波数を制御することで、当該帰還手段を通過する高周波の移相量を制御する移相量制御手段とを備えたことを特徴とする自己注入同期発振器。
  4. 注入される高周波に同期して発振する第1の注入同期発振器と、
    前記第1の注入同期発振器から出力される高周波を分配する分配手段と、
    前記分配手段により一方に分配された高周波を消費する負荷と、
    前記分配手段により他方に分配された高周波を移相して前記第1の注入同期発振器に帰還する帰還手段とを備え、
    前記帰還手段は、
    前記分配手段により他方に分配された高周波に同期して発振する第2の注入同期発振器と、
    前記第2の注入同期発振器の注入同期周波数範囲を制御することで、当該帰還手段を通過する高周波の移相量を制御する移相量制御手段とを備えたことを特徴とする自己注入同期発振器。
  5. 入出力端子から注入される高周波に同期して発振し、該発振した高周波を該入出力端子から出力する第1の注入同期発振器と、
    前記第1の注入同期発振器の入出力端子に第1の端子が接続されたサーキュレータと、
    前記サーキュレータの第2の端子に入力端子が接続され、該入力端子からの高周波を分配する分配手段と、
    前記分配手段により一方に分配された高周波を消費する負荷と、
    前記サーキュレータの第3の端子に出力端子が接続され、前記分配手段により他方に分配された高周波を移相して、該サーキュレータを介して前記第1の注入同期発振器に帰還する帰還手段とを備え、
    前記帰還手段は、
    前記分配手段により他方に分配された高周波に同期して発振する第2の注入同期発振器と、
    前記第2の注入同期発振器の注入同期周波数範囲を制御することで、当該帰還手段を通過する高周波の移相量を制御する移相量制御手段とを備えたことを特徴とする自己注入同期発振器。
  6. 入出力端子から注入される高周波に同期して発振し、該発振した高周波を該入出力端子から出力する第1の注入同期発振器と、
    前記第1の注入同期発振器から出力される高周波を分配する分配手段と、
    前記分配手段の一方の出力端子に接続され、一方に分配された高周波を消費する負荷と、
    前記分配手段の他方の出力端子に第1の端子が接続されたサーキュレータと、
    前記サーキュレータの第2の端子に入力端子が接続されると共に該サーキュレータの第3の端子に出力端子が接続され、前記分配手段により他方に分配された高周波を移相して、該サーキュレータおよび該分配手段を介して前記第1の注入同期発振器に帰還する帰還手段とを備え、
    前記帰還手段は、
    前記分配手段により他方に分配された高周波に同期して発振する第2の注入同期発振器と、
    前記第2の注入同期発振器の注入同期周波数範囲を制御することで、当該帰還手段を通過する高周波の移相量を制御する移相量制御手段とを備えたことを特徴とする自己注入同期発振器。
  7. 前記移相量制御手段は、
    前記第1の注入同期発振器から出力される高周波の位相と該第1の注入同期発振器に帰還される高周波の位相とが概略同相になるように、前記帰還手段を通過する高周波の移相量を制御することを特徴とする請求項1から請求項6のうちのいずれか1項記載の自己注入同期発振器。
  8. 前記移相量制御手段は、
    前記第2の注入同期発振器の前段に設けられ、前記分配手段により他方に分配された高周波の電力の増幅量を可変して該第2の注入同期発振器の注入電力を可変にすることにより、注入同期周波数範囲を制御する可変増幅手段を備えたことを特徴とする請求項4から請求項7のうちのいずれか1項記載の自己注入同期発振器。
  9. 前記移相量制御手段は、
    前記第2の注入同期発振器の前段に設けられ、前記分配手段により他方に分配された高周波の電力の減衰量を可変して該第2の注入同期発振器の注入電力を可変にすることにより、注入同期周波数範囲を制御する可変減衰手段を備えたことを特徴とする請求項4から請求項8のうちのいずれか1項記載の自己注入同期発振器。
  10. 前記移相量制御手段は、
    前記第2の注入同期発振器の前段に設けられ、前記分配手段により他方に分配された高周波の電力を結合量の変化により可変として該第2の注入同期発振器の注入電力を可変にすることにより、注入同期周波数範囲を制御する可変結合手段を備えたことを特徴とする請求項4から請求項9のうちのいずれか1項記載の自己注入同期発振器。
  11. 前記第1の注入同期発振器は、
    位相同期回路を備え、前記基準発振器から出力される高周波に同期して発振することを特徴とする請求項1から請求項10のうちのいずれか1項記載の自己注入同期発振器。
  12. 前記帰還手段は、
    前記第2の注入同期発振器の前段または後段に設けられ、入力される高周波を遅延して出力する遅延手段を備えたことを特徴とする請求項1から請求項11のうちのいずれか1項記載の自己注入同期発振器。
  13. 前記帰還手段は、
    前記第2の注入同期発振器の前段または後段に設けられ、入力される高周波を増幅して出力する増幅手段を備えたことを特徴とする請求項1から請求項12のうちのいずれか1項記載の自己注入同期発振器。
  14. 前記第2の注入同期発振器は、
    前記第1の注入同期発振器の発振周波数の高次の周波数を出力することを特徴とする請求項1から請求項13のうちのいずれか1項記載の自己注入同期発振器。
JP2011271316A 2011-12-12 2011-12-12 自己注入同期発振器 Active JP5843592B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011271316A JP5843592B2 (ja) 2011-12-12 2011-12-12 自己注入同期発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011271316A JP5843592B2 (ja) 2011-12-12 2011-12-12 自己注入同期発振器

Publications (2)

Publication Number Publication Date
JP2013123175A JP2013123175A (ja) 2013-06-20
JP5843592B2 true JP5843592B2 (ja) 2016-01-13

Family

ID=48774907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011271316A Active JP5843592B2 (ja) 2011-12-12 2011-12-12 自己注入同期発振器

Country Status (1)

Country Link
JP (1) JP5843592B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9270289B2 (en) * 2014-02-13 2016-02-23 Fujitsu Limited Monolithic signal generation for injection locking
CN109075744B (zh) * 2016-04-28 2022-04-29 佳能株式会社 元件
US10523225B2 (en) * 2017-08-29 2019-12-31 Texas Instruments Incorporated Beating high-Q resonators oscillator
US10541697B2 (en) * 2017-08-29 2020-01-21 Texas Instruments Incorporated Self-injection locking for low-power low-phase noise oscillators

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2545983C (en) * 2003-12-10 2013-05-07 Telefonaktiebolaget L M Ericsson (Publ) An oscillator circuit with tuneable signal delay means
JP5213789B2 (ja) * 2009-04-21 2013-06-19 三菱電機株式会社 高周波発振源

Also Published As

Publication number Publication date
JP2013123175A (ja) 2013-06-20

Similar Documents

Publication Publication Date Title
JP5213789B2 (ja) 高周波発振源
JP5843592B2 (ja) 自己注入同期発振器
US8115560B2 (en) Ring-shaped voltage control oscillator
US4692714A (en) Single resonator push-push oscillator
JP2011019186A (ja) クロック信号分配装置
TW201316676A (zh) 注入式除頻器
US8723608B2 (en) Method and arrangement for voltage controlled oscillator device
JP5574574B2 (ja) 高周波発振装置
JP5634343B2 (ja) 注入同期発振装置
KR101200081B1 (ko) 다단 하모닉 믹서를 이용한 초고주파 i/q 송수신기
WO1998021828A1 (fr) Oscillateur d'injection/synchronisation d'ondes a frequence micro-onde/millimetrique
JP2012244586A (ja) 高周波発振源
JP4890198B2 (ja) 高周波発振源
JP6344257B2 (ja) 自己注入同期発振器
WO2014106899A1 (ja) 高周波発振源
JP5717408B2 (ja) 注入同期発振器
Peng et al. Low phase noise and wideband oscillators using injection-and frequency-locked loop technique
JP5984637B2 (ja) 高周波発振源
JP6542011B2 (ja) 周波数シンセサイザ
Mangraviti et al. A mm-wave 40 nm CMOS subharmonically injection-locked QVCO with lock detection
Naglič et al. Improved phase detector for electro-optical phase-locked loops
JP6526360B2 (ja) 高周波分波器及びこれを用いた高周波回路
US7061336B2 (en) High frequency oscillator
JPH11112341A (ja) マイクロ波ミリ波注入同期型発振器
Cao et al. Fundamental wave phase-locked dual-band push-push DRO using out-of-phase Wilkinson power combiner

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151117

R150 Certificate of patent or registration of utility model

Ref document number: 5843592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250