JP6542011B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP6542011B2 JP6542011B2 JP2015078356A JP2015078356A JP6542011B2 JP 6542011 B2 JP6542011 B2 JP 6542011B2 JP 2015078356 A JP2015078356 A JP 2015078356A JP 2015078356 A JP2015078356 A JP 2015078356A JP 6542011 B2 JP6542011 B2 JP 6542011B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation signal
- frequency
- injection
- signal
- negative resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
図1は、第1〜第3の実施形態に係る周波数シンセサイザ100の構成の概要を示す模式図である。周波数シンセサイザ100は、発振信号源10と、注入信号処理回路20と、負性抵抗素子あるいは負性抵抗回路を装荷した共振回路30と、出力部40と、出力ポート50(出力ポート50−1、出力ポート50−2)とを備える。
図2は、第1の実施形態に係る周波数シンセサイザ200の構成を示す図である。周波数シンセサイザ200は、発振信号源10と、注入信号処理回路20と、スロットライン311と、負性抵抗回路321と、負性抵抗回路331と、マイクロストリップライン21(以下、マイクロストリップラインをMSLという)と、MSL22と、MSL41と、MSL42とを有する。スロットライン311は、周長が高調波信号の周波数f0の波長λに等しい円形のスロットラインであり、基板の裏面に形成されている。周波数シンセサイザ200においては、スロットライン311と、スロットライン311と交差して電磁結合した負性抵抗回路321及び負性抵抗回路331とにより、Push-Push型のスロットリング発振器が構成されている。
図3は、第2の実施形態に係る周波数シンセサイザ300の構成を示す図である。周波数シンセサイザ300は、発振信号源10と、注入信号処理回路20と、スロットライン312と、ガンダイオード322と、ガンダイオード332と、スロットライン43とを備える。注入信号処理回路20とガンダイオード322とはMSL23により電磁結合接続されており、注入信号処理回路20とガンダイオード332とはMSL24により電磁結合されている。
図4は、第3の実施形態に係る周波数シンセサイザ400の構成を示す図である。周波数シンセサイザ400は、発振信号源10と、注入信号処理回路20と、スロットライン313と、ガンダイオード323と、ガンダイオード333と、スロットライン44と、スロットライン45とを備える。注入信号処理回路20とガンダイオード323とは、MSL25により電磁結合されている。また、注入信号処理回路20とガンダイオード333とは、MSL26により電磁結合されている。
図8は、第4〜第6の実施形態に共通する周波数シンセサイザ1000の構成の概要を示す模式図である。周波数シンセサイザ1000は、発振信号源10と、並列移相処理回路を含んで構成される注入信号処理回路70と、負性抵抗素子又は負性抵抗回路61〜64(以下、「負性抵抗素子61〜64」という)を装荷した共振回路30と、出力部40とを備える。注入信号処理回路70は、発振信号源10から入力された発振信号に基づいて、それぞれ位相がΔθ=2π/mずつ異なる複数の同期信号を出力する点で、図1に示した注入信号処理回路20と異なる。
以下、第4〜第6の実施形態について説明する。
図11は、第4の実施形態に係る周波数シンセサイザ1100の構成を示す図である。周波数シンセサイザ1100は、発振信号源1110と、バラン1120と、スロットライン1130と、スロットライン1140と、ガンダイオード1150と、ガンダイオード1160と、を有する。
図12は、第5の実施形態に係る周波数シンセサイザ1200の構成を示す図である。周波数シンセサイザ1200は、発振信号源1210と、π/2ハイブリッド1220と、バラン1230と、バラン1240と、スロットライン1250と、スロットライン1260と、ガンダイオード1270〜1274とを有する。
図13は、第6の実施形態に係る周波数シンセサイザ1300の構成を示す図である。周波数シンセサイザ1300は、発振信号源1310と、π/2ハイブリッド1320と、バラン1330と、バラン1340と、スロットライン1350と、スロットライン1360と、ガンダイオード1371〜1374とを有する。
以上説明したとおり、本実施形態に係る周波数シンセサイザは、信号処理したサブハーモニック信号を、共振波動場を形成する負性抵抗回路あるいは負性抵抗素子に直接注入し、共振波動場からその高調波信号を選択的に抽出する。このようにすることで、周波数シンセサイザは、低周波数帯(例えば、数GHz帯)の可変周波数信号源を用いてミリ波、短ミリ波、テラヘルツ波等の超高周波帯の高次高調波信号を出力することができる。
20・・・注入信号処理回路
21、22、23、41、42、・・・マイクロストリップライン(MSL)
30・・・共振回路
31、34、43、44、45、48、49・・・スロットライン
32、33・・・負性抵抗回路
40・・・出力部
50・・・出力ポート
61〜64・・・負性抵抗素子
70・・・注入信号処理回路
71・・・並列移相処理部
72・・・波形処理部
73・・・バラン
100、200、300・・・周波数シンセサイザ
311、312、313、314・・・スロットライン
321・・・負性抵抗回路
322、323、324・・・ガンダイオード
331・・・負性抵抗回路
332、333・・・ガンダイオード
400、500、600、700・・・周波数シンセサイザ
810・・・注入信号源
820・・・分配合成回路
830・・・正帰還型発振器
840・・・負荷
1000、1100、1200、1300・・・周波数シンセサイザ
1110、1210、1310・・・発振信号源
1120、1230、1240、1330、1340・・・バラン
1220、1320・・・π/2ハイブリッド
1130、1140、1250、1260、1350、1360・・・スロットライン
1150、1160、1270〜1274、1371〜1374・・・ガンダイオード
Claims (10)
- それぞれが負性抵抗回路を有し、周波数f0で互いに同期して発振する3以上の共振器と、
周波数f0/m(mは3以上の自然数)の周波数可変の発振信号を発生する発振信号源と、
前記発振信号に基づいて、周波数がf 0 /mのm個の注入信号を生成し、生成した前記m個の注入信号のうち3以上の注入信号を前記3以上の共振器に注入する注入部と、
前記3以上の共振器から周波数nf0の高調波信号を抽出する抽出部と、
を備え、
前記m個の注入信号のそれぞれの信号間の位相差が2π/mの倍数である、周波数シンセサイザ。 - 前記注入部は、前記3以上の共振器が有する3以上の前記負性抵抗回路に前記発振信号を注入する、
請求項1に記載の周波数シンセサイザ。 - 前記注入部は、デューティ比が50%以下の前記3以上の注入信号を前記負性抵抗回路に注入する、
請求項1又は2に記載の周波数シンセサイザ。 - 前記注入部は、前記発振信号の周期の非正弦波形信号を前記注入信号として前記負性抵抗回路に注入する、
請求項1から3のいずれか1項に記載の周波数シンセサイザ。 - 前記共振器が、3以上の前記負性抵抗回路を有するスロットリング共振器であり、
前記注入部は、前記3以上の負性抵抗回路に、それぞれ周波数が同一で位相が異なる前記3以上の注入信号を注入する、
請求項1から4のいずれか1項に記載の周波数シンセサイザ。 - 前記注入部は、前記発振信号源から入力された前記発振信号と同一の位相の第1注入信号と、前記第1注入信号の位相を反転させた第2注入信号とを含む前記3以上の注入信号を前記共振器に注入する、
請求項1から5のいずれか1項に記載の周波数シンセサイザ。 - 前記注入部は、
前記発振信号源から入力された前記発振信号と同一の位相の第1注入信号と、前記第1注入信号と位相がπ/2異なる第2注入信号とを生成するπ/2ハイブリッドと、
前記第1注入信号の位相を互いに逆位相に平衡分岐した第3注入信号を生成する第1バランと、
前記第2注入信号の位相を互いに逆位相に平衡分岐した第4注入信号を生成する第2バランと、
を有する、
請求項6に記載の周波数シンセサイザ。 - 負性抵抗回路を有し、周波数f 0 で発振する共振器と、
周波数f 0 /m(mは自然数)の周波数可変の発振信号を発生する発振信号源と、
前記発振信号を前記共振器に注入する注入部と、
前記共振器から周波数nf 0 の高調波信号を抽出する抽出部と、
を備え、
前記共振器が、複数の前記負性抵抗回路を有するスロットリング共振器であり、
前記注入部は、前記複数の負性抵抗回路に、それぞれ周波数が同一で2π/mずつ位相がシフトした複数の前記発振信号を注入するために設けられた、
前記発振信号源から入力された前記発振信号と同一の位相の第1発振信号と、前記第1発振信号と位相がπ/2異なる第2発振信号とを生成するπ/2ハイブリッドと、
前記第1発振信号の位相を互いに逆位相に平衡分岐した第3発振信号を生成する第1バランと、
前記第2発振信号の位相を互いに逆位相に平衡分岐した第4発振信号を生成する第2バランと、
を有する、
周波数シンセサイザ。 - 負性抵抗回路を有し、周波数f 0 で発振する共振器と、
周波数f 0 /m(mは自然数)の周波数可変の発振信号を発生する発振信号源と、
前記発振信号を前記共振器に注入する注入部と、
前記共振器から周波数nf 0 の高調波信号を抽出する抽出部と、
を備え、
前記共振器が、
直線状の第1スロットラインと、
前記第1スロットラインに設けられた負性抵抗回路と、
周波数nf0の波長をλとした場合に、前記負性抵抗回路の両端から前記第1スロットラインに沿ってλ/4離れた2つの位置において前記第1スロットラインと交差する第2スロットラインと、
を有し、
前記注入部は、前記負性抵抗回路に前記発振信号を注入する、
周波数シンセサイザ。 - 前記共振器が、前記第1スロットラインに設けられた第1負性抵抗回路及び第2負性抵抗回路と、
前記第1負性抵抗回路の一端から前記第1スロットラインに沿ってλ/4離れた位置、及び前記第2負性抵抗回路の一端から前記第1スロットラインに沿ってλ/4離れた位置において前記第1スロットラインと交差する第2スロットラインと、
を有し、
前記注入部は、前記第1負性抵抗回路及び前記第2負性抵抗回路に、それぞれ周波数及び位相が同一の前記発振信号を注入する、
請求項9に記載の周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015078356A JP6542011B2 (ja) | 2014-06-09 | 2015-04-07 | 周波数シンセサイザ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014118380 | 2014-06-09 | ||
JP2014118380 | 2014-06-09 | ||
JP2015078356A JP6542011B2 (ja) | 2014-06-09 | 2015-04-07 | 周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016015713A JP2016015713A (ja) | 2016-01-28 |
JP6542011B2 true JP6542011B2 (ja) | 2019-07-10 |
Family
ID=55231571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015078356A Active JP6542011B2 (ja) | 2014-06-09 | 2015-04-07 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6542011B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6629634B2 (ja) * | 2016-02-29 | 2020-01-15 | 日本電波工業株式会社 | 発振器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6297704B1 (en) * | 1999-09-30 | 2001-10-02 | Nortel Networks Corporation | Oscillation circuits featuring coaxial resonators |
JP2003152455A (ja) * | 2001-11-14 | 2003-05-23 | Nippon Dempa Kogyo Co Ltd | 伝送線路型共振器を用いた高周波発振器 |
JP4011554B2 (ja) * | 2004-01-29 | 2007-11-21 | 日本電波工業株式会社 | 伝送線路型共振器を用いた高周波発振器 |
-
2015
- 2015-04-07 JP JP2015078356A patent/JP6542011B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016015713A (ja) | 2016-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8115560B2 (en) | Ring-shaped voltage control oscillator | |
Liu et al. | Ring oscillator based injection locked frequency divider using dual injection paths | |
JP2003152455A (ja) | 伝送線路型共振器を用いた高周波発振器 | |
Liu et al. | A 170-GHz 23.7% tuning-range CMOS injection-locked LO generator with third-harmonic enhancement | |
Mesgarzadeh et al. | A study of injection locking in ring oscillators | |
JP6542011B2 (ja) | 周波数シンセサイザ | |
Kim et al. | A 2.6 mW 370MHz-to-2.5 GHz open-loop quadrature clock generator | |
Hafez et al. | Analysis and design of superharmonic injection-locked multipath ring oscillators | |
JP5843592B2 (ja) | 自己注入同期発振器 | |
JP5627540B2 (ja) | 注入同期発振器 | |
Mitrofanov et al. | A system of phase synchronization of a spin-transfer nano-oscillator | |
Lu et al. | A 38/114 GHz switched-mode and synchronous lock standing wave oscillator | |
Mirzaei et al. | Injection-locked frequency dividers based on ring oscillators with optimum injection for wide lock range | |
KR20090072905A (ko) | 백 게이트를 통한 제 2 고조파 직접 결합 4위상 전압 제어발진기 | |
US20100123523A1 (en) | Standing wave oscillators | |
Hsieh et al. | Signal generation techniques in CMOS for millimeter-wave and terahertz applications | |
JP6084921B2 (ja) | サブハーモニック・ミキサ | |
Farazian et al. | A CMOS multi-phase injection-locked frequency divider for V-band operation | |
JP6629634B2 (ja) | 発振器 | |
Siligaris et al. | Above 100-GHz low phase noise frequency generation in silicon integrated technologies | |
Yi et al. | A divide-by-two injection-locked frequency divider with 13-GHz locking range in 0.18-μm CMOS technology | |
Rapin | New principle of the phase-locked loop operation | |
Ghahramani et al. | Optimizing the design of an injection-locked frequency divider by means of nonlinear analysis | |
Buonomo et al. | Divide‐by‐Three Injection‐Locked Frequency Dividers with Direct Forcing Signal | |
Nogi et al. | Active integrated antenna techniques for beam control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190612 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6542011 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |