JP6475942B2 - 半導体装置及びそれを備えた交流抵抗計測システム - Google Patents

Description

本発明は半導体装置及びそれを備えた交流抵抗計測システムに関し、例えば回路規模の増大を抑制するのに適した半導体装置及びそれを備えた交流抵抗測定システムに関する。

体脂肪等の体組成を計測する計測装置は、足等の計測対象に交流基準電流を流したときの交流電圧を計測し、その計測結果を基に当該計測対象の交流抵抗を算出している。この交流抵抗から体脂肪等の体組成が推定される。

体脂肪を計測する技術は、例えば、特許文献１に開示されている。特許文献１に開示された構成は、計測対象の交流電圧（増幅回路の出力）を、ＡＤコンバータを用いて計測している。

特開平１１−１１３８７２号公報

特許文献１の構成では、計測対象の交流電圧が広範囲であるため、その計測には高分解能のＡＤコンバータが用いられる必要がある。ここで、代表的な高分解能のＡＤコンバータとして、ΔΣ方式のＡＤコンバータが知られている。ΔΣ方式のＡＤコンバータのサンプリング周波数は、通常のＡＤコンバータのサンプリング周波数よりも低いため、計測対象の交流電圧の周波数よりも低くなる可能性が高い。その場合、ΔΣ方式のＡＤコンバータは、計測対象の交流電圧をそのまま計測することができないため、計測対象の交流電圧を検波し、さらに平滑化して直流電圧に変換したものを計測する必要がある。

つまり、特許文献１の構成は、高分解能のＡＤコンバータに加えて、計測対象の交流電圧を検波する検波回路と、平滑化する平滑化回路と、を備える必要があるため、回路規模が増大してしまうという問題があった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、制御信号に応じた振幅の交流電圧を生成する交流電圧生成部と、計測対象に対して直列に設けられ、前記交流電圧が印加される抵抗素子と、前記抵抗素子の両端間の差電圧が規定電圧に達したことを検出する電圧検出部と、前記電圧検出部の検出結果に基づいて、前記差電圧が前記規定電圧となるような前記交流電圧を生成するように前記交流電圧生成部に対して前記制御信号を出力する制御部と、を備える。

前記一実施の形態によれば、回路規模の増大を抑制することが可能な半導体装置及びそれを備えた交流抵抗測定システムを提供することができる。

実施の形態１に係る半導体装置の構成を示すブロック図である。 図１に示す半導体装置に設けられた交流電圧生成部の構成例を示すブロック図である。 図１に示す半導体装置の動作を示すフローチャートである。 図１に示す半導体装置を備えた交流抵抗計測システムの構成例を示す図である。 実施の形態２に係る交流抵抗計測システムの構成例を示す図である。 実施の形態３に係る交流抵抗計測システムの構成例を示す図である。

以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。

＜実施の形態１＞
図１は、実施の形態１に係る半導体装置１を示すブロック図である。
本実施の形態に係る半導体装置１は、例えば、体脂肪等の体組成を計測する計測装置に適用される。本実施の形態に係る半導体装置１は、足等の計測対象に直列に設けられ交流電圧が印加される抵抗素子を備え、その抵抗素子の両端間に発生する電圧が規定電圧に達した場合における当該交流電圧を計測する。このときに計測された交流電圧の振幅値と、予め分かっている抵抗素子の抵抗値及び抵抗素子に流れる交流電流の値と、に基づいて、計測対象の抵抗値の算出が可能である。そして、算出した計測対象の抵抗値から体組成の推定が可能である。それにより、本実施の形態に係る半導体装置１は、ΔΣ方式等の高分解能のＡＤコンバータを用いて計測対象の交流電圧を計測する必要がないため、検波回路及び平滑化回路を備える必要がなくなり、その結果、回路規模の増大を抑制することができる。以下、具体的に説明する。

図１に示すように、半導体装置１は、交流電圧生成部１１と、電圧検出部１２と、制御部１３と、電圧回路（基準電圧生成回路）１４と、抵抗素子Ｒｒと、を備える。なお、図１には、電極Ｔ１，Ｔ２に接触するように設けられた計測対象Ｒｍも示されている。

交流電圧生成部１１は、振幅を調整可能な交流電圧Ｖｇを生成する。より詳細には、交流電圧生成部１１は、制御信号Ｓ１に応じた振幅の交流電圧Ｖｇを生成する。

（交流電圧生成部１１の構成例）
図２は、交流電圧生成部１１の構成例を示すブロック図である。
図２に示すように、交流電圧生成部１１は、所定振幅の交流電圧を生成する交流電圧源１１１と、交流電圧源１１１から出力された交流電圧を制御信号Ｓ１に応じた振幅で増幅し交流電圧Ｖｇとして出力する可変電圧器１１２と、を備える。

交流電圧源１１１は、例えば、ＤＡコンバータを搭載した波形生成ジェネレータ、ＰＷＭ装置、又は、ＰＦＭ装置と、これらの何れかの出力を正弦波交流に波形整形するローパスフィルタと、により構成される。可変電圧器１１２は、可変増幅回路又は減衰器により構成される。ここでは、可変電圧器１１２が減衰器１１３により構成された例が示されている。

図１に戻り、抵抗素子Ｒｒは、計測対象Ｒｍに対して直列に設けられている。換言すると、抵抗素子Ｒｒは、計測対象Ｒｍとともに、交流電圧生成部１１及び電圧回路１４の間に直列に設けられている。なお、電圧回路１４は、基準電圧を生成する回路である。本実施の形態では、基準電圧が電源電圧及び接地電圧ＧＮＤの中間電圧（＝（電源電圧＋接地電圧）／２）である場合を例に説明する。

より詳細には、抵抗素子Ｒｒは、交流電圧生成部１１と、計測対象Ｒｍが接触する一方の電極Ｔ１と、の間に設けられている。計測対象Ｒｍが接触する他方の電極Ｔ２は、電圧回路１４側に接続されている。

抵抗素子Ｒｒ及び計測対象Ｒｍを介した電流経路の一端側（即ち、ここでは抵抗素子Ｒｒの一端側）には、交流電圧生成部１１からの交流電圧Ｖｇが印加される。また、この電流経路の他端側（即ち、ここでは計測対象Ｒｍの電極Ｔ２側）には、電圧回路１４からの基準電圧が印加される。それにより、抵抗素子Ｒｒ及び計測対象Ｒｍには、交流電流Ｉｍが流れる。

電圧検出部１２は、抵抗素子Ｒｒの両端間の差電圧Ｖｒが規定電圧Ｖｒｅｆに達したか否かを検出する。例えば、電圧検出部１２は、差電圧Ｖｒが規定電圧Ｖｒｅｆに達していない場合、検出結果Ｄ１をインアクティブ（例えば、Ｌレベル）にし、差電圧Ｖｒが規定電圧Ｖｒｅｆに達した場合、検出結果Ｄ１をアクティブ（例えば、Ｈレベル）にする。

制御部１３は、例えばマイコンであって、電圧検出部１２の検出結果に応じた制御信号Ｓ１を出力する。具体的には、制御部１３は、検出結果Ｄ１がアクティブになるような（即ち、差電圧Ｖｒが規定電圧Ｖｒｅｆとなるような）振幅の交流電圧Ｖｇを生成するように交流電圧生成部１１に対して制御信号Ｓ１を出力する。

（半導体装置１の動作）
続いて、半導体装置１の動作について説明する。
図３は、半導体装置１の動作を示すフローチャートである。

図３に示すように、初期状態では、交流電圧生成部１１の設定値Ｎが０に設定される（ステップＳ１０１）。なお、設定値Ｎは交流電圧Ｖｇの振幅の大きさを表しており、設定値Ｎが大きくなるほど交流電圧Ｖｇの振幅は大きくなる。したがって、初期状態では、交流電圧Ｖｇの振幅は小さい。

このとき、差電圧Ｖｒが規定電圧Ｖｒｅｆに達していなければ（ステップＳ１０２のＮＯ）、電圧検出部１２の検出結果Ｄ１はインアクティブとなるため、制御部１３は、交流電圧生成部１１の設定値Ｎを１つ増加させる（ステップＳ１０３）。それにより、交流電圧Ｖｇの振幅は一段階大きくなる。

その後、まだ差電圧Ｖｒが規定電圧Ｖｒｅｆに達していなければ（ステップＳ１０２のＮＯ）、電圧検出部１２の検出結果Ｄ１はインアクティブを維持するため、制御部１３は、交流電圧生成部１１の設定値Ｎをさらに１つ増加させる（ステップＳ１０３）。それにより、交流電圧Ｖｇの振幅はさらに一段階大きくなる。

制御部１３は、差電圧Ｖｒが規定電圧Ｖｒｅｆに達して電圧検出部１２の検出結果Ｄ１がインアクティブからアクティブに切り替わるまで、ステップＳ１０２のＮＯからステップＳ１０３の動作を繰り返す。つまり、制御部１３は、差電圧Ｖｒが規定電圧Ｖｒｅｆに達するまで、交流電圧Ｖｇの振幅を段階的に大きくさせるように制御信号Ｓ１を出力する。

差電圧Ｖｒが規定電圧Ｖｒｅｆに達すると（ステップＳ１０２のＹＥＳ）、電圧検出部１２の検出結果Ｄ１がインアクティブからアクティブに切り替わるため、制御部１３は、例えば、交流電圧Ｖｇの振幅をこれ以上変化させないように制御信号Ｓ１を出力する。また、制御部１３は、交流電圧生成部１１に、そのときの設定値Ｎの情報を出力させる（ステップＳ１０４）。

つまり、制御部１３は、電圧検出部１２により差電圧Ｖｒが規定電圧Ｖｒｅｆに達したことが検出された場合、交流電圧生成部１１に、そのときの設定値Ｎの情報、即ち、そのときの交流電圧Ｖｇの振幅値の情報、を出力させる。なお、交流電圧生成部１１の代わりに制御部１３が直接設定値Ｎの情報（交流電圧Ｖｇの振幅値の情報）を出力してもよい。

そして、計測が完了する（ステップＳ１０５）。

ここで、計測対象Ｒｍの抵抗値は、差電圧Ｖｒが規定電圧Ｖｒｅｆに達した場合における、交流電圧Ｖｇの振幅値、抵抗素子Ｒｒの抵抗値、及び、抵抗素子Ｒｒに流れる交流電流Ｉｍの値に基づいて算出可能である。以下、数式を用いて詳細に説明する。

まず、交流電圧Ｖｇ、抵抗素子Ｒｒの両端間の差電圧Ｖｒ、及び、計測対象Ｒｍの両端間（電極Ｔ１，Ｔ２間）の差電圧Ｖｍの関係は、以下の式（１）のように表される。

Ｖｇ＝Ｖｒ＋Ｖｍ ・・・（１）

なお、差電圧Ｖｒは規定電圧Ｖｒｅｆに達して固定されている（Ｖｒ≒Ｖｒｅｆ）。したがって、このときに抵抗素子Ｒｒに流れる交流電流Ｉｍも固定されている（Ｉｍ≒Ｖｒ／Ｒｒ）。

計測対象Ｒｍには抵抗素子Ｒｒと同じく交流電流Ｉｍが流れるため、計測対象Ｒｍの抵抗値（Ｒｍ）、交流電流Ｉｍ、及び、差電圧Ｖｍの関係は、以下の式（２）のように表される。

Ｖｍ＝Ｒｍ×Ｉｍ ・・・（２）

式（１）に式（２）を代入すると、式（３）のように表される。

Ｖｇ＝Ｖｒ＋（Ｒｍ×Ｉｍ） ・・・（３）

式（３）より、計測対象Ｒｍの抵抗値（Ｒｍ）は、以下の式（４）のように表される。

Ｒｍ＝（Ｖｇ−Ｖｒ）／Ｉｍ ・・・（４）

式（４）からわかるように、電圧検出部１２により差電圧Ｖｒが規定電圧Ｖｒｅｆに達したことが検出された場合、差電圧Ｖｒが規定電圧Ｖｒｅｆを示し、交流電流ＩｍがＶｒ／Ｒｒで決まる値を示すため、そのときの交流電圧Ｖｇを計測するだけで、計測対象Ｒｍの抵抗値（Ｒｍ）を算出することができる。そして、算出された抵抗値Ｒｍから体組成の推定が可能である。

例えば、抵抗素子Ｒｒの抵抗値を１００Ω、交流電流Ｉｍの値を５００μＡ（１．４１４ｍＡｐｐ）、交流電圧Ｖｇの値を５００ｍＶｐｐとすると、式（４）より、計測対象Ｒｍの抵抗値（Ｒｍ）は以下のようになる。

Ｒｍ＝｛５００［ｍＶｐｐ］−（１００［Ω］×１．４１４［ｍＡｐｐ］）｝／１．４１４［ｍＡｐｐ］＝２５３．６［Ω］

このように、本実施の形態に係る半導体装置１は、足等の計測対象Ｒｍに直列に設けられた抵抗素子Ｒｒの両端間に発生する電圧Ｖｒが規定電圧Ｖｒｅｆに達した場合おける交流電圧Ｖｇを計測する。このときに計測された交流電圧Ｖｇの振幅値と、予め分かっている抵抗素子Ｒｒの抵抗値及び抵抗素子Ｒｒに流れる交流電流Ｉｍの値と、に基づいて、計測対象Ｒｍの抵抗値の算出が可能である。そして、算出した計測対象Ｒｍの抵抗値から体組成の推定が可能である。それにより、本実施の形態に係る半導体装置１は、ΔΣ方式等の高分解能のＡＤコンバータを用いて計測対象の交流電圧を計測する必要がないため、検波回路及び平滑化回路を備える必要がなくなり、その結果、回路規模の増大を抑制することができる。また、消費電力の増大を抑制することもできる。

（半導体装置１を備えた交流抵抗計測システム）
図４は、半導体装置１を備えた交流抵抗計測システムＳＹＳ１の構成例を示す図である。なお、図４では、半導体装置１の具体的構成例として半導体装置１ａが示されている。

図４に示すように、交流抵抗計測システムＳＹＳ１は、半導体装置１ａと、演算装置（演算処理装置）２と、入力装置３と、表示装置４と、記憶装置５と、を備える。

入力装置３は、体脂肪等の体組成の推定に必要な情報を入力する装置である。演算装置２は、半導体装置１ａによる計測結果（設定値Ｎの情報等）から計測対象Ｒｍの抵抗値を算出したり、算出した計測対象Ｒｍの抵抗値から体組成を推定したりする装置である。表示装置４は、演算装置２により推定された体脂肪等の体組成を表示する装置である。記憶装置５は、過去のデータを記憶したり、演算装置２の演算プログラム等を記憶したりする装置である。

半導体装置１ａは、電圧検出部１２として増幅回路１２１及びコンパレータ１２２を備える。増幅回路１２１は、抵抗素子Ｒｒの両端間の差電圧Ｖｒを増幅する。コンパレータ１２２は、増幅された差電圧Ｖｒと規定電圧Ｖｒｅｆとを比較して比較結果を検出結果Ｄ１として出力する。例えば、コンパレータ１２２は、増幅された差電圧Ｖｒが規定電圧Ｖｒｅｆより小さい場合にＬレベルの検出結果Ｄ１を出力し、増幅された差電圧Ｖｒが規定電圧Ｖｒｅｆ以上の場合にＨレベルの検出結果Ｄ１を出力する。半導体装置１ａのその他の構成及び動作については、半導体装置１と同様であるため、その説明を省略する。

本実施の形態では、電圧検出部１２が増幅回路１２１及びコンパレータ１２２を備えた場合を例に説明したが、これに限られない。抵抗素子Ｒｒの両端間の差電圧Ｖｒがある程度大きければ、電圧検出部１２は、必ずしも増幅回路１２１を備えていなくてもよい。

また、電圧検出部１２は、コンパレータ１２２の代わりにＡＤコンバータ１２３を備えてもよい。ＡＤコンバータ１２３は、差電圧Ｖｒ又はその増幅電圧をデジタル値に変換して検出結果Ｄ１として出力する。この場合、制御部１３は、検出結果Ｄ１に基づいて交流電圧生成部１１の設定値Ｎを速やかに最適な値に設定することができるため、効率よく差電圧Ｖｒを規定電圧Ｖｒｅｆに調整することが可能となる。なお、ＡＤコンバータ１２３は、計測対象Ｒｍに発生する交流電圧Ｖｍの周波数よりも高いサンプリング周波数を有するものであればよい。例えば、交流電圧Ｖｍの周波数が５０ｋＨｚの場合、ＡＤコンバータ１２３は、５０ｋｓｐｓ以上のサンプリング周波数を有するものであればよい。つまり、ＡＤコンバータ１２３は、高分解能のＡＤコンバータである必要はなく、例えば、汎用ＭＣＵ内蔵のＳＡＲ型ＡＤコンバータ等であってもよい。このとき、検波回路及び平滑化回路は不要である。

＜実施の形態２＞
図５は、実施の形態２に係る交流抵抗計測システムＳＹＳ２の構成例を示す図である。なお、図５では、半導体装置１の具体的構成例として半導体装置１ｂが示されている。

図５に示すように、交流抵抗計測システムＳＹＳ２は、半導体装置１ｂと、演算装置２と、入力装置３と、表示装置４と、記憶装置５と、を備える。

半導体装置１ｂは、電圧検出部１２として増幅回路１２１及びコンパレータ１２２を備えるとともに、増幅回路（正転増幅回路）Ａ１、反転増幅回路Ａ２をさらに備える。なお、電圧回路１４は設けられていない。

本実施の形態では、増幅回路Ａ１及び反転増幅回路Ａ２の増幅率が何れも１倍である場合を例に説明するが、これに限られない。増幅回路Ａ１及び反転増幅回路Ａ２の増幅率は、抵抗素子Ｒｒの両端間に発生する差電圧Ｖｒをコンパレータ１２１の許容入力電圧の範囲内に抑える等の目的で、適宜調整可能である。

増幅回路Ａ１は、交流電圧生成部１１により生成された交流電圧Ｖｇを増幅して出力する。反転増幅回路Ａ２は、増幅回路Ａ１の出力を反転増幅して出力する。なお、交流電圧生成部１１が可変増幅回路を用いて交流電圧Ｖｇを生成している場合には、反転増幅回路Ａ２は交流電圧Ｖｇを直接反転増幅する構成であってもよい。

抵抗素子Ｒｒ及び計測対象Ｒｍを介した電流経路の一端側（即ち、ここでは抵抗素子Ｒｒの一端側）には、増幅回路Ａ１の出力電圧が印加される。また、この電流経路の他端側（即ち、ここでは計測対象Ｒｍの電極Ｔ２側）には、反転増幅回路Ａ２の出力電圧が印加される。それにより、抵抗素子Ｒｒ及び計測対象Ｒｍには、交流電流Ｉｍが流れる。

半導体装置１ｂのその他の構成及び動作については半導体装置１と同様であるため、その説明を省略する。

ここで、交流電圧Ｖｇ、抵抗素子Ｒｒの両端間の差電圧Ｖｒ、及び、計測対象Ｒｍの両端間（電極Ｔ１，Ｔ２間）の差電圧Ｖｍの関係は、以下の式（５）のように表される。

２Ｖｇ＝Ｖｒ＋Ｖｍ ・・・（５）

式（５）の左辺が２Ｖｇとなっているのは、抵抗素子Ｒｒ及び計測対象Ｒｍを介した電流経路の一端側（抵抗素子Ｒｒ側）には交流電圧Ｖｇと同位相の交流電圧が印加され、他端側（計測対象Ｒｍ側）には交流電圧Ｖｇと逆相の交流電圧が印加されるためである。

なお、差電圧Ｖｒは規定電圧Ｖｒｅｆに達して固定されている（Ｖｒ≒Ｖｒｅｆ）。したがって、このときに抵抗素子Ｒｒに流れる交流電流Ｉｍも固定されている（Ｉｍ≒Ｖｒ／Ｒｒ）。

計測対象Ｒｍには抵抗素子Ｒｒと同じく交流電流Ｉｍが流れるため、計測対象Ｒｍの抵抗値（Ｒｍ）、交流電流Ｉｍ、及び、差電圧Ｖｍの関係は、以下の式（６）のように表される。

Ｖｍ＝Ｒｍ×Ｉｍ ・・・（６）

式（５）に式（６）を代入すると、式（７）のように表される。

２Ｖｇ＝Ｖｒ＋（Ｒｍ×Ｉｍ） ・・・（７）

式（７）より、計測対象Ｒｍの抵抗値（Ｒｍ）は、以下の式（８）のように表される。

Ｒｍ＝（２Ｖｇ−Ｖｒ）／Ｉｍ ・・・（８）

式（８）からわかるように、電圧検出部１２により差電圧Ｖｒが規定電圧Ｖｒｅｆに達したことが検出された場合、差電圧Ｖｒが規定電圧Ｖｒｅｆを示し、交流電流ＩｍがＶｒ／Ｒｒで決まる値を示すため、そのときの交流電圧Ｖｇを計測するだけで、計測対象Ｒｍの抵抗値（Ｒｍ）を算出することができる。そして、算出された抵抗値Ｒｍから体組成の推定が可能である。

例えば、抵抗素子Ｒｒの抵抗値を１００Ω、交流電流Ｉｍの値を５００μＡｒｍｓ（１．４１４ｍＡｐｐ）、交流電圧Ｖｇの値を２５０ｍＶｐｐとすると、式（４）より、計測対象Ｒｍの抵抗値（Ｒｍ）は以下のようになる。

Ｒｍ＝｛２×２５０［ｍＶｐｐ］−（１００［Ω］×１．４１４［ｍＡｐｐ］）｝／１．４１４［ｍＡｐｐ］＝２５３．６［Ω］

このように、半導体装置１ｂ及びそれを備えた交流抵抗計測システムＳＹＳ２は、半導体装置１ａ及びそれを備えた交流抵抗計測システムＳＹＳ１と同等の効果を奏することができる。さらに半導体装置１ｂ及びそれを備えた交流抵抗計測システムＳＹＳ２は、半導体装置１ａ及びそれを備えた交流抵抗計測システムＳＹＳ１と同じ計測精度であれば、交流電圧Ｖｇの範囲を約半分に抑えることができるため、低電圧での動作が可能である。

本実施の形態では、増幅回路Ａ１が設けられた場合について説明したが、これに限られない。交流電圧生成部１１が可変増幅回路を用いて交流電圧Ｖｇを生成している場合には、増幅回路Ａ１は必ずしも設けられなくてもよい。その場合、反転増幅回路Ａ２は、交流電圧Ｖｇを直接反転増幅して出力する。また、抵抗素子Ｒｒ及び計測対象Ｒｍを介した電流経路の一端側（抵抗素子Ｒｒ側）には、交流電圧Ｖｇが直接印加される。

＜実施の形態３＞
図６は、実施の形態３に係る交流抵抗計測システムＳＹＳ３の構成例を示す図である。なお、図６では、半導体装置１の具体的構成例として半導体装置１ｃが示されている。

交流抵抗計測システムＳＹＳ３は、半導体装置１ｃと、演算装置２と、入力装置３と、表示装置４と、記憶装置５と、を備える。半導体装置１ｃは、半導体装置１ｂと比較して、コンパレータ１２２に代えてＡＤコンバータ１２３を備える。半導体装置１ｃ及びそれを備えた交流抵抗計測システムＳＹＳ３のその他の構成については、半導体装置１ｂ及びそれを備えた交流抵抗計測システムと同様であるため、その説明を省略する。また、ＡＤコンバータ１２３についても既に説明したとおりである。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。

１ 半導体装置
１ａ 半導体装置
１ｂ 半導体装置
１ｃ 半導体装置
２ 演算装置
３ 入力装置
４ 表示装置
５ 記憶装置
１１ 交流電圧生成部
１２ 電圧検出部
１３ 制御部
１４ 電圧回路
１１１ 交流電圧源
１１２ 可変電圧器
１１３ 減衰器
１２１ 増幅回路
１２２ コンパレータ
１２３ ＡＤ変換器
Ａ１ 増幅回路
Ａ２ 反転増幅回路
Ｒｒ 抵抗素子
Ｒｍ 計測対象
Ｔ１ 電極
Ｔ２ 電極
ＳＹＳ１ 交流抵抗計測システム
ＳＹＳ２ 交流抵抗計測システム
ＳＹＳ３ 交流抵抗計測システム

Claims (12)

1. 制御信号に応じた振幅の交流電圧を生成する交流電圧生成部と、
   計測対象に対して直列に設けられ、前記交流電圧が印加される抵抗素子と、
   前記抵抗素子の両端間の差電圧が規定電圧に達したことを検出する電圧検出部と、
   前記電圧検出部により前記差電圧が前記規定電圧に達したことが検出されるまで、前記交流電圧の振幅を段階的に大きくさせるように前記制御信号を出力する制御部と、
   を備えた半導体装置。
2. 前記電圧検出部は、
   前記抵抗素子の両端間の差電圧と、前記規定電圧と、を比較するコンパレータを備えた、請求項１に記載の半導体装置。
3. 前記電圧検出部は、
   前記抵抗素子の両端間の差電圧を増幅する増幅回路をさらに備え、
   前記コンパレータは、前記増幅回路の出力電圧と、前記規定電圧と、を比較する、請求項２に記載の半導体装置。
4. 前記電圧検出部は、
   前記抵抗素子の両端間の差電圧に応じたデジタル値に変換するＡＤコンバータを備えた、請求項１に記載の半導体装置。
5. 前記電圧検出部は、
   前記抵抗素子の両端間の差電圧を増幅する増幅回路をさらに備え、
   前記ＡＤコンバータは、前記増幅回路の出力電圧に応じたデジタル値に変換する、請求項４に記載の半導体装置。
6. 前記交流電圧生成部は、
   所定振幅の交流電圧を生成する交流電圧源と、
   前記制御信号に応じた振幅で前記交流電圧を増幅又は減衰する可変増幅回路又は減衰器と、
   を有する、請求項１に記載の半導体装置。
7. 前記抵抗素子及び前記計測対象を介した電流経路の一端には、前記交流電圧が印加され、前記電流経路の他端には、基準電圧が印加される、請求項１に記載の半導体装置。
8. 前記電流経路の他端に前記基準電圧を印加する基準電圧生成回路をさらに備えた、請求項７に記載の半導体装置。
9. 前記抵抗素子及び前記計測対象を介した電流経路の一端には、前記交流電圧が印加され、前記電流経路の他端には、前記交流電圧を反転した電圧が印加される、請求項１に記載の半導体装置。
10. 前記交流電圧を増幅して前記電流経路の一端に出力する正転増幅回路と、
    前記交流電圧を反転増幅して前記電流経路の他端に出力する反転増幅回路と、
    をさらに備えた、請求項９に記載の半導体装置。
11. 請求項１に記載の半導体装置と、
    前記電圧検出部により前記差電圧が前記規定電圧に達したことが検出された場合における、前記交流電圧の値、前記抵抗素子の抵抗値、及び、前記抵抗素子に流れる交流電流の値、に基づいて、前記計測対象の抵抗値を算出する演算処理装置と、
    を備えた、交流抵抗計測システム。
12. 制御信号に応じた振幅の交流電圧を生成する交流電圧生成部と、
    計測対象の前段に当該計測対象と直列に設けられ、前記交流電圧が印加される抵抗素子と、
    前記抵抗素子の両端間の差電圧が規定電圧に達したことを検出する電圧検出部と、
    前記電圧検出部により前記差電圧が前記規定電圧に達したことが検出されるまで、前記交流電圧の振幅を変化させるように前記制御信号を出力する制御部と、
    を備えた半導体装置。

Images