JP5255930B2 - 位相検出器 - Google Patents

Description

本発明は、単相交流の位相検出を行うものであり、特に、太陽光発電、蓄電システム等の系統連系インバータに設けられ、商用電源の交流波形と系統連系インバータの出力する電流波形の同期を取るため、単相交流の商用電源の位相検出を行う位相検出器に関する。

太陽発電または蓄電システムに、太陽電池または充電電池などからの直流電力を交流電流電力へ変換するため、系統連系インバータが用いられている。
すなわち、商用電源と連系しながら負荷へ電力を供給するため、商用電源の位相と同期させながら、交流出力の力率を１となるように制御することが要求されている。
商用電源が停電となった際、系列連系インバータが商用電源から解列しない（切り離さない）状態で単独運転を継続すると、安全面及び供給信頼度の確保面などに色々な問題を生ずるため、速やかに単独運転を検出する必要があり、交流電圧の位相跳躍検出により、単独運転の検出を行うことができる。
したがって、商用電源の周波数変化に速やかに追従させるため、商用電源の電圧位相変化をリアルタイムに検出、すなわち商用電源の交流電圧波形の位相検出を行う必要があり、この位相検出器には、各種の位相検出の方法が用いられている。

通常、太陽発電及び蓄電システム等に用いる単相系統連系インバータは、商用電源の交流波形と位相の同期を取るため、クロスポイント検出法によるＰＬＬ（Phase-locked loop）制御が行われている（例えば、特許文献１参照）。
交流電圧の交流波形のゼロクロスポイントを使用し、方形波信号に変換する際、ゼロクロスポイントから次のゼロクロスポイントまでの周期を、交流電圧の交流波形の周期として、この交流波形の周期の変化を検出することにより位相検出を行っている。

また、高速な位相検出方法としては、三角関数の差積公式を利用して、９０°遅れた波形を算出し、疑似直角二層周波数検出法と同様にｄｑ変換を行い、算出された位相差Ｖｄに対して位相差が無くなるようにＰＩ制御を行っている（例えば、非特許文献１参照）。
特開２００５−２７８２４０号公報 "ＦＰＧＡを用いた疑似ｄｑ変換による高速単相ＰＬＬ制御の実装"、平成１６年電気学会全国大会論文Ｖｏｌ．４ Ｎｏ．１８

しかしながら、特許文献１示す位相検出方法にあっては、ゼロクロスポイントを用いているため、次のゼロクロスポイントとなるまで、位相の跳躍を確認することができず、位相の変化を検出するタイミングが遅くなってしまい、交流電圧の周波数変動または位相変動における位相同期の制御を行う際、高速に追従する制御を行うことが困難となる。
また、非特許文献１に示す位相検出方法にあっては、高速な位相の検出が可能であるが、ノイズの影響を排除するため、複数のサンプリング周波数にて並列演算が必要であり、高速に並列演算を行うため、ＦＰＧＡなどを用いたハードウェアによる並列演算が可能なコントローラが必要となり、高価なものとなる問題がある。

本発明は、このような事情に鑑みてなされたもので、簡易な構成により、単相交流電圧の周波数変動あるいは位相変動における位相跳躍を瞬時に検出する、従来例に比較して高速かつ安価な位相検出器を提供することを目的とする。

本発明の位相検出器は、交流電源間の交流電圧の交流電圧値を測定する交流電圧測定部と、交流電源間に設けられた交流電圧に対応する交流電流を測定し、測定電圧として出力する交流電流測定部と、前記測定電圧を予め設定した増幅率により増幅する増幅部と、前記交流電圧値と、増幅された前記測定電圧との逆正接演算を行い、前記交流電圧の交流波形の位相角を算出する演算部とを有することを特徴とする。

本発明の位相検出器は、前記位相角と、自身の出力する位相角予測値とによりＰＩ演算を行い、当該位相角に対応した前記位相角予測値と、安定したＰＬＬ位相角θを出力するＰＬＬ制御部をさらに有することを特徴とする。

本発明の位相検出器は、前記位相角と、前記位相角予測値との位相角差を検出し、該位相角差が予め設定した位相跳躍基準値を超えた場合、位相跳躍を検出したことを示す通知を出力する比較部をさらに有することを特徴とする。

本発明の位相検出器は、前記交流電流測定部が、コンデンサと抵抗とが電源間に直列に接続された検出部を有し、前記コンデンサに流れる前記交流電流を前記抵抗により、前記測定電圧に変換することを特徴とする。

本発明の位相検出器は、前記交流電流測定部が、電源間に設けられたコンデンサと、該コンデンサに流れる交流電流を測定する交流電流センサとを有し、前記交流電流センサの出力する電圧を前記測定電圧として出力することを特徴とする。

本発明の位相検出器は、前記増幅率が１／（２π・ｆ・ｒ・ｃ）であることを特徴とする。ここで、ｆは前記交流電圧の周波数であり、ｒは前記抵抗の抵抗値であり、ｃは前記コンデンサの容量値を示す。

本発明の位相検出器は、前記増幅率が１／（２π・ｆ・ｃ）であることを特徴とする。ここで、ｆは前記交流電圧の周波数であり、ｃは前記コンデンサの容量値を示す。

本発明の位相検出器は、前記増幅率が、前記交流電圧の実効値を前記測定電圧の実効値により除算した除算結果の数値であることを特徴とする。

以上説明したように、本発明の位相検出器によれば、交流電圧値及びこの交流電圧に対応する交流電流値を測定し、交流電流値に対応する測定電圧を増幅して、測定電圧のスケールを交流電圧値に合わせたうえで、逆正接演算を行うことにより交流波形の位相角を検出しているため、従来例のように交流波形を変換した方形波信号の周期にて位相の変化を検出していないため、次のゼロクロスポイントを待つことなく、位相跳躍が発生した時点における変化を検出するため、高速に交流波形における位相跳躍を検出することができる。
また、本発明の位相検出器によれば、交流電圧の測定信号の差分が使用されていないため、ノイズの影響を受けにくく、従来のように複数のサンプリング周期の結果に対して、サンプリング周波数毎に位相検出を行うための演算を行う必要がないため、従来に比較して簡易な回路で位相検出が行え、低価格にて実現することができる。

＜第１の実施形態＞
以下、本発明の第１の実施形態による位相検出器を図面を参照して説明する。図１は同実施形態による位相検出器の構成例を示すブロック図である。
図１において、本実施形態の位相検出器は、コンデンサＣ、電圧測定部１、電流測定部２、増幅部３、演算部４、ＰＬＬ回路５、ローパスフィルタ６、比較器７及び交流電流センサ８を有している。

上記コンデンサＣは、商用の交流電源Ｂの両端に接続され、交流電圧の交流波形に対して位相が９０°ずれた交流電流の交流波形を測定するための測定手段を形成している。
交流電流センサ８は、コンデンサＣに流れる電流を測定し、この測定した交流電流に対応した交流電圧を、測定電圧Ｖｃとして出力する。すなわち、コンデンサＣに流れる交流電流の交流波形は、実質的に、電圧測定部１の出力する交流電圧の交流波形に対し、位相が９０°ずれた交流電圧の交流波形に変換して用いられる。

電圧測定部１は、交流電源Ｂ（例えば、商用の交流電源）から出力される交流電圧の交流波形の交流電圧値Ｖｒを、サンプリング周期毎に測定して出力する。
ここで、交流電圧の交流波形は、図２（ａ）に示すように、以下の（１）式にて表され、
Ｖｒ＝Ｖsin（ωｔ） …（１）
であるため、測定される交流電圧値ＶｒはＶsin（ωｔ）である。ここで、Ｖは交流電圧のピーク値であり、ωは角周波数である。

電流測定部２は、上記サンプリング周期毎に、コンデンサＣに流れる電流値を測定電圧Ｖcとして測定して出力する。ここで、電流値の交流波形は、上記交流電圧を示す上記（１）式を微分した式、すなわち、
Ｉc＝ｃ・（ｄＶｒ／ｄｔ）＝Ｖ・ｃ・ω・cos（ωｔ） …（２）
で示される。ここで、ｃはコンデンサＣの容量値である。
測定電圧信号Ｖｃの測定ゲインを「１」とする場合、
Ｖｃ＝１×Ｉｃ＝Ｖ・ｃ・ω・cos（ωｔ） …（３）
である。

増幅部３は、増幅度ｋにより、サンプリング周期毎に入力される測定電圧値Ｖｃの増幅を行う。ここで、増幅度ｋは、
ｋ＝１／（ω・ｃ）＝１／（２π・ｆ・ｃ）
である。ここで、ω＝２π・ｆとし、ｆは交流電圧の周波数である。
また、増幅率ｋとして、交流電圧Ｖｒの実効値を測定電圧Ｖｃの実効値により除算した除算結果の数値を用いても良い。増幅部３は、例えば、この交流電圧Ｖｒと測定信号Ｖｃの実効値とが内部にて演算され、すなわち、交流周期毎に交流電圧Ｖｒの実効値と測定信号Ｖｃの実効値とに応じて、交流周波数毎に増幅率ｋの計算を行う。
この増幅により、交流電圧Ｖｒに対して、図２（ｂ）に示すように、測定電圧Ｖｃの交流波形のピーク値を同様、すなわち測定電圧Ｖｃのピーク値と交流電圧Ｖｒのピーク値とを一致させる。増幅後の測定電圧Ｖｃは、下記の（４）式で示される。
Ｖｃ＝Ｖcos（ωｔ） …（４）

演算部４は、サンプリング周期毎に、演算部４から入力される交流電圧Ｖｒと、増幅部３から入力される測定電圧Ｖｃとにより、以下の（５）式によって、逆正接演算を行い、交流電源Ｂが供給する交流電圧の位相角θrcを算出して、この位相角θrcをＰＬＬ回路５に対して出力する。
θrc＝tan^−１（Ｖｃ／Ｖｒ） …（５）
この逆正接演算は、４象限逆正接によって演算される。

ＰＬＬ回路５は、入力された位相角θrcと、前回のサンプリング周期のＰＬＬ演算結果から推定した位相角予測値θfoとから、現在の位相角出力θを算出している。
ローパスフィルタ６は、ＰＬＬ回路５に現在入力されている位相角θrcと、前回のサンプリング周期から推定された位相角予測値θfoとの差分Δθが入力され、信号データのノイズを除去して出力を絶対値部９へ出力する。
絶対値部９は、ローパスフィルタ６から入力されたデータを絶対値に変換し、変換結果を比較器７へ出力する。

比較器７は、入力される差分Δθと、予め設定されている位相跳躍基準値Ｄrefとを比較し、差分Δが位相跳躍基準値Ｄrefより大きいことを検出すると、位相跳躍の発生を示す通知信号を出力する。すなわち、本実施形態においては、比較器７は、差分Δθが基準値Ｄref以上の場合に、位相跳躍を示す「Ｈ」レベルの異常信号を出力し、一方、差分Δθが基準値Ｄrefを下回った場合に、位相跳躍がないことを示す「Ｌ」レベルの正常信号を出力する。

次に、上記ＰＬＬ回路５の構成及び動作を説明する。上記ＰＬＬ回路５は、減算部５１、ＰＩ制御部５２、加算部５３及び５４、演算部５５及び５６、加算部５７を有している。
減算部５１は、演算部４から入力される位相角θrcと、加算部５７から入力される位相角予測値θfoとの差分Δθを求め、ローパスフィルタ６及びＰＩ制御部５２に対して出力する。
ＰＩ制御部５２は、内部に設定されたＰＩ（Proportional−Integral）制御の式により、入力される差分Δθに対応する位相調整量Δθcを出力する。
加算部５３は、交流負荷に与える交流電圧の交流基準周波数ｆacをサンプリング周波数ｆsで除算し、除算結果の数値に２πを乗算して求めた位相変化量（２π・ｆac／ｆs）を、上記位相調整量Δθcに加算し、加算結果を位相角変化量Δｗｔとして出力する。

加算部５４は、上記位相変化量Δｗｔと、１サンプリング周期前の位相角θとを加算し、現在の位相角θとして出力する。
演算部５５は、加算部５４の出力する位相角θをサンプリング周期毎に記憶し、次のサンプリング周期において、加算部５４及び加算部５７へ出力する。ここで、演算部５５は、前回のサンプリング周期（１回前の直前のサンプリング周期）における位相角θを出力した後、新たに生成された位相角θを記憶する際、前回のサンプリング周期にて記憶した位相角θのデータに上書きする。

演算部５６は、加算部５３の出力する位相角変化量Δｗｔをサンプリング周期毎に記憶し、次のサンプリング周期において、記憶した位相角変化量Δｗｔを加算部５７に対して出力する。ここで、演算部５６は、前回のサンプリング周期における位相角変化量Δｗｔを出力した後、新たに生成された位相角変化量Δｗｔを記憶する際、前回のサンプリング周期にて記憶した位相角変化量Δｗｔのデータに上書きする。
加算部５７は、前回の位相角θと、演算部５６から入力される前回の位相角変化量Δｗｔとを加算して、加算結果を上記位相角予測値θfoとして出力する。

上述した構成により、本実施形態における位相検出器は、サンプリングにより検出された位相角θrcから、前回サンプリング周期におけるの位相角θ及び前回のサンプリング周期における位相角変化量ｗｔから求めた位相角予測値θfoを減算し、差分Δθを求めているため、サンプリング周期の測定前に位相跳躍が発生した場合、位相角θrcが前回のサンプリング周期から求めた位相角予測値θfoに対して大きく変化することになるため、予め設定した位相跳躍基準値Ｄrefとを比較することにより、サンプリング周期の精度にて位相跳躍を容易に検出することができ、従来のように、交流電圧の周期単位で行う構成に比較して高速に位相跳躍を検出することができる。
また、本実施形態における位相検出器は、従来のように、複数のサンプリング周波数にて並列に位相跳躍の検出を行う必要がなく、回路構成が簡易となり、ＦＰＧＡなどを用いたハードウェア並列処理を行うコントローラを用いる必要がなく、価格の上昇を抑制することができる。

＜第２の実施形態＞
次に、本発明の第２の実施形態による位相検出器を図面を参照して説明する。図３は同実施形態による位相検出器の構成例を示すブロック図である。
図１において、本実施形態の位相検出器は、コンデンサＣ、抵抗Ｒ、電圧測定部１、電流測定部２、増幅部３、演算部４、ＰＬＬ回路５、ローパスフィルタ６及び比較器７を有している。第２の実施形態による位相検出器は、第１の実施形態と異なる点として、コンデンサＣと抵抗Ｒとが直列に商用の交流電源Ｂの両端に接続され、交流電流センサ８が設けられていない点である。第２の実施形態における位相検出器の構成において、第１の実施形態と同様な構成については同一の符号を付し、その説明を省略する。以下、第１の実施形態と異なる点のみを説明する。

上記コンデンサＣ及び抵抗Ｒは、商用の交流電源Ｂの両端に接続され、交流電圧の交流波形に対して位相が９０°ずれた交流電流の交流波形を測定するための測定手段を、上述したように、第１の実施形態における交流電流センサ８に替えて設けている。
電流測定部２は、コンデンサＣに流れる電流により、抵抗Ｒの両端に生成される電位差をサンプリング周期毎に測定し、この測定した交流電流に対応した交流電圧を、測定電圧Ｖｃとして出力する。

すなわち、コンデンサＣに流れる交流電流の交流波形は、実質的に、電圧測定部１の出力する交流電圧の交流波形に対し、位相が９０°ずれた交流電圧の交流波形に変換して用いられる。抵抗ＲがコンデンサＣの交流インピーダンス１／（２π・ｆ・ｃ）より十分に小さい抵抗値が用いているため、抵抗Ｒの両端の電圧Ｖｃは、
Ｖｃ＝ｒ・Ｖ・ｃ・ω・cos（ｗｔ） …（６）
で表すことができる。ここで、Ｖは交流電圧のピーク値であり、ωは交流角周波数、ｃはコンデンサＣの容量値、ｒは抵抗Ｒの抵抗値である。
この測定電圧Ｖｃを出力する以降の構成及び処理は、第１の実施形態における位相検出器と同様のため、説明を省略する。
また、増幅率ｋとして、第１の実施形態と同様に、交流電圧Ｖｒの実効値を測定電圧Ｖｃの実効値により除算した除算結果の数値を用いても良い。
この第２の実施形態においても、第１の実施形態と同様な効果を得ることができる。

本発明の第１の実施形態における位相検出器の構成例を示すブロック図である。 図１の電圧測定部１の出力する交流電圧Ｖｒの交流波形と、増幅部３の出力する増幅された測定電圧Ｖｃの交流波形とを示す波形図である。 本発明の第２の実施形態における位相検出器の構成例を示すブロック図である。

符号の説明

１…電圧測定部
２…電流測定部
３…増幅部
４，５５，５６…演算部
５…ＰＬＬ回路
６…ローパスフィルタ
７…比較器
８…交流電流センサ
９…絶対値部
５１…減算部
５２…ＰＩ制御部
５３，５４，５７，５７’，５８…加算部
５５、５６…演算部
５９…変化量算出部
Ｃ…コンデンサ
Ｒ…抵抗

Claims (7)

1. 交流電源間の交流電圧の交流電圧値を測定する交流電圧測定部と、
   交流電源間に設けられた交流電圧に対応する交流電流を測定し、測定電圧として出力する交流電流測定部と、
   前記測定電圧を予め設定した増幅率により増幅する増幅部と、
   前記交流電圧値と、増幅された前記測定電圧との逆正接演算を行い、前記交流電圧の交流波形の位相角を算出する演算部と
   を有し、
   前記増幅率が、
   前記交流電圧の実効値を前記測定電圧の実効値により除算した除算結果の数値である
   ことを特徴とする位相検出器。
2. 前記交流電流測定部が、コンデンサと抵抗とが電源間に直列に接続された検出部を有し、
   前記コンデンサに流れる前記交流電流を前記抵抗により、前記測定電圧に変換することを特徴とする請求項１に記載の位相検出器。
3. 前記交流電流測定部が、
   電源間に設けられたコンデンサと、
   該コンデンサに流れる交流電流を測定する交流電流センサと
   を有し、
   前記交流電流センサの出力する電圧を前記測定電圧として出力することを特徴とする請求項１に記載の位相検出器。
4. 交流電源間の交流電圧の交流電圧値を測定する交流電圧測定部と、
   交流電源間に設けられた交流電圧に対応する交流電流を測定し、測定電圧として出力する交流電流測定部と、
   前記測定電圧を予め設定した増幅率により増幅する増幅部と、
   前記交流電圧値と、増幅された前記測定電圧との逆正接演算を行い、前記交流電圧の交流波形の位相角を算出する演算部と
   を有し、
   前記交流電流測定部が、コンデンサと抵抗とが電源間に直列に接続された検出部を有し、
   前記コンデンサに流れる前記交流電流を前記抵抗により、前記測定電圧に変換し、
   前記増幅率が１／（２π・ｆ・ｒ・ｃ）である
   ことを特徴とする位相検出器。
   ここで、ｆは前記交流電圧の周波数であり、ｒは前記抵抗の抵抗値であり、ｃは前記コンデンサの容量値を示す。
5. 交流電源間の交流電圧の交流電圧値を測定する交流電圧測定部と、
   交流電源間に設けられた交流電圧に対応する交流電流を測定し、測定電圧として出力する交流電流測定部と、
   前記測定電圧を予め設定した増幅率により増幅する増幅部と、
   前記交流電圧値と、増幅された前記測定電圧との逆正接演算を行い、前記交流電圧の交流波形の位相角を算出する演算部と
   を有し、
   前記交流電流測定部が、電源間に設けられたコンデンサと、該コンデンサに流れる交流電流を測定する交流電流センサとを有し、
   前記交流電流センサの出力する電圧を前記測定電圧として出力し、
   前記増幅率が１／（２π・ｆ・ｃ）である
   ことを特徴とする位相検出器。
   ここで、ｆは前記交流電圧の周波数であり、ｃは前記コンデンサの容量値を示す。
6. 前記位相角と、自身の出力する位相角予測値とによりＰＩ演算を行い、当該位相角に対応した前記位相角予測値と、ＰＬＬ位相角とを出力するＰＬＬ制御部をさらに有することを特徴とする請求項１から請求項５のいずれか一項に記載の位相検出器。
7. 前記位相角と、前記位相角予測値との位相角差を検出し、該位相角差が予め設定した位相跳躍基準値を超えた場合、位相跳躍を検出したことを示す通知を出力する比較部をさらに有することを特徴とする請求項６記載の位相検出器。

Images