JP6470422B2 - 熱電変換材料及びその製造方法 - Google Patents

熱電変換材料及びその製造方法 Download PDF

Info

Publication number
JP6470422B2
JP6470422B2 JP2017543238A JP2017543238A JP6470422B2 JP 6470422 B2 JP6470422 B2 JP 6470422B2 JP 2017543238 A JP2017543238 A JP 2017543238A JP 2017543238 A JP2017543238 A JP 2017543238A JP 6470422 B2 JP6470422 B2 JP 6470422B2
Authority
JP
Japan
Prior art keywords
thermoelectric conversion
silicon
conversion material
particles
nanodots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017543238A
Other languages
English (en)
Other versions
JPWO2017057237A1 (ja
Inventor
亜紀応 菊池
亜紀応 菊池
章史 八尾
章史 八尾
誠二 寒川
誠二 寒川
崇人 小野
崇人 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Glass Co Ltd
Tohoku Techno Arch Co Ltd
Original Assignee
Central Glass Co Ltd
Tohoku Techno Arch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Glass Co Ltd, Tohoku Techno Arch Co Ltd filed Critical Central Glass Co Ltd
Publication of JPWO2017057237A1 publication Critical patent/JPWO2017057237A1/ja
Application granted granted Critical
Publication of JP6470422B2 publication Critical patent/JP6470422B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/857—Thermoelectric active materials comprising compositions changing continuously or discontinuously inside the material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C01B33/037—Purification
    • C01B33/039—Purification by conversion of the silicon into a compound, optional purification of the compound, and reconversion into silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/855—Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Silicon Compounds (AREA)

Description

本発明は、熱電変換素子に用いられるシリコン系の熱電変換材料に関するものである。
熱電変換素子は、熱エネルギーを電気エネルギーに直接変換可能であり、従来の発電技術に比べて、可動部材も存在しない。このため、熱電変換素子は、メンテナンス不要で寿命が長く、騒音も発生せず、さらに低温の廃熱も利用可能であるという多くの利点がある。
熱電変換材料の性能は一般的に無次元性能指数（ＺＴ）によって表記される。すなわち、ＺＴが高い材料は、ゼーベック係数と電気伝導度が高く、熱伝導率が低い材料である。

Ｓ：ゼーベック係数（Ｖ／Ｋ）
σ：電気伝導率（Ｓ／ｍ）
κe：キャリア熱伝導率（Ｗ／ｍ・Ｋ）
κph：格子熱伝導率（Ｗ／ｍ・Ｋ）
Ｔ：絶対温度（Ｔ）
また、前記ＺＴの値は材料や温度によって異なる。現在、熱電変換材料として使用されているＢｉ２Ｔｅ３は、１００〜３００℃の比較的低温の領域で、ＺＴ＝０．８程度という無次元性能指数を有している。しかし、現在使用されている熱電変換材料は、レアメタルであるＢｉ、Ｓｂ、Ｔｅ、Ｐｂなどが主成分となっている。これらの資源の埋蔵量は少なく、材料コストが高い。また、これらの熱電変換材料は、３００〜４００℃の高温域で酸化されやすいため素子としての寿命が短く、さらに毒性に対する懸念もある。
そのため、ＢｉＴｅ系材料に対して低コストで、低毒性であるＳｉ系材料によって、ＢｉＴｅ系材料と同等のＺＴが得られないか検討されている。Ｓｉ系材料は、格子熱伝導率がＢｉＴｅと比較して１００倍程度高いため、ＢｉＴｅ系材料と比較してＺＴが著しく低くなる。このため、Ｓｉ系材料は、熱電変換材料としての使用が困難と考えられている。しかし、近年、材料のナノ構造化によりフォノン散乱を生じさせたＳｉ系材料は、Ｓｉ系材料のバルク体と比較して格子熱伝導率を低減可能であることが発見された。このため、ナノ構造化したＳｉを用いた熱電変換素子が注目されている。
例えば、特許文献１には、材料をナノ構造化するために、半導体材料内部に電子とフォノンの平均自由行程と同程度、又はそれ以下の間隔で分散した非常に微細な空孔を多数導入し、熱伝導率の低減及び、それに伴う熱電変換素子の特性（熱電性能指数）を向上させる技術が開示されている。さらに、微細な空孔の内部に別の半導体や金属を埋め込むことで、熱電性能を向上させることもできる。また、前記微細な空孔の形成方法としては電気化学反応（例えば、陽極反応）が用いられ、別の半導体や金属の埋め込みは、溶融した半導体や金属に含浸させる方法を用いている。
また、非特許文献１では、電子線リソグラフィーを用いたトップダウンの手法によるＳｉのナノ構造化が試みられており、直径数十ｎｍのＳｉナノワイヤーとその外周部分をＳｉＯ２で被覆した構造の熱電変換素子を形成する方法が開示されている。
他に、特許文献２には、バイオテンプレート技術、中性粒子ビームエッチング技術による量子ドットの形成方法が開示されている。その用途展開として、太陽電池、レーザーなどについて記載されている。形成する量子ドットはＳｉ、ＧａＡｓが開示され、埋込み材料はＳｉＣ、ＳｉＯ２、（Ｓｉ３Ｎ４）等が開示されている。
特開平１１−３１７５４７号公報 国際公開第２０１２／１７３１６２号
Benjamin. M. C. et al., Nano let. 13(2013) 5503
しかしながら、特許文献１に記載の発明の方法ではシリコン基板をポーラス化しており、熱伝導率の低減効果は期待できるが、同時に電子移動度の低下によるゼーベック係数の低下が顕著となる。そのため、ポーラス径や密度等の制御が必要であるが、開示されている手法（陽極酸化など）ではそれらの制御が困難となるため、熱電特性の改善に限界がある。また、ＺＴを向上させる手法としてポーラス（空孔）にＢｉＴｅ系材料を埋めこむ手法なども開示されているが、細孔を形成するシリコン基板と同等の融点を有する材料を細孔内に埋め込むことは困難である。したがって、特許文献１に記載の発明の方法では、レアメタルを使用する問題は解決できなかった。
また、非特許文献１に記載の方法では現状のリソグラフィー技術（電子線描画）とトップダウン（ＩＣＰプラズマエッチング）を組合せた手法を用いている。本手法では特許文献１で課題となっているポーラス径や密度の制御は可能となる。しかし、現状のリソグラフィー技術では数十ｎｍ程度のナノ構造の形成が限界であるため、シリコンの格子熱伝導率を低減するのに必要と考えられる、２０ｎｍ以下の構造体を形成することが難しいという問題点があった。
さらに、特許文献２に記載の量子ドットの材料と埋め込み材料を用いた二次元量子ナノドットアレイでは、ドット形成材料として用いているＳｉに対して、埋込み材料として開示されているＳｉＣやＳｉＮの、価電子帯同士又は伝導帯同士のエネルギーの差（すなわち、ドット形成材料の価電子帯と埋込み材料の価電子帯のエネルギーの差、又はドット形成材料の伝導帯と埋込み材料の伝導帯のエネルギーの差）が大きいため、良好な熱電変換性能を発現できない。また、ＧａＡｓなどのIII-Ｖ族半導体については毒性が高いなどの問題点があった。
本発明は、このような従来技術の問題点を解決するためになされたものであり、シリコン系材料を用いて、良好な熱電変換性能を発揮する熱電変換材料を得ることを目的とする。
本発明者らは、鋭意検討の結果、シリコン系材料を２０ｎｍ以下のナノドット化し、ナノドットを構成するシリコン系材料の価電子帯と埋込み材料の価電子帯のエネルギーの差と、ナノドットを構成するシリコン系材料の伝導帯と埋込み材料の伝導帯のエネルギーの差のうちいずれか又は両方が０．１ｅＶ以上０．３ｅＶ以下の範囲にある材料をドット間に埋込むことで、シリコン系材料を用いた高性能な熱電変換材料が得られることを見出し、本発明を完成させるに至った。
具体的には、本発明は以下のものを提供する。
「発明１」
埋込層に、直径２０ｎｍ以下の柱状又は球状のナノドットが、面密度５×１０１０個／ｃｍ２以上、前記ナノドット間の間隔が０．５ｎｍ以上３０．０ｎｍ以下で埋め込まれており、前記ナノドットを構成する第１の材料は、シリコンを３０原子％以上含む材料であり、前記埋込層を構成する第２の材料に対して、第１の材料の価電子帯と第２の材料の価電子帯のエネルギーの差、及び第１の材料の伝導帯と第２の材料の伝導帯のエネルギーの差のうちいずれか又は両方が０．１ｅＶ以上０．３ｅＶ以下の範囲にあることを特徴とする熱電変換材料。
「発明２」
前記第１の材料が、シリコンであり、前記第２の材料が、シリコンとゲルマニウムのモル比が２０：８０〜８０：２０であるシリコンゲルマニウムであることを特徴とする発明１に記載の熱電変換材料。
「発明３」
発明１に記載の熱電変換材料の製造方法であって、直径１ｎｍ以上２０ｎｍ以下のナノ粒子を半導体層上に配列する工程と、前記ナノ粒子をマスクとして前記半導体層をエッチングして、直径２０ｎｍ以下の柱状又は球状のナノドットを形成する工程と、前記ナノドットを埋め込むように埋込層を形成する工程と、を含むことを特徴とする熱電変換材料の製造方法。
「発明４」
前記ナノ粒子が、ポリスチレン粒子、ラテックス粒子、及び、自己組織化ポリマーからなる群から選ばれる少なくとも一つであることを特徴とする発明３に記載の熱電変換材料の製造方法。
「発明５」
前記ナノ粒子が、シリカ粒子、及び、金属化合物粒子からなる群から選ばれる少なくとも一つであることを特徴とする発明３に記載の熱電変換材料の製造方法。
「発明６」
請求項１に記載の熱電変換材料の製造方法であって、金属を内包したタンパク質粒子を、半導体層上に配列する工程と、前記タンパク質粒子からタンパク質を除去し、金属化合物粒子を生成する工程と、前記金属化合物粒子をマスクとして前記半導体層をエッチングして、直径２０ｎｍ以下の柱状又は球状のナノドットを形成する工程と、前記金属化合物粒子を除去する工程と、前記ナノドットを埋め込むように埋込層を形成する工程と、を含むことを特徴とする熱電変換材料の製造方法。
「発明７」
前記タンパク質粒子が、フェリチン、及び、リステリアＤｐｓからなる群から選ばれる少なくとも一つであることを特徴とする発明６に記載の熱電変換材料の製造方法。
［発明８］
前記タンパク質粒子の表面がポリエチレングリコール鎖で修飾されていることを特徴とする発明６に記載の熱電変換材料の製造方法。
「発明９」
前記半導体層を構成する第１の材料がシリコンで、前記埋込層を構成する第２の材料がシリコンとゲルマニウムのモル比が２０：８０〜８０：２０であるシリコンゲルマニウムであることを特徴とする発明３乃至８のいずれか１に記載の熱電変換材料の製造方法。
本発明により、現状問題となっているシリコン系材料をナノ構造化した際に生じるゼーベック係数の低下を解決可能となるため、シリコン系材料を用いて高性能な熱電変換材料を形成することが可能となる。
本発明に係る熱電変換材料５の模式図。 本発明に係る熱電変換材料の製造方法を示す図。 本発明に係る熱電変換材料の製造方法の他の例を示す図。 実施例１に係る熱電変換材料の走査型電子顕微鏡像。 実施例１に係る熱電変換材料の走査型電子顕微鏡像。 実施例及び比較例の熱電変換特性を示す図。 （ａ）ＳｉとＳｉ０．７Ｇｅ０．３、（ｂ）ＳｉとＳｉＣの接合面のバンド構造を示す図。
以下、本発明を説明する。
＜熱電変換材料＞
本発明の熱電変換材料は、図１（ａ）に示すとおり、埋込層３に、直径２０ｎｍ以下の柱状又は球状のナノドット１が、面密度５×１０１０個／ｃｍ２以上、ナノドット間の間隔が０．５ｎｍ以上３０．０ｎｍ以下で埋め込まれて構成されている。
ナノドットは、埋込層が広がる二次元方向における直径が２０ｎｍ以下の大きさである。それぞれのナノドットの直径を電子顕微鏡などで測定し、分布を求める場合、個数基準で９０％以上のナノドットが直径８±５ｎｍの範囲内に含まれていることが好ましい。なお、ナノドットは、厚さが数ｎｍ〜数十ｎｍであり、柱状であっても球状であってもよく、場合によっては、錐状となってもよい。
また、ナノドット間の間隔は、０．５ｎｍ以上３０．０ｎｍ以下であり、０．５ｎｍ以上７．０ｎｍ以下であることが好ましい。ナノドット間の間隔とは、あるナノドットの最表面と、最も近くにある隣のナノドットの最表面との距離を意味する。
ナノドットの面密度は、ナノドットの直径、ドット間の間隔で決定されるが、５×１０１０個／ｃｍ２以上であり、１×１０１１個／ｃｍ２以上であることが好ましく、５×１０１１個／ｃｍ２以上８×１０１１個／ｃｍ２以下であることがより好ましい。面密度の上限は最密充填された場合、被覆率を算出すると９０％程度となる（例えば、ドットサイズが１３ｎｍの場合、被覆率９０％は８．１×１０１１個／ｃｍ２に相当する）。なお、図１では、埋込層にナノドットの周期構造が１層含まれているが、埋込層にはナノドットの周期構造が複数積層して含まれていてもよい。その場合、ナノドットの面密度とは、埋込層において、二次元に配列したナノドットに着目して求めており、埋込層にナノドットが配列するアレイが複数積層している場合は、その１層に着目して、面密度を求める。
埋込層中にナノドットの周期構造を持つことで、ナノドットと埋込層の界面でのフォノン散乱が生じ、熱電変換材料の格子熱伝導率を低減することが可能となる。
ナノドットを構成する第１の材料は、シリコンを３０原子％以上含む材料であり、埋込層を構成する第２の材料に対して、第１材料の価電子帯と第２材料の価電子帯のエネルギーの差、又は第１材料の伝導帯と第２材料の伝導帯のエネルギーの差が０．１ｅＶ以上０．３ｅＶ以下の範囲にある。
このことにより、ナノドットと埋込層は中間バンドを形成することが可能となり、埋込層に蓄積したキャリアがナノドットアレイ内を輸送される際にナノドットアレイ構造がポテンシャル障壁となり、キャリアの低エネルギー成分が伝導しなくなるエネルギーフィルタリング効果が起こる。このことによりバンドギャップ近傍のスペクトル伝導度を制御し、ゼーベック係数を向上させることができる。
また、第１の材料と前記第２の材料の組み合わせが、シリコンとシリコンゲルマニウムの組み合わせであることが好ましい。これらの材料の組み合わせでは、第１の材料を中性粒子ビームエッチングによりダメージを与えずにエッチング可能であり、第１の材料と第２の材料が適切なバンドギャップの差を持つため、ナノドットと埋込層で、中間バンドを形成可能である。また、第１の材料と第２の材料がそれぞれ安価で入手が容易で、成膜法も確立している。
ここで、シリコンは、単結晶シリコンでも多結晶シリコンでもよく、ドープされていてもいなくてもよい。
また、シリコンゲルマニウムは、シリコンにゲルマニウムが添加された半導体で、本発明では、シリコンゲルマニウム中のゲルマニウムの含有量は２０モル％以上８０モル％以下、即ち、シリコンとゲルマニウムのモル比が２０：８０〜８０：２０である。シリコンゲルマニウムの融点は１１３９−７３８ｘ＋２６３ｘ2（ｘ：Ｓｉモル濃度、０．２≦ｘ≦０．８）Ｋであり、高温環境下（６００〜８００Ｋ付近）で高い変換効率を有する熱電変換材料として知られている。
シリコンのバンドギャップは単結晶で１．１ｅＶ、多結晶で１．５ｅＶ程度であり、一方、シリコンゲルマニウム（例としてＳｉ０．７Ｇｅ０．３）のバンドギャップは１．１２−０．４１ｘ＋０．０００８ｘ２（ｘ：Ｓｉモル濃度、０．２≦ｘ≦０．８）ｅＶであり、シリコンをドット形成材料、シリコンゲルマニウム（例としてＳｉ０．７Ｇｅ０．３）を埋込み材料として用いた際、価電子帯側にΔＥｖ＝０．２６ｅＶのバンドオフセットが生じる。すなわち、シリコンの価電子帯とＳｉ０．７Ｇｅ０．３の価電子帯とのエネルギーの差は０．２６ｅＶである。
本発明の熱電変換材料は、シリコン系材料を用いているため、従来のＢｉＴｅ系材料と比較して安価で、資源的制約もなく、毒性も低い。また、本発明の熱電変換材料は、ナノ構造化したシリコン系材料を、所定の材料で埋め込んでいるため、良好な熱電性能指数を有する。
＜熱電変換材料の製造方法＞
次に、本発明の熱電変換材料の製造工程を説明する。本発明では、ナノ粒子９の周期構造をマスクとして、半導体層１３をエッチングして、ナノドット１の周期構造を得ることができる。以下、図面を用いて説明する。
まず、図２（ａ）に示すように、半導体層１３上にナノ粒子９を配列する。半導体層１３は、後にナノドットとなる部材なので、シリコンを３０原子％以上含む材料、特にシリコンからなることが好ましい。半導体層１３上にナノ粒子９を配列させるには、液体に分散させたナノ粒子９の分散液を、半導体層１３上に塗布・乾燥することにより均一に配列させることができる。ナノ粒子９としては、半導体層１３のエッチングマスクとなるものであれば特に限定されないが、ポリスチレン粒子、ラテックス粒子、自己組織化ポリマー（ＤＳＡ（Ｄｉｒｅｃｔｅｄ Ｓｅｌｆ−Ａｓｓｅｍｂｌｙ）ポリマー）などの有機物、シリカ粒子、金属化合物粒子などの無機物を用いることができる。ナノ粒子９の直径は１ｎｍ以上２０ｎｍ以下であること、すなわち、ナノ粒子９の粒度分布を評価した際に、個数基準で９９％が１ｎｍ以上２０ｎｍ以下の範囲にあることが好ましい。また、ナノ粒子９の個数基準での平均粒径は５ｎｍ以上１０ｎｍ以下が好ましい。ナノ粒子９の分散媒は、適宜選択できるが、例えば、水や水・アルコール混合液、有機溶媒などを使用できる。
ナノ粒子９を分散させた分散液の濃度としては、ナノ粒子の材料、および分散媒の種類によって異なるが、例えば、ナノ粒子９にポリスチレン粒子を用いた場合、１００ｍｇ／ｍｌ〜１ｇ／ｍｌの範囲であることが好ましく、更に３００ｍｇ／ｍｌ〜５００ｍｇ／ｍｌであることがより好ましい。更に、ナノ粒子の持つデバイ長をコントロールするため、分散媒中に塩を加えることも可能である。また用いる塩に規定は無いが、半導体のドーピング材料として不具合を生じるような元素（アルカリ金属、アルカリ土類金属）を含まない塩であることが好ましい。
更にナノ粒子９を分散させた分散液の塗布方法としてはスピンコート法、Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ（ＬＢ）法、キャスト法など一般的な塗布方法から選択することが可能である。
その後、図２（ｂ）に示すように、ナノ粒子９の周期構造をマスクとして、半導体層１３をエッチングし、柱状又は球状のナノドット１を形成する。エッチング方法は、ナノ粒子９を構成する材料に対して、半導体層１３を構成する材料を選択的にエッチングする方法であれば特に限定されないが、膜へのダメージが少なく高アスペクト比の異方性エッチングが可能な、中性粒子ビーム（ＮＢ）エッチング、高速原子線エッチング（ＦＡＢ）、リモートプラズマエッチングなどから選択することができる。しかし、その中でも中性粒子エッチングは、プラズマで発生した荷電粒子を開口部のある炭素アパーチャーを通過させることで紫外光を吸収させ、さらに中性化して得られた中性粒子のビームエネルギーを１００ｅＶ以下にコントロール可能であるため、プラズマやイオンの衝撃が少なく、最も好ましい。
中性粒子エッチング装置では、処理対象が置かれるステージを有する加工室に、荷電粒子を生成するプラズマ室が接続している。加工室とプラズマ室の間には、正の荷電粒子を電荷交換し、中性粒子に変換するためのカソード電極を設ける。カソード電極は、前述の炭素アパーチャーであり、中性粒子を加工室に供給するが、プラズマ室で発生したＵＶやＶＵＶを遮断し、加工室に通さない。なお、プラズマ室の圧力は加工室の圧力より十分に大きく、さらに、加工室の圧力は、ガスの平均自由行程がカソード電極とステージ間距離以上となるような圧力になっている。
その後、図２（ｃ）に示すように、マスクとしての役割を終了したナノ粒子９を除去する。ナノ粒子９の除去方法は、半導体層１３を構成する材料に対してナノ粒子９を選択的にエッチングできる方法であれば特に限定されないが、ナノ粒子９がポリスチレン粒子やラテックス粒子、ＤＳＡポリマーなどの有機物である場合、空気やオゾン中でのアニール、酸素や水素プラズマを用いた処理が挙げられる。また、シリカ粒子や金属化合物粒子などの無機物である場合、弗酸、硝酸、塩酸などの無機酸を使用したウェットエッチングや水素プラズマなどを用いたドライエッチングが挙げられる。
その後、図２（ｄ）に示すように、ナノドット１とナノドット１の間を埋めるように、埋込層３を形成する。埋込層３は、ＣＶＤ（化学気相成長法）、ＰＶＤ（物理気相成長法）、ＭＢＥ（分子線エピタキシー法）などの手法によりナノドット１の周期構造の上に形成する。埋込層３は、ナノドット１の間隙を埋めるように形成される。埋込層３はナノドット１の周期構造の厚さを超えて形成する必要は必ずしもないが、ナノドット１の周期構造より厚くなってもよい。
なお、半導体層１３をエッチングする際に半導体層１３を保護し、膜欠陥等を生じさせないため、半導体層１３の上に、二酸化シリコンや窒化シリコン、又は金属酸化物などエッチング対象膜と比較してエッチングされにくい膜を保護層として形成してもよい。
本製造方法では、５×１０１０／ｃｍ２以上の密度でナノドット１の周期構造を形成することができ、さらに、その周期構造の隙間に、ナノドット１を構成する材料と同等の融点を有する材料を埋めこむことが可能となる。
＜熱電変換材料のその他の製造方法＞
ナノ粒子を周期配列する方法として、金属を内包するタンパク質粒子を配列させた後に、タンパク質を除去し、金属化合物粒子を得る方法を用いることもできる。以下、その方法を具体的に説明する。
まず、図３（ａ）に示すように、金属を内包したタンパク質粒子１１を、半導体層１３上に配列する。ナノドットの寸法はタンパク質粒子１１に内包される金属から生成する金属化合物粒子１５の寸法で決まるため、直径２０ｎｍ以下の金属化合物粒子１５を得られるような、金属を内包したタンパク質粒子１１を使用する。
タンパク質粒子１１として、外径１３ｎｍのタンパク質外殻の内部に直径７ｎｍの酸化鉄粒子を有する球状の蛋白質であるフェリチンや外径９ｎｍのタンパク質外殻の内部に直径５ｎｍの酸化鉄粒子を有するリステリアＤｐｓなども用いることができる。なお、粒子の凝集を防ぎ、粒子の間隔を制御して配列を容易にするため、タンパク質粒子１１の表面を、ポリエチレングリコール鎖で修飾してもよい。
半導体層１３上にタンパク質粒子１１を配列させるには、液体に分散させたタンパク質粒子１１の分散液を、半導体層１３上に塗布することにより均一に配列させることができる。
タンパク質粒子１１を分散させた分散液の濃度としては、タンパク質粒子１１の材料や分散媒によって異なる。例えば、タンパク質粒子１１にフェリチン、分散媒に４０ｍＭの硫酸アンモニウム水溶液を用いた場合、フェリチン濃度が１ｍｇ／ｍｌ〜５００ｍｇ／ｍｌの範囲であることが好ましく、更に１ｍｇ／ｍｌ〜５０ｍｇ／ｍｌであることがより好ましい。タンパク質粒子１１の分散媒は、適宜選択できるが、例えば、水や水・アルコール混合液、有機溶媒などを使用できる。更に、ナノ粒子の持つデバイ長をコントロールするため分散媒中に塩を加えることも可能である。また用いる塩に規定は無いが、半導体のドーピング材料として不具合を生じるような元素（アルカリ金属、アルカリ土類金属）を含まない塩であることが好ましい。
続いて、図３（ｂ）に示すように、タンパク質粒子１１からタンパク質を除去し、金属化合物粒子を露出させる。タンパク質の除去方法は、酸素、水素雰囲気下で加熱する方法が挙げられる。半導体層１３上には、タンパク質粒子１１に由来する金属化合物粒子１５が生成する。この金属化合物粒子１５は、タンパク質粒子１１が存在した場所にそのまま形成する。金属化合物粒子の直径は１ｎｍ以上２０ｎｍ以下であること、すなわち、金属化合物粒子の粒度分布を評価した際に、個数基準で９９％が１ｎｍ以上２０ｎｍ以下の範囲にあることが好ましい。また、金属化合物粒子の個数基準での平均粒径は５ｎｍ以上１０ｎｍ以下が好ましい。
さらに、図３（ｃ）に示すように、周期的な金属化合物粒子１５をマスクとして半導体層１３をエッチングすることで、周期構造を持つ直径２０ｎｍ以下の柱状又は球状のナノドット１を形成する。
その後、図３（ｄ）に示すように、マスクとしての役割を終えた金属化合物粒子１５を除去する。金属化合物粒子１５の除去方法は特に限定されないが、例えば、希塩酸水溶液を用いたウェットエッチングを用いることができる。
さらに、図３（ｅ）に示すように、ナノドット１とナノドット１の間を埋めるように埋込層３を形成する。
本発明を実施例・比較例を用いてさらに説明する。
（実施例１）
（ａ）酸化膜付きＳｉ基板に厚さ１０ｎｍのアモルファスＳｉを、電子ビーム蒸着法によって堆積した。次に、窒素雰囲気中でアニールすることでポリＳｉとした。
（ｂ）中性粒子ビーム装置によって、ポリＳｉを酸化し、上に厚さが３．８ｎｍの表面酸化膜（ＳｉＯ２）を堆積した。
（ｃ）次に、フェリチンを分散させた分散液（分散媒：４０ｍＭの硫酸アンモニウム水溶液、フェリチン濃度：２．５ｍｇ／ｍｌ）を基板に塗布・乾燥し、表面酸化膜（ＳｉＯ２）上にフェリチンの周期構造を堆積した。上記分散液のｐＨはＳｉＯ２上に塗布する際は８程度が好ましいが、塗布する材料の表面電位によって適宜決めることができる。
（ｄ）フェリチンのシェルを、酸素雰囲気中４００℃でアニールして除去した。ＳｉＯ２上には、粒子状の酸化鉄コアが配列した周期構造が堆積した状態となる。これらの酸化鉄コアからなる周期構造が次の工程のエッチング用マスクとなる。
（ｅ）酸化鉄コアをマスクとして、最初に、表面側のＳｉＯ２のエッチングを行い、表面のＳｉＯ２を除去した。次に、酸化鉄コアをマスクとして、ポリＳｉを中性粒子ビームエッチングで除去した。
（ｆ）酸化鉄コアをＨＣｌのウェットエッチングで除去した。
（ｇ）表面ＳｉＯ２層を除去した後、１０ｎｍの厚さのシリコンゲルマニウム（Ｓｉ０．７Ｇｅ０．３）を、ＭＢＥを用いて、Ｓｉのナノドット上に堆積した。
図４は、実施例１に係る熱電変換材料の走査型電子顕微鏡像の図で、工程（ｆ）の後、即ちエッチングと埋込層形成前の熱電変換材料の表面を示している。図４（ｂ）は、図４（ａ）の破断面を２５°傾けた像を示している。図５は工程（ｇ）の後、即ち埋込層形成後の熱電変換材料の表面を示している。図５（ｂ）は、図５（ａ）の破断面を２５°傾けた像を示している。
図４から、熱電変換材料において、各ナノドットの直径は均一で、１０±１ｎｍであり、ナノドットの面密度は７×１０１１個／ｃｍ２であった。
図５から、埋込層３がＳｉナノドットを覆っていることがわかる。
（比較例１）
ナノドットを構成する第１の材料としてシリコンを用い、埋込層を構成する第２の材料としてシリコンカーバイドを用いる点以外は、実施例１と同様にして熱電変換材料を形成した。
（熱電変換特性の測定）
次に、作製した実施例１、比較例１の熱電変換材料と、比較例２として単なるシリコンの熱電変換特性を、測定温度を変えて測定した。熱伝導率の測定についてはＴＣＮ−２ω（アドバンス理工社）、電気伝導率・ゼーベック係数についてはＺＥＭ−３（アドバンス理工社）を利用した。
実施例と比較例の熱電変換特性を図６に示す。
図６に示すように、実施例１−１と比較例１−１と比較例２の比較、また、実施例１−２と比較例１−２の比較から、実施例１の熱電変換材料は、同じ測定温度の比較例１の熱電変換材料、比較例２のシリコン単相に比べて、熱伝導率が低下し、導電率が上昇しため、高い無次元性能指数を有することが分かる。特に、実施例１−３では、無次元性能指数が１．３に達し、現在実用化されているＢｉＴｅ系材料の最適温度範囲における無次元性能指数より高い数値を得ることができた。
図７に、ＳｉとＳｉ０．７Ｇｅ０．３、及びＳｉとＳｉＣの接合面のバンド構造を示す。図７において、バンドギャップのエネルギーＥＧは、伝導帯の底のエネルギー準位ＥＣと、価電子帯の頂上のエネルギー準位ＥＶの差である。図７（ａ）に示すとおり、ＳｉとＳｉ０．７Ｇｅ０．３では、価電子帯のエネルギー準位の差であるΔＥＶは０．２６ｅＶで、伝導帯のエネルギー準位の差であるΔＥＣは０．１６ｅＶであり、いずれも０．１〜０．３ｅＶの間にある。一方、図７（ｂ）に示すとおり、ＳｉとＳｉＣでは、価電子帯のエネルギー準位の差であるΔＥＶは０．８ｅＶで、伝導帯のエネルギー準位の差であるΔＥＣは１．４ｅＶであり、いずれも０．３ｅＶより大きい。
実施例１の熱電変換材料は、シリコンを２０ｎｍ以下のナノドット化したため、ナノドット界面でのフォノン散乱が起こりやすくなり、従来のシリコン系熱電変換素子で大きな問題となる格子熱伝導率の低減することができたと考えられる。さらに、シリコンゲルマニウムをナノドット間に埋め込むことで、周期配列したナノドット構造のポテンシャル障壁によるエネルギーフィルタリングが発現し、ゼーベック係数の低減を抑制可能となったと考えられる。すなわち、シリコンナノドット界面のフォノン散乱と、周期的なドット構造によるポテンシャル障壁によるエネルギーフィルタリング効果を同時に発現させることで高性能な熱電変換材料を実現できたと考えられる。
１ ナノドット
３ 埋込層
５ 熱電変換材料
９ ナノ粒子
１１ タンパク質粒子
１３ 半導体層
１５ 金属化合物粒子

Claims (9)

  1. 埋込層に、直径２０ｎｍ以下の柱状又は球状のナノドットが、面密度５×１０１０個／ｃｍ２以上、前記ナノドット間の間隔が０．５ｎｍ以上３０．０ｎｍ以下で埋め込まれており、
    前記ナノドットを構成する第１の材料は、シリコンを３０原子％以上含む材料であり、前記埋込層を構成する第２の材料に対して、第１の材料の価電子帯と第２の材料の価電子帯のエネルギーの差、及び第１の材料の伝導帯と第２の材料の伝導帯のエネルギーの差のうちいずれか又は両方が０．１ｅＶ以上０．３ｅＶ以下の範囲にあることを特徴とする熱電変換材料。
  2. 前記第１の材料が、シリコンであり、
    前記第２の材料が、シリコンとゲルマニウムのモル比が２０：８０〜８０：２０であるシリコンゲルマニウムであることを特徴とする請求項１に記載の熱電変換材料。
  3. 請求項１に記載の熱電変換材料の製造方法であって、
    直径１ｎｍ以上２０ｎｍ以下のナノ粒子を半導体層上に配列する工程と、
    前記ナノ粒子をマスクとして前記半導体層をエッチングして、直径２０ｎｍ以下の柱状又は球状のナノドットを形成する工程と、
    前記ナノドットを埋め込むように埋込層を形成する工程と、
    を含むことを特徴とする熱電変換材料の製造方法。
  4. 前記ナノ粒子が、ポリスチレン粒子、ラテックス粒子、及び、自己組織化ポリマーからなる群から選ばれる少なくとも一つであることを特徴とする請求項３に記載の熱電変換材料の製造方法。
  5. 前記ナノ粒子が、シリカ粒子、及び、金属化合物粒子からなる群から選ばれる少なくとも一つであることを特徴とする請求項３に記載の熱電変換材料の製造方法。
  6. 請求項１に記載の熱電変換材料の製造方法であって、
    金属を内包したタンパク質粒子を、半導体層上に配列する工程と、
    前記タンパク質粒子からタンパク質を除去し、金属化合物粒子を生成する工程と、
    前記金属化合物粒子をマスクとして前記半導体層をエッチングして、直径２０ｎｍ以下の柱状又は球状のナノドットを形成する工程と、
    前記金属化合物粒子を除去する工程と、
    前記ナノドットを埋め込むように埋込層を形成する工程と、
    を含むことを特徴とする熱電変換材料の製造方法。
  7. 前記タンパク質粒子が、フェリチン、及び、リステリアＤｐｓからなる群から選ばれる少なくとも一つであることを特徴とする請求項６に記載の熱電変換材料の製造方法。
  8. 前記タンパク質粒子の表面がポリエチレングリコール鎖で修飾されていることを特徴とする請求項６に記載の熱電変換材料の製造方法。
  9. 前記半導体層を構成する第１の材料がシリコンで、前記埋込層を構成する第２の材料がシリコンとゲルマニウムのモル比が２０：８０〜８０：２０であるシリコンゲルマニウムであることを特徴とする請求項３乃至８のいずれか１項に記載の熱電変換材料の製造方法。
JP2017543238A 2015-10-02 2016-09-26 熱電変換材料及びその製造方法 Active JP6470422B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015196414 2015-10-02
JP2015196414 2015-10-02
PCT/JP2016/078191 WO2017057237A1 (ja) 2015-10-02 2016-09-26 熱電変換材料及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2017057237A1 JPWO2017057237A1 (ja) 2018-08-30
JP6470422B2 true JP6470422B2 (ja) 2019-02-13

Family

ID=58427444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017543238A Active JP6470422B2 (ja) 2015-10-02 2016-09-26 熱電変換材料及びその製造方法

Country Status (5)

Country Link
US (1) US20180212131A1 (ja)
EP (1) EP3343651B1 (ja)
JP (1) JP6470422B2 (ja)
CN (1) CN108028307B (ja)
WO (1) WO2017057237A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102579987B1 (ko) 2017-05-19 2023-09-18 닛토덴코 가부시키가이샤 반도체 소결체, 전기·전자 부재 및 반도체 소결체 제조방법
WO2019131795A1 (ja) * 2017-12-26 2019-07-04 国立研究開発法人科学技術振興機構 シリコンバルク熱電変換材料
US11758813B2 (en) 2018-06-18 2023-09-12 Sumitomo Electric Industries, Ltd. Thermoelectric conversion material, thermoelectric conversion element, thermoelectric conversion module, optical sensor, and method for manufacturing thermoelectric conversion material
CN113015619A (zh) * 2019-02-28 2021-06-22 松下知识产权经营株式会社 层叠体和晶体
CN110729392B (zh) * 2019-10-23 2023-09-29 华北电力大学（保定） 一种层状硅锗热电材料
CN117156941B (zh) * 2023-11-01 2024-02-02 无锡芯感智半导体有限公司 一种具有六方密排微孔实心衬底结构流量芯片的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3235144B2 (ja) * 1991-08-02 2001-12-04 ソニー株式会社 量子箱列の作製方法
JP3559962B2 (ja) * 2000-09-04 2004-09-02 日本航空電子工業株式会社 熱電変換材料及びその製造方法
US20030116531A1 (en) * 2001-12-20 2003-06-26 Kamins Theodore I. Method of forming one or more nanopores for aligning molecules for molecular electronics
JP4434575B2 (ja) * 2002-12-13 2010-03-17 キヤノン株式会社 熱電変換素子及びその製造方法
JP2005022077A (ja) * 2003-06-12 2005-01-27 Matsushita Electric Ind Co Ltd ナノ粒子分散複合材料の製造方法
US7465871B2 (en) * 2004-10-29 2008-12-16 Massachusetts Institute Of Technology Nanocomposites with high thermoelectric figures of merit
US7829938B2 (en) * 2005-07-14 2010-11-09 Micron Technology, Inc. High density NAND non-volatile memory device
CN101681979B (zh) * 2007-06-05 2012-10-24 丰田自动车株式会社 热电转换元件及其制造方法
US8237213B2 (en) * 2010-07-15 2012-08-07 Micron Technology, Inc. Memory arrays having substantially vertical, adjacent semiconductor structures and the formation thereof
JP5918778B2 (ja) * 2010-11-15 2016-05-18 アメリカ合衆国 垂直ナノワイヤアレイ上の穿孔コンタクト電極
KR101310145B1 (ko) * 2012-02-29 2013-09-23 전북대학교산학협력단 반도체 나노선의 제조방법 및 이로써 제조된 반도체 나노선을 구비한 열전소자
JP2015103609A (ja) * 2013-11-22 2015-06-04 国立大学法人 奈良先端科学技術大学院大学 基板上へのナノ粒子の配列方法

Also Published As

Publication number Publication date
JPWO2017057237A1 (ja) 2018-08-30
WO2017057237A1 (ja) 2017-04-06
CN108028307B (zh) 2021-05-07
EP3343651B1 (en) 2019-09-18
EP3343651A1 (en) 2018-07-04
US20180212131A1 (en) 2018-07-26
CN108028307A (zh) 2018-05-11
EP3343651A4 (en) 2019-01-02

Similar Documents

Publication Publication Date Title
JP6470422B2 (ja) 熱電変換材料及びその製造方法
US10749094B2 (en) Thermoelectric devices, systems and methods
US20210210670A1 (en) Methods for forming thermoelectric elements
US9076925B2 (en) Thermoelectric material, method for producing the same, and thermoelectric conversion module using the same
Li et al. Semiconductor nanowires for thermoelectrics
Qi et al. Thermoelectric devices based on one-dimensional nanostructures
US20060032526A1 (en) Thermoelectric conversion material, thermoelectric conversion device and manufacturing method thereof
US20130288458A1 (en) Method for making epitaxial structure
KR20110064702A (ko) 요철 구조를 지닌 코어-쉘 나노 와이어 및 이를 이용한 열전 소자
US20130285212A1 (en) Epitaxial structure
Kato et al. Metal-assisted chemical etching using silica nanoparticle for the fabrication of a silicon nanowire array
Matsumoto et al. Si nanoparticles fabricated from Si swarf by photochemical etching method
Xing et al. Preparation, properties and applications of two-dimensional superlattices
US20140352748A1 (en) Thermoelectric material, thermoelectric element, and module including the same, and preparation method thereof
Chen et al. Precise Ge quantum dot placement for quantum tunneling devices
US8932766B1 (en) Nanostructured thermoelectric elements, other ultra-high aspect ratio structures and hierarchical template methods for growth thereof
JP5585101B2 (ja) 熱電変換素子及びその製造方法
US7781317B2 (en) Method of non-catalytic formation and growth of nanowires
Veettil et al. Optimized resonant tunnelling structures with high conductivity and selectivity
Visser et al. Ion bombardment induced formation of self-organized wafer-scale GaInP nanopillar assemblies
JP6772192B2 (ja) ナノ構造体を製造する方法
Yoo et al. Enhanced thermoelectric figure of merit in highly-doped silicon nanowires via a corrugated surface modulation
Samukawa Fabrication of 3D quantum dot array by fusion of bio-template and neutral beam etching I: Basic technologies
Lin et al. Fabrication, structure, and transport properties of nanowires
JP2014146701A (ja) 量子ドットおよび太陽電池

Legal Events

Date Code Title Description
A621 Written request for application examination
RD01 Notification of change of attorney
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190117

R150 Certificate of patent or registration of utility model

Ref document number: 6470422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250