CN108028307A - 热电转换材料及其制造方法 - Google Patents

热电转换材料及其制造方法 Download PDF

Info

Publication number
CN108028307A
CN108028307A CN201680056060.2A CN201680056060A CN108028307A CN 108028307 A CN108028307 A CN 108028307A CN 201680056060 A CN201680056060 A CN 201680056060A CN 108028307 A CN108028307 A CN 108028307A
Authority
CN
China
Prior art keywords
thermo
electric converting
particle
nano
converting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680056060.2A
Other languages
English (en)
Other versions
CN108028307B (zh
Inventor
菊池亚纪应
八尾章史
寒川诚二
小野崇人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Glass Co Ltd
Tohoku Techno Arch Co Ltd
Original Assignee
Central Glass Co Ltd
Tohoku Techno Arch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Glass Co Ltd, Tohoku Techno Arch Co Ltd filed Critical Central Glass Co Ltd
Publication of CN108028307A publication Critical patent/CN108028307A/zh
Application granted granted Critical
Publication of CN108028307B publication Critical patent/CN108028307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/857—Thermoelectric active materials comprising compositions changing continuously or discontinuously inside the material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C01B33/037—Purification
    • C01B33/039—Purification by conversion of the silicon into a compound, optional purification of the compound, and reconversion into silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/855—Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Silicon Compounds (AREA)

Abstract

本发明使用硅系材料，得到能发挥良好的热电转换性能的热电转换材料。使用下述热电转换材料，其特征在于，直径20nm以下的柱状或球状的纳米点(1)以面密度为5×1010个/cm2以上、所述纳米点间的间隔为0.5nm以上且30.0nm以下的方式嵌入于嵌入层(3)，构成纳米点(1)的第1材料为包含30原子％以上的硅的材料，相对于构成嵌入层(3)的第2材料，第1材料的价带与第2材料的价带的能量之差、及第1材料的导带与第2材料的导带的能量之差中的任一个或两个处于0.1eV以上且0.3eV以下的范围。

Description

热电转换材料及其制造方法
技术领域
本发明涉及用于热电转换元件的硅系热电转换材料。
背景技术
热电转换元件能够将热能直接转换成电能，而且与现有的发电技术相比，不存在可动构件。因此，热电转换元件具有如下许多优点：不需要维护、寿命长、也不会产生噪音、而且还能够利用低温的废热。
热电转换材料的性能通常通过无量纲性能指数(ZT)来表示。即，ZT高的材料为塞贝克系数与电导率高、且热导率低的材料。
[数学式1]
S：塞贝克系数(V/K)
σ：电导率(S/m)
κe：载流子热导率(W/m·K)
κph：晶格热导率(W/m·K)
T：绝对温度(T)
另外，上述ZT值根据材料、温度的不同而不同。目前，用作热电转换材料的Bi2Te3在100～300℃的温度较低的区域具有ZT＝0.8左右的无量纲性能指数。然而，对于目前使用的热电转换材料而言，稀有金属Bi、Sb、Te、Pb等为主要成分。这些资源的储量少、材料成本高。另外，由于这些热电转换材料在300～400℃的高温区域容易被氧化，因此作为元件的寿命短，而且还担心有毒性。
因此，针对能否通过与BiTe系材料相比为低成本且低毒性的Si系材料得到与BiTe系材料同等的ZT，进行了研究。对于Si系材料而言，由于晶格热导率比BiTe高100倍左右，因此，与BiTe系材料相比，ZT显著变低。因此，认为Si系材料难以用作热电转换材料。然而，近年来发现，因材料的纳米结构化而产生了声子散射的Si系材料与Si系材料的块(bulk)体相比，可降低晶格热导率。因此，使用了经纳米结构化的Si的热电转换元件受到关注。
例如，专利文献1中公开的技术是：为了将材料纳米结构化，在半导体材料内部导入大量的非常微细的空隙，这些空隙以与电子和声子的平均自由程相同程度或其以下的间隔分散，从而降低热导率、并随之提高热电转换元件的特性(热电性能指数)。进而，通过在微细的空隙内部嵌入其它半导体、金属，还可以提高热电性能。另外，作为上述微细的空隙的形成方法，可使用电化学反应(例如，阳极反应)，其它半导体、金属的嵌入使用含浸熔融的半导体、金属的方法。
另外，非专利文献1中公开的方法是：尝试通过使用了电子束光刻的由上而下的方法来进行Si的纳米结构化，形成用SiO2包覆直径数十nm的Si纳米线和其外周部分的结构的热电转换元件。
此外，专利文献2中公开有通过生物模板技术、中性粒子束蚀刻技术来形成量子点的方法。作为其应用开发，记载了太阳能电池、激光等。形成的量子点公开有Si、GaAs，嵌入材料公开有SiC、SiO2、(Si3N4)等。
现有技术文献
专利文献
专利文献1：日本特开平11-317547号公报
专利文献2：国际公开第2012/173162号
非专利文献
非专利文献1:Benjamin.M.C.et al.,Nano let.13(2013)5503
发明内容
发明所要解决的课题
然而，专利文献1记载的发明的方法将硅基板多孔质化，虽然可期待降低热导率的效果，但同时由电子迁移率降低引起的塞贝克系数的降低变得显著。因此，需要控制多孔直径、密度等，但由于公开的方法(阳极氧化等)难以控制这些，因此热电特性的改善有限。另外，作为提高ZT的方法还公开有在多孔(空隙)中嵌入BiTe系材料的方法等，但在细孔内难以嵌入具有与形成细孔的硅基板同等熔点的材料。因而，专利文献1记载的发明的方法未能解决使用稀有金属的问题。
另外，非专利文献1记载的方法使用将目前的光刻技术(电子束描绘)和由上而下(ICP等离子体蚀刻)组合的方法。本方法能够控制专利文献1中成为课题的多孔直径、密度。然而，由于目前的光刻技术形成数十nm左右的纳米结构是极限，因此，存在难以形成被认为是降低硅的晶格热导率所需的20nm以下的结构体的问题。
进而，对于专利文献2记载的使用量子点材料和嵌入材料的二维量子纳米点阵列而言，由于相对于用作点形成材料的Si、作为嵌入材料公开的SiC或SiN的价带之间或导带之间的能量之差(即，点形成材料的价带与嵌入材料的价带的能量之差、或点形成材料的导带与嵌入材料的导带的能量之差)大，因此不能呈现良好的热电转换性能。另外，对于GaAs等Ⅲ-Ⅴ族半导体，存在毒性高等问题。
本发明是为了解决这些现有技术的问题而完成的，其目的在于，使用硅系材料，得到能发挥良好的热电转换性能的热电转换材料。
用于解决课题的手段
本发明的发明人们进行了深入研究，结果发现，将硅系材料进行20nm以下的纳米点化，并将构成纳米点的硅系材料的价带与嵌入材料的价带的能量之差和构成纳米点的硅系材料的导带与嵌入材料的导带的能量之差中的任一个或两个处于0.1eV以上且0.3eV以下的范围的材料嵌入点间，由此可得到使用有硅系材料的高性能的热电转换材料，从而完成了本发明。
具体而言，本发明提供以下内容。
“发明1”
一种热电转换材料，其特征在于，直径20nm以下的柱状或球状的纳米点以面密度为5×1010个/cm2以上、上述纳米点间的间隔为0.5nm以上且30.0nm以下的方式嵌入于嵌入层，构成上述纳米点的第1材料为包含30原子％以上的硅的材料，相对于构成上述嵌入层的第2材料，第1材料的价带与第2材料的价带的能量之差、及第1材料的导带与第2材料的导带的能量之差中的任一个或两个处于0.1eV以上且0.3eV以下的范围。
“发明2”
如发明1记载的热电转换材料，其特征在于，上述第1材料为硅，上述第2材料为硅与锗的摩尔比为20:80～80:20的硅锗。
“发明3”
一种热电转换材料的制造方法，其特征在于，其是发明1记载的热电转换材料的制造方法，包含如下工序：将直径1nm以上且20nm以下的纳米粒子排列在半导体层上的工序；以上述纳米粒子为掩模对上述半导体层进行蚀刻，从而形成直径20nm以下的柱状或球状的纳米点的工序；和以嵌入上述纳米点的方式形成嵌入层的工序。
“发明4”
如发明3记载的热电转换材料的制造方法，其特征在于，上述纳米粒子为选自由聚苯乙烯粒子、胶乳粒子及自组装聚合物构成的组中的至少一种。
“发明5”
如发明3记载的热电转换材料的制造方法，其特征在于，上述纳米粒子为选自由二氧化硅粒子及金属化合物粒子构成的组中的至少一种。
“发明6”
一种热电转换材料的制造方法，其特征在于，其是发明1记载的热电转换材料的制造方法，包含如下工序：将包封金属的蛋白质粒子排列在半导体层上的工序；从上述蛋白质粒子中去除蛋白质，生成金属化合物粒子的工序；以上述金属化合物粒子为掩模对上述半导体层进行蚀刻，从而形成直径20nm以下的柱状或球状的纳米点的工序；去除上述金属化合物粒子的工序；和以嵌入上述纳米点的方式形成嵌入层的工序。
“发明7”
如发明6记载的热电转换材料的制造方法，其特征在于，上述蛋白质粒子为选自由铁蛋白及李斯特菌Dps(Listeria Dps)构成的组中的至少一种。
“发明8”
如发明6记载的热电转换材料的制造方法，其特征在于，上述蛋白质粒子的表面用聚乙二醇链修饰。
“发明9”
如发明3～8中的任一项记载的热电转换材料的制造方法，其特征在于，构成上述半导体层的第1材料为硅，构成上述嵌入层的第2材料为硅与锗的摩尔比为20:80～80:20的硅锗。
发明效果
根据本发明，能够解决目前成为问题的将硅系材料纳米结构化时引起的塞贝克系数的降低，因此，使用硅系材料能够形成高性能的热电转换材料。
附图说明
图1是本发明的热电转换材料5的示意图。
图2是表示本发明的热电转换材料的制造方法的图。
图3是表示本发明的热电转换材料的制造方法的其它例子的图。
图4是实施例1的热电转换材料的扫描电子显微镜图像。
图5是实施例1的热电转换材料的扫描电子显微镜图像。
图6是表示实施例及比较例的热电转换特性的图。
图7是表示(a)Si与Si0.7Ge0.3、(b)Si与SiC的接合面的带结构的图。
具体实施方式
以下，对本发明进行说明。
＜热电转换材料＞
本发明的热电转换材料的构成如图1(a)所示，直径20nm以下的柱状或球状的纳米点1以面密度为5×1010个/cm2以上、纳米点间的间隔为0.5nm以上且30.0nm以下的方式被嵌入嵌入层3。
纳米点的大小为：在嵌入层扩展的二维方向上的直径为20nm以下。在用电子显微镜等测定各个纳米点的直径并求出分布的情况下，优选以个数基准计90％以上的纳米点包含在直径8±5nm的范围内。需要说明的是，纳米点的厚度为数nm～数十nm，可以是柱状也可以是球状，根据情况也可以成为锥状。
另外，纳米点间的间隔为0.5nm以上且30.0nm以下，优选为0.5nm以上且7.0nm以下。纳米点间的间隔是指某个纳米点的最外表面与最近的相邻纳米点的最外表面的距离。
纳米点的面密度由纳米点的直径、点间的间隔来确定，为5×1010个/cm2以上，优选为1×1011个/cm2以上，更优选5×1011个/cm2以上且8×1011个/cm2以下。对于面密度的上限，在最密填充的情况下计算包覆率时为90％左右(例如，在点大小为13nm的情况下，包覆率90％相当于8.1×1011个/cm2)。需要说明的是，虽然图1中嵌入层包含1层纳米点的周期性结构，但也可以是纳米点的周期性结构多层层叠包含在嵌入层中。在这种情况下，所谓纳米点的面密度，在嵌入层中，着眼于二维排列的纳米点来求出，在嵌入层中纳米点排列的阵列多个层叠的情况下，着眼于其1层来求出面密度。
通过使嵌入层中具有纳米点的周期性结构，能够在纳米点与嵌入层的界面产生声子散射，降低热电转换材料的晶格热导率。
构成纳米点的第1材料为包含30原子％以上的硅的材料，相对于构成嵌入层的第2材料，第1材料的价带与第2材料的价带的能量之差、或第1材料的导带与第2材料的导带的能量之差处于0.1eV以上且0.3eV以下的范围。
由此，纳米点与嵌入层能够形成中间带，蓄积在嵌入层的载流子在纳米点阵列内传输时，纳米点阵列结构成为势垒，产生载流子的低能量成分不传导的能量过滤效应。由此可以控制带隙附近的光谱传导率，提高塞贝克系数。
另外，第1材料与上述第2材料的组合优选为硅与硅锗的组合。这些材料的组合能够在不会造成损伤的情况下通过中性粒子束蚀刻对第1材料进行蚀刻，且第1材料与第2材料具有适宜的带隙之差，因此，在纳米点和嵌入层能够形成中间带。另外，第1材料与第2材料均价格低廉容易获得，并且也确立了成膜法。
在此，硅可以是单晶硅也可以是多晶硅，可以掺杂也可以不掺杂。
另外，硅锗是在硅中添加有锗而成的半导体，在本发明中，硅锗中的锗的含量为20摩尔％以上且为80摩尔％以下，即，硅与锗的摩尔比为20:80～80:20。硅锗的熔点为1139-738x+263x2(x：Si摩尔浓度、0.2≤x≤0.8)K，硅锗作为在高温环境下(600～800K附近)具有高转换效率的热电转换材料是已知的。
硅的带隙在单晶中为1.1eV、多晶中为1.5eV左右，另一方面，硅锗(例如Si0.7Ge0.3)的带隙为1.12-0.41x+0.0008x2(x：Si摩尔浓度、0.2≤x≤0.8)eV，在使用硅作为点形成材料、使用硅锗(例如Si0.7Ge0.3)作为嵌入材料时，在价带侧产生ΔEv＝0.26eV的带偏移。即，硅的价带与Si0.7Ge0.3的价带的能量之差为0.26eV。
由于本发明的热电转换材料使用硅系材料，因此比目前的BiTe系材料廉价，也没有资源限制，毒性也低。另外，由于本发明的热电转换材料将经纳米结构化的硅系材料嵌入规定的材料中，因此具有良好的热电性能指数。
＜热电转换材料的制造方法＞
接着，对本发明的热电转换材料的制造工序进行说明。在本发明中，以纳米粒子9的周期性结构为掩模，对半导体层13进行蚀刻，可以得到纳米点1的周期性结构。下面，使用附图进行说明。
首先，如图2(a)所示，将纳米粒子9排列在半导体层13上。由于半导体层13是之后成为纳米点的构件，因此优选半导体层13由含有30原子％以上的硅的材料、特别是硅构成。在使纳米粒子9排列在半导体层13上时，通过将已分散在液体中的纳米粒子9的分散液涂布在半导体层13上并进行干燥，可以使其均匀地排列。作为纳米粒子9，只要是成为半导体层13的蚀刻掩模的粒子即可，没有特别限制，可以使用聚苯乙烯粒子、胶乳粒子、自组装聚合物(DSA(Directed Self-Assembly)聚合物)等有机物、二氧化硅粒子、金属化合物粒子等无机物。纳米粒子9的直径为1nm以上且为20nm以下，即，在评价纳米粒子9的粒度分布时，优选以个数基准计99％处于1nm以上且20nm以下的范围。另外纳米粒子9的以个数基准计的平均粒径优选为5nm以上且为10nm以下。纳米粒子9的分散介质可以适当选择，例如，可以使用水、水·醇混合液、有机溶剂等。
作为使纳米粒子9分散的分散液的浓度，根据纳米粒子的材料、及分散介质的种类不同而不同，例如，在纳米粒子9使用聚苯乙烯粒子的情况下，优选为100mg/ml～1g/ml的范围，进而更优选为300mg/ml～500mg/ml。进而，为了控制纳米粒子具有的德拜长度，也可以在分散介质中加入盐。另外，对所使用的盐没有规定，优选为不含作为半导体的掺杂材料会带来不良情况的元素(碱金属、碱土金属)的盐。
进而，作为使纳米粒子9分散而成的分散液的涂布方法，可以从旋涂法、Langmuir-Blodgett(LB)法、浇铸法等通常的涂布方法中选择。
然后，如图2(b)所示，以纳米粒子9的周期性结构为掩模，对半导体层13进行蚀刻，形成柱状或球状的纳米点1。对于蚀刻方法，只要是相对于构成纳米粒子9的材料而选择性地蚀刻构成半导体层13的材料的方法即可，没有特别限制，可以从对膜的损伤少且能够进行高长宽比的各向异性蚀刻的中性粒子束(NB)蚀刻、高速原子束蚀刻(FAB)、远程等离子体蚀刻等中选择。然而，其中对于中性粒子蚀刻来说，使等离子体产生的带电粒子通过具有开口部的碳孔而吸收紫外线，进一步进行中性化，能够将由此得到的中性粒子的束能量控制在100eV以下，因此等离子体、离子的冲击少，最优选。
在中性粒子蚀刻装置中，生成带电粒子的等离子体室与具有放置处理对象的台部的加工室连接。在加工室与等离子体室之间，设有用于将正带电粒子进行电荷交换从而转换成中性粒子的阴极电极。阴极电极是上述的碳孔，将中性粒子供给至加工室，但是阻断等离子体室中产生的UV、VUV使之不通入加工室。需要说明的是，等离子体室的压力与加工室的压力相比足够大，而且，加工室的压力为能使气体的平均自由程为阴极电极与台部之间的距离以上的压力。
然后，如图2(c)所示，去除完成了作为掩模的作用的纳米粒子9。对于纳米粒子9的去除方法，只要是相对于构成半导体层13的材料而言能够选择性地蚀刻纳米粒子9的方法即可，没有特别限制，在纳米粒子9为聚苯乙烯粒子、胶乳粒子、DSA聚合物等有机物的情况下，可举出在空气或臭氧中的退火、使用氧或氢等离子体的处理。另外，在纳米粒子9为二氧化硅粒子、金属化合物粒子等无机物的情况下，可举出使用了氢氟酸、硝酸、盐酸等无机酸的湿式蚀刻或使用了氢等离子体等的干式蚀刻。
然后，如图2(d)所示，以掩埋纳米点1与纳米点1之间的方式形成嵌入层3。通过CVD(化学气相沉积法)、PVD(物理气相沉积法)、MBE(分子束外延法)等方法在纳米点1的周期性结构上形成嵌入层3。以掩埋纳米点1的间隙的方式形成嵌入层3。虽然嵌入层3不是必须以超过纳米点1的周期性结构的厚度而形成，但可以比纳米点1的周期性结构更厚。
需要说明的是，为了在蚀刻半导体层13时保护半导体层13而不会产生膜缺陷等，可以在半导体层13上形成比二氧化硅、氮化硅或金属氧化物等比蚀刻对象膜难蚀刻的膜作为保护层。
本制造方法能够以5×1010/cm2以上的密度形成纳米点1的周期性结构，而且，能够在该周期性结构的间隙中嵌入与构成纳米点1的材料具有同等熔点的材料。
＜热电转换材料的其它制造方法＞
作为周期性排列纳米粒子的方法，也可以使用如下方法：在使包封有金属的蛋白质粒子排列后，去除蛋白质，得到金属化合物粒子。下面，具体说明该方法。
首先，如图3(a)所示，将包封有金属的蛋白质粒子11排列在半导体层13上。由于纳米点的尺寸取决于由包封于蛋白质粒子11内的金属生成的金属化合物粒子15的尺寸，因此，使用可得到直径20nm以下的金属化合物粒子15那样的包封有金属的蛋白质粒子11。
作为蛋白质粒子11，还可以使用在外径13nm的蛋白质外壳的内部具有直径7nm的氧化铁粒子的球状蛋白质即铁蛋白或在外径9nm的蛋白质外壳的内部具有直径5nm的氧化铁粒子的李斯特菌Dps等。需要说明的是，为了防止粒子凝聚、控制粒子的间隔而容易排列，也可以用聚乙二醇链修饰蛋白质粒子11的表面。
在使蛋白质粒子11排列在半导体层13上时，通过将已分散在液体中的蛋白质粒子11的分散液涂布在半导体层13上，可以使其均匀地排列。
作为使蛋白质粒子11分散而成的分散液的浓度，根据蛋白质粒子11的材料、分散介质的不同而不同。例如，在蛋白质粒子11使用铁蛋白、分散介质使用40mM的硫酸铵水溶液的情况下，铁蛋白浓度优选为1mg/ml～500mg/ml的范围、进而更优选为1mg/ml～50mg/ml。蛋白质粒子11的分散介质可以适当选择，例如，可以使用水或水·醇混合液、有机溶剂等。进而，为了控制纳米粒子具有的德拜长度，也可以在分散介质中加入盐。另外，对所使用的盐没有规定，优选为不含作为半导体的掺杂材料会带来不良情况的元素(碱金属、碱土金属)的盐。
接下来，如图3(b)所示，从蛋白质粒子11中去除蛋白质，使金属化合物粒子露出。蛋白质的去除方法可举出在氧气、氢气气氛下进行加热的方法。在半导体层13上生成源于蛋白质粒子11的金属化合物粒子15。该金属化合物粒子15直接形成在蛋白质粒子11存在的部位。金属化合物粒子的直径优选为1nm以上且为20nm以下，即，在评价金属化合物粒子的粒度分布时，优选以个数基准计99％处于1nm以上且20nm以下的范围，另外，金属化合物粒子的以个数基准计的平均粒径优选为5nm以上且为10nm以下。
进而，如图3(c)所示，以周期性的金属化合物粒子15为掩模，对半导体层13进行蚀刻，由此形成具有周期性结构的直径20nm以下的柱状或球状的纳米点1。
然后，如图3(d)所示，去除完成了作为掩模的作用的金属化合物粒子15。对金属化合物粒子15的去除方法没有特别限制，例如，可以采用使用稀盐酸水溶液的湿式蚀刻。
进而，如图3(e)所示，以掩埋纳米点1与纳米点1之间的方式形成嵌入层3。
实施例
使用实施例·比较例进一步说明本发明。
(实施例1)
(a)在带有氧化膜的Si基板上，通过电子束蒸镀法沉积厚度10nm的非晶Si。接着，在氮气气氛中进行退火，从而形成多晶Si。
(b)通过中性粒子束装置，将多晶Si氧化，在其上沉积厚度为3.8nm的表面氧化膜(SiO2)。
(c)接着，将使铁蛋白分散而成的分散液(分散介质：40mM的硫酸铵水溶液、铁蛋白浓度：2.5mg/ml)涂布在基板上并进行干燥，在表面氧化膜(SiO2)上沉积铁蛋白的周期性结构。对于上述分散液的pH，优选在涂布于SiO2上时为8左右，可以根据涂布的材料的表面电位来适当确定。
(d)将铁蛋白的壳在氧气气氛中、以400℃进行退火而去除。成为粒子状的氧化铁芯排列的周期性结构沉积在SiO2上的状态。由这些氧化铁芯构成的周期性结构成为下一工序的蚀刻用掩模。
(e)以氧化铁芯为掩模，首先，进行表面侧的SiO2的蚀刻，去除表面的SiO2。接着，以氧化铁芯为掩模，通过中性粒子束蚀刻来去除多晶Si。
(f)通过HCl的湿式蚀刻去除氧化铁芯。
(g)在去除表面SiO2层后，用MBE在Si的纳米点上沉积10nm厚的硅锗(Si0.7Ge0.3)。
图4是实施例1的热电转换材料的扫描电子显微镜图像的图，表示工序(f)之后、即蚀刻与嵌入层形成前的热电转换材料的表面。图4(b)表示将图4(a)的断裂面倾斜25°的图像。图5表示工序(g)之后、即嵌入层形成后的热电转换材料的表面。图5(b)表示将图5(a)的断裂面倾斜25°的图像。
由图4可知，在热电转换材料中，各纳米点的直径均匀，为10±1nm，纳米点的面密度为7×1011个/cm2。
由图5可知，嵌入层3覆盖Si纳米点。
(比较例1)
使用硅作为构成纳米点的第1材料，使用碳化硅作为构成嵌入层的第2材料，除此以外，与实施例1同样地操作从而形成热电转换材料。
(热电转换特性的测定)
接下来，针对已制作的实施例1、比较例1的热电转换材料和作为比较例2的单一的硅，改变测定温度测定它们的热电转换特性。针对热导率的测定，利用TCN-2ω(ADVANCERIKO,Inc.)，针对电导率·塞贝克系数，利用ZEM-3(ADVANCE RIKO,Inc.)。
将实施例和比较例的热电转换特性示于图6。
如图6所示，由实施例1-1与比较例1-1以及比较例2的比较、或实施例1-2与比较例1-2的比较可知，实施例1的热电转换材料与相同测定温度的比较例1的热电转换材料、比较例2的硅单相相比，热导率降低、电导率上升，因此，具有高的无量纲性能指数。尤其是实施例1-3的无量纲性能指数达到1.3，可以得到比目前实用化的BiTe系材料的最佳温度范围中的无量纲性能指数还高的数值。
图7表示Si与Si0.7Ge0.3、及Si与SiC的接合面的带结构。在图7中，带隙的能量EG为导带底部的能级EC与价带顶部的能级EV之差。如图7(a)所示，在Si与Si0.7Ge0.3中，价带的能级之差即ΔEV为0.26eV，导带的能级之差即ΔEC为0.16eV，均处于0.1～0.3eV之间。另一方面，如图7(b)所示，在Si与SiC中，价带的能级之差即ΔEV为0.8eV，导带的能级之差即ΔEC为1.4eV，均大于0.3eV。
可以认为，对于实施例1的热电转换材料而言，由于对硅进行了20nm以下的纳米点化，故而变得容易在纳米点界面发生声子散射，能够降低在目前的硅系热电转换元件中成为大问题的晶格热导率。进而，可以认为，通过在纳米点间嵌入硅锗，能够呈现出由周期性排列的纳米点结构的势垒所产生的能量过滤，能够抑制塞贝克系数的降低。即，可以认为，通过同时呈现硅纳米点界面的声子散射、和由周期性的点结构形成的势垒所产生的能量过滤效应，能够实现高性能的热电转换材料。
附图标记的说明
1 纳米点
3 嵌入层
5 热电转换材料
9 纳米粒子
11 蛋白质粒子
13 半导体层
15 金属化合物粒子

Claims (9)

1.一种热电转换材料，其特征在于，
直径20nm以下的柱状或球状的纳米点以面密度为5×1010个/cm2以上、所述纳米点间的间隔为0.5nm以上且30.0nm以下的方式嵌入于嵌入层，
构成所述纳米点的第1材料为包含30原子％以上的硅的材料，相对于构成所述嵌入层的第2材料，第1材料的价带与第2材料的价带的能量之差、及第1材料的导带与第2材料的导带的能量之差中的任一个或两个处于0.1eV以上且0.3eV以下的范围。
2.根据权利要求1所述的热电转换材料，其特征在于，
所述第1材料为硅，
所述第2材料为硅与锗的摩尔比为20:80～80:20的硅锗。
3.一种热电转换材料的制造方法，其特征在于，其是权利要求1所述的热电转换材料的制造方法，包含如下工序：
将直径1nm以上且20nm以下的纳米粒子排列在半导体层上的工序；
以所述纳米粒子为掩模对所述半导体层进行蚀刻，从而形成直径20nm以下的柱状或球状的纳米点的工序；和
以嵌入所述纳米点的方式形成嵌入层的工序。
4.根据权利要求3所述的热电转换材料的制造方法，其特征在于，所述纳米粒子为选自由聚苯乙烯粒子、胶乳粒子及自组装聚合物构成的组中的至少一种。
5.根据权利要求3所述的热电转换材料的制造方法，其特征在于，所述纳米粒子为选自由二氧化硅粒子及金属化合物粒子构成的组中的至少一种。
6.一种热电转换材料的制造方法，其特征在于，其是权利要求1所述的热电转换材料的制造方法，包含如下工序：
将包封金属的蛋白质粒子排列在半导体层上的工序；
从所述蛋白质粒子中去除蛋白质，生成金属化合物粒子的工序；
以所述金属化合物粒子为掩模对所述半导体层进行蚀刻，从而形成直径20nm以下的柱状或球状的纳米点的工序；
去除所述金属化合物粒子的工序；和
以嵌入所述纳米点的方式形成嵌入层的工序。
7.根据权利要求6所述的热电转换材料的制造方法，其特征在于，所述蛋白质粒子为选自由铁蛋白及李斯特菌Dps构成的组中的至少一种。
8.根据权利要求6所述的热电转换材料的制造方法，其特征在于，所述蛋白质粒子的表面用聚乙二醇链修饰。
9.根据权利要求3～8中的任一项所述的热电转换材料的制造方法，其特征在于，构成所述半导体层的第1材料为硅，构成所述嵌入层的第2材料为硅与锗的摩尔比为20:80～80:20的硅锗。
CN201680056060.2A 2015-10-02 2016-09-26 热电转换材料及其制造方法 Active CN108028307B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015196414 2015-10-02
JP2015-196414 2015-10-02
PCT/JP2016/078191 WO2017057237A1 (ja) 2015-10-02 2016-09-26 熱電変換材料及びその製造方法

Publications (2)

Publication Number Publication Date
CN108028307A true CN108028307A (zh) 2018-05-11
CN108028307B CN108028307B (zh) 2021-05-07

Family

ID=58427444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680056060.2A Active CN108028307B (zh) 2015-10-02 2016-09-26 热电转换材料及其制造方法

Country Status (5)

Country Link
US (1) US20180212131A1 (zh)
EP (1) EP3343651B1 (zh)
JP (1) JP6470422B2 (zh)
CN (1) CN108028307B (zh)
WO (1) WO2017057237A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113015619A (zh) * 2019-02-28 2021-06-22 松下知识产权经营株式会社 层叠体和晶体

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018212296A1 (ja) 2017-05-19 2018-11-22 日東電工株式会社 半導体焼結体、電気・電子部材、及び半導体焼結体の製造方法
CN111527613B (zh) * 2017-12-26 2023-12-05 国立研究开发法人科学技术振兴机构 硅体热电转换材料
JP7296377B2 (ja) * 2018-06-18 2023-06-22 住友電気工業株式会社 熱電変換材料、熱電変換素子、熱電変換モジュール、光センサおよび熱電変換材料の製造方法
CN110729392B (zh) * 2019-10-23 2023-09-29 华北电力大学（保定） 一种层状硅锗热电材料
CN117156941B (zh) * 2023-11-01 2024-02-02 无锡芯感智半导体有限公司 一种具有六方密排微孔实心衬底结构流量芯片的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102224A1 (en) * 2004-10-29 2006-05-18 Mass Institute Of Technology (Mit) Nanocomposites with high thermoelectric figures of merit
CN101223640A (zh) * 2005-07-14 2008-07-16 美光科技公司 高密度“与非”非易失性存储器装置
US20140021530A1 (en) * 2010-07-15 2014-01-23 Micron Technology, Inc. Electronic systems having substantially vertical semiconductor structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3235144B2 (ja) * 1991-08-02 2001-12-04 ソニー株式会社 量子箱列の作製方法
JP3559962B2 (ja) * 2000-09-04 2004-09-02 日本航空電子工業株式会社 熱電変換材料及びその製造方法
US20030116531A1 (en) * 2001-12-20 2003-06-26 Kamins Theodore I. Method of forming one or more nanopores for aligning molecules for molecular electronics
JP4434575B2 (ja) * 2002-12-13 2010-03-17 キヤノン株式会社 熱電変換素子及びその製造方法
JP2005022077A (ja) * 2003-06-12 2005-01-27 Matsushita Electric Ind Co Ltd ナノ粒子分散複合材料の製造方法
EP2154736B1 (en) * 2007-06-05 2017-01-18 Toyota Jidosha Kabushiki Kaisha Process for producing a thermoelectric conversion element
CA2816909A1 (en) * 2010-11-15 2012-05-24 The Government Of The United State Of America, As Represented By The Sec Retary Of The Navy Perforated contact electrode on vertical nanowire array
KR101310145B1 (ko) * 2012-02-29 2013-09-23 전북대학교산학협력단 반도체 나노선의 제조방법 및 이로써 제조된 반도체 나노선을 구비한 열전소자
JP2015103609A (ja) * 2013-11-22 2015-06-04 国立大学法人 奈良先端科学技術大学院大学 基板上へのナノ粒子の配列方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102224A1 (en) * 2004-10-29 2006-05-18 Mass Institute Of Technology (Mit) Nanocomposites with high thermoelectric figures of merit
CN101223640A (zh) * 2005-07-14 2008-07-16 美光科技公司 高密度“与非”非易失性存储器装置
US20140021530A1 (en) * 2010-07-15 2014-01-23 Micron Technology, Inc. Electronic systems having substantially vertical semiconductor structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113015619A (zh) * 2019-02-28 2021-06-22 松下知识产权经营株式会社 层叠体和晶体

Also Published As

Publication number Publication date
JPWO2017057237A1 (ja) 2018-08-30
EP3343651A1 (en) 2018-07-04
CN108028307B (zh) 2021-05-07
JP6470422B2 (ja) 2019-02-13
EP3343651A4 (en) 2019-01-02
EP3343651B1 (en) 2019-09-18
US20180212131A1 (en) 2018-07-26
WO2017057237A1 (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
CN108028307A (zh) 热电转换材料及其制造方法
US10749094B2 (en) Thermoelectric devices, systems and methods
KR101680764B1 (ko) 이방성 신장 열전 나노복합물, 그의 제조방법 및 이를 포함한 열전소자
JP4825863B2 (ja) グラフェンナノデバイスの製造
JP5727181B2 (ja) 同じ基板上に集積されたケイ素およびゲルマニウムナノワイヤを備えるマイクロ電子デバイスの製造
CN105229793B (zh) 利用硬掩模层的纳米线晶体管制造
US9242855B2 (en) Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same
TW201729348A (zh) 半導體元件及其製造方法
US20060032526A1 (en) Thermoelectric conversion material, thermoelectric conversion device and manufacturing method thereof
Gadea et al. Silicon-based nanostructures for integrated thermoelectric generators
TWI462354B (zh) 熱電材料及其製造方法以及使用此熱電材料之熱電轉換模組
US20120167936A1 (en) Thermoelectric device based on silicon nanowires and manufacturing method thereof
WO2014070795A1 (en) Methods for forming thermoelectric elements
JP2009155111A (ja) 触媒ナノ粒子の制御および選択的な形成
JP2006512218A (ja) ナノチューブを製造する犠牲テンプレート方法
US20170069492A1 (en) Formation of SiGe Nanotubes
JP2009229341A (ja) バイオセンサーおよびその製造方法
US20220271686A1 (en) An electrical generator and method of generating an electrical current
KR101983626B1 (ko) 정렬된 3차원 나노 구조의 열전 소재를 이용한 고효율 열전 모듈 및 그 제조 방법
JP5791470B2 (ja) 太陽電池
CN111108591A (zh) 形成用于生物应用的自支撑膜的方法
KR20160136045A (ko) 정렬된 담형태의 탄소나노튜브 구조체, 그 제조방법 및 이를 이용하여 제조된 전자소자
KR100810983B1 (ko) 위치 선택적 수직형 나노선 성장 방법, 수직형 나노선을포함하는 반도체 나노 소자 및 이의 제조 방법
JP2011159791A (ja) 熱電変換素子及びその製造方法
CN103700582B (zh) 一种锗纳米线叠层结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant